KR20170132029A

KR20170132029A - 전압 정보와 온도 정보를 피드백할 수 있는 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템

Info

Publication number: KR20170132029A
Application number: KR1020160062995A
Authority: KR
Inventors: 조상현; 박지용; 백대화; 고경민; 권민호; 임승현
Original assignee: 삼성전자주식회사
Priority date: 2016-05-23
Filing date: 2016-05-23
Publication date: 2017-12-01
Also published as: CN107426512B; CN110708484B; CN107426512A; US10827144B2; KR102563926B1; US10531032B2; US20200053306A1; US11509850B2; CN110708484A; US20200053307A1; US20170339360A1

Abstract

이미지 센서 칩이 게시된다. 상기 이미지 센서 칩은 상기 이미지 센서 칩의 외부로부터 공급되는 외부 전압을 이용하여 내부 전압들을 생성하는 내부 전압 생성기와, 온도 정보를 갖는 온도 전압을 생성하는 온도 센서와, 상기 외부 전압, 상기 내부 전압들, 및 상기 온도 전압 중에서 어느 하나를 출력하는 선택 회로와, 상기 선택 회로의 출력 전압을 이용하여 디지털 코드를 생성하는 디지털 코드 생성 회로와, 상기 디지털 코드를 상기 이미지 센서 칩의 외부로 전송하는 출력 핀을 포함한다.

Description

전압 정보와 온도 정보를 피드백할 수 있는 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템{IMAGE SENSOR CHIP CAPABLE OF FEEDBACK VOLTAGE AND TEMPARATURE INFORMATION, AND IMAGE PROCESSING SYSTEM HAVING THE SAME}

본 발명의 개념에 따른 실시 예는 이미지 센서 칩에 관한 것으로, 특히 이미지 센서 칩의 동작 전압에 대한 정보와 상기 이미지 센서 칩의 동작에 따라 발생한 온도에 대한 정보를 외부 장치 및/또는 내부 장치로 피드백할 수 있는 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템에 관한 것이다.

이미지 센서는 반도체 소자의 제조 기술을 이용하여 집적 회로화된 광전 변환 소자이다. CMOS 이미지 센서는 CMOS를 이용한 고체 촬상 소자이다. CMOS 이미지 센서는 CCD(charge-coupled device) 이미지 센서보다 범용 반도체 제조 장치를 이용하여 제조할 수 있으므로, 상기 CCD 이미지 센서보다 가격이 저렴하다.

CMOS 이미지 센서는 외부 메인 파워 관리 집적 회로로부터 동작 전압을 공급받아 동작한다. 상기 CMOS 이미지 센서는 상기 외부 메인 파워 관리 집적 회로로부터 공급되는 동작 전압의 변화에 따라 그 성능이 결정될 수 있다.

본 발명이 이루고자 하는 기술적인 과제는 내부 전압 생성기를 포함하는 이미지 센서 칩에 대한 것으로서, 상기 이미지 센서 칩은 외부 전압 공급 장치로부터 공급되는 외부 전압에 대한 정보, 상기 외부 전압을 이용하여 상기 내부 전압 생성기로부터 생성된 내부 전압에 대한 정보, 및 상기 이미지 센서 칩의 온도에 대한 정보를 상기 외부 전원 공급 장치 및/또는 상기 내부 전압 생성기로 피드백할 수 있으므로, 상기 외부 전압 공급 장치는 상기 피드백 결과를 이용하여 상기 이미지 센서 칩으로 공급되는 상기 외부 전압을 조절할 수 있고, 상기 내부 전압 생성기는 상기 피드백 결과를 이용하여 상기 내부 전압을 조절할 수 있다.

본 발명이 이루고자 하는 기술적인 과제는 상기 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템을 제공하는 것이다.

본 발명의 실시 예에 따른 이미지 센서 칩은 상기 이미지 센서 칩의 외부로부터 공급되는 외부 전압을 이용하여 내부 전압들을 생성하는 내부 전압 생성기와, 온도 정보를 갖는 온도 전압을 생성하는 온도 센서와, 상기 외부 전압, 상기 내부 전압들, 및 상기 온도 전압 중에서 어느 하나를 출력하는 선택 회로와, 상기 선택 회로의 출력 전압을 이용하여 디지털 코드를 생성하는 디지털 코드 생성 회로와, 상기 디지털 코드를 상기 이미지 센서 칩의 외부로 전송하는 출력 핀을 포함한다.

상기 디지털 코드는 상기 외부 전압, 상기 내부 전압들, 및 상기 온도 전압 중에서 다른 하나에 해당하는 디지털 코드이다.

상기 디지털 코드 생성 회로는 상기 선택 회로의 제1출력 신호를 감쇠시켜 제2출력 신호를 생성하는 감쇠기와, 상기 제2출력 신호를 상기 디지털 코드로 변환하는 제1아날로그-디지털 변환기를 포함한다.

상기 이미지 센서 칩은 픽셀과, 상기 픽셀로부터 출력된 픽셀 신호를 디지털 신호로 변환하는 제2아날로그-디지털 변환기를 더 포함하고, 상기 제1아날로그-디지털 변환기의 구조와 상기 제2아날로그-디지털 변환기의 구조는 서로 다르다.

상기 이미지 센서 칩은 상기 디지털 코드를 인코드하고 인코드 결과에 따라 제어 신호를 생성하는 인코더를 더 포함하고, 상기 내부 전압 생성기는 상기 제어 신호에 응답하여 상기 내부 전압들 중에서 어느 하나를 조절한다.

상기 디지털 코드 생성 회로는 상기 선택 회로로부터 출력되는 출력 신호의 변화를 이용하여 상기 디지털 코드를 생성하는 제1아날로그-디지털 변환기를 포함하고, 상기 이미지 센서 칩은 픽셀과, 상기 픽셀로부터 출력된 픽셀 신호를 디지털 신호로 변환하는 제2아날로그-디지털 변환기를 더 포함하고, 상기 제1아날로그-디지털 변환기의 구조와 상기 제2아날로그-디지털 변환기의 구조는 서로 동일하다.

상기 디지털 코드 생성 회로는 제1입력 단자와 제2입력 단자를 포함하는 비교기와, 상기 선택 회로의 출력 단자에 접속된 제1스위치와 제2스위치; 상기 제1스위치와 상기 제1입력 단자 사이에 접속된 제1커패시터와, 상기 제2스위치와 상기 제1입력 단자 사이에 접속된 제2커패시터와, 상기 제1스위치와 상기 제1커패시터의 공통 노드와 접지 사이에 접속된 제3스위치와, 램프 신호를 수신하는 단자와 상기 제2입력 단자 사이에 접속된 제3커패시터와, 상기 비교기의 출력 단자에 접속된 카운터를 포함한다.

상기 내부 전압 생성기는 상기 외부 전압보다 높은 제1내부 전압과 접지 전압보다 낮은 제2내부 전압을 상기 내부 전압들로서 생성한다.

상기 내부 전압 생성기는 상기 외부 전압보다 높은 제1내부 전압과 상기 제1내부 전압에 관련된 제1중간 전압을 상기 내부 전압들로서 생성하고, 상기 선택 회로는 상기 제1중간 전압을 출력하고, 상기 디지털 코드 생성 회로는 상기 제1중간 전압을 이용하여 상기 제1내부 전압에 해당하는 상기 디지털 코드를 생성한다.

상기 내부 전압 생성기는 상기 외부 전압보다 높은 제1내부 전압, 상기 제1내부 전압에 관련된 제1중간 전압, 및 상기 제1중간 전압에 관련된 제2중간 전압을 상기 내부 전압들로서 생성하고, 상기 선택 회로는 제2중간 전압과 상기 제1중간 전압을 순차적으로 출력하고, 상기 디지털 코드 생성 회로는 상기 제2중간 전압과 상기 제1중간 전압을 이용하여 상기 제1내부 전압에 해당하는 상기 디지털 코드를 생성한다.

상기 내부 전압 생성기는 접지 전압보다 낮은 제1내부 전압과 상기 제1내부 전압에 관련된 제1중간 전압을 상기 내부 전압들로서 생성하고, 상기 선택 회로는 상기 제1중간 전압을 출력하고, 상기 디지털 코드 생성 회로는 상기 제1중간 전압을 이용하여 상기 제1내부 전압에 해당하는 상기 디지털 코드를 생성한다.

상기 내부 전압 생성기는 상기 외부 전압보다 높은 제1내부 전압, 상기 제1내부 전압에 관련된 제1중간 전압, 및 상기 제1중간 전압에 관련된 제2중간 전압을 상기 내부 전압들로서 생성하고, 상기 선택 회로는 제1중간 전압과 상기 제2중간 전압을 순차적으로 출력하고, 상기 디지털 코드 생성 회로는 상기 제1중간 전압과 상기 제2중간 전압을 이용하여 상기 제1내부 전압에 해당하는 상기 디지털 코드를 생성한다.

본 발명의 실시 예에 따른 이미지 처리 시스템은 외부 전압 공급 장치와, 상기 외부 전압 공급 장치로부터 공급되는 외부 전압을 수신하는 이미지 센서 칩과, 상기 이미지 센서 칩과 상기 외부 전압 공급 장치에 연결된 애플리케이션 프로세서를 포함한다. 상기 이미지 센서 칩은 상기 외부 전압을 이용하여 내부 전압들을 생성하는 내부 전압 생성기와, 온도 정보를 갖는 온도 전압을 생성하는 온도 센서와, 상기 외부 전압, 상기 내부 전압들, 및 상기 온도 전압 중에서 어느 하나를 출력하는 선택 회로와, 상기 선택 회로의 출력 전압을 이용하여 디지털 코드를 생성하는 디지털 코드 생성 회로와, 상기 디지털 코드를 상기 애플리케이션 프로세서로 전송하는 출력 핀을 포함한다.

상기 애플리케이션 프로세서는 상기 디지털 코드를 이용하여 전압 제어 신호를 생성하고, 상기 외부 전압 공급 장치는 상기 전압 제어 신호에 응답하여 상기 외부 전압을 조절한다.

상기 선택 회로는 상기 내부 전압들 중에서 제1내부 전압을 출력하고, 상기 디지털 코드 생성 회로는 상기 제1내부 전압의 변화를 이용하여 상기 내부 전압들 중에서 제2내부 전압에 해당하는 상기 디지털 코드를 생성한다.

상기 제1내부 전압은 상기 제2내부 전압보다 낮고, 상기 제2내부 전압은 상기 외부 전압보다 높다. 상기 제1내부 전압은 상기 제2내부 전압보다 높고, 상기 제2내부 전압은 접지 전압보다 낮다.

상기 선택 회로는 상기 내부 전압들 중에서 제1내부 전압과 제2내부 전압을 순차적으로 출력하고, 상기 디지털 코드 생성 회로는 상기 제1내부 전압의 변화와 상기 제2내부 전압의 변화를 이용하여 상기 내부 전압들 중에서 제3내부 전압에 해당하는 상기 디지털 코드를 생성한다.

본 발명의 실시 예에 따른 내부 전압 생성기를 포함하는 이미지 센서 칩은 외부 전압 공급 장치로부터 공급되는 외부 전압에 대한 정보, 상기 외부 전압을 이용하여 상기 내부 전압 생성기로부터 생성된 내부 전압에 대한 정보, 및 상기 이미지 센서 칩의 온도에 대한 정보를 상기 외부 전원 공급 장치 및/또는 상기 내부 전압 생성기로 피드백할 수 있으므로, 상기 외부 전압 공급 장치는 상기 피드백 결과를 이용하여 상기 이미지 센서 칩으로 공급되는 상기 외부 전압을 조절할 수 있고 상기 내부 전압 생성기는 상기 피드백 결과를 이용하여 상기 내부 전압을 조절할 수 있는 효과가 있다.

본 발명의 실시 예에 따른 이미지 센서 칩은 상기 이미지 센서 칩에서 사용되는 모든 전압들과 온도 전압 중에서 어느 하나를 모니터하고, 모니터 결과를 피드백 정보로서 상기 이미지 센서 칩을 제어하는 전력 관리 IC 또는 애플리케이션 프로세서로 피드백할 수 있다. 따라서, 상기 전력 관리 IC 또는 상기 애플리케이션 프로세서는 상기 피드백 정보를 이용하여 상기 이미지 센서 칩의 성능을 실시간으로 극대화할 수 있는 효과가 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예들에 따른 이미지 센서 칩의 블록도를 나타낸다.
도 2는 도 1에 도시된 감쇠기의 회로도이다.
도 3은 도 1에 도시된 이미지 센서 칩의 구체적인 블록도이다.
도 4는 본 발명의 실시 예들에 따른 이미지 센서 칩의 블록도를 나타낸다.
도 5는 도 4에 도시된 이미지 센서 칩의 구체적인 블록도이다.
도 6은 도 4와 도 5에 도시된 전압 정보 아날로그-디지털 변환기의 회로도이다.
도 7은 도 6에 도시된 전압 정보 아날로그-디지털 변환기의 동작을 설명하기 위한 타이밍도이다.
도 8은 도 1, 도 4, 및 도 12에 도시된 본 발명의 실시 예들에 따른 제1내부 전압 생성기의 회로도이다.
도 9는 도 1, 도 4, 및 도 12에 도시된 본 발명의 실시 예들에 따른 제1내부 전압 생성기의 회로도이다.
도 10은 도 1, 도 4, 및 도 12에 도시된 본 발명의 실시 예들에 따른 제2내부 전압 생성기의 회로도이다.
도 11은 도 1, 도 4, 및 도 12에 도시된 본 발명의 실시 예들에 따른 제2내부 전압 생성기의 회로도이다.
도 12는 본 발명의 실시 예들에 따른 이미지 센서 칩의 블록도를 나타낸다.
도 13은 도 12에 도시된 이미지 센서 칩의 구체적인 블록도이다.
도 14는 도 8에 도시된 제1내부 전압 생성기의 제1내부 전압을 측정하는 방법을 설명하기 위한 타이밍 도이다.
도 15는 도 8에 도시된 제1내부 전압 생성기의 제1내부 전압을 측정하기 위한 도 12와 도 13에 도시된 전압 정보 아날로그-디지털 변환기의 구조를 나타낸다.
도 16은 도 9에 도시된 제1내부 전압 생성기의 제1내부 전압을 측정하는 방법을 설명하기 위한 타이밍 도이다.
도 17은 도 9에 도시된 제1내부 전압 생성기의 제1내부 전압을 측정하기 위한 도 12와 도 13에 도시된 전압 정보 아날로그-디지털 변환기의 구조를 나타낸다.
도 18은 도 10에 도시된 제2내부 전압 생성기의 제2내부 전압을 측정하는 방법을 설명하기 위한 타이밍 도이다.
도 19는 도 10에 도시된 제2내부 전압 생성기의 제2내부 전압을 측정하기 위한 도 12와 도 13에 도시된 전압 정보 아날로그-디지털 변환기의 구조를 나타낸다.
도 20은 도 11에 도시된 제2내부 전압 생성기의 제2내부 전압을 측정하는 방법을 설명하기 위한 타이밍 도이다.
도 21은 도 11에 도시된 제2내부 전압 생성기의 제2내부 전압을 측정하기 위한 도 12와 도 13에 도시된 전압 정보 아날로그-디지털 변환기의 구조를 나타낸다.
도 22는 도 1, 도 4, 또는 도 12에 도시된 이미지 센서 칩을 포함하는 본 발명의 실시 예들에 따른 이미지 처리 시스템의 블록도이다.
도 23은 도 1, 도 4, 또는 도 12에 도시된 이미지 센서 칩을 포함하는 본 발명의 실시 예들에 따른 이미지 처리 시스템의 블록도이다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.

본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.

제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.

본 명세서에서 전압에 대한 정보(또는 아날로그 전압 신호)를 디지털 전압 신호로 변환하는 아날로그-디지털 변환기(analog-to-digital converter(ADC), 도 1의 250, 도 4의 250A, 및 도 12의 250B)는 전압 정보 ADC라 한다.

도 1은 본 발명의 실시 예들에 따른 이미지 센서 칩의 블록도를 나타낸다. 도 1을 참조하면, 이미지 센서 칩(또는 이미지 센서; 200A)은 복수의 핀들(또는 패드들; 201, 203, 및 205), 내부 전압 생성기(210), 선택 회로(220), 감쇠기(230), 전압 정보 ADC(250), 인코더(255), 선택 신호 생성기(260), 및 온도 센서(270)를 포함할 수 있다. 예컨대, 상술한 구성들(210, 220, 230, 250, 255, 260, 및 270)은 이미지 센서 칩(200A)의 일부에 구현(또는 집적)되는 전압 및 온도 모니터링 회로를 형성(또는 구성)할 수 있다.

이미지 센서 칩(200A)은 CMOS 공정으로 제조되는 CMOS 이미지 센서 칩(CMOS image sensor chip(CIS))을 의미할 수 있고, 모바일 장치에 포함(또는 탑재)될 수 있다. 상기 모바일 장치는 이동 전화기, 스마트폰, 태블릿 PC, 모바일 인터넷 장치 (mobile internet device(MID)), 사물 인터넷(internet of things(IoT)) 장치, 만물 인터넷 (Internet of everything(IoE)) 장치, 웨어러블 컴퓨터, 또는 드론으로 구현될 수 있다. 예컨대, 이미지 센서 칩(200A)은 이미지 센서 모듈에 포함될 수 있고, 상기 이미지 센서 모듈은 상기 모바일 장치에 포함될 수 있다.

제1핀(201)은 외부 전압 공급 장치(예컨대 도 22의 300A 또는 도 23의 300B)로부터 공급되는 제1외부 전압(VDD1)을 수신할 수 있다. 제2핀(203)은 상기 외부 전압 공급 장치로부터 공급되는 제2외부 전압(VDD2)을 수신할 수 있다. 비록, 도 1에서는 이미지 센서 칩(200A)이 제1외부 전압(VDD1)과 제2외부 전압(VDD2)을 수신하는 것으로 도시되어 있으나, 이미지 센서 칩(200A)은 외부 전압 공급 장치(예컨대 도 22의 300A 또는 도 23의 300B)로부터 다양한 외부 전압들을 수신할 수 있다.

제3핀(205)은 피드백 정보(VIF)를 도 22에 도시된 외부 전압 공급 장치 (300A) 또는 도 23에 도시된 애플리케이션 프로세서(400)로 전송할 수도 있다. 예컨대, 제3핀(205)은 이미지 센서 칩(200A)에서 생성된 이미지 데이터를 전송하는 핀들 중에서 적어도 하나이거나 전용 핀을 의미할 수 있다.

예컨대, 피드백 정보(VIF)는 외부 전압 공급 장치로부터 공급되는 외부 전압 (VDD1 또는 VDD2)에 대한 정보, 내부 전압 생성기(210)로부터 생성된 내부 전압 (VDD3 또는 VDD4)에 대한 정보, 및/또는 이미지 센서 칩(200A)의 동작에 따라 발생하는 온도(또는 동작 중인 이미지 센서 칩(200A)의 온도)에 대한 정보(VTEMP)를 나타내는 디지털 신호들 또는 디지털 코드를 의미할 수 있다.

내부 전압 생성기(210)는 제1외부 전압(VDD1)을 이용하여 다양한 내부 전압들(VDD3과 VDD4)을 생성할 수 있다. 예컨대, 내부 전압 생성기(210)는 내부 전압 관리 IC(internal power management IC)를 의미할 수 있다. 내부 전압 생성기(210)는 제1내부 전압(VDD3)을 생성하는 제1내부 전압 생성기(212)와, 제2내부 전압 (VDD4)을 생성하는 제2내부 전압 생성기(214)를 포함할 수 있다. 각 내부 전압 생성기(212과 214)의 구조와 동작은 도 8부터 도 11을 참조하여 상세히 설명될 것이다.

예컨대, 제1외부 전압(VDD1)은 이미지 센서 칩(200A)에 구현된 아날로그 회로의 동작 전압으로 사용될 수 있고, 제2외부 전압(VDD2)은 이미지 센서 칩(200A)에 구현된 디지털 회로의 동작 전압으로 사용될 수 있고, 제1내부 전압(VDD3)은 이미지 센서 칩(200A)의 액티브 픽셀 센서 어레이(active pixel sensor array)에 포함된 각 액티브 픽셀 센서의 전송 트랜지스터의 턴-온(turn-on)을 위해 사용될 수 있고, 제2내부 전압(VDD4)은 상기 전송 트랜지스터의 턴-오프를 위해 사용될 수 있다. 예컨대, 제1내부 전압(VDD3)은 제1외부 전압(VDD1)보다 높을 수 있고, 제2내부 전압(VDD4)은 접지 전압(GND)보다 낮은 음의(negative) 전압일 수 있으나 이에 한정되는 것은 아니다.

선택 회로(220)는, 선택 신호(SEL)에 응답하여, 복수의 전압들(VDD1, VDD2, VDD3, VDD4, 및 VTEMP) 중에서 적어도 하나를 제1출력 전압(OUT1)으로 출력할 수 있다. 선택 신호(SEL)는 복수의 신호들을 의미할 수 있다. 예컨대, 선택 회로(220)는 멀티플렉서로 구현될 수 있다. 실시 예들에 따라, 선택 회로(220)는 선택 신호 (SEL)에 응답하여 접지 전압(GND)을 제1출력 전압(OUT1)으로 출력할 수도 있다.

전압 정보 ADC(250)는 아날로그 입력 신호(OUT2)를 디지털 출력 신호(VIF)로 변환할 수 있고, 기준 전압(VREF)에 대한 아날로그 입력 신호(OUT2)의 상대적인 크기를 디지털 출력 신호(VIF)로 표현할 수 있다. 따라서 전압 정보 ADC(250)가 정상적인 기능을 수행하기 위해서, 아날로그 입력 신호(OUT2)의 크기(또는 전압 레벨)는 기준 전압(VREF)의 크기(또는 전압 레벨)보다 작아야 한다.

각 전압(VDD1, VDD2, 및 VDD3)의 크기가 기준 전압(VREF)의 크기보다 클 때, 감쇠기(230)가 필요하다.

도 2는 도 1에 도시된 감쇠기의 회로도이다. 도 2에 도시된 감쇠기(230)는 저항들(231과 233)을 이용한 감쇠기의 실시 예이다. 감쇠 상수(a)는 수학식 1과 같이 계산될 수 있다.

[수학식 1]

여기서, R₂₃₁은 제1저항(231)의 저항값이고, R₂₃₃은 제2저항(233)의 저항값이다. 따라서, 감쇠기(230)의 제2출력 전압(OUT2)은 a*OUT1이고, 기준 전압(VREF)보다 작다.

전압 정보 ADC(250)는 기준 전압(VREF)과 접지 전압(GND)을 동작 전압들로 사용하고, 감쇠기(230)의 제2출력 전압(OUT2=a*OUT1)을 디지털 출력 신호(VIF)로 변환할 수 있다.

인코더(255)는 c-비트의 디지털 출력 신호(VIF)를 d-비트의 제어 신호(EVIF)로 변환할 수 있다. 여기서, c와 d는 자연수이고, c는 d보다 크다. 예컨대, c가 10일 때, d는 4일 수 있으나 이에 한정되는 것은 아니다. 각 내부 전압 생성기(212과 214)는 d-비트의 제어 신호(EVIF)에 응답하여 본 명세서에서 설명될 각 내부 전압 (VDD3, VDD3', VDD4, Vx1, Vx2, Vx3, 및/또는 Vy)의 레벨을 조절할 수 있다.

선택 신호 생성기(260)는 선택 신호(SEL)를 생성할 수 있다. 위에서 설명한 바와 같이, 선택 회로(220)는 선택 신호(SEL)에 응답하여 복수의 전압들(VDD1, VDD2, VDD3, VDD4, 및 VTEMP) 중에서 적어도 하나를 제1출력 전압(OUT1)으로서 출력할 수 있다.

온도 센서(270)는 이미지 센서 칩(200A)의 온도(예컨대, 내부 온도)를 감지하고, 감지의 결과에 따라 온도 정보를 갖는 전압(VTEMP, 이하 '온도 전압')을 생성할 수 있다. 비록, 도 1에서는 하나의 온도 센서(270)가 도시되어 있으나 온도 센서(270)는 다양한 위치들에 배치된 복수의 온도 센서들을 집합적으로 나타낼 수 있다.

이미지 센서 칩(200A)은 외부 전압 공급 장치(예컨대, 도 22의 300A 또는 도 23의 300B)로부터 공급되는 외부 전압(VDD1 및/또는 VDD2)에 대한 정보(VIF), 제1외부 전압(VDD1)을 이용하여 내부 전압 생성기(210)로부터 생성된 내부 전압(VDD3 및/또는 VDD4)에 대한 정보(VIF), 및/또는 이미지 센서 칩(200A)의 온도에 대한 정보(VIF)를 외부 전원 공급 장치(예컨대, 도 22의 300A 또는 도 23의 300B) 및/또는 내부 전압 생성기(210)로 피드백할 수 있다.

외부 전압 공급 장치(예컨대, 도 22의 300A 또는 도 23의 300B)는 피드백 정보(VIF)를 이용하여 이미지 센서 칩(200A)으로 공급되는 외부 전압(VDD1 및/또는 VDD2)의 레벨을 조절할 수 있고, 내부 전압 생성기(210)는 피드백 정보(VIF)에 해당하는 제어 신호(EVIF)를 이용하여 내부 전압(VDD3 및/또는 VDD4)을 조절할 수 있는 효과가 있다.

예컨대, 인코더(255)와 선택 신호 생성 회로(260)는 이미지 센서 칩(200A)의 동작을 제어하는 타이밍 컨트롤러의 내부에 배치될 수 있다.

디지털 코드 생성 회로는 선택 회로(220)의 출력 전압(OUT1)을 이용하여 디지털 코드(VIF)를 생성하는 회로를 통칭한다. 따라서 디지털 코드 생성 회로는 감쇠기(230)과 전압 정보 ADC(250)를 포함할 수 있다.

도 3은 도 1에 도시된 이미지 센서 칩의 구체적인 블록도이다. 도 3을 참조하면, 이미지 센서 칩(200A)은 액티브 픽셀 센서 어레이(215), 로우 드라이버 (217), 상관 이중 샘플링(correlated double sampling(CDS)) 회로 블록(219), 선택 회로(220), 감쇠기(230), 컬럼 ADC 블록(240A), 및 전압 정보 ADC(250)를 포함할 수 있다.

이미지 센서 칩(200A)에서, 도 1에 도시되지 않은 구성 요소들은 도 3에 도시된 구성 요소들(215, 217, 219, 및 240A)에 의해 보충 또는 보완될 수 있고, 도 3에 도시되지 않은 구성 요소들은 도 1에 도시된 구성 요소들(201, 203, 205, 210, 255, 260, 및 270)에 의해 보충 또는 보완될 수 있다.

액티브 픽셀 센서 어레이(215)는 복수의 액티브 픽셀 센서들(PX)을 포함할 수 있다. 각 액티브 픽셀 센서(PX)는 하나의 광전 변환 소자(PD)와 4개의 트랜지스터들을 포함할 수 있으나, 실시 예들에 따라 액티브 픽셀 센서의 구조에 따라 트랜지스터들의 개수는 3개 또는 5개로 구현될 수 있다.

로우 드라이버(217)는 각 로우에 배치된 액티브 픽셀 센서들을 제어할 수 있는 각 로우 제어 신호(ROW1~ROWn, n은 3 이상의 자연수)를 생성할 수 있다. 로우 드라이버(217)의 제어에 따라, 각 컬럼에 배치된 각 액티브 픽셀 센서로부터 출력된 각 픽셀 신호(P1~Pm)는 각 컬럼 라인으로 출력될 수 있다.

CDS 회로 블록(219)은 CDS 회로들(219-1~219-m)을 포함할 수 있다. 각 CDS 회로(219-1~219-m)는 각 컬럼 라인으로 통해 전송된 각 픽셀 신호(P1~Pm)에 대해 CDS를 수행하고, CDS된 각 픽셀 신호를 생성할 수 있다.

컬럼 ADC 블록(240A)은 ADC들(240-1~240-m)을 포함할 수 있다. 각 ADC(240-1~240-m)는 CDS된 각 픽셀 신호를 디지털 신호로 변환할 수 있다. 각 ADC(240-1~240-m)는 싱글 슬로프(single slope) ADC로 구현될 수 있으나 이에 한정되는 것은 아니다. 각 ADC(240-1~240-m)의 구조와 동작은 서로 동일 또는 유사할 수 있다. 각 ADC(240-1~240-m)는 비교기를 의미할 수 있다.

전압 정보 ADC(250)는 이미지 센서 칩(200A)에 별도로 구현(또는 집적)된 범용(general purpose) ADC일 수 있다. 전압 정보 ADC(250)의 구조와 동작은 각 ADC (240-1~240-m)의 구조와 동작과 서로 다를 수 있다.

도 4는 본 발명의 실시 예들에 따른 이미지 센서 칩의 블록도를 나타낸다. 도 1과 도 4를 참조하면, 도 4의 이미지 센서 칩(200B)은 도 1의 이미지 센서 칩 (200A)과 달리 별도의 범용 ADC(250)를 필요로 하지 않고, 도 5의 컬럼 ADC 블록 (240B)에 구현된 잉여 또는 더미(dummy) ADC(240-0)를 활용할 수 있다. 잉여 또는 더미 ADC(240-0)는 비교기라고 불릴 수 있다. 따라서, 전압 정보 ADC(250A)는 비교기(240-0)와 카운터(257)를 포함할 수 있다.

이미지 센서 칩(200B)은 복수의 핀들(201, 203, 및 205), 내부 전압 생성기 (210), 선택 회로(220), 전압 정보 ADC(250A), 인코더(255), 선택 신호 생성기 (260), 및 온도 센서(270)를 포함할 수 있다. 이미지 센서 칩(200B)은 CMOS 공정으로 제조되고, 모바일 장치에 포함될 수 있다.

각 핀(201과 203)은 외부 전압 공급 장치(예컨대 도 22의 300A 또는 도 23의 300B)로부터 공급되는 각 외부 전압(VDD1과 VDD2)을 수신할 수 있다. 제3핀(205)은 피드백 정보(DCNT)를 도 22에 도시된 외부 전압 공급 장치(300A) 또는 도 23에 도시된 애플리케이션 프로세서(400)로 전송할 수 있는 출력 핀으로 사용될 수 있다. 도 1의 피드백 정보(VIF)와 도 4의 피드백 정보(DCNT)는 동일한 기능을 포함하는 정보를 의미할 수 있다.

예컨대, 피드백 정보(DCNT)는 외부 전압 공급 장치(300A 또는 300B)로부터 공급되는 외부 전압(VDD1 및/또는 VDD2)에 대한 정보, 내부 전압 생성기(210)로부터 생성된 내부 전압(VDD3 및/또는 VDD4)에 대한 정보, 및/또는 이미지 센서 칩 (200B)의 온도에 대한 정보(VTEMP)를 나타내는 디지털 신호들 또는 디지털 코드를 의미할 수 있다.

선택 회로(220)는, 선택 신호(SEL)에 응답하여, 복수의 전압들(VDD1, VDD2, VDD3, VDD4, 및 VTEMP) 중에서 적어도 하나를 제1출력 전압(OUT1)으로서 출력할 수 있다.

전압 정보 ADC(250A)의 입력 스테이지가 도 6에 도시된 바와 같이 아날로그 입력 신호(OUT1)를 샘플링할 수 있는 커패시터들(251, 252, 및 253)을 포함할 때, 도 2에 도시된 감쇠기(230)가 사용되지 않더라도 전압 정보 ADC(250A)의 입력 스테이지는 아날로그 입력 신호(OUT1)를 일정 비율로 감쇠시킬 수 있다. 도 6에 도시된 바와 같이, 아날로그-디지털 변환이 필요한 입력 신호(OUT1=IN1)는 커패시터(251)에 의해 감쇠 상수(a)만큼 감쇠된다.

전압 정보 ADC(250A)는 선택 회로(220)의 제1출력 전압(OUT1)를 디지털 신호, 예컨대 피드백 정보(DCNT)로 변환할 수 있다.

비교기(240-0)는 램프 신호(RAMP)와 제1출력 전압(OUT1)을 비교하고, 비교 신호를 생성할 수 있다. 카운터(257)는 상기 비교 신호와 클락 신호(CLK)를 이용하여 피드백 정보(DCNT)를 생성할 수 있다. 전압 정보 ADC(250A)의 동작은 도 5부터 도 7을 참조하여 상세히 설명될 것이다.

디지털 코드 생성 회로는 전압 정보 ADC(250A)를 포함할 수 있다.

인코더(255)는 c-비트의 디지털 출력 신호(DCNT)를 d-비트의 제어 신호 (EVIF)로 변환할 수 있다. 각 내부 전압 생성기(212과 214)는 d-비트의 제어 신호 (EVIF)에 응답하여 각 내부 전압(VDD3과 VDD4)의 레벨을 조절할 수 있다.

이미지 센서 칩(200B)은 외부 전압 공급 장치(300A 또는 300B)로부터 공급되는 외부 전압(VDD1 및/또는 VDD2)에 대한 정보(DCNT), 제1외부 전압(VDD1)을 이용하여 내부 전압 생성기(210)로부터 생성된 내부 전압(VDD3 및/또는 VDD4)에 대한 정보(DCNT), 및/또는 이미지 센서 칩(200B)의 온도에 대한 정보(DCNT)를 외부 전원 공급 장치(300A 또는 300B) 및/또는 내부 전압 생성기(210)로 피드백할 수 있다.

따라서 외부 전압 공급 장치(예컨대, 도 22의 300A 또는 도 23의 300B)는 피드백 정보(DCNT)에 응답하여(또는 이용하여) 이미지 센서 칩(200B)으로 공급되는 외부 전압(VDD1 및/또는 VDD2)의 레벨을 조절할 수 있고 내부 전압 생성기(210)는 제어 신호(EVIF)에 응답하여(또는 이용하여) 내부 전압(VDD3 및/또는 VDD4)의 레벨을 조절할 수 있는 효과가 있다.

도 5는 도 4에 도시된 이미지 센서 칩의 구체적인 블록도이다. 도 4와 도 5를 참조하면, 이미지 센서 칩(200B)은 액티브 픽셀 센서 어레이(215), 로우 드라이버(217), CDS 회로 블록(219), 선택 회로(220), 컬럼 ADC 블록(240B), 램프 신호 생성기(242), 스위치 신호 생성기(244A), 및 카운터(257)를 포함할 수 있다. 상술한 바와 같이, 전압 정보 ADC(250A)는 컬럼 ADC 블록(240B)에 포함된 더미 ADC (240-0)와 카운터(257)를 포함할 수 있다. 더미 ADC(240-0)는 액티브 픽셀 센서 어레이(215)로부터 출력된 픽셀 신호들(P1-Pm)에 대한 아날로그-디지털 변환 동작을 수행하지 않는다.

이미지 센서 칩(200B)에서, 도 4에 도시되지 않은 구성 요소들은 도 5에 도시된 구성 요소들(215, 217, 219, 240B, 242, 및 244A)에 의해 보충 또는 보완될 수 있고, 도 5에 도시되지 않은 구성 요소들은 도 4에 도시된 구성 요소들(201, 203, 205, 210, 255, 260, 및 270)에 의해 보충 또는 보완될 수 있다.

컬럼 ADC 블록(240B)은 ADC들(240-1~240-m)과 더미 ADC(240-0)를 포함할 수 있다. 각 ADC(240-1~240-m)는 CDS된 각 픽셀 신호를 디지털 신호로 변환할 수 있다. 각 ADC(240-0~240-m)는 싱글 슬로프 ADC로 구현될 수 있다. 각 ADC(240-0~240-m)의 구조와 동작은 서로 동일할 수 있다.

램프 신호 생성기(242)는 램프 신호(RAMP)를 생성하고, 램프 신호(RAMP)는 각 ADC(240-0~240-m)로 공급될 수 있다. 스위치 신호 생성기(244A)는 도 6에 도시된 각 스위치 신호(SS1, SS2, 및 SS3)의 활성화 타이밍과 비활성화 타이밍을 제어할 수 있다.

도 6의 각 스위치(SW1, SW2, 및 SW3)는 활성화된 각 스위치 신호(SS1, SS2, 및 SS3)에 응답하여 턴-온 될 수 있고, 비활성화된 각 스위치 신호(SS1, SS2, 및 SS3)에 응답하여 턴-오프 될 수 있다.

도 6은 도 4와 도 5에 도시된 전압 정보 아날로그-디지털 변환기의 회로도이다. 도 4부터 도 6을 참조하면, 전압 정보 ADC(250A)는 복수의 스위치들(SW1, SW2, 및 SW3), 복수의 커패시터들(251, 252, 및 253), 비교기(240-0), 및 카운터(257)를 포함할 수 있다.

제1커패시터(251)는 커패시턴스는 αC이고, 제2커패시터(252)는 커패시턴스는 (1-a)C이고, 제3커패시터(255)는 커패시턴스는 C이고, 감쇠 상수(α)는 0보다 크고 1보다 작다고 가정한다.

도 7은 도 6에 도시된 전압 정보 아날로그-디지털 변환기의 동작을 설명하기 위한 타이밍 도이다. 전압들(VDD1, VDD2, VDD3, VDD4, 및 VTEMP) 중에서 제1외부 전압(VDD1)에 대한 카운트 값이 계산되는 과정은 도 4부터 도 7을 참조하여 상세히 설명된다. 구체적으로, 도 7은 제1외부 전압(VDD1)을 아날로그-디지털 변환하기 위한 전압 정보 ADC(250A)의 타이밍 도이다.

제1외부 전압(VDD1)에 대한 아날로그-디지털 변환들은 총 두 번 수행된다. 첫 번째 변환을 수행하기 위해 각 스위치 신호(SS1과 SS2)는 하이 레벨로 활성화되고, 제3스위치 신호(SS3)는 로우 레벨로 비활성화된다고 가정한다.

첫 번째 변환을 위해, 제1출력 전압(OUT1)은 제1커패시터(251)와 제2커패시터(252)로 동시에 공급된다. 제1스위치(SW1)로 공급되는 전압(IN1=OUT1)과 제2스위치(SW2)로 공급되는 전압(IN2=OUT1)은 서로 동일하다. 램프 신호(RAMP)는 제3커패시터(253)를 통해 비교기(240-0)의 제2입력 단자(-)로 공급된다. 제2입력 단자(-)의 전압(Vi-)은 램프 신호(RAMP)와 동일하다.

첫 번째 변환을 위해, 램프 신호(RAMP)가 선형적으로 하강(또는 램핑-다운 (ramping-down))하는 시점(T1)부터 비교기(240-0)의 출력 신호(Vo)가 로우 레벨로부터 하이 레벨로 천이하는 시점(T2)까지의 시간 구간은 제1시간 구간(TCNT1)으로 정의된다. 비교기(240-0)의 제1입력 단자(+)의 전압 (Vi+)과 비교기(240-0)의 제2입력 단자(-)의 전압 (Vi-)이 동일할 때, 비교기(240-0)는 로우 레벨로부터 하이 레벨로 천이하는 출력 신호(Vo), 예컨대 비교 신호를 생성한다.

카운터(257)는 클락 신호(CLK)에 응답하여 제1시간 구간(TCNT1)을 카운트하고, 제1카운트 값, 즉 제1디지털 코드(DCNT1)를 생성한다. 즉, 카운터(257)는 램프 신호(RAMP)가 선형적으로 하강하는 시점(T1)에서 클락 신호(CLK)를 이용하여 카운트 동작을 시작하고, 비교기(240-0)의 출력 신호(Vo)가 로우 레벨로부터 하이 레벨로 천이하는 시점(T2)에서 상기 카운트 동작을 중지한다. 카운터(257)는 카운트 동작이 중지될 때의 제1디지털 코드(DCNT1)를 저장할 수 있다.

시점(T5)에서, 두 번째 변환을 수행하기 위해 제1스위치 신호(SS1)는 로우 레벨로 비활성화되고, 제2스위치 신호(SS2)는 하이 레벨을 유지하고, 제3스위치 신호(SS3)는 하이 레벨로 활성화된다고 가정한다. 제1커패시터(251)의 제1단자가 접지에 연결됨에 따라, 비교기(240-0)의 제1입력 단자(+)의 전압(Vi+)은 변한다. 제1입력 단자(+)의 전압(Vi+)의 변화량(ΔV)은 αVDD1이 될 수 있다.

두 번째 변환을 위해, 램프 신호(RAMP)가 선형적으로 하강하는 시점(T3)부터 비교기(240-0)의 출력 신호(Vo)가 로우 레벨로부터 하이 레벨로 천이하는 시점(T4)까지의 시간 구간은 제2시간 구간(TCNT2)으로 정의된다. 비교기(240-0)의 제1입력 단자(+)의 전압(Vi+)과 비교기(240-0)의 제2입력 단자(-)의 전압(Vi-)이 동일할 때, 비교기(240-0)는 로우 레벨로부터 하이 레벨로 천이하는 출력 신호(Vo)를 생성한다.

카운터(257)는 클락 신호(CLK)에 응답하여 제2시간 구간(TCNT1)을 카운트하고, 제2카운트 값, 즉 제2디지털 코드(DCNT2)를 생성한다. 즉, 카운터(257)는 램프 신호(RAMP)가 선형적으로 하강하는 시점(T3)에서 클락 신호(CLK)를 이용하여 카운트 동작을 시작하고, 비교기(240-0)의 출력 신호(Vo)가 로우 레벨로부터 하이 레벨로 천이하는 시점(T4)에서 상기 카운트 동작을 중지한다. 카운터(257)는 카운트 동작이 중지될 때의 제2디지털 코드(DCNT2)를 저장할 수 있다.

카운터(257)는 제2디지털 코드(DCNT2)와 제1디지털 코드(DCNT1)의 차이를 계산하고, 계산 결과에 따라 피드백 정보로 이용될 수 있는 디지털 코드(DCNT=DCNT2-DCNT1)를 생성하고 저장할 수 있다.

실시 예에 따라, 카운터(257)는 비트 반전 기법을 이용하여 제2디지털 코드 (DCNT2)와 제1디지털 코드(DCNT1)의 차이를 계산하고, 디지털 코드(DCNT)를 생성하고 저장할 수 있다. 예컨대, 카운터(257)는 제1디지털 코드(DCNT1)에 포함된 모든 비트들 각각을 반전시키고 반전된 제1디지털 코드와 제2디지털 코드(DCNT2)를 더해서 디지털 코드(DCNT)를 생성할 수 있다. 카운터(257)는 카운트 기능, 차이 계산 기능, 및 저장 기능을 포함할 수 있다.

디지털 코드(DCNT=DCNT2-DCNT1)는 제3핀(205)을 통해 도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)로 전송될 수 있다. 도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 수학식 2를 이용하여 제1외부 전압(VDD1)을 측정 또는 계산할 수 있다.

[수학식 2]

여기서, DCNTmax는 전압 정보 ADC(250A)의 해상도에 따라 결정되는 숫자로서, 예컨대, 전압 정보 ADC(250A)가 10-비트 ADC일 때, DCNTmax는 2¹⁰=1024일 수 있다.

도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 DCNTmax, VREF, 및 a에 대한 값을 알고 있으므로, 디지털 코드(DCNT)를 이용하여 제1외부 전압(VDD1)을 계산 또는 측정할 수 있다.

도 22의 전력 관리 IC(300A) 또는 도 23의 전력 관리 IC(300B)가 공급 전압 (V1)을 이미지 센서 칩(200B)으로 공급하더라도, 전력 관리 IC(300A 또는 300B)와 이미지 센서 칩(200B) 사이에 존재하는 전송 라인(301)에 의한 전압 강하(voltage drop)에 따라 제1외부 전압(VDD1)은 공급 전압(V1)보다 낮아진다. 따라서 도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 계산된 또는 측정된 제1외부 전압(VDD1)을 이용하여 공급 전압(V1)을 증가시키거나 감소시킬 수 있다.

예컨대, 전송 라인(301)에 의한 전압 강하를 고려하여 이미지 센서 칩(200B)에서 사용될 제1외부 전압(VDD1)이 2.8V로 설계되었으나, 디지털 코드(DCNT)에 해당하는 계산된 제1외부 전압(VDD1)이 2.8V보다 낮으면, 전력 관리 IC(300A 또는 300B)는 디지털 코드(DCNT)에 해당하는 계산된 제1외부 전압(VDD1)이 2.8V가 될 때까지 공급 전압(V1)을 증가시킬 수 있다.

그러나, 전송 라인(301)에 의한 전압 강하를 고려하여 이미지 센서 칩(200B)에서 사용될 제1외부 전압(VDD1)이 2.8V로 설계되었으나, 디지털 코드(DCNT)에 해당하는 계산된 제1외부 전압(VDD1)이 2.8V보다 높으면, 전력 관리 IC(300A 또는 300B)는 디지털 코드(DCNT)에 해당하는 계산된 제1외부 전압(VDD1)이 2.8V가 될 때까지 공급 전압(V1)을 감소시킬 수 있다.

도 7에는 제1외부 전압(VDD1)에 해당하는 디지털 코드(DCNT)를 계산하는 타이밍 도가 도시되어 있으나, 도 6에 도시된 전압 정보 ADC 회로(250A)는 도 7에 도시된 타이밍 도를 이용하여 각 전압(VDD2, VDD3, VDD4, 및 VTEMP)에 대한 디지털 코드(DCNT)를 생성할 수 있다.

각 전압(VDD2, VDD3, VDD4, 및 VTEMP)에 대한 디지털 코드(DCNT)는 제3핀 (205)을 통해 도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서 (400)로 전송될 수 있다. 도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 수학식 2를 이용하여 각 전압(VDD2, VDD3, VDD4, 및 VTEMP)을 측정 또는 계산할 수 있다.

각 내부 전압 생성기(212와 214)는 인코더(255)로부터 출력되고 각 전압 (VDD3, VDD4, 및 VTEMP)에 해당하는 제어 신호(EVIF)를 이용하여 각 전압(VDD3 또는 VDD4)의 레벨을 조절할 수 있다.

이미지 센서 칩(200A, 200B, 또는 200C)은 더욱 효과적인 액티브 픽셀 센서들(PX)의 동작을 위해 가장 높은 전압, 예컨대 제1외부 전압(VDD1)보다 높은 제3내부 전압(VDD3)을 만들 필요가 있고, 또한 접지 전압(GND)보다 낮은 전압, 예컨대 제2내부 전압(VDD4)을 만들 필요가 있으므로, 제1내부 전압 생성기(212)와 제2내부 전압 생성기(214)를 포함할 수 있다. 제1내부 전압 생성기(212)의 다양한 실시 예들(212A와 212B)은 도 8과 도 9에 도시되어 있고, 제2내부 전압 생성기(214)의 다양한 실시 예들(214A와 214B)은 도 10과 도 11에 도시되어 있다.

도 8은 도 1, 도 4, 및 도 12에 도시된 본 발명의 실시 예들에 따른 제1내부 전압 생성기의 회로도이다. 제1내부 전압 생성기(212A)는 전하 펌프(502), 증폭기 (504), 스위치 회로(506), 및 두 개의 저항들(507-1과 507-2)을 포함할 수 있다.

전압 레귤레이터(voltage regulator)는 증폭기(504), 스위치 회로(506), 및 두 개의 저항들(507-1과 507-2)을 포함할 수 있다. 상기 전압 레귤레이터는 제1외부 전압(VDD1)보다 높은 제1내부 전압(VDD3)을 생성할 수 있다.

전하 펌프(502)는 제1외부 전압(VDD1)을 증폭하여 제1외부 전압(VDD1)의 거의 2배에 해당하는 제1전압 펌프 전압(2VDD)을 생성할 수 있다.

증폭기(504)는 제1전압 펌프 전압(2VDD)과 접지 전압을 동작 전압들로 사용하는 에러 증폭기(error amplifier)의 기능을 수행하고, 증폭기(504)는 기준 전압 (VBGR)과 제2노드(ND2)의 전압(즉, 피드백 전압)의 차이를 증폭하고, 증폭된 전압을 생성할 수 있다. 기준 전압(VBGR)은 밴드갭 전압 레퍼런스(bandgap voltage reference) 회로의 출력 전압일 수 있다.

스위치 회로(506)는 파워 트랜지스터(power transistor)의 기능을 수행하고, 증폭기(504)에서 증폭된 전압에 응답하여 제1노드(ND1)의 전압(VDD3), 즉 제1내부 전압(VDD3)을 제1전압 펌프 전압(2VDD)으로 풀-업할 수 있다.

두 개의 저항들(507-1과 507-2)은 네가티브 피드백 네트워크(negative feedback network)를 형성할 수 있다. 저항들(507-1과 507-2)은 전압 분배기 (voltage divider)의 기능을 수행하고, 두 개의 저항들(507-1과 507-2)은 제1내부 전압(VDD3)을 분배하여 제1중간 전압(VDD3')을 생성할 수 있다. 제2저항(507-2)의 저항값(R2)은 제1저항(507-1)의 저항값(R1)보다 클 수 있다. 제1저항(507-1)의 저항값(R1)은 제어 신호(EVIF)에 응답하여 조절될 수 있다. 제1저항(507-1)의 저항값(R1)이 조절됨에 따라, 각 전압(VDD3과 VDD3')의 레벨은 조절될 수 있다.

도 1 또는 도 4에 도시된 바와 같이 제1내부 전압(VDD3)은 선택 회로(220)로 공급될 수도 있고, 도 12에 도시된 바와 같이 제1내부 전압(VDD3) 대신에 제1중간 전압(VDD3')이 선택 회로(220)로 공급될 수도 있다.

도 9는 도 1, 도 4, 및 도 12에 도시된 본 발명의 실시 예들에 따른 제1내부 전압 생성기의 회로도이다. 도 9에 도시된 제1내부 전압 생성기(212B)는 전하 펌프(502), 증폭기(504), 스위치 회로(506), 및 세 개의 저항들(507-1, 507-2A, 및 507-2B)을 포함할 수 있다.

전압 레귤레이터는 증폭기(504), 스위치 회로(506), 및 세 개의 저항들(507-1, 507-2A, 및 507-2B)을 포함할 수 있다. 상기 전압 레귤레이터는 제1외부 전압 (VDD1)보다 높은 제1내부 전압(VDD3)을 생성할 수 있다.

도 8과 도 9를 참조하면, 도 8의 제2저항(507-2)이 두 개의 저항들(507-2A와 507-2B)로 분리되고, 두 개의 저항들(507-2A와 507-2B)의 공통 노드(즉, 제3노드 (ND3))의 전압이 제1중간 전압(VDD3')으로 정의된다. 각 저항(507-2A와 507-2B)의 저항값은 R2/2일 수 있다.

전하 펌프(502)는 제1외부 전압(VDD1)을 증폭하여 제1전압 펌프 전압(2VDD)을 생성할 수 있다. 증폭기(504)는 기준 전압(VBGR)과 제2노드(ND2)의 전압, 즉 피드백 전압의 차이를 증폭하고, 증폭된 전압을 생성할 수 있다.

스위치 회로(506)는 증폭기(504)에서 증폭된 전압에 응답하여 제1노드(ND1)의 전압(VDD3), 즉 제1내부 전압(VDD3)을 제1전압 펌프 전압(2VDD)으로 풀-업할 수 있다.

3개의 저항들(507-1, 507-2A, 및 507-2B)은 네가티브 피드백 네트워크를 형성할 수 있다. 세 개의 저항들(507-1, 507-2A, 및 507-2B)은 제1내부 전압(VDD3)을 분배하여 제1중간 전압(VDD3')과 제2중간 전압(Vx1)을 생성할 수 있다. 제1저항 (507-1)의 저항값(R1)은 제어 신호(EVIF)에 응답하여 조절될 수 있다. 제1저항 (507-1)의 저항값이 조절됨에 따라, 각 전압(VDD3, VDD3', 및 Vx1)의 레벨은 조절될 수 있다.

도 1 또는 도 4에 도시된 바와 같이 제1내부 전압(VDD3)은 선택 회로(220)로 공급될 수도 있고, 도 12에 도시된 바와 같이 제1내부 전압(VDD3) 대신에 제1중간 전압(VDD3')과 제2중간 전압(Vx1)이 선택 회로(220)로 공급될 수도 있다.

제1내부 전압(VDD3)은 수학식 3으로 정의될 수 있다.

[수학식 3]

VDD3 = Vx1 + 2ΔV

ΔV는 제1중간 전압(VDD3')과 제2중간 전압(Vx1)의 차이로 정의될 수 있다.

도 10은 도 1, 도 4, 및 도 12에 도시된 본 발명의 실시 예들에 따른 제2내부 전압 생성기의 회로도이다. 도 10에 도시된 제2내부 전압 생성기(214A)는 제1증폭기(520), 제1스위치 회로(522), 제2증폭기(524), 제2스위치 회로(526), 전하 펌프(528), 및 두 개의 저항들(507-4와 507-5)을 포함할 수 있다.

예컨대, 제2내부 전압 생성기(214A)는 음의(negative) 제2내부 전압(VDD4)을 생성할 수 있다. 예컨대, 제2내부 전압 생성기(214A)는 전하 펌프(528)를 이용하여 음의 제1외부 전압(-VDD1)에 해당하는 제2전압 펌프 전압(NVDD=-VDD1)을 생성할 수 있다.

제2증폭기(524), 제2스위치 회로(526), 및 두 개의 저항들(507-4와 507-5)이 제1전압 레귤레이터를 구성한다고 가정할 때, 상기 제1전압 레귤레이터는 제2전압 펌프 전압(NVDD)을 이용하여 제2내부 전압(VDD4)을 생성할 수 있다.

또한, 제1증폭기(520), 제1스위치 회로(522), 및 두 개의 저항들(507-4와 507-5)이 제2전압 레귤레이터를 구성한다고 가정할 때, 상기 제2전압 레귤레이터는 제1외부 전압(VDD1)을 이용하여 제3중간 전압(Vx2)을 생성할 수 있다.

제1증폭기(520)는 제1외부 전압(VDD1)과 접지 전압을 동작 전압들로 사용하고, 기준 전압(VBGR)과 제1노드(ND5)의 전압(즉, 피드백 전압)의 차이를 증폭하고, 증폭된 전압을 생성할 수 있다.

제1스위치 회로(522)는 제1증폭기(520)에서 증폭된 전압에 응답하여 제1노드 (ND5)의 전압(Vx2), 즉 제3중간 전압(Vx2)을 제1외부 전압(VDD1)으로 풀-업할 수 있다.

제2저항(507-5)의 저항값(R2)은 제1저항(507-4)의 저항값(R1)보다 클 수 있다. 제1저항(507-4)의 저항값(R1)은 제어 신호(EVIF)에 응답하여 조절될 수 있다. 제1저항(507-4)의 저항값(R1)이 조절됨에 따라, 각 전압(Vx2와 VDD4)의 레벨은 조절될 수 있다.

제2증폭기(524)는 제1외부 전압(VDD1)과 제2전하 펌프 전압(NVDD)을 동작 전압들로 사용하고, 제2노드(ND6)의 전압과 접지 전압(GND)의 전압의 차이를 증폭하고, 증폭된 전압을 생성할 수 있다. 제2스위치 회로(526)는 제2증폭기(524)에서 증폭된 전압에 응답하여 제3노드(ND7)의 전압(VDD4), 즉 제2내부 전압(VDD4)을 제2전하 펌프 전압(NVDD)으로 풀-다운할 수 있다.

도 1 또는 도 4에 도시된 바와 같이 제2내부 전압(VDD4)은 선택 회로(220)로 공급될 수도 있고, 도 12에 도시된 바와 같이 제2내부 전압(VDD4)에 대신에 제3중간 전압(Vx2)이 선택 회로(220)로 공급될 수도 있다.

도 11은 도 1, 도 4, 및 도 12에 도시된 본 발명의 실시 예들에 따른 제2내부 전압 생성기의 회로도이다. 도 11에 도시된 제2내부 전압 생성기(214B)는 제1증폭기(520), 제1스위치 회로(522), 제2증폭기(524), 제2스위치 회로(526), 전하 펌프(528), 및 세 개의 저항들(507-4, 507-5, 및 507-6)을 포함할 수 있다.

제3저항(507-6)이 노드들(ND10과 ND11) 사이에 배치된 것을 제외하면, 도 10의 제2내부 전압 생성기(214A)의 구조와 동작은 도 11의 제2내부 전압 생성기 (214B)의 구조와 동작을 동일하다. 전압 차이(ΔV)는 제4중간 전압(Vx3)과 제5중간 전압(Vy)의 차이로 정의될 수 있다.

각 저항(507-5와 507-6)의 저항값(R2)은 제1저항(507-4)의 저항값(R1)보다 클 수 있다. 제1저항(507-4)의 저항값(R1)은 제어 신호(EVIF)에 응답하여 조절될 수 있다. 제1저항(507-4)의 저항값(R1)이 조절됨에 따라, 각 전압(Vx3과 Vy)의 레벨은 조절될 수 있다.

도 1 또는 도 4에 도시된 바와 같이 제2내부 전압(VDD4)은 선택 회로(220)로 공급될 수도 있고, 도 12에 도시된 바와 같이 제2내부 전압(VDD4)에 대신에 제4중간 전압(Vx3)과 제5중간 전압(Vy) 증에서 적어도 하나가 선택 회로(220)로 공급될 수도 있다.

도 12는 본 발명의 실시 예들에 따른 이미지 센서 칩의 블록도를 나타낸다. 도 12를 참조하면, 도 12의 이미지 센서 칩(200C)은 도 1의 이미지 센서 칩(200A)과 달리 별도의 범용 ADC(250)를 필요로 하지 않고, 도 13의 컬럼 ADC 블록(240C)에 구현된 잉여 또는 더미 ADC(240-0)를 활용할 수 있다. 더미 ADC(240-0)는 비교기라고도 불릴 수 있다.

이미지 센서 칩(200C)은 복수의 핀들(201, 203, 및 205), 내부 전압 생성기 (210), 선택 회로(220), 전압 정보 ADC(250B), 인코더(255), 선택 신호 생성기 (260A), 및 온도 센서(270)를 포함할 수 있다. 이미지 센서 칩(200C)은 CMOS 공정으로 제조되고, 모바일 장치에 포함될 수 있다. 전압 정보 ADC(250B)는 비교기 (240-0)와 카운터(257)를 포함할 수 있다.

각 핀(201과 203)은 외부 전압 공급 장치(예컨대 도 22의 300A 또는 도 23의 300B)로부터 공급되는 각 외부 전압(VDD1과 VDD2)을 수신할 수 있다. 제3핀(205)은 피드백 정보(DCNT)를 도 22에 도시된 외부 전압 공급 장치(300A) 또는 도 23에 도시된 애플리케이션 프로세서(400)로 전송할 수도 있다.

예컨대, 피드백 정보(DCNT)는 외부 전압 공급 장치(300A 또는 300B)로부터 공급되는 외부 전압(VDD1 및/또는 VDD2)에 대한 정보, 내부 전압 생성기(210)로부터 생성된 각 중간 전압(Vx1, Vx2, Vx3, Vy, 및/또는 VDD3')에 대한 정보, 및/또는 이미지 센서 칩(200B)의 온도(예컨대, 내부 온도)에 대한 정보(VTEMP)를 나타내는 디지털 신호들 또는 디지털 코드를 의미할 수 있다.

선택 회로(220)는 선택 신호(SEL1)에 응답하여 복수의 전압들(VDD1, VDD2, x1, Vx2, Vx3, Vy, VDD3' 및 VTEMP) 중에서 적어도 하나를 제1출력 전압(OUT1)으로서 출력할 수 있다.

전압 정보 ADC(250B)의 입력 스테이지가 도 15, 도 17, 도 19, 또는 도 21에 도시된 바와 같이 아날로그 입력 신호(OUT1)를 샘플링할 수 있는 커패시터들(251, 252, 및 253)을 포함할 때, 도 2에 도시된 감쇠기(230)가 사용되지 않더라도 전압 정보 ADC(250B)의 입력 스테이지는 아날로그 입력 신호(OUT1)를 일정 비율로 감쇠시킬 수 있다. 도 15, 도 17, 도 19, 또는 도 21에 도시된 바와 같이, 아날로그-디지털 변환이 필요한 입력 신호(OUT1=IN1)는 커패시터(251)에 의해 감쇠 상수(a)만큼 감쇠될 수 있다.

전압 정보 ADC(250B)는 제1출력 전압(OUT1)을 피드백 정보(DCNT)로 변환할 수 있다.

비교기(240-0)는 램프 신호(RAMP)와 제1출력 전압(OUT1)을 비교하고, 비교 신호를 생성할 수 있다. 카운터(257)는 상기 비교 신호와 클락 신호(CLK)에 응답하여(또는 이용하여) 피드백 정보(DCNT)를 생성할 수 있다. 전압 정보 ADC(250B)의 동작은 도 13부터 도 21을 참조하여 상세히 설명될 것이다.

인코더(255)는 c-비트의 디지털 출력 신호(DCNT)를 d-비트의 제어 신호 (EVIF)로 변환할 수 있다. 각 내부 전압 생성기(212과 214)는 d-비트의 제어 신호 (EVIF)에 응답하여 각 내부 전압(VDD3과 VDD4)의 레벨 및/또는 중간 전압(Vx1, Vx2, Vx3, Vy, 또는 VDD3')의 레벨을 조절할 수 있다.

이미지 센서 칩(200C)은 외부 전압 공급 장치(예컨대, 도 22의 300A 또는 도 23의 300B)로부터 공급되는 외부 전압(VDD1 및/또는 VDD2)에 대한 정보(DCNT), 제1외부 전압(VDD1)을 이용하여 내부 전압 생성기(210)로부터 생성된 각 중간 전압 (Vx1, Vx2, Vx3, Vy, 또는 VDD3')에 대한 정보(DCNT), 및/또는 이미지 센서 칩 (200C)의 온도에 대한 정보(DCNT)를 외부 전원 공급 장치(예컨대, 도 22의 300A 또는 도 23의 300B) 및/또는 내부 전압 생성기(210)로 피드백할 수 있다.

따라서 외부 전압 공급 장치(예컨대, 도 22의 300A 또는 도 23의 300B)는 피드백 정보(DCNT)에 기초하여(또는 이용하여) 이미지 센서 칩(200C)으로 공급되는 외부 전압(VDD1 및/또는 VDD2)의 레벨을 조절할 수 있고 내부 전압 생성기(210)는 제어 신호(EVIF)를 이용하여(또는 응답하여) 각 내부 전압(VDD3과 VDD4)의 레벨 및/또는 중간 전압(Vx1, Vx2, Vx3, Vy, 또는 VDD3')의 레벨을 조절할 수 있다.

도 13은 도 12에 도시된 이미지 센서 칩의 구체적인 블록도이다. 도 12와 도 13을 참조하면, 이미지 센서 칩(200C)은 액티브 픽셀 센서 어레이(215), 로우 드라이버(217), CDS 회로 블록(219), 선택 회로(220), 컬럼 ADC 블록(240C), 램프 신호 생성기(242), 스위치 신호 생성기(244B), 및 카운터(257)를 포함할 수 있다.

이미지 센서 칩(200C)에서, 도 12에 도시되지 않은 구성 요소들은 도 13에 도시된 구성 요소들(215, 217, 219, 240C, 242, 및 244B)에 의해 보충 또는 보완될 수 있고, 도 13에 도시되지 않은 구성 요소들은 도 12에 도시된 구성 요소들(201, 203, 205, 210, 255, 260A, 및 270)에 의해 보충 또는 보완될 수 있다.

컬럼 ADC 블록(240C)은 ADC들(240-1~240-m)과 더미 ADC(240-0)를 포함할 수 있다. 각 ADC(240-1~240-m)는 CDS된 각 픽셀 신호를 디지털 신호로 변환할 수 있다. 각 ADC(240-0~240-m)는 싱글 슬로프 ADC로 구현될 수 있다. 실시 예들에 따라, 각 ADC(240-1~240-m)의 구조와 동작과 더미 ADC(240-0)의 구조와 동작은 서로 동일하게 또는 서로 다르게 구현될 수 있다.

램프 신호 생성기(242)는 램프 신호(RAMP)를 생성하고, 램프 신호(RAMP)는 각 ADC(240-0~240-m)로 공급될 수 있다. 스위치 신호 생성기(244B)는 도 6, 도 14, 도 16, 도 18, 및 도 20에 도시된 각 스위치 신호의 활성화 타이밍과 비활성화 타이밍을 제어할 수 있다.

우선, 전압 정보 ADC(250B)는 복수의 스위치들(SW1~SW6), 복수의 커패시터들 (251, 252, 및 253), 비교기(240-0), 및 카운터(257)를 포함할 수 있다. 아날로그-디지털 변환 대상이 되는 각 전압(VDD1, VDD2, Vx1, Vx2, Vx3, Vy, VDD3', VDD3, VDD4, 및/또는 VTEMP)에 따라 복수의 스위치들(SW1~SW6) 중에서 일부는 스위치 신호 생성기(244B)의 제어에 따라 사용되지 않을 수 있다.

예컨대, 도 6과 도 15를 참조하면, 아날로그-디지털 변환 대상이 되는 전압이 전압(VDD1, VDD2, VDD3, VDD4, 또는 VTEMP)일 때, 복수의 스위치들(SW1~SW6) 중에서 일부(SW4~SW6)는 사용되지 않을 수 있다.

도 14는 도 9에 도시된 제1내부 전압 생성기의 제1내부 전압을 측정하는 방법을 설명하기 위한 타이밍 도이고, 도 15는 도 8에 도시된 제1내부 전압 생성기의 제1내부 전압을 측정하기 위한 도 12와 도 13에 도시된 전압 정보 아날로그-디지털 변환기의 구조를 나타낸다.

전압 정보 ADC(250B)를 이용하여 각 전압(VDD1, VDD2 또는 VTEMP)에 관련된 피드백 신호(DCNT)가 생성될 때, 전압 정보 ADC(250B)에 포함된 복수의 스위치들 (SW1~SW6) 중에서 일부(SW4~SW6)는 사용되지 않고, 전압 정보 ADC(250B)에서 사용되는 스위치들(SW1~SW3)의 배치와 동작은 도 6과 도 7을 참조하여 설명된 바와 동일 또는 유사하다.

도 15에 도시된 바와 같이, 제1내부 전압(VDD3)에 관련된 피드백 신호(DCNT)의 생성에 복수의 스위치들(SW1~SW6) 중에서 일부(SW5와 SW6)는 사용되지 않는다고 가정한다.

선택 회로(220)는 선택 신호(SEL1)에 응답하여 제1중간 전압(VDD3')을 제1출력 전압(OUT1)으로 출력한다.

도 14에 도시된 바와 같이, 제1중간 전압(VDD3')에 대한 아날로그-디지털 변환은 한번 수행된다. 스위치 신호 생성기(244B)는 각 스위치 신호(SS1과 SS2)를 하이 레벨로 활성화하고 각 스위치 신호(SS3과 SS4)를 로우 레벨로 비활성화한다.

제1출력 전압(OUT1)은 제1커패시터(251)와 제2커패시터(252)로 동시에 공급된다. 제1스위치(SW1)를 통해 제1커패시터(251)로 공급되는 전압(IN1=OUT1)과 제2스위치(SW2)로 통해 제2커패시터(252)로 공급되는 전압(IN2=OUT1)은 동일하다. 램프 신호(RAMP)는 제3커패시터(253)를 통해 비교기(240-0)의 제2입력 단자(-)로 공급된다.

변환을 위해, 램프 신호(RAMP)가 선형적으로 하강(또는 램핑-다운)하는 시점 (T1')부터 비교기(240-0)의 출력 신호(Vo)가 로우 레벨로부터 하이 레벨로 천이하는 시점(T2')까지의 시간 구간은 제1시간 구간(TCNT1)으로 정의된다. 비교기(240-0)의 제1입력 단자(+)의 전압(Vi+)과 비교기(240-0)의 제2입력 단자(-)의 전압(Vi-)이 동일할 때, 비교기(240-0)는 로우 레벨로부터 하이 레벨로 천이하는 출력 신호(Vo)를 생성한다.

카운터(257)는 클락 신호(CLK)에 응답하여 제1시간 구간(TCNT1)을 카운트하고, 제1카운트 값, 즉 제1디지털 코드(DCNT1)를 생성한다.

시점(T5')에서 각 스위치 신호(SS1과 SS2)는 로우 레벨로 비활성화되고 각 스위치 신호(SS3과 SS4)는 하이 레벨로 활성화된다.

각 커패시터(251과 252)의 제1단자가 접지에 연결됨에 따라, 비교기(240-0)의 제1입력 단자(+)의 전압(Vi+)은 변한다. 제1입력 단자(+)의 전압(Vi+)의 변화량(ΔV)은 VDD3'이 될 수 있다.

램프 신호(RAMP)가 선형적으로 하강하는 시점(T3')부터 비교기(240-0)의 출력 신호(Vo)가 로우 레벨로부터 하이 레벨로 천이하는 시점(T4')까지의 시간 구간은 제2시간 구간(TCNT2)으로 정의된다. 비교기(240-0)의 제1입력 단자(+)의 전압 (Vi+)과 비교기(240-0)의 제2입력 단자(-)의 전압(Vi-)이 동일할 때(T4'), 비교기 (240-0)는 로우 레벨로부터 하이 레벨로 천이하는 출력 신호(Vo)를 생성한다.

제3시점(T3')부터, 카운터(257)는 클락 신호(CLK)에 응답하여 제2시간 구간 (TCNT2)을 카운트하고, 제2카운트 값, 즉 제2디지털 코드(DCNT2)를 생성한다. 즉, 카운터(257)는 램프 신호(RAMP)가 선형적으로 하강하는 시점(T3')에서 클락 신호 (CLK)를 이용하여 카운트 동작을 시작하고, 비교기(240-0)의 출력 신호(Vo)가 로우 레벨로부터 하이 레벨로 천이하는 시점(T4')에서 상기 카운트 동작을 중지한다. 카운터(257)는 카운트 동작이 중지될 때의 제2디지털 코드(DCNT2)를 저장할 수 있다.

디지털 코드(DCNT=DCNT2-DCNT1)는 제3핀(205)을 통해 도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)로 전송될 수 있다. 도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 수학식 4를 이용하여 제1내부 전압(VDD3)을 측정 또는 계산할 수 있다.

[수학식 4]

여기서, DCNTmax는 전압 정보 ADC(250B)의 해상도에 따라 결정되는 숫자로서, 예컨대, 전압 정보 ADC(250B)가 10-비트 ADC일 때, DCNTmax는 2¹⁰=1024일 수 있다. R1은 제1저항(507-1)의 저항값이고, R2는 제2저항(507-2)의 저항값이고, DCNT는 제1중간 전압(VDD3')의 디지털 버전이다.

도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 DCNTmax, VREF, R1, 및 R2에 대한 값을 알고 있으므로, 디지털 코드(DCNT)를 이용하여 제1내부 전압(VDD3)을 계산 또는 측정할 수 있다.

도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 계산된 또는 측정된 제1내부 전압(VDD3)을 이용하여 공급 전압(V1)을 증가시키거나 감소시킬 수 있다.

도 16은 도 9에 도시된 제1내부 전압 생성기의 제1내부 전압을 측정하는 방법을 설명하기 위한 타이밍 도이고, 도 17은 도 9에 도시된 제1내부 전압 생성기의 제1내부 전압을 측정하기 위한 도 12와 도 13에 도시된 전압 정보 아날로그-디지털 변환기의 구조를 나타낸다.

도 17에 도시된 바와 같이, 제1내부 전압(VDD3)에 관련된 피드백 신호(DCNT)의 생성에 복수의 스위치들(SW1~SW6) 모두가 사용된다고 가정한다.

선택 회로(220)는 선택 신호(SEL1)에 응답하여 제1중간 전압(VDD3')과 제2중간 전압(Vx1)을 제1출력 전압들(OUT1)로서 출력한다.

제1구간(PA) 동안에 제2중간 전압(Vx2)에 대한 디지털 버전(DCNTA)가 계산되고, 제2구간(PB) 동안에 제1중간 전압(VDD3')과 제2중간 전압(Vx2)의 차이(ΔV4=VDD3'-Vx1)에 대한 디지털 버전(DCNTB)가 계산된다.

각 시간 구간(TCNT1, TCNT2, TCNT3, 및 TCNT4)에서 카운터(257)에 의해 각 카운트 값, 즉, 각 디지털 코드(DCNT1, DCNT2, DCNT3, 및 DCNT4)가 생성된다.

제1구간(PA)에서 제2중간 전압(Vx1)이 스위치들(SW1과 SW2)을 통해 커패시터들(251과 252)로 공급될 때, 제1중간 전압(VDD3')은 스위치들(SW5와 SW6)로 공급되지 않는다. 스위치들(SW1과 SW2)을 통해 제2중간 전압(Vx1)이 커패시터들(251과 252)로 공급될 때, 카운터(257)는 제1시간 구간(TCNT1)에서 제1디지털 코드(DCNT1)를 생성한다.

스위치들(SW3과 SW4)을 통해 접지 전압(GND)이 커패시터들(251과 252) 각각의 제1단자로 공급될 때, 카운터(257)는 제2시간 구간(TCNT2)에서 제2디지털 코드 (DCNT2)를 생성한다. 카운터(257)는 제2디지털 코드(DCNT2)와 제1디지털 코드 (DCNT1)의 차이(DCNTA=DCNT2-DCNT1)를 계산할 수 있다.

제2구간(PB)에서 제1중간 전압(VDD3')이 스위치들(SW5과 SW6)을 통해 커패시터들(251과 252)로 공급될 때, 제2중간 전압(Vx1)은 스위치들(SW1와 SW2)로 공급되지 않는다. 스위치들(SW5과 SW6)을 통해 제1중간 전압(VDD3')이 커패시터들(251과 252)로 공급될 때, 카운터(257)는 제3시간 구간(TCNT3)에서 제3디지털 코드(DCNT3)를 생성한다.

스위치들(SW5과 SW6)이 오픈되고, 제2중간 전압(Vx1)이 스위치들(SW1과 SW2)을 통해 커패시터들(251과 252) 각각의 제1단자로 공급될 때, 카운터(257)는 제4시간 구간(TCNT4)에서 제4디지털 코드(DCNT4)를 생성한다.

카운터(257)는 제4디지털 코드(DCNT4)와 제3디지털 코드(DCNT3)의 차이 (DCNTB=DCNT4-DCNT3)를 계산하고, 수학식 5에 따라 카운터(257)는 디지털 코드 (DCNT)를 출력할 수 있다.

[수학식 5]

DCNT=DCNTA+2*DCNTB

DCNTA=DCNT2-DCNT1, DCNTB=DCNT4-DCNT3

DCNTA는 제2중간 전압(Vx1)의 디지털 버전이고, DCNTB는 제1중간 전압 (VDD3')과 제2중간 전압(Vx1)의 차이(ΔV4)의 디지털 버전이고, ΔV4는 도 10에 도시된 제1중간 전압(VDD3')과 제2중간 전압(Vx1)의 차이(ΔV)에 해당한다. ΔV3는 비교기(240-0)의 제1입력 단자(+)의 전압(Vi+)의 전압 변환에 해당한다.

디지털 코드(DCNT)는 내부 전압 생성기(210) 및/또는 제3핀(205)을 통해 도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)로 전송될 수 있다.

도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 DCNTmax와 VREF에 대한 값을 이미 알고 있으므로, 디지털 코드(DCNT)를 이용하여 제1내부 전압(VDD3)을 계산 또는 측정할 수 있다. 즉, 전력 관리 IC(300A) 또는 애플리케이션 프로세서(400)는 수학식 6을 이용하여 제1내부 전압(VDD3)을 계산 또는 측정할 수 있다.

[수학식 6]

도 18은 도 10에 도시된 제2내부 전압 생성기의 제2내부 전압을 측정하는 방법을 설명하기 위한 타이밍 도이고, 도 19는 도 10에 도시된 제2내부 전압 생성기의 제2내부 전압을 측정하기 위한 도 12와 도 13에 도시된 전압 정보 아날로그-디지털 변환기의 구조를 나타낸다.

도 19에 도시된 바와 같이, 제2내부 전압(VDD4)에 관련된 피드백 신호(DCNT)의 생성에 복수의 스위치들(SW1~SW6) 중에서 일부(SW5와 SW6)는 사용되지 않는다고 가정한다.

선택 회로(220)는 선택 신호(SEL1)에 응답하여 제3중간 전압(Vx2)을 제1출력 전압(OUT1)으로 출력한다.

도 18에 도시된 바와 같이, 제3중간 전압(Vy)에 대한 아날로그-디지털 변환은 한번 수행된다. 스위치 신호 생성기(244B)는 각 스위치 신호(SS1과 SS2)를 하이 레벨로 활성화하고, 각 스위치 신호(SS3과 SS4)를 로우 레벨로 비활성화한다.

제1출력 전압(OUT1=Vx2)은 제1커패시터(251)와 제2커패시터(252)로 동시에 공급된다. 제1스위치(SW1)를 통해 제1커패시터(251)로 공급되는 전압(IN1=Vx2)과 제2스위치(SW2)로 통해 제2커패시터(252)로 공급되는 전압(IN2=Vx2)은 동일하다. 램프 신호(RAMP)는 제3커패시터(253)를 통해 비교기(240-0)의 제2입력 단자(-)로 공급된다.

각 커패시터(251과 252)의 제1단자가 접지에 연결됨에 따라, 비교기(240-0)의 제1입력 단자(+)의 전압(Vi+)은 변한다. 제1입력 단자(+)의 전압(Vi+)의 변화량 (ΔV5)은 Vx2가 될 수 있다.

카운터(257)는 클락 신호(CLK)에 응답하여 제2시간 구간(TCNT2)을 카운트하고, 제2카운트 값, 즉 제2디지털 코드(DCNT2)를 생성한다.

디지털 코드(DCNT=DCNT2-DCNT1)는 제3핀(205)을 통해 도 22의 전력 관리 IC (300A) 또는 도 23의 애플리케이션 프로세서(400)로 전송될 수 있다. 도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 수학식 7을 이용하여 제2내부 전압(VDD4)을 측정 또는 계산할 수 있다.

[수학식 7]

여기서, DCNTmax는 전압 정보 ADC(250B)의 해상도에 따라 결정되는 숫자로서, 예컨대, 전압 정보 ADC(250B)가 10-비트 ADC일 때, DCNTmax는 2¹⁰=1024일 수 있다. R1은 제1저항(507-4)의 저항값이고, R2는 제2저항(507-5)의 저항값이고, DCNT는 제3중간 전압(Vx2)의 디지털 버전이다.

도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 수학식 7의 DCNTmax, VREF, R1, 및 R2에 대한 값을 이미 알고 있으므로, 디지털 코드 (DCNT)를 이용하여 제2내부 전압(VDD4)을 계산 또는 측정할 수 있다.

도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 계산된 또는 측정된 제2내부 전압(VDD4)을 이용하여 공급 전압(V1)을 증가시키거나 감소시킬 수 있다. 또한, 제2내부 전압 생성기(214A)는 디지털 코드(DCNT)에 해당하는 제어 신호(EVIF)를 이용하여 제3중간 전압(Vx2)의 레벨을 조절할 수 있다.

도 20은 도 11에 도시된 제2내부 전압 생성기의 제2내부 전압을 측정하는 방법을 설명하기 위한 타이밍 도이고, 도 21은 도 11에 도시된 제2내부 전압 생성기의 제2내부 전압을 측정하기 위한 도 12와 도 13에 도시된 전압 정보 아날로그-디지털 변환기의 구조를 나타낸다.

도 21에 도시된 바와 같이, 제2내부 전압(VDD4)에 관련된 피드백 신호(DCNT)의 생성에 복수의 스위치들(SW1~SW6) 중에서 일부(SW5와 SW6)는 사용되지 않는다고 가정한다.

선택 회로(220)는 선택 신호(SEL1)에 응답하여 제5중간 전압(Vy)을 제1출력 전압(OUT1)으로 출력한다.

도 20에 도시된 바와 같이, 제4중간 전압(Vx3)과 제5중간 전압(Vy)의 차이에 대한 아날로그-디지털 변환은 한번 수행된다. 스위치 신호 생성기(244B)는 각 스위치 신호(SS1과 SS2)를 하이 레벨로 활성화하고, 각 스위치 신호(SS3과 SS4)를 로우 레벨로 비활성화한다.

제1출력 전압(OUT1=Vy)은 제1커패시터(251)와 제2커패시터(252)로 동시에 공급된다. 제1스위치(SW1)를 통해 제1커패시터(251)로 공급되는 전압(IN1=Vy)과 제2스위치(SW2)로 통해 제2커패시터(252)로 공급되는 전압(IN2=Vy)은 동일하다. 램프 신호(RAMP)는 제3커패시터(253)를 통해 비교기(240-0)의 제2입력 단자(-)로 공급된다.

스위치 신호 생성기(244B)는 각 스위치 신호(SS1과 SS2)를 로우 레벨로 비활성화하고, 각 스위치 신호(SS3과 SS4)를 하이 레벨로 활성화한다. 이때, 선택 회로 (220)는 선택 신호(SEL1)에 응답하여 제4중간 전압(Vx3)을 제1출력 전압(OUT1)으로 출력한다.

제4중간 전압(Vx3)이 각 스위치(SW3과 SW4)를 통해 각 커패시터(251과 252)의 제1단자로 공급됨에 따라, 비교기(240-0)의 제1입력 단자(+)의 전압(Vi+)은 변한다. 제1입력 단자(+)의 전압(Vi+)의 변화량(ΔV6)은 제5중간 전압(Vy)과 제4중간 전압(Vx3)의 차이(=Vy-Vx3)가 될 수 있다.

디지털 코드(DCNT=DCNT2-DCNT1)는 제3핀(205)을 통해 도 22의 전력 관리 IC (300A) 또는 도 23의 애플리케이션 프로세서(400)로 전송될 수 있다. 도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 수학식 8을 이용하여 제2내부 전압(VDD4)을 측정 또는 계산할 수 있다.

[수학식 8]

도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 수학식 7의 DCNTmax와 VREF에 대한 값을 이미 알고 있으므로, 디지털 코드(DCNT)를 이용하여 제2내부 전압(VDD4)을 계산 또는 측정할 수 있다.

도 22의 전력 관리 IC(300A) 또는 도 23의 애플리케이션 프로세서(400)는 계산된 또는 측정된 제2내부 전압(VDD4)을 이용하여 공급 전압(V1)을 증가시키거나 감소시킬 수 있다. 또한, 제2내부 전압 생성기(214A)는 디지털 코드(DCNT)에 해당하는 제어 신호(EVIF)를 이용하여 제4중간 전압(Vx3)과 제5중간 전압(Vy) 각각의 레벨을 조절할 수 있다.

도 22는 도 1, 도 4, 또는 도 12에 도시된 이미지 센서 칩을 포함하는 본 발명의 실시 예들에 따른 이미지 처리 시스템의 블록도이다. 도 1부터 도 22를 참조하면, 전력 관리 IC(300A)는 제3핀(205)을 통해 전송된 피드백 정보(VIF 또는 DCNT)를 이용하여(또는 응답하여) 각 전압(VDD1, VDD2, VDD3, VDD4, 및 VTEMP)를 계산 또는 측정하고, 계산의 결과에 따라 이미지 센서 칩(200)으로 공급되는 제1전압(V1)과 제2전압(V2)을 조절(예컨대, 증가, 유지 또는 감소)할 수 있다.

도 23은 도 1, 도 4, 또는 도 12에 도시된 이미지 센서 칩을 포함하는 본 발명의 실시 예들에 따른 이미지 처리 시스템의 블록도이다. 도 1부터 도 21, 및 도 23을 참조하면, 애플리케이션 프로세서(400)는 제3핀(205)을 통해 전송된 피드백 정보(VIF 또는 DCNT)를 이용하여 각 전압(VDD1, VDD2, VDD3, VDD4, 및 VTEMP)를 계산 또는 측정하고, 계산 결과에 따라 전압 제어 신호(CTRL)를 전력 관리 IC(300B)로 전송할 수 있다. 전력 관리 IC(300B)는 전압 제어 신호(CTRL)에 응답하여 제1전압(V1)과 제2전압(V2)을 조절(예컨대, 증가, 유지 또는 감소)할 수 있다.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

200A, 200B, 및 200C: 이미지 센서 칩
210: 내부 전압 생성기
212: 제1내부 전압 생성기
214: 제2내부 전압 생성기
215: 액티브 픽셀 센서 어레이
217: 로우 디코더
219: CDS 회로 블록
220: 선택 회로
230: 감쇠기
240A: 컬럼 ADC 블록
242: 램프 신호 생성기
244A; 스위치 신호 생성기
250, 250A, 및 250B: 전압 정보 ADC
240-0: 비교기
255: 인코더
257: 카운터
260: 선택 신호 생성기
270: 온도 센서

Claims

이미지 센서 칩에 있어서,
상기 이미지 센서 칩의 외부로부터 공급되는 외부 전압을 이용하여 내부 전압들을 생성하는 내부 전압 생성기;
온도 정보를 갖는 온도 전압을 생성하는 온도 센서;
상기 외부 전압, 상기 내부 전압들, 및 상기 온도 전압 중에서 어느 하나를 출력하는 선택 회로;
상기 선택 회로의 출력 전압을 이용하여 디지털 코드를 생성하는 디지털 코드 생성 회로; 및
상기 디지털 코드를 상기 이미지 센서 칩의 외부로 전송하는 출력 핀을 포함하는 이미지 센서 칩.
제1항에 있어서, 상기 디지털 코드는,
상기 외부 전압, 상기 내부 전압들, 및 상기 온도 전압 중에서 다른 하나에 해당하는 디지털 코드인 이미지 센서 칩.
제1항에 있어서, 상기 디지털 코드 생성 회로는,
상기 선택 회로의 제1출력 신호를 감쇠시켜 제2출력 신호를 생성하는 감쇠기; 및
상기 제2출력 신호를 상기 디지털 코드로 변환하는 제1아날로그-디지털 변환기를 포함하는 이미지 센서 칩.
제3항에 있어서,
픽셀; 및
상기 픽셀로부터 출력된 픽셀 신호를 디지털 신호로 변환하는 제2아날로그-디지털 변환기를 더 포함하고,
상기 제1아날로그-디지털 변환기의 구조와 상기 제2아날로그-디지털 변환기의 구조는 서로 다른 이미지 센서 칩.
제1항에 있어서,
상기 디지털 코드를 인코드하고 인코드 결과에 따라 제어 신호를 생성하는 인코더를 더 포함하고,
상기 내부 전압 생성기는 상기 제어 신호에 응답하여 상기 내부 전압들 중에서 어느 하나를 조절하는 이미지 센서 칩.
제1항에 있어서,
상기 디지털 코드 생성 회로는 상기 선택 회로로부터 출력되는 출력 신호의 변화를 이용하여 상기 디지털 코드를 생성하는 제1아날로그-디지털 변환기를 포함하고,
상기 이미지 센서 칩은,
픽셀; 및
상기 픽셀로부터 출력된 픽셀 신호를 디지털 신호로 변환하는 제2아날로그-디지털 변환기를 더 포함하고,
상기 제1아날로그-디지털 변환기의 구조와 상기 제2아날로그-디지털 변환기의 구조는 서로 동일한 이미지 센서 칩.
제1항에 있어서, 상기 디지털 코드 생성 회로는,
제1입력 단자와 제2입력 단자를 포함하는 비교기;
상기 선택 회로의 출력 단자에 접속된 제1스위치와 제2스위치;
상기 제1스위치와 상기 제1입력 단자 사이에 접속된 제1커패시터;
상기 제2스위치와 상기 제1입력 단자 사이에 접속된 제2커패시터;
상기 제1스위치와 상기 제1커패시터의 공통 노드와 접지 사이에 접속된 제3스위치;
램프 신호를 수신하는 단자와 상기 제2입력 단자 사이에 접속된 제3커패시터;
상기 비교기의 출력 단자에 접속된 카운터를 포함하는 이미지 센서 칩.
제1항에 있어서,
상기 내부 전압 생성기는 상기 외부 전압보다 높은 제1내부 전압과 접지 전압보다 낮은 제2내부 전압을 상기 내부 전압들로서 생성하는 이미지 센서 칩.
제1항에 있어서,
상기 내부 전압 생성기는 상기 외부 전압보다 높은 제1내부 전압과 상기 제1내부 전압에 관련된 제1중간 전압을 상기 내부 전압들로서 생성하고,
상기 선택 회로는 상기 제1중간 전압을 출력하고,
상기 디지털 코드 생성 회로는 상기 제1중간 전압을 이용하여 상기 제1내부 전압에 해당하는 상기 디지털 코드를 생성하는 이미지 센서 칩.
제1항에 있어서,
상기 내부 전압 생성기는 상기 외부 전압보다 높은 제1내부 전압, 상기 제1내부 전압에 관련된 제1중간 전압, 및 상기 제1중간 전압에 관련된 제2중간 전압을 상기 내부 전압들로서 생성하고,
상기 선택 회로는 제2중간 전압과 상기 제1중간 전압을 순차적으로 출력하고,
상기 디지털 코드 생성 회로는 상기 제2중간 전압과 상기 제1중간 전압을 이용하여 상기 제1내부 전압에 해당하는 상기 디지털 코드를 생성하는 이미지 센서 칩.
제1항에 있어서,
상기 내부 전압 생성기는 접지 전압보다 낮은 제1내부 전압과 상기 제1내부 전압에 관련된 제1중간 전압을 상기 내부 전압들로서 생성하고,
상기 선택 회로는 상기 제1중간 전압을 출력하고,
상기 디지털 코드 생성 회로는 상기 제1중간 전압을 이용하여 상기 제1내부 전압에 해당하는 상기 디지털 코드를 생성하는 이미지 센서 칩.
제1항에 있어서,
상기 내부 전압 생성기는 상기 외부 전압보다 높은 제1내부 전압, 상기 제1내부 전압에 관련된 제1중간 전압, 및 상기 제1중간 전압에 관련된 제2중간 전압을 상기 내부 전압들로서 생성하고,
상기 선택 회로는 제1중간 전압과 상기 제2중간 전압을 순차적으로 출력하고,
상기 디지털 코드 생성 회로는 상기 제1중간 전압과 상기 제2중간 전압을 이용하여 상기 제1내부 전압에 해당하는 상기 디지털 코드를 생성하는 이미지 센서 칩.
외부 전압 공급 장치; 및
상기 외부 전압 공급 장치로부터 공급되는 외부 전압을 수신하는 이미지 센서 칩; 및
상기 이미지 센서 칩과 상기 외부 전압 공급 장치에 연결된 애플리케이션 프로세서를 포함하고,
상기 이미지 센서 칩은,
상기 외부 전압을 이용하여 내부 전압들을 생성하는 내부 전압 생성기;
온도 정보를 갖는 온도 전압을 생성하는 온도 센서;
상기 외부 전압, 상기 내부 전압들, 및 상기 온도 전압 중에서 어느 하나를 출력하는 선택 회로;
상기 선택 회로의 출력 전압을 이용하여 디지털 코드를 생성하는 디지털 코드 생성 회로; 및
상기 디지털 코드를 상기 애플리케이션 프로세서로 전송하는 출력 핀을 포함하는 이미지 처리 시스템.
제13항에 있어서,
상기 애플리케이션 프로세서는 상기 디지털 코드를 이용하여 전압 제어 신호를 생성하고,
상기 외부 전압 공급 장치는 상기 전압 제어 신호에 응답하여 상기 외부 전압을 조절하는 이미지 처리 시스템.
제14항에 있어서, 상기 디지털 코드 생성 회로는,
상기 선택 회로의 제1출력 신호를 감쇠시켜 제2출력 신호를 생성하는 감쇠기; 및
상기 제2출력 신호를 상기 디지털 코드로 변환하는 아날로그-디지털 변환기를 포함하는 이미지 처리 시스템.
제14항에 있어서,
상기 디지털 코드 생성 회로는 상기 선택 회로로부터 출력되는 출력 신호의 변화를 이용하여 상기 디지털 코드를 생성하는 제1아날로그-디지털 변환기를 포함하고,
상기 이미지 센서 칩은,
픽셀; 및
상기 픽셀로부터 출력된 픽셀 신호를 디지털 신호로 변환하는 제2아날로그-디지털 변환기를 더 포함하고,
상기 제1아날로그-디지털 변환기의 구조와 상기 제2아날로그-디지털 변환기의 구조는 서로 동일한 이미지 처리 시스템.
제14항에 있어서,
상기 선택 회로는 상기 내부 전압들 중에서 제1내부 전압을 출력하고,
상기 디지털 코드 생성 회로는 상기 제1내부 전압의 변화를 이용하여 상기 내부 전압들 중에서 제2내부 전압에 해당하는 상기 디지털 코드를 생성하는 이미지 처리 시스템.
제17항에 있어서,
상기 제1내부 전압은 상기 제2내부 전압보다 낮고,
상기 제2내부 전압은 상기 외부 전압보다 높은 이미지 처리 시스템.
제17항에 있어서,
상기 제1내부 전압은 상기 제2내부 전압보다 높고,
상기 제2내부 전압은 접지 전압보다 낮은 이미지 처리 시스템.
제14항에 있어서,
상기 선택 회로는 상기 내부 전압들 중에서 제1내부 전압과 제2내부 전압을 순차적으로 출력하고,
상기 디지털 코드 생성 회로는 상기 제1내부 전압의 변화와 상기 제2내부 전압의 변화를 이용하여 상기 내부 전압들 중에서 제3내부 전압에 해당하는 상기 디지털 코드를 생성하는 이미지 처리 시스템.