KR20170128224A - 플립칩 실장체의 제조 방법, 플립칩 실장체, 및 선공급형 언더필용 수지 조성물 - Google Patents

플립칩 실장체의 제조 방법, 플립칩 실장체, 및 선공급형 언더필용 수지 조성물 Download PDF

Info

Publication number
KR20170128224A
KR20170128224A KR1020177021758A KR20177021758A KR20170128224A KR 20170128224 A KR20170128224 A KR 20170128224A KR 1020177021758 A KR1020177021758 A KR 1020177021758A KR 20177021758 A KR20177021758 A KR 20177021758A KR 20170128224 A KR20170128224 A KR 20170128224A
Authority
KR
South Korea
Prior art keywords
underfill
resin composition
circuit board
flip chip
mounting body
Prior art date
Application number
KR1020177021758A
Other languages
English (en)
Other versions
KR102455429B1 (ko
Inventor
신이치 무네무라
유키히로 이케다
히로키 묘도
Original Assignee
나믹스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나믹스 가부시끼가이샤 filed Critical 나믹스 가부시끼가이샤
Publication of KR20170128224A publication Critical patent/KR20170128224A/ko
Application granted granted Critical
Publication of KR102455429B1 publication Critical patent/KR102455429B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Abstract

선공급형 플립칩 본딩 프로세스에서 언더필용 수지 조성물 중에의 보이드 발생을 억제할 수가 있는 플립칩 실장체의 제조 방법을 제공하는 것이다. (1) 반도체 소자에 설치된 접속용 동 범프 전극과, 회로 기판에 설치된 접속용 전극의 적어도 일방에 땜납층을 설치하는 공정, (2) (A) 에폭시 수지, (B) 방향족 아민 경화제, (C) 무기 충전제, (D) 실란 커플링제 및 (E) 플럭스제를 포함하는 선공급형 언더필용 수지 조성물을 회로 기판 상에 공급하는 공정, (3) 반도체 소자와 회로 기판을 열압착하고, 접속용 동 범프 전극과 접속용 전극을, 땜납 융점 온도 이상의 온도에서 1초 이상 가열한 다음에 수지 조성물의 특정 범위의 반응률 때에 땜납 접속하는 공정, 및 (4) 특정의 가압 하에서 수지 조성물을 경화시키는 공정을 포함하는 플립칩 실장체의 제조 방법이다.

Description

플립칩 실장체의 제조 방법, 플립칩 실장체, 및 선공급형 언더필용 수지 조성물{METHOD FOR MANUFACTURING FLIP CHIP PACKAGE, FLIP CHIP PACKAGE, AND RESIN COMPOSITION FOR PRE-APPLICATION TYPE UNDERFILLS}
본 발명은 플립칩(flip chip) 실장체의 제조 방법, 이 제조 방법으로 제조되는 플립칩 실장체, 및 이 제조 방법에 사용되는 선공급형 언더필(underfill)용 수지 조성물에 관한 것이다.
근년, 전자기기의 가일층의 배선 등의 고밀도화, 고주파화에 대응 가능한 반도체칩의 실장 방식으로서 플립칩 본딩이 이용되고 있다. 일반적으로 플립칩 본딩에서는 반도체칩과 기판의 간극을 언더필로 불리는 재료로 봉지한다.
통상, 플립칩 본딩에서는 반도체칩과 기판을 납땜 등으로 접합한 후, 반도체칩과 기판의 간극에 열경화성의 반도체 수지 봉지 조성물인 언더필제를 충전한다(이하 「후공급형」이라고 한다). 그렇지만, 근래에는 먼저 언더필제를 기판에 도포하고, 반도체칩을 얹은 후, 언더필제의 경화와, 반도체칩과 기판의 접속을 동시에 행함으로써, 공정의 단축 및 경화 시간의 단축을 가능하게 하고, 그 결과 저비용 또 저에너지로 제작할 수 있는 선공급형 플립칩 본딩 프로세스가 주목되어, 이 프로세스용의 봉지재 수지 조성물(이하 「선공급형 언더필용 수지 조성물」이라고 한다)에의 요구가 높아지고 있다.
보다 근년의 플립칩의 범프(bump) 밀도의 가일층의 향상에 의해, 이 선공급형 플립칩 본딩 프로세스에서, 선공급형 언더필용 수지 조성물 중에 보이드(기포)가 잔존하는 것이 문제로 되어 왔다. 이 문제를 해결하기 위해, 땜납으로 이루어지는 선단부를 가지는 돌기 전극이 형성된 반도체칩을, 접합재를 개재하여 기판 상에 위치 맞추는 위치 맞춤 공정과, 땜납 용융점 이상의 온도로 가열하여, 상기 접합재의 경화율을 40% 이하로 하고, 상기 반도체칩의 돌기 전극과 상기 기판의 전극부를 용융 접합시키는 전극 접합 공정과, 경화율이 40% 이하인 상기 접합재를, 가압 분위기 하에서 가열하여 보이드(void)를 제거하는 보이드 제거 공정을 가지는 반도체 장치의 제조 방법(특허문헌 1)이 개시되어 있다.
그렇지만, 상술의 반도체 장치의 제조 방법에 사용되는 접합제는 실질적으로, 경화제로서 산무수물, 경화촉진제로서 이미다졸 화합물을 사용하고 있기(특허문헌 1의 제0052, 0055, 0060 단락) 때문에, 접합재의 겔화가 일어나기 쉽고, 보이드 발생을 충분히 억제할 수가 없다는 문제가 있다. 또한, 접합재의 안정성이 부족하기 때문에 보이드 제거 공정에 있어서 가압 큐어 오븐(cure oven)을 복잡한 스텝으로 조작해야 한다(특허문헌 1의 제0054 단락)는 문제도 있다. 여기서, 접합재는 틱소트로피(thixotropy) 부여제를 함유시킴으로써 소망의 점도 거동을 달성할 수가 있다(특허문헌 1의 제0026 단락), 틱소트로피 부여제가 20중량% 이상이면 접합재의 배제성이 저하될 수가 있다(특허문헌 1의 제0028 단락)고 기재되어 있는 한편, 실시예 1, 실시예 2에는 40.6%의 틱소트로피 부여제가 함유되어 있다(특허문헌 1의 제0052, 0055, 0060 단락). 이와 같이 종래 기술의 접합재는 매우 불안정한 배제성을 가지는 조성으로 하지 않으면, 전극 접합 후의 경화율이나 신뢰성 시험을 패스하지 못하는 것이 추측될 뿐만 아니라, 그에 따라 가압 큐어 오븐을 복잡한 스텝으로 조작해야 한다고 하는 문제가 발생하고 있다.
일본국 특허공개 2013－123033호 공보
본 발명의 목적은 선공급형 플립칩 본딩 프로세스에서 선공급형 언더필용 수지 조성물 중에의 보이드 발생을 억제할 수가 있는 플립칩 실장체의 제조 방법과, 이 플립칩 실장체의 제조 방법에 사용되는 선공급형 언더필용 수지 조성물을 제공하는 것이다.
본 발명은 이하의 구성을 가짐으로써 상기 문제를 해결한 플립칩 실장체의 제조 방법, 플립칩 실장체, 및 선공급형 언더필용 수지 조성물에 관한 것이다.
〔1〕반도체 소자에 설치된 접속용 동 범프 전극과, 회로 기판에 설치된 접속용 전극이 대향하고, 반도체 소자에 설치된 접속용 동 범프 전극과, 회로 기판에 설치된 접속용 전극의 땜납 접속에 의해 회로 기판 상에 반도체 소자가 탑재되고, 회로 기판과 반도체 소자의 공극이 수지 봉지되는 플립칩 실장체의 제조 방법으로서,
(1) 반도체 소자의 접속용 동 범프 전극과, 회로 기판의 접속용 전극의 적어도 일방에 융점이 210~250℃인 고융점 땜납층을 설치하는 공정,
(2) (A) 에폭시 수지, (B) 방향족 아민 경화제, (C) 무기 충전제, (D) 실란 커플링제(silane coupling agent), 및 (E) 플럭스제(flux agent)를 포함하는 선공급형 언더필용 수지 조성물을 회로 기판 상에 공급하는 공정,
(3) 반도체 소자와 회로 기판을 열압착하고, 반도체 소자의 접속용 동 범프 전극과 회로 기판의 접속용 전극을, 땜납 융점 온도 이상의 온도에서 1초 이상 가열한 다음에 선공급형 언더필용 수지 조성물의 반응률이 0.1 이상 25% 이하인 때에 땜납 접속하는 공정, 및
(4) 압력： 0.6MPa 이상의 가압 하에서, 공급한 선공급형 언더필용 수지 조성물을 경화시키는 공정을 이 순으로 포함하는 것을 특징으로 하는 플립칩 실장체의 제조 방법.
〔2〕(B) 성분이 화학식 (7)：
Figure pct00001
로 표시되는 방향족 아민 경화제, 및 화학식 (8)：
Figure pct00002
로 표시되는 방향족 아민 경화제로 이루어지는 군에서 선택되는 적어도 1종인 상기〔1〕기재의 플립칩 실장체의 제조 방법.
〔3〕(A) 성분이 비스페놀 F형 에폭시 수지, 비스페놀 A형 에폭시 수지, 아미노페놀형 에폭시 수지, 및 나프탈렌형 에폭시 수지로 이루어지는 군에서 선택되는 적어도 1종인 상기〔1〕또는〔2〕에 기재된 플립칩 실장체의 제조 방법.
〔4〕상기〔1〕~〔3〕의 어느 하나에 기재된 플립칩 실장체의 제조 방법으로 제조되는 플립칩 실장체.
〔5〕(A) 에폭시 수지, (B) 방향족 아민 경화제, (C) 무기 충전제, (D) 실란 커플링제, 및 (E) 플럭스제를 포함하고,
온도： 25℃에서의 점도가 10~100Pa·s인 상기〔1〕~〔3〕의 어느 하나에 기재된 플립칩 실장체의 제조 방법에 사용되는 선공급형 언더필용 수지 조성물.
〔6〕(E) 성분이 8－퀴놀리놀이고, 또한 (E) 성분이 선공급형 언더필용 수지 조성물 100질량부에 대해 0.5~3질량부인 상기〔5〕에 기재된 선공급형 언더필용 수지 조성물.
〔7〕상기〔5〕또는〔6〕에 기재된 선공급형 언더필용 수지 조성물의 경화물을 가지는 선공급형 플립칩 실장체.
본 발명〔1〕에 의하면, 선공급형 플립칩 본딩 프로세스에서 언더필용 수지 조성물 중에의 보이드 발생을 억제할 수가 있는 플립칩 실장체의 제조 방법을 제공할 수가 있다.
본 발명〔4〕,〔7〕에 의하면, 선공급형 플립칩 본딩 프로세스로 제조된, 언더필용 수지 조성물 중의 보이드 발생이 억제된 플립칩 실장체를 제공할 수가 있다.
본 발명〔5〕에 의하면, 선공급형 플립칩 본딩 프로세스에서 언더필용 수지 조성물 중에의 보이드 발생을 억제할 수가 있는 선공급형 언더필용 수지 조성물을 제공할 수가 있다.
도 1은 TCB(Thermal－Compression－Bonding) 프로파일 A의 온도 프로파일을 나타내는 도이다.
도 2는 TCB 프로파일 B의 온도 프로파일을 나타내는 도이다.
도 3은 TCB 프로파일 C의 온도 프로파일을 나타내는 도이다.
도 4는 TCB 프로파일 D의 온도 프로파일을 나타내는 도이다.
도 5는 TCB 프로파일 E의 온도 프로파일을 나타내는 도이다.
도 6은 TCB 프로파일 F의 온도 프로파일을 나타내는 도이다.
도 7은 단면에 합금층이 형성된 샘플의 사진이다.
도 8은 (1) 공정을 설명하기 위한 개략도이다.
도 9는 (1)~(4) 공정을 설명하기 위한 개략도의 일례이다.
도 10은 (1)~(4) 공정을 설명하기 위한 개략도의 일례이다.
도 11은 (1)~(4) 공정을 설명하기 위한 개략도의 일례이다.
〔플립칩 실장체의 제조 방법〕
본 발명의 플립칩 실장체의 제조 방법은, 반도체 소자에 설치된 접속용 동 범프 전극과, 회로 기판에 설치된 접속용 전극이 대향하고, 반도체 소자에 설치된 접속용 동 범프 전극과, 회로 기판에 설치된 접속용 전극의 땜납 접속에 의해 회로 기판 상에 반도체 소자가 탑재되고, 회로 기판과 반도체 소자의 공극이 수지 봉지되는 플립칩 실장체의 제조 방법으로서,
(1) 반도체 소자의 접속용 동 범프 전극과, 회로 기판의 접속용 전극의 적어도 일방에 융점이 210~250℃인 땜납층을 설치하는 공정,
(2) (A) 에폭시 수지, (B) 방향족 아민 경화제, (C) 무기 충전제, (D) 실란 커플링제, 및 (E) 플럭스제를 포함하는 선공급형 언더필용 수지 조성물을 회로 기판 상에 공급하는 공정,
(3) 반도체 소자와 회로 기판을 열압착하고, 반도체 소자의 접속용 동 범프 전극과 회로 기판의 접속용 전극을, 땜납 융점 온도 이상의 온도에서 1초 이상 가열한 다음에 선공급형 언더필용 수지 조성물의 반응률이 0.1 이상 25% 이하인 때에 땜납 접속하는 공정, 및
(4) 압력： 0.6MPa 이상의 가압 하에서, 공급한 선공급형 언더필용 수지 조성물을 경화시키는 공정을 이 순으로 포함하는 것을 특징으로 한다.
본 발명은 반도체 소자에 설치된 접속용 동 범프 전극과, 회로 기판에 설치된 접속용 전극이 대향하고, 반도체 소자에 설치된 접속용 동 범프 전극과, 회로 기판에 설치된 접속용 전극의 땜납 접속에 의해 회로 기판 상에 반도체 소자가 탑재되고, 회로 기판과 반도체 소자의 공극이 수지 봉지되는 플립칩 실장체의 제조 방법으로서, 특히 반도체 소자에 접속용 동 범프 전극을 사용하는 선공급형 플립칩 본딩 프로세스에 사용하는 제조 방법이다.
(1) 반도체 소자의 접속용 동 범프 전극과, 회로 기판의 접속용 전극의 적어도 일방에 융점이 210~250℃인 땜납층을 설치하는 공정에서의 땜납은 융점이 너무 낮으면 부품 동작시의 발열로 땜납이 용융되어 오동작을 발생시키는 경우가 있기 때문에 사용 환경이 한정적으로 되기 쉽고, 또 너무 고온이면 실장시의 부품에의 열적 부하가 높아져 사용할 수 있는 부재가 한정적으로 되기 때문에, 융점이 210~250℃이면 좋고, 특히 한정되지 않지만, Sn－Ag계, Sn－Cu계 또는 Sn－Ag－Cu계이면 Pb 프리(free)인 관점에서 바람직하다. 또, 기판에는 에폭시 수지, 유리-에폭시 수지, 폴리이미드 수지 등을 들 수 있지만, 이들에 한정되지 않는다.
(2) (A) 에폭시 수지, (B) 방향족 아민 경화제, (C) 무기 충전제, (D) 실란 커플링제, 및 (E) 플럭스제를 포함하는 선공급형 언더필용 수지 조성물(이하 언더필용 수지 조성물이라고 한다)을 회로 기판 상에 공급하는 공정에 사용되는 선공급형 언더필용 수지 조성물에 대해서는 후술한다.
선공급형 언더필용 수지 조성물을 회로 기판 상에 공급하는 방법으로서는 디스펜서(dispenser), 스크린 인쇄 등을 들 수 있다.
(3) 반도체 소자와 회로 기판을 열압착하고, 반도체 소자의 접속용 동 범프 전극과 회로 기판의 접속용 전극을, 땜납 융점 온도 이상의 온도에서 1초 이상 가열한 다음에 선공급형 언더필용 수지 조성물의 반응률이 0.1 이상 25% 이하인 때에 땜납 접속하는 공정에서의 열압착은 플립칩 본더(flip chip bonder)를 사용하면, 온도, 압력의 제어성, 양산성의 관점에서 바람직하다. 또, 땜납 융점 온도 이상의 온도는 융점보다 20~50℃ 높으면 양호한 땜납 접합성의 관점에서 바람직하다. 선공급형 언더필용 수지 조성물의 반응률은 TCB의 전후의 언더필용 수지 조성물의 시차주사열분석(DSC) 측정(승온 속도： 10℃／min)을 이용하여 가열 전후의 발열 피크 면적에 의해,
식： ｛1－(TCB 후의 발열량)/(TCB 전의 발열량)｝×100(%)에 의해 구한다. 예를 들면, TCB 전의 언더필용 수지 조성물의 발열량이 100J/g, TCB 후의 발열량이 80J/g인 경우에는
(1－80/100)×100=20%의 반응률로 된다. 해석 소프트웨어(예를 들면, NETZSCH사제 DSC 부속의 소프트웨어명： Proteus 시리즈)로 발열량을 간편하게 표시시킬 수가 있다.
(4) 압력： 0.6MPa 이상의 가압 하에서, 공급한 언더필용 수지 조성물을 경화시키는 공정에서의 압력은 언더필용 수지 조성물의 보이드 저감의 관점에서 0.6MPa 이상이고, 구조상의 안전면의 관점에서 1.0MPa 이하가 바람직하다.
도 8~11에 본 발명의 플립칩 실장체의 제조 방법의 일례를 설명하기 위한 개략도를 나타낸다. 도 8에 (1) 공정을 설명하기 위한 개략도의 일례를 나타낸다. 도 8의 상도는 반도체 소자(Die)의 접속용 동 범프 전극(Copper bump)에 땜납층(Solder)을 설치하는 공정, 도 8의 하도는 회로 기판(Substrate)의 접속용 전극(Electrode)에 땜납층(Solder)을 설치하는 공정이다.
도 9에 (1)~(4) 공정을 설명하기 위한 개략도의 일례를 나타낸다. 도 9는 반도체 소자(Die)의 접속용 동 범프 전극(Copper bump)에 땜납층(Solder)을 설치하는 예이다. 먼저, 도 9의 1과 같이 (1) 반도체 소자(Die)의 접속용 동 범프 전극(Copper bump)에 땜납층(Solder)을 설치한다. 다음에 도 9의 2와 같이 선공급형 언더필용 수지 조성물(Pre－applied underfill)을 회로 기판(Substrate) 상에 공급한다. 이 후 도 9의 3과 같이 (3) 반도체 소자(Die)와 회로 기판(Substrate)을 플립칩 본더(flip chip bonder)를 이용하여 열압착하고, 반도체 소자(Die)의 접속용 동 범프 전극(Copper bump)과 회로 기판(Substrate)의 접속용 전극(Electrode)을 땜납 융점 온도 이상의 온도에서 1초 이상 가열한 다음에 선공급형 언더필용 수지 조성물의 반응률이 0.1 이상 25% 이하인 때에 땜납(Solder) 접속한다. 이때 보이드(Void)가 발생하는 경우가 있다. 마지막으로, 도 9의 4와 같이 (4) 압력： 0.6MPa 이상의 가압(Pressure) 하에서, 공급한 선공급형 언더필용 수지 조성물(Pre－applied underfill)을 경화(Curing)시킨다. 이 가압에 의해, (C) 공정에서 보이드가 발생해도 보이드를 선공급형 언더필용 수지 조성물로부터 배출할 수가 있다.
도 10에 (1)~(4) 공정을 설명하기 위한 개략도의 일례를 나타낸다. 도 9는 회로 기판(Substrate)의 접속용 전극(Electrode)에 땜납층(Solder)을 설치하는 예이다. 이것 외에는 도 9와 같다.
도 11에 (1)~(4) 공정을 설명하기 위한 개략도의 일례를 나타낸다. 도 9는 반도체 소자(Die)의 접속용 동 범프 전극(Copper bump)에 땜납층(Solder)을 설치하고, 또한 회로 기판(Substrate)의 접속용 전극(Electrode)에도 땜납층(Solder)을 설치하는 예이다. 이것 외에는 도 9와 같다.
〔선공급형 언더필용 수지 조성물〕
본 발명의 언더필용 수지 조성물은 (A) 에폭시 수지, (B) 방향족 아민 경화제, (C) 무기 충전제, (D) 실란 커플링제, 및 (E) 플럭스제를 포함하고,
온도： 25℃에서의 점도가 10~100Pa·s이고, 상술의 플립칩 실장체의 제조 방법에 사용된다.
(A) 성분은 언더필용 수지 조성물에 접착성, 경화 후의 내구성을 부여한다. (A) 성분으로서는 비스페놀 A형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 나프탈렌형 에폭시 수지, 비페닐형 에폭시 수지, 노볼락형 에폭시 수지, 지환식 에폭시 수지, 에테르계 또는 폴리에테르계 에폭시 수지, 옥시란환 함유 화합물 등을 들 수 있고, 비스페놀 F형 에폭시 수지, 비스페놀 A형 에폭시 수지, 아미노페놀형 에폭시 수지, 및 나프탈렌형 에폭시 수지로 이루어지는 군에서 선택되는 적어도 1종이면, 언더필용 수지 조성물의 점도의 관점에서 바람직하다.
비스페놀 F형 에폭시 수지로서는 바람직하게는 식 (1)：
Figure pct00003
로 표시되고, 식 중 n은 평균치를 나타내고, 바람직하게는 0~10, 특히 바람직하게는 0~4이다. 에폭시 당량은 160~900g/eq가 바람직하다.
비스페놀 A형 에폭시 수지로서는 바람직하게는 식 (2)：
Figure pct00004
로 표시되고, 식 중 m은 평균치를 나타내고, 바람직하게는 0~10, 특히 바람직하게는 0~4이다. 에폭시 당량은 165~900g/eq가 바람직하다.
아미노페놀형 에폭시 수지는 바람직하게는 식 (3)：
Figure pct00005
으로 표시된다. (A) 성분의 시판품으로서는 DIC제 비스페놀 F형 에폭시 수지(품명： EXA－830CRP), DIC제 비스페놀 A형 에폭시 수지(품명： EXA－850CRP), DIC제 나프탈렌형 에폭시 수지(품명： HP―4032D), 미츠비시화학제 아미노페놀형 에폭시 수지(품명： JER630) 등을 들 수 있다. (A) 성분은 단독으로도 2종 이상을 병용해도 좋다.
(B) 성분은 언더필용 수지 조성물에 경화능을 부여한다. (B) 성분으로서는 페놀계 경화제, 산무수물 경화제, 이미다졸계 경화제 등을 들 수 있지만, 아민계 경화제가 반응성 제어면에서 바람직하다. 특히, 방향족 아민계 경화제가 바람직하고, 땜납 접속하는 공정에서의 열압착시, 그 후의 가열 압착시에 있어서의 땜납 접속성, 보이드 억제가 뛰어나다. 또, 방향족 아민계 경화제로서 제1급, 혹은 제2급 아미노기를 분자 구조 중에 가지는 것이 접착성, 신뢰성의 면에서 바람직하다. 방향족 아민 화합물은 1개의 방향족 환을 가지는 방향족 아민 화합물 및/또는 복수개의 방향족 환을 가지는 방향족 아민 화합물을 포함하면 바람직하다.
1개의 방향족 환을 가지는 방향족 아민 화합물로서는 메타페닐렌디아민 등을 들 수 있다.
복수개의 방향족 환을 가지는 방향족 아민 화합물로서는 디아미노디페닐메탄, 디아미노디페닐술폰 등을 들 수 있고, 식 (4) 또는 식 (5)：
Figure pct00006
Figure pct00007
(식 중 R은 수소, 또는 탄소수 1~5개의 알킬기를 나타낸다)로 표시되는 것이 바람직하고, 식 (4) 또는 식 (5)에서 R이 탄소수 2개의 알킬기인 것이 보다 바람직하다.
(B) 성분은 1개의 방향족 환을 가지는 방향족 아민 화합물 및/또는 복수개의 방향족 환을 가지는 방향족 아민 화합물을 포함하고, 상기 방향족 아민 화합물의 합계 100질량부에 대해, 복수개의 벤젠환을 가지는 방향족 아민 화합물이 20~100질량부인 것이 TCB시의 반응률 제어성, 가열 가압시의 보이드 억제 효과가 높다는 관점에서 보다 바람직하다. (B) 성분은 화학식 (7)：
Figure pct00008
로 표시되는 4, 4＇－메틸렌비스(2－에틸아닐린), 및 화학식 (8)：
Figure pct00009
로 표시되는 디에틸톨루엔디아민으로 이루어지는 군에서 선택되는 적어도 1종이면 더 바람직하다. (B) 성분의 시판품으로서는 일본화약제 방향족 아민 경화제(4, 4＇－메틸렌비스(2－에틸아닐린), 품명： KAYAHARD A－A), 알베말제 디에틸톨루엔디아민 경화제(품명： ETHACURE100) 등을 들 수 있다. (B) 성분은 단독으로도 2종 이상을 병용해도 좋다.
(C) 성분은 언더필용 수지 조성물의 열팽창계수를 저하시킨다. (C) 성분으로서는 실리카, 알루미나, 질화규소, 질화알루미늄, 마이카, 화이트카본 등을 들 수 있고, 경화 후의 언더필용 수지 조성물의 열팽창계수의 저하 및 비용의 관점에서 실리카가 바람직하다. 실리카는 비정질 실리카, 결정성 실리카, 용융 실리카, 분쇄 실리카 등, 당 기술 분야에서 사용되는 각종 실리카를 사용할 수가 있고, 경화 후의 언더필용 수지 조성물의 열팽창계수 저하의 점에서 비정질 실리카가 바람직하다. (C) 성분의 입경은 반도체칩과 기판의 간극에의 충전성의 관점에서 평균 입경： 0.1~2.0㎛가 바람직하고, 0.1~1.0㎛가 보다 바람직하다. 또, (C) 성분의 형상은 특히 한정되지 않고, 구상, 비늘조각상, 부정형 등을 들 수 있고, 언더필용 수지 조성물의 유동성의 관점에서 구상이 바람직하다. (C) 성분의 시판품으로서는 아드마텍스제 실리카 입자(품명： SOE2) 등을 들 수 있다. (C) 성분은 단독으로도 2종 이상을 병용해도 좋다.
(D) 성분은 언더필용 수지 조성물의 밀착성을 향상시킨다. (D) 성분으로서는 3－글리시독시프로필트리메톡시실란, 3－아미노프로필트리메톡시실란, 비닐트리메톡시실란, p－스티릴트리메톡시실란, 3－메타크릴옥시프로필메틸트리메톡시실란, 3－아크릴옥시프로필트리메톡시실란, 3－우레이도프로필트리에톡시실란, 3－머캅토프로필트리메톡시실란, 비스(트리에톡시실릴프로필)테트라술피드, 3－이소시아나토프로필트리에톡시실란 등을 들 수 있고, 3－글리시독시프로필트리메톡시실란, 3－아미노프로필트리메톡시실란이 밀착성의 관점에서 바람직하다. (D) 성분의 시판품으로서는 신에츠화학공업제 KBM403, KBE903, KBE9103 등을 들 수 있다. (D) 성분은 단독으로도 2종 이상을 병용해도 좋다.
(E) 성분은 언더필용 수지 조성물의 땜납 젖음성을 향상시킨다. (E) 성분으로서는 식 (6)：
Figure pct00010
으로 표시되는 8－퀴놀리놀이나, 6－퀴놀리놀, 4－퀴놀리놀 등을 들 수 있고, 8－퀴놀리놀이 바람직하다. (E) 성분은 단독으로도 2종 이상을 병용해도 좋다.
본 발명의 언더필용 수지 조성물은 (A) 성분을 언더필용 수지 조성물 100질량부에 대해 0.5~35질량부 포함하면, 언더필용 수지 조성물의 접착성, 경화 후의 내구성의 관점에서 바람직하다.
언더필용 수지 조성물은 성분 (B)를 성분 (A) 100질량부에 대해 30~120질량부 포함하면, TCB시의 반응률 제어성, 가열 가압시의 보이드 억제 효과가 높다는 관점에서 바람직하다.
언더필용 수지 조성물은 성분 (C)를 성분 (A) 100질량부에 대해 160~400질량부 포함하면, 언더필용 수지 조성물의 유동성 및 경화 후의 언더필용 수지 조성물의 열팽창계수 저하의 관점에서 바람직하다.
언더필용 수지 조성물은 성분 (D)를 성분 (A) 100질량부에 대해 0.05~2질량부 포함하면, 언더필용 수지 조성물의 밀착성의 관점에서 바람직하다.
언더필용 수지 조성물은 (E) 성분을 언더필용 수지 조성물 100질량부에 대해 0.5~3질량부 포함하면, 언더필용 수지 조성물의 땜납 젖음성, 보이드 억제의 관점에서 바람직하다.
본 발명의 언더필용 수지 조성물에는 본 발명의 목적을 손상시키지 않는 범위에서, 또한 필요에 따라, 카본블랙 등의 안료, 염료, 소포제, 산화방지제, 그 외의 첨가제 등, 또한 유기용제 등을 배합할 수가 있다. 다만, 본 발명에 있어서는 가열 분위기에서 도포할 때에 언더필용 수지 조성물의 발포를 억제하는 관점에서 저비점의 유기용매는 포함하지 않는 것이 바람직하다.
본 발명의 언더필용 수지 조성물은 예를 들면, (A) 성분~(E) 성분 및 그 외의 첨가제 등을 동시에 또는 따로따로, 필요에 따라 가열 처리를 하면서, 교반, 용융, 혼합, 분산시킴으로써 얻을 수 있다. 특히, 성분 (B)가 고형인 경우에는 그대로 배합하면 수지 점도가 상승하여 작업성이 현저히 나빠지기 때문에, 미리 가열에 의해 액상화하여 성분 (A)와 혼합하는 것이 바람직하다. 이들 혼합, 교반, 분산 등의 장치로서는 특히 한정되는 것은 아니지만, 교반, 가열 장치를 구비한 분쇄기, 3개 롤밀, 볼밀, 플래너테리 믹서(planetary mixer), 비즈밀 등을 사용할 수가 있다. 또, 이들 장치를 적당히 조합하여 사용해도 좋다.
본 발명의 언더필용 수지 조성물은 온도： 25℃에서의 점도가 10~100Pa·s이다. 여기서, 점도는 토키산업제 점도계(형번： TV－20형)로 측정한다.
본 발명의 언더필용 수지 조성물의 가압 가열 경화는 0.6MPa 이상, 150~200℃에서 30~240분간 행하는 것이 바람직하다.
〔플립칩 실장체〕
본 발명의 플립칩 실장체는 상술의 플립칩 실장체의 제조 방법으로 제조된다. 또, 본 발명의 플립칩 실장체는 상술의 선공급형 언더필용 수지 조성물의 경화물을 가진다.
실시예
본 발명에 대해 실시예에 의해 설명하지만, 본 발명은 이들에 한정되는 것은 아니다. 또한, 이하의 실시예에 있어서 부, %는 언급이 없는 한 중량부, 중량%를 나타낸다.
〔실시예 1~28, 비교예 1~24〕
표 1~4에 나타내는 배합으로 3개 롤밀을 이용하여 언더필용 수지 조성물을 조제하였다.
〔점도의 평가〕
조제한 언더필용 수지 조성물의 점도를 토키산업제 점도계(형번： TV－20형)를 이용하여 25℃에서 측정하였다. 표 1~4에 결과를 나타낸다.
〔테스트 피스 제조 조건〕
조제한 언더필용 수지 조성물의 평가를 하기 위한 테스트용 칩을 제작하였다. 먼저, 테스트용 칩(Si 사이즈： 7.3mm(폭)×7.3mm(길이)×0.125mm(두께))에, 접속용 동 범프 전극(범프： 30㎛(폭)×30㎛(길이)×30㎛(높이)의 Cu 필러(pillar) 상에 땜납층을 형성, 범프수： 1048, 에어리어 어레이 배치)과, 테스트 칩을 탑재하기 위한 유기 수지 기판(기판 사이즈： 187.5mm(폭)×64.0mm(길이)×0.36mm(두께), 접속용 전극： Cu/OSP(Organic Solderbility Preservatives) 처리)을 준비하였다. Cu 필러 상에 형성한 땜납은 Sn－Ag계 땜납(융점： 약 223℃)이었다.
조제한 언더필용 수지 조성물을, 유기 수지 기판 상에 무사시엔지니어링사제 디스펜서(형번： SuperΣCM II V5)를 이용하여, 23G 사이즈의 니들(needle)로 X 패턴상으로 도포하였다.
다음에, 파나소닉팩토리솔루션즈사제 플립칩 본더(형번： FCB3)를 이용하여 테스트용 칩과 유기 수지 기판을 가열 압접(TCB： Thermal－Compression－Bonding)하여, 테스트용 칩의 접속용 동 범프 전극과, 유기 수지 기판의 접속용 전극의 접속을 행하였다. 이때 플립칩 본더의 스테이지 온도를 60℃로 설정하고, TCB 프로파일을 A, B, C, D, E, F의 6조건으로 설정하였다. 도 1~6에 이 6조건의 TCB 온도 프로파일을 나타낸다. 이 TCB 프로파일은 테스트용 칩과 유기 수지 기판 사이에 열전쌍(50㎛φ)을 넣어 측정하였다. 프로파일 A~E의 최고 온도는 262℃, 프로파일 F의 최고 온도는 155℃였다. 프로파일 A에서는 땜납 융점 이상의 온도에서 1.2초 가열이고, 프로파일 B에서는 땜납 융점 이상의 온도에서 3.8초 가열이고, 프로파일 C에서는 땜납 융점 이상의 온도에서 6.9초 가열이고, 프로파일 D에서는 땜납 융점 이상의 온도에서 10.9초 가열이고, 프로파일 E에서는 땜납 융점 이상의 온도에서 15.8초 가열이고, 프로파일 F에서는 땜납 융점 이상의 온도에 이르지 않았다. 이 6조건의 TCB 프로파일의 압력은 40N이었다.
TCB한 시험편을 하기 온도 프로파일 A~C, 온도 프로파일 A~D가 짜여진 프레셔 오븐(가열 가압 오븐) 중에 넣고, 언더필용 수지 조성물을 경화시켰다.
온도 프로파일 A： 실온으로부터 165℃까지 30분간 승온시키고, 165℃에서 90분간 유지시킨 후, 실온까지 강온시켰다.
온도 프로파일 B： 실온으로부터 165℃까지 30분간 승온시키고, 165℃에서 60분간 유지시킨 후, 실온까지 강온시켰다.
온도 프로파일 C： 실온으로부터 165℃까지 30분간 승온시키고, 165℃에서 30분간 유지시킨 후, 실온까지 강온시켰다.
압력 프로파일 A： 승온 개시와 동시에 상압으로부터 압력을 올리기 시작하여 5분 이내에 오븐 내의 압력을 0.7MPa까지 상승시키고, 가열 시간 종료와 동시에 강압을 개시하여 상압까지 압력을 강하시켰다.
압력 프로파일 B： 승온 개시와 동시에 상압으로부터 압력을 올리기 시작하여 5분 이내에 오븐 내의 압력을 0.6MPa까지 상승시키고, 가열 시간 종료와 동시에 강압을 개시하여 상압까지 압력을 강하시켰다.
압력 프로파일 C： 승온 개시와 동시에 상압으로부터 압력을 올리기 시작하여 5분 이내에 오븐 내의 압력을 0.5MPa까지 상승시키고, 가열 시간 종료와 동시에 강압을 개시하여 상압까지 압력을 강하시켰다.
압력 프로파일 D： 승온 개시와 동시에 상압으로부터 압력을 올리기 시작하여 5분 이내에 오븐 내의 압력을 0.3MPa까지 상승시키고, 가열 시간 종료와 동시에 강압을 개시하여 상압까지 압력을 강하시켰다.
〔반응률의 측정〕
언더필용 수지 조성물의 반응률(단위： ％)을 측정하였다. TCB 전후의 언더필용 수지 조성물의 시차주사열분석(DSC) 측정(승온 속도： 10℃／min)을 이용하여 가열 전후의 발열 피크 면적에 의해, 식： ｛1－(TCB 후의 발열량)/(TCB 전의 발열량)｝×100(%)에 의해 구하였다.
〔초기 평가〕
테스트 피스(test piece)는 각 실시예, 비교예에 대해 7피스를 제작하였다.
《C－SAM 시험》
각 실시예, 비교예에서 제작한 테스트 피스를, 초음파 탐상(探傷) 장치를 이용하여 반사법으로, 보이드, 딜라미네이션(delamination)의 발생 상태를 확인하였다. 이 측정은 제작한 테스트 피스 모두에 대해 실시하였다. C－SAM 화상 상에서 흰 그림자가 보인 것을 불량품으로 하였다.
《평면 연마 시험》
제작한 7테스트 피스 중 2테스트 피스를 꺼내어 칩 부분만을 연마하여 제거하였다. 다음에, 칩을 제거한 유기 수지 기판의 칩을 없앤 부분을 광학 현미경(×100, ×200)으로 관찰하여 보이드의 존재 상태를 확인하였다. 보이드가 1개소 이상 관찰된 것을 불량으로 하였다. 또한, C－SAM 시험에서 양품(良品), 불량품의 양 모드가 확인된 경우에는 양품, 불량품을 1테스트 피스씩 관찰하였다.
《땜납 젖음 시험》
제작한 7테스트 피스 중 2테스트 피스를 꺼내어, 칩과 기판의 접합부를 관찰할 수 있도록 절단한 후 연마하여 칩과 기판의 접합부를 노출시켰다. 다음에, 주사형 전자현미경(SEM)을 이용하여 1000배로, 노출된 접합부를 관찰하였다. 이때 접합부에 합금층이 형성되어 있지 않은 것을 불량으로 하였다. 또한, C－SAM 시험에서 양품, 불량품의 양 모드가 확인된 경우에는 양품, 불량품을 1테스트 피스씩 관찰하였다. 도 7에 단면에 합금층이 형성된 피스의 사진을 나타낸다. 도 7로부터 알 수 있듯이, 합금층은 땜납 중에 형성되고, 특히 동 범프 전극(도 7의 하부)과 땜납의 계면 근방과, 접속용 전극(도 7의 상부)과 땜납의 계면 근방에 형성되어 있었다.
《저항치 시험》
제작한 7테스트 피스에 대해 저항치 측정 패드간의 저항치를 측정하였다. 테스트 피스는 데이지 체인(daisy chain) 구조이고, 28~32Ω의 저항치를 나타낸 것을 합격으로 하였다.
《X선 관찰》
각 실시예, 비교예에서 제작한 테스트 피스에 대해 X선 검사 장치를 이용하여 단자간의 땜납 브리지의 유무를 확인하였다. 이 측정은 제작한 테스트 피스 모두에서 실시하였다. X선 화상 상, 땜납이 단자간에 연결되어 있는 것을 불량품으로 하였다.
〔MRT 평가〕
초기 평가로서 제작한 테스트 피스(n=3)를 항온항습조(30℃／60%RH) 중 192시간 방치한 후 260℃의 리플로우(reflow)로에 3회 반복 통과시켰다.
초기 평가와 마찬가지로, C－SAM 시험, 저항치 시험, X선 관찰을 행하였다. 또한, 초기 평가의 결과가 나빴던 테스트 피스에 대해서는 MRT 평가를 행하지 않았다.
Figure pct00011
Figure pct00012
Figure pct00013
Figure pct00014
Figure pct00015
Figure pct00016
표 1~6으로부터 알 수 있듯이, 실시예 1~28의 모두에서 초기 평가의 보이드 시험, 접속성 시험, MRT 평가에서의 보이드 시험, 접속성 시험의 결과가 양호하였다. 이에 반해, TCB 프로파일 종료시의 반응률이 너무 높은 비교예 1~4, 15~20은 초기 평가에서 보이드가 관찰되었다. 가열 가압 오븐에서의 압력이 너무 낮은 비교예 5~14에서도 초기 평가에서 보이드가 관찰되었다. (E) 성분을 포함하지 않는 비교예 21에서는 초기 평가에서의 접속성이 나빴다. TCB 프로파일에서의 온도가 너무 낮은(최고 온도가 155℃) 비교예 22도 초기 평가에서의 접속성이 나빴다. (D) 성분을 포함하지 않는 비교예 23은 초기 평가에서의 저항치와 X선 관찰의 결과가 나빴다. (C) 성분을 포함하지 않는 비교예 24는 초기 평가에서 보이드가 관찰되었다.
산업상 이용가능성
본 발명은 선공급형 플립칩 본딩 프로세스에서 선공급형 언더필용 수지 조성물 중에의 보이드 발생을 억제할 수가 있는 플립칩 실장체의 제조 방법과, 이 플립칩 실장체의 제조 방법에 사용되는 선공급형 언더필용 수지 조성물을 제공할 수 있어 매우 유용하다.

Claims (7)

  1. 반도체 소자에 설치된 접속용 동 범프 전극과, 회로 기판에 설치된 접속용 전극이 대향하고, 반도체 소자에 설치된 접속용 동 범프 전극과, 회로 기판에 설치된 접속용 전극의 땜납 접속에 의해 회로 기판 상에 반도체 소자가 탑재되고, 회로 기판과 반도체 소자의 공극이 수지 봉지되는 플립칩 실장체의 제조 방법으로서,
    (1) 반도체 소자의 접속용 동 범프 전극과, 회로 기판의 접속용 전극의 적어도 일방에 융점이 210~250℃인 땜납층을 설치하는 공정,
    (2) (A) 에폭시 수지, (B) 방향족 아민 경화제, (C) 무기 충전제, (D) 실란 커플링제, 및 (E) 플럭스제를 포함하는 선공급형 언더필용 수지 조성물을 회로 기판 상에 공급하는 공정,
    (3) 반도체 소자와 회로 기판을 열압착하고, 반도체 소자의 접속용 동 범프 전극과 회로 기판의 접속용 전극을, 땜납 융점 온도 이상의 온도에서 1초 이상 가열한 다음에 선공급형 언더필용 수지 조성물의 반응률이 0.1 이상 25% 이하인 때에 땜납 접속하는 공정, 및
    (4) 압력： 0.6MPa 이상의 가압 하에서, 공급한 선공급형 언더필용 수지 조성물을 경화시키는 공정을 이 순으로 포함하는 것을 특징으로 하는 플립칩 실장체의 제조 방법.
  2. 제1항에 있어서,
    (B) 성분이 화학식 (7)：
    Figure pct00017

    로 표시되는 방향족 아민 경화제, 및 화학식 (8)：
    Figure pct00018

    로 표시되는 방향족 아민 경화제로 이루어지는 군에서 선택되는 적어도 1종인 것을 특징으로 하는 플립칩 실장체의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    (A) 성분이 비스페놀 F형 에폭시 수지, 비스페놀 A형 에폭시 수지, 아미노페놀형 에폭시 수지, 및 나프탈렌형 에폭시 수지로 이루어지는 군에서 선택되는 적어도 1종인 것을 특징으로 하는 플립칩 실장체의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 플립칩 실장체의 제조 방법으로 제조되는 플립칩 실장체.
  5. (A) 에폭시 수지, (B) 방향족 아민 경화제, (C) 무기 충전제, (D) 실란 커플링제, 및 (E) 플럭스제를 포함하고,
    온도： 25℃에서의 점도가 10~100Pa·s인, 제1항 내지 제3항 중 어느 한 항에 기재된 플립칩 실장체의 제조 방법에 사용되는 선공급형 언더필용 수지 조성물.
  6. 제5항에 있어서,
    (E) 성분이 8－퀴놀리놀이고, 또한 (E) 성분이 선공급형 언더필용 수지 조성물 100질량부에 대해 0.5~3질량부인 것을 특징으로 하는 선공급형 언더필용 수지 조성물.
  7. 제5항 또는 제6항에 기재된 선공급형 언더필용 수지 조성물의 경화물을 가지는 선공급형 플립칩 실장체.
KR1020177021758A 2015-03-19 2016-03-15 플립칩 실장체의 제조 방법, 플립칩 실장체, 및 선공급형 언더필용 수지 조성물 KR102455429B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015056935 2015-03-19
JPJP-P-2015-056935 2015-03-19
PCT/JP2016/058064 WO2016148121A1 (ja) 2015-03-19 2016-03-15 フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物

Publications (2)

Publication Number Publication Date
KR20170128224A true KR20170128224A (ko) 2017-11-22
KR102455429B1 KR102455429B1 (ko) 2022-10-14

Family

ID=56919708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177021758A KR102455429B1 (ko) 2015-03-19 2016-03-15 플립칩 실장체의 제조 방법, 플립칩 실장체, 및 선공급형 언더필용 수지 조성물

Country Status (5)

Country Link
JP (1) JP6800140B2 (ko)
KR (1) KR102455429B1 (ko)
CN (1) CN107251209B (ko)
TW (1) TWI674633B (ko)
WO (1) WO2016148121A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220152583A (ko) 2016-10-14 2022-11-16 쇼와덴코머티리얼즈가부시끼가이샤 밀봉용 수지 조성물, 전자 부품 장치 및 전자 부품 장치의 제조 방법
JPWO2018181603A1 (ja) * 2017-03-31 2020-02-06 日立化成株式会社 液状エポキシ樹脂組成物、半導体装置及び半導体装置の製造方法
CN107293498B (zh) * 2017-07-03 2019-06-11 华进半导体封装先导技术研发中心有限公司 一种倒装芯片制备方法
JP6920723B2 (ja) 2017-07-14 2021-08-18 ナミックス株式会社 加圧実装用ｎｃｆ
KR102455212B1 (ko) * 2017-12-18 2022-10-17 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치, 반도체 장치의 제조 방법 및 접착제
TWI811215B (zh) * 2018-04-13 2023-08-11 日商力森諾科股份有限公司 密封用樹脂組成物、電子零件裝置及電子零件裝置的製造方法
JP7406336B2 (ja) 2019-10-11 2023-12-27 三星電子株式会社 半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007056266A (ja) * 2005-08-25 2007-03-08 Natl Starch & Chem Investment Holding Corp アンダーフィル組成物用のフラクシング及び促進剤としてのキノリノール類
JP2008274083A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
JP2012057052A (ja) * 2010-09-09 2012-03-22 Namics Corp エポキシ樹脂組成物
JP2012079872A (ja) * 2010-09-30 2012-04-19 Shin Etsu Chem Co Ltd フリップチップ接続用アンダーフィル剤、及びそれを用いる半導体装置の製造方法
JP2012089750A (ja) * 2010-10-21 2012-05-10 Hitachi Chem Co Ltd 半導体封止充てん用熱硬化性樹脂組成物及び半導体装置
JP2013073955A (ja) * 2011-09-26 2013-04-22 Hitachi Chemical Co Ltd 回路接続構造体の製造方法
JP2013123033A (ja) 2011-11-09 2013-06-20 Sekisui Chem Co Ltd 半導体装置の製造方法
JP5564151B1 (ja) * 2012-08-06 2014-07-30 積水化学工業株式会社 半導体装置の製造方法及びフリップチップ実装用接着剤
WO2015025867A1 (ja) * 2013-08-22 2015-02-26 積水化学工業株式会社 半導体用接着剤

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007056266A (ja) * 2005-08-25 2007-03-08 Natl Starch & Chem Investment Holding Corp アンダーフィル組成物用のフラクシング及び促進剤としてのキノリノール類
JP2008274083A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
JP2012057052A (ja) * 2010-09-09 2012-03-22 Namics Corp エポキシ樹脂組成物
JP2012079872A (ja) * 2010-09-30 2012-04-19 Shin Etsu Chem Co Ltd フリップチップ接続用アンダーフィル剤、及びそれを用いる半導体装置の製造方法
JP2012089750A (ja) * 2010-10-21 2012-05-10 Hitachi Chem Co Ltd 半導体封止充てん用熱硬化性樹脂組成物及び半導体装置
JP2013073955A (ja) * 2011-09-26 2013-04-22 Hitachi Chemical Co Ltd 回路接続構造体の製造方法
JP2013123033A (ja) 2011-11-09 2013-06-20 Sekisui Chem Co Ltd 半導体装置の製造方法
JP5564151B1 (ja) * 2012-08-06 2014-07-30 積水化学工業株式会社 半導体装置の製造方法及びフリップチップ実装用接着剤
WO2015025867A1 (ja) * 2013-08-22 2015-02-26 積水化学工業株式会社 半導体用接着剤

Also Published As

Publication number Publication date
TW201707096A (zh) 2017-02-16
TWI674633B (zh) 2019-10-11
CN107251209A (zh) 2017-10-13
JP6800140B2 (ja) 2020-12-16
WO2016148121A1 (ja) 2016-09-22
KR102455429B1 (ko) 2022-10-14
JPWO2016148121A1 (ja) 2017-12-28
CN107251209B (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
JP6800140B2 (ja) フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
KR100556981B1 (ko) 전자부품
JP5004351B2 (ja) 半導体装置の製造方法
KR20040088569A (ko) Ｂ-스테이지 가공 가능한 언더필 캡슐화제 및 그의 적용방법
CN106281171B (zh) 一种环氧树脂助焊剂、其制备方法及应用
JP6515350B2 (ja) 半導体実装品とその製造方法
WO2004059721A1 (ja) 電子部品装置
WO2010084858A1 (ja) 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
US20200306893A1 (en) Solder paste and mount structure
JP2021122063A (ja) 電子部品装置を製造する方法、及び電子部品装置
JP5070789B2 (ja) アンダーフィル用液状樹脂組成物および半導体装置
JP2010095702A (ja) 樹脂組成物、半導体封止用液状樹脂組成物、アンダーフィル用液状樹脂組成物および半導体装置
JP2004204047A (ja) 液状エポキシ樹脂組成物
JP6187894B2 (ja) 回路装置の製造方法、半導体部品の実装構造および回路装置
JP2006143795A (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP2021012758A (ja) 導電材料、接続構造体及び接続構造体の製造方法
WO2023013732A1 (ja) フラックス用樹脂組成物、はんだペースト及び実装構造体
JP2004090021A (ja) 硬化性フラックス
JP6885527B1 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP6925021B2 (ja) フリップチップ実装方法
JP7434758B2 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP2022096526A (ja) フラックス用樹脂組成物、電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
JP2015108155A (ja) アンダーフィル用液状エポキシ樹脂組成物、並びにそれを用いた実装部品構造体及び実装部品の表面実装方法
CN116195052A (zh) 半导体用黏合剂、以及半导体装置及其制造方法
JP2018172549A (ja) アンダーフィル用樹脂組成物、電子部品装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant