KR20170126428A - 스퍼터링 성막용 규소 타겟 및 규소 함유 박막의 성막 방법 - Google Patents

스퍼터링 성막용 규소 타겟 및 규소 함유 박막의 성막 방법 Download PDF

Info

Publication number
KR20170126428A
KR20170126428A KR1020170148163A KR20170148163A KR20170126428A KR 20170126428 A KR20170126428 A KR 20170126428A KR 1020170148163 A KR1020170148163 A KR 1020170148163A KR 20170148163 A KR20170148163 A KR 20170148163A KR 20170126428 A KR20170126428 A KR 20170126428A
Authority
KR
South Korea
Prior art keywords
silicon
silicon target
target material
sputtering
conductive layer
Prior art date
Application number
KR1020170148163A
Other languages
English (en)
Inventor
히로끼 요시까와
유끼오 이나즈끼
히데오 가네꼬
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20170126428A publication Critical patent/KR20170126428A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0676—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 스퍼터링 성막시의 발진을 억제하여 고품질의 규소 함유 박막의 성막을 가능하게 하는 스퍼터링 성막용 규소 타겟을 제공한다.
본 발명에 따르면, n형의 규소 타겟재 (10)과 금속성 배킹 플레이트 (20)은 본딩층 (40)을 통해 접합되어 있다. 규소 타겟재 (10)의 본딩층 (40)측의 면에는, 규소 타겟재 (10)보다도 일함수가 작은 재료를 포함하는 도전성층 (30)이 설치되어 있다. 즉, 규소 타겟재 (10)은, 도전성층 (30)과 본딩층 (40)을 통해 금속성 배킹 플레이트 (20)에 접합되는 구성으로 되어 있다. 규소가 단결정인 경우, n형 규소의 일함수는 일반적으로 4.05 eV인 것으로 되어 있기 때문에, 도전성층 (30)의 재료의 일함수는 4.05 eV보다도 작을 필요가 있다. 이러한 재료로는 란타노이드 원소, 희토류 원소, 알칼리 금속 원소 및 알칼리토류 금속 원소를 주성분으로 하는 경우가 있다.

Description

스퍼터링 성막용 규소 타겟 및 규소 함유 박막의 성막 방법 {SILICON TARGET FOR SPUTTERING FILM FORMATION AND METHOD FOR FORMING SILICON-CONTAINING THIN FILM}
본 발명은 스퍼터링 성막용 규소 타겟 및 규소 함유 박막의 성막 방법에 관한 것이다.
규소막, 산화규소막, 질화규소막, 질화산화규소막 등의 규소 함유 박막은, 반도체 디바이스의 분야에서의 절연막이나 유전체막이나 광학 재료 분야에서의 반사 방지막 또는 포토마스크의 기술 분야에 있어서의 차광막이나 위상 시프트막 등으로서, 다양한 분야에서 이용되고 있다.
이러한 규소 함유 박막의 성막에는, 저비용이고 비교적 재료의 제약이 적으며 제어성도 높다는 이유로부터, 규소 함유 타겟재를 이용한 스퍼터링법이 널리 이용되어 왔다.
규소 함유 타겟재는, 일반적으로 인듐이나 주석 등의 도전성의 본딩재를 통해 금속성의 배킹 플레이트에 접합된다. 배킹 플레이트에는 전압이 인가되고, 이 전압이 본딩재를 통해 규소 타겟재에 인가되는데, 전기 저항에 의해 열이 발생한다. 이 때문에, 배킹 플레이트에는 냉각 효율과 도전성이 우수한 무산소 구리 등이 일반적으로 이용된다.
규소 함유 타겟재로는, 규소 타겟재가 일반적인데, 본딩재와의 습윤성을 개선하기 위해, 타겟재의 본딩면에 1 내지 10 ㎛ 정도의 구리나 크롬 또는 니켈 등의 "접착층"을 설치하는 것이 바람직하다고 되어 있다(특허문헌 1: 일본 특허 공개 (평)7-268616호 공보).
또한, 스퍼터링시에 타겟재의 전기 저항이 높으면, 아크 방전 등의 이상 방전 등이 발생하기 때문에, 타겟재의 전기 저항은 낮은 것이 바람직하게 되며, 붕소 등의 도펀트를 첨가하여 저저항화한 규소 타겟재가 보고되어 있다(특허문헌 2: 일본 특허 공개 제2003-322955호 공보).
일본 특허 공개 (평)7-268616호 공보 일본 특허 공개 제2003-322955호 공보
본 발명자들은 도펀트를 첨가하여 저저항화한 도전형이 n형인 규소 타겟재를 이용하여, 포토마스크 블랭크의 차광막이나 위상 시프트막으로서 이용되는 규소 화합물 박막의 성막 실험을 행한 바, 전이 금속 재료 등의 타겟재에 비하여 발진량이 많다는 현상을 확인하였다. 그리고, 이 n형 규소 타겟재를 이용한 경우의 발진량은, 그 규소 타겟재의 도너 첨가량을 증가시켜 전기 저항값을 낮게 하여도 감소되는 것이 없다는 것도 확인하였다. 이러한 발진은, 성막된 규소 함유 박막 내의 결함의 원인이 되어, 막질을 저하시킨다.
본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로, 그의 목적으로 하는 바는, 스퍼터링 성막시의 발진을 억제하여 고품질의 규소 함유 박막의 성막을 가능하게 하는 스퍼터링 성막용 규소 타겟을 제공하는 데에 있다.
상기 과제를 해결하기 위해서, 본 발명의 스퍼터링 성막용 규소 타겟은, 규소 타겟재가 금속성 배킹 플레이트에 본딩재를 통해 접합되어 있는 스퍼터링 성막용 규소 타겟으로서, 상기 규소 타겟재는 도전형이 n형인 규소를 포함하고, 상기 규소 타겟재의 상기 본딩재측의 면에, 상기 규소 타겟재보다도 일함수가 작은 재료를 포함하는 도전성층이 설치되어 있는 것을 특징으로 한다.
바람직하게는, 상기 도전성층은 란타노이드 원소, 희토류 원소, 알칼리 금속 원소 및 알칼리토류 금속 원소 중 어느 하나의 원소를 포함한다.
더욱 바람직하게는, 상기 도전성막은 Y 또는 란타노이드 중 어느 하나를 포함한다.
바람직하게는, 상기 규소 타겟재는, 실온에서의 전기 저항이 부피 저항률로 1 Ωcm 이상이다.
또한, 바람직하게는 상기 규소 타겟재는 단결정이다.
본 발명의 규소 함유 박막의 성막 방법은, 상술한 타겟을 이용하여 질소와 아르곤을 함유하는 가스에 의한 스퍼터링을 행하는 것을 특징으로 한다.
본 발명에 따르면, n형 규소 타겟재의 접합면에, 해당 타겟재보다도 작은 일함수를 갖는 재료를 포함하는 도전층을 설치하는 것으로 했기 때문에, 스퍼터 성막시의 차지업이 감소하여 발진이 억제된다. 그 결과, 고품질의 규소 함유 박막의 성막이 가능해진다.
도 1은 본 발명의 스퍼터링 성막용 규소 타겟의 구성을 설명하기 위한 단면 개략도이다.
도 2A 및 도 2B는 각각 n형 규소 타겟재와 도전성층의 밴드도 및 이들을 접합시켰을 때의 밴드도이다.
이하에, 도면을 참조하여 본 발명의 스퍼터링 성막용 규소 타겟에 대해서 구체적으로 설명한다.
본 발명자들은, 도전형이 n형인 규소 타겟재를 이용하여 규소 함유 박막을 스퍼터링 성막할 때의 발진의 억제에 관하여 예의 연구를 행한 결과, 발진의 원인이 n형 규소 타겟재와 배킹 플레이트의 접합부에 발생하는 차지업에 있다는 결론에 이르렀다.
종래의 규소 타겟재는, 본딩층을 통해 금속성의 배킹 플레이트에 접합되지만, 본딩층에는 In이나 Sn 등의 금속 또는 그의 합금과 같은 저융점의 본딩 재료가 이용된다. 또한, 본딩층을 타겟재에 접합시킬 때에, 접합면의 습윤성 개선이나 밀착 강도 개선의 관점에서, 타겟재의 접합면에 금속막을 형성하는 경우도 있다(특허문헌 1: 일본 특허 공개 (평)7-268616호 공보).
그러나, 본 발명자들의 검토에 따르면, n형 규소 타겟재와 본딩층과의 접합 부분의 전기적인 에너지 장벽을 고려하여 재료 선택 등을 행하지 않으면, 접합 계면에서 발생하는 전기적 에너지 장벽에 기인하는 차지업이 유발되고, 이 차지업이 발진의 원인이 된다.
본 발명은 이러한 지견에 기초하여, 도전형이 n형인 규소를 포함하는 타겟재가 금속성 배킹 플레이트에 본딩재(본딩층)를 통해 접합되어 있는 스퍼터링 성막용 규소 타겟에 있어서, 규소 타겟재의 본딩재측의 면에, 상기 규소 타겟재보다도 일함수가 작은 재료를 포함하는 도전성층을 설치하고, 접합 영역에서의 전기적인 에너지 장벽의 발생을 억제함으로써, 발진을 억제하고 있다. 여기서 일함수란, 물질 표면에서 표면으로부터 하나의 전자를 무한원까지 취출하는 데에 필요한 최소 에너지이다.
도 1은, 본 발명의 스퍼터링 성막용 규소 타겟의 구성을 설명하기 위한 단면 개략도로, 도면 중, 부호 (10)은 도전형이 n형인 규소를 포함하는 타겟재이고, 부호 (20)은 금속성 배킹 플레이트이다. 이들 n형의 규소 타겟재 (10)과 금속성 배킹 플레이트 (20)은 본딩층 (40)을 통해 접합되어 있지만, 규소 타겟재 (10)의 본딩층 (40)측의 면에는, 규소 타겟재 (10)보다도 일함수가 작은 재료를 포함하는 도전성층 (30)이 설치되어 있다. 즉, 규소 타겟재 (10)은, 도전성층 (30)과 본딩층 (40)을 통해 금속성 배킹 플레이트 (20)에 접합되는 구성으로 되어 있다.
도 2A 및 도 2B는 각각 n형 규소 타겟재와 도전성층의 밴드도 및 이들을 접합시켰을 때의 밴드도이다.
본 발명자들은, 반도체인 n형 규소 타겟재와 접촉하는 도전층의 일함수의 차에 주목하였다. 도전층의 일함수 Φm이 n형 규소 타겟재의 일함수 Φn(4.05 eV)보다도 큰 경우, 성막시에 인가하는 전압의 방향을 도전층측을 마이너스, n형 규소 타겟재측을 플러스로 하면, 도전층과 타겟재 사이의 접합면이 정류 접촉이 되어 전류가 흐르기 어려워지고, 충분한 양의 전자를 타겟재의 표면 근방 영역에 확보할 수 없다. 게다가, 차지업한 전하가 충분히 빠지지 않아, 이상 방전이 발생한다.
이에 대하여, 도 2에 도시한 바와 같이, 도전층의 일함수 Φm을 n형 규소 타겟재의 일함수 Φn보다도 작게 하면, 성막시에 상술한 전압을 인가한 경우에도, 도전층과 n형 규소 타겟재의 접합면은, 이른바 오옴 접촉이 되기 때문에, 해당 접합면에 에너지 장벽은 발생하지 않고, 결과적으로 이상 방전이 억제된다.
그 결과, 본 발명에 따르면, n형 규소 타겟재보다도 작은 일함수를 갖는 재료를 포함하는 도전층을 설치함으로써, 차지업을 감소시켜, 스퍼터링 성막시의 발진량을 대폭 감소시킬 수 있다.
한편, 도전층의 일함수가 n형 규소 타겟재의 일함수보다도 크면, n형 규소 타겟재의 접합면에서 에너지 장벽이 발생하여, 전류는 흐르기 어려워지고, 이상 방전을 일으키거나 스퍼터 방전이 곤란해진다.
규소가 단결정인 경우, n형 규소의 일함수는 일반적으로 4.05 eV로 되어 있다. 따라서, 도전성층에 이용되는 재료의 일함수는 4.05 eV보다도 작을 필요가 있다. 이러한 재료로는 란타노이드 원소, 희토류 원소, 알칼리 금속 원소 및 알칼리토류 금속 원소를 주성분으로 하는 경우가 있다. 따라서, 본 발명이 구비하는 도전층은, 란타노이드 원소, 희토류 원소, 알칼리 금속 원소 및 알칼리토류 금속 원소 중 어느 하나의 원소를 포함하는 것이 바람직하다. 또한, 이들 원소를 포함하는 붕화물이나, 탄화물 등의 화합물로 할 수도 있다. 또한, 산소 등을 포함할 수도 있다.
보다 구체적으로는, 란타노이드 원소로는 La, Ce, Nd, Sm, Eu, Gd, Tb이 예시되고, 희토류 원소로는 Y나 Sc가 예시되고, 알칼리 금속 원소로는 Li, Na, K가 예시되고, 알칼리토류 금속 원소로는 Mg이나 Ca, Sr, Ba이 예시된다. 이들 이외에도, GaAs나 TaN 등의 화합물도 도전성층용 재료로서 사용할 수 있다. 그 중에서도, Y는 일함수가 3.1 eV로 낮아 공기 중에서 안정적이고, 바람직한 재료이다.
도전성층의 두께는, 규소 타겟재와 도전성층의 접합면에 발생하는 전기적 장벽을 없앨 수 있는 데에 충분한 값이면 되고, 예를 들면 0.1 내지 10 ㎛ 정도로 하면 된다.
본 발명에 이용하는 규소 타겟재는 n형의 규소를 포함하는 것일 수 있고, 단결정이나 다결정 이외에, 캐스트나 소결체일 수도 있지만, 단결정의 것은 밀도가 높고 공극이 적기 때문에, 발진이나 이상 방전이 발생하기 어렵다.
또한, 규소 타겟재의 본딩층측의 면(접합면)은 에칭 등에 의해 가공 왜곡층을 제거해 두는 것이 바람직하다. 가공 왜곡층을 제거해 둠으로써 타겟재의 균열을 방지할 수 있다. 또한, 규소 타겟재의 접합면은 평활할 수도 있지만, 도전성층과의 전기적인 접촉을 보다 양호한 것으로 하기 위해서, 조면(粗面)으로 하는 것이 바람직하다.
규소 타겟재의 접합면을 가공 왜곡이 없는 조면으로 하기 위해서는, 접합면에 웨트 에칭 또는 드라이 에칭 등의 에칭을 행하는 것이 바람직하다. 이 처리에 의해, 규소 타겟재의 접합면에 미세하고 균일한 조면화를 실시할 수 있다.
규소 타겟재의 접합면에 도전성층을 형성하기 위해서는, 일반적인 메탈라이즈의 수법을 이용할 수 있고, 예를 들면 스퍼터링법이나 증착 또는 도금법 등을 들 수 있다.
배킹 플레이트는, 일반적인 재료인 무산소 구리나 알루미늄 등일 수 있다.
본딩층도, 일반적인 재료인 인듐이나 주석 또는 이들의 합금 등을 이용할 수 있다.
또한, 도 1에도 도시한 바와 같이, 습윤성이나 밀착성의 개선을 위해, 도전성층과 본딩층 사이에 Cr 등의 금속층을 설치할 수도 있다.
본 발명의 규소 타겟은, DC 스퍼터링과 RF 스퍼터링 중 어느 하나의 규소 함유 박막 성막에도 이용할 수 있지만, 발진 억제 측면에서는, DC 스퍼터링이 바람직하다. 이는 DC 스퍼터링쪽이, 규소 타겟재와 배킹 플레이트 사이의 전기적 접합 상태의 영향을 보다 받기 쉬운 것에 의한다.
또한, 본 발명의 규소 타겟은, 마그네트론 스퍼터링에도 사용할 수 있으며, 대향형 타겟으로서도 사용할 수 있다.
본 발명의 타겟을 이용하여 스퍼터링 성막할 때의 조건에는 특별한 제약은 없다. 또한, 스퍼터링 가스로서 Ar, He, Ne 등의 불활성 가스를 이용할 수도 있고, 산소 가스나 질소 가스, 산화질소 가스나 탄화수소 가스, 일산화탄소나 이산화탄소 등을 이용할 수도 있다. 바람직하게는, 질소와 Ar을 함유하는 가스로 스퍼터링을 행한다.
타겟의 형상은 특별히 제한은 없으며, 평판형일 수도 있고 콘형 등일 수도 있다. 평판형의 경우에는, 원판상일 수도 있고 직사각형상일 수도 있고 도우넛상 등일 수도 있고, 특별한 제한은 없다.
본 발명에 따른 스퍼터링 성막용 규소 타겟을 이용하면, 차지업이 억제되어 발진이 억제되지만, 해당 효과는 본 발명이 구비하는 규소 타겟재의 전기 저항율에는 의존하지 않는다.
일반적으로, 스퍼터링 공정 중의 발진을 억제하기 위해서는 타겟재의 전기 저항율이 낮은 것이 효과적이라고 되어 있다. 그리고, 타겟재가 n형의 규소를 포함하는 경우, 전기 저항율을 낮게 하면 할수록 도너 불순물인 P나 As의 첨가량을 늘릴 필요가 있다. 그러나, 이러한 도너 불순물의 첨가량을 늘리면 해당 불순물이 스퍼터링 성막되는 규소 함유 박막 중에 받아들여지기 쉬워지므로, 고품질의 막을 얻는다는 관점에서는 바람직하지 않다.
따라서, 규소 타겟재의 전기 저항은 실온에서 부피 저항률로 1 Ωcm 이상인 것이 바람직하다. 부피 저항률은, 보다 바람직하게는 10 Ωcm 이상이고, 더욱 바람직하게는 50 Ωcm 이상이다.
[실시예]
FZ법으로 제작한 저항률 200 Ωcm의 n형 단결정 규소를 두께 5 mm로 절단하였다. 이 규소 기판의 표면의 왜곡층을 제거하기 위해서, 불산(농도 50 중량％), 질산(농도 70 중량％) 및 메탄올을, 부피비 2:5:3으로 혼합시킨 약액으로 에칭을 행하였다. 이와 같이 하여 얻어진 n형 규소 타겟재의 한쪽면에 도전성층으로서, Y막을 스퍼터링에 의해 500 nm를 형성하였다. 또한, 이 Y막 상에 금속막으로서 Cr막 500 nm를 형성하고, 이 Cr막과 무산소 구리제의 배킹 플레이트를, 주성분이 인듐인 본딩재로 접착하여 스퍼터링 성막용 규소 타겟으로 하였다.
한 변이 152 mm인 정사각형의 합성 석영제 포토마스크용 기판을 준비하고, 해당 기판 상에 상술한 규소 타겟을 이용한 DC 스퍼터링법에 의해, 막 두께 76 nm의 MoSiON 막(Mo:Si:O:N=1:4:1:4)을 성막하였다. 또한, 스퍼터링 가스로서, 아르곤 가스와 질소 가스와 산소 가스를 이용하였다.
이와 같이 하여 얻어진 MoSiON막을 레자테크제의 매직스(Magics) 2351을 이용하여 결함을 측정한 바, 크기가 0.1 ㎛ 이상인 결함수는 2개로, 저결함의 막이 얻어졌다.
[비교예]
FZ법으로 제작한 저항률 200 Ωcm의 n형 단결정 규소를 두께 5 mm로 절단하였다. 이 규소 기판의 표면의 왜곡층을 제거하기 위해서, 불산(농도 50 중량％), 질산(농도 70 중량％) 및 메탄올을, 부피비 2:5:3으로 혼합시킨 약액으로 에칭을 행하였다. 이와 같이 하여 얻어진 n형 규소 타겟재의 한쪽면에 금속막으로서 Cr막 500 nm를 형성하고, 이 Cr막과 무산소 구리제의 배킹 플레이트를, 주성분이 인듐인 본딩재로 접착하여 스퍼터링 성막용 규소 타겟으로 하였다.
한 변이 152 mm인 정사각형의 합성 석영제 포토마스크용 기판을 준비하고, 해당 기판 상에 상술한 규소 타겟을 이용한 DC 스퍼터링법에 의해, 실시예와 동일한 성막 조건으로, 막 두께 76 nm의 MoSiON막(Mo:Si:O:N=1:4:1:4)을 성막하였다. 또한, 스퍼터링 가스로서, 아르곤 가스와 질소 가스와 산소 가스를 이용하였다.
이와 같이 하여 얻어진 MoSiON막을 레자테크제의 매직스 2351을 이용하여 결함을 측정한 바, 크기가 0.1 ㎛ 이상인 결함수는 10개로, 실시예의 것과 비교하여 5배의 결함이 확인되었다.
본 발명에 따르면, n형 규소 타겟재의 접합면에 해당 타겟재보다도 작은 일함수를 갖는 재료를 포함하는 도전층을 설치하는 것으로 했기 때문에, 스퍼터 성막시의 차지업이 감소하여 발진이 억제된다. 그 결과, 고품질의 규소 함유 박막의 성막이 가능해진다.
10: n형 규소 타겟재
20: 금속성 배킹 플레이트
40: 본딩층
30: 도전성층

Claims (6)

  1. 규소 타겟재가 금속성 배킹 플레이트에 본딩재를 통해 접합되어 있는 스퍼터링 성막용 규소 타겟으로서,
    상기 규소 타겟재는 도전형이 n형인 규소를 포함하고,
    가공 왜곡층이 제거된 상기 규소 타겟재의 상기 본딩재측의 면에, 상기 규소 타겟재보다도 일함수가 작은 재료를 포함하는 도전성층이 설치되어 있는 것을 특징으로 하는 스퍼터링 성막용 규소 타겟.
  2. 제1항에 있어서, 상기 도전성층은 란타노이드 원소, 희토류 원소, 알칼리 금속 원소 및 알칼리토류 금속 원소 중 어느 하나의 원소를 포함하는 것을 특징으로 하는 스퍼터링 성막용 규소 타겟.
  3. 제2항에 있어서, 상기 란타노이드 원소는 Y 또는 란타노이드 중 어느 하나를 포함하는 것을 특징으로 하는 스퍼터링 성막용 규소 타겟.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 규소 타겟재는 실온에서의 전기 저항이 부피 저항률로 1 Ωcm 이상인 스퍼터링 성막용 규소 타겟.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 규소 타겟재는 단결정인 스퍼터링 성막용 규소 타겟.
  6. 제1항 내지 제3항 중 어느 한 항에 기재된 타겟을 이용하고, 질소와 아르곤을 함유하는 가스에 의한 스퍼터링을 행하는 것을 특징으로 하는 규소 함유 박막의 성막 방법.
KR1020170148163A 2010-12-06 2017-11-08 스퍼터링 성막용 규소 타겟 및 규소 함유 박막의 성막 방법 KR20170126428A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010271796A JP5270647B2 (ja) 2010-12-06 2010-12-06 スパッタリング成膜用珪素ターゲットおよび珪素含有薄膜の成膜方法
JPJP-P-2010-271796 2010-12-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110128748A Division KR20120062630A (ko) 2010-12-06 2011-12-05 스퍼터링 성막용 규소 타겟 및 규소 함유 박막의 성막 방법

Publications (1)

Publication Number Publication Date
KR20170126428A true KR20170126428A (ko) 2017-11-17

Family

ID=46161192

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020110128748A KR20120062630A (ko) 2010-12-06 2011-12-05 스퍼터링 성막용 규소 타겟 및 규소 함유 박막의 성막 방법
KR1020170148163A KR20170126428A (ko) 2010-12-06 2017-11-08 스퍼터링 성막용 규소 타겟 및 규소 함유 박막의 성막 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020110128748A KR20120062630A (ko) 2010-12-06 2011-12-05 스퍼터링 성막용 규소 타겟 및 규소 함유 박막의 성막 방법

Country Status (4)

Country Link
US (2) US20120138453A1 (ko)
JP (1) JP5270647B2 (ko)
KR (2) KR20120062630A (ko)
CN (1) CN102534502B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103774108B (zh) * 2014-01-26 2016-05-04 北京京东方显示技术有限公司 一种镀膜装置
CN104862655A (zh) * 2015-04-23 2015-08-26 南京帝优新材料科技有限公司 一种大尺寸溅射硅靶材
EP3354761A4 (en) 2015-09-25 2019-03-20 Nippon Steel & Sumitomo Metal Corporation STEEL
JP6812236B2 (ja) * 2016-12-27 2021-01-13 Hoya株式会社 位相シフトマスクブランク及びこれを用いた位相シフトマスクの製造方法、並びに表示装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231816A (en) * 1977-12-30 1980-11-04 International Business Machines Corporation Amorphous metallic and nitrogen containing alloy films
US4329699A (en) * 1979-03-26 1982-05-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JPS6360274A (ja) * 1986-09-01 1988-03-16 Hitachi Ltd スパツタ装置
US5320984A (en) * 1990-12-21 1994-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor film by sputter deposition in a hydrogen atmosphere
JP2878887B2 (ja) * 1991-12-26 1999-04-05 株式会社豊田中央研究所 半導体電極構造体
JPH06192828A (ja) * 1992-12-24 1994-07-12 Sumitomo Chem Co Ltd 半導体ターゲット
SG74667A1 (en) * 1993-07-28 2000-08-22 Asahi Glass Co Ltd Method of an apparatus for sputtering
JPH0760557A (ja) * 1993-08-31 1995-03-07 Ushio Inc シリコンと他の金属との接着方法
JP3454440B2 (ja) 1994-03-31 2003-10-06 Ｔｄｋ株式会社 スパッタ用シリコンターゲットの製造方法
JP4021237B2 (ja) * 2002-04-26 2007-12-12 Ｈｏｙａ株式会社 リソグラフィーマスクブランクの製造方法及びリソグラフィーマスク並びにハーフトーン型位相シフトマスクブランク
US7431195B2 (en) * 2003-09-26 2008-10-07 Praxair S.T. Technology, Inc. Method for centering a sputter target onto a backing plate and the assembly thereof

Also Published As

Publication number Publication date
JP2012122088A (ja) 2012-06-28
KR20120062630A (ko) 2012-06-14
US20140318948A1 (en) 2014-10-30
US20120138453A1 (en) 2012-06-07
CN102534502B (zh) 2015-04-01
US9812300B2 (en) 2017-11-07
JP5270647B2 (ja) 2013-08-21
CN102534502A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
KR20170126428A (ko) 스퍼터링 성막용 규소 타겟 및 규소 함유 박막의 성막 방법
Miller et al. Epitaxial (111) films of Cu, Ni, and CuxNiy on α− Al2O3 (0001) for graphene growth by chemical vapor deposition
US20150357169A1 (en) Silicon sputtering target with enhanced surface profile and improved performance and methods of making the same
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
JP2012094853A (ja) 配線構造
Jia et al. In situ analyses on negative ions in the indium-gallium-zinc oxide sputtering process
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
KR20140000718A (ko) 반도체 장치용 Ａｌ 합금막
CN112289863A (zh) 一种金属氧化物半导体及薄膜晶体管与应用
JP2007246318A (ja) 酸化物焼結体、その製造方法、酸化物透明導電膜の製造方法、および酸化物透明導電膜
EP2197043A1 (en) Solar battery manufacturing method
CN104379802A (zh) 靶组装体
JP2004241296A (ja) 透明導電性薄膜とその製造方法、それを用いた表示パネル用透明導電性基材及びエレクトロルミネッセンス素子
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
US8021982B2 (en) Method of silicide formation by adding graded amount of impurity during metal deposition
TWI849237B (zh) 濺鍍靶
KR101421533B1 (ko) 태양전지용 배면전극의 제조방법 및 태양전지용 전극
JP5690982B1 (ja) 焼結体及びアモルファス膜
Hon et al. Effect of nitrogen doping on the structure of metastable β-W on SiO2
JP2013234380A (ja) 反応性ｄｃスパッタ装置および成膜方法
JP2012243878A (ja) 半導体電極構造
JP5200430B2 (ja) 金属薄膜の形成方法
KR101258568B1 (ko) 산화아연계 막 제조방법
JP2014007311A (ja) 薄膜トランジスタおよびその製造方法
JP2012243877A (ja) 半導体電極構造

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application