CN104379802A - 靶组装体 - Google Patents

靶组装体 Download PDF

Info

Publication number
CN104379802A
CN104379802A CN201380031944.9A CN201380031944A CN104379802A CN 104379802 A CN104379802 A CN 104379802A CN 201380031944 A CN201380031944 A CN 201380031944A CN 104379802 A CN104379802 A CN 104379802A
Authority
CN
China
Prior art keywords
target
film
backing plate
target assembly
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380031944.9A
Other languages
English (en)
Other versions
CN104379802B (zh
Inventor
越智元隆
畠英雄
松村仁实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobelco Research Institute Inc
Original Assignee
Kobelco Research Institute Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobelco Research Institute Inc filed Critical Kobelco Research Institute Inc
Publication of CN104379802A publication Critical patent/CN104379802A/zh
Application granted granted Critical
Publication of CN104379802B publication Critical patent/CN104379802B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3435—Target holders (includes backing plates and endblocks)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Optics & Photonics (AREA)

Abstract

本发明提供一种在背衬板上，经由粘合材，留出间隔而配置有多个氧化物靶构件的靶组装体。所述靶组装体在氧化物靶构件和背衬板之间，具有跨越所述间隔而设的由从Ni、Si、Hf和Ta所构成的组中选择的至少一种或两种以上构成的内衬构件。

Description

靶组装体
技术领域
本发明涉及以溅射法成膜作为用于液晶显示器和有机EL显示器等的显示装置的薄膜晶体管(TFT)的半导体层(活性层)有用的氧化物薄膜时所使用的靶组装体，详细地说，是涉及在一片背衬板上，经由粘合材留出间隔而配置有多个氧化物靶构件的靶组装体。
背景技术
用于TFT的半导体层的非晶(非晶质)氧化物薄膜(以下，有称为氧化物半导体薄膜的情况。)，与通用的非晶硅(a－Si)相比，具有高载流子迁移率，光学带隙大且能够以低温成膜，因此，期待其面向要求大型、高分辨率、高速驱动的下一代显示器和耐热性低的树脂基板等中的应用。
作为氧化物半导体膜，代表性地来说，可列举含有铟(In)和锌(Zn)的半导体膜、和还含有镓(Ga)和锡(Sn)的至少一种以上的半导体膜。例如，由In、Ga、Zn和O构成的非晶氧化物半导体(In－Ga－Zn－O，以下有称为“IGZO”的情况。)薄膜，因为具有非常高的载流子迁移率，所以优选使用。另外，在专利文献1中，公开有一种含有In、Zn、Sn、Ga等的元素和Mo的氧化物半导体薄膜，在实施例中公开有在IGZO中添加了Mo。
在形成氧化物半导体薄膜时，优选采用使与该膜相同组成的溅射靶发生溅射的溅射法。在溅射法中，一边向真空中导入Ar气等惰性气体，一边在基板和靶构件之间外加高电压，使离子化后的惰性气体轰击靶构件，使通过该轰击而弹飞的靶构件的构成物质沉积在基板上而形成薄膜。由溅射法形成的薄膜，与离子镀法、真空蒸镀法和电子束蒸镀法所形成的薄膜相比，膜面方向(膜面内)的成分组成和膜厚等的面内均匀性优异，具有能够形成与溅射靶为相同成分组成的薄膜这样的长处。
用于溅射法的溅射靶，一般是以在金属制构件的背衬板(支承体)之上，使用粘合材加以接合的状态使用，这样的溅射靶也被称为靶接合体。背衬板通用的是耐热性、导电性、热传导性优异的Cu，以纯铜或铜合金的形式使用。作为粘合材，通用的是热传导性和导电性良好的低熔点钎料(例如，In系、Sn系的材料)。
近年来，利用溅射法对大型基板的成膜的需要增加，随之而来的是溅射靶的尺寸也正在大型化。对于溅射靶来说，因为难以大型化，所以使用的是靶组装体，其如后述的图1、图2所示，在一片背衬板之上，留出间隔而并排多个小片的靶构件，将靶构件和背衬板由粘合材加以接合。邻接的靶构件之间，以不会发生由于背衬板的挠曲而导致邻接的靶彼此接触而产生缺陷的方式，在室温时使之大致能够保持0.1～1.0mm的间隔(间隙)而进行调整配置。另外，通常也有在上述间隔的背面(粘合侧，与背衬板对置侧)设有高分子耐热片和导电性片等的内衬构件(也称为垫板)的情况，以使粘合材不会从上述的间隙漏出。
例如在专利文献2中记述有如下要旨：为了抑制因靶材与背衬板的热膨胀率差异而引起的溅射靶整体的翘曲，还为了防止因溅射中的热应力引起的靶材与背衬板的剥离、断裂而使之可以长期使用，因此在靶材和背衬板之间，配置有带状间隔件作为相当于内衬构件的部件。作为带状间隔件的材质，与背衬板同样，推荐铜或铜合金。若将这样的带状间隔件，沿着分割靶的对接部分和边缘部分，配置在其全部或一部分的正下方，则除了使溅射中的放电均匀以外，还能够有效地防止低熔点钎料从对接部分渗入到溅射两侧。
现有技术文献
专利文献
专利文献1：日本国特开2009－164393号公报
专利文献2：日本国特开平11－200028号公报
发明要解决的课题
对于作为TFT的半导体层使用的氧化物，不仅要求载流子浓度(迁移率)高，而且要求TFT的开关特性(晶体管特性，TFT特性)优异。具体的来说，例如，可列举通态电流(对栅电极和漏电极外加正电压时的最大漏电流)高，断态电流(分别对栅电极外加负电压，对漏电极外加正电压时的漏电流)低，SS值(Subthreshold Swing，亚阈值摆幅，使漏电流提高1个数量级所需要的栅电压)低等。
另一方面，在制造靶组装体时，如前述，因为在邻接的多个氧化物靶构件之间设置间隙，所以在溅射中，离子化后的惰性气体会从该间隙侵入。其结果是，配置在靶构件之下的Cu制的背衬板也发生溅射，所形成的氧化物薄膜中有Cu混入，TFT特性降低。TFT特性的降低成为制作显示器时的图像斑点的主要原因，招致品质的显著劣化。因此，若像前述的专利文献2这样，不仅背衬板，而且内衬构件也使用Cu制时，则Cu的污染现象更为显著，因此不为优选。
另外，针对于前述的专利文献1所述的含有Mo的IGZO半导体，本发明者们，使用具有Cu制背衬板和Cu制内衬构件的靶组装体而成膜含Mo的IGZO薄膜，调查TFT特性时判明，相比IGZO，特别是可见通态电流的降低和SS值的显著上升。这一结果意味着，Mo无法有效地抑制上述Cu进入到薄膜中的污染现象造成的TFT特性的降低。
发明内容
本发明鉴于上述情况而形成，其目的在于，提供一种可以防止由溅射形成的氧化物半导体薄膜的TFT特性劣化(特别是通态电流的降低和SS值的上升)的靶组装体。
用于解决课题的手段
能够解决上述课题的本发明的靶组装体，是在背衬板上，经由粘合材留出间隔而配置有邻接的多个氧化物靶构件而成的靶组装体，其具有如下要旨：在所述氧化物靶构件和所述背衬板之间，具有跨越所述间隔而设的，由从Ni、Si、Hf和Ta所构成的组中选择的至少一种或两种以上构成的内衬构件。
在本发明的优选的实施方式中，上述氧化物靶构件至少含有In和Zn。
在本发明的优选的实施方式中，上述氧化物靶构件还含有Ga和Sn之中至少一个。
在本发明的优选的实施方式中，上述背衬板由纯Cu或Cu合金构成。
在本发明的优选的实施方式中，上述内衬构件由从Ni、Hf和Ta所构成的组中选择的一种或两种以上构成。
在本发明的优选的实施方式中，上述粘合材由In基材料或Sn基材料构成。
在本发明的靶组装体中，通过在氧化物靶构件和背衬板之间，设置跨越间隔而配置的内衬构件，能够防止背衬板的成分混入到薄膜中(污染)。此外，作为内衬构件，因为使用不会使氧化物半导体薄膜的TFT特性劣化的、由规定金属元素(Ni、Si、Hf和Ta)中的至少一种或两种以上构成的材料，所以，即使氧化物半导体薄膜中有上述规定金属元素造成污染，也能够防止污染导致的TFT特性的劣化，能够保持良好的TFT特性。
附图说明
图1是本发明的靶组装体的俯视图。
图2是图1的A－A线放大纵剖面图。
图3(a)～(g)是表示使用实施例1所述的氧化物(IGZO+各种添加元素)半导体制作的TFT的Id－Vg特性的图。
图4是表示在实施例2中，使用在IGZO靶构件间的间隙部的背面(粘合侧)配置有Cu或Ni的内衬构件的靶组装体而制作的TFT的Id－Vg特性的图。
具体实施方式
本发明者们，为了有效地防止由溅射形成的氧化物半导体薄膜的TFT特性的降低(特别是通态电流的降低，SS值的上升)，就用于靶构件间的间隔(参照后述的图1和图2的T)的背面的内衬构件反复进行研究。其结果发现，使用由从Ni、Si、Hf和Ta所构成的组中选择的至少一种或两种以上的元素(以下，有由X组元素代表的情况。)构成的内衬构件有效，从而完成了本发明。
首先，对于达成本发明的原委进行说明。构成本发明的基础的靶组装体，使用Cu制的背衬板，并且作为氧化物靶构件，使用至少含有In和Zn，此外还含有Ga和Sn的至少一种以上的氧化物。优选使用In或Sn的低熔点钎料作为粘合材。另外，提供本发明中作为对象的内衬构件时，着眼于向本发明作为对象的上述氧化物中添加时，不会使TFT特性劣化的元素进行研究。这是由于考虑到如果是这样的元素，则在溅射时，即使上述元素从靶构件的间隙侵入，也是在与间隙对应的基板位置，形成在上述氧化物中含有上述元素的薄膜(对TFT特性提高有用的薄膜)，而成膜后的氧化物半导体薄膜的TFT特性不会劣化。其结果证实，以纯金属或合金元素的形态，使用从Ni、Si、Hf和Ta所构成的组中选择的至少一种或两种以上的元素(以下，有用X组元素代表的情况。)作为内衬构件即可。
以下，对于本发明的靶组装体，一边参照图1和图2，一边详细地说明。图1是本发明的靶组装体的俯视图，图2是图1的A－A线放大纵剖面图。但是，图1和图2的靶组装体，是本发明的优选的实施方式的一例，本发明的靶组装体决没有限定于此的意思。例如以下的图中，显示长方形的溅射靶，但不受其限定，例如也可以使用圆盘状的溅射靶。
图1和图2所示的靶组装体1由如下构成：将4片氧化物靶构件4a～4d前后左右各排列两片而构成的溅射靶2；将其固定(支承)的背衬板3；接合多个氧化物靶构件4a～4d和背衬板3的低熔点钎料粘合材11a～11c。在邻接的多个氧化物靶构件4a～4d的间隔T的背面(低熔点钎料粘合材11a侧)，以堵塞间隔T的方式设有内衬构件5。在氧化物靶构件4a～4d和背衬板3之间，以能够形成均匀的间隔的方式配置间隔件12(Cu丝)。
还有，虽然图1和图2中未显示，但在背衬板3的背面侧(配置有氧化物靶构件4a～4d一侧的相反侧)设有冷却机构，以能够经由背衬板3而间接地冷却氧化物靶构件4a～4d的方式构成。
氧化物靶构件4a～4d，由本发明中作为对象的氧化物(至少含有In和Zn，还含有Ga和/或Sn的氧化物；以下，有以[In－Zn(Ga/Sn)氧化物]表现的情况。)构成。具体来说，可列举In－Zn－O(IZO)、In－Ga－Zn－O(IGZO)、In－Zn－Sn－O(IZTO)、In－Ga－Zn－Sn－O(IGZSO)。各元素的比率，根据成膜于基板(图1、图2中未显示)的氧化物薄膜的组成而适当决定。
在图1和图2中，氧化物靶构件4a～4d由长方形的板材构成，但不受其限定，也可以是通常采用的形状(例如圆盘状)。另外，氧化物靶构件4a～4d的厚度和尺寸也未特别限定，能够选择在靶组装体的领域中通常使用的。
在氧化物靶构件4a～4d之间，设有间隔T。间隔T的宽度，优选根据所使用的氧化物靶构件、和低熔点钎料粘合材11a～11c的尺寸、还有背衬板3的尺寸等适当设定，但优选大致为0.2mm～1.0mm。以下，有将上述间隔T称为“间隙部”的情况。
背衬板3由耐热性、导电性、热传导性优异的纯Cu或Cu合金构成。Cu制的背衬板如果是溅射靶的领域中通常使用的，则全部能够使用。作为Cu合金，例如，可列举Cu－Cr合金等。背衬板3以能够载置氧化物靶构件4a～4d的方式，具有规定的平面面积和规定的厚度。
作为低熔点钎料粘合材11a～11c，代表性地可列举In基材料或Sn基材料。其种类未特别限定，如果是溅射靶的领域通常使用的，则全部能够使用。作为In基材料，例如，可列举In－Ag合金等。作为Sn基材料，例如可列举Sn－Zn合金等。优选为In基材料。在图2中，11a～11c能够使用相同或不同的低熔点钎料粘合材，但若考虑到作业效率等，则优选使用相同材料。
间隔件12以能够在氧化物靶构件4a～4d和背衬板3之间形成均匀的间隔，并使粘合材流入的方式配置。间隔件只要是导电性和热传导性优异便没有特别限定，如果是在溅射靶的领域通常使用的，则全部都能够使用。作为间隔件12，例如可列举Cu丝等。还有，在图1和图2中，显示的是形成为环状的间隔件，但不限定为该形状。
在本发明中，作为间隔件12，也能够使用作为内衬构件所用的X组元素的纯金属或合金元素。即，本发明所用的内衬构件，作为间隔件也有用，例如若以低熔点钎料粘合材11固定使用，则能够防止由于溅射中的热应力引起的靶材与背衬板的剥离、断裂，因此可以长期使用。
赋予本发明以特征的内衬构件5，由Ni、Ta、Si或Hf(X组元素)的纯金属，或上述X组元素的两种以上所构成的合金成分构成。上述X组元素，不仅导电性和热传导性优异，而且添加到本发明中作为对象的氧化物[In－Zn(Ga/Sn)氧化物]中时，不会使TFT的迁移率、通态电流、SS值的特性劣化，而发挥着同等或更高的特性(参照后述的实施例1的表2)。另外，除去Si的上述X组元素(Ni、Ta、Hf)，因为比低熔点钎料粘合材11a～11c的作为代表性的构成成分即In或Sn的比重大(参照后述的实施例1的表1)，所以若考虑靶组装体制造时的作业效率，则优选使用。上述X组元素之中，从通态电流等的观点出发则优选的是Ni、Si，更优选为Ni。
在图2中，内衬构件可以由单一的材料(例如纯Ni)构成，也可以作为层叠体(例如，纯Ni与Ni合金)构成。
详细地说如图2所示，内衬构件5和背衬板3由低熔点钎料粘合材11b接合，并且内衬构件5和氧化物靶构件4a、4b，由低熔点钎料粘合材11a接合。在间隔T的正下方部分Q，因为低熔点钎料粘合材11a被刮掉而不存在，所以在此，内衬构件5不经由低熔点钎料粘合材11a，而与氧化物靶构件4a、4b直接接合。
但是，在本发明中，在间隔T的背面至少配置内衬构件即可，内衬构件的存在形态不受图2的形态限定。另外，如图2所示，优选在间隔T的正下方部分Q不存在低熔点钎料粘合材11a的方法，这是由于，若在Q部分有低熔点钎料粘合材，则在溅射中加热，粘合材熔化而产生异常放电，发生颗粒、飞溅。特别是若粘合材顺着间隙蠕升(原文：這い上がる)，则这样的现象变得显著，因此在避免该现象上，可以的方法是在正下方部分Q尽可能不存在粘合材。
内衬构件5的尺寸(宽度、厚度)，优选根据所使用的氧化物靶构件4a～4d，和低熔点钎料粘合材11a～11c的尺寸，还有背衬板3的尺寸等适当设定，但厚度优选大致为0.2～1.0mm。若内衬构件5的厚度比0.2mm薄，则对于因靶材和背衬板的热收缩率差引起的、溅射靶整体的翘曲的抑制效果得不到充分发挥。另一方面，若内衬构件5的厚度超过1.0mm，则低熔点钎料粘合材11a～11c有可能在固化前从间隙部流出。更优选的内衬构件5的厚度大致为0.25～0.50mm。
内衬构件5的宽度优选大致为5～30mm。若内衬构件5的宽度比5mm小，则沿着氧化物靶构件4a～4d间的间隔而在其正下方配置内衬构件时，难以对准。另一方面，若内衬构件5的宽度超过30mm，则有可能难以充分获得溅射靶整体的翘曲抑制效果。更优选的内衬构件5的宽度大致为10～25mm。
以上，对于本发明的靶组装体进行了详述。
上述本发明的靶组装体的制造方法没有特别限定，例如，能够参照前述的专利文献2所述的方法等。以下展示优选的制造方法的实施方式的一例。首先，在背衬板之上填充低熔点金属材料等的粘合材，加热至低熔点金属材料的熔点以上而成为熔融状态。其次，将内衬构件并排配置在规定的地方。根据需要，配置间隔件。其结果是，相比低熔点金属材料，比重大的内衬构件沉降在低熔点金属材料之中。内衬构件的比重比低熔点金属材料小时，按压而使之沉降。接着，将多个氧化物靶构件留出间隔而并排配置后，进行冷却。通过冷却，低熔点金属材料再度凝固，可得到氧化物靶构件和背衬板经由低熔点金属层接合的靶组装体。
【实施例】
以下，列举实施例更具体地说明本发明，但本发明不受下述实施例限制，在能够符合前、后述的宗旨的范围内也可以加以变更实施，这些均包含在本发明的技术范围内。
实施例1
在本实施例中调查的是，具备含有本发明中作为内衬构件的构成成分而选择的X组元素(Ni，Si，Hf，Ta)的氧化物半导体薄膜的TFT，具有迁移率和良好的TFT特性。
在本实施例中，按以下方式制造TFT。首先，玻璃基板(コーニング社制イーグル2000，直径100mm×厚度0.7mm)上，依次作为栅电极成膜Ti薄膜100nm和栅极绝缘膜SiO2(200nm)。栅电极使用纯Ti的溅射靶，通过DC溅射法，以成膜温度：室温，成膜功率：300W，载气：Ar，气压：2mTorr进行成膜。另外，栅极绝缘膜使用等离子体CVD法，以载气：SiH4和N2O的混合气体，成膜功率：100W，成膜温度：300℃进行成膜。
其次，使用溅射靶(后述。)成膜表1所述的各种组成的氧化物薄膜。溅射使用(株)アルバック制“CS－200”装置，通过DC溅射法，成膜温度：室温，成膜功率：200W，气压：1mTorr，氧分压：100×O2/(Ar+O2)＝10％，使用靶尺寸：101.6mm的条件，成膜膜厚：50nm的IGZO薄膜[In:Ga:Zn:O＝1:1:1:4(原子比)]。
作为氧化物薄膜，除了在IGZO中含有X元素的IGZO－X以外，为了进行比较，也成膜IGZO和在IGZO中含有X组元素以外的元素(Cu、Cr、Mo)的薄膜。
其中，在IGZO的成膜时，使用In:Ga:Zn的比(原子比)为1:1:1的溅射靶，在IGZO中含有其他的元素的氧化物半导体薄膜的成膜时，运用使组成不同的2个溅射靶同时放电的共溅射法(Co－Sputter法)进行成膜。详细地说，作为溅射靶，使用In:Ga:Zn＝1:1:1的溅射靶，和在上述溅射靶上装配有X组元素、Cu、Cr、或Mo的纯金属片的2个靶。
如此得到的氧化物薄膜中的金属元素的各含有量，通过XPS(X－rayPhotoelectron Spectroscopy)法进行分析。详细地说，对于距离最表面至5nm左右深度的范围以Ar离子溅射后，按下述条件进行分析。
X线源：Al Kα
X线输出功率：350W
光电子飞离角：20°
如上述成膜氧化物半导体薄膜后，通过光刻和湿蚀刻进行图案化。使用关东化学制“ITO－07N”作为湿蚀刻液。
使氧化物半导体薄膜图案化后，为了提高膜质而进行预退火处理。预退火在100％氧气氛，大气压下，以350℃进行1小时。
接着，使用纯Ti，通过剥离法形成源/漏电极。具体来说，使用光致抗蚀剂进行图案化后，通过DC溅射法成膜Ti薄膜(膜厚为100nm)。源/漏电极用Ti薄膜的成膜方法，与前述的栅电极的情况相同。接着，以丙酮中放入超声波清洗器中除去多余的光致抗蚀剂，使TFT的沟道长度为10μm，沟道宽度为200μm。
如此形成源/漏电极后，再形成用于保护氧化物半导体的保护膜。作为保护膜，使用SiO2(膜厚200nm)和SiN(膜厚200nm)的层叠膜。上述SiO2和SiN的形成，使用サムコ制“PD－220NL”，用等离子体CVD法进行。在本实施例中，利用N2O气进行等离子体处理后，依次形成SiO2和SiN膜。SiO2膜的形成使用N2O和SiH4的混合气体，SiN膜的形成使用SiH4、N2、NH3的混合气体。成膜功率均为100W，成膜温度均为150℃。
接着通过光刻和干蚀刻，在保护膜上形成用于晶体管特性评价用探测的接触孔。接着，使用DC溅射法，以载气：氩气和氧气的混合气体、成膜功率：200W、气压：5mTorr成膜ITO膜(膜厚80nm)，制作TFT。
对于如此获得的各TFT，按以下方式，求得晶体管特性(漏电流－栅电压特性、Id－Vg特性)、通态电流、SS值和场效应迁移率(以下，有称为“迁移率”的情况)μFE。
(1)晶体管特性的测量
晶体管特性(Id－Vg特性)，使用Agilent Technology社制“4156C”的半导体参数分析仪。详细的测量条件如下。
源电压：0V
漏电压：10V
栅电压：－30V～30V(测量间隔：1V)
(2)通态电流和SS值
所谓通态电流，就是栅电压为30V的漏电流，是晶体管为接通状态时的电流值，使漏电流增加一个数量级所需要的栅电压的最小值为SS值。
(3)迁移率μFE
场效应迁移率μFE，根据TFT特性由Vg＞Vd－Vth的线性区导出。在线性区，Vg、Vd分别为栅电压、漏电压，Vth为漏电流超过1nA时的电压，Id为漏电流，L、W分别为TFT元件的沟道长、沟道宽，Ci为栅极绝缘膜的静电容，μFE为场效应迁移率。μFE由下式导出。在本实施例中，根据满足线性区的栅电压附近的漏电流－栅电压特性(Id－Vg特性)的斜率，导出场效应迁移率μFE。
【算式1】
μ FE = ∂ I d ∂ V g ( L C i W ( V g - V th ) )
在本实施例中，将如此得到的各迁移率换算成使IGZO的迁移率为100％时的百分率(对于IGZO的比率)，基于下述标准进行评价。
◎：对于IGZO的比率为90％以上
○：对于IGZO的比率为70％以上且低于90％
△：对于IGZO的比率为50％以上且低于70％
×：对于IGZO比率低于50％
这些结果显示在表1、表2和图3(a)～(g)中。
【表1】
【表2】
No. 组成 Ion[A] SS值[V/decade]
1 InGaZnO 3.0E-03 0.4
2 InGaZnO-0.5at％Ni 3.0E-03 0.4
3 InGaZnO-2at％Ni 4.0E-03 0.4
4 InGaZnO-4at％Ni 7.0E-03 0.3
5 InGaZnO-10at％Ni 8.0E-03 0.3
6 InGaZnO-0.5at％Si 2.0E-03 0.5
7 InGaZnO-2at％Si 4.0E-03 0.4
8 InGaZnO-4at％Si 7.0E-03 0.4
9 InGaZnO-10at％Si 8.0E-03 0.4
10 InGaZnO-0.5at％Hf 2.0E-03 0.3
11 InGaZnO-2at％Hf 4.0E-03 0.3
12 InGaZnO-4at％Hf 7.0E-03 0.4
13 InGaZnO-10at％Hf 8.0E-03 0.4
14 InGaZnO-0.5at％Ta 1.0E-03 0.4
15 InGaZnO-2at％Ta 1.2E-03 0.4
16 InGaZnO-4at％Ta 1.6E-03 0.4
17 InGaZnO-0.5at％Cu 2.0E-10 -
18 InGaZnO-0.Sat％Cr 1.0E-12 -
19 InGaZnO-0.Sat％Mo 6.0E-08 1.5
首先，参照表1。表1中表示在IGZO中添加各元素时的迁移率的结果。还有，表1中，除了X组元素(Ni、Si、Hf、Ta)、现有例(Mo)、比较例(Cu、Cr)以外，为了参考，还显示Al、Ge、Sn、Ti的结果。各元素的添加量[对于IGZO的添加量(原子％)]为2原子％。
此外在表1中，也一并记述各元素的比重的值。该值从JIS手册中引用。
由表1可知，若将用于本发明的作为内衬构件的材料而选择的X组元素(Ni、Si、Hf、Ta)添加到IGZO中，则均具有良好的迁移率。另外，除去Si，Ni、Hf、Ta与作为代表性的低熔点钎料粘合材料的In和Sn相比，比重大，因此在靶组装体的作业性这一点上也非常有用。
相对于此，在IGZO中添加Cu和Cr时，得不到良好的迁移率。另外，Al和Ge，在本实施例的氧化物组成中，得不到像添加有上述X组元素那样高的迁移率。另外，这些元素比In和Sn的比重小，所以靶组装体的作业性差。
接着参照表2。在表2中显示，对于IGZO，使X组元素(Ni、Si、Hf、Ta)的添加量进行各种变化，使用这样的氧化物半导体薄膜时的通态电流和SS值的结果。在表2中，X组元素的添加量是相对于IGZO的添加量(原子％)。
由表2可确认，若在IGZO中添加X组元素，则能够得到与使用未添加X组元素的现有的IGZO时同程度或更高的通态电流和SS值，能够取得良好的TFT特性。
相对于此，若在IGZO中添加Cu或Cr，则通态电流降低。还有，SS值因为未能得到晶体管的静特性，无法开关，所以未进行测量(表2中记述为“－”)。
另外，若在IGZO中添加Mo，则与现有的IGZO相比，通态电流、SS值均劣化。
接下来参照图3(a)～(g)。图3(a)～(g)表示在表2所示的实验例之中，含有X组元素(添加量2原子％)，或Cu、Cr、Mo(添加量均为0.5原子％)时的Id－Vg特性的结果。图3(a)～(g)中显示二次的测量结果。
根据图3(a)～(g)，在IGZO中添加有X组元素的，均显示出良好的开关特性，相对于此，若添加Cu、Cr、Mo，则晶体管均无法开关。
由这些实验结果可确认，上述X组元素，作为使IGZO的迁移率和TFT特性提高的元素极其有用，除去Si的上述X组元素，在提高靶组装体的作业效率上也非常有用。这些实验结果表示的是，使用靶组装体以溅射法制造氧化物薄膜时，即使上述X组元素从靶间隙侵入，也只会在与间隙对应的基板位置形成在上述氧化物中含有上述X组元素的薄膜(对于TFT特性提高有用的氧化物薄膜)，因此成膜后的氧化物半导体薄膜的TFT特性不会劣化，间接地证实了由X组元素中的一种或两种以上构成的内衬构件的有用性。
还有，在本实施例中，虽然显示的是作为氧化物使用IGZO时的结果，但在本发明中作为对象的全部的氧化物中，认为也能够得到同样的结果。
实施例2
在本实施例中，为了比较研究作为内衬构件的有用性，使用纯Ni(本发明例)或纯Cu(比较例)制造靶组装体，评价TFT特性。
首先，靶组装体由前述优选的实施方式的制造方法制造。本实施例中，作为背衬板使用纯Cu的背衬板(φ132mm，厚度8.5mm)，作为粘合材使用In基合金，作为间隔件使用Cu丝。氧化物靶构件间的间隔T的宽度为0.3mm。
其次，使用上述靶组装体，除此以外均与实施例1同样，制作TFT，评价通态电流和SS值。还有，以溅射后的厚度(残存厚度)为6mm或1mm的方式进行。
另外，为了参考，使用无间隙的靶组装体，与上述同样评价各特性。实际操作下，虽然要制造如前述这样在靶构件之间设有间隙的靶组装体，但在本实施例中，为了得到排除了间隙部的影响的参考例，为了方便而使用无间隙的靶组装体。
这些结果显示在表3、表4和图4中。图4是表示表3和表4所述的各条件下的Id－Vg特性的图。
【表3】
【表4】
由这些的结果可见，使用Ni制的内衬构件时，能够得到与间隙的靶组装体时同程度的良好的通态电流和SS值。这些结果不论溅射后的厚度，都可呈现。
相对于此，使用Cu制的内衬构件时，通态电流和SS值的各特性降低。特别是如表4所示，若溅射后的厚度达到1mm，则上述特性的降低更显著地呈现，通态电流显著降低，SS值显著增加。
详细并参照特定的实施方式说明了本申请，但不脱离本发明的精神和范围而能够加以各种变更和修正，这对于从业者来说很清楚。
本申请基于2012年7月20日申请的日本专利申请(专利申请2012－162125)，其内容在此参照并援引。
【产业上的可利用性】
本发明的靶组装体，通过在氧化物靶构件和背衬板之间，设置跨越间隔而配置的内衬构件，能够防止背衬板的成分混入(污染)薄膜中。此外，作为内衬构件，因为使用不会使氧化物半导体薄膜的TFT特性劣化的由规定金属元素(Ni、Si、Hf和Ta)中的至少一种或两种以上构成的材料，所以即使在氧化物半导体薄膜中有上述规定金属元素污染，也能够防止污染造成的TFT特性的劣化，能够保持良好的TFT特性。
【符号的说明】
1 靶组装体
2 溅射靶
3 背衬板
4a～4d 氧化物靶构件
5 内衬构件
11a，11b，11c 低熔点钎料粘合材
12 间隔件
T 间隔
Q 间隔T的正下方部分

Claims (6)

1.一种靶组装体，其特征在于，其为在背衬板上经由粘合材留出间隔而配置有多个氧化物靶构件而成的靶组装体，
在所述氧化物靶构件和所述背衬板之间，具有跨越所述间隔而设的由从Ni、Si、Hf和Ta所构成的组中选择的一种或两种以上构成的内衬构件。
2.根据权利要求1所述的靶组装体，其中，所述氧化物靶构件至少含有In和Zn。
3.根据权利要求2所述的靶组装体，其中，所述氧化物靶构件还含有Ga和Sn之中的至少一个。
4.根据权利要求1所述的靶组装体，其中，所述背衬板由纯Cu或Cu合金构成。
5.根据权利要求1所述的靶组装体，其中，所述内衬构件由从Ni、Hf和Ta所构成的组中选择的一种或两种以上构成。
6.根据权利要求1所述的靶组装体，其中，所述粘合材由In基材料或Sn基材料构成。
CN201380031944.9A 2012-07-20 2013-07-19 靶组装体 Expired - Fee Related CN104379802B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012162125A JP6059460B2 (ja) 2012-07-20 2012-07-20 ターゲット組立体
JP2012-162125 2012-07-20
PCT/JP2013/069670 WO2014014091A1 (ja) 2012-07-20 2013-07-19 ターゲット組立体

Publications (2)

Publication Number Publication Date
CN104379802A true CN104379802A (zh) 2015-02-25
CN104379802B CN104379802B (zh) 2017-04-05

Family

ID=49948911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380031944.9A Expired - Fee Related CN104379802B (zh) 2012-07-20 2013-07-19 靶组装体

Country Status (5)

Country Link
JP (1) JP6059460B2 (zh)
KR (1) KR101643510B1 (zh)
CN (1) CN104379802B (zh)
TW (1) TW201413023A (zh)
WO (1) WO2014014091A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636194A (zh) * 2015-06-30 2018-01-26 株式会社钢臂功科研 溅射靶材组装体
CN111748779A (zh) * 2019-03-27 2020-10-09 Ｊｘ金属株式会社 分割溅射靶及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6359901B2 (ja) * 2014-07-16 2018-07-18 三菱マテリアル株式会社 スパッタリングターゲット
WO2021084838A1 (ja) * 2019-11-01 2021-05-06 三井金属鉱業株式会社 隙間配置部材

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101260509A (zh) * 2002-08-02 2008-09-10 出光兴产株式会社 溅射靶、烧结体及利用它们制造的导电膜、有机el元件及其所用的衬底
TW200845399A (en) * 2007-03-26 2008-11-16 Idemitsu Kosan Co Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target
US20110027597A1 (en) * 2009-07-28 2011-02-03 Sony Corporation Target, method for producing the same, memory, and method for producing the same
JP2011122238A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd スパッタリングターゲットおよびその製造方法、並びにトランジスタ
CN102245532A (zh) * 2008-12-15 2011-11-16 出光兴产株式会社 复合氧化物烧结体及由其构成的溅射靶
WO2012063524A1 (ja) * 2010-11-08 2012-05-18 三井金属鉱業株式会社 分割スパッタリングターゲット及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08170170A (ja) * 1994-12-16 1996-07-02 Tosoh Corp スパッタリングターゲット
JPH10121232A (ja) * 1996-10-14 1998-05-12 Mitsubishi Chem Corp スパッタリングターゲット
JP3759673B2 (ja) 1998-01-12 2006-03-29 三井金属鉱業株式会社 スパッタリングターゲットおよびその製造方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101260509A (zh) * 2002-08-02 2008-09-10 出光兴产株式会社 溅射靶、烧结体及利用它们制造的导电膜、有机el元件及其所用的衬底
TW200845399A (en) * 2007-03-26 2008-11-16 Idemitsu Kosan Co Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target
CN102245532A (zh) * 2008-12-15 2011-11-16 出光兴产株式会社 复合氧化物烧结体及由其构成的溅射靶
US20110027597A1 (en) * 2009-07-28 2011-02-03 Sony Corporation Target, method for producing the same, memory, and method for producing the same
JP2011122238A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd スパッタリングターゲットおよびその製造方法、並びにトランジスタ
WO2012063524A1 (ja) * 2010-11-08 2012-05-18 三井金属鉱業株式会社 分割スパッタリングターゲット及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636194A (zh) * 2015-06-30 2018-01-26 株式会社钢臂功科研 溅射靶材组装体
CN111748779A (zh) * 2019-03-27 2020-10-09 Ｊｘ金属株式会社 分割溅射靶及其制造方法
CN111748779B (zh) * 2019-03-27 2022-10-14 Ｊｘ金属株式会社 分割溅射靶及其制造方法

Also Published As

Publication number Publication date
JP6059460B2 (ja) 2017-01-11
CN104379802B (zh) 2017-04-05
KR101643510B1 (ko) 2016-07-27
KR20150023817A (ko) 2015-03-05
JP2014019930A (ja) 2014-02-03
TW201413023A (zh) 2014-04-01
TWI561657B (zh) 2016-12-11
WO2014014091A1 (ja) 2014-01-23

Similar Documents

Publication Publication Date Title
JP6002088B2 (ja) 薄膜トランジスタ
JP6043244B2 (ja) 薄膜トランジスタ
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
US9093542B2 (en) Thin-film transistor structure, as well as thin-film transistor and display device each having said structure
JP6077978B2 (ja) 薄膜トランジスタおよびその製造方法
KR101509115B1 (ko) 박막 트랜지스터의 반도체층용 산화물, 상기 산화물을 구비한 박막 트랜지스터의 반도체층 및 박막 트랜지스터
US10566457B2 (en) Thin film transistor and display device
US20130181218A1 (en) Wiring structure and display device
KR20150038351A (ko) 박막 트랜지스터 및 표시 장치
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
CN104379802A (zh) 靶组装体
JP2014086445A (ja) 薄膜トランジスタ
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
WO2017002445A1 (ja) スパッタリングターゲット組立体
JP2010258347A (ja) 表示装置およびこれに用いるＣｕ合金膜
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
TW202104624A (zh) 銅合金靶材、配線膜、半導體裝置、液晶顯示裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170405