KR20170126026A - 열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법 - Google Patents

열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법 Download PDF

Info

Publication number
KR20170126026A
KR20170126026A KR1020177032114A KR20177032114A KR20170126026A KR 20170126026 A KR20170126026 A KR 20170126026A KR 1020177032114 A KR1020177032114 A KR 1020177032114A KR 20177032114 A KR20177032114 A KR 20177032114A KR 20170126026 A KR20170126026 A KR 20170126026A
Authority
KR
South Korea
Prior art keywords
die
rti
electronic package
package
pillars
Prior art date
Application number
KR1020177032114A
Other languages
English (en)
Inventor
아르빈드 찬드라세카란
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20170126026A publication Critical patent/KR20170126026A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 개선된 열 관리를 가지는 전자 패키지에 관한 것이다. 전자 패키지는 노출되는 후면을 가지는 다이를 포함한다. 패키지는 패키지로부터 열을 소산시키기 위해서 후면으로부터 밖으로 연장되는 복수의 핀들을 더 포함한다. 다이는 멀티-다이 적층 구성으로 배열될 수 있다. 다른 실시예에서, 전자 패키지의 개선된 열 관리를 위해서 다이를 형성하는 방법이 제공된다.

Description

열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법{ELECTRICAL PACKAGE HAVING MICROFABRICATED PILLAR FINS FOR THERMAL MANAGEMENT AND METHOD OF FABRICATING A DIE}
본 개시는 일반적으로 전자 패키징에 관한 것으로, 보다 상세하게는, 전자 패키지로부터의 열을 소산시키기 위한 필라 핀(pillar fin)들을 가지는 다이에 관한 것이다.
전자 패키징에서, 칩들은 지속적으로 더 작게 만들어지지만, 더 큰 기능을 수행하도록 요구된다. 그러나, 칩들이 더 많은 기능들을 수행함에 따라, 더 큰 전력이 소비되고, 더 많은 열이 발생된다. 또한, 칩의 크기가 감소됨에 따라, 발생된 열은 더 작은 표면 영역으로부터 소산되도록 요구된다. 실리콘 칩에서, 예를 들어, 실리콘 표면 및 접합 온도를 제어하는 것은 어려울 수 있다.
종래의 패키지에서, 열 싱크(heat sink)는 열 페이스트(thermal paste)를 사용하여 다이의 후면(back surface)에 부착된다. 도 1에서, 예를 들어, 종래의 패키지(100)가 도시된다. 패키지(100)는 복수의 솔더 볼(solder ball)들(108)에 의해 시스템 보드(106)에 커플링(couple)되는 기판(102)을 포함한다. 기판(102)과 시스템 보드(106) 사이의 영역은 또한 언더필 층(110)을 포함한다. 종래의 다이(104)는 복수의 솔더 볼들(116) 또는 범프(bump)들에 의해 기판(102)의 후면에 커플링된다. 패키지(100)가 어셈블리된 후, 열 싱크(112)는 기판(102)의 후면 및 다이(104)의 후면에 장착된다. 열 페이스트(114)는 열 싱크(112)를 기판(102) 및 다이(104)에 견고하게 장착하기 위해서 그리고 기판(102) 및 다이(104)로부터 열 싱크(112)로의 열 전도성을 개선시키기 위해서 사용된다. 동작 동안, 패키지(100)에 의해 발생된 열은 열 싱크(112)를 통해 소산될 수 있다. 그러나, 열 싱크(112)를 패키지(100)에 장착한 결과는 패키지 크기를 상당히 증가시킬 수 있다. 또한, 열 싱크를 종래의 패키지(100)에 부착하는 것은 패키지를 제조 및 어셈블리하는 프로세스에서 추가적인 단계들을 요구한다. 따라서, 전력 소비 또는 기능 감소 없이 칩으로부터의 열을 소산시키기 위한 컴팩트(compact)한, 증가된 표면 영역 솔루션을 개발(develop)하는 것이 바람직할 것이다.
본 개시의 보다 완전한 이해를 위해서, 다음의 상세한 설명 및 첨부한 도면들에 대한 참조가 이제 이루어진다. 예시적인 실시예에서, 전자 패키지가 제공된다. 패키지는 외부 표면을 가지는 다이 및 외부 표면으로부터 일체로 형성되는 핀을 포함한다. 핀은 패키지로부터의 열을 소산시키기 위해서 외부 표면으로부터 밖으로 연장된다. 핀은 전도성 물질로 형성될 수 있으며, 원통형, 정사각형 또는 직사각형 단면을 가질 수 있다. 다이의 외부 표면은 주변 환경에 노출될 수 있다.
이 실시예에서, 핀은 약 3:1의 종횡비를 가질 수 있다. 핀은 또한 복수의 핀들을 포함할 수 있다. 채널이 복수의 핀들 사이에서 정의될 수 있고, 복수의 핀들은 다이의 외부 표면을 실질적으로 점유할 수 있다. 복수의 핀들 각각의 단면은 외부 표면의 형상과 실질적으로 유사할 수 있다.
다른 실시예에서, 각각이 외부 표면을 가지는 복수의 다이들을 포함하는 전자 패키지가 제공된다. 패키지는 적어도 하나의 다이의 표면으로부터 밖으로 연장되는 복수의 핀들을 더 포함한다. 이 실시예에서, 복수의 다이들은 패키지 내에서 서로 커플링되고 적층된다. 복수의 핀들은 적어도 하나의 다이의 후면으로부터 일체로 형성될 수 있다. 또한, 복수의 다이들은 상부 다이가 복수의 마이크로범프들에 의해 하부 다이에 커플링되도록 상부 다이 및 하부 다이를 포함할 수 있다. 일 양상에서, 상부 다이의 외부 표면은 복수의 핀들을 포함하고, 하부 다이의 외부 표면은 복수의 마이크로범프들을 포함한다. 다른 양상에서, 하부 다이의 외부 표면의 일부분은 하부 다이의 외부 표면으로부터 밖으로 연장되는 복수의 핀들을 포함한다.
복수의 다이들은 또한 적어도 하나의 중간 다이를 포함할 수 있다. 적어도 하나의 중간 다이의 후면은 상부 다이에 커플링시키기 위한 복수의 마이크로범프들을 포함할 수 있고, 적어도 하나의 중간 다이의 전면(front surface)은 하부 다이에 커플링시키기 위한 복수의 마이크로범프들을 포함할 수 있다. 대안적으로, 적어도 하나의 중간 다이의 후면의 일부분은 상기 일부분으로부터 밖으로 연장되는 복수의 핀들을 포함할 수 있다.
상이한 실시예에서, 다이를 제조하는 방법이 제공된다. 방법은 웨이퍼 상에서 다이를 제조하는 단계 및 다이의 표면 상에 필라 핀(pillar fin)의 단면 형상을 형성하는 단계를 포함한다. 필라 핀은 다이의 상기 표면과 일체로 형성되고, 웨이퍼는 다이를 분리하기 위해서 다이싱(dice)된다. 필라 핀은 포토리소그래피를 사용하여 형성될 수 있다. 더욱이, 마이크로범프는 다이의 표면 상에서 제조될 수 있다. 필라 핀의 단면 형상이 다이 상에 형성될 때, 포토 레지스트가 다이의 표면 상에 노출된다. 또한, 자외선 광은 마스크를 관통할 수 있어서, 마스크는 패턴을 가지고 필라 핀의 단면은 마스크를 관통하는 광의 패턴에 의해 형성된다.
필라 핀은 전해조(electrolytic bath) 내로 포토 레지스트를 디핑(dip)함으로써 형성될 수 있다. 전해조의 전류 및 포토 레지스트가 전해조 내로 디핑되는 시간의 양은 형성된 필라 핀의 높이가 전류 및 디핑 시간에 의해 결정되도록 제어될 수 있다. 포토 레지스트는 표면으로부터 제거될 수 있고, 열 접촉은 표면 상에 형성될 수 있다. 패시베이션(passivation)은 스핀-코팅 또는 화학적 기상 증착에 의해 표면 상에 증착될 수 있다. 또한, 개구는 리소그래피 프로세스에 의해 패시베이션에 형성될 수 있다. 시드 층(seed layer)은 또한 표면 상에 증착되고, 이후, 플라즈마 충돌(plasma bombardment) 프로세스에 의해 표면으로부터 에칭될 수 있다.
도 1은 열 싱크를 다이에 장착하기 위해서 열 페이스트를 사용하는 종래의 전자 패키지의 개략도이다.
도 2는 필라 핀들을 갖춘 다이를 가지는 전자 패키지의 예시적인 실시예의 개략도이다.
도 3은 필라 핀들을 갖춘 다이를 가지는 전자 패키지의 상이한 실시예의 개략도이다.
도 4는 다이로부터 밖으로 연장하는 복수의 필라 핀들을 가지는 다이의 상부 개략도이다.
도 5는 필라 핀들을 갖춘 멀티-다이 적층의 실시예의 개략도이다.
도 6은 필라 핀들을 갖춘 멀티-다이 적층의 다른 실시예의 개략도이다.
도 7은 필라 핀들을 갖춘 다이를 형성하는 프로세스에 대한 흐름도이다.
도 8은 열 관리를 위해서 필라 핀들을 가지는 패키지를 사용하는 것이 바람직할 수 있는 예시적인 무선 통신 시스템을 도시하는 블록도이다.
도 2에 도시되는 예시적인 실시예를 참조하면, 개선된 열 관리를 가지는 전자 패키지(200)가 제공된다. 패키지(200)는 시스템 보드(202) 및 기판(204)을 포함한다. 실리콘 또는 다른 기판 물질로 형성될 수 있는 기판(204)은 솔더 볼들(208), 범프들 또는 임의의 다른 커플링 수단에 의해 시스템 보드(202)에 커플링될 수 있다. 다이(206)는 플립 칩 범프들(212)에 의해 기판(204)에 전기적으로 커플링될 수 있고, 언더필 층(210)은 패키지의 신뢰성을 강화하기 위해서 기판(204)과 다이(206) 사이에 부가될 수 있다.
다이(206)는 실리콘 또는 다이들을 제작하기 위한 임의의 다른 물질로 제작될 수 있다. 다이(206)는 FEOL(Front-End-of-the-Line) 및 BEOL(Back-End-of-the-Line) 섹션들(단일 층(214)으로서 간략하게 도시됨) 모두를 포함할 수 있다. FEOL 섹션은 활성 디바이스들에 대한 몇몇의 상위 층(top layer)들을 포함할 수 있고, BEOL 섹션은 복수의 금속 층들을 포함할 수 있다.
복수의 필라 핀들(220)은 패키지(200)의 열 관리를 개선시키기 위해서 다이(206)의 후면으로부터 밖으로 연장된다. 필라 핀들(220)이 형성될 수 있는 다이 상의 위치는 후면에 제한되지 않지만, 오히려 다른 실시예들에서, 복수의 필라 핀들은 다이의 상이한 표면들(예를 들어, 전면) 상에 형성될 수 있다. 일 실시예에서, 복수의 필라 핀들(220)은 포토리소그래피에 의해 다이(206)의 후면으로부터 일체로 형성될 수 있다. 복수의 필라 핀들을 형성하는 프로세스는 도 7을 참조하여 아래에서 설명된다. 복수의 핀들(220) 각각은 예를 들어, 구리, 니켈, 주석, 은 또는 금과 같은 금속으로 형성된다. 필라 핀(220)을 형성하기 위해서 사용되는 금속의 타입은 원하는 특성들 예를 들어, 내산화성(oxidation resistance), 열 전도성, 비용 및 리소그래피 특성들에 의존할 수 있다.
필라 핀(220)은 예를 들어, 원형, 정사각형 또는 직사각형 단면들을 포함하는 상이한 단면 형상들을 가질 수 있다. 각각의 필라 핀(220)의 형상은 필라 핀(220)이 형성되는 다이(206)의 표면 영역에 의존할 수 있다. 각각의 필라 핀(220)이 형성될 단면 형상의 타입에 대하여 주어지는 다른 고려사항은 강제 대류(forced convection) 시스템이 사용되는지의 여부이다. 필라 핀들(220)은 다이(206)의 후면을 따라 채널들 또는 통로(passageway)들(도 4 참조)을 형성할 수 있으며, 이를 통해 공기가 패키지로부터의 원하는 양의 열 전달을 달성하도록 흘려보내질 수 있다.
각각의 필라 핀(220)은 약 3:1의 종횡비, 즉, 높이 대 직경의 비를 가지도록 형성될 수 있다. 각각의 필라 핀(220)에 대한 직경 및 높이는 각각 예를 들어, 10-30 ㎛ 그리고 10-70 ㎛일 수 있다. 그러나, 다른 실시예들에서, 직경 및 높이는 원하는 열 관리를 달성하기 위해서 더 작거나 또는 더 클 수 있다. 다이(206)의 후면 상에 형성될 때, 복수의 필라 핀들(220)은 특정 애플리케이션에 대하여 요구되는 만큼 이격될 수 있다. 예를 들어, 필라 핀들(220)은 서로 떨어져 30-100 ㎛ 이격될 수 있다. 다이(206)의 후면 상에 서로 아주 근접하게 필라 핀들(220)을 형성함으로써, 패키지(200)는 더 작은 영역으로부터의 더 많은 열을 소산시킬 수 있다. 결과적으로, 칩들은 더 작게 제작될 수 있고, 패키지의 전체 크기는 감소될 수 있다.
다이(206)의 전면은 또한 복수의 금속-충진된(metal-filled) 비아들(216)에 의해 동일한 다이(206)의 후면에 전기적으로 커플링될 수 있다. 예를 들어, 관통-실리콘 비아들일 수 있는 복수의 비아들(216)은 최종 비아 프로세스(via last process) 또는 비아들을 형성하기 위한 임의의 다른 프로세스에 의해 형성될 수 있다. 복수의 비아들은 구리 또는 다른 전도성 물질로 충진될 수 있다. 복수의 비아들(216)은 다이(206)의 전면으로부터 다이(206)의 후면 상의 필라 핀들(220)로의 열 전도성을 증가시킨다. 이것은 기판(204) 및 다이(206)의 전면으로부터의 더 많은 열 소산을 가능하게 할 수 있다.
또한, 시드 층으로 또한 지칭되는 금속 층(218)이 다이(206)의 후면에서 제조될 수 있다. 금속 층(218)은 예를 들어, 구리 또는 티타늄과 같은 전도성 물질로 형성될 수 있다. 금속 층(218)은 다양한 필라 핀들(220) 사이의 증가된 열 전도성을 제공할 수 있고, 열이 필라 핀들(220)을 통한 소산을 위해서 더 잘 분산되게 할 수 있다.
또한, 도 2에 도시되는 바와 같이, 다이(206)의 후면은 주변 환경에 노출된다. 이것은 다이(104)의 후면이 열 싱크(112)를 다이(104)에 부착하기 위해서 열 페이스트로 코팅되는 도 1에 도시되는 패키지와 같은 종래의 패키지들과는 상이하다. 열 싱크(112) 및 열 페이스트(114)는 다이(104)의 후면이 주변 환경에 노출되는 것을 방지한다. 따라서, 패키지(200)는 종래의 패키지(100)보다 더 작은 높이 및 크기를 가질 수 있다. 또한, 종래의 패키지(100)는 열 페이스트(114) 및 열 싱크(112)로 인하여 주변 환경과 다이(104) 사이의 열 저항을 증가시켰을 수 있다. 이에 반해, 필라 핀들(220)은, 만약 있더라도, 주변 환경과 다이(206) 사이의 매우 적은 열 저항을 가진다.
도 3에서, 개선된 열 관리를 가지는 전자 패키지(300)의 상이한 실시예가 도시된다. 패키지(300)는 다이(304)가 직접 커플링되는 시스템 보드(302)를 포함한다. 플립 칩 범프들(306) 등은 다이(304)를 시스템 보드(302)에 커플링시키기 위해서 사용될 수 있다. 언더필 층(308)은 패키지에 신뢰도를 제공하기 위해서 시스템 보드(302)와 다이(304) 사이에 부가될 수 있다.
다이(304)의 전면에 가깝게, FEOL 및 BEOL 섹션들이 위에서 설명된 바와 같이 제공될 수 있다. 도 3에서, FEOL 및 BEOL 섹션들은 층(310)으로 도시된다. 하나 또는 그보다 많은 금속 층들(312)은 다이(304)의 후면 상에 형성될 수 있고, 복수의 금속-충진된 비아들(316)은 다이(304)의 전면을 후면에 커플링시킬 수 있다. 하나 또는 그보다 많은 금속 층들(312)은 예를 들어, 구리 또는 티타늄과 같은 전도성 물질로 형성될 수 있고, 복수의 비아들은 구리 또는 임의의 다른 전도성 물질로 충진될 수 있다. 복수의 비아들(316)은 추가적인 열 전도성을 위해서 다이(304)에 유리하게 형성될 수 있다.
또한, 복수의 필라 핀들(314)이 다이(304)의 후면에 형성된다. 복수의 필라 핀들(314)은 예를 들어, 구리, 니켈, 주석, 은, 금 또는 임의의 다른 전도성 물질과 같은 전도성 물질로 제작될 수 있다. 패키지 내에서 생성된 열은 복수의 비아들(316) 및 필라 핀들(314)을 통해 전도되며, 대류(convection) 또는 강제 대류를 통해 패키지 외부로 전달될 수 있다. 강제 대류 시스템에서, 예를 들어, 화살표(318)에 의해 표시되는 방향을 따르는 공기 흐름이 패키지(300)를 냉각시키기 위해서 사용될 수 있다. 또한, 도 2의 다이(206)와 유사하게, 다이(304)의 후면은 주변 환경에 노출된다.
도 4를 참조하면, 다이(400)의 후면(402)이 제공된다. 복수의 필라 핀들(404)이 다이(400)의 후면(402) 상에 형성되며, 후면(402)으로부터 밖으로 연장된다. 위에서 서술된 바와 같이, 다이의 임의의 표면은 필라 핀들을 형성하기 위해서 사용될 수 있지만, 도 4의 실시예에서는, 단지 다이(400)의 후면(402)만이 필라 핀들(404)을 가지는 것으로 도시된다. 각각의 필라 핀(404)은 원형 형상의 단면을 가지지만, 다른 실시예들에서는 상이한 형상의 단면을 가질 수 있다. 복수의 필라 핀들(404)은 채널들 또는 통로들(406)이 복수의 필라 핀들(404) 사이에서 정의되도록 후면(402) 상에 배열된다. 도 4의 실시예에서, 예를 들어, 공기는 화살표(408)에 의해 표시되는 세로 방향 및/또는 화살표(410)에 의해 표시되는 가로 방향으로 강제 대류 시스템에서 흐를 수 있다. 공기는 채널들(406)을 통해 흐를 수 있을 뿐만 아니라, 공기는 또한 핀들이 공기 흐름을 허용하도록 30-100 ㎛ 이격되기 때문에 각각의 필라 핀(404) 사이에서 흐를 수 있다. 다른 실시예들에서, 복수의 필라 핀들(404)은 추가적인 또는 더 소수의 채널들을 정의하도록 배열될 수 있다.
도 5의 실시예에서, 전자 패키지(500)에는 하나보다 많은 다이가 제공된다. 패키지(500)는 시스템 보드(502), 기판(504), 제 1 다이(506) 및 제 2 다이(524)를 포함한다. 제 1 다이(506)는 하부 다이로 지칭될 수 있고, 제 2 다이(524)는 상부 다이로 지칭될 수 있다. 실리콘 또는 임의의 다른 기판 물질로 제작될 수 있는 기판(504)은 복수의 솔더 볼들(508) 또는 범프들에 의해 시스템 보드(502)에 커플링될 수 있다. 마찬가지로, 제 1 다이(506)는 복수의 플립 칩 범프들(512)에 의해 기판(504)에 커플링될 수 있다. 언더필 층(510)은 또한 제 1 다이(506)와 기판(504) 사이에 부가될 수 있다.
제 1 다이(506)의 전면에 가깝게, FEOL 및 BEOL 섹션들이 제공될 수 있으며, 도 5에서 층(514)에 의해 표시된다. 하나 또는 그보다 많은 금속 층들(516)이 제 1 다이(506)의 후면에 배치될 수 있다. 하나 또는 그보다 많은 금속 층들(516)이 구리와 같은 임의의 열적 전도성 물질로 형성될 수 있다.
제 2 다이(524)는 복수의 마이크로범프들(522)에 의해 제 1 다이(506)에 커플링될 수 있다. 두 다이들을 커플링시키기 위한 다른 수단이 상이한 실시예들에서 사용될 수 있다. 제 1 다이(506) 및 제 2 다이(524)는 실리콘 또는 다른 물질로 제작될 수 있다. 하나 또는 그보다 많은 금속 층들(526)은 제 2 다이(524)의 후면에 형성될 수 있다. 하나 또는 그보다 많은 금속 층들(526)은 구리와 같은 전도성 물질로 제작될 수 있다. 복수의 금속-충진된 비아들(518)은 제 1 다이(506)의 전면으로부터 후면으로 패키지를 통해 열을 열적으로 전도하기 위해서 제 1 다이(506)에 형성될 수 있다. 마찬가지로, 복수의 비아들(530)은 또한 제 2 다이(524)의 전면으로부터 후면으로 열을 전도하기 위해서 제 2 다이(524)에 형성될 수 있다. 복수의 비아들(518, 530)은 구리 또는 임의의 다른 열적 전도성 물질로 충진될 수 있다.
복수의 필라 핀들(528)은 제 2 다이(524)의 후면으로부터 일체로 형성될 수 있으며, 제 2 다이(524)의 후면으로부터 밖으로 연장된다. 복수의 필라 핀들(528)은 원형, 정사각형 또는 직사각형을 포함하는 임의의 단면 형상일 수 있다. 또한, 복수의 핀들(528)은 구리, 니켈, 주석, 은, 금 또는 임의의 다른 전도성 물질로 형성될 수 있다. 복수의 필라 핀들(528)은 패키지(500)의 열 관리를 개선시키기 위해서 제 2 다이(524)의 후면 상에 배열될 수 있다. 또한, 복수의 필라 핀들(520)은 또한 제 1 다이(506)의 후면으로부터 형성될 수 있다. 제 1 다이(506)의 후면은 또한 제 1 및 제 2 다이들을 커플링시키기 위한 복수의 마이크로범프들(522)을 포함하지만, 복수의 필라 핀들(520)은 제 1 다이(506)의 후면을 따라 상이한 영역들 또는 부분들에 형성될 수 있다. 이 실시예에서, 추가적인 열이 제 1 다이(506)의 복수의 비아들(518), 금속 층(516) 및 필라 핀들(520)을 통해 그리고 제 2 다이(524)의 복수의 비아들(530), 금속 층(526) 및 필라 핀들(528)을 통해 패키지(500)로부터 전달될 수 있다.
또한, 필라 핀들(520)이 제 1 다이(506)의 후면으로부터 형성되는 위치에서, 후면은 주변 환경에 노출된다. 마찬가지로, 제 2 다이(524)의 후면은 또한 주변 환경에 노출된다. 따라서, 패키지(500)는 더 작으며, 다이들의 더 작은 표면 영역들로부터의 열을 더 잘 소산시킬 수 있다.
도 6을 참조하면, 멀티-다이 적층을 가지는 다른 전자 패키지(600)가 도시된다. 패키지(600)는 시스템 보드(602) 및 시스템 보드(602)에 직접 커플링되는 제 1 다이(604)를 포함한다. 제 1 다이(604)는 복수의 플립 칩 범프들(610)에 의해 시스템 보드(602)에 커플링될 수 있다. 언더필 층(608)은 또한 제 1 다이(604)와 시스템 보드(602) 사이에 부가될 수 있다. 제 2 또는 상부 다이(606)는 또한 패키지(600)에서 제공되며, 복수의 마이크로범프들(620)에 의해 제 1 또는 하부 다이(604)에 커플링된다.
제 1 다이(604)의 전면에 가깝게, FEOL 및 BEOL 섹션들이 제공될 수 있으며, 도 6에서 층(612)에 의해 표시된다. 하나 또는 그보다 많은 금속 층들(614)이 제 1 다이(604)의 후면에 배치될 수 있다. 하나 또는 그보다 많은 금속 층들(614)이 구리와 같은 전도성 물질로 형성될 수 있다.
제 2 다이(606)는 복수의 마이크로범프들(620)에 의해 제 1 다이(604)에 커플링될 수 있다. 두 다이들을 커플링시키기 위한 다른 수단이 상이한 실시예들에서 사용될 수 있다. 제 1 다이(604) 및 제 2 다이(606)는 예를 들어, 실리콘 또는 다이들을 제작하기 위해서 사용되는 임의의 다른 물질로 제작될 수 있다. 하나 또는 그보다 많은 금속 층들(622)은 제 2 다이(606)의 후면에 형성될 수 있고, 이 층들(622)은 구리와 같은 전도성 물질로 제작될 수 있다. 복수의 금속-충진된 비아들(616)은 패키지를 통해 열을 열적으로 전도하기 위해서 제 1 다이(604)에 형성될 수 있다. 마찬가지로, 복수의 비아들(626)은 또한 동일한 기능을 수행하기 위해서 제 2 다이(606)에 형성될 수 있다. 따라서, 예를 들어 FEOL 섹션에서, 트랜지스터에 의해 생성된 열은 제 1 다이(604)에서의 복수의 비아들(616), 제 1 및 제 2 다이들 사이의 복수의 마이크로범프들(620) 및 제 2 다이(606)에서의 복수의 비아들(626)을 통해 열적으로 전도될 수 있다. 복수의 비아들(616, 626)은 구리 또는 임의의 다른 전도성 물질로 충진될 수 있다.
복수의 필라 핀들(624)은 제 2 다이(606)의 후면으로부터 일체로 형성될 수 있으며, 제 2 다이(606)의 후면으로부터 밖으로 연장된다. 또한, 제 2 다이(606)의 후면은 주변 환경에 노출된다. 복수의 필라 핀들(624)은 원형, 정사각형 또는 직사각형을 포함하는 임의의 단면을 가질 수 있다. 또한, 복수의 핀들(624)은 구리, 니켈, 주석, 은, 금 또는 임의의 다른 전도성 물질로 형성될 수 있다. 복수의 필라 핀들(624)은 패키지(600)의 열 관리를 개선시키기 위해서 제 2 다이(606)의 후면 상에 배열될 수 있다. 따라서, 열은 제 2 다이(606)에서의 복수의 비아들(626)을 통해 전도적으로 전달되기 때문에, 열은 복수의 필라 핀들(624)을 통해 패키지(600)로부터 방출(release)될 수 있다.
또한, 복수의 필라 핀들(618)은 또한 제 1 다이(604)의 후면으로부터 형성될 수 있다. 제 1 다이(604)의 후면은 또한 제 1 및 제 2 다이들을 커플링시키기 위한 복수의 마이크로범프들(620)을 포함하지만, 복수의 필라 핀들(618)은 주변 환경에 노출되는(예를 들어, 제 2 다이(606)에 의해 커버되지 않은) 제 1 다이(604)의 후면을 따라 상이한 영역들 또는 부분들에 형성될 수 있다. 이 실시예에서, 제 1 다이(604)에서의 복수의 비아들(616)을 통해 전도되는 열은 복수의 필라 핀들(618)을 통해 주변 환경으로 전달될 수 있다.
단지 상부 및 하부 다이만이 도 5 및 6의 실시예들에서 도시되지만, 하나 또는 그보다 많은 다이들이 상부 다이와 하부 다이 사이에 적층될 수 있다. 예를 들어, 제 3 다이는 제 1 다이(604)와 제 2 다이(606) 사이에 적층될 수 있으며, 비아들 및 필라 핀들을 포함한다. 예를 들어, 마이크로범프들은 이 실시예에서 제 3 다이를 제 1 및 제 2 다이들에 커플링시키기 위해서 사용될 수 있다.
도 7을 참조하면, 전자 패키지의 개선된 열 관리를 위해서 다이를 형성하는 방법(700)이 제공된다. 방법(700)은 복수의 다이들이 형성될 웨이퍼를 준비하는 단계를 포함한다. 블록(702)에서, 예를 들어, 웨이퍼를 준비하는 단계는 프론트-엔드(front-end) 프로세싱 및 백-엔드(back-end) 프로세싱을 포함한다. 공지된 프론트-엔드 프로세싱 동안, 트랜지스터들 및 다른 디바이스들이 웨이퍼 상에 형성된다. 또한 공지된 백-엔드 프로세싱은, 전기적 회로들을 형성하도록 와이어들을 상호접속시키고 와이어들을 유전성 물질들과 격리(isolate)시키는 금속을 생성하는 단계를 포함한다. 웨이퍼는 예를 들어, 플라스틱 테이프와 같은 캐리어(carrier) 상에 장착된다.
열 접촉들은 필라 핀들이 형성될 위치들에서 웨이퍼 상에 형성된다. 그렇게 하기 위해서, 블록(704)에서, 패시베이션은 필라 핀들이 제조될 웨이퍼의 전면 또는 후면 상에 증착된다. 패시베이션은 다이에 대한 보호 층으로서의 역할을 할 수 있다. 예를 들어, 패시베이션은 본딩과 같은 제조 프로세스들 동안 이물질(debris)로부터 다이를 보호한다. 물질은 다이 상에 스핀 코팅되거나 또는 화학적 기상 증착(CVD)될 수 있다. 블록(706)을 참조하여, 패시베이션이 증착되면, 열 접촉이 하부의 웨이퍼와 형성될 예정인(soon-to-be-formed) 필라 핀 사이에서 형성되도록 개구들이 패시베이션에 형성된다. 다시 말해서, 패시베이션은 열적으로 그리고 전기적으로 절연적이어서, 개구들이 패시베이션에 형성될 때 열 경로가 다이와 핀들(형성되면) 사이에 제공된다. 패시베이션이 감광성(photosensitive)인 경우, 패시베이션에서의 개구는 포토리소그래피를 사용하여 형성된다. 이 경우, 마스크가 필라 핀들이 제조되고 있는 웨이퍼의 표면 상에 배치되고, 자외선 또는 강한 광이 마스크 상으로 지향된다. 이후, 마스킹된 웨이퍼는 광에 노출된 영역들을 없애거나 또는 제거하기 위해서, 화학적 솔루션, 예를 들어 현상제(developer)내로 배치된다. 그러나, 패시베이션이 감광성이지 않은 경우, 감광성 레지스트 물질은 스핀 코팅되거나 라미네이트되고, 유사한 리소그래피 프로세스가 수행된다.
블록(708)에서, "시드" 금속의 얇은 층은 물리적 기상 증착(PVD) 프로세스에 의해 웨이퍼 상에 증착된다. 이 프로세스에서, "시드" 금속으로 구성되는 타겟은 예를 들어, 이온들 또는 전자들의 빔과 같은 고 에너지 소스에 의해 충돌된다. 이로써, 타겟의 표면으로부터의 원자들이 분출(dislodge)되거나 증발되어 웨이퍼 표면 상으로 증착된다. 예를 들어 도 2에서 다이(206)의 후면 상에 제조되는 금속 층(218)으로서 도시되는 시드 층은, 도금 프로세스 동안 전도성 층으로서 기능을 하며, 마이크론 미만의 두께를 가질 수 있다. 시드 금속은 예를 들어, 구리 또는 티타늄일 수 있다. 다른 금속들이 또한 시드 층을 형성하기 위해서 사용될 수 있다.
블록(710)을 참조하면, 포토 레지스트는 스핀 코팅 또는 CVD 프로세스에 의해 웨이퍼 상에 증착된다. 이후, 웨이퍼는 예를 들어, 자외선 또는 강한 광의 패턴에 노출된다. 이 프로세스 동안, 형성되고 있는 필라 핀의 단면 또는 패턴이 설정된다. 이로써, 웨이퍼 상의 영역이 마스크를 통해 강한 광의 원형 패턴에 노출되는 경우, 그 영역에 형성되고 있는 필라 핀은 원형 단면을 가질 것이다. 마스크는 웨이퍼 상의 영역에 노출되고 있는 자외선 또는 강한 광의 패턴을 변경할 수 있어서, 필라 핀들은 임의의 형상의 단면을 가질 수 있다. 이것은 특히 다이 상에서의 열 전달에 이용가능한 영역이 특정 형상을 가지는 경우에 중요하여서, 이 영역에 형성되는 필라 핀들의 양은 다이로부터의 원하는 열 전달을 달성하도록 최대화될 수 있다. 예를 들어, 다이 상의 이용가능한 영역이 실질적으로 환형(annular)인 경우, 자외선 또는 강한 광의 마스킹된 패턴은 다이 상의 실질적으로 환형 영역을 점유하기 위한 특정 단면을 가지는 복수의 필라 핀들을 형성하도록 실질적으로 환형일 수 있다.
블록(712)에서, 포토 레지스트는 시간 및 전류 모두가 제어되고 있는 전해조로 디핑된다. 구리 또는 임의의 다른 열적 전도성 전해 금속은 노출된 시드 층을 가지는 그 영역들에 전해 증착될 수 있다. 이로써, 복수의 필라 핀들은 웨이퍼와 일체로 형성된다. 복수의 필라 핀들의 높이 및 직경은 포토 레지스트가 전해조 내로 디핑되는 시간의 양을 변화시킴으로써 변경될 수 있다. 또한, 블록(710)에서 증착되는 포토 레지스트는 원하는 높이를 지원하기에 충분한 두께를 포함한다는 것이 중요하다. 위에서 설명된 바와 같이, 예를 들어, 필라 핀들은 약 3:1의 종횡비를 가질 수 있다. 대안적으로, 필라 핀들의 표면 영역을 증가시키기 위해서, 각각의 필라 핀은 약 10:1의 종횡비를 가질 수 있다.
블록(714)에서, 포토 레지스트가 벗겨질 수 있다. 포토 레지스트를 벗기기 위한 일 방식은 건식 프로세스에서 플라즈마 충돌을 사용하는 것에 의한 것이다. 대안적으로, 습식 프로세스에서, 나머지 레지스트는 레지스트를 화학적으로 변경함으로써 용해될 수 있어서, 그것은 웨이퍼에 더 이상 부착되지 않는다. 다른 실시예들에서, 레지스트는 웨이퍼로부터 박리(peel off)될 수 있다. 포토 레지스트가 더 키 높은(예를 들어, 더 두꺼운) 실시예에서는, 플라즈마 충돌 또는 박리 방법들이 선호된다.
블록(716)에서, "시드" 층이 에칭된다. 이 블록에서, 작은 양의 물질이 플라즈마 충돌을 통해 제거된다.
(예를 들어, 멀티-다이 적층의 패키지에서 중간 다이와 같은) 필라 핀들 없이 형성되고 있는 다이의 적어도 일부분의 경우에서, 복수의 마이크로범프들은 웨이퍼의 전면 또는 후면 상에 형성될 수 있다. 대안적으로, 복수의 마이크로범프들 및 필라 핀들은 단일 다이에 대한 웨이퍼의 전면 또는 후면 상에 형성될 수 있다. 이 경우, 예를 들어, 필라 핀들 및 마이크로범프들 모두를 포함하는 다이는 도 5 및 6에서의 제 1 다이와 유사한 패키지에 포함될 수 있다.
복수의 필라 핀들이 웨이퍼의 전면 또는 후면 상에 형성되면, 블록(718)에서, 웨이퍼는 복수의 다이로 다이싱되거나 또는 커팅(cut)된다. 단일 다이는 예를 들어, 다이를 기판에 부착함으로써 전자 패키지에 통합될 수 있다. 제 2 다이는 제 1 다이 상에 탑재될 수 있고, 추가적인 다이들은 멀티-다이 패키지를 형성하도록 적층될 수 있다. 패키지에 통합되면, 패키지 백-엔드 어셈블리는 전자 패키지를 형성하도록 완료될 수 있다.
블록(712)에 대하여 위에서 설명된 바와 같이, 필라 핀들은 웨이퍼와 일체로 형성된다. 이로써, 복수의 필라 핀들을 가지는 다이를 가지는 전자 패키지를 준비하기 위한 제조 및 어셈블리 프로세스들은 열 싱크들을 가지는 종래의 패키지들에 비해 유리하게 더 적은 단계들을 요구한다. 예를 들어, 복수의 필라 핀들을 가지는 다이가 다이싱되어 웨이퍼로부터 분리되면, 다이는 패키지에 통합될 준비가 되어 있다. 한편, 도 1에 도시되는 패키지와 같은 종래의 패키지들에 있어서, 열 싱크(112)는 다이(104)가 웨이퍼로부터 분리된 후 다이(104)에 물리적으로 또는 기계적으로 부착된다. 다이싱 프로세스 전에 웨이퍼에 부착될 열 싱크의 경우, 열 싱크는 매우 작아야 해서 효과적인 열 싱크가 되지 못한다. 더 큰 열 싱크가 수행될 다이싱 프로세스에 대하여 웨이퍼 상에 과도한 공간을 점유하기 때문에 더 큰 열 싱크는 다이싱 전에 웨이퍼에 부착될 수 없다. 하나 보다 많은 다이가 다이싱되어 웨이퍼로부터 분리되는 가능한 경우에서, 다수의 어셈블리 단계들은 열 싱크를 각각의 다이에 부착하도록(예를 들어, 열 페이스트를 다이에 도포하고, 열 싱크를 다이에 장착하는 등) 요구된다. 따라서, 종래의 다이(104)는 다이싱되어 웨이퍼로부터 분리된 이후 종래의 패키지(100)에 통합될 준비가 되어 있지 않았다.
열 관리를 위해서 필라 핀들을 형성하는 방법은 열 관리를 위해서 열 싱크들을 제조하는 종래의 프로세스들에 비해 몇몇의 다른 이점들을 가진다. 예를 들어, 종래의 열 싱크 형성 프로세스들은 다이에 부착될 열 싱크에 대하여 다이 상에 더 큰 표면 영역들을 크게 증가시키고 그리고/또는 요구한다. 이에 반해, 복수의 필라 핀들은 다이 상의 상대적으로 작은 영역에 형성될 수 있다(즉, 다이 상에 더 적은 공간을 요구한다). 또한, 필라 핀들을 형성하는 프로세스는 포토 레지스트 마스크의 패턴들을 변경함으로써 바람직한 열 관리를 달성하기 위해서 상이하게 형상된 단면 필라 핀들이 용이하게 형성될 수 있는 그러한 프로세스이다. 반면에, 종래의 프로세스들은 열 싱크들의 상이한 형상들 또는 크기들을 용이하게 제조할 수 없다.
또한, 필라 핀들을 형성하는 프로세스가 마이크로범프들을 형성하는 프로세스와 유사할 수 있지만, 일부 중요한 차이들이 존재한다. 먼저, 마이크로범프들이 형성될 때, 프로세스는 마이크로범프들이 다른 물질들에 접합(joint)하기 위해서 사용될 수 있도록 솔더, 니켈, 금 등으로 마이크로범프들을 "캐핑(cap)하는 단계" 및 "도금하는 단계"를 포함한다. 다시 말해서, 마이크로범프를 "캐핑" 또는 "도금"하기 위해서 사용되는 금속은 마이크로범프를 다이와 같은 다른 물질에 접합하거나 또는 커플링시키는데 필수적이다. 이에 반해, 필라 핀은 외부 금속 층으로 "캐핑"되거나 또는 "도금"될 필요가 없다. 대신에, 필라 핀은 다른 물질에 접합되거나 또는 커플링되지 않지만, 오히려 열 전달을 위해서 사용된다. 따라서, 필라 핀의 외부 금속은 구리와 같은 고 전도성 금속이다. 또한, 마이크로범프들 및/또는 범프들은 단지 원통형 단면으로만 형성되는 반면, 필라 핀은 원하는 열 특성을 달성하기 위해서 원통형 그리고 비원통형 단면으로 제조될 수 있다.
도 8은 다이의 후면으로부터 밖으로 연장되는 필라 핀들을 구비한 다이를 가지는 전자 패키지의 실시예가 유리하게 사용될 수 있는 예시적인 무선 통신 시스템(800)을 도시한다. 예시의 목적들로, 도 8은 3개의 원격 유닛들(820, 830 및 850) 및 2개의 기지국들(840)을 도시한다. 전형적인 무선 통신 시스템들이 더욱더 많은 원격 유닛들 및 기지국들을 가질 수 있다는 것이 인식되어야 한다. 기지국들(840) 뿐만 아니라 원격 유닛들(820, 830 및 850) 중 임의의 것은 본 명세서에 개시되는 바와 같은 다이의 후면으로부터 밖으로 연장되는 필라 핀들을 구비한 다이를 가지는 전자 패키지를 포함할 수 있다. 도 8은 기지국들(840) 및 원격 유닛들(820, 830 및 850)로부터의 순방향 링크 신호들(880) 및 원격 유닛들(820, 830 및 850)로부터 기지국들(840)로의 역방향 링크 신호들(890)을 도시한다.
도 8에서, 원격 유닛(820)은 모바일 전화로서 도시되고, 원격 유닛(830)은 휴대용 컴퓨터로서 도시되며, 원격 유닛(850)은 무선 로컬 루프 시스템에서의 고정된 위치의 원격 유닛으로서 도시된다. 예를 들어, 원격 유닛들은 셀 전화들, 핸드-헬드 개인용 통신 시스템(PCS) 유닛들, 개인용 데이터 보조기들과 같은 휴대용 데이터 유닛들, 또는 미터 판독 장비와 같은 고정된 위치 데이터 유닛들일 수 있다. 도 8이 본 명세서에 개시되는 바와 같은 다이의 후면으로부터 밖으로 연장되는 필라 핀들을 구비한 다이를 가지는 전자 패키지를 포함할 수 있는 특정한 예시적인 원격 유닛들을 도시하지만, 패키지는 이 예시적인 설명되는 유닛들에 제한되지 않는다. 실시예들은 다이의 후면으로부터 밖으로 연장되는 필라 핀들을 구비한 다이를 가지는 전자 패키지가 요구되는 임의의 전자 디바이스에서 적합하게 사용될 수 있다.
본 발명의 원리들을 포함하는 예시적인 실시예들이 위에서 개시되었지만, 본 발명은 개시된 실시예들에 제한되지 않는다. 대신에, 본 출원은 그 일반적인 원리들을 사용하여 본 발명의 임의의 변형들, 사용들 또는 적응들을 커버하도록 의도된다. 또한, 본 출원은, 본 발명이 속하는 당해 기술에서 공지되거나 또는 관례적인 실시의 범위 내에 있고, 첨부된 청구항들의 제한들 내에 포함되는, 본 개시로부터의 이러한 이탈들을 커버하도록 의도된다.

Claims (33)

  1. 전자 패키지로서,
    외부 표면을 가지는 다이; 및
    상기 패키지로부터 열을 소산시키기 위해서 상기 외부 표면으로부터 일체로 형성되어 상기 외부 표면으로부터 밖으로 연장되는 핀(fin)을 포함하는,
    전자 패키지.
  2. 제 1 항에 있어서,
    상기 핀은, 전도성 물질로 형성되는,
    전자 패키지.
  3. 제 1 항에 있어서,
    상기 핀은, 원통형, 정사각형 또는 직사각형의 단면을 가지는,
    전자 패키지.
  4. 제 1 항에 있어서,
    상기 핀은, 복수의 핀들을 포함하는,
    전자 패키지.
  5. 제 4 항에 있어서,
    상기 복수의 핀들 사이에 한정되는 채널을 더 포함하는,
    전자 패키지.
  6. 제 4 항에 있어서,
    상기 복수의 핀들은, 상기 다이의 상기 외부 표면을 실질적으로 점유하는,
    전자 패키지.
  7. 제 4 항에 있어서,
    상기 복수의 핀들 각각의 상기 단면은, 상기 외부 표면의 형상과 실질적으로 유사한,
    전자 패키지.
  8. 제 1 항에 있어서,
    상기 핀은, 약 3:1 내지 약 10:1 사이의 종횡비(aspect ratio)를 가지는,
    전자 패키지.
  9. 제 1 항에 있어서,
    상기 다이에 형성되는 비아(via)를 더 포함하는,
    전자 패키지.
  10. 제 1 항에 있어서,
    상기 외부 표면은, 주변 환경에 노출되는,
    전자 패키지.
  11. 전자 패키지로서,
    각각이 외부 표면을 가지는 복수의 다이들; 및
    적어도 하나의 다이의 상기 표면으로부터 밖으로 연장되는 복수의 핀들을 더 포함하고,
    상기 복수의 다이들은, 상기 패키지 내에서 커플링(couple)되고 적층되는,
    전자 패키지.
  12. 제 11 항에 있어서,
    상기 복수의 핀들은, 적어도 하나의 다이의 상기 외부 표면으로부터 일체로 형성되는,
    전자 패키지.
  13. 제 11 항에 있어서,
    상기 복수의 다이들은, 상부 다이 및 하부 다이를 포함하고,
    상기 상부 다이는, 복수의 마이크로범프(microbump)들에 의해 상기 하부 다이에 커플링되는,
    전자 패키지.
  14. 제 13 항에 있어서,
    상기 복수의 핀들은, 상기 상부 다이의 상기 표면으로부터 그리고 상기 하부 다이의 상기 표면의 일부분으로부터 밖으로 연장되는,
    전자 패키지.
  15. 제 13 항에 있어서,
    상기 복수의 다이들은, 적어도 하나의 중간 다이를 포함하고,
    상기 중간 다이의 후면은, 상기 상부 다이에 커플링시키기 위한 복수의 마이크로범프들을 포함하고,
    상기 중간 다이의 전면은, 상기 하부 다이에 커플링시키기 위한 복수의 마이크로범프들을 포함하는,
    전자 패키지.
  16. 제 15 항에 있어서,
    상기 적어도 하나의 중간 다이의 후면의 일부분은, 상기 후면으로부터 밖으로 연장되는 복수의 핀들을 포함하는,
    전자 패키지.
  17. 다이를 제조하는 방법으로서,
    웨이퍼 상에 다이를 제조하는 단계;
    상기 다이의 표면 상에 필라 핀(pillar fin)의 단면 형상을 형성하는 단계;
    상기 다이의 상기 표면과 일체로 상기 필라 핀을 형성하는 단계; 및
    상기 다이를 분리하기 위해서 상기 웨이퍼를 다이싱(dice)하는 단계를 포함하는,
    다이를 제조하는 방법.
  18. 제 17 항에 있어서,
    상기 필라 핀은, 포토리소그래피(photolithography)를 사용하여 형성되는,
    다이를 제조하는 방법.
  19. 제 17 항에 있어서,
    상기 다이의 상기 표면 상에 마이크로범프를 제조하는 단계를 더 포함하는,
    다이를 제조하는 방법.
  20. 제 17 항에 있어서,
    상기 필라 핀의 단면 형상을 형성하는 단계는, 상기 다이의 상기 표면 상에 포토 레지스트(photo resist)를 증착하는 단계를 포함하는,
    다이를 제조하는 방법.
  21. 제 20 항에 있어서,
    상기 필라 핀의 단면 형상을 형성하는 단계는, 상기 포토 레지스트를 마스크를 통해 자외선 광에 노출시키는 단계를 포함하는,
    다이를 제조하는 방법.
  22. 제 21 항에 있어서,
    상기 마스크는, 패턴을 가지고,
    상기 필라 핀의 단면은, 상기 마스크를 관통하는 광의 상기 패턴에 의해 형성되는,
    다이를 제조하는 방법.
  23. 제 20 항에 있어서,
    상기 필라 핀을 형성하는 단계는, 전해조(electrolytic bath) 내로 상기 포토 레지스트를 디핑(dip)하는 단계를 포함하는,
    다이를 제조하는 방법.
  24. 제 23 항에 있어서,
    상기 전해조의 전류 및 상기 포토 레지스트가 상기 전해조 내로 디핑되는 시간의 양을 제어하는 단계를 더 포함하는,
    다이를 제조하는 방법.
  25. 제 24 항에 있어서,
    형성된 필라 핀의 높이는, 상기 전해조의 전류 및 상기 포토 레지스트가 상기 전해조 내로 디핑되는 시간의 양에 의해 결정되는,
    다이를 제조하는 방법.
  26. 제 20 항에 있어서,
    상기 표면으로부터 상기 포토 레지스트를 제거하는 단계를 더 포함하는,
    다이를 제조하는 방법.
  27. 제 17 항에 있어서,
    상기 표면 상에 열 접촉을 형성하는 단계를 더 포함하는,
    다이를 제조하는 방법.
  28. 제 17 항에 있어서,
    상기 표면 상에 패시베이션(passivation)을 증착하는 단계를 더 포함하는,
    다이를 제조하는 방법.
  29. 제 28 항에 있어서,
    상기 패시베이션을 증착하는 단계는, 스핀-코팅 또는 화학적 기상 증착을 포함하는,
    다이를 제조하는 방법.
  30. 제 28 항에 있어서,
    리소그래피 프로세스에 의해 상기 패시베이션에 개구를 형성하는 단계를 더 포함하는,
    다이를 제조하는 방법.
  31. 제 17 항에 있어서,
    상기 표면 상에 시드 층(seed layer)을 증착하는 단계를 더 포함하는,
    다이를 제조하는 방법.
  32. 제 31 항에 있어서,
    플라즈마 충돌(plasma bombardment) 프로세스에 의해 상기 표면으로부터 상기 시드 층을 에칭하는 단계를 더 포함하는,
    다이를 제조하는 방법.
  33. 제 17 항에 있어서,
    상기 필라 핀을 형성하는 단계는, 상기 다이의 상기 표면과 일체로 복수의 필라 핀들을 형성하는 단계를 포함하는,
    다이를 제조하는 방법.
KR1020177032114A 2010-01-26 2011-01-26 열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법 KR20170126026A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/693,760 2010-01-26
US12/693,760 US8283776B2 (en) 2010-01-26 2010-01-26 Microfabricated pillar fins for thermal management
PCT/US2011/022585 WO2011094319A2 (en) 2010-01-26 2011-01-26 Microfabricated pillar fins for thermal management

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157030947A Division KR102001128B1 (ko) 2010-01-26 2011-01-26 열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR20170126026A true KR20170126026A (ko) 2017-11-15

Family

ID=43877298

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020177032114A KR20170126026A (ko) 2010-01-26 2011-01-26 열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법
KR1020157030947A KR102001128B1 (ko) 2010-01-26 2011-01-26 열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법
KR1020127022268A KR101565302B1 (ko) 2010-01-26 2011-01-26 열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020157030947A KR102001128B1 (ko) 2010-01-26 2011-01-26 열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법
KR1020127022268A KR101565302B1 (ko) 2010-01-26 2011-01-26 열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법

Country Status (6)

Country Link
US (2) US8283776B2 (ko)
EP (1) EP2548223B1 (ko)
JP (1) JP5808345B2 (ko)
KR (3) KR20170126026A (ko)
CN (1) CN102714197B (ko)
WO (1) WO2011094319A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283776B2 (en) 2010-01-26 2012-10-09 Qualcomm Incorporated Microfabricated pillar fins for thermal management
US9385060B1 (en) * 2014-07-25 2016-07-05 Altera Corporation Integrated circuit package with enhanced thermal conduction
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10096576B1 (en) * 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US10586751B2 (en) * 2017-08-03 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10600774B2 (en) * 2018-04-06 2020-03-24 Qualcomm Incorporated Systems and methods for fabrication of gated diodes with selective epitaxial growth
US11239134B2 (en) * 2020-01-17 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11837521B2 (en) * 2021-04-19 2023-12-05 Raytheon Company Wire bonded air heat sink

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0396075U (ko) * 1990-01-22 1991-10-01
JPH0897336A (ja) * 1994-09-29 1996-04-12 Shinko Electric Ind Co Ltd 半導体装置
JP3410651B2 (ja) * 1998-02-06 2003-05-26 松下電器産業株式会社 半導体装置及びその製造方法
US6531771B1 (en) * 1999-04-20 2003-03-11 Tyco Electronics Corporation Dissipation of heat from a circuit board having bare silicon chips mounted thereon
US6680015B2 (en) * 2000-02-01 2004-01-20 Cool Options, Inc. Method of manufacturing a heat sink assembly with overmolded carbon matrix
KR100391093B1 (ko) * 2001-01-04 2003-07-12 삼성전자주식회사 히트 싱크가 부착된 볼 그리드 어레이 패키지
US6455924B1 (en) * 2001-03-22 2002-09-24 International Business Machines Corporation Stress-relieving heatsink structure and method of attachment to an electronic package
US6870246B1 (en) * 2001-08-31 2005-03-22 Rambus Inc. Method and apparatus for providing an integrated circuit cover
US6593224B1 (en) * 2002-03-05 2003-07-15 Bridge Semiconductor Corporation Method of manufacturing a multilayer interconnect substrate
JP4416376B2 (ja) * 2002-05-13 2010-02-17 富士通株式会社 半導体装置及びその製造方法
TW556469B (en) * 2002-08-20 2003-10-01 Via Tech Inc IC package with an implanted heat-dissipation fin
JP4328520B2 (ja) * 2002-12-06 2009-09-09 日本電気株式会社 半導体装置及びその製造方法
WO2004055891A1 (ja) * 2002-12-17 2004-07-01 Fujitsu Limited 半導体装置および積層型半導体装置
US6919504B2 (en) * 2002-12-19 2005-07-19 3M Innovative Properties Company Flexible heat sink
US7112472B2 (en) * 2003-06-25 2006-09-26 Intel Corporation Methods of fabricating a composite carbon nanotube thermal interface device
US7030485B2 (en) * 2003-06-26 2006-04-18 Intel Corporation Thermal interface structure with integrated liquid cooling and methods
US7029951B2 (en) * 2003-09-12 2006-04-18 International Business Machines Corporation Cooling system for a semiconductor device and method of fabricating same
JP4204989B2 (ja) 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
US20050258536A1 (en) * 2004-05-21 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Chip heat sink device and method
US7271034B2 (en) * 2004-06-15 2007-09-18 International Business Machines Corporation Semiconductor device with a high thermal dissipation efficiency
US7259458B2 (en) 2004-08-18 2007-08-21 Advanced Micro Devices, Inc. Integrated circuit with increased heat transfer
US20060097385A1 (en) * 2004-10-25 2006-05-11 Negley Gerald H Solid metal block semiconductor light emitting device mounting substrates and packages including cavities and heat sinks, and methods of packaging same
TWI236116B (en) * 2004-11-04 2005-07-11 Advanced Semiconductor Eng High heat dissipation flip chip package structure
TWI269419B (en) 2005-06-09 2006-12-21 Advanced Semiconductor Eng Method for forming wafer-level heat spreader structure and packaging structure thereof
TW200707676A (en) 2005-08-09 2007-02-16 Chipmos Technologies Inc Thin IC package for improving heat dissipation from chip backside
US7494910B2 (en) 2006-03-06 2009-02-24 Micron Technology, Inc. Methods of forming semiconductor package
US7361972B2 (en) 2006-03-20 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Chip packaging structure for improving reliability
JP5165207B2 (ja) * 2006-03-29 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
KR100771291B1 (ko) * 2006-05-24 2007-10-29 삼성전기주식회사 방열기판 및 그 제조방법
TW200820401A (en) * 2006-10-23 2008-05-01 Via Tech Inc Chip package and manufacturing method thereof
JP4345855B2 (ja) * 2007-07-31 2009-10-14 セイコーエプソン株式会社 半導体装置、放熱体、及び半導体装置の製造方法
KR20090047862A (ko) * 2007-11-08 2009-05-13 삼성전기주식회사 웨이퍼 레벨 패키지 제조방법
KR20090051640A (ko) 2007-11-19 2009-05-22 삼성전자주식회사 반도체 소자용 히트싱크 및 이를 포함하는 반도체 모듈
JP2009182328A (ja) * 2008-01-29 2009-08-13 Asml Holding Nv 液浸リソグラフィ装置
JP2009239256A (ja) * 2008-03-03 2009-10-15 Panasonic Corp 半導体装置及びその製造方法
US8115303B2 (en) * 2008-05-13 2012-02-14 International Business Machines Corporation Semiconductor package structures having liquid coolers integrated with first level chip package modules
JP2010021451A (ja) * 2008-07-14 2010-01-28 Panasonic Corp 固体撮像装置およびその製造方法
KR101519601B1 (ko) * 2008-09-09 2015-05-13 삼성전자주식회사 반도체 모듈 및 이를 포함하는 전자 시스템
US7964951B2 (en) * 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
US20100276701A1 (en) * 2009-04-29 2010-11-04 Hebert Francois Low thermal resistance and robust chip-scale-package (csp), structure and method
US8283776B2 (en) 2010-01-26 2012-10-09 Qualcomm Incorporated Microfabricated pillar fins for thermal management

Also Published As

Publication number Publication date
WO2011094319A2 (en) 2011-08-04
JP2013518443A (ja) 2013-05-20
JP5808345B2 (ja) 2015-11-10
EP2548223A2 (en) 2013-01-23
WO2011094319A3 (en) 2012-02-02
US20110180925A1 (en) 2011-07-28
US8283776B2 (en) 2012-10-09
US8877563B2 (en) 2014-11-04
CN102714197A (zh) 2012-10-03
KR20150125736A (ko) 2015-11-09
US20130237015A1 (en) 2013-09-12
EP2548223B1 (en) 2021-01-13
KR20120125314A (ko) 2012-11-14
CN102714197B (zh) 2017-02-15
KR101565302B1 (ko) 2015-11-04
KR102001128B1 (ko) 2019-07-17

Similar Documents

Publication Publication Date Title
KR102401804B1 (ko) 반도체 소자 및 그 제조 방법
KR101565302B1 (ko) 열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법
US11233036B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
TWI653719B (zh) 半導體裝置及其形成方法
US10157900B2 (en) Semiconductor structure and manufacturing method thereof
TWI614859B (zh) 半導體裝置和形成具有扇出互連結構以減少基板複雜性之擴大的半導體裝置之方法
US10068877B2 (en) Semiconductor device and method of forming WLCSP with semiconductor die embedded within interconnect structure
US8021907B2 (en) Method and apparatus for thermally enhanced semiconductor package
TW201916280A (zh) 積體扇出型封裝及其形成方法
US9281228B2 (en) Semiconductor device and method of forming thermal interface material and heat spreader over semiconductor die
US20130056862A1 (en) Semiconductor Device and Method of Forming a Low Profile Dual-Purpose Shield and Heat-Dissipation Structure
SG191472A1 (en) Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-d fo-wlcsp
CN108269767A (zh) 衬底晶片上芯片结构的形成方法
KR20130054115A (ko) 반도체 패키지 및 반도체 소자 패키징 방법
TW201924015A (zh) 半導體元件及其製造方法
TWI710080B (zh) 疊層封裝結構及製造封裝體的方法
US11915994B2 (en) Package structure comprising a semiconductor die with a thermoelectric structure and manufacturing method thereof
TW202414694A (zh) 半導體元件

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application