KR20170120592A - 전원 제어용 반도체 장치 - Google Patents

Abstract

과제는 회로 규모의 대폭적인 증대를 초래하지 않고 과전류 보호 회로의 동작점을 보정하여 넓은 범위의 입력 전압에 대하여 적절한 과전류 보호를 행할 수 있도록 하는 것에 있다. 　스위칭 소자(SW)를 온, 오프 제어하는 구동 펄스를 생성하여 출력하는 전원 제어 회로(13)에, 1차측 권선에 흐르는 전류에 비례한 전압과 과전류 검출 전압을 비교하여 과전류 상태를 검출하기 위한 과전류 검출 회로(36a)와, 과전류 검출 회로가 과전류 상태를 검출한 것에 따라 스위칭 소자를 오프 상태로 하는 제어 신호 생성 회로와, 스위칭 소자의 구동 펄스의 온 듀티에 따라 과전류 검출 전압을 생성하는 과전류 검출 레벨 생성 회로(40)를 설치하고, 과전류 검출 레벨 생성 회로는 과전류 검출 전압을 Vocp, 온 듀티를 ON Duty, 기준이 되는 과전류 검출 전압을 Vint, 보정 계수를 a로 하면, 다음 식 : Vocp=Vint+a·ON Duty에 따라 과전류 검출 전압을 생성하도록 구성했다.

Description

전원 제어용 반도체 장치

본 발명은 전원 제어용 반도체 장치에 관한 것으로, 특히 전압 변환용 트랜스를 구비한 절연형 직류 전원 장치에 있어서의 과전류 보호 회로의 동작점 보정을 전원 제어용 반도체 장치에서 실시할 때에 유효한 기술에 관한 것이다.

직류 전원 장치에는 교류 전원을 정류하는 다이오드·브리지 회로와, 이 회로에서 정류된 직류 전압을 강압하여 원하는 전위의 직류 전압으로 변환하는 DC-DC 컨버터 등으로 구성된 절연형 AC-DC 컨버터가 있다. 절연형의 AC-DC 컨버터로서는 예를 들면 전압 변환용 트랜스의 1차측 권선과 직렬로 접속된 스위칭 소자를 PWM(펄스 폭 변조) 제어 방식이나 PFM(펄스 주파수 변조) 제어 방식 등으로 온, 오프 구동하여 1차측 권선에 흐르는 전류를 제어하고, 2차측 권선에 유기되는 전압을 간접적으로 제어하도록 한 스위칭 전원 장치가 알려져 있다.

그런데 절연형 직류 전원 장치에 있어서는 정격 부하 전류(또는 최대 부하 전류)가 규정되어 있어, 2차측에 흐르는 전류가 정격 부하 전류 이상으로 증가하는 과전류 상태가 발생하면 전원 장치가 대미지를 받는 일이 있으므로, 1차측의 제어 회로에 과전류 검출 기능 및 과전류를 검출한 경우에 스위칭 소자를 오프로 하는 과전류 보호 기능을 마련하는 일이 많다.

스위칭 제어 방식의 절연형 직류 전원 장치에 있어서의 출력의 과전류 상태를 검출하는 방법으로서는 1차측의 스위칭 소자와 직렬로 전류 검출용의 저항을 설치하고, 이 저항에 의해 전류-전압 변환한 전압(삼각파형의 전압의 피크값)을 감시하는 방식이 있다(예를 들면 특허문헌 1 참조).

일본 특개 2005-341730호 공보 일본 특개 2012-235561호 공보

그런데 월드와이드 입력 사양의 AC-DC 컨버터는 입력 교류 전압이 예를 들면 85V~276V와 같은 비교적 넓은 범위의 전압에 대하여 동작 가능하도록 구성할 필요가 있다. 그러나 특허문헌 1에 개시되어 있는 전원 장치와 같이, 전류-전압 변환한 전압을 감시하는 방식에 있어서는 AC 입력 전압 VAC의 크기에 따라 1차측의 피크 전류 Ip가 도 11과 같이 변화해버린다.

그 때문에 전혀 대책을 마련하지 않으면, 예를 들면 AC 입력 전압 100V일 때에 도 12에 파선으로 나타내는 바와 같은 동작점에서 과전류 보호 기능이 작용하여 출력 전압 Vout를 낮추도록 설계되어 있었다고 하면, 85V나 276V일 때에는 실선이나 일점쇄선으로 나타내는 바와 같이 과전류 보호 기능이 작용하는 동작점(전류값 Idet)이 어긋나버린다.

그리고 AC 입력 전압 VAC의 크기에 대한 과전류 보호 회로의 동작점의 변화를 도시한 것이 도 8이며, 전혀 대책을 마련하지 않는 경우에는, 도 8에 실선 A로 나타내는 바와 같이 VAC에 따라 과전류 보호 회로의 동작점 Idet가 변화해버려, 적절한 과전류 보호를 행할 수 없다. 또한 이상적인 특성은 VAC-Idet 특성이 평탄해지는 것이다.

그래서 본 발명자들은 우선 과전류 보호 회로의 동작점을 보정하여 넓은 범위의 입력 전압에 대하여 적절한 과전류 보호를 행할 수 있는 직류 전원 장치에 관한 발명을 이루어 특허출원을 행했다(특허문헌 2).

상기 특허문헌 2에 기재되어 있는 발명은 스위칭 소자를 온, 오프 제어하는 전원 제어 회로에, 트랜스의 1차측 권선에 흐르는 전류에 비례한 전압과 비교 기준 전압을 비교하여 2차측의 과전류 상태를 검출하기 위한 과전류 검출 회로를 설치하고, 스위칭 소자의 구동 펄스의 온 듀티에 따라 상기 비교 기준 전압을 보정하여, 비교 기준 전압이 교류 입력 전압-온 듀티 특성 커브에 따라 변화하도록 한 것이다.

그리고 온 듀티에 따라 비교 기준 전압을 보정하는 수단의 예로서, 구동 펄스의 온 듀티를 검출하는 듀티 검출 회로와 이 듀티 검출 회로로부터의 전압에 따라 비교 기준 전압을 발생시키는 가변 전압원을 구비하고, 듀티 검출 회로는 구동 펄스의 주기 T0와 온 시간 Ton을 계시하는 카운터와, 계시된 주기 T0와 온 시간 Ton로부터 온 듀티(Ton/T0)에 상당하는 전압을 출력하는 회로로 구성함으로써 실현되어 있다.

그러나 상기와 같은 비교 기준 전압의 보정의 방법에서는 카운터를 동작시키기 위해서 구동 펄스의 주파수보다 충분히 높은 주파수의 클록을 발생시키기 위한 발진 회로(발진 회로를 공용하는 경우에는 분주 회로)가 별도 필요하게 되어, 회로 규모가 커져 칩 사이즈가 증대함과 아울러 소비 전력의 증가를 초래한다는 과제가 있다.

본 발명은 상기와 같은 과제에 착안하여 이루어진 것으로, 그 목적으로 하는 바는 전압 변환용의 트랜스를 구비하고 1차측 권선에 흐르는 전류를 온, 오프하여 출력을 제어하는 절연형 직류 전원 장치를 구성하는 제어용 반도체 장치에 있어서, 회로 규모나 소비 전력의 대폭적인 증대, 증가를 초래하지 않고, 과전류 보호 회로의 동작점을 보정하여 넓은 범위의 입력 전압에 대하여 적절한 과전류 보호를 행할 수 있는 기술을 제공하는 것에 있다.

상기 목적을 달성하기 위해서 본 발명은

전압 변환용의 트랜스의 1차측 권선에 간헐적으로 전류를 흘리기 위한 스위칭 소자를, 상기 트랜스의 1차측 권선에 흐르는 전류에 비례한 전압과 상기 트랜스의 2차측으로부터의 출력 전압 검출 신호에 따라 온, 오프 제어하는 구동 펄스를 생성하여 출력하는 전원 제어용 반도체 장치로서,

상기 1차측 권선에 흐르는 전류에 비례한 전압과 과전류 검출 전압을 비교하여 상기 트랜스의 2차측의 과전류 상태를 검출하기 위한 과전류 검출 회로와,

상기 과전류 검출 회로가 과전류 상태를 검출한 것에 따라 상기 스위칭 소자를 오프 상태로 하는 제어 신호를 생성하는 제어 신호 생성 회로와,

상기 스위칭 소자의 구동 펄스의 온 듀티에 따라 상기 과전류 검출 전압을 생성하는 과전류 검출 레벨 생성 회로를 구비하고,

상기 과전류 검출 레벨 생성 회로는 과전류 검출 전압을 Vocp, 온 듀티를 ON Duty, 기준이 되는 과전류 검출 전압을 Vint, 보정 계수를 a로 하면, 다음 식

Vocp=Vint+a·ON Duty

에 따라 상기 과전류 검출 전압을 생성하도록 구성했다.

상기한 구성에 의하면, 교류 입력 전압이 상이해도 과전류 보호의 동작점이 거의 변화하지 않기 때문에, 교류 입력 전압-과전류 보호 동작점 특성이 평탄해지고, 넓은 범위의 교류 입력 전압에 대하여 적절한 포인트에서 과전류 보호를 행할 수 있다. 또 온 듀티를 검출하기 위한 발진 회로가 불필요하기 때문에, 회로 규모나 소비 전력의 대폭적인 증대, 증가를 초래하지 않고, 넓은 범위의 교류 입력 전압에 대하여 적절한 포인트에서 과전류 보호를 행할 수 있다. 또한 과전류 검출 레벨 생성 회로는 구동 펄스의 온 듀티에 따라 과전류 검출 전압을 생성하기 때문에, 설령 스위칭 주파수가 변화해도 실시간으로 온 듀티를 검출할 수 있고, 그것에 의해 항상 실시간으로 온 듀티를 과전류 검출 전압에 반영하는 것이 가능하다.

여기서 바람직하게는 상기 1차측 권선에 흐르는 전류에 비례한 전압을 증폭하여 상기 과전류 검출 회로에 공급하는 비반전 증폭 회로를 구비하고, 이 비반전 증폭 회로의 증폭률 A는 상기 보정 계수 a와의 곱 A·a가 대략 「1」이 되도록 설정한다.

이것에 의해 설계가 번거로운 승산 회로를 과전류 검출 레벨 생성 회로에 설치할 필요가 없어져, 설계 부담을 경감할 수 있다.

또 바람직하게는 상기 과전류 검출 레벨 생성 회로는

상기 2차측으로부터의 출력 전압 검출 신호에 따른 전류를 생성하는 가변 전류원과,

상기 가변 전류원으로부터의 전류에 의해 충전되는 용량 소자와,

상기 구동 펄스의 온 레벨로부터 오프 레벨로의 변화로 상기 용량 소자의 충전 전하를 방전하는 방전 수단과,

과전류 검출 전압의 기준 전압을 생성하는 절편 전압 생성 회로

를 구비하고, 상기 구동 펄스의 온 레벨의 기간에, 상기 절편 전압 생성 회로로부터 출력되는 전압에 대하여, 상기 용량 소자에 인가하여 상기 가변 전류원으로부터의 전류에 의해 상기 용량 소자에 충전된 전압을 가하도록 구성한다.

이것에 의해 기존에 알려진 요소 회로를 조합하는 것만으로 넓은 범위의 교류 입력 전압에 대하여 적절한 포인트에서의 과전류 보호를 가능하게 하는 과전류 검출 레벨을 생성하는 회로를 용이하게 실현할 수 있다.

또한 바람직하게는 상기 2차측으로부터의 출력 전압 검출 신호에 따른 전류를 생성하는 가변 전류원으로부터 흘려지는 전류의 크기에 따라 주파수가 가변으로 구성된 발진 회로를 가지고, 상기 스위칭 소자를 주기적으로 온으로 하는 타이밍을 부여하는 클록 신호를 발생시키는 클록 발생 회로를 구비하고,

상기 과전류 검출 레벨 생성 회로가 구비하는 상기 가변 전류원은 상기 클록 발생 회로가 구비하는 상기 가변 전류원과 공통의 가변 전류원으로서 구성한다.

이것에 의해 회로의 전유 면적의 증대나 소비 전력의 대폭적인 증가를 억제할 수 있다.

본 발명에 의하면, 전압 변환용의 트랜스를 구비하고 1차측 권선에 흐르는 전류를 온, 오프하여 출력을 제어하는 절연형 직류 전원 장치의 제어용 반도체 장치에 있어서, 회로 규모나 소비 전력의 대폭적인 증대, 증가를 초래하지 않고, 과전류 보호 회로의 동작점을 보정하여 넓은 범위의 입력 전압에 대하여 적절한 과전류 보호를 행할 수 있다는 효과가 있다.

도 1은 본 발명에 따른 절연형 직류 전원 장치로서의 AC-DC 컨버터의 하나의 실시형태를 나타내는 회로 구성도이다.
도 2는 도 1의 AC-DC 컨버터에 있어서의 트랜스의 1차측 스위칭 전원 제어 회로(전원 제어용 IC)의 구성예를 나타내는 블록도이다.
도 3A는 실시예의 전원 제어용 IC에 있어서, 구동 펄스의 듀티가 48% 미만인 경우에 있어서의 각 부의 전압의 변화의 모습을 나타내는 파형도이다.
도 3B는 실시예의 전원 제어용 IC에 있어서, 구동 펄스의 듀티가 48% 이상인 경우에 있어서의 각 부의 전압의 변화의 모습을 나타내는 파형도이다.
도 4는 실시예의 전원 제어용 IC에 있어서의 온 듀티-과전류 검출 레벨 특성을 나타내는 그래프이다.
도 5는 OCP 레벨 생성 회로의 구체적인 회로 구성예를 나타내는 회로 구성도이다.
도 6은 주파수 제어 회로의 구체적인 회로 구성예를 나타내는 회로 구성도이다.
도 7은 실시예의 전원 제어용 IC에 있어서의 스위칭 주파수와 피드백 전압 VFB의 관계를 나타내는 특성도이다.
도 8은 과전류 보호 동작점의 보정을 하지 않는 AC-DC 컨버터 및 동작점의 보정을 한 AC-DC 컨버터에 있어서의 과전류 보호 동작점 Idet의 입력 전압 특성을 나타내는 그래프이다.
도 9는 OCP 레벨 생성 회로의 다른 실시예를 나타내는 회로 구성도이다.
도 10은 OCP 레벨 생성 회로의 변형예를 나타내는 회로 구성도이다.
도 11은 절연형 AC-DC 컨버터에 있어서의 AC 입력 전압 VAC와 1차측의 피크 전류와의 관계를 나타내는 그래프이다.
도 12는 과전류 보호 동작점의 보정을 하지 않는 AC-DC 컨버터에 있어서의 부하 전류-출력 전압 특성을 나타내는 그래프이다.

이하, 본 발명의 적합한 실시형태를 도면에 기초하여 설명한다.

도 1은 본 발명을 적용한 절연형 직류 전원 장치로서의 AC-DC 컨버터의 하나의 실시형태를 나타내는 회로 구성도이다.

이 실시형태의 AC-DC 컨버터는 노멀 모드 노이즈를 감쇠하기 위해서 AC 입력 단자간에 접속된 X 콘덴서 Cx와, 커먼 모드 코일 등으로 이루어지는 노이즈 차단용의 라인 필터(11)와, 교류 전압(AC)을 정류하는 다이오드·브리지 회로(12)와, 정류 후의 전압을 평활하는 평활용 콘덴서 C1과, 1차측 권선 Np와 2차측 권선 Ns 및 보조 권선 Nb를 가지는 전압 변환용의 트랜스 T1과, 이 트랜스 T1의 1차측 권선 Np와 직렬로 접속된 N채널 MOSFET로 이루어지는 스위칭 트랜지스터 SW와, 이 스위칭 트랜지스터 SW를 구동하는 전원 제어 회로(13)를 가진다. 이 실시형태에서는 전원 제어 회로(13)는 단결정 실리콘과 같은 1개의 반도체 칩 상에 반도체 집적 회로(이하, 전원 제어용 IC라고 함)로서 형성되어 있다.

상기 트랜스 T1의 2차측에는 2차측 권선 Ns와 직렬로 접속된 정류용 다이오드 D2와, 이 다이오드 D2의 캐소드 단자와 2차측 권선 Ns의 타방의 단자 사이에 접속된 평활용 콘덴서 C2가 설치되고, 1차측 권선 Np에 간헐적으로 전류를 흘림으로써 2차측 권선 Ns에 유기되는 교류 전압을 정류하여 평활함으로써, 1차측 권선 Np와 2차측 권선 Ns의 권선비에 따른 직류 전압 Vout을 출력한다.

또한 트랜스 T1의 2차측에는 1차측의 스위칭 동작으로 발생한 스위칭 리플·노이즈 등을 차단하기 위한 필터를 구성하는 코일 L3 및 콘덴서 C3가 설치되어 있음과 아울러, 출력 전압 Vout을 검출하기 위한 검출 회로(14)와, 이 검출 회로(14)에 접속되어 검출 전압에 따른 신호를 전원 제어용 IC(13)에 전달하는 포토 커플러의 발광측 소자로서의 포토 다이오드(15a)가 설치되어 있다. 그리고 1차측에는 상기 전원 제어용 IC(13)의 피드백 단자 FB와 접지점 사이에 접속되어 상기 검출 회로(14)로부터의 신호를 수신하는 수광측 소자로서의 포토 트랜지스터(15b)가 설치되어 있다.

또 이 실시형태의 AC-DC 컨버터의 1차측에는 상기 보조 권선 Nb와 직렬로 접속된 정류용 다이오드 D0와, 이 다이오드 D0의 캐소드 단자와 접지점 GND 사이에 접속된 평활용 콘덴서 C0로 이루어지는 정류 평활 회로가 설치되고, 이 정류 평활 회로에서 정류, 평활된 전압이 상기 전원 제어용 IC(13)의 전원 전압 단자 VDD에 인가되어 있다.

한편, 전원 제어용 IC(13)에는 다이오드·브리지 회로(12)에서 정류되기 전의 전압이 다이오드 D11, D12 및 저항 R1을 통하여 인가되는 고압 입력 기동 단자 HV가 설치되어 있고, AC 입력 투입시(플러그가 꽂혀진 직후)는 이 고압 입력 기동 단자 HV로부터의 전압으로 동작할 수 있도록 구성되어 있다.

또한 본 실시형태에 있어서는 스위칭 트랜지스터 SW의 소스 단자와 접지점 GND 사이에 전류 검출용의 저항 Rs가 접속되어 있음과 아울러, 스위칭 트랜지스터 SW와 전류 검출용 저항 Rs와의 노드 N1과 전원 제어용 IC(13)의 전류 검출 단자 CS 사이에 저항 R2가 접속되어 있다. 또한 전원 제어용 IC(13)의 전류 검출 단자 CS와 접지점 사이에는 콘덴서 C4가 접속되어, 저항 R2와 콘덴서 C4에 의해 로우 패스 필터가 구성되도록 되어 있다.

이어서 상기 전원 제어용 IC(13)의 구체적인 구성예에 대해서 설명한다.

본 실시형태의 전원 제어용 IC(13)는 외부로부터 스위칭 주기를 설정하기 위한 외부 설정 단자 ADJ를 구비함과 아울러, 이 외부 설정 단자 ADJ의 설정 상태에 따라, 미리 준비되어 있는 2개의 피드백 전압-주파수 특성 중 어느 일방을 선택하고, 선택된 특성에 따라 출력 전압 제어를 행하도록 구성되어 있다. 구체적으로는 도 7에 나타내는 2개의 특성 A 또는 B 중 어느 일방이 선택 가능하다. 또한 도면 및 이하의 설명에 있어서는 "피드백 전압"을 "FB 전압"이라고 기재하기도 한다.

상기 FB 전압-주파수 특성 A와 B는 피드백 전압 VFB가 VFB1(예를 들면 1.8V) 이하에서는 특성 A, B 모두 22kHz와 같은 동일 또한 일정한 주파수에서 PWM 제어를 행하고, VFB2(예를 들면 2.1V) 이상에서는 특성 A는 100kHz와 같은 일정한 주파수, 특성 B는 66kHz와 같은 일정한 주파수에서 각각 PWM 제어를 행함과 아울러, VFB1~VFB2 사이에서는 피드백 전압 VFB의 변화에 따라 주파수가 직선적으로 변화하는 것 같은 제어를 행한다. 또한 제어가 전환되는 상기 VFB1(1.8V), VFB2(2.1V)나 VFB1 이하의 영역에 있어서의 고정 주파수(22kHz), VFB2 이상의 영역에 있어서의 고정 주파수(66kHz, 100kHz)는 일례로서, 그러한 수치에 한정되는 것은 아니다.

도 2에는 상기와 같은 기능을 구비하는 본 실시형태의 전원 제어용 IC(13)의 구성예가 나타나 있다.

도 2에 나타내는 바와 같이 본 실시예의 전원 제어용 IC(13)는 피드백 단자 FB의 전압 VFB에 따른 주파수에서 발진하는 발진 회로(31)와, 이 발진 회로(31)에서 생성된 발진 신호 φc에 기초하여 1차측 스위칭 트랜지스터 SW를 온으로 하는 타이밍을 부여하는 클록 신호 CK를 생성하는 원샷 펄스 생성 회로와 같은 회로로 이루어지는 클록 생성 회로(32)와, 클록 신호 CK에 의해 세트되는 RS·플립플롭(33)과, 이 플립플롭(33)의 출력에 따라 스위칭 트랜지스터 SW의 구동 펄스 GATE를 생성하는 드라이버(구동 회로)(34)를 구비한다. 본 명세서에서는 상기 발진 회로(31)와 클록 생성 회로(32)를 합친 것을 클록 발생 회로라고 칭한다.

또 전원 제어용 IC(13)는 전류 검출 단자 CS에 입력되어 있는 전압 Vcs를 증폭하는 앰프(35)와, 이 앰프(35)에 의해 증폭된 전위 Vcs'와 과전류 상태의 감시를 위한 비교 전압(스레숄드 전압) Vocp를 비교하는 전압 비교 회로로서의 컴퍼레이터(36a)와, 피드백 단자 FB의 전압 VFB에 기초하여 도 3A, 도 3B의 (a)에 나타내는 바와 같은 소정의 파형의 전압 RAMP를 생성하는 파형 생성 회로(37)와, 상기 앰프(35)에 의해 증폭된 (c)에 나타내는 바와 같은 파형의 전위 Vcs'와 파형 생성 회로(37)에 의해 생성된 파형 RAMP를 비교하는 컴퍼레이터(36b)와, 컴퍼레이터(36a와 36b)의 출력의 논리합을 취하는 OR 게이트 G1을 구비한다. 본 실시예의 전원 제어용 IC(13)에 있어서는 도 3A, 도 3B의 (a)의 전압 RAMP는 FB 전압으로부터 어느 일정한 경사를 가지고 저하하도록 생성된다.

상기 OR 게이트 G1의 출력 RS(도 3(d) 참조)가 OR 게이트 G2를 통하여 상기 플립플롭(33)의 리셋 단자에 입력됨으로써, 스위칭 트랜지스터 SW를 오프로 하는 타이밍을 부여하도록 구성되어 있다. 또한 피드백 단자 FB와 내부 전원 전압 단자 사이에는 풀 업 저항 혹은 정전류원이 설치되어 있고, 포토 트랜지스터(15b)에 흐르는 전류는 이 저항에 의해 전압으로 변환된다. 또 파형 생성 회로(37)를 설치하고 있는 것은 서브하모닉 발진 대책 때문이며, 전압 VFB를 직접 또는 레벨 시프트하여 컴퍼레이터(36b)에 입력하도록 구성해도 된다.

또 본 실시예의 전원 제어용 IC(13)는 피드백 단자 FB의 전압 VFB에 따라 상기 발진 회로(31)의 발진 주파수 즉 스위칭 주파수를, 도 7에 나타내는 바와 같은 특성에 따라 변화시키는 주파수 제어 회로(38)를 구비한다. 주파수 제어 회로(38)는 볼티지 팔로워와 같은 버퍼와, 피드백 단자 FB의 전압이 예를 들면 1.8V 이하일 때는 1.8V로, 또 2.1V 이상일 때는 2.1V로 각각 클램프하는 클램프 회로로 구성할 수 있다. 도시하지 않지만 발진 회로(31)는 주파수 제어 회로(38)로부터의 전압에 따른 전류를 흘리는 전류원을 구비하고, 이 전류원이 흘리는 전류의 크기에 따라 발진 주파수가 변화하는 오실레이터에 의해 구성할 수 있다.

또 본 실시예의 전원 제어용 IC(13)는 피드백 단자 FB의 전압 VFB와 외부 설정 단자 ADJ의 전압을 감시하여, 이들 단자의 전압에 따라 상기 발진 회로(31)의 발진 주파수 즉 스위칭 주파수를 도 7에 나타내는 바와 같은 특성에 따라 변화시키는 주파수 제어 회로(38)를 구비한다. 도시하지 않지만 외부 설정 단자 ADJ와 내부 전원 전압 단자 사이에는 풀 업 저항 혹은 정전류원이 설치되어 있고, 외부 설정 단자 ADJ에 접속되는 외부 부착 저항 Rt에 흐르는 전류가 이 저항에 의해 전압으로 변환되고, 주파수 제어 회로(38)는 외부 설정 단자 ADJ의 전압에 따라 제어하는 발진 주파수의 특성을 A 또는 B로 전환하도록 구성되어 있다. 이것에 의해 유저는 외부 설정 단자 ADJ에 접속하는 외부 부착 저항 Rt의 저항값을 선택함으로써, FB 전압-주파수 특성을 전환할 수 있다.

또한 본 실시예의 전원 제어용 IC(13)에는 상기 클록 생성 회로(32)로부터 출력되는 클록 신호 CK에 기초하여, 구동 펄스 GATE의 듀티(Ton/Tcycle)가 미리 규정된 최대값(예를 들면 85%~90%)을 넘지 않도록 제한을 걸기 위한 최대 듀티 리셋 신호를 생성하는 듀티 제한 회로(39)가 설치되어 있고, 듀티 제한 회로(39)로부터 출력되는 최대 듀티 리셋 신호를 OR 게이트 G2를 통하여 상기 플립플롭(33)에 공급하여 펄스가 최대 듀티에 이른 경우에는 그 시점에서 리셋시킴으로써 스위칭 트랜지스터 SW를 즉시 오프로 하도록 구성되어 있다.

또 본 실시예의 전원 제어용 IC(13)에 있어서는 전류 검출 단자 CS의 전압 Vcs를 감시하여 과전류를 검출하는 상기 과전류 검출용 컴퍼레이터(36a)에 비교 전압으로서 인가되는 과전류 검출 전압 Vocp를 발생시키는 과전류 검출 레벨 생성 회로(40)가 설치되어 있다. 이 과전류 검출 레벨 생성 회로(40)에는 상기 드라이버(34)로부터 출력되는 구동 펄스 GATE 및 피드백 단자 FB의 전압 VFB가 입력되어 있어, 과전류 검출 레벨 생성 회로(40)는 이들 신호에 기초하여 온 듀티를 검출하고, 검출한 온 듀티에 따라 도 4에 나타내는 바와 같은 특성에 따라 변화하는 과전류 검출 레벨 Vocp를 생성하도록 구성되어 있다.

도 5에는 도 2의 전원 제어용 IC에 있어서의 과전류 검출 레벨 생성 회로(40)의 구체적인 회로 구성예가 나타나 있다.

도 5에 나타내는 바와 같이 과전류 검출 레벨 생성 회로(40)는 예를 들면 내부 전원 회로로부터 전압 Vreg를 직렬 저항 R5, R6로 분압된 전압 Vint(2.02V)을 입력으로 하는 버퍼(볼티지 팔로워) BFF2와, 피드백 단자 FB의 전압 VFB에 따른 전류를 흘리는 가변 전류 회로(42)와, 가변 전류 회로(42)로부터의 전류를 이용하여 OPS 레벨을 생성하는 OPS 파형 생성 회로(43)와, 생성된 OPS 전압을 임피던스 변환하여 출력함과 아울러 클램프 기능을 가지는 버퍼 앰프(44)로 구성되어 있다.

OPS 파형 생성 회로(43)는 가변 전류 회로(42)와 접지점 사이에 직렬로 접속된 스위치 S4 및 콘덴서 C5와, 상기 버퍼 BFF2와 상기 스위치 S4 및 콘덴서 C5의 접속 노드 N5 사이에 설치된 스위치 S5와, 접속 노드 N5와 접지점 사이에 직렬로 접속된 스위치 S6 및 저항 R7으로 구성되어 있고, 스위치 S4는 드라이버(34)로부터 출력되는 구동 펄스 GATE에 의해 온·오프되고, 스위치 S5, S6는 구동 펄스 GATE를 반전한 신호/GATE에 의해 온·오프되도록 구성되어 있다.

도 5에 나타내는 과전류 검출 레벨 생성 회로(40)는 과전류 검출 레벨 Vocp에 도 4에 나타내는 특성을 부여하기 위한 회로이며, 버퍼 BFF2에 입력되는 전압 Vint는 도 4에 있어서의 우측으로 상승하는 직선이 Y축(Vocp)과 교차하는 절편 전압 즉 과전류 검출의 기준 레벨(2.02V)에 상당하고 있다. 따라서 분압용의 저항 R5, R6 및 버퍼 BFF2는 절편 전압 Vint를 생성하는 회로(절편 전압 생성 회로(41))로서 기능한다. 또한 절편 전압 Vint는 전류 검출 단자 CS의 전압 Vcs로 환산하면 0.42V에 상당하기 때문에, 본 실시예에서는 도 2에 나타내는 앰프(35)에 입력 전압 Vcs를 4.8배로 증폭하는 기능을 갖게 하고 있다.

또 버퍼 앰프(44)는 도 4에 나타내는 바와 같이 온 듀티 48% 이상의 영역에서 과전류 검출 레벨 Vocp가 소정의 레벨(2.5V)에서 한계점이 되도록 제한하는 클램프 회로로서 기능한다.

도 4에 나타내는 특성은 온 듀티 48% 미만의 직선 부분의 경사는 1이며, 이것을 수식으로 나타내면 이하와 같게 된다. 또한 다음 식에 있어서의 ON Duty는 백분률(퍼센트)의 값이 아니라, 소수점으로 표시되는 값(25%일 때는 0.25, 30%일 때는 0.30)이다.

Vocp=Vint+ON Duty(ON Duty<48%)

Vocp=일정(2.5V)(ON Duty≥48%)

본 발명자가 검토한 전원 회로에서는 전류 검출 단자 CS의 전압 Vcs에 대한 과전류 검출 레벨 OCP는 다음 식,

OCP=Vint+a·ON Duty=0.42V+a·ON Duty

로 했다. 여기서 Vint는 상기 서술한 바와 같이 0.42V였다. 또 a는 보정 계수이며, 「0.21」과 같은 값이 되었다. 상기 앰프(35)의 증폭률의 설정은 용이한 것에 대해, 「0.21」과 같은 소수점으로 표시되는 보정 계수 a를 ON Duty에 곱한 전압을 생성하는 승산 회로를 설계하는 것은 비교적 번거로워 설계 부담이 크므로, 절편과 마찬가지로 a(=0.21)를 4.8배 함으로써 「≒1」로 하고, 근사적으로 다음 식,

Vocp=2.02V+ON Duty

로 표시되는 과전류 검출 레벨 Vocp를 생성하는 회로를 실현하는 것으로 했다.

도 5에 나타내는 과전류 검출 레벨 생성 회로(40)에 있어서는 OPS 파형 생성 회로(43)를, 가변 전류 회로(42)로부터의 정전류로 콘덴서 C5를 충전하고, 콘덴서 C5의 충전 전하를 저항 R7을 통하여 방전하도록 구성함과 아울러, 충전을 제어하는 스위치 S4를 구동 펄스 GATE에서 온으로 하고, 방전을 제어하는 스위치 S6를 구동 펄스 GATE의 반전 신호/GATE에서 온으로 함으로써, 온 시간에 상당하는 과전류 검출 레벨 Vocp를 생성하고 있다.

즉, 가변 전류 회로(42), 스위치 S4 및 콘덴서 C5는 온 시간 Ton에 비례한 전압을 생성하는 충전 제어 수단으로서 기능하고, 콘덴서 C5, 스위치 S6 및 저항 R7은 오프 시간에 있어서의 방전을 제어하는 방전 제어 수단으로서 기능한다.

또한 본 실시예에서는 가변 전류 회로(42)는 피드백 단자 FB의 전압 VFB에 따른 전류를 흘리는 한편, 나중에 상세하게 설명하는 바와 같이, 발진 회로(31)(도 6 참조)는 가변 전류 회로(42)와 마찬가지로, 피드백 전압 VFB에 따른 전류를 흘리는 전류원 회로(311)를 구비하고 있고, 그 전류로 콘덴서를 충전함으로써 오실레이터부(313)에서 발진 신호(삼각파)를 생성하고 있으므로, 그 발진 신호 φc에 따라 제어되는 스위칭 주파수는 피드백 전압 VFB에 따른 주파수가 된다. 즉, 피드백 전압 VFB에 따른 전류를 흘리는 가변 전류 회로(42)를 구비한 OPS 파형 생성 회로(43)는 스위칭 주파수 즉 스위칭 주기의 정보를 반영한 전류로 콘덴서 C5를 충전하게 된다. 그리고 이 콘덴서 C5의 충전 기간은 스위칭 트랜지스터 SW의 온 시간에 상당하고 있다. 그 결과 생성되는 과전류 검출 레벨 Vocp는 온 듀티를 반영한 것이 된다.

또 본 실시예의 과전류 검출 레벨 생성 회로(40)는 클램프 회로로서 기능하는 버퍼 앰프(44)가 출력부에 설치되어 있다. 이것에 의해 온 듀티 48% 미만에서는 도 3A의 (b)와 같은 파형(삼각파)의 OCP 레벨 Vocp가 생성되어 과전류 검출용 컴퍼레이터(36a)에 공급되고, 온 듀티 48% 이상에서는 도 3B의 (b)와 같은 파형(사다리꼴파)의 OCP 레벨 Vocp가 생성되어 과전류 검출용 컴퍼레이터(36a)에 공급되어 과전류 검출이 행해진다. 그 결과, 1차 권선에 흐르는 전류의 피크값이 지나치게 커지지 않도록 할 수 있다.

또한 통상의 부하 상태에서는 대부분의 기간이 온 듀티 50% 이하에서 동작하도록 전원 장치가 설계되므로, 상기와 같은 한계점의 제어를 행함으로써, VAC-Idet 특성의 평탄성이 손상되는 상황이 발생하는 일은 거의 없고, 이러한 제어가 문제가 되는 일은 없다.

도 8에는 상기 실시예의 과전류 검출 레벨 생성 회로(40)를 적용한 경우에 있어서의 VAC-Idet 특성을 파선 B로 나타낸다. 또한 실선 A는 과전류 검출 레벨을 보정 가능한 과전류 검출 레벨 생성 회로(40)를 설치하지 않는 경우에 있어서의 VAC-Idet 특성이다. 도 8로부터 과전류 검출 레벨을 보정 가능한 과전류 검출 레벨 생성 회로(40)를 설치함으로써, 이러한 회로를 설치하지 않는 경우에 비해 VAC-Idet 특성의 평탄성을 대폭 개선할 수 있는 것을 알 수 있다.

또한 과전류 보호 동작점은 과전류 보호 동작 부하 전류에 대응하므로, 입력 전압대 과전류 보호 동작 부하 전류 특성도 도 8의 VAC-Idet 특성과 동일한 특성이 된다. 즉 도 8은 입력 전압대 과전류 보호 동작 부하 전류 특성을 나타내고 있다고 간주할 수 있다.

또 본 실시예의 과전류 검출 레벨 생성 회로(40)를 적용한 전원 제어용 IC에 의하면, 상기 설명으로부터 앞의 사이클이 아니라 그 때의 사이클에 있어서의 온 듀티를 실시간으로 OCP 레벨에 반영시킬 수 있는 것을 알 수 있다. 그 결과, 정밀도가 높은 과전류 검출 보정이 가능하게 된다.

또한 도 3A, 도 3B는 부하 전류가 커져 피드백 전압 VFB 즉 RAMP파가 OCP 레벨보다 높은 상태에서의 동작 파형을 나타낸 것이며, 부하 전류가 통상의 크기인 경우에는 피드백 전압 VFB 즉 RAMP파가 OCP 레벨 Vocp보다 낮아지고, 전류 검출 단자 CS의 전압 Vcs를 게인배하고 있는 Vcs'가 피드백 전압 VFB로 정해지는 RAMP파에 도달한 시점에서 리셋 신호 RS가 생성되어, 스위칭 소자가 오프된다.

상기 실시예(도 5)에서는 온 듀티를 검출하는 것에 구동 펄스 GATE를 사용하고 있는데, 구동 펄스 GATE 대신에 전단의 플립플롭(33)의 출력 신호를 사용해도 된다. 또 가변 전류 회로(42)는 후술하는 주파수 제어 회로(38)(도 6)에 있어서의 상하한 클램프 회로(81)와 기준 전압 회로(82)와 비반전 증폭 회로(83)와 버퍼 회로(84)와 전류원 회로(311)로 이루어지는 전류 회로를 공용할 수 있다.

구체적으로는 예를 들면 도 6에 파선으로 나타내는 바와 같이, 주파수 제어 회로(38)의 전류원 회로(311)를 구성하는 커런트 미러의 M4와 병렬로, M4와 동일한 게이트 전압이 게이트 단자에 인가된 MOS 트랜지스터 M5를 설치하고, 이 트랜지스터 M5의 드레인 전류를 과전류 검출 레벨 생성 회로(40)에 공급하도록 구성함으로써, 회로 구성 소자수를 줄일 수 있다.

도 6에는 본 실시형태의 전원 제어용 IC(13)를 구성하는 주파수 제어 회로(38)의 구성예가 나타나 있다.

도 6에 나타내는 바와 같이 주파수 제어 회로(38)는 피드백 단자 FB의 전압 VFB가 소정의 전압 VFB1(1.8V) 이하인 경우에는 VFB1에 클램프함과 아울러, VFB2(2.1V) 이상인 경우에는 VFB2(2.1V)에 클램프하는 상하한 클램프 회로(81)와, 도 7에 나타내는 FB 전압-주파수 특성의 리니어한 영역 VFB1~VFB2의 스타트가 되는 포인트에 대응하는 기준 전압 Vref0(예를 들면 2.1V)을 발생시키는 기준 전압 회로(82)와, 상하한 클램프 회로(81)를 통과한 전압(1.8V~2.1V)에 비례한 전압(0.65V~2.1V/0.45V~2.1V)을 생성하는 비반전 증폭 회로(83)와, 이 비반전 증폭 회로(83)의 출력을 임피던스 변환하여 발진 회로(31)에 공급하는 버퍼 회로(84)를 구비한다.

한편 발진 회로(31)는 상기 버퍼 회로(84)의 출력에 따른 주파수의 발진 신호(클록 신호 φc)를 생성하도록 구성되어 있다.

또 이 실시예의 주파수 제어 회로(38)는 외부 설정 단자 ADJ의 전압에 따라 비반전 증폭 회로(83)의 증폭률 즉 도 7에 나타내는 FB 전압-주파수 특성선의 리니어한 영역 VFB1~VFB2에서의 직선의 경사를 전환할 수 있도록 구성되어 있다.

또한 도 7은 전원 제어용 IC(13)에 있어서는 FB 전압-주파수 특성을 나타내는 것이지만, 2차측으로부터의 피드백 전압 VFB는 부하 전류에 대응하고 있으므로, 전원으로서는 부하 전류-주파수 특성을 나타내고 있다고 간주할 수 있다.

도 6에 나타내는 바와 같이 상하한 클램프 회로(81)는 4입력의 차동 증폭 회로 AMP1으로 구성되어 있고, 반전 입력 단자에 자신의 출력 전압이 피드백되고, 전원 제어용 IC의 피드백 단자 FB의 전압 VFB가 클램프 전압 VFB1과 VFB2 사이의 전압 범위(1.8V~2.1V)에 있을 때는, 피드백 전압 VFB를 그대로 후단의 비반전 증폭 회로(83)의 비반전 입력 단자측으로 전달하는 버퍼(볼티지 팔로워)로서 동작한다. 또 상하한 클램프 회로(81)는 피드백 전압 VFB가 클램프 전압 VFB1(1.8V) 이하인 경우에는 VFB1에 클램프함과 아울러, VFB가 VFB2(2.1V) 이상인 경우에는 VFB2(2.1V)에 클램프한 전압을 출력하도록 구성되어 있다.

기준 전압 회로(82)는 기준 전압원 VR과 버퍼(볼티지 팔로워) BFF1로 구성되고, 기준 전압원 VR이 발생시키는 기준 전압 Vref0(2.1V)을 그대로 비반전 증폭 회로(83)의 반전 입력 단자측에 공급한다.

비반전 증폭 회로(83)는 2입력의 차동 증폭 회로 AMP2와, 기준 전압 회로(82)와 반전 입력 단자 사이에 접속된 입력 저항 R1과, 출력 단자와 반전 입력 단자 사이에 직렬로 접속된 귀환 저항 R2, R3와, 귀환 저항 R3와 병렬로 접속된 스위치 S1 및 귀환 저항 R3와 직렬로 접속된 스위치 S2로 구성되어 있다. 스위치 S1과 S2는 외부 설정 단자 ADJ의 전위에 따라 어느 일방이 선택적으로 온이 되도록 구성되어 있고, 스위치 S1이 온이 되면 R2만이 귀환 저항으로서 접속된 상태(증폭률이 작은 상태)가 되고, 스위치 S2가 온이 되면 R2 및 R3가 귀환 저항으로서 접속된 상태(증폭률이 큰 상태)가 된다.

구체적으로는 스위치 S1과 S2의 어느 것이 온으로 되어 있는 경우에도, 피드백 전압 VFB가 2.1V일 때는 비반전 증폭 회로(83)의 출력 전압은 Vref0(2.1V)가 되는데, 스위치 S1이 온으로 되어 있는 상태에서 피드백 전압 VFB로서 1.8V가 입력되었을 때는 비반전 증폭 회로(83)의 출력 전압은 0.65V가 되고, 스위치 S1이 온으로 되어 있는 상태에서 피드백 전압 VFB로서 1.8V가 입력되었을 때는 비반전 증폭 회로(83)의 출력 전압은 0.45V가 되도록, 저항 R1, R2, R3의 저항값이 설정되어 있다. 또한 피드백 전압 VFB가 1.8V~2.1V의 범위에서는 피드백 전압 VFB에 비례하여 변화하는 전압이 비반전 증폭 회로(83)로부터 출력된다. 그리고 이 비반전 증폭 회로(83)의 출력은 버퍼 회로(84)를 통하여 발진 회로(31)에 공급된다. 버퍼 회로(84)는 볼티지 팔로워에 의해 구성되어 있다.

발진 회로(31)는 버퍼 회로(84)에 의해 비반전 입력 단자와 동전위가 되도록 제어된 MOS 트랜지스터 M1의 소스 전압과 대접지 전위(GND)에 접속되어 있는 저항 R4에 흐르는 전류로 정해지는 전류를 흘리는 전류원 회로(311)와, 이 전류원 회로(311)로부터의 전류에 의해 충전되는 용량 C11, C12 및 C12와 직렬로 접속된 스위치 S3로 이루어지는 주파수 전환부(312)와, 상기 용량 C11, C12의 전하를 방전하기 위한 방전용 MOS 트랜지스터 M2 및 2개의 컴퍼레이터 CMP1, CMP2와 플립플롭 FF1으로 이루어지는 오실레이터부(313)를 구비하고 있다.

그리고 상기 플립플롭 FF1의 출력이 방전용 MOS 트랜지스터 M2의 게이트 단자에 인가되고, 용량 C11, C12의 충전과 방전을 반복함으로써, 내부에서 삼각파를 생성하여 소정의 주파수의 클록 신호를 출력하도록 되어 있다. 또한 전류원 회로(311)는 MOS 트랜지스터 M3의 드레인 전류를 되꺾기 위해서 MOS 트랜지스터 M3, M4로 이루어지는 커런트 미러 회로를 구비하고 있다.

상기 설명으로부터 알 수 있는 바와 같이, 전류원 회로(311)는 피드백 전압 VFB에 따른 전류를 흘리게 된다. 그 결과, 오실레이터부(313)에서 생성되는 발진 신호 φc는 피드백 전압 VFB에 따른 주파수가 된다.

도 9에는 도 2의 전원 제어용 IC에 있어서의 과전류 검출 레벨 생성 회로(40)의 다른 실시예가 나타나 있다. 또한 도 9에 표시되어 있는 회로는 도 5의 과전류 검출 레벨 생성 회로(40)와 마찬가지로, 다음 식

Vocp=Vint+ON Duty

로 표시되는 과전류 검출 레벨 Vocp를 생성하도록 구성되어 있는 회로이다.

도 9에 나타내는 과전류 검출 레벨 생성 회로(40)는 구동 펄스 GATE와 삼각파 TRW를 입력으로 하여 온 듀티에 비례한 전압을 생성하는 온 듀티 검출 회로(45)와, 온 듀티 검출 회로(45)의 출력 전압의 피크값을 유지하는 피크 홀드 회로(46)와, 버퍼 BFF3와, 홀드된 전압을 분압함으로써 소정의 배율을 곱한 전압으로 변환하는 전압 변환 회로(47)와, 절편 전압 Vint(2.02V)을 생성하는 절편 전압 생성 회로(41)와, 전압 변환 회로(47)의 출력 전압과 절편 전압 생성 회로(41)의 출력 전압을 가산하는 가산 회로(48)와, 과전류 검출 레벨 Vocp가 소정의 레벨(2.5V)에서 한계점이 되도록 제한하는 클램프 회로(49)로 구성되어 있다.

온 듀티 검출 회로(45)는 발진 회로(31)(도 6 참조)에서 생성되는, 주파수가 변화해도 피크와 바텀의 전압이 변화하지 않는 삼각파 TRW를 입력으로 하는 버퍼 BFF4와, 이 버퍼 BFF4의 출력 전압을 피크 홀드 회로(46)에 전달하는 스위치 S7과, 접지점과 피크 홀드 회로(46) 사이에 접속된 스위치 S8을 구비한다. 그리고 스위치 S7은 구동 펄스 GATE에 의해 온·오프되고, 스위치 S8은 구동 펄스 GATE의 반전 신호/GATE에 의해 온·오프되도록 구성되어 있다.

이것에 의해 온 기간에 있어서의 삼각파 TRW의 최대의 전압을 피크 홀드 회로(46)에 홀드함으로써 유사적으로 온 듀티를 검출한다.

그리고 검출한 온 듀티에 따른 전압을, 버퍼 BFF3를 통하여 분압용 직렬 저항 R8, R9과 버퍼 BFF5로 이루어지는 전압 변환 회로(47)에 공급하고, 소정의 배율(예를 들면 1/2.4)을 곱한 전압으로 변환한 후, 이 전압에 입력 저항 R10, R11과 오퍼앰프 AMP3로 이루어지는 가산 회로(48)로 절편 전압 Vint(2.02V)을 가산하고, 상기 식으로 표시되는 과전류 검출 전압 Vocp를 생성하여 클램프 회로(49)를 통하여 출력한다.

클램프 회로(49)는 내부 전원 전압 Vreg를 분압하여 예를 들면 2.5V와 같은 비교 전압 Vcmp를 생성하는 분압용 직렬 저항 R14, R15와, 가산 회로(48)의 출력 전압과 상기 비교 전압 Vcmp(2.5V)를 비교하는 컴퍼레이터 CMP3와, 이 컴퍼레이터 CMP3의 출력에 의해 상보적으로 온, 오프되는 MOS 트랜지스터 M6, M7으로 구성되어 있고, 가산 회로(48)의 출력 전압이 비교 전압 Vcmp(2.5V) 이하일 때는 M7을 오프로 하고, M6를 온으로 하여 가산 회로(48)의 출력 전압을 그대로 과전류 검출 전압 Vocp로서 출력하는 한편, 가산 회로(48)의 출력 전압이 비교 전압 Vcmp(2.5V)를 넘으면 M6를 오프로 하고, M7을 온으로 하여 비교 전압의 2.5V를 출력함으로써, 과전류 검출 전압 Vocp를 클램프한다.

도 10에는 도 2의 전원 제어용 IC에 있어서의 과전류 검출 레벨 생성 회로(40)의 변형예가 나타나 있다. 이 변형예의 회로는 스위칭 트랜지스터 SW의 온 시간을 반영한 과전류 검출 레벨을 생성하도록 구성한 것이다.

도 10에 나타내는 과전류 검출 레벨 생성 회로(40)는 도 9의 과전류 검출 레벨 생성 회로(40)에 있어서의 온 듀티 검출 회로(45) 대신에, 구동 펄스 GATE가 하이 레벨 기간만 MOS 트랜지스터 M6를 오프로 하여, 정전류원 CS로부터의 전류를 콘덴서 C6에 흘려 충전함으로써, 온 시간에 비례한 전압을 생성하는 온 시간 검출 회로(50)를 설치한 것으로, 다른 구성은 도 9의 과전류 검출 레벨 생성 회로(40)와 동일하다.

이상 본 발명자에 의해 이루어진 발명을 실시형태에 기초하여 구체적으로 설명했는데, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 예를 들면, 상기 실시형태에서는 트랜스의 1차측 권선에 간헐적으로 전류를 흘리는 스위칭 트랜지스터 SW를 전원 제어용 IC(13)와는 별개의 소자로 하고 있지만, 이 스위칭 트랜지스터 SW를 전원 제어용 IC(13)에 받아들여 1개의 반도체 집적 회로로서 구성해도 된다.

(산업상 이용가능성)

상기 실시형태에서는 본 발명을 플라이백 방식의 AC-DC 컨버터를 구성하는 전원 제어용 IC에 적용한 경우에 대해서 설명했는데, 본 발명은 포워드형이나 의사공진형의 AC-DC 컨버터를 구성하는 전원 제어용 IC에도 적용할 수 있다.

11…라인 필터
12…다이오드·브리지 회로(정류 회로)
13…전원 제어 회로(전원 제어용 IC)
14…2차측 검출 회로(검출용 IC)
15a…포토 커플러의 발광측 다이오드
15b…포토 커플러의 수광측 트랜지스터
31…발진 회로
32…클록 생성 회로
34…드라이버(구동 회로)
35…앰프(비반전 증폭 회로)
36a…과전류 검출용 컴퍼레이터(과전류 검출 회로)
36b…전압/전류 제어용 컴퍼레이터(전압/전류 제어 회로)
37…파형 생성 회로
38…주파수 제어 회로
39…듀티 제한 회로
40…과전류 검출 레벨 생성 회로
41…절편 전압 생성 회로
42…가변 전류 회로
43…OPS 파형 생성 회로
44…버퍼 앰프

Claims (4)

1. 전압 변환용의 트랜스의 1차측 권선에 간헐적으로 전류를 흘리기 위한 스위칭 소자를 상기 트랜스의 1차측 권선에 흐르는 전류에 비례한 전압과 상기 트랜스의 2차측으로부터의 출력 전압 검출 신호에 따라 온, 오프 제어하는 구동 펄스를 생성하여 출력하는 전원 제어용 반도체 장치로서,
   상기 1차측 권선에 흐르는 전류에 비례한 전압과 과전류 검출 전압을 비교하여 상기 트랜스의 2차측의 과전류 상태를 검출하기 위한 과전류 검출 회로와,
   상기 과전류 검출 회로가 과전류 상태를 검출한 것에 따라 상기 스위칭 소자를 오프 상태로 하는 제어 신호를 생성하는 제어 신호 생성 회로와,
   상기 스위칭 소자의 구동 펄스의 온 듀티에 따라 상기 과전류 검출 전압을 생성하는 과전류 검출 레벨 생성 회로를 구비하고,
   상기 과전류 검출 레벨 생성 회로는 과전류 검출 전압을 Vocp, 온 듀티를 ON Duty, 기준이 되는 과전류 검출 전압을 Vint, 보정 계수를 a로 하면, 다음 식
   Vocp=Vint+a·ON Duty
   에 따라 상기 과전류 검출 전압을 생성하도록 구성되어 있는 것을 특징으로 하는 전원 제어용 반도체 장치.
2. 제 1 항에 있어서, 상기 1차측 권선에 흐르는 전류에 비례한 전압을 증폭하여 상기 과전류 검출 회로에 공급하는 비반전 증폭 회로를 구비하고, 이 비반전 증폭 회로의 증폭률 A는 상기 보정 계수 a와의 곱 A·a가 대략 「1」이 되도록 설정되어 있는 것을 특징으로 하는 전원 제어용 반도체 장치.
3. 제 1 항 또는 제 2 항에 있어서, 상기 과전류 검출 레벨 생성 회로는
   상기 2차측으로부터의 출력 전압 검출 신호에 따른 전류를 생성하는 가변 전류원과,
   상기 가변 전류원으로부터의 전류에 의해 충전되는 용량 소자와,
   상기 구동 펄스의 온 레벨로부터 오프 레벨로의 변화로 상기 용량 소자의 충전 전하를 방전하는 방전 수단과,
   과전류 검출 전압의 기준 전압을 생성하는 절편 전압 생성 회로
   를 구비하고, 상기 구동 펄스의 온 레벨의 기간에, 상기 절편 전압 생성 회로로부터 출력되는 전압에 대하여, 상기 용량 소자에 인가하여 상기 가변 전류원으로부터의 전류에 의해 상기 용량 소자에 충전된 전압을 가하는 것을 특징으로 하는 전원 제어용 반도체 장치.
4. 제 3 항에 있어서, 상기 2차측으로부터의 출력 전압 검출 신호에 따른 전류를 생성하는 가변 전류원으로부터 흘려지는 전류의 크기에 따라 주파수가 가변으로 구성된 발진 회로를 가지고, 상기 스위칭 소자를 주기적으로 온으로 하는 타이밍을 부여하는 클록 신호를 발생시키는 클록 발생 회로를 구비하고,
   상기 과전류 검출 레벨 생성 회로가 구비하는 상기 가변 전류원은 상기 클록 발생 회로가 구비하는 상기 가변 전류원과 공통의 가변 전류원으로서 구성되어 있는 것을 특징으로 하는 전원 제어용 반도체 장치.

Images