CN109906556B - 具有校准电路的占空比控制器 - Google Patents

Abstract

根据校准逻辑的配置信号，占空比调节电路中的积分器具有由开关电流源阵列提供的可调充电电流。通过比较器比较积分器的斜坡电压与阈值电压，以产生一个输出时钟。可调电压参考产生一个参考电压，该参考电压可以通过校准逻辑的配置信号进行调整。参考电压被可调分压器分压，该可调分压器选择不同的部分参考电压用作阈值电压。在校准期间，校准逻辑反复升高参考电压或降低开关电流源阵列的充电电流，直到斜坡电压的峰值电压等于参考电压，零占空比开始检测器检测到输出时钟已停止脉冲。零占空比开始条件的配置信号被存储并用于正常运行。

Description

具有校准电路的占空比控制器

技术领域

本发明涉及同步，特别涉及占空比调整和校准。

背景技术

各种系统或各种系统之间的接口可能需要做重新同步或时钟调整。视频系统尤其可以受益于时间调整。最近，3D转换视频内容在各种设备上执行，例如手持式、头戴式显示器或更大的显示系统。这些设备可以使用片上系统(SOC)通过调整或调谐各种时钟来转换视频流。

即使当时钟同步到相同频率时，数据也可能会时钟错误。图1是调谐时钟以校正占空比误差的波形图。CLK的下降沿使DATA 1和DATA2都改变状态。但是，例如由于电路中传播延迟的差异，DATA1比DATA2快得多。DATA1和DATA2都在CLK的上升沿进行采样、锁存或时钟输入。DATA1更快变得稳定，允许在CLK的连续上升沿对BIT11、BIT12和BIT13进行采样。

但是，DATA2的较长传播延迟使其数据BIT21、BIT22在CLK的上升沿之后才变得稳定。如果使用CLK对DATA2进行采样，则可能捕获错误的数据。将发生同步失败。

可以调谐时钟以允许较慢的信号有更多时间完成传播。时钟频率保持不变，但调整占空比。在该示例中，CLK的上升沿被延迟，而CLK的上升沿保持恒定。得到的调谐时钟TUNED CLK与CLK有相同的频率和周期，但具有较小的占空比。CLK的上升沿被延迟时间T，以产生TUNED CLK。TUNED CLK的延迟上升时钟沿允许DATA2有更多时间传播并变得稳定，因此BIT21和BIT22被TUNED CLK成功捕获，但不被CLK捕获。

DATA2的较长延迟可能是由于产生DATA2的实际信号传播路径，或者可能是由于另一系统产生的信号定时，例如有时偏(skewed timing)的视频流。可以通过调整占空比来补偿这种时变(timing variance)。

可以使用一个积分器来生成具有可调占空比的调谐时钟。图2是调整占空比以产生一个调谐时钟的积分器的波形图。积分器可以有一个电荷泵，其对一个电容器进行充电和放电以产生三角波。INTEGRATOR波形是一个三角波。可以设置一个电压阈值THRESHOLD，与该三角波进行比较。当三角波形高于阈值时，则输出被驱动至高；否则输出被驱动至低。得到的输出OUT具有由积分器设定的相同频率，但是可以通过调节阈值的电压来调节占空比。降低阈值会导致占空比增加，因为更多的三角波高于阈值，导致输出OUT有更长的高脉冲。

虽然使用积分器来调整占空比很有用，但积分器通常对温度、电源电压和制造工艺的变化非常敏感。这种灵敏度会降低任何调谐时钟的精度。由于系统在运行期间会发热，或者由于负载变化导致电源波动，因此产生的调谐时钟可能会漂移，不再使其时钟边缘处于正确的时序位置。

同步失败可能会重新出现。

需要有一种具有可调占空比的时钟发生器。需要有一种调节时钟占空比的占空比控制器。需要有一种用于校准占空比控制器配置的校准电路，以更精确地调节占空比。

附图说明

图1是调谐一时钟以校正占空比误差的波形图。

图2是调整占空比以产生已调谐的时钟的积分器的波形图。

图3是占空比控制器的框图。

图4是占空比调节电路的波形图。

图5是由工艺偏差引起电压变化的波形图。

图6是突出显示校准以使VRAMP与参考匹配的波形图。

图7是校准后产生期望占空比的波形图。

图8是具有校准的占空比控制器的细节框图。

图9更详细地显示了开关电流源阵列。

图10是可调参考电压和可调电压分压器的示意图。

图11是零占空比开始检测器。

图12是图11的零占空比开始检测器的运行波形图。

图13是校准过程流程图。

图14是具有多个占空比调节电路的共享校准逻辑的框图。

具体实施方式

本发明涉及占空比控制器的改进。以下描述以使本领域普通技术人员能够制造和使用在特定应用及其要求的上下文中所提供的本发明。对本领域技术人员而言，对优选实施例的各种修改将是显而易见的，本发明定义的一般原理可以应用于其他实施例。因此，本发明并非旨在限于所示和所述的特定实施例，而是应被赋予与本发明披露的原理和新颖特征一致的最宽范围。

图3是占空比控制器的框图。占空比控制器10接收一个输入时钟IN，并产生具有相同频率、但具有已调整的占空比的输出时钟OUT。占空比调整电路30使用积分器产生三角波，该三角波与一个可变阈值电压进行比较以产生输出时钟OUT。

校准逻辑50检查输出时钟OUT以调整占空比调整电路30的配置。对占空比调整电路30配置的调整可包括：调整可变阈值的分量和调整积分器中的电流。这些配置调整可以跟踪温度和电源电压的变化，还可以解决工艺偏差。

图4是占空比调整电路的波形图。输入时钟IN控制积分器对电容器缓慢充电和快速放电，以产生三角形或锯齿形斜坡电压VRAMP。当IN为低电平时进行充电，IN的上升沿对电容器快速放电，使VRAMP降至地。

通过一个比较器，将可变阈值电压VTH与VRAMP进行比较。当VRAMP高于VTH时，OUT被驱动至高，否则OUT被驱动至低。OUTB是OUT的逆。

可以向下调节阈值电压VTH以增加OUT为高的时间，从而增加占空比。当向上调节VTH时，OUT为高脉冲的宽度减小，从而减小了占空比。

当输入时钟IN的占空比为50％时，可以在OUT上将占空比从50％调节到0％。占空比调整仅限于IN的低脉冲的一部分。但是，当需要大于50％的占空比时，逆输出OUTB可以用作输出时钟，因为当OUT从50％下降到0％时，OUTB就从50％增加到100％。根据需要可以使用多路复用器或时钟选择器(未示出)将OUT或OUTB连接到系统。

图5是由工艺偏差引起电压变化的波形图。斜坡电压VRAMP对于改变充电电流和电容的工艺偏差特别敏感。VRAMP在最大VRAMP16和最小VRAMP 18之间可以有一系列波形。

阈值电压对工艺偏差不太敏感，尤其是在使用带隙参考电压时。由于工艺偏差，阈值电压VTH可以从最大阈值12变化到最小阈值14。

对于一个典型或平均工艺，当VRAMP上升时，当典型VRAMP等于典型VTH时，出现输出时钟OUT的典型上升沿20。然而，工艺偏差导致在最大VRAMP 16越过最小阈值14的地方出现提前上升沿22。工艺偏差的另一极端组合导致在最小VRAMP 18越过最大阈值12的地方出现输出时钟OUT的推后上升沿24。

时钟OUT的提前上升沿22和推后上升沿24之间的范围可能很大。如果在这么宽的范围内无法满足时序(timing)，则可能需要减慢视频转换速度。性能会受损。

校准用于确定该特定电路的特定工艺偏差。一旦校准确定了工艺偏差，则可以调整占空比调节电路30(图3)的配置来补偿由校准逻辑50检测到的该工艺偏差。校准可以检测VRAMP在从最大VRAMP 16到最小VRAMP 18范围内的位置。然后缩小输出时钟OUT的上升沿从提前上升沿22到推后上升沿24的范围。

图6是突出显示校准以使VRAMP与参考匹配的波形图。在校准期间，输入时钟保持占空比在50％，但是阈值电压VTH被设置为一个参考电压VREF。VREF可以处于VTH变化范围的上限。在多个IN循环中，VRAMP的信号强度逐渐降低。通过降低积分器中充电电流的强度可以降低信号强度。电流较弱时，需要较长的时间给电容充电，且VRAMP的峰值电压降低。

首先，在输入时钟IN的下一个上升沿之前，VRAMP的峰值电压高于参考电压VREF，产生输出时钟OUT脉冲。由于信号强度逐渐降低，在相继的时钟周期内峰值电压降低，OUT脉冲宽度也相继减小，因为VRAMP有更少时间在参考电压VREF之上。

最终VRAMP的峰值电压等于VREF，OUT脉冲宽度达到零。OUT没有脉冲发生。这就是零占空比。检测到缺失的OUT脉冲，并向校准逻辑50发出零占空比开始条件的信号。当VRAMP的峰值电压等于参考电压VREF时，零占空比开始，使得占空比变为零。当检测到零占空比开始条件时，使用的信号强度或充电电流被校准逻辑50保存为一个参考条件，用于配置。

图7是校准后产生一个期望的占空比的波形图。用于产生零占空比开始条件的充电电流被保存作为一部分配置，并被应用于占空比调节电路30。因此，对于所有时钟周期，VRAMP的峰值电压等于VREF，如图7所示。

使用除数K将阈值电压VTH设置为VREF的分数，其中VTH＝VREF/K，其中K是1或更大。当K为1时，VTH为VREF，占空比为零占空比开始条件，输出占空比为零。通过选择满足以下公式的K值，可以将占空比调整到任何期望值：

DUTY_OUT＝0.5(1-1/K)

当OUT用于0％和50％之间的占空比时，或

DUTY_OUTB＝0.5(1+1/K)

当OUT用于50％和100％之间的占空比时。

系统设计者可以为一个典型过程选择期望的占空比，然后让校准逻辑50调整充电电流以自动补偿温度、电源电压和工艺偏差。校准逻辑50匹配积分器中的充电电流，以输出VRAMP的峰值电压，其等于参考电压VREF。

图8是具有校准的占空比控制器的细节框图。输入时钟IN输入到占空比控制器10，其产生一个占空比调节时钟OUT及其逆OUTB。系统可以在期望占空比小于50％时选择OUT，或在占空比大于50％时选择OUTB。

在校准程序期间，当输出时钟OUT脉冲缺失时，校准逻辑50检测到零占空开始条件。校准逻辑50调整配置设置，控制占空比调节电路30。这些配置设置控制开关电流源阵列60产生充电电流ID、控制可调电压参考70产生参考电压VREF、以及控制除数K，通过使用可调分压器80将参考电压VREF除以K，以产生阈值电压VTH。

当开关34断开时，开关电流源阵列60提供充电电流ID以对电容器36充电。当开关34闭合时，电容器36快速放电到地，并且来自开关电流源阵列60的任何充电电流也被分流到地。开关34可以吸收比充电电流ID大得多的电流。

开关电流源阵列60、开关34和电容器36一起用作积分器，以产生锯齿波形斜坡电压VRAMP(图7)。比较器32比较VRAMP和阈值电压VTH，在VRAMP高于VTH时将输出时钟OUT驱动至高，将OUTB驱动至低。当VRAMP低于VTH时，比较器32将OUT驱动至低，将OUTB驱动至高。

阈值电压VTH是由可调分压器80将参考电压VREF除以除数K而产生。来自校准逻辑50的一个或多个配置信号控制可调分压器80除以K。除数K可以通过配置信号而关联选择，配置信号可以是多路控制信号而不是一个K数值。

根据来自校准逻辑50的配置信号，可调电压参考70产生参考电压VREF。在校准期间，校准逻辑50可以调整这些配置信号，以调整VREF。当未检测到零占空开始时，校准逻辑50可以使用配置信号将VREF调高到可调电压参考70。

图9更详细地显示了开关电流源阵列。连接到电源VDD的电流源61提供一个恒定源电流IS给充电电流ID。该恒定电流IS是充电电流ID的最小值。其他电流源62-67通过开关52-57连接，在它们各自的开关52-57被配置信号CTL[5:0]闭合时将它们的电流添加到充电电流ID。配置信号CTL[5:0]由校准逻辑50产生，在校准序列成功完成时它们的最终值由校准逻辑50存储，以在校准周期之间的正常运行期间使用。

图10是可调电压参考和可调电压分压器的示意图。带隙参考发生器42提供一个稳定的偏压VBIAS，其相对独立于电源、温度和过程。当开关42-44闭合时，该带隙偏压VBIAS控制由电流源71-74从VDD产生的电流量。电流源71提供一个恒定的最小电流，而电流源72-74在其开关42-44闭合时添加电流。来自所有启用的电流源71-74的组合电流流过一系列电阻器81、82、......85、86到地。参考电压VREF是第一电阻器81顶部节点的电压，且包括通过所有串联电阻器81-86的所有IR电压降的总和。

校准逻辑50可以通过改变控制开关42-44的配置信号CTLV[2:0]来调节VREF。例如，当CTLV[2:0]为000时，开关42-44全部断开，且只有来自电流源71的电流流过一系列电阻器81、82、......85、86。这产生最低的电压降和最小值的VREF。当CTLV[2:0]为111时，开关42-44全部闭合，且来自电流源71-74的所有四个电流流过一系列电阻器81、82、......85、86。这个最大的组合电流产生最大电压降和最大值的VREF。

在校准期间，可调分压器80中的多路复用器88由校准逻辑50控制以选择其顶部输入，使得VREF连接到VTH。一旦校准完成，校准逻辑50将配置信号CTLM[4:0]驱动到对应于期望除数K的值。这些配置信号CTLM[4:0]被施加到多路复用器88的控制输入上，使多路复用器88选择其中一个输入连接到其输出阈值电压VTH。多路复用器88的输入是一系列电阻器81、82、......85、86之间的抽头节点，以及VREF。每个相继的多路复用器输入是在一系列电阻器81、82、......85、86的分压器中选择一个较小的电压值。例如，V1小于V32，且对应于一个大的除数K.

图11是零占空比开始检测器。当VRAMP峰值电压小于阈值电压VTH时出现零占空比开始条件，阈值电压VTH在校准期间被发送到参考电压VREF。出现零占空比开始时，输出时钟OUT的脉冲宽度缩小为零。该缺失的脉冲被图11的零占空比开始电路检测到。该零占空比开始检测器可以是校准逻辑50的一部分，或者校准逻辑50可以检查零占空比开始检测器的输出Q2。

输入时钟IN直接或间接地驱动本地时钟CLK。本地时钟CLK可以是略微延迟版本的相同频率的输入时钟IN。该时钟CLK被延迟线99延迟，并被反相器98反相，以产生延迟时钟DCLK，其重置第一触发器92。输出时钟OUT由反相器96反相，并施加到第一触发器92的时钟输入上。当OUT从高变为低时，第一触发器92的D输入的一个输入被钟控到其Q输出信号Q1。信号Q1被施加到第二触发器94的D输入上，其由CLK钟控。在CLK的上升沿，来自第一触发器92的Q1被钟控到第二触发器94的Q2。在正常运行期间，输出时钟OUT的连续脉冲导致两个触发器都被钟控，使Q1每个时钟周期都被钟控至高并重置至低，而Q2保持为高。但是，当缺失OUT脉冲时，Q1脉冲也将缺失，Q2将被钟控至低。Q2的低状态表示零占空开始条件。

图12是图11的零占空比开始检测器的运行波形图。CLK是延迟的输入时钟IN，延迟时钟DCLK是反相的延迟时钟。在校准期间，随着校准逻辑50调整配置信号CTL[5:0]以减小由开关电流源阵列60产生的充电电流ID，VRAMP的峰值电压相继降低。

只要VRAMP的峰值电压高于阈值(该阈值在校准期间通过多路复用器88选择顶部多路复用器输入而设置为等于参考电压VREF)，则占空比调节电路30中的比较器32产生输出时钟OUT脉冲。该OUT脉冲将一个高值钟控到第一触发器92，使Q1脉冲至高，直到由延迟时钟DCLK走低重置为止。

VRAMP的较低峰值电压产生越来越短的OUT和Q1脉冲，直到当VRAMP的峰值电压低于VREF时最终没有产生OUT脉冲。由于OUT不是脉冲的，Q1保持至低，第二触发器94将这个低Q1钟控到其Q2输出。低Q2向校准逻辑50发信号通知已检测到零占空开始条件。

图13是校准过程流程图。可以在设备通电时启动校准，也可以定期(例如每小时，每分钟或每秒)启动校准，此时间段是可编程的。校准也可以由外部事件启动，例如通过接收器检测大量错误，或温度监控器检测到温度变化，或者供电监控器检测到供电电压变化。

一旦启动校准过程100，在步骤102，校准逻辑50将VREF设置为其最小值，并将VTH设置为等于VREF。配置信号CTLV[2:0]被设置为断开开关42、43、44(图10)，使得仅有电流源71的电流流过分压器的一系列电阻器81、82、......85、86。该最小电流通过一系列电阻器81、82、......85、86产生最小电压降，和最小VREF。校准逻辑50还将配置信号CTLM[4:0]设置为一个值，使得多路复用器88选择VRERF以驱动VTH。

在步骤104，校准逻辑50还将充电电流ID设置为其最大值。校准逻辑50将配置信号CTL[5:0]设置为诸如111111的值，使得所有开关52-57(图9)都闭合。最大充电电流ID是来自电流源61-67的所有电流的总和。

在步骤106，例如使用图11的零占空比开始检测器，监视输出时钟OUT。在步骤108，当零占空比开始检测器的Q2下降到零时，就检测到零占空比开始条件。此时，VRAMP的峰值电压等于VREF，OUT脉冲缺失，或者太小而无法钟控进入触发器。在步骤108，当检测到零占空比开始时，然后在步骤116校准成功，可以存储最新设置的配置信号并将其设置为校准配置，用于占空比调节电路30的正常运行。

在步骤108，当尚未检测到零占空比开始时，则需要更多校准。在步骤112，当充电电流ID不是其最小值时，则校准逻辑50调整配置信号以减小充电电流，例如通过断开其中一个开关52-57来关闭其中一个电流源61-67。在步骤110，一旦减小充电电流ID，则VRAMP信号的信号强度减小，其峰值电压也减小。然后，在步骤106，校准逻辑50再次检查零占空比开始检测器的输出，在步骤108，如果仍未检测到零占空开始，那么当充电电流ID尚未达到其最小设置时(步骤112)，可以进一步减小充电电流(步骤110)。

在校准期间，当充电电流ID达到其最小设置(步骤112)，并且参考电压VREF未处于其最大设置时(步骤114)，则可以增加VREF(步骤122)，例如通过校准逻辑50调整配置信号CTLV[2:0]以闭合另一个开关42-44，从而使更多电流源72-74添加电流流过分压器的串联的电阻器81、82、...85、86，从而增加VREF。然后将充电电流重置为其最大设置(步骤104)，重新开始零占空比测试(步骤106、108)。

在校准期间，当充电电流ID达到其最小设置时(步骤112)，并且参考电压VREF也处于其最大设置(步骤114)，则不再可能进行配置调整，由于已经到达其调整限制，校准结束(步骤118)。可以激活一个错误处理程序。在尝试校准之前可以重新应用占空比调整电路30使用的最新配置。

图14是多个占空比调整电路共享校准逻辑的框图。校准逻辑250具有多个配置寄存器，每个配置寄存器存储一组配置信号CTL[5:0]、CTLV[2:0]和CTLM[4:0]，用于一个不同的占空比调整电路231-234。

占空比调整电路231接收输入时钟IN1并产生输出时钟OUT1及其逆OUT1B。占空比调整电路232接收输入时钟IN2并产生输出时钟OUT2及其逆OUT2B。占空比调整电路233接收输入时钟IN3并产生输出时钟OUT3及其逆OUT3B。占空比调节电路234接收输入时钟IN4并产生输出时钟OUT4及其逆OUT4B。

开关210选择OUT1、OUT2、OUT3、OUT4中的一个，用于输入到校准逻辑250中的零占空比开始检测器。校准逻辑250对所选的输出执行校准过程100(图13)并调整其配置设置，同时保持其他未选择的占空比调整电路231-234的配置设置。在任何一个时刻，校准逻辑250仅校准占空比调整电路231-234中的一个。

因此，可以在多个占空比调整电路231-234之间共享校准逻辑250的逻辑开销。共享校准逻辑250的占空比调整电路231-234的数量可以多于或少于四个。所有占空比调整电路231-234可以共享单个零占空比开始检测器(图11)，或者每个占空比调整电路231-234可以有其自己的零占空比开始检测器，其Q2通过开关210而不是其输出时钟OUT选择。

【替代实施例】

发明人还考虑了若干其他实施例。例如，虽然已经描述了50％占空比的输入时钟IN，但是输入时钟可以有不同的占空比，可以通过调整公式中的常数0.5来调整确定除数K的公式。

输入时钟IN、输出时钟OUT和时钟OUTB可以有不同的电压信号摆动。可以应用电平移位器来调节电压电平以维持期望的运行。

占空比选择的粒度可以通过可调分压器80中电阻器和多路复用器输入之间的抽头节点数来调整。随着增加更多电阻器和更多多路复用器输入，相邻占空比设置之间的步长降低了。串联的电阻器81、82、...85、86可以全部具有相同的电阻值，或者可以具有不同的电阻值。电流源71-74可以具有相同的电流值，或者可以具有不同的值，例如二进制加权值。可以在任何一个时间闭合开关42-44中的不止一个以允许更大的电流值和VREF。同样地，电流源62-67可以全部具有相同的电流值，或者可以具有不同的值，例如二进制加权值。可以在任何一个时间闭合开关52-57中的不止一个以允许更大的充电电流ID值。

校准信号可以以各种格式编码，或者可以是完全解码的，或各种组合。控制开关电流源阵列60、可调电压参考70和可调电压分压器80的信号比特的数量可以与示例不同。可以出于各种目的添加附加配置信息。

虽然零占空比开始条件已经被描述为导致输出时钟OUT脉冲缺失，但是OUT脉冲仍然可以存在，但是因为太小而窄以至于它不能被钟控到具有合适设置和保持时间的第一触发器92。零占空比开始条件不必是VRAMP峰值电压恰好等于VREF，但是当这些电压彼此接近时，例如在10mV内，就会发生零占空比开始条件。零占空比开始检测器可以检测峰值VRAMP和VREF何时彼此大致相等而不是彼此完全相等，校准仍然是有用的。不需要精确的零占空比开始检测。

使用具有占空比调整电路30的校准逻辑50可以改善各种系统。可以减少时钟信号上的抖动。可以减少显示器上的可见伪像和不稳定性。

开关34可以以n沟道晶体管来实施。通过开关34的电流可以是充电电流ID的十倍，或充电电流的一些其他倍数，或者可以选择为能够在一定时间内使电容器36放电，例如在时钟周期的1/10内。电流源可以实施为p沟道晶体管，其栅极连接到偏压。开关电流源阵列60和可调电压参考70中的开关可以是p沟道晶体管，或者可以是传输门，每个传输门有并联的p沟道晶体管与n沟道晶体管。可以通过选通偏压与开关控制信号来组合电流源和开关，以便在开关断开时关闭偏压。对于p沟道电流源晶体管，偏压可以由电源电压驱动以关闭p沟道电流源晶体管。其他实施也是可能的。

校准逻辑50可以用硬件实施，例如逻辑门和触发器、定序器，定制或半定制逻辑门、逻辑阵列等，或者可以用固件或软件或各种组合来实施。可以使用全差分信号而不是单端信号用于其他信号的时钟信号。

虽然已经显示了锯齿波或三角波的斜坡电压，但斜坡电压的形状可以变化并且仍然是有用的。锯齿波可以被认为是一种三角波。VRAMP的斜率不必是线性的，因为比较器是将VRAMP与阈值电压进行比较。

虽然已经显示积分器直接连接到比较器32的输入，但是可以在积分器节点和比较器输入节点之间的比较器输入上放置电容器或电阻器。该电阻器或电容器也可以被认为是比较器32的一部分。积分器可以有其他电路布置，可以使用更复杂的滤波器用于积分电容器。可以使用积分放大器或运算放大器。通过使用充电电流和放电电流或其中仅一个，将斜坡电压产生为三角波。如果对其他电路进行调整，可以使用线性或接近线性的斜坡，或其他波形。

另一种替代方案是峰值检测器电路，其后是ADC。ADC电路对峰值检测器的VRAMP信号峰值进行采样。采样的峰值以数字方式与VREF进行比较，然后如果峰值接近VREF则向校准逻辑发出信号。可以数字地定义比较余量。

虽然已经呈现了对电流流动和运行的描述，但这些是理论上的，理论可能是不完整的或甚至是不正确的。无论物理机制和理论解释如何，校准逻辑确实提供了更好的时钟边沿调整。特别是对于小型设备，电流可能以不寻常的方式流动并使用尚未彻底研究和理解的机制。电流可以是负电流而不是正电流，电流可以反向流动。在一些反相电路中，电流源可能是流入电流而不是流出电流。电源和地可以交换，以用于反相或互补电路布置。

虽然已经描述了二进制加权转换，但是可以替换为其他加权，例如十进制加权、素数加权(prime-weighted)或线性加权或八进制加权。数字值可以在这些其他数字系统中，例如八进制数而不是二进制数。

虽然已经描述了D型触发器，但是可以使用其他状态存储装置，例如JK触发器、SR锁存器等。可以根据需要通过交换反相和非反相输入或输出来添加逆，但不改变整体功能，因此可以认为是等同物。电阻和电容值可以以不同的模式变化。可以添加电容器、电阻器和其他滤波器元件。开关可以是n沟道晶体管、p沟道晶体管、或具有并联n沟道和p沟道晶体管的传输门、或更复杂的电路，无论是无源还是有源的、放大或非放大的。

可以在各个节点处添加附加组件，例如电阻器、电容器、电感器、晶体管等，还可以有寄生组件。可以使用额外的晶体管或以其他方式实现启用和禁用电路。可以添加传输门晶体管或传输门用于隔离。

可以添加反相或额外缓冲。可以在电路仿真或现场测试之后选择晶体管和电容器的最终尺寸。可以使用金属掩模选项或其他可编程组件来选择最终的电容器、电阻器或晶体管尺寸。电容器可以并联连接在一起以产生更大的电容器，这些电容器在几个电容器尺寸上具有相同的边缘或周边效应。

本发明的背景部分可以包含关于本发明的问题或环境的背景信息，而不是由其他人描述现有技术。因此，在背景技术部分中包含的内容并不是申请人对现有技术的承认。

本文描述的任何方法或过程是机器实现的或计算机实现的，旨在由机器、计算机或其他设备执行，不旨在没有机器辅助的情况下仅由人执行。产生的有形结果可以包括在诸如计算机监视器、投影设备、音频生成设备和相关媒体设备之类的显示设备上的报告或其他机器生成的显示，可以包括也是机器生成的硬拷贝打印输出。其他机器的计算机控制是另一个有形的结果。

所述的任何优点和益处可能不适用于本发明的所有实施例。通常，一个或多个单词的标签在单词“装置”之前。单词“装置”前面的单词是旨在便于参考权利要求元素的标签，并不意图表达结构上的限制。这种装置加功能的权利要求旨在不仅覆盖在此所述的用于执行该功能及其结构等同物的结构，而且覆盖等同的结构。例如，虽然钉子和螺钉具有不同的构造，但它们都具有等同的结构，因为它们都具有紧固功能。信号通常是电子信号，但也可以是光信号，例如可以通过光纤线传送。

为了说明和描述的目的，前面已经呈现了本发明实施例的描述。这并不意味着穷举或将本发明限制到所披露的确切形式。鉴于上述教义，许多修改和变化是可能的。本发明范围旨在不受限于该详述，而是受限于所附加的权利要求。

Claims (20)

1.一种占空比调节器，包括：

积分器，用于积分一充电电流以产生一斜坡电压，其周期由一输入时钟控制；

开关电流源阵列，用于产生所述充电电流，其中所述充电电流的大小由第一配置信号选择；

比较器，其比较所述斜坡电压和一阈值电压，当所述斜坡电压高于所述阈值电压时，所述比较器将一输出时钟驱动到第一逻辑状态，当所述斜坡电压低于所述阈值电压时，所述比较器将一输出时钟驱动到第二逻辑状态，所述第二逻辑状态与所述第一逻辑状态相反；

可调电压参考，其产生一参考电压，其中所述参考电压的幅度由第二配置信号选择；

可调分压器，其将所述参考电压除以一个除数以产生所述阈值电压，其中所述除数由第三配置信号确定；

零占空比开始检测器，当所述输出时钟在所述第一逻辑状态和所述第二逻辑状态之间停止脉冲时，所述零占空比开始检测器检查所述输出时钟并发出零占空比开始条件的信号；和

校准控制器，其通过调整所述第一和第二配置信号来执行校准，直到所述零占空比开始检测器发出所述零占空比开始条件的信号，当所述零占空比开始条件的信号发出时，所述校准控制器存储所述第一配置信号和第二配置信号，作为存储配置；

其中，在校准完成之后，所述校准控制器将所述存储配置中的所述第一配置信号发送到所述开关电流源阵列，并将所述存储配置中的所述第二配置信号发送到所述可调电压参考；

由此，通过校准检测所述零占空比开始条件来调节所述充电电流和所述参考电压。

2.根据权利要求1所述的占空比调节器，其中所述积分器还包括：

积分电容器，其用于积分所述充电电流以产生所述斜坡电压；

输入开关，其接收所述输入时钟，根据所述输入时钟对所述积分电容器放电。

3.根据权利要求2所述的占空比调节器，其中在校准期间，所述校准控制器设置所述第三配置信号以将所述除数设定为1；

其中在校准期间，所述阈值电压等于所述参考电压。

4.根据权利要求3所述的占空比调节器，其中在校准期间，所述校准控制器相继地调节所述第一配置信号以相继地减小所述充电电流，直到发出所述零占空比开始条件为止；

其中，在校准期间所述充电电流相继地减小。

5.根据权利要求4所述的占空比调节器，其中在校准期间，当所述充电电流达到充电电流的最小设置时，所述校准控制器调节所述第二配置信号以增加所述参考电压；

其中在校准期间，当所述充电电流达到最小设置时，增加所述参考电压。

6.根据权利要求5所述的占空比调节器，其中所述开关电流源阵列还包括：

多个阵列电流源，其产生多个阵列电流；

多个阵列开关，其耦合在所述多个阵列电流源和积分器节点之间，所述多个阵列开关用于选择所述多个阵列电流中的电流，以合并在一起而形成所述充电电流；

其中所述第一配置信号控制所述多个阵列开关以调节所述充电电流；

其中所述多个阵列开关、所述积分电容器和所述输入开关在所述积分器节点处连接在一起；

其中所述斜坡电压是所述积分器节点的一个电压。

7.根据权利要求6所述的占空比调节器，其中所述积分器节点直接连接到所述比较器的输入端，以将所述斜坡电压传导到所述比较器。

8.根据权利要求6所述的占空比调节器，其中所述可调电压参考还包括：

多个电流源，其接收一个偏压，其中所述偏压控制由所述多个电流源提供的电流；和

多个开关，其将所述多个电流源产生的电流连接到一个参考节点；

其中所述参考节点将所述可调电压参考连接到所述可调分压器；

其中由所述多个开关选择的所述多个电流源的电流在所述参考节点处组合并流过所述可调分压器；

其中所述参考节点的电压是所述参考电压。

9.根据权利要求8所述的占空比调节器，其中所述可调电压参考还包括：

带隙参考，其用于产生相对独立于温度和电源电压变化的所述偏压；

其中所述偏压控制由所述多个电流源提供的电流。

10.根据权利要求9所述的占空比调节器，其中所述可调分压器还包括：

多个电阻器，其串联连接在所述参考节点和地之间；

所述多个电阻器中的相邻电阻器之间的多个抽头节点；和

多路复用器，其有所述多个抽头节点和所述参考节点作为多路复用输入，其由所述第三配置信号控制，所述第三配置信号选择所述多路复用输入之一到输出，作为所述阈值电压。

11.根据权利要求10所述的占空比调节器，其中所述第三配置信号设置所述输出时钟的一个目标占空比，所述目标占空比通过校准来调节，以补偿温度、电源电压和工艺偏差。

12.根据权利要求11所述的占空比调节器，其中所述输入时钟有50％的占空比；

其中所述比较器还包括一个互补输出，其产生一个互补输出时钟，所述互补输出时钟是所述输出时钟的逻辑逆；

其中当目标占空比小于50％时，下游设备选择使用所述输出时钟；

其中当目标占空比大于50％时，下游设备选择使用所述互补输出时钟。

13.根据权利要求11所述的占空比调节器，其中所述输入时钟是用于同步输入视频流的一个时钟；

其中所述输出时钟是用于重新同步所述输入视频流的一个调谐时钟；

其中通过使用所述调谐时钟减少视频时序误差。

14.一种校准占空比控制器的方法，包括：

配置一个可调电压参考，以产生一个有最小值的参考电压；

配置一个可调分压器，以将所述参考电压传递到一个阈值电压；

配置一个开关电流源阵列，以产生一个有最大值的充电电流；

运行一个积分器，以根据一个输入时钟，使用所述充电电流对一个电容器充电和对电容器放电，以产生一个斜坡电压；

比较所述斜坡电压和所述阈值电压，当所述斜坡电压小于所述阈值电压时将一输出时钟驱动至第一状态，当所述斜坡电压小于所述阈值电压时将所述输出时钟驱动至第二状态；

当所述输出时钟在所述第一状态和第二状态之间停止脉冲时，监测所述输出时钟并发出零占空比开始条件的信号；

当所述零占空比开始条件的信号尚未发出时，相继减小所述充电电流直到达到最小充电电流；

当所述零占空比开始条件的信号尚未发出且达到所述最小充电电流时，相继增加所述参考电压；

当所述零占空比开始条件的信号尚未发出且达到所述最小充电电流，并且达到参考电压最大值时，发出校准限值的信号；

当所述零占空比开始条件的信号发出时，存储所述开关电流源阵列和所述可调电压参考的一个配置设置，并使用所述配置设置来运行所述占空比控制器以产生所述输出时钟；和

当所述零占空比开始条件的信号发出时，将一个目标配置设置应用于所述可调分压器，使所述可调分压器将所述参考电压除以一个除数K，以产生所述阈值电压，其中K大于1，其中所述目标配置设置确定所述输出时钟的一个目标占空比。

15.根据权利要求14所述的方法，其中配置所述可调电压参考还包括：将由校准逻辑产生的第一配置信号施加到所述可调电压参考，所述第一配置信号确定一个可调电流到所述可调分压器。

16.根据权利要求15所述的方法，其中配置所述开关电流源阵列还包括：将由校准逻辑产生的第二配置信号施加到所述开关电流源阵列，所述第二配置信号确定由所述开关电流源阵列产生并施加于所述积分器的所述充电电流。

17.根据权利要求16所述的方法，其中，当所述输出时钟在所述第一状态和第二状态之间停止脉冲时，监测所述输出时钟并发出所述零占空比开始条件的信号包括：

使用所述输出时钟将一个预定信号锁存到第一触发器；

使用一个延迟输入时钟重置所述第一触发器；

使用所述输入时钟，将所述第一触发器的输出时钟控到第二触发器；和

当所述第二触发器的输出在所述第一状态和第二状态之间变化时，发出所述零占空比开始条件的信号。

18.一种可选择的占空比时钟发生器，包括：

斜坡电压发生器，其产生一个斜坡电压，所述斜坡电压具有与一个输入时钟同步的三角波形；

信号强度调节器，其根据第一配置信号调节所述斜坡电压的峰值电压；

比较器，其比较所述斜坡电压和一个阈值电压，以产生一个输出时钟；

可调电压参考，其产生一个参考电压，所述参考电压由第二配置信号确定；

可调分压器，其将所述参考电压分压，以产生所述阈值电压，所述可调分压器将所述参考电压除以一个数量，所述数量由第三配置信号确定；

零占空比检测器，其检测一个校准端点在何时所述输出时钟具有零占空比，其中输出时钟脉冲的脉冲宽度不足以满足时序要求；和

校准逻辑，其在正常运行模式期间接收一个目标占空比并驱动所述第三配置信号，其值使得所述输出时钟具有所述目标占空比；

其中所述校准逻辑还包括用于执行校准程序以产生第一和第二校准信号的已校准集的装置，所述已校准集使所述零占空比检测所述校准端点；

其中所述校准逻辑在正常运行模式期间将所述第一校准信号的已校准集施加于所述信号强度调节器，并将所述第二校准信号的已校准集施加于所述可调电压参考；

由此校准所述目标占空比。

19.根据权利要求18所述的可选择的占空比时钟发生器，其中所述校准逻辑在校准程序期间将所述第三配置信号驱动到一个校准值，所述校准值使所述可调分压器驱动所述参考电压到所述比较器，代替所述阈值电压；

其中在校准程序期间，所述斜坡电压被校准到所述参考电压，同时在正常运行模式期间所述斜坡电压与所述阈值电压进行比较。

20.根据权利要求19所述的可选择的占空比时钟发生器，其中所述斜坡电压发生器还包括：

积分电容器，其在一个积分节点上产生所述斜坡电压；

放电开关，其根据所述输入时钟对所述积分电容器放电；

其中所述信号强度调节器还包括：

开关电流源阵列，其有多个电流源，所述多个电流源由所述第一配置信号选择性地启用，以调节一个充电电流到所述积分电容器。

Images