CN114371761A - 任意波形发生器输出信号电压摆幅的自校准电路及方法 - Google Patents
任意波形发生器输出信号电压摆幅的自校准电路及方法 Download PDFInfo
- Publication number
- CN114371761A CN114371761A CN202111514069.2A CN202111514069A CN114371761A CN 114371761 A CN114371761 A CN 114371761A CN 202111514069 A CN202111514069 A CN 202111514069A CN 114371761 A CN114371761 A CN 114371761A
- Authority
- CN
- China
- Prior art keywords
- calibration
- output
- ultra
- self
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 238000012360 testing method Methods 0.000 abstract description 7
- 238000005259 measurement Methods 0.000 abstract description 5
- 230000007613 environmental effect Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
本发明公开了一种任意波形发生器输出信号电压摆幅的自校准电路及方法，属于电子测试测量领域，该电路包括通道和FPGA，通道和FPGA之间连超高速比较器、可调精密电压源、超高速D触发器，超高速比较器的正、负信号输入端分别连通道信号输出端、可调精密电压源的电压输出端，超高速比较器的输出端连接超高速D触发器的时钟端，超高速D触发器的Q端直接连接到FPGA，FPGA还连接可调精密电压源的电压输入端。该方法将该电路内嵌在各任意波形发生器的通道电路上，通过FPGA控制可调精密电压源，根据校准电路形成是非判决，利用FPGA内的负反馈算法实现高精度的输出信号电压摆幅精密自动校准。本发明具有校准精度高、校准速度快、占用硬件资源少，环境适应性好等特点。
Description
技术领域
本发明属于电子测试测量领域，具体涉及一种任意波形发生器输出信号电压摆幅的自校准电路及方法。
背景技术
现有任意波形发生器在使用过程中，经常会遇到没有外部校准仪器的情景，在雷达测试、生物工程、计量测试等领域中，需要任意波形发生器各通道输出的信号电压摆幅精确有效，精确度一般从10μV级到1mV级不等。一般任意波形发生器各通道的输出信号，在未校准时，输出信号相位精度一般在10mV级到100mV级，因此需要对各通道输出信号电压摆幅进行自校准。
在自校准的过程中，其输出信号电压摆幅的自校准主要依赖高精度的ADC采集通道输出信号的摆幅和直流电平。当任意波形发生器的带宽提高到GHz以上时，采集通道输出信号的摆幅代价极大，主要是依赖在仪器内部设置高带宽精密ADC，这会大幅增加仪器复杂度和设计成本，降低仪器可靠性。且随着任意波形发生器带宽的增加，传统校准电路的准确性越发难以保障。
现有任意波形发生器电压摆幅自校准的最常用技术方案只有一种，就是在通道上增加高采样率高精度ADC，根据ADC反馈数据自动校准。其原理如图1所示，当校准开始时，由内部高采样率ADC采集各通道信号，送至FPGA，由FPGA通过ADC采集的数值，做一张电压修正值表单，写入波形发生时的滤波器，在任意波形发生器软件中做相应的增加或扣除即可。该方案相当于需要在任意波形发生器内部再集成了一个采集卡。这种校准的方法的好处是校准过程自动化程度高，且不需要外部高性能示波器或功率计的支持。但该放大校准的精度极为依赖高速高采样率ADC的测量精度，然而通常情况下，同样带宽的ADC精度实际上无法超过DAC的精度，所以现有任意波形发生器自校准电路的精度都较差。
综上所述，在各通道上增加高采样率高精度ADC，根据ADC反馈数据自动校准，其要想精密测得各通道输出信号摆幅的准确值，对高采样率高精度ADC的性能要求极高，其电路极其复杂，且该方案的校准精度直接相关于ADC的采样率、有效垂直分辨率，对于宽带任意波形发生器，其精度一般只能达到几十mV量级，对于更严格的校准要求，该方案的设计复杂度和工程实现难度都会成倍增加，而且成本也会剧烈升高，占用FPGA等硬件资源也会成倍增加。甚至导致整台仪器的校准电路硬件成本、占板面积超过主要信号发生电路。
发明内容
为了解决上述问题，本发明提出了一种任意波形发生器输出信号电压摆幅的自校准电路及方法，利用超高速比较器、可调精密电压源与超高速D触发器替代了原本昂贵而复杂的高采样率高精度ADC，采用一种结构简单的电路内嵌在各任意波形发生器的通道电路上，可以完成高精度的通道输出信号电压摆幅精密自校准功能。
本发明的技术方案如下：
任意波形发生器输出信号电压摆幅的自校准电路，包括通道和FPGA，通道和FPGA之间连接超高速比较器、可调精密电压源、超高速D触发器；超高速比较器的正、负信号输入端分别连接通道信号输出端、可调精密电压源的电压输出端，超高速比较器的输出端连接超高速D触发器的时钟端，超高速D触发器的Q端直接连接到FPGA，FPGA还连接可调精密电压源的电压输入端。
优选地，超高速比较器输出的最小脉冲信号宽度为80ps。
优选地，超高速D触发器的时钟输入端敏感到的时钟脉冲信号宽度为75ps。
优选地，对输出信号摆幅的校准采用简单的数字域是非判断，通过FPGA对可调精密电压源进行控制，根据校准电路形成的是非判决，利用FPGA内的负反馈算法实现自动校准。
任意波形发生器输出信号电压摆幅的自校准方法，采用如上所述任意波形发生器输出信号电压摆幅的自校准电路，具体包括如下步骤：
S1.将需要校准的通道通过继电器选通接入自校准电路，进入同步校准环节；
S2.设置通道的信号输出类型、直流偏移量、初始频率值、输出摆幅；
S3.设置可调精密电压源的初始值；
S4.FPGA利用内部工作时钟，每个工作时钟上升沿先对超高速D触发器复位清零，再读取超高速D触发器Q端口的输出电平，若输出电平为低，则降低可调精密电压源的电压值；
S5.重复S4，直到读取超高速D触发器Q端口的输出电平变为高，记录此时可调精密电压源的电压值为V1；
S6.继续重复S4，直到读取超高速D触发器Q端口的输出电平再次变为低，记录此时通道设置的相位为V2；
S7.由Vpp＝V1+V2得到此时输出信号电压摆幅的真实值Vpp，写入对应校准参数表；
S8.增加频率，重复步骤S2-S7，直到扫频整个带宽，各频点对应的校准参数表都相应写入；
S9.退出同步校准环节，将通道通过继电器选通接入正常工作状态。
优选地，步骤S2中，通道信号的输出类型包括但不限于正弦波、锯齿波、方波、脉冲串。
本发明所带来的有益技术效果：
利用超高速比较器、可调精密电压源与超高速D触发器替代了原本昂贵而复杂的高采样率高精度ADC，使其对电压摆幅的自校准时，无需外部测试仪器，无需高采样率ADC，成本低；在保证同步校准精度的前提下，显著节省校准时间，在ms级时间内实现单次同步校准；提升了同步校准精度，达到ps级；整体电路结构简单，无需占用过多硬件资源，功耗低；适用于所有任意波形发生器通道设计，应用范围广。另外，采用平均法自动计算电压摆幅可以回避超高速比较器实际所能输出的最小脉冲信号宽度不确定的问题，自动补偿了温度或环境变化引起的电路参数漂移，可以将校准精度大幅提高到百μV量级，且在保证各校准精度的同时，大幅提高了校准效率。
附图说明
图1为现有技术基于高采样率ADC的同步校准电路的原理框图；
图2为本发明任意波形发生器输出信号电压摆幅的自校准电路原理框图；
图3为本发明实施例1以正弦波为例对超高速比较器与超高速D触发器的高精度相位差检测技术进行说明的原理图。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细说明：
本发明提出了一种基于高精度比较器和高精度可调电压源的简单电路，将原有输出信号摆幅的校准，从基于模拟域的精密电压测量转换为简单的数字域是非判断，通过FPGA对高精度可调电压源的控制，根据校准电路形成的是非判决，利用FPGA内的负反馈算法实现自动校准。能有效的解决任意波形发生器输出信号电压摆幅校准过程中的校准精度、校准效率、成本控制等技术难题。
如图2所示，一种任意波形发生器输出信号电压摆幅的自校准电路，包括通道和FPGA，在通道和FPGA之间连接超高速比较器、可调精密电压源、超高速D触发器，超高速精密比较器的正、负信号输入端分别连接通道输出信号、可调精密电压源的电压输出端，超高速比较器的输出端连接超高速D触发器的时钟端，D触发器的Q端直接连接到FPGA。
该电路的核心是采用高速比较器与D触发器完成通道间相位差的精密测量，并完成同步电压摆幅的自校准。即，由采用超高速比较器与D触发器组成全数字化电路，测试任意波形发生器通道间相位差；FPGA只需对D触发器Q端输出电平进行简单监测，即可明确通道间的同步状态；通过全数字化电路实现电路的自动校准，无需人工和软件干预，自动补偿温度或环境变化引起的电路参数漂移。
一种任意波形发生器输出信号电压摆幅的自校准方法，采用上述任意波形发生器输出信号电压摆幅的自校准电路，具体包括如下步骤：
S1.将需要校准的通道通过继电器选通接入自校准电路，进入同步校准环节；
S2.设置通道的信号输出类型、直流偏移量、初始频率值、输出摆幅；其中，通道信号的输出类型包括但不限于正弦波、锯齿波、方波、脉冲串；
S3.设置可调精密电压源的初始值；
S4.FPGA利用内部工作时钟，每个工作时钟上升沿先对超高速D触发器复位清零，再读取超高速D触发器Q端口的输出电平，若输出电平为低，则降低可调精密电压源的电压值；
S5.重复S4，直到读取超高速D触发器Q端口的输出电平变为高，记录此时可调精密电压源的电压值为V1；
S6.继续重复S4，直到读取超高速D触发器Q端口的输出电平再次变为低，记录此时通道设置的电压值为V2；
S7.由Vpp＝V1+V2得到此时输出信号电压摆幅的真实值Vpp，写入对应校准参数表；
S8.增加频率，重复步骤S2-S7，直到扫频整个带宽，各频点对应的校准参数表都相应写入；
S9.退出同步校准环节，将通道通过继电器选通接入正常工作状态。
实施例1
下面以输出波形为“正弦波”为例，对本发明电路及方法进行详细说明，具体步骤如下：
1.首先进入同步校准环节，将需要校准的通道1通过继电器选通接入电压校准电路。
2.设置通道1的信号类型为正弦波连续输出，直流偏移为0V。一般初始设置正弦波频率1MHz，输出摆幅500mV，这样其输出电压范围约为±250mV。
3.设置可调精密电压源的初始值为+350mV，这样两者差值约为100mV，大于一般任意波形发生器通道校准前最大幅度偏差值。
4.FPGA利用内部工作时钟，每个工作时钟上升沿先对超高速D触发器复位清零，再读取D触发器Q端口的输出电平，若为低，则将可调精密电压源的电压值降低，一般以0.05mV为步进。
5.重复步骤4，直到读取D触发器Q端口的输出电平变为高，记录此时可调参考电压源的电压值为V1。
6.继续重复步骤4，直到读取D触发器Q端口的输出电平再次变为低，记录此时通道1设置的电压值为V2。
7.取Vpp＝(V1+V2)，则Vpp即为此时输出信号电压摆幅的真实值；将该值计为1MHz正弦波幅度值，写入校准参数表。
8.将正弦波频率增加为2MHz，重复步骤2-7。将该值计为2MHz正弦波幅度值，写入校准参数表。
9.以此类推，以1MHz为步进，扫频整个带宽，写入各频点对应的校准参数表。
10.退出同步校准环节，将通道1通过继电器选通接入正常工作状态。
实施例2
下面再以输出波形为“方波”为例，对本发明电路及方法进行详细说明，具体步骤如下：
1.首先进入同步校准环节，将需要校准的通道2通过继电器选通接入电压校准电路。
2.设置通道2的信号为方波连续输出，直流偏移为0V。一般初始设置方波频率1MHz，输出摆幅500mV，这样其输出电压范围约为±250mV。
3.设置可调精密电压源的初始值为+350mV，这样两者差值约为100mV，大于一般任意波形发生器通道校准前最大幅度偏差值。
4.FPGA利用内部工作时钟，每个工作时钟上升沿先对超高速D触发器复位清零，再读取D触发器Q端口的输出电平，若为低，则将可调精密电压源的电压值降低，一般以0.05mV为步进。
5.重复步骤4，直到读取D触发器Q端口的输出电平变为高，记录此时可调参考电压源的电压值为V1。
6.继续重复步骤4，直到读取D触发器Q端口的输出电平再次变为低，记录此时通道2设置的电压值为V2。
7.取Vpp＝(V1+V2)，则Vpp即为此时输出信号电压摆幅的真实值；将该值计为1MHz方波幅度值，写入校准参数表。
8.将方波频率增加为2MHz，重复步骤2-7。将该值计为2MHz方波幅度值，写入校准参数表。
9.以此类推，以1MHz为步进，扫频整个带宽，写入各频点对应的校准参数表。
10.退出同步校准环节，将通道通过继电器选通接入正常工作状态。
本发明创新性地利用超高速比较器、可调精密电压源与超高速D触发器替代了原本昂贵而复杂的高采样率高精度ADC。
下面再以“正弦波”为例，对本发明的关键技术点原理进行说明：
本发明实质上是一种基于超高速比较器、可调精密电压源与D触发器的高精度信号摆幅检测技术。所采用的超高速比较器实际所能输出的最小脉冲信号宽度约为80ps左右，超高速D触发器的时钟输入端实际能敏感到的时钟脉冲信号宽度约为75ps左右。
当校准开始时，由于精密电压源的电压要大于正弦波信号波峰，所以比较器输出信号常低，D触发器不工作，如图3中状态1所示。
当精密电压源的电压逐步降低至低于正弦波信号波峰时，超高速比较器处于正常工作状态，周期性发出脉冲信号。将此脉冲信号送给超高速D触发器的时钟输入端，则FPGA对该D触发器复位清零后，在该脉冲信号的作用下，每个脉冲的上升沿，都会将D触发器的D端高电平传输到Q端输出，Q端输出电平会维持在常高状态。如图3中状态2和状态3所示。
继续向下逐步降低精密电压源的电压，至某个时刻，精密电压源的电压会低于正弦波的波谷，当这个量足够多的时候，超高速比较器输出会进入逻辑常高，比较器输出端的脉冲信号消失，FPGA对D触发器复位清零后，Q端输出电平会维持在常低状态。记录此时电压值为V2。如图3中状态4所示。
由于在某个温度下，某个批次的超高速比较器所能输出的最小脉冲信号宽度是不变的，所以，V1点漏检波峰的一小段电压与V2点越过波谷的一小段电压正好互相抵消，不用计入对输出信号电压摆幅的影响。
取Vpp＝(V1+V2)，则Vpp即为此时输出信号电压摆幅的真实值。用这种方法可以回避超高速比较器实际所能输出的最小脉冲信号宽度不确定的问题，自动补偿了温度或环境变化引起的电路参数漂移。
考虑到本方案中，FPGA发送复位清零信号后，只需要回读D触发器Q端的电平状态，因此占用FPGA内部电路资源极少，检测速度极快。且在实际测试过程中，该校准方法所能实现的校准精度相关于超高速比较器实际所能输出的最小脉冲信号宽度，其最高精度约为比较器最小输出脉宽的±2％，即±4ps左右，转换为电压不准确度，在10mV摆幅的信号上，其校准精度可达2.5μV左右。
FPGA完成一个频点的校准测试时间约为300μs，以1MHz为步进，将一个2GHz宽带任意波形发生器通道校准完毕的次数约为2000次左右，两通道间校准时间约为300μs×2000＝0.6s，过程中无需上位机软件干预，也无需人工操作，效率极高。
当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。
Claims (6)
1.任意波形发生器输出信号电压摆幅的自校准电路，包括通道和FPGA，其特征在于，通道和FPGA之间连接超高速比较器、可调精密电压源、超高速D触发器；超高速比较器的正、负信号输入端分别连接通道信号输出端、可调精密电压源的电压输出端，超高速比较器的输出端连接超高速D触发器的时钟端，超高速D触发器的Q端直接连接到FPGA，FPGA还连接可调精密电压源的电压输入端。
2.根据权利要求1所述任意波形发生器输出信号电压摆幅的自校准电路，其特征在于，所述超高速比较器输出的最小脉冲信号宽度为80ps。
3.根据权利要求1所述任意波形发生器输出信号电压摆幅的自校准电路，其特征在于，所述超高速D触发器的时钟输入端敏感到的时钟脉冲信号宽度为75ps。
4.根据权利要求1所述任意波形发生器输出信号电压摆幅的自校准电路，其特征在于，对输出信号摆幅的校准采用简单的数字域是非判断，通过FPGA对可调精密电压源进行控制，根据校准电路形成的是非判决，利用FPGA内的负反馈算法实现自动校准。
5.任意波形发生器输出信号电压摆幅的自校准方法，其特征在于，采用如权利要求1-4任意一项所述任意波形发生器输出信号电压摆幅的自校准电路，具体包括如下步骤：
S1.将需要校准的通道通过继电器选通接入自校准电路，进入同步校准环节；
S2.设置通道的信号输出类型、直流偏移量、初始频率值、输出摆幅；
S3.设置可调精密电压源的初始值；
S4.FPGA利用内部工作时钟，每个工作时钟上升沿先对超高速D触发器复位清零，再读取超高速D触发器Q端口的输出电平，若输出电平为低，则降低可调精密电压源的电压值；
S5.重复S4，直到读取超高速D触发器Q端口的输出电平变为高，记录此时可调精密电压源的电压值为V1；
S6.继续重复S4，直到读取超高速D触发器Q端口的输出电平再次变为低，记录此时通道设置的相位为V2；
S7.由Vpp＝V1+V2得到此时输出信号电压摆幅的真实值Vpp，写入对应校准参数表；
S8.增加频率，重复步骤S2-S7，直到扫频整个带宽，各频点对应的校准参数表都相应写入；
S9.退出同步校准环节，将通道通过继电器选通接入正常工作状态。
6.根据权利要求5所述任意波形发生器输出信号电压摆幅的自校准电路，其特征在于，所述步骤S2中，通道信号的输出类型包括但不限于正弦波、锯齿波、方波、脉冲串。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111514069.2A CN114371761A (zh) | 2021-12-13 | 2021-12-13 | 任意波形发生器输出信号电压摆幅的自校准电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111514069.2A CN114371761A (zh) | 2021-12-13 | 2021-12-13 | 任意波形发生器输出信号电压摆幅的自校准电路及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114371761A true CN114371761A (zh) | 2022-04-19 |
Family
ID=81139413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111514069.2A Pending CN114371761A (zh) | 2021-12-13 | 2021-12-13 | 任意波形发生器输出信号电压摆幅的自校准电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114371761A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024000910A1 (zh) * | 2022-06-29 | 2024-01-04 | 长鑫存储技术有限公司 | 数据输入校验方法及数据输入校验结构 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE641479A (zh) * | 1962-12-18 | 1964-04-16 | ||
| EP0070086A2 (en) * | 1981-05-07 | 1983-01-19 | Cambridge Consultants Limited | Digital-to-analogue converter which can be calibrated automatically |
| CN1846141A (zh) * | 2003-09-09 | 2006-10-11 | 株式会社爱德万测试 | 校准比较器电路 |
| US20090289666A1 (en) * | 2008-05-22 | 2009-11-26 | John Kump | Direct digital synthesis frequency synthesizer and associated methods |
| CN203482170U (zh) * | 2013-09-27 | 2014-03-12 | 北京无线电计量测试研究所 | 一种基于超高速电压比较器的超快脉冲产生电路 |
| CN106292837A (zh) * | 2016-07-26 | 2017-01-04 | 中国电子科技集团公司第四十研究所 | 一种任意波形发生器幅度校准数据的调用方法 |
| CN106603075A (zh) * | 2016-11-18 | 2017-04-26 | 中国电子科技集团公司第四十研究所 | 一种多adc高速交叉采样校准装置及校准方法 |
| CN107239052A (zh) * | 2017-05-23 | 2017-10-10 | 中国电子科技集团公司第四十研究所 | 一种基于fpga实现的触发电平自动校准方法 |
| CN109906556A (zh) * | 2019-01-22 | 2019-06-18 | 香港应用科技研究院有限公司 | 具有校准电路的占空比控制器 |
| CN110658884A (zh) * | 2019-09-24 | 2020-01-07 | 山东浪潮人工智能研究院有限公司 | 一种基于fpga多通道信号发生器波形同步方法及系统 |
| CN110855290A (zh) * | 2019-11-12 | 2020-02-28 | 中电科仪器仪表有限公司 | 一种自动同步任意波形发生器输出通道的电路及方法 |
| CN112506266A (zh) * | 2020-12-01 | 2021-03-16 | 珠海格力电器股份有限公司 | 芯片时钟源的计时校准方法、装置及带有时钟源的芯片 |
| US20210336628A1 (en) * | 2020-04-28 | 2021-10-28 | Lake Shore Cryotronics, Inc. | Hybrid digital and analog signal generation systems and methods |
-
2021
- 2021-12-13 CN CN202111514069.2A patent/CN114371761A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE641479A (zh) * | 1962-12-18 | 1964-04-16 | ||
| EP0070086A2 (en) * | 1981-05-07 | 1983-01-19 | Cambridge Consultants Limited | Digital-to-analogue converter which can be calibrated automatically |
| CN1846141A (zh) * | 2003-09-09 | 2006-10-11 | 株式会社爱德万测试 | 校准比较器电路 |
| US20090289666A1 (en) * | 2008-05-22 | 2009-11-26 | John Kump | Direct digital synthesis frequency synthesizer and associated methods |
| CN203482170U (zh) * | 2013-09-27 | 2014-03-12 | 北京无线电计量测试研究所 | 一种基于超高速电压比较器的超快脉冲产生电路 |
| CN106292837A (zh) * | 2016-07-26 | 2017-01-04 | 中国电子科技集团公司第四十研究所 | 一种任意波形发生器幅度校准数据的调用方法 |
| CN106603075A (zh) * | 2016-11-18 | 2017-04-26 | 中国电子科技集团公司第四十研究所 | 一种多adc高速交叉采样校准装置及校准方法 |
| CN107239052A (zh) * | 2017-05-23 | 2017-10-10 | 中国电子科技集团公司第四十研究所 | 一种基于fpga实现的触发电平自动校准方法 |
| CN109906556A (zh) * | 2019-01-22 | 2019-06-18 | 香港应用科技研究院有限公司 | 具有校准电路的占空比控制器 |
| CN110658884A (zh) * | 2019-09-24 | 2020-01-07 | 山东浪潮人工智能研究院有限公司 | 一种基于fpga多通道信号发生器波形同步方法及系统 |
| CN110855290A (zh) * | 2019-11-12 | 2020-02-28 | 中电科仪器仪表有限公司 | 一种自动同步任意波形发生器输出通道的电路及方法 |
| US20210336628A1 (en) * | 2020-04-28 | 2021-10-28 | Lake Shore Cryotronics, Inc. | Hybrid digital and analog signal generation systems and methods |
| CN112506266A (zh) * | 2020-12-01 | 2021-03-16 | 珠海格力电器股份有限公司 | 芯片时钟源的计时校准方法、装置及带有时钟源的芯片 |
Non-Patent Citations (1)
| Title |
|---|
| 刘存礼;魏光辉;王书平;: "高稳定度可控高压脉冲源设计与实现", 河北大学学报(自然科学版), no. 1, 25 October 2007 (2007-10-25) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024000910A1 (zh) * | 2022-06-29 | 2024-01-04 | 长鑫存储技术有限公司 | 数据输入校验方法及数据输入校验结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108471313A (zh) | 一种基于数模混合信号的tiadc系统校准方法 | |
| CN106533443B (zh) | 一种高速动态比较器失调电压校准电路 | |
| CN107643445B (zh) | 基于高速比较器和rc积分电路的幅度测量方法及系统 | |
| CN114371761A (zh) | 任意波形发生器输出信号电压摆幅的自校准电路及方法 | |
| CN105680860B (zh) | 提高单片机模数转换精度的电路和方法 | |
| CN207164127U (zh) | 一种数字输出的电压峰值检测电路 | |
| CN107483051B (zh) | 基于直接数字化测量和处理的精密频率改正器 | |
| CN201540331U (zh) | 多通道高精度同步测频装置 | |
| CN110324041A (zh) | 一种宽带交叉采样系统通道失配估计方法 | |
| CN110058087A (zh) | 一种强抗干扰超低功耗的全差分结构微小电容检测芯片 | |
| CN201947233U (zh) | 基于高性能内插数字式补偿电路的高精度延时同步机 | |
| CN103176497A (zh) | 一种比较器失调电压补偿电路及补偿方法 | |
| CN108593723A (zh) | 一种基于时序法的ad7746电容采集系统 | |
| CN111262561A (zh) | 一种比较器的亚稳态检测电路 | |
| CN114047683B (zh) | 一种基于正交采样内插的时间间隔测量方法和装置 | |
| CN108398590A (zh) | 一种数字输出的电压峰值检测电路 | |
| CN203164811U (zh) | 一种比较器失调电压补偿电路 | |
| CN110855290B (zh) | 一种自动同步任意波形发生器输出通道的电路及方法 | |
| CN205720429U (zh) | 一种基于高稳定度宽基准脉冲的精密频率测量装置 | |
| CN220105530U (zh) | 一种时间测量和电压信号采集装置 | |
| CN116500331B (zh) | 低频交流电压精密差分测量系统及测量方法 | |
| Feng et al. | Research on the Relationship between Phase Synchronization and Frequency Stability in Atomic Clock Circuit | |
| Geng et al. | Different frequency synchronization theory and its frequency measurement practice teaching innovation based on Lissajous figure method | |
| CN114608627B (zh) | 一种基于过象限检测的高精度大量程相位测量系统 | |
| CN202974478U (zh) | 一种智能隔离温度变送器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |