KR20170101316A

KR20170101316A - 동기 정류식 스위칭 컨버터

Info

Publication number: KR20170101316A
Application number: KR1020177023602A
Authority: KR
Inventors: 타츠야 카와바타; 유스케 오다
Original assignee: 가부시키가이샤 산샤덴키세이사쿠쇼
Priority date: 2015-03-26
Filing date: 2015-11-24
Publication date: 2017-09-05
Also published as: TWI590576B; KR101843793B1; JPWO2016151943A1; CN107408890B; WO2016151943A1; TW201637341A; CN107408890A; JP6193529B2; SG11201706950UA

Abstract

동기 정류식 스위칭 컨버터는 트랜스의 2차측에 연결되는 동기 정류 회로와, 1차측 스위칭 회로 및 상기 동기 정류 회로를 샘플 타이밍마다 ON/OFF 제어하는 제어 회로를 구비한다. 상기 제어 회로는 리액터 전류 검출 센서의 검출값과 소정의 임계값을 비교하여, 상기 검출값이 상기 임계값 이하로 되었을 때에 상기 동기 정류 소자의 동작을 정지시키기 위한 게이트 차단 신호를 출력하는 게이트 차단 수단과, 상기 검출 센서의 검출값에 따라 상기 리액터 전류의 감소가 일정 이상인 것을 검출하였을 때, 상기 게이트 차단 수단으로 상기 검출 센서의 금회 샘플의 검출값과 상기 소정의 임계값을 비교할 때에, 이들 중 어느 하나를 상기 검출 센서의 검출값의 이력을 참조하여 보정하는 보정 수단을 구비한다.

Description

동기 정류식 스위칭 컨버터

본 발명은 트랜스 2차측에 정류 소자로서 FET를 사용한 동기 정류식 스위칭 컨버터, 특히 그 제어 회로에 관한 것이다.

트랜스 1차측에 스위칭 회로를 연결하고 2차측에 정류 회로를 연결한 스위칭 컨버터 중에 정류 회로로서 FET를 사용한 동기 정류 회로식인 것이 있다.　이 동기 정류식 스위칭 컨버터는 FET의 ON 저항이 다이오드의 도통 저항에 비해 낮기 때문에 열 손실이 적어져 효율이 향상된다는 장점이 있다.

도 1은 이 동기 정류식 스위칭 컨버터의 개략 회로도이다.

트랜스(Tr) 1차측에는 FET 소자(Q1, Q2)를 포함한 스위칭 회로(예를 들면, 2-스위치 포워드 스위칭 회로)가 연결되고, 2차측에는 2개의 FET소자(Q3, Q4)가 연결된다. 제1 FET소자(Q3)는 정류측의 FET 소자이며, 제2 FET 소자(Q4)는 환류측의 FET소자이다. 이 제1, 제2 FET 소자(Q3, Q4)가 종래의 다이오드를 대신하여 ON/OFF 함으로써 부하측에 전력을 공급한다. 이러한 FET 소자(Q3, Q4)의 부하측에는 리액터(L), 콘덴서(C)로 이루어진 평활 회로가 연결되고, 리액터(L)에는 직렬로 리액터 전류 검출 센서(SH)가 연결되며, 이 전류 검출 센서(SH)의 출력이 제어부로 귀환한다. 상기 출력은 정전류 제어를 위해 FET 소자(Q1, Q2)의 ON/OFF 타이밍을 결정하는 데 사용되며, 또한 동기 정류를 위해 FET 소자(Q3, Q4)의 ON/OFF 타이밍을 결정하는 데 사용된다.

도 2는 상기 컨버터의 일부 타이밍 차트를 나타낸다.

V(Q3)는 FET 소자(Q3)의 양단 전압, V(Q4)는 FET 소자(Q4)의 양단 전압, I는 리액터(L)에 흐르는 리액터 전류이다.

부하가 일정한 크기일 때는 트랜스(Tr)의 2차측에 양의 전압이 발생하면, 트랜스(Tr)의 2차측→리액터(L)→콘덴서(C)→FET 소자(Q3)→트랜스(Tr)의 2차측으로 전류가 흐른다. 또한, 트랜스(Tr)의 2차측에 음의 전압이 발생하면, 리액터(L)→콘덴서(C)→FET 소자(Q4)→리액터(L)로 환류 전류가 흐른다. FET 소자(Q3, Q4)는 상기의 전류 주기(current cycle)에 동기화되어 ON/OFF 제어된다. FET 소자(Q3, Q4)가 ON일 때는 그 ON 저항이 다이오드 도통 저항에 비해 작기 때문에 손실이 적고, 그 결과 효율이 향상된다.

리액터 전류는 스위칭에 의한 리플을 포함한, 도 2에 나타낸 바와 같은 파형이 되지만, 도 2의 P로 나타낸 바와 같이 부하가 경부하 내지 무부하 상태가 되어 리액터 전류가 감소하여 제로에 가까워지면, 리액터 전류는 플러스 방향과 마이너스 방향의 극성이 변화하는 불연속 전류가 된다. 이때 리액터 전류가 마이너스가 되는 타이밍에서, 즉 리액터(L)→FET 소자(Q4)→콘덴서(C)→리액터(L)로 전류가 흐르는 타이밍에서 FET 소자(Q4)가 OFF 되면, 리액터(L)의 축적 에너지에 의해 FET 소자(Q4)의 양단에 과대한 서지 전압(Vs)이 발생하여 FET 소자(Q4)의 파괴에 이를 수 있다.

그러므로 종래의 동기 정류식 스위칭 컨버터로서 리액터(L)→FET 소자(Q4)→콘덴서(C)→리액터(L)로 전류가 흐르지 않도록 이 경로에 다이오드를 직렬로 연결한 것이 제안되었다(특허 문헌 1).　이 회로에서라면 리액터(L)→FET 소자(Q4)→콘덴서(C)→리액터(L)로 전류가 흐르지 않기 때문에 상기의 문제가 해결된다.

일본 특허공개공보 특개평 11-146650호

그러나 상기 선행 예와 같이, 리액터 전류가 환류측 FET 소자를 통해 역방향으로 흐르지 않도록 하기 위해 다이오드를 연결하는 회로에서는 다이오드에서의 손실을 무시할 수 없는 바, FET 소자(Q3, Q4)를 사용함에 따른 효율성 향상이라는 이점이 상쇄된다.

본 발명의 목적은 높은 효율을 유지하면서, 급격한 부하 변동이 발생한 경우의 경부하일 때나 무부하일 때에 FET 소자에 서지 전압이 발생하지 않는 동기 정류식 스위칭 컨버터를 제공하는 데 있다.

본 발명의 동기 정류식 스위칭 컨버터는 트랜스와, 이 트랜스 1차측에 연결되어 직류 전원을 스위칭하는 스위칭 회로와, 상기 트랜스의 2차측에 직렬로 연결되는 정류측 FET 소자와 병렬로 연결되는 환류측 FET 소자로 이루어진 동기 정류 소자를 포함하는 동기 정류 회로와, 이 동기 정류 회로의 출력측에 연결되는 리액터 및 콘덴서로 이루어진 평활 회로와, 상기 리액터 전류의 검출 센서와, 상기 검출 센서의 검출값에 따라 상기 스위칭 회로와 상기 정류측 FET 소자 및 환류측 FET 소자를 샘플 타이밍마다 ON/OFF 제어하는 제어 회로를 구비하는 동기 정류식 스위칭 컨버터로서,　

본 발명의 상기 제어 회로는　

　 상기 검출 센서의 검출값과 소정의 임계값을 비교하여, 상기 검출값이 상기 임계값 이하가 되었을 때에 상기 동기 정류 소자의 동작을 정지시키기 위한 게이트 차단 신호(gate block　signal)를 출력하는 게이트 차단 수단과,　

상기 검출 센서의 검출값에 따라 상기 리액터 전류의 감소가 일정 이상임을 검출하였을 때, 상기 게이트 차단 수단으로 상기 검출 센서의 금회 샘플의 검출값과 상기 소정의 임계값을 비교할 때에, 이들 중 어느 하나를 상기 검출 센서의 검출값의 이력을 참조하여 보정하는 보정 수단을 구비하는 것을 특징으로 한다.

보정 수단이 상기 검출 센서의 검출값을 보정하는 경우, 상기 게이트 차단 수단은 상기 보정 수단으로 보정한 검출값과 상기 임계값을 비교한다. 또한, 보정 수단이 소정의 임계값을 보정하는 경우, 상기 게이트 차단 수단은 상기 보정 수단으로 보정한 임계값과 상기 금회 샘플의 검출값을 비교한다.

게이트 차단 신호는 동기 정류 소자의 동작을 강제로 정지시키는 역할을 하며, 검출 센서의 검출값 또는 보정 수단으로 보정한 검출값이 소정의 임계값을 하회하는 것을 검출한 경우에 즉시 출력되는 신호이다. 경부하 또는 무부하 상태가 되었을 때에 리액터 전류가 역방향, 즉 리액터→환류측 FET 소자(FET 소자 Q4)→콘덴서→리액터의 방향으로 흐르는 것을 막기 위한 신호로, 제어부로부터 동기 정류 소자의 게이트로 출력된다. 리액터 전류가 역방향으로 흐르는 것 같으면, 게이트 차단 신호를 내어 동기 정류 소자의 동작을 강제로 정지시켜, 과대한 서지 전압에 의해 환류측 FET 소자가 파괴에 이르는 것을 방지한다.

본 발명에서 상기 제어부는 디지털 처리의 샘플 타이밍마다 제어를 수행하지만, 상기 보정 수단은 리액터 전류의 금회 샘플의 검출값을, 전회 샘플의 검출값을 포함하는 이력을 참조하여 보정한다. 또는 임계값을 보정한다. 이 보정은 검출 센서를 포함하는 피드백계의 1차 지연을 보장하기 위한 것으로, 금회 샘플 검출값과 임계값과의 차이를 실제의 값(차이)에 근접하게 한다. 이에 따라, 리액터 전류의 급격한 감소시에는 보정된 검출값이 더 빠른 타이밍에 임계값을 초과하게 되어, 보정을 하지 않는 경우에 비해 게이트 차단 신호가 더 빨리 나온다.

게이트 차단 신호가 더 빨리 나옴으로써 동기 정류 소자의 동작 정지 타이밍도 빨라지기 때문에, 리액터 전류가 감소하여 제로 근처가 되기 전에 동기 정류 소자의 동작을 정지시킬 수 있다. 그 결과, 리액터 전류가 환류측 FET 소자를 통해 역방향으로 흐르지 않게 되어, 환류측 FET 소자(FET 소자 Q4)에 과대한 서지 전압(Vs)이 인가되는 것을 방지할 수 있다. 또한, 금회 샘플의 검출값을 보정하는 대신에, 임계값을 보정하도록 할 수도 있다.

또한, 임계값을 높은 값으로 고정하여 게이트 차단 신호가 더 빨리 발생하도록 하여도 환류측 FET 소자(FET 소자 Q4)에 과대한 서지 전압 (Vs)이 인가되는 것을 방지할 수 있지만, 이와 같이 하면 리액터 전류 감소시의 전류 변화의 기울기에 관계없이 일률적인 제어가 되기 때문에, 스위칭 컨버터의 전체 출력 전류 범위에서, 동기 정류 가능한 출력 전류 범위가 줄어들어, 효율을 높인다는 관점에서 볼 때 바람직하다고는 할 수 없다. 본 발명은 임계값을 높게 설정하지 않아도 과대한 서지 전압(Vs)의 발생을 방지할 수 있다는 장점이 있다.

본 발명에서는 컨버터의 고효율화와, 환류측 FET 소자의 파괴 방지를 실현할 수 있다.

도 1은 종래의 동기 정류식 스위칭 컨버터의 회로도.
도 2는 상기 컨버터의 일부 타이밍 차트.
도 3은 본 발명의 실시 형태의 동기 정류식 스위칭 컨버터의 회로도.
도 4는 상기 컨버터의 게이트 신호(G1~G4)의 ON/OFF 타이밍.
도 5는 상기 컨버터의 일부 타이밍 차트.

도 3은 본 발명의 실시 형태에 따른 동기 정류식 스위칭 컨버터의 회로도이다.

트랜스(Tr) 1차측에는 FET 소자(Q1, Q2)를 포함하는 2-스위치 포워드 스위칭 회로(2)가 연결되고, 2차측에는 2개의 FET 소자(Q3, Q4)로 이루어진 동기 정류 회로(3)가 연결된다.　동기 정류 회로(3)의 제1 FET 소자(Q3)는 정류측 FET 소자이며, 제2 FET 소자(Q4)는 환류측 FET 소자이다. 이 제1, 제2 FET 소자(Q3, Q4)가 종래의 다이오드를 대신하여 ON/OFF 함으로써 부하측에 정류된 전력을 공급한다.　이러한 FET 소자(Q3, Q4)의 부하측에는 리액터(L), 콘덴서(C)로 이루어진 평활 회로가 연결되며, 리액터(L)에는 직렬로 리액터 전류의 전류 검출 센서(SH)가 연결되고, 이 전류 검출 센서(SH)의 출력이 제어부(1)로 귀환한다.　전류 검출 센서(SH)의 출력은 정전류 제어와 동기 정류를 수행하기 위해, FET 소자(Q1~Q4)의 ON/OFF 타이밍을 결정하는 데 사용된다.

제어부(1)는 리액터 전류의 크기와 전류 방향을 검출하는 리액터 전류 검출 회로(10)와, FET 소자(Q1, Q2)를 포함하는 스위칭 회로(2)에 게이트 구동 펄스(G1, G2)를 공급하는 1차측 게이트 구동 회로(11)와, FET 소자(Q3, Q4)로 이루어진 동기 정류 회로(3)에 게이트 구동 펄스(G3, G4)를 공급하는 동기 정류 게이트 구동 회로(12)와, 리액터 전류 검출값에 따라 컨버터의 정전류 제어 및 동기 정류 회로(3)의 동기 정류 제어와 동작 정지 제어를 수행하는 CPU(13)를 구비한다. 또한, 게이트 구동 펄스(G3, G4)는 게이트 회로(14)를 통해 출력되도록 되어 있어, 종래의 게이트 차단 신호(GB)가 생성되면 이 게이트 회로(14)에서 게이트 구동 펄스(G3, G4)를 OFF한다.

도 4는 상기 컨버터의 FET 소자(Q1~Q4)의 게이트 신호(G1~G4), 게이트 차단 신호(GB)의 ON/OFF 타이밍을 나타낸다.　또한, 도 5는 상기 컨버터의 일부 타이밍 차트를 나타낸다. V(Q3)는 FET 소자(Q3)의 양단 전압, V(Q4)는 FET 소자(Q4)의 양단 전압, D는 리액터(L)에 흐르는 리액터 전류를 일정한 샘플링 기간에 검출한 검출 값으로, 그 샘플링마다의 검출값을 직선으로 보간한 궤적으로 나타낸다(리액터 전류 자체는 도 2에 나타낸 바와 같은 리플을 포함한다). 또한, S는 FET 소자(Q3, Q4)의 동작을 정지시키기 위한 게이트 차단 신호(GB)를 출력할 때의 임계값이다.

FET 소자(Q1, Q2)는 1차측 게이트 구동 회로(11)로부터의 게이트 구동 신호(G1, G2)에 의해 동일한 타이밍으로 ON/OFF 구동된다. CPU(13)는 리액터 전류 검출값을 감시하여, 리액터 전류가 정전류가 되도록 PWM 제어된 게이트 구동 신호(G1, G2)를 출력한다.　또한, FET 소자(Q3, Q4)에는 게이트 구동 신호(G1, G2)에 동기화되어 게이트 구동 신호(G3, G4)가 각각 공급된다.

다음으로, 동작을 설명한다.

부하가 일정한 크기일 때는 1차측 스위칭 소자의 FET 소자(Q1, Q2)가 ON으로 되어 트랜스(Tr)의 2차측에 양의 전압이 발생하면, 트랜스(Tr)의 2차측→리액터(L)→콘덴서(C)→FET 소자(Q3)→트랜스(Tr)의 2차측의 경로로 전류가 흐른다. 양의 전압시에 리액터 전류가 이 방향으로 흐르는 기간(정류 전류 기간)을 CPU(13)가 판정하여, 게이트 구동 신호(G3)를 ON으로 한다. 또한, 트랜스(Tr)의 2차측에 음의 전압이 발생하면, 리액터(L)의 축적 에너지를 기반으로 리액터(L)→콘덴서(C)(C1, C2)→FET 소자(Q4)→리액터(L)의 경로로 환류 전류가 흐른다.　이 환류 전류가 흐르는 기간(환류 전류 기간)을 CPU(13)이 판정하여, 게이트 구동 신호(G4)를 ON으로 한다. 이 사이클을 반복하면서, 정전류가 되도록 FET 소자(Q1, Q2)의 ON/OFF가 제어되고, 또한 동기 정류가 수행되도록 FET 소자(Q3, Q4)의 ON/OFF가 제어되어, 트랜스(Tr) 1차측으로부터 입력되는 에너지가 고효율로 부하에 공급된다.

이상의 회로에서는 FET 소자(Q3, Q4)가 ON일 될 때의 도통 저항이 다이오드 도통 저항에 비해 작기 때문에, FET 소자(Q3, Q4) 대신에 단순히 다이오드를 연결한 다이오드 정류 회로에 비해 손실이 적으며, 그 결과 효율이 향상된다.

또한, 각 게이트 구동 신호(G1, G2, G3, G4)의 신호 사이에는 도 4에 나타낸 바와 같이 데드 타임(dt)이 설정되어, 각 FET 소자가 동시에 ON 되는 것을 방지한다.

또한, 리액터 전류 검출 센서(SH)로부터 출력되는 검출 신호는 CPU에 의해 검출된다. 이에 그 검출값을 금회 검출값(a(n)), 전회 검출값(a(n-1))으로 하면, 이들을 샘플링할 때마다 검출값의 편차(δ)를 산출한다.　a(n)<a(n-1)인 경우에(리액터 전류가 감소할 때), 금회 샘플 검출값과 전회 샘플 검출값의 차이를 나타내는 편차(δ)(절대값)가 일정값 이하인지 여부를 판정한다. 편차(δ)가 일정값보다 작은 경우는 리액터의 평균 전류가 완만하게 감소하는 경우로서, 이 경우에는 금회 샘플 검출값(a(n))을 그대로 임계값(S)과 비교하여, 금회 검출값(a(n))이 임계값(S) 이하가 되었을 때, 게이트 차단 신호(GB)에 의해 FET 소자(Q4)를 OFF로 한다. 이렇게 하여 리액터 전류가 불연속이 되는 음의 환류 전류가 흐르기 전에 동기 정류 소자를 정지시킬 수 있다. 이와 같이 리액터 전류가 완만하게 감소하는 경우에는 최신 검출값인 금회 샘플 검출값(a(n))을 그대로 임계값(S)과 비교하여 게이트 차단 신호의 출력 여부를 판정하기 때문에, 과민하게 트랜스(Tr)의 2차측의 동기 정류 회로를 정지시켜 효율성 향상을 저해할 일이 없다. 또한, 일반적으로 임계값(S)은 도 2에 나타낸 리액터 전류의 리플 성분의 폭 이상의 값으로 설정된다.

다음으로, 부하가 급격하게 가벼워지거나 무부하 상태가 되었을 때의 동작을 설명한다.

도 5에 나타낸 바와 같이, 부하가 경부하 또는 무부하 상태로 변동되면, 리액터 전류 검출값은 D1에 나타낸 바와 같이 급속히 제로에 근접해 가지만, 이때 제어 회로 전체는 다음과 같은 동작을 한다.

도 5에 있어서, D2는 리액터 전류 검출값의 실제 변화를 나타내며, D1은 CPU(13)에서 검출한 리액터 전류 검출값의 변화를 나타낸다. 즉, 리액터 전류 검출 센서(SH)와 리액터 전류 검출 회로(10)에는 신호 처리를 위한 1차 지연이 존재하기 때문에, D1은 이러한 지연을 원인으로 D2보다도 시간상으로 지연된 특성이 있다. 이러한 지연 때문에, CPU(13)는 D1에 따라 게이트 구동 신호(G3, G4)의 ON/OFF 제어를 수행한다. 리액터 전류의 검출은 소정의 샘플주기마다 이루어지고 있지만, 부하가 서서히 변화되어 리액터 전류가 완만하게 감소하는 경우에는 그 변화가 작기 때문에, 리액터 전류의 검출값(D)은 리액터 전류의 평균값을 거의 정확하게 검출할 수 있다.

이와 같은 상황에서, 도 2의 종래의 컨버터의 동작 설명에서 문제로 예시한 바와 같이, 리액터 전류(I)가 도면에서와같이 급격하게 저하되었을 때, D1에 따라 게이트 구동 신호(G3, G4)의 ON/OFF 제어를 수행하면, CPU(13)에서의 샘플 검출값(a4)의 타이밍(t1)에서 게이트 차단 신호(GB)를 출력하게 된다. 그러면 검출 지연으로 t1에서는 이미 음의 리액터 전류가 흐르기 때문에(역방향 환류 전류가 흐름), 이 상태에서 게이트 차단 신호(GB)에 의해 FET 소자(Q4)를 OFF하면, FET 소자(Q4)의 양단에 과대한 서지 전압(Vs)이 발생하는 것을 피할 수 없다. 이는 부하 변동시의 제어에 있어서, 리액터 전류 검출 센서(SH)와 리액터 전류 검출 회로(10)에 의한 제어 시스템의 1차 지연이 무시할 수 없는 정도로 크기 때문이다.

또한, 도 5는 시간축을 확대하여 표현한 것으로, 전술한 리액터 전류가 완만하게 감소하여 임계값(S) 이하가 되는 경우에는 도 5의 상황과 크게 달라진다. 즉, 이 경우의 검출값(D)은 도 5의 임계값(S) 위를 이것과 평행에 가까운 선으로서 변화하여 임계값(S)을 서서히 하회하여서, 다시 임계값(S) 아래를 임계값(S)과 평행에 가까운 선으로 변화하도록 나타난다. 즉, 도 5에 전술한 완만한 변화를 표현하려고 하면, 검출값(D)이 임계값(S)과 겹쳐 표현될 정도로 변화의 시간축이 다르다. 따라서, 리액터 전류가 완만하게 감소하는 경우에는 샘플 검출값(a(n))이 임계값(S)을 하회하는 타이밍에서 FET 소자(Q3, Q4)를 OFF로 하면 되고, 리액터 전류가 음의 환류 전류로서 흐르는 문제가 되는 동작 모드를 피할 수 있다.

본 실시 형태의 컨버터에서는 리액터 전류가 급격하게 감소한 것을 검출했을 때, CPU(13)에 리액터 전류의 검출값의 보정 수단을 설치한다. 이 보정은 CPU(13)의 연산에 의해 수행한다.

즉, 도 5에 있어서, 금회 샘플 타이밍의 샘플 검출값을 a3로 한 경우, a2>a3인 경우에 있어서(리액터 전류가 감소할 때), 전회 샘플 검출값(a2)과의 편차(δ)가 일정값 이상이면, 금회 샘플 검출값을 보정하는 연산 처리를 수행한다. 보정된 검출값을 b(n)로 하면, b(n)=a(n)-δ으로 표시되며, 이 보정된 검출값(b(n))을 이용하여 임계값과의 비교를 수행한다. 그리하여 보정된 검출값(b(n))이 임계값(S) 이하가 되면, 게이트 차단 신호를 출력한다. 상술한 바와 같이, 편차(δ)의 연산은 매 샘플 기간마다 수행되며, 그 편차(δ)가 일정값 이상, 즉 리액터 전류의 감소폭이 일정값 이상이 되는 변화를 검출하면, 게이트 차단 신호를 출력하기 위한 보정 연산을 수행한다.

도 5에서는 a3과 a2의 차이인 편차(δ)를 연산하고, 편차(δ)가 일정값 이상인지 여부를 판정한다. 편차(δ)가 일정값 이상일 때, a3를 b3 (=a3-δ)로 보정하고, 보정된 검출값(b3)과 임계값(S)을 비교한다. 그리고 이것이 임계값 이하가 되면, 게이트 차단 신호(GB)를 발생시켜 FET 소자(Q3, Q4)를 OFF 한다. 따라서, 음의 리액터 전류가 흐르기 시작하는 시간(t1) 이전에 샘플 검출값(a3)의 샘플 타이밍(t2)에서 게이트 차단 신호(GB)가 출력되며, 트랜스(Tr)의 2차측에 음의 환류 전류가 흐르기 전에 FET 소자(Q3, Q4)의 동작을 정지시킬 수 있다.

검출값(D1)이 더 가파른 경사가 되면 편차(δ)가 더욱 커지기 때문에, 게이트 차단 신호(GB)의 발생 타이밍이 더욱 빨라진다.

상기 예에서는 a3의 보정값을 연산하는 데에 전회 샘플 검출값과의 편차(δ)를 감산값으로서 사용하였지만, 편차에 계수를 곱하면, 예를 들어 편차(δ)를 ×2로 할 수도 있다. 이와 같이 하면, 게이트 차단 신호(GB)의 발생 타이밍을 더 빨리 할 수 있어 응답성이 향상된다. 또한, 과거의 여러 샘플 검출값의 평균값과의 편차를 감산값으로 할 수도 있고, D1의 기울기에 따라, 평균하기 위한 과거의 샘플 개수를 변경할 수도 있다. 그 외 다양한 이력 조회를 수행할 수 있다. 또한, 게이트 차단 신호(GB)는 FET 소자(Q3, Q4) 양쪽 모두에 출력하여 모두 동작을 정지시키는 것이 필요하다. 어떠한 보정을 수행할 것인가는 FET 소자(Q4)의 양단에 과대한 서지 전압(Vs)이 발생하지 않고, 또한 보정 제어가 과민하게 이루어지지 않도록 실험에 의해 결정해야 한다.

나아가, 다른 실시 형태로서, 보정 수단은 편차(δ)에 따라 임계값(S)을 보정하도록 할 수도 있다. 도 5에 나타낸 예에서는 a3-δ의 보정을 하는 대신에, 임계값(S)을 S+(δ)로 보정한다. 이와 같이, 임계값(S)을 동적으로 보정할 수도 있다.

부하가 경부하 또는 무부하 상태에서 통상의 부하로 복귀하면 리액터 전류가 흐르기 시작하므로, 그 크기는 임계값(S)을 초과하는데, 이때 게이트 차단 신호(GB)도 OFF되기 때문에, 다시 FET 소자(Q3, Q4)에 의한 정류 동작이 재개된다.

또한, 임계값(S)의 값을 높은 고정값으로 설정함으로써, 부하 상태가 급변하였을 때에 게이트 차단 신호(GB)의 발생 타이밍을 빨리할 수 있지만 (예를 들어 t1에서 t2로), 임계값(S)을 높은 고정값으로 설정하면, 리액터 전류 감소시의 변화가 완만할 때의 게이트 차단 신호(GB)의 발생 타이밍이 너무 빨라진다. 그 결과, 전체적으로 동기 정류 가능한 기간이 짧아져 효율성이 저하된다. 반면에, 본 실시 형태에서는 리액터 전류 감소시의 변화의 완급에 따라, 게이트 차단 신호(GB)가 발생하는 타이밍이 동적으로 변화되기 때문에, 전체적으로 동기 정류 가능한 영역 또는 범위가 작아지는 일은 없다.

1: 제어부
2: 2-스위치 포워드 스위칭 회로
3: 동기 정류 회로

Claims

트랜스와, 상기 트랜스 1차측에 연결되어 직류 전원을 스위칭하는 스위칭 회로와, 상기 트랜스의 2차측에 직렬로 연결되는 정류측 FET 소자와 병렬로 연결되는 환류측 FET 소자로 이루어진 동기 정류 소자를 포함하는 동기 정류 회로와, 상기 동기 정류 회로의 출력측에 연결되는 리액터 및 콘덴서로 이루어진 평활 회로와, 상기 리액터 전류의 검출 센서와, 상기 검출 센서의 검출값에 따라 상기 스위칭 회로와 상기 정류측 FET 소자 및 환류측 FET 소자를 샘플 타이밍마다 ON/OFF 제어하는 제어 회로를 구비하는 동기 정류식 스위칭 컨버터에 있어서,
상기 제어 회로는,
상기 검출 센서의 검출값과 소정의 임계값을 비교하여, 상기 검출값이 상기 임계값 이하가 되었을 때에 상기 동기 정류 소자의 동작을 정지시키기 위한 게이트 차단 신호를 출력하는 게이트 차단 수단과,　
상기 검출 센서의 검출값에 따라 상기 리액터 전류의 감소가 일정 이상임을 검출하면, 상기 게이트 차단 수단으로 상기 검출 센서의 금회 샘플의 검출값과 상기 소정의 임계값을 비교할 때, 상기 검출값 및 임계값 중 어느 하나를 상기 검출 센서의 검출값의 이력을 참조하여 보정하는 보정 수단을 구비하는 것을 특징으로 하는 동기 정류식 스위칭 컨버터.
제1항에 있어서,
상기 보정 수단은 금회 샘플의 검출값과 전회 샘플의 검출값의 편차가 일정값 이상일 때, 상기 편차를 이용하여 금회 검출값을 보정하고, 상기 게이트 차단 수단은 보정된 금회 샘플의 검출값과 상기 소정의 임계값을 비교하는, 동기 정류식 스위칭 컨버터.
제1항에 있어서,
상기 보정 수단은 금회 샘플의 검출값과 전회 샘플의 검출값의 편차가 일정값 이상일 때, 상기 편차를 이용하여 상기 소정의 임계값을 변경하는 보정을 하고, 상기 게이트 차단 수단은 금회 샘플의 검출값과 보정된 임계값을 비교하는, 동기 정류식 스위칭 컨버터.
제2항 또는 제3항에 있어서,
상기 보정 수단은 금회 샘플의 검출값과 전회 샘플의 검출값의 편차를, 상기 편차에 일정한 계수를 곱한 값으로 하는, 동기 정류식 스위칭 컨버터.