JP5115317B2

JP5115317B2 - スイッチング電源装置

Info

Publication number: JP5115317B2
Application number: JP2008124219A
Authority: JP
Inventors: 拓未日向寺
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2008-05-12
Filing date: 2008-05-12
Publication date: 2013-01-09
Anticipated expiration: 2028-05-12
Also published as: CN101582638B; US20090279326A1; US8040698B2; JP2009273329A; CN101582638A

Description

この発明は、同期整流素子を有するフライバック方式のスイッチング電源装置に関する。

図５に示すように、トランスＴ５１の二次側に同期整流素子ＳＷ５２を備えたフライバック方式のスイッチング電源装置５０がある。このような電源装置５０においては、一次側のスイッチング素子ＳＷ５１のオン期間に、二次側の同期整流素子ＳＷ５２がオンしてしまうと、二次巻線Ｎ５２と同期整流素子ＳＷ５２とを通じて出力端子間を短絡させてしまうため、一次側のスイッチング素子ＳＷ５１と同期整流素子ＳＷ５２とが同時にオンしないように同期整流素子ＳＷ５２を制御する必要がある。また、トランスＴ５１の一次側と二次側とを絶縁するために、一次側制御回路５１で使用する制御信号を二次側制御回路５２へ直接送ることができないという事情もある。

従来の同期整流素子ＳＷ５２の制御方式としては、例えば、電流トランスにより二次側に流れる電流の極性を検出し、この極性に基づいて同期整流素子ＳＷ５２のオン・オフを切り換える方式がある。

また、同期整流素子と直列にインダクタを挿入し、これらの同期整流素子およびインダクタの両端電圧から二次側に流れる電流の極性を検出し、順方向電流の特性を検知したときに同期整流素子をオフし、逆方向電流の特性を検知したときに同期整流素子をオンする方式も提案されている（例えば特許文献１）。
特開平１０−７４９３６号公報

本発明者らは、上記のようなフライバック方式のスイッチング電源装置５０において、同期整流素子ＳＷ５２のオフタイミングの検出を、電流トランスやインダクタなどの部品を追加することなく実現できないか検討した。

検討の結果、同期整流素子ＳＷ５２のオフタイミングの検出方法として、同期整流素子ＳＷ５２のドレイン・ソース間電圧Ｖｄｓ５２を測定し、図６（ｂ）に示すように、この電圧Ｖｄｓ５２が所定のしきい値Ｖｔｈを超えた状態Ｑ１をオフタイミングとして検出するといった方法が考えられた。同期整流素子ＳＷ５２のオン期間には、同期整流素子Ｓ５２に流れる二次側電流Ｉ２が徐々に減少していくため、同期整流素子ＳＷ５２のオン抵抗による電圧降下を検出して、この二次側電流Ｉ２が所定値を下回った状態Ｑ１をオフタイミングとして検出することができる。

一方、上記のようなオフタイミングの検出方法を採用した場合、図６（ａ），（ｂ）に示すように、一次側のスイッチング素子ＳＷ５１がオンした瞬間に、同期整流素子ＳＷ５２のドレイン電圧Ｖｄｓ５２にリンギングが発生し、図６（ｂ）の時点Ｑ２に示すように、リンギングによってドレイン電圧Ｖｄｓが上記のしきい値電圧Ｖｔｈを一次的に超えてしまう場合があった。そのため、なんら工夫がないと、同期整流素子ＳＷ５２をオンさせた後に、リンギングによりドレイン電圧Ｖｄｓがしきい値電圧Ｖｔｈを超えた時点Ｑ２に、誤って同期整流素子ＳＷ５２がオフされるという問題が生じる。

一般に、このような問題を解決するには、図６（ｃ）のハッチング部分に示すように、同期整流素子ＳＷ５２をオンしたタイミングからリンギングがなくなるまで期間において、同期整流素子ＳＷ５２を強制的にオンし続ける最小オン時間Ｔ０１を設定することが考えられる。

しかしながら、上記のような最小オン時間Ｔ０１を設定すると、図６（ａ）の状態Ｑ３に示されるように、スイッチング電源装置５０の出力負荷が軽くなって、最小オン時間Ｔ０１の期間内に二次側電流Ｉ２がゼロ電流を下回った場合に、図６（ａ）の時点Ｑ１ａにおいて、同期整流素子ＳＷ５２のドレイン電圧Ｖｄｓ５２がリンギングの影響でなく二次側電流Ｉ２を反映してしきい値電圧Ｖｔｈを超えたにも関わらず、最小オン時間Ｔ０１が経過する時点Ｑ１ｂまで待ってから、同期整流素子ＳＷ５２がオフされるため、その間に、図６（ａ）の状態Ｑ３に示すように、二次側電流Ｉ２に逆流が生じてしまう場合があることが判った。

そのため、スイッチング電源装置５０の出力負荷の大小をトランスＴ５１の二次側で検出し、それにより上記の不都合を回避することが必要であると考えられた。

また、スイッチング電源装置５０の出力負荷の大小をトランスＴ５１の二次側で確実に判定できれば、同期整流素子ＳＷ５２のオン・オフタイミングの検出方法を変化させるなど、他の有効な処理も実現可能であると考えられた。

出力負荷の大小は、二次側電流Ｉ２の電流経路に電流検出抵抗を設け、この抵抗の両端電圧を計測することで判定可能ではあるが、電流検出抵抗は抵抗値を小さなものにすれば精度良い検出が難しくなり、抵抗値を大きくすれば損失が大きくなるという課題を有している。

この発明の目的は、フライバック方式のスイッチング電源装置において、複雑な回路構成を付加したり、大きな損失を発生させたりせずに、出力負荷の大小の判定をトランスの二次側で確実に行えるようにすることにある。

この発明の他の目的は、フライバック方式のスイッチング電源装置において、トランスの二次側で出力負荷の大小を確実に検出することで、同期整流素子の動作制御の最適化を図って、高い変換効率を実現することにある。

上記目的を達成するため、請求項１記載の発明は、一次巻線と二次巻線とを有するトランスと、オン・オフ動作により前記一次巻線に断続的に電圧を印加するスイッチング素子と、前記二次巻線の電流を整流する同期整流素子とを備え、前記一次巻線側から電力を入力して前記二次巻線側に電圧出力を行うフライバック方式のスイッチング電源装置において、前記二次巻線側に出力される出力電圧と前記同期整流素子および前記トランス間の結節点の電圧とを所定の重み付けを付加して比較することで出力負荷の大小を表わす信号を生成する負荷検出回路を備えたことを特徴としている。

請求項２記載の発明は、請求項１記載のスイッチング電源装置において、前記同期整流素子はＭＯＳＦＥＴであり、前記同期整流素子と前記トランス間の結節点の電圧とは、前記ＭＯＳＦＥＴのドレイン・ソース間電圧、或いは、ドレイン端子とグラウンド間の電圧であることを特徴としている。

請求項３記載の発明は、請求項１記載のスイッチング電源装置において、前記負荷検出回路の検出出力に基づき出力負荷が大きいと判別した場合に前記同期整流素子のオン・オフ制御を行う一方、出力負荷が小さいと判別した場合に前記同期整流素子のオン・オフ制御を中止する二次側制御回路を備えたことを特徴としている。

請求項４記載の発明は、請求項３記載のスイッチング電源装置において、前記同期整流素子は、ボディダイオードを有するパワートランジスタであり、前記二次側制御回路により前記同期整流素子のオン・オフ制御が中止された場合には、前記二次巻線の電流が前記同期整流素子のボディダイオードを通過して整流される構成であることを特徴としている。

請求項５記載の発明は、請求項１記載のスイッチング電源装置において、前記負荷検出回路は、前記出力電圧と前記同期整流素子と前記トランス間の結節点の電圧とを前記所定の重み付けが付加されるようにそれぞれ分圧する分圧回路と、前記分圧回路により分圧された前記出力電圧と前記同期整流素子の端子電圧との大小を比較するアナログコンパレータとを備え、前記アナログコンパレータから出力されるパルス信号のパルス幅或いは出力頻度によって出力負荷の大小が表わされることを特徴としている。

請求項６記載の発明は、請求項１記載のスイッチング電源装置において、前記トランスの一次巻線と二次巻線の巻線比をＮ：１、出力電圧をＶｏ、入力電圧をＶｉｎとして、“Ｖｏ＜Ｖｉｎ／Ｎ”に設定されていることを特徴としている。

本発明に従うと、出力電圧と同期整流素子のトランス側の端子電圧とを所定の重み付けを付加して比較することで、出力負荷の大小を示す信号を生成する負荷検出回路によって、出力負荷の大小を単純な回路構成により、少ない損失で、確実に判定できるという効果が得られる。

また、上記の負荷検出回路の検出信号に基づき同期整流素子の制御方式を変化させることで、同期整流素子の動作の最適化を図って、高い変換効率を実現できるという効果が得られる。

以下、本発明の実施の形態を図面に基づいて説明する。

［第１実施形態］
図１は、本発明の第１実施形態のスイッチング電源装置を示す構成図である。

第１実施形態のスイッチング電源装置１は、フライバック方式の電源装置であり、一次巻線Ｎ１および極性が反転された二次巻線Ｎ２を有するトランスＴ１と、一次巻線Ｎ１に断続的に入力電圧Ｖｉｎを印加するスイッチング素子（例えばＮチャネルパワーＭＯＳＦＥＴ）ＳＷ１と、このスイッチング素子ＳＷ１のオン・オフ制御を行う一次側制御回路１１と、入力電圧Ｖｉｎを平滑する平滑コンデンサＣ１と、二次巻線Ｎ２に流れる電流を整流する同期整流素子（例えばＮチャネルパワーＭＯＳＦＥＴ）ＳＷ２と、出力電圧Ｖｏの平滑を行う平滑コンデンサＣ２と、二次側の電圧比較によって出力負荷の大小を表わす信号を生成し出力する負荷検出回路２１と、同期整流素子ＳＷ２のオン・オフ制御を行う制御回路２２等を備えている。

トランスＴ１は、一次巻線Ｎ１と二次巻線Ｎ２の巻線比が“Ｎ：１”のものであり、また、この巻線比は入力電圧Ｖｉｎと出力電圧Ｖｏとの関係で、次式（１）を満たすように設定されている。
Ｖｉｎ／Ｎ＞Ｖｏ・・・・・（１）

一次側制御回路１１は、図示は省略するが、例えばフォトカプラを介して出力電圧Ｖｏを検出したり、或いは、トランスＴ１に補助巻線を設けて補助巻線の電圧から出力電圧Ｖｏを検出したりしながら、出力電圧Ｖｏが安定するようにスイッチング素子ＳＷ１をオン・オフ制御するものである。一次側の制御方式は、特に制限されるものではないが、この実施形態では、パルス幅変調（ＰＷＭ）方式の制御のものを採用している。自励式の制御方式でも他励式の制御方式でもどちらでも良い。

同期整流素子ＳＷ２は、二次巻線Ｎ２に流れる電流を一方向に制限するものであり、例えば、一次側のスイッチング素子ＳＷ１がオンされてトランスＴ１のコアにエネルギーを蓄積する期間にオフされて、二次巻線Ｎ２の電流を停止させる。また、一次側のスイッチング素子ＳＷ１がオフの期間には、オンされるか或いはボディダイオードを介して整流方向に電流を流すものである。整流時にオンされることで、整流素子の電力損失を減らしてスイッチング電源装置１による電圧変換の高効率化を図ることができる。この実施の形態では、同期整流素子ＳＷ２は、二次巻線Ｎ２とグラウンド端子間の電流経路上に設けられている。

負荷検出回路２１は、同期整流素子ＳＷ２とトランスＴ１との中間ノードＡの電圧Ｖｄｓ２を導いて所定比率で分圧する第１分圧回路（Ｒ１，Ｒ２）と、出力電圧Ｖｏを導いて所定比率で分圧する第２分圧回路（Ｒ３，Ｒ４）と、第１分圧回路と第２分圧回路の出力の大小を比較するアナログコンパレータ２１１とを備えている。

第１分圧回路（Ｒ１，Ｒ２）と第２分圧回路（Ｒ３，Ｒ４）は各分圧比が“（２＋α）：１”（αは余裕値で０〜０．５など）の大きさになるようにそれぞれ抵抗値が設定されている。すなわち、このような第１と第２の分圧回路によって、コンパレータ２１１の非反転入力端子には中間ノードＡの電圧Ｖｄｓ２に係数ｇ１を乗算した電圧が印加され、コンパレータ２１１の反転入力端子には出力電圧Ｖｏに係数（２＋α）×ｇ１を乗算した電圧が印加されることとなり、コンパレータ２１１において中間ノードＡの電圧Ｖｄｓ２と出力電圧（２＋α）×Ｖｏの電圧が比較されることとなる。

この実施形態においては、二次巻線Ｎ２の正極側の端子とグラウンド間の電流経路上には同期整流素子ＳＷ２が接続されているだけであり、また、二次巻線Ｎ２の負極側の端子と出力端子間の電流経路上には何れの素子も接続されていない。従って、上記の中間ノードＡの電圧は同期整流素子ＳＷ２のソース・ドレイン間電圧Ｖｄｓ２と同値となり、また、第２分圧回路（Ｒ３，Ｒ４）に入力される出力電圧Ｖｏは二次巻線Ｎ２の負極側の端子電圧と同値となっている。

なお、二次巻線Ｎ２の一方の端子と出力端子との間に、例えば電流検出抵抗やその他の検出用素子などが接続されている場合には、これらの素子により負荷検出回路２１に導かれる電圧は僅かに変化するが、負荷検出回路２１に導く電圧は二次巻線Ｎ２の一方の端子から出力端子間のノードであればどこの電圧を採用しても良い。

また、同様に、二次巻線Ｎ２のもう一方の端子とグラウンド間に、同期整流素子ＳＷ２に加えて例えば電流検出抵抗やその他の検出用素子が接続されている場合には、これらの素子により負荷検出回路２１に導かれる電圧は僅かに変化するが、負荷検出回路２１に導く電圧は、二次巻線Ｎ２のもう一方の端子と同期整流素子ＳＷ２との中間のノードであればどこの電圧を採用しても良い。

コンパレータ２１１は、第１分圧回路（Ｒ１，Ｒ２）の出力が第２分圧回路（Ｒ３，Ｒ４）の出力より高いときにハイレベルの信号を出力し、その逆の状態でローレベルの信号を出力する。このコンパレータ２１１のハイレベル信号は、詳細は後述するが、一次側のスイッチング素子ＳＷ１のオン期間に出力されるようになっている。この実施形態のスイッチング電源装置１では、一次側の制御がＰＷＭ制御になっているので、上記のコンパレータ２１１のハイレベル信号のパルス幅によって、このパルス幅が広ければ出力負荷は大きく、当該パルス幅が狭ければ出力負荷が小さくなっていると判別することが可能になっている。

二次側制御回路１４は、図示は省略するが、同期整流素子ＳＷ２のオンタイミングを検出する回路やオフタイミングを検出する回路から、オンタイミング検出信号やオフタイミング検出信号を受け、これらの検出信号に基づいて同期整流素子ＳＷ２をオン・オフ制御するものである。オンタイミングやオフタイミングの検出方法は、特に制限されるものではないが、例えば同期整流素子ＳＷ２のソース・ドレイン間電圧Ｖｄｓ２により、一次側のスイッチング素子ＳＷ１がターンオフしてドレイン電圧Ｖｄｓ２が低下した状態をオンタイミングとして検出したり、また、二次側電流Ｉ２がゼロに近づいた状態をオフタイミングとして検出したり構成することができる。その他、電流検出抵抗や電流検出用の回路素子を用いて二次側の電流極性を検出し、この検出結果に基づいてオンタイミングやオフタイミングを検出するようにしても良い。

また、この二次側制御回路１４には、一次側のスイッチング素子ＳＷ１のターンオンやターンオフに起因して二次巻線Ｎ２に生じるリンギングにより、同期整流素子ＳＷ２の誤った制御がなされないように、一旦、同期整流素子ＳＷ２をオンさせたら予め設定された時間が経過するまで強制的にオンし続ける最小オン時間Ｔ０１の設定もなされている。

さらに、二次側制御回路１４は、負荷検出回路２１からの出力を監視して、出力負荷が所定値よりも大きいか否かの判定を行い、出力負荷が所定値より大きいことを示す検出出力があった場合のみ同期整流素子ＳＷ２をオンする制御を行う一方、出力負荷が所定値より小さいことを示す検出出力があった場合には同期整流素子ＳＷ２をオンする制御を行わず、同期整流素子ＳＷ２をずっとオフしたままとする制御が行われるようになっている。

次に、上記構成のスイッチング電源装置１の動作について説明する。

図２には、図１のスイッチング電源装置１の動作を説明するタイミングチャートを示す。

一次側制御回路１１は、出力電圧Ｖｏが安定するように、スイッチング素子ＳＷ１の制御電圧Ｖｇｓ１をパルス幅変調によりハイレベル出力としたりローレベル出力としたりしてスイッチング素子ＳＷ１をオン・オフ駆動する（図２（ａ）参照）。また、二次側制御回路２２は、オフタイミング検出信号を受けて、二次側電流Ｉ２がゼロに近づいたら制御電圧Ｖｇｓ２をローレベルにして同期整流素子ＳＷ２がオフになるように制御する。

従って、図２の一次側のスイッチング素子ＳＷ１のオン期間には、同期整流素子ＳＷ２がオフされて、図２（ｃ）に示すように、中間ノードＡの電圧Ｖｄｓ２は出力電圧Ｖｏと二次巻線Ｎ２の電圧“Ｖｉｎ／Ｎ”とが加算された高電圧となる。

また、一次側のスイッチング素子ＳＷ１がオフすると、トランスＴ１の二次巻線Ｎ２の電圧が反転して、同期整流素子ＳＷ２のボディダイオード（寄生ダイオード）に電流が流されたり、或いは、この電流の検出によりオンタイミング検出信号が二次側制御回路２２に送られて、それにより制御電圧Ｖｇｓ２がハイレベルにされて同期整流素子ＳＷ２がオンされる。このような動作により、図２（ｃ）に示すように、二次側電流Ｉ２が流れている期間は、負荷検出回路２１に導かれる中間ノードＡの電圧Ｖｄｓ２はほぼゼロ電圧にクランプされる。

一方、電流不連続モードの際には、一次側のスイッチング素子ＳＷ１と二次側の同期整流素子ＳＷ２との両方がオフとなり、且つ、電流Ｉ１，Ｉ２が共にゼロとなる期間Ｔ１が生じる。また、この期間Ｔ１では、トランスＴ１の一次巻線Ｎ１のインダクタンスと、一次側のスイッチング素子ＳＷ１が有する寄生容量などにより共振が発生する。そして、この共振電圧が二次巻線Ｎ２に伝わって、図２（ｃ）に示すように、同期整流素子ＳＷ２のドレイン電圧Ｖｄｓ２に共振電圧Ｖｒが発生する。二次側では、同期整流素子ＳＷ２によって、ドレイン電圧Ｖｄｓ２はゼロ電圧を大きく下回らないので、上記の共振電圧Ｖｒは中心電圧が出力電圧Ｖｏで、振幅が“２×Ｖｏ”程度のものとなる。

ここで、トランスＴ１の巻線比は上述した数式（１）の関係にあるため、図２（ｃ）に示すように、一次側のスイッチング素子ＳＷ１がオンした期間のドレイン電圧Ｖｄｓ２（＝“Ｖｏ＋Ｖｉｎ／Ｎ”）と、共振期間にあるドレイン電圧Ｖｄｓ２の最高電圧（＝“２Ｖｏ”）とでは、前者の方が大きくなる。

従って、負荷検出回路２１において、ドレイン電圧Ｖｄｓ２と出力電圧Ｖｏとを“１：（２＋α）”の重み付けを付加して比較することで、図２（ｆ）に示すように、スイッチング素子ＳＷ１がオンした期間（ドレイン電圧Ｖｄｓ２が高電圧になる期間）のみハイレベルとなる検出出力が得られる。

また、トランスＴ１の一次巻線Ｎ１と二次巻線Ｎ２の何れかに必ず電流が流れている電流連続モードの際には、上記のドレイン電圧Ｖｄｓ２は、グラウンド電位近傍にクランプされるか、電圧（“Ｖｏ＋Ｖｉｎ／Ｎ”）まで上昇するかの何れかであることから、負荷検出回路２１において上記と同様の電圧比較を行うことで、スイッチング素子ＳＷ１がオンした期間（ドレイン電圧Ｖｄｓ２が高電圧になる期間）のみハイレベルとなる検出出力が得られる。

従って、二次側制御回路２２では、負荷検出回路２１の検出出力により一次側のスイッチング素子ＳＷ１のオン信号のパルス幅を計測することが可能となり、それにより出力負荷の大小を判別することが可能となる。

二次側制御回路２２では、例えば、図２（ｇ）に示すように、負荷検出回路２１の検出出力がハイレベルになったタイミングに同期させて、軽負荷判定用に一定パルス幅の基準パルスが生成される。そして、この基準パルスと負荷検出回路２１の検出出力とで、どちらが早くローレベルになるかを検出して、両者のパルス幅を比較する。その結果、図２（ｆ）の検出パルスＰ０１に示すように、検出パルスＰ０１のパルス幅が基準パルスより広い場合には、負荷は所定値より大きいと判別して、次のオンタイミング検出信号が入力されたら同期整流素子ＳＷ２の制御信号Ｖｇｓ２をハイレベルにして同期整流素子ＳＷ２をオンする制御を行う。

オン制御を行った場合には、さらに、リンギングによる誤制御を回避するためリンギングが収まる程度の最小オン時間Ｔ０１を設定し（図２（ｂ）を参照）、この期間にオフタイミング検出信号が入力されても同期整流素子ＳＷ２を強制的にオンし続ける制御を行う。

一方、図２（ｆ）の検出パルスＰ０２に示すように、検出パルスＰ０２のパルス幅が基準パルスより狭い場合には、負荷は所定値より小さいと判別して、続くオンタイミング検出信号が入力されても、制御信号Ｖｇｓ２はローレベルのままとして同期整流素子ＳＷ２をオンさせる制御を行わない。

負荷が小さいときに同期整流素子ＳＷ２をオンさせると、図２（ｂ）の点線のパルス信号に示すように、同期整流素子ＳＷ２をオンさせてから二次側電流Ｉ２がゼロとなるまでの期間よりも最小オン時間Ｔ０１のほうが長くなって、最小オン時間Ｔ０１の終わりの期間で二次側電流Ｉ２に逆流が発生してしまう。

しかしながら、上記の二次側制御回路２２においては、検出パルスＰ０２のパルス幅が基準パルスより狭い場合に、同期整流素子ＳＷ２のオン制御を中止するので、二次側電流Ｉ２は同期整流素子ＳＷ２のボディダイオードを通過して流れ、二次側電流Ｉ２がゼロまで低下したらボディダイオードの整流作用で電流Ｉ２は停止し逆電流が生じない。また、出力負荷が小さいときには、二次側電流Ｉ２は大電流にならないので、二次側電流Ｉ２をボディダイオードに流しても損失はさほど大きくならない。さらに、パワーＭＯＳＦＥＴからなる同期整流素子ＳＷ２のゲート端子を駆動する駆動損失を低減することができる。

以上のように、この実施形態のスイッチング電源装置１に設けられた負荷検出回路２１によれば、二次側回路の２つの結節点の電圧（出力電圧Ｖｏと同期整流素子ＳＷ２のドレイン電圧Ｖｄｓ２）を比較することで、一次側のスイッチング素子ＳＷ１のオン期間を検出し、それにより出力負荷の大小を表わす検出出力が生成されるようになっている。このような負荷検出回路２１の構成によれば、低い損失で、確実に出力負荷の大小を検出することが可能である。

また、この実施形態のスイッチング電源装置１によれば、負荷検出回路２１の検出出力に基づいて、出力負荷が大きいときのみ同期整流素子ＳＷ２のオン・オフ制御を行い、出力負荷が小さいときには同期整流素子ＳＷ２のオン・オフ制御を中止するので、例えば、最小オン時間の設定により低負荷時に二次側電流Ｉ２が逆流してしまうことが回避される。また、低負荷時の同期整流素子ＳＷ２のドライブ損失が削減され、また、低負荷時には同期整流素子ＳＷ２がオンした場合と、ボディダイオードに電流を流す場合とで、損失の違いは大きくならないので、総合的に、低負荷時の同期整流制御の最適化がなされ電力効率を向上できるという効果が得られる。

［第２実施形態］
図３は、本発明の第２実施形態のスイッチング電源装置１Ａを示す構成図である。図４は、このスイッチング電源装置の動作を説明するタイミングチャートである。

第２実施形態のスイッチング電源装置１Ａは、一次側制御回路１１Ａの制御方式をＰＦＭ（パルス周波数変調）方式としたものである。

また、負荷検出回路２１Ａのコンパレータ２１１ｂとして、２つの入力端子の極性を第１実施形態のものと逆転させた構成を採用している。その他の構成は、第１実施形態のものと同様のものであり説明は省略する。

図４（ａ）に示すように、第２実施形態のスイッチング電源装置１Ａにおいては、一次側のスイッチング素子ＳＷ１は、ＰＦＭ制御によりほぼ一定幅のオン信号（制御電圧Ｖｇｓ１のハイレベル信号）によりオンされるとともに、出力負荷に応じて、このオン信号の周波数が変調される。すなわち、出力負荷が大きいときには、短い周期で制御電圧Ｖｇｓ１のハイレベル信号が出力され、出力負荷が小さいときには、長い周期で制御電圧Ｖｇｓ１のハイレベル信号が出力される。

第２実施形態の負荷検出回路２１Ａは、第１実施形態と同様に、出力電圧Ｖｏの“（２＋α）”倍の電圧と、同期整流素子ＳＷ２のドレイン電圧Ｖｄｓ２とをコンパレータ２１１ｂにより比較するが、図４（ｆ）に示すように、極性が第１実形態と逆転されて、ドレイン電圧Ｖｄｓ２の方が高いときにローレベルの信号が出力され、ドレイン電圧Ｖｄｓ２の方が低いときにハイレベル信号が出力されるようになっている。

従って、負荷検出回路２１Ａからは、スイッチング素子ＳＷ１のオン信号（制御信号Ｖｇｓ１のハイレベル信号）が出力される時間間隔がパルス幅ＰＷ１〜ＰＷ４により表わされた検出出力が得られるようになっている。すなわち、高負荷時には、スイッチング素子ＳＷ１のオン信号の周期が短くなるので、負荷検出回路２１Ａのハイレベル出力のパルス幅ＰＷ１，ＰＷ２が短くなり、低負荷時には、スイッチング素子ＳＷ１のオン信号の周期が長くなるので、負荷検出回路２１Ａのハイレベル出力のパルス幅ＰＷ３，ＰＷ４が長くなる。

二次側制御回路２２Ａは、第１実施形態と同様に、負荷検出回路２１Ａのハイレベル出力のパルス幅ＰＷ１〜ＰＷ４を基準パルスと比較して、基準パルスより短ければ負荷が所定値より大きいと判別して同期整流素子ＳＷ２のオン・オフ制御を行う一方、負荷検出回路２１Ａのハイレベル出力のパルス幅ＰＷ１〜ＰＷ４が基準パルスより長ければ負荷が所定値より小さいと判別して同期整流素子ＳＷ２のオン・オフ制御を中止する。

このように、ＰＦＭ制御のスイッチング電源装置１Ａにおいても、負荷検出回路２１Ａにより負荷の大小を、確実に且つ低損失に検出することができ、それにより負荷に応じた最適な同期整流素子ＳＷ２の制御が可能になっている。

なお、本発明は、上記第１および第２の実施の形態に限られるものではなく、様々な変更が可能である。例えば、上記実施形態では、低負荷のときに同期整流素子ＳＷ２のオン・オフ制御を停止するために負荷検出回路２１，２１Ａを用いた例を示したが、例えば、負荷検出回路２１，２１Ａの検出出力を入力して、スイッチング電源装置１の動作モードが電流連続モード（高負荷）か電流不連続モード（低負荷）か動作状態を判定し、これにより、同期整流素子ＳＷ２の動作タイミングの検出方法を切り換えたりするなど、二次側の様々な制御に負荷検出回路２１，２１Ａの検出出力を用いることができる。

また、負荷検出回路において出力電圧Ｖｏとドレイン電圧Ｖｄｓ２とを比較するのに、第１分圧回路（Ｒ１，Ｒ２）と第２分圧回路（Ｒ３，Ｒ４）とにより所定比率で分圧して比較するように構成しているが、比較する両電圧が１：（２＋α）の割合で重み付けが付加できれば、一方の電圧のみ分圧したり、或いは、一方又は両方の電圧を昇圧して比較するように構成しても良い。

その他、スイッチング素子や同期整流素子を様々なパワートランジスタに変更しても良いなど、実施形態で示した細部構成および方式等は、発明の趣旨を逸脱しない範囲で適用可能である。

本発明の第１実施形態のスイッチング電源装置を示す構成図である。図１のスイッチング電源装置の動作を説明するタイミングチャートである。本発明の第２実施形態のスイッチング電源装置を示す構成図である。図３のスイッチング電源装置の動作を説明するタイミングチャートである。従来の一般的なフライバック方式のスイッチング電源装置を示す構成図である。フライバック方式のスイッチング電源装置の動作の一例を説明するタイミングチャートである。

符号の説明

１，１Ａスイッチング電源装置
ＳＷ１スイッチング素子
ＳＷ２同期整流素子
２１，２１Ａ負荷検出回路
Ｒ１，Ｒ２分圧抵抗
Ｒ３，Ｒ４分圧抵抗
２１１，２１１ｂコンパレータ
２２，２２Ａ二次側制御回路
Ｔ１トランス
Ｎ１一次巻線
Ｎ２二次巻線

Claims

一次巻線と二次巻線とを有するトランスと、オン・オフ動作により前記一次巻線に断続的に電圧を印加するスイッチング素子と、前記二次巻線の電流を整流する同期整流素子とを備え、前記一次巻線側から電力を入力して前記二次巻線側に電圧出力を行うフライバック方式のスイッチング電源装置において、
前記二次巻線側に出力される出力電圧と前記同期整流素子および前記トランス間の結節点の電圧とを所定の重み付けを付加して比較することで出力負荷の大小を表わす信号を生成する負荷検出回路を備えたことを特徴とするスイッチング電源装置。
前記同期整流素子はＭＯＳＦＥＴであり、
前記同期整流素子と前記トランス間の結節点の電圧とは、前記ＭＯＳＦＥＴのドレイン・ソース間電圧、或いは、ドレイン端子とグラウンド間の電圧であることを特徴とする請求項１記載のスイッチング電源装置。
前記負荷検出回路の検出出力に基づき出力負荷が大きいと判別した場合に前記同期整流素子のオン・オフ制御を行う一方、出力負荷が小さいと判別した場合に前記同期整流素子のオン・オフ制御を中止する二次側制御回路を備えたことを特徴とする請求項１記載のスイッチング電源装置。
前記同期整流素子は、ボディダイオードを有するパワートランジスタであり、
前記二次側制御回路により前記同期整流素子のオン・オフ制御が中止された場合には、前記二次巻線の電流が前記同期整流素子のボディダイオードを通過して整流される構成であることを特徴とする請求項３記載のスイッチング電源装置。
前記負荷検出回路は、
前記出力電圧と前記同期整流素子と前記トランス間の結節点の電圧とを前記所定の重み付けが付加されるようにそれぞれ分圧する分圧回路と、
前記分圧回路により分圧された前記出力電圧と前記同期整流素子の端子電圧との大小を比較するアナログコンパレータとを備え、
前記アナログコンパレータから出力されるパルス信号のパルス幅或いは出力頻度によって出力負荷の大小が表わされることを特徴とする請求項１記載のスイッチング電源装置。
前記トランスの一次巻線と二次巻線の巻線比をＮ：１、
出力電圧をＶｏ、
入力電圧をＶｉｎとして、
Ｖｏ＜Ｖｉｎ／Ｎに設定されていることを特徴とする請求項１記載のスイッチング電源装置。