KR20170054010A - 수정 소자 패키지 및 그 제조방법 - Google Patents

수정 소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20170054010A
KR20170054010A KR1020150156659A KR20150156659A KR20170054010A KR 20170054010 A KR20170054010 A KR 20170054010A KR 1020150156659 A KR1020150156659 A KR 1020150156659A KR 20150156659 A KR20150156659 A KR 20150156659A KR 20170054010 A KR20170054010 A KR 20170054010A
Authority
KR
South Korea
Prior art keywords
substrate
thermistor
layer
metal layer
metal
Prior art date
Application number
KR1020150156659A
Other languages
English (en)
Inventor
조원섭
차상엽
카츠시 야수다
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150156659A priority Critical patent/KR20170054010A/ko
Priority to JP2016081315A priority patent/JP6825188B2/ja
Publication of KR20170054010A publication Critical patent/KR20170054010A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H01L41/253—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 개시의 일 실시 예에 따른 수정 소자 패키지는 기판의 일면으로부터 간격을 두고 배치된 수정 진동자 및 기판의 일면 상에 배치되는 서미스터 부를 포함하며, 서미스터 부는 제1 금속층, 상기 제1 금속층 상에 형성된 서미스터 특성층 및 상기 서미스터 특성층의 일부 덮도록 형성된 제2 금속층을 포함한다. 상기 서미스터 부를 패키지 내부에 포함하며, 열 감지 정밀도를 향상시킬 수 있으며 원가 경쟁력을 확보할 수 있다.

Description

수정 소자 패키지 및 그 제조방법 {CRYSTAL DEVICE PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 개시는 수정 소자 패키지 및 그 제조방법에 관한 것이다.
최근 수정 소자 패키지는 기판, 수정 진동자 및 캡을 포함하며, 이와 함께 온도에 의해 전기 저항값이 변화하는 반도체를 사용한 저항체인 서미스터(thermister)를 포함하는 고정밀도를 가지는 복합형 수정 소자 패키지를 개발하고 있다.
일반적으로, 서미스터의 경우 적층형을 사용하고 있으며, 적층형 서미스터는 복수의 서미스터 특성층을 적층하여 형성된 것이다.
적층형 서미스터는 일정 높이를 가져 차지하는 부피가 크므로, 수정 소자 패키지 내에 실장이 어렵다. 이로 인해, 복수의 기판이 적층된 인쇄회로기판에 캐비티(cavity)를 형성하고, 캐비티 내에 적층형 서미스터를 실장하여 수정 소자 패키지를 제작하고 있다. 이로 인해, 복수의 기판 적층 및 캐비티 형성에 대한 공정 추가로 인하여 원가 경쟁력이 낮아질 수 있으며, 회로 패턴이 형성된 기판의 일면과 서미스터 간의 간격이 존재하므로 서미스터의 열감지 능력이 감소될 수 있다.
따라서, 열 감지(sensing) 정밀도가 증가되며, 원가 경쟁력 확보될 수 있는 수정 소자 패키지가 필요한 실정이다.
하기의 선행기술문헌에 기재된 특허문헌 1은 수정 소자 패키지에 관한 설명이다.
일본공개특허공보 제2014-222812호
한편, 이러한 적층형 서미스터는 상대적으로 부피가 크기 때문에 수정 소자 패키지 내에 실장하기 어려운 문제가 있다.
본 개시의 여러 목적 중 하나는 패키지 내부에 서미스터 부를 인쇄하여 형성하는 등의 방법을 이용함으로써 수정 소자 패키지의 열 감지 정밀도가 향상될 수 있으며 나아가, 패키지 제조에 필요한 원가 경쟁력을 확보할 수 있다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 기판의 일면으로부터 간격을 두고 배치된 수정 진동자 및 기판의 일면 상에 배치되는 서미스터 부;를 포함하며, 서미스터 부는 제1 금속층, 제1 금속층 상에 형성된 서미스터 특성층 및 서미스터 특성층의 일부 덮도록 형성된 제2 금속층을 포함함으로써, 열 감지 정밀도를 개선할 수 있으며 패키지의 원가 경쟁력을 확보할 수 있도록 하는 것이다.
본 개시의 일 실시 예에 다른 수정 소자 패키지는 기판의 일면 상에 수정 진동자 및 서미스터 부를 배치하여 패키지의 원가 경쟁력을 확보함과 동시에 서미스터 부의 열 감지 정밀도를 향상시킬 수 있다.
도 1은 본 개시의 일 실시 예에 따른 수정 소자 패키지의 분해도를 계략적으로 도시한 것이다.
도 2는 본 개시의 다른 실시 예에 따른 수정 소자 패키지의 단면도를 계략적으로 도시한 것이다.
도 3은 도 2의 A부의 평면도를 계략적으로 도시한 것이다.
도 4 및 5는 본 개시의 일 실시 예에 따른 수정 소자 패키지에서 도 2의 A부의 단면도 및 평면도를 각각 개략적으로 도시한 것이다.
도 6a 내지 6e는 본 개시의 일 실시 예에 따른 수정 소자 패키지의 제조방법을 계략적으로 도시한 것이다.
이하, 첨부된 도면을 참조하여 본 개시에 대하여 보다 상세히 설명한다. 도면에서 요소등의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 본 개시에 의한 수정 소자 패키지에 대하여 설명한다.
도 1은 본 개시의 일 실시 예에 따른 수정 소자 패키지의 분해도를 계략적으로 도시한 것이며, 도 2는 본 개시의 일 실시 예에 따른 수정 소자 패키지의 단면도를 계략적으로 도시한 것이다.
도 1 및 도 2를 참조하면 본 개시의 일 실시 예에 따른 수정 소자 패키지는 일면 및 타면을 갖는 기판(10), 상기 기판(10)의 일면으로부터 간격을 두고 배치된 수정 진동자(20, 22) 및 상기 기판(10)의 일면 상에 배치되는 서미스터 부(50)를 포함하며, 상기 서미스터 부(50)는 제1 금속층(54), 상기 제1 금속층(54) 상에 형성된 서미스터 특성층(52) 및 상기 서미스터 특성층(52)의 일부 덮도록 형성된 제2 금속층(56)을 포함한다.
상기 기판(10)은 알루미나를 포함하는 절연 세라믹 재질일 수 있다.
상기 기판(10)은 상하 방향(두께 방향)으로 서로 대향하는 일면 및 타면을 가질 수 있으며, 상기 기판의 일면 상에는 회로 패턴이 형성될 수 있다..
상기 기판(10)은 단층의 평평한(flat) 세라믹 그린시트의 소결체일 수 있으며, 캐비티(cavity)를 포함하지 않을 수 있다.
상기 수정 진동자(20, 22)는 기판의 일면으로부터 간격을 두고 배치된다.
상기 수정 진동자(20, 22)는 제1 및 제2 전극 패드(30)와 수정 진동자의 하면 끝단이 전기적으로 연결될 수 있도록 도전성 접착제(40)에 의해 접합될 수 있다. 즉, 상기 수정 진동자(20, 22)는 전극 패드(30) 및 도전성 접착제(40)의 높이 만큼 상기 기판(10)의 일면으로부터 간격을 두어 배치될 수 있다.
상기 수정 진동자(20, 22)는 수정편을 포함하는 수정체(20)와 상기 수정체의 양면에 형성된 제1 전극(22a) 및 제2 전극(22b)을 포함할 수 있다.
상기 수정체(20)는 발진 주파수 등에 따라 소정의 두께로 연마된 압전 기판으로 수정 웨이퍼를 포토리소그래피 기술 등으로 절단 가공하여 제조할 수 있다.
상기 수정체(20)는 직사각 형상으로 형성될 수 있으며, 중심에 배치되는 진동부(20a)와 진동부(20a)의 가장자리 부분에 배치되는 주변부(20b)를 포함할 수 있다.
상기 주변부(20b)는 상기 진동부(20a)보다 두께가 얇게 형성될 수 있으며, 이 경우 수정체(20)는 메사(mesa)형으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 수정체(20)는 전기적 신호에 의해 압전 효과를 발생시키며, SiO2로 구성된 수정편을 사용할 수 있으나, 이에 제한되는 것은 아니다.
상기 제1 전극(22a) 및 제2 전극(22b)은 수정체(20)의 양면에 형성되며, 제1 전극(22a)은 제1 전극 패드(30a)와 제2 전극(22b)은 제2 전극 패드(30b)와 전기적으로 연결되도록 형성될 수 있다.
상기 제1 전극(22a) 및 제2 전극(22b)은 수정체(20)에 전기 신호를 가하여 수정체를 진동시킬 수 있다.
상기 제1 및 제2 전극(22a, 22b)은 도전성 금속 물질로 이루어질 수 있으며, 예를 들어 금(Au), 은(Ag), 텅스텐(W), 구리(Cu) 및 몰리브덴(Mo)으로 구성된 그룹으로부터 선택된 적어도 하나의 금속물질을 사용하여 형성될 수 있으나, 이에 제한되는 것은 아니다.
상기 도전성 접착제(40)는 도전성 필러 및 수지를 포함할 수 있다.
상기 도전성 필러는 은(Ag) 필러 및 은(Ag)을 도금한 구리(Cu) 필러 중 선택된 하나일 수 있으며, 상기 수지는 에폭시계 수지 및 실리콘계 수지 중 선택된 하나일 수 있으나, 이에 한정되는 것은 아니다.
종래의 복합형 수정 소자 패키지는 수정 진동자와 함께 적층형 서미스터를 포함한다. 상기 적층형 서미스터는 부피가 크므로, 수정 소자 패키지 내에 실장이 어렵다. 따라서, 기판 내에 캐비티를 형성하여 캐비티 내에 적층형 서미스터를 실장하여 복합형 수정 소자 패키지를 구현하였다.
그러나, 기판 내에 상기 서미스터를 실장하기 위한 캐비티를 형성하기 위해서, 기판의 두께를 증가시키기 위하여 복수의 세라믹 그린시트가 적층된 소결체를 사용하는데, 이는 원가 경쟁력을 감소시킬 수 있다.
또한, 패키지 내에 서미스터가 실장되지 않으면, 회로 패턴이 형성된 기판의 일면과 서미스터 사이의 간격이 커지므로, 서미스터의 열 감지 정밀도가 감소할 수 있으며, 이로 인해 서미스터의 효과가 미비할 수 있다.
도 3은 도 2의 A부의 평면도를 계략적으로 도시한 것이다.
도 3을 참조하면, 본 개시의 일 실시 형태에 따른 수정 소자 패키지는 기판의 일면 상에 배치되는 서미스터 부(50)를 포함한다. 즉, 상기 서미스터 부(50)는 패키지의 내부에 형성될 수 있다. 이로 인해, 상기 서미스터 부는 회로패턴이 형성된 기판의 일면에서 발생하는 열을 직접적으로 감지할 수 있으므로, 높은 열 감지 정밀도를 확보할 수 있다.
상기 서미스터 부를 패키지의 내부에 형성하면, 복수의 기판 적층이 필요없어, 종래의 수정 소자 패키지 대비 20~30%의 패키지의 두께를 감소시킬 수 있다.
상기 서미스터 부(50)는 인쇄 방법으로 형성될 수 있다.
상기 서미스터 부(50)는 수정체(20) 진동시 수정체와 접촉되지 않는 두께로 형성될 수 있다.
상기 서미스터 부는 제1 금속층(54), 상기 제1 금속층(54) 상에 형성된 서미스터 특성층(52) 및 상기 서미스터 특성층(52)의 일부 덮도록 형성된 제2 금속층(56)을 포함한다.
상기 서미스터 특성층(52)은 상기 제1 금속층(54)을 일부 덮도록 형성될 수 있다.
상기 서미스터 특성층(52)은 니켈(Ni), 망간(Mn), 코발트(Co), 알루미늄(Al) 및 철(Fe) 중 적어도 하나를 포함할 수 있다.
상기 서미스터 특성층(52)은 음의 온도 계수를 가지는 NTC(Negative Temperature Coefficient) 서미스터일 수 있다.
상기 제1 및 제2 금속층(54, 56)은 금(Au), 은(Ag), 텅스텐(W), 팔라듐(Pd), 구리(Cu) 및 몰리브덴(Mo)으로 구성된 그룹으로부터 선택된 적어도 하나 또는 둘 이상의 금속의 합금 물질을 사용하여 형성될 수 있으나, 이에 제한되는 것은 아니다.
상기 제1 및 제2 금속층(54, 56)은 상기 기판(10)의 일면에서 타면까지 연장되어 형성될 수 있다. 상기 기판의 타면에 형성된 상기 제1 및 제2 금속층은 캡 밀봉 후 외부로부터 전기 신호를 입력받는 역할 즉, 외부와 내부의 입출력이 가능하도록 할 수 있다.
상기 제2 금속층(56)은 전극층(56a)과 접촉층(56b)을 포함한다. 상기 전극층(56a)은 상기 기판(10)의 일면에서 타면까지 연장되어 형성되어 전극 역할을 하며, 상기 접촉층(56b)은 상기 서미스트 특성층(52)과 접촉하여 상기 전극층(56a)에서 받은 외부의 전기적 신호를 전달하는 역할을 한다.
상기 제1 금속층(54) 및 상기 전극층(56a)은 상기 서미스터 특성층(52)보다 폭이 클 수 있으며, 상기 서미스터 특성층(52)은 상기 접촉층(56b)보다 폭이 클 수 있다. 상기의 구조는 상기 제1 및 제2 금속층(54, 56)이 접촉하여 쇼트가 발생하는 문제를 방지할 수 있다.
도 4 및 5는 본 개시의 다른 실시 예에 따른 수정 소자 패키지에서 도 2의 A부의 단면도 및 평면도를 각각 개략적으로 도시한 것이다.
도 4 및 5를 참조하면 상기 제2 금속층의 접촉층(56b)은 표면에 홈(57)이 형성될 수 있다.
상기 홈(57)은 상기 서미스터 특성층(52) 상에 형성될 수 있다.
상기 홈이 상기 제2 금속층의 표면에 형성되면, ±1% 이내로의 서미스터의 정밀도를 높일 수 있다.
상기 홈(57)은 레이저(laser) 가공에 의해 형성될 수 있다.
상기 홈(57)은 특정 형상을 가지는 것은 아니며, 서미스터 부의 저항값을 조절하기 위하여 형성될 수 있다.
예를 들면, 서미스터 부가 25℃의 온도에서 99-101KΩ의 저항값을 구현할 수 있도록, 상기 제2 금속층의 제2 금속층의 일부를 깎아내어 상기 서미스터 부의 저항값 범위를 조절할 수 있다.
상기 서미스터 부(50)는 상기 제1 및 제2 금속층(54, 56), 상기 서미스터 특성층(52)을 밀봉하도록 형성된 봉지부(58)를 포함할 수 있다.
상기 봉지부(58)는 절연성 수지일 수 있으며, 이에 제한되지 않으나, 에폭시계 수지 또는 실리콘계 수지일 수 있다.
상기 봉지부(58)는 상기 제1 및 제2 금속층 및 서미스터 특성층을 외부의 환경에 노출되지 않도록 보호하는 역할을 할 수 있다.
본 개시의 수정 소자 패키지는 상기 수정 진동자 및 서미스터 부를 덮도록 상기 기판의 일면 상에 캡(cap)(60)을 배치할 수 있다.
상기 캡(60)은 금속, 세라믹 및 글라스 재료 중 적어도 하나를 포함할 수 있다.
상기 캡(60)은 도전성 금속 재질일 수 있으며, 금(Au), 은(Ag), 텅스텐(W), 구리(Cu) 및 몰리브덴(Mo)으로 구성된 그룹으로부터 선택된 적어도 하나 또는 둘 이상의 금속의 합금 물질을 사용하여 형성될 수 있으나, 이에 제한되는 것은 아니다.
상기 캡(60)을 배치함으로써, 수정 진동자(20, 22) 및 서미스터 부(50)가 외부로부터 패키징될 수 있으며, 상기 캡(60)이 덮힌 내부공간은 진공상태일 수 있다.
상기 캡과 기판 사이의 틈이 형성된 경우, 내부 공간의 진공이 유지될 수 없다. 이러한 틈이 생기는 원인으로는 수동진동자와 기판 사이의 접착이 제대로 이뤄지지 않을 경우, 캡과 기판 사이에 틈이 형성될 수 있다. 상기 내부공간이 진공이 유지되지 않을 경우, 수정 진동자의 주파수 편차가 증가하게 되며 이로 인해 ESR(Equivalent Serial Resistance, 등가 직렬 저항)이 증가할 수 있다.
상기 기판(10)과 상기 캡(60) 사이에 접착층(64)을 배치하여 상기 캡과 상기 기판의 일면을 접합할 수 있다.
상기 접착층(64)은 다층으로 적층된 형태일 수 있다.
상기 접착층(64)은 금(Au), 은(Ag), 니켈(Ni), 텅스텐(W), 주석(Sn), 구리(Cu) 및 몰리브덴(Mo)으로 구성된 그룹으로부터 선택된 적어도 하나로 형성된 금속층이 적층된 것일 수 있으며, 이에 한정되는 것은 아니나 금(Ag)-주석(Sn) 금속 합금층일 수 있다.
상기 기판(10)과 상기 접착층(64) 사이에 글라스 층(glass layer; 62)이 배치될 수 있다.
상기 글라스 층(62)은 상기 접착층(64)과 상기 기판(10)의 접착력을 확보하기 위하여 배치될 수 있다.
상기 접착층(64)과 상기 글라스층(62)을 배치함으로써, 상기 기판과 캡의 접착력이 향상될 수 있으며, 이로 인해 기판과 캡 사이의 내부 공간의 진공이 유지될 수 있다.
이하, 본 개시에 의한 수정 소자 패키지의 제조방법에 대하여 설명한다.
본 개시의 일 실시 예에 따른 수정 소자 패키지의 제조방법은 일면 및 타면을 갖는 기판(10)을 준비하는 단계, 기판(10)의 일면 상에 서미스터 부(50)을 형성하는 단계 및 기판의 일면으로부터 간격을 두어 수정 진동자(20, 22)를 배치하는 단계를 포함하며, 서미스터 부(50)는 제1 금속층(54), 제1 금속층(54) 상에 형성된 서미스터 특성층(52) 및 서미스터 특성층(52)의 일부 덮도록 형성된 제2 금속층(56)을 포함한다.
상기 기판(10)은 단층일 수 있으며, 알루미나가 주성분인 세라믹 그린시트 소결체일 수 있다.
도 6a 내지 6e는 본 개시의 일 실시 예에 따른 수정 소자 패키지의 제조방법을 계략적으로 도시한 것이다.
도 6a를 참조하면, 상기 기판(10)의 일면 상에 서미스터 부(50)를 형성한다.
상기 서미스터 특성층(52)은 니켈(Ni), 망간(Mn), 코발트(Co), 알루미늄(Al) 및 철(Fe) 등의 산화물을 혼합한 서미스터 형성용 페이스트를 인쇄하여 형성될 수 있다.
상기 제1 및 제2 금속층(54, 56)은 금(Au), 은(Ag), 텅스텐(W), 팔라듐(Pd), 구리(Cu) 및 몰리브덴(Mo)으로 구성된 그룹으로부터 선택된 적어도 하나 또는 둘 이상을 포함하는 도전성 페이스트를 상기 기판의 일면에 인쇄하여 형성될 수 있다.
상기 제2 금속층(56)은 전극층(56a) 및 접촉층(56b)으로 나눌 수 있으며, 상기 전극층(56a)은 상기 제1 금속층(54) 형성시 동시에 형성될 수 있다.
상기 제1 금속층(54) 및 제2 금속층의 전극층(56a)의 도전성 페이스트를 인쇄한 후, 상기 서미스터 특성층(52)을 형성할 수 있다. 이후에 상기 서미스터 특성층(52)의 일부를 덮도록 상기 제2 금속층의 접촉층(56b)이 형성될 수 있다.
상기 서미스터 형성용 페이스트 및 도전성 페이스트를 인쇄한 후, 동시 소성에 의해 제1 및 제2 금속층 및 서미스터 특성층이 형성될 수 있다.
상기 서미스터 부는 인쇄 방법으로 형성되는 것으로, 종래의 적층형 서미스터에 비해 부피를 작게 형성할 수 있어, 패키지 내에 형성이 가능할 수 있다. 또한, 상기 서미스터 부는 회로 패턴이 형성된 기판의 일면에 형성되는 것으로 기판에서 발생하는 열을 직접적으로 감지할 수 있어 열 감지 정밀도가 향상될 수 있다.
이후에, 상기 제1 및 제2 금속층(54, 56) 및 서미스터 특성층(52)을 외부 환경으로부터 보호하기 위하여, 상기 제1 및 제2 금속층을 밀봉하도록 봉지부(58)를 형성할 수 있다.
상기 봉지부(58)는 에폭시계 수지 또는 실리콘계 수지일 수 있으나, 이에 한정되는 것은 아니다.
도 6b 및 6c를 참조하면, 기판(10)의 일면으로부터 간격을 두어 수정 진동자(20, 22)를 배치한다.
상기 기판(10)의 일면과 상기 수정진동자의 간격은 5μm 이상으로 한다. 이는 외부에서 수정 진동자에 전기 신호를 줄 때, 상기 수정 진동자의 진동에 의해 수정 진동자와 기판의 접촉을 방지하기 위함이다.
도 6b를 참조하면, 상기 기판(10)의 일면 상에 제1 및 제2 전극 패드(30)를 형성할 수 있다.
상기 제1 및 제2 전극 패드(30)는 상기 기판의 일면에서 타면까지 연장되어 형성된 전극에 연결될 수 있다. 상기 기판의 타면에 형성된 전극은 수정진동자가 외부로부터 전기 신호를 입력받도록 전극 패드에 전달하는 역할을 할 수 있다.
상기 제1 및 제2 전극 패드 상에 도전성 접착제(40)가 형성될 수 있다.
상기 도전성 접착제(40)는 수정 진동자의 제1 및 제2 전극(20a, 20b)과 제1 및 제2 전극 패드(30a, 30b)가 각각 전기적으로 연결될 수 있도록 한다.
상기 도전성 접착제(40)는 도전성 필러 및 수지를 포함하는 도전성 수지 조성물로 형성될 수 있다.
도 6c를 참조하면, 상기 도전성 접착제(40)에 의해 상기 기판의 일면 상에 상기 수정 진동자(20, 22)를 배치한다.
상기 수정진동자(20, 22)는 수정체(20) 및 상기 수정체(20)의 양면에 형성된 제1 전극(22a) 및 제2 전극(22b)을 포함할 수 있으며, 상기 제1 및 제2 전극(22)은 각각 제1 및 제2 전극 패드(30)에 전기적으로 연결될 수 있다.
상기 수정진동자(20, 22)는 상기 수정체 진동시 상기 서미스터 부(50)와 접촉되지 않는 위치에 배치될 수 있다.
도 6d 및 도6e를 참조하면, 상기 기판의 가장자리에 글라스층을 형성할 수 있다.
상기 글라스 층은 제1 및 제2 글라스 층(61, 62)으로 나누어 형성될 수 있다.
우선, 제1 글라스 층(61)을 형성할 수 있으며, 상기 제1 글라스 층(61)은 상기 기판의 일면에서 상기 제1 및 제2 금속층(5, 56) 및 상기 제1 및 제2 전극패드의 전극(30)이 형성된 가장자리 영역을 제외한 나머지 기판의 가장자리 영역에 형성될 수 있다.
상기 제1 글라스 층(61)은 상기 제1 및 제2 금속층 및 상기 제1 및 제2 전극패드의 전극의 두께와 동일한 두께로 형성될 수 있다.
상기 제1 글라스 층(61)은 이후 접착층 형성시 상기 기판의 일면에 형성된 전극에 의한 단차를 줄이기 위하여 형성될 수 있다.
이후에, 상기 기판의 가장자리 및 상기 제1 글라스층(61) 상에 제1 글라스층(62)을 형성할 수 있다.
상기 제1 및 제2 글라스 층(61, 62)은 동일한 물질일 수 있으며, 글라스 프릿(glass frit) 페이스트를 인쇄하여 형성될 수 있다.
상기 글라스 층(61, 62) 상에 접착층(미도시)을 형성하여 상기 수정 진동자 및 서미스터 부를 덮도록 캡을 배치할 수 있다.
상기 캡은 금속, 세라믹 및 글라스 재료 중 적어도 하나의 재료로 형성된 소결체일 수 있다.
상기 캡과 상기 기판의 일면은 상기 글라스 층 및 접착층에 의해 접합될 수 있다. 이로 인해, 상기 캡과 기판 사이의 접합력이 향상될 수 있으며 내부 공간의 진공이 유지될 수 있다.
상기 접착층은 금(Au), 은(Ag), 니켈(Ni), 텅스텐(W), 주석(Sn), 구리(Cu) 및 몰리브덴(Mo)으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.
본 개시는 상술한 실시형태 및 첨부된 도면에 의해 제한되는 것이 아니며 첨부된 청구범위에 의해 제한하고자 한다.
따라서, 청구범위에 기재된 본 개시의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 개시의 범위에 속한다고 할 것이다.
10: 기판 20: 수정체
22: 제1 및 제2 전극 30: 전극 패드
40: 도전성 접착제 50: 서미스터 부
52: 서미스터 특성층 54: 제1 금속층
56: 제2 금속층 57: 홈
58: 봉지부 60: 캡
62: 글라스층 64: 접착층

Claims (16)

  1. 일면 및 타면을 갖는 기판;
    상기 기판의 일면으로부터 간격을 두고 배치된 수정 진동자; 및
    상기 기판의 일면 상에 배치되는 서미스터 부;를 포함하며,
    상기 서미스터 부는 제1 금속층, 상기 제1 금속층 상에 형성된 서미스터 특성층 및 상기 서미스터 특성층의 일부 덮도록 형성된 제2 금속층을 포함하는 수정 소자 패키지.
  2. 제1항에 있어서,
    상기 서미스터 부는 상기 제1 금속층, 상기 제2 금속층 및 상기 서미스터 특성층을 밀봉하도록 형성된 봉지부를 포함하는 수정 소자 패키지.
  3. 제1항에 있어서,
    상기 제2 금속층은 표면에 홈이 형성된 수정 소자 패키지.
  4. 제1항에 있어서,
    상기 제1 및 제2 금속층은 상기 기판의 일면에서 타면까지 연장되어 형성된 수정 소자 패키지.
  5. 제1항에 있어서,
    상기 기판의 일면 상에 배치되며 상기 수정 진동자 및 서미스터 부를 덮도록 배치된 캡; 및
    상기 기판과 상기 캡 사이에 배치된 접착층;을 포함하는 수정 소자 패키지.
  6. 제5항에 있어서,
    상기 서미스터 특성층은 서미스터 특성층은 니켈(Ni), 망간(Mn), 코발트(Co), 알루미늄(Al) 및 철(Fe) 중 적어도 하나를 포함하는 수정 소자 패키지.
  7. 제5항에 있어서,
    상기 접착층은 금(Au), 은(Ag), 니켈(Ni), 텅스텐(W), 주석(Sn), 구리(Cu) 및 몰리브덴(Mo)으로 구성된 그룹으로부터 선택된 적어도 하나로 형성된 금속층인 수정 소자 패키지.
  8. 제5항에 있어서,
    상기 기판의 일면과 상기 접착층 사이에 배치된 글라스층;을 포함하는 수정 소자 패키지.
  9. 일면 및 타면을 갖는 기판을 준비하는 단계;
    상기 기판의 일면 상에 서미스터 부을 형성하는 단계; 및
    상기 기판의 일면으로부터 간격을 두어 수정 진동자를 배치하는 단계;를 포함하며,
    상기 서미스터 부는 제1 금속층, 상기 제1 금속층 상에 형성된 서미스터 특성층 및 상기 서미스터 특성층의 일부 덮도록 형성된 제2 금속층을 포함하는 수정 소자 패키지의 제조방법.
  10. 제9항에 있어서,
    상기 수정 진동자를 배치하는 단계 이전에,
    상기 제1 금속층, 상기 제2 금속층 및 상기 서미스터 특성층을 밀봉하도록 봉지부를 형성하는 단계;를 포함하는 수정 소자 패키지의 제조방법.
  11. 제9항에 있어서,
    상기 제2 금속층은 표면에 홈이 형성된 패키지 제조방법.
  12. 제9항에 있어서,
    상기 제1 금속층 및 제2 금속층은 상기 기판의 일면에서 타면까지 연장되어 형성된 수정 소자 패키지의 제조방법.
  13. 제9항에 있어서,
    상기 수정 진동자를 배치하는 단계 이후에,
    상기 기판의 일면 가장자리에 접착층을 형성하는 단계; 및
    상기 수정 진동자 및 서미스터 부를 덮도록 상기 접착층의 상부에 캡을 배치하는 단계;를 포함하는 수정 소자 패키지의 제조방법.
  14. 제13항에 있어서,
    상기 접착층을 형성하는 단계 이전에
    상기 기판의 일면 가장자리에 글라스층을 형성하는 단계;를 포함하는 수정 소자 패키지의 제조방법.
  15. 제13항에 있어서,
    상기 접착층은 금(Au), 은(Ag), 니켈(Ni), 텅스텐(W), 주석(Sn), 구리(Cu) 및 몰리브덴(Mo)으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 도전성 페이스트로 형성된 수정 소자 패키지의 제조방법.
  16. 제13항에 있어서,
    상기 서미스터 특성층은 니켈(Ni), 망간(Mn), 코발트(Co), 알루미늄(Al) 및 철(Fe)의 산화물 중 적어도 하나를 포함하는 페이스트로 형성된 수정 소자 패키지의 제조방법.
KR1020150156659A 2015-11-09 2015-11-09 수정 소자 패키지 및 그 제조방법 KR20170054010A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150156659A KR20170054010A (ko) 2015-11-09 2015-11-09 수정 소자 패키지 및 그 제조방법
JP2016081315A JP6825188B2 (ja) 2015-11-09 2016-04-14 水晶素子パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150156659A KR20170054010A (ko) 2015-11-09 2015-11-09 수정 소자 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20170054010A true KR20170054010A (ko) 2017-05-17

Family

ID=58768682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150156659A KR20170054010A (ko) 2015-11-09 2015-11-09 수정 소자 패키지 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP6825188B2 (ko)
KR (1) KR20170054010A (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940715A (ja) * 1982-04-27 1984-03-06 Toyo Commun Equip Co Ltd 圧電振動子のパツケ−ジ
JPH05101905A (ja) * 1991-10-04 1993-04-23 Matsushita Electric Ind Co Ltd 厚膜サーミスタペースト組成物およびそれを用いた厚膜サーミスタ
JP3183169B2 (ja) * 1996-05-09 2001-07-03 株式会社村田製作所 電子部品の製造方法
JPH10189308A (ja) * 1996-12-24 1998-07-21 Ooizumi Seisakusho:Kk 厚膜サーミスタの抵抗値調整方法及び厚膜サーミスタ
JPH11195505A (ja) * 1997-12-26 1999-07-21 E I Du Pont De Nemours & Co 厚膜抵抗体及びその製造方法
JPH11345705A (ja) * 1998-05-29 1999-12-14 Oizumi Seisakusho:Kk 厚膜チップ型サーミスタ
JP4871548B2 (ja) * 2005-08-29 2012-02-08 Ｓｅｍｉｔｅｃ株式会社 薄膜サーミスタ
WO2011093456A1 (ja) * 2010-01-29 2011-08-04 株式会社大真空 圧電振動デバイス、およびその製造方法
JP5504927B2 (ja) * 2010-01-29 2014-05-28 株式会社大真空 圧電振動片、圧電振動デバイス、及び圧電振動デバイスの製造方法
JP2013102015A (ja) * 2011-11-08 2013-05-23 Seiko Epson Corp 電子デバイス、及び電子機器
JP2014222812A (ja) * 2013-05-13 2014-11-27 株式会社村田製作所 発振デバイス
TWM491947U (zh) * 2014-07-04 2014-12-11 Jingyue Microwave Integrated Circuit Mfg Co Ltd 具有熱敏電阻之石英震盪器基座及具有熱敏電阻之石英震盪器封裝體結構

Also Published As

Publication number Publication date
JP6825188B2 (ja) 2021-02-03
JP2017092934A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
JP2013106054A (ja) 圧電デバイス
JP5911349B2 (ja) 水晶デバイス
JP2016086324A (ja) 水晶振動子
JP2007150759A (ja) 圧電振動子収納用パッケージおよび圧電振動装置
JP2008219348A (ja) 圧電デバイスの製造方法および圧電デバイス
JP2015226152A (ja) 水晶振動子
JP5097929B2 (ja) 電子部品の製造方法
JP5252992B2 (ja) 水晶発振器用パッケージおよび水晶発振器
JP2014086842A (ja) 圧電振動デバイス
JP5984487B2 (ja) 水晶デバイス
KR20170054010A (ko) 수정 소자 패키지 및 그 제조방법
JP5980564B2 (ja) 水晶素子及び水晶デバイス
JP2015154371A (ja) 水晶デバイス
JP2015050520A (ja) 水晶デバイス
KR20180062727A (ko) 수정 소자 패키지 및 그 제조방법
JP2015050531A (ja) 水晶デバイス
JP5005336B2 (ja) 圧電発振器の製造方法
TWI822418B (zh) 搭載熱敏電阻的壓電振動裝置
WO2024111495A1 (ja) 薄板サーミスタおよび薄板サーミスタ搭載型圧電振動デバイス
WO2024111494A1 (ja) 薄板サーミスタおよび薄板サーミスタ搭載型圧電振動デバイス
JP2017120869A (ja) セラミックパッケージ
JP2008289055A (ja) シート基板とシート基板を用いた圧電振動デバイスの製造方法
WO2023074615A1 (ja) 温度センサ付き水晶振動デバイス
JP5188933B2 (ja) 圧電発振器
JP2008091970A (ja) 圧電発振器とその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination