KR20170052437A - 통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조 - Google Patents

통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조 Download PDF

Info

Publication number
KR20170052437A
KR20170052437A KR1020160051794A KR20160051794A KR20170052437A KR 20170052437 A KR20170052437 A KR 20170052437A KR 1020160051794 A KR1020160051794 A KR 1020160051794A KR 20160051794 A KR20160051794 A KR 20160051794A KR 20170052437 A KR20170052437 A KR 20170052437A
Authority
KR
South Korea
Prior art keywords
conductive
electronic device
antenna
die pad
pad
Prior art date
Application number
KR1020160051794A
Other languages
English (en)
Other versions
KR102541479B1 (ko
Inventor
앨런 맨그럼 마크
조형준
김병진
김기정
배재민
김승모
이영주
Original Assignee
앰코 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 인코포레이티드 filed Critical 앰코 테크놀로지 인코포레이티드
Publication of KR20170052437A publication Critical patent/KR20170052437A/ko
Priority to KR1020230071604A priority Critical patent/KR102659405B1/ko
Application granted granted Critical
Publication of KR102541479B1 publication Critical patent/KR102541479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0421—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with a shorting wall or a shorting pin at one end of the element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/28—Conical, cylindrical, cage, strip, gauze, or like elements having an extended radiating surface; Elements comprising two conical surfaces having collinear axes and adjacent apices and fed by two-conductor transmission lines
    • H01Q9/285—Planar dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Details Of Aerials (AREA)
  • Support Of Aerials (AREA)
  • Waveguide Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

패키징된 전자 디바이스는 도전성 리드프레임의 부분으로서 통합 안테나를 포함한다. 도전성 리드프레임은 전송선으로서 구성된 신장된 도전성 빔 구조를 갖는 다이 패들, 및 다이 패들을 감싸며 위치된 그라운드 플레인 구조를 포함한다. 그라운드 플레인은 전송선이 패키징된 전자 디바이스의 엣지까지 연장하는 갭을 포함한다. 일 실시예에서, 리드프레임 내에서 선택된 리드들은 그라운드 핀들, 소스 핀들, 및/또는 도파관들로서 도전성 연결 구조들을 구성한다. 다른 실시예에서, 통합 안테나의 일 부분이 패키징된 전자 디바이스의 내에 통합되고 부분적으로 노출된다.

Description

통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조{PACKAGED ELECTRONIC DEVICE HAVING INTEGRATED ANTENNA AND LOCKING STRUCTURE}
본 발명은, 일반적으로, 전자 디바이스에 관한 것으로, 보다 구체적으로, 패키징된 전자 구조들 및 전자 구조들을 형성하는 방법들에 관한 것이다.
이 출원은, 전체 내용이 참고로 인용되어 있는, 2015년 11월 3일 출원된 통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조인 미국 특허 출원 제 14 / 931,750으로부터 우선권을 주장한다.
무선 및 휴대용 핸드 헬드 통신 애플리케이션 시장들은 작고, 가볍고, 얇고, 그리고 저렴한 비용 솔루션으로 더 많은 전자 기능을 통합하는 증가된 노력으로 지속적으로 성장하고 발전하기 위한 시장의 예이다. 이러한 애플리케이션들을 위한 계속되는 과제들 중의 하나는 다양한 제품 플랫폼들로의 개선과 효과적인 안테나들의 통합이다. 여러 방법들이 다양한 폼팩터들로 개발되고 구현되어 왔지만, 통상적으로 개별 포일 스트립들과 분리 개폐식 다이폴 안테나들, 그리고 제품의 내측 또는 외측에 위치된 그들의 조합과 같은, 보다 전통적인 안테나 디자인들을 이용하고 있다. 이러한 안테나는 슬롯 안테나들, 인버티드(inverted) F 안테나들 ("IFA"), 평면 인버티드 F 안테나들 ("PIFA"), 또한 "패치" 안테나들이라고도 알려진 다양한 마이크로 스트립 안테나들의 구성들을 포함한다.
무선 애플리케이션들에서 사용되는 안테나들은 적합한 안테나 어레이를 형성하기 위해 탄소계 재료들을 이용한 제품 케이스들에 위치된, 도전성 스트립 테이프들과 같은, 재료들을 이용한 분리되고 개별적인 부품들로서 제품 하우징들에 결합되어 왔거나, 또는 디바이스의 RF 섹션에 전기적으로 연결된 분리되고 개별적인 부품으로서 포함되어 왔다. 다른 방법들은 안테나 기능을 완성하기 위해 애플리케이션들 내에 인쇄회로기판("PCB들") 및 다른 안테나 소자들의 특성을 이용하여 시스템 인쇄 회로기판 상에 별도의 부품으로서 안테나를 배치하고 있다.
이러한 이전 방법들 각각은 디바이스에 비용을 추가한다. 또한, 이들 이전 방법들은 디자인을 어렵게 하고, 비효율적인 동작으로 인해 전력을 소모하며, 애플리케이션들에 벌크(bulk)를 추가하며, 그리고 애플리케이션의 절대적인 크기 및/또는 폼 팩터를 한정한다. 또한, 각각의 해결책 또는 기술들은, 디자인 재사용을 작게하고 그리고 디바이스 디자인 사이클의 복잡성을 증가시키며, 비용을 추가하고 그리고 시장이 제품을 소개하는데 시간을 증가시키도록 디자인된, 디바이스에 고유하다.
전자 패키징된 디바이스들에 대한 또 다른 지속적인 도전은, 리드 프레임 패키지 전자 디바이스와 같은, 서브스트레이트 기반 패키징 전자 디바이스에서 몰딩 컴파운드 ("EMC")의 박리이다. 박리는 종종 신뢰성 스트레스 테스트 동안 발생하고 그리고 특정 애플리케이션들 및 시장들에서의 이러한 패키징 타입들의 사용을 제한한다. JEDEC 표준들로 정의되는 것과 같은, 허용 가능한 산업 표준 한계들을 넘는 박리는, 통상적으로 신뢰성 리스크로서 정의되고, 그리고 신뢰성 자격의 실패를 초래한다. 과거에는, 일반적인 정정 동작들이 재료들의 디바이스 빌(device bill of materials) 그리고/또는 서브스트레이트와 같은 패키지 레벨 구성 부품들의 재디자인을 변경해 왔다.
자동차 산업은 본질적으로 0(zero)의 패키지 레벨 박리에 대한 허용 한계를 다시 정의 할 것을 제안하고 있다. 이러한 원하는 목표는 적극적으로 직접회로 패키징 및 어셈블리 산업 전반에 걸쳐 추구되고 있다. 현재 추구 및 제안되고 있는 해결책들은 주로 몰딩 컴파운드 구성들 및 다이 접착 재료들의 변화에 초점을 맞추고 있다. 또한, 상당한 양의 개발이 화학적 및 기계적으로 적용될 수 있는 요철 처리 기술들의 형태로 서브스트레이트 표면들의 처리에 적용되어 왔다. 이러한 방법에서 일반적으로, 요철 처리 공정은 서브스트레이트의 표면에 적용되어 왔고 그리고 향상된 몰딩 컴파운드들 및 다이 접착 재료들의 선택으로 조합되었다. 이러한 방법은 몰딩 컴파운드 및 서브스트레이트 사이의 접착력에 몇몇 향상을 제공함을 보여왔고, 따라서 박리를 감소시켰다. 또 다른 방법은 서브스트레이트 및/또는 리드들 내의 돌기들 또는 하프-에칭된 영역들을 포함하는 것으로, 이는 몰딩 컴파운드의 접착에 대한 표면 영역을 증가시키는 동작을 한다. 이러한 특징들은 또한 리드 안정화를 제공하는데 사용되어 왔다.
그러나 더 큰 바디 다바이스(예를 들어, 4 mm x 4 mm보다 큰 다이 패드를 갖는 디바이스들), 긴 타이 바 구성(예를 들면, 대략 3 mm보다 긴 길이들을 갖는 타이바), 또는 일반적으로 다운 본드들로 알려진, 다이 대 다이 어태치 패드 와이어 본드의 높은 사용을 갖는 디바이스들, 및 그들의 조합들을 위해, 현재의 해결책은 만족스러운 결과를 제공하지 못하고 있다.
따라서, 구조들 및 방법들이, 무엇보다도, 작고, 가볍고, 얇고, 그리고 저렴한 비용 해결책 내에서 증가된 전자 기능에 대한 산업 요구들을 지지하기 위한 향상된 안테나 디자인들을 제공하는데 필요로 한다. 또한, 예를 들면, 현존하는 어셈블리 공정들 및 기술들의 사용에 의해 비용 효율적인 그러한 구조들 및 방법들이 유익할 것이다. 또한, 구조들 및 방법들이, 예를 들면, 여기에 개시된 패키지 구조들을 포함하는 전자 패키지들에서 박리를 감소시킬 필요가 있다. 또한, 추가적인 향상된 신뢰성에 대한 패키지 구조들 내에서 스트레스들을 감소시키는 구조들 및 방법들이 유익할 것이다.
도 1은 본 발명의 일 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 2는 도 1에서 기준선 2-2를 따라 취한 도 1의 전자 디바이스의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 도 2의 전자 디바이스 일부의 부분 단면도를 도시한 것이다.
도 4는 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 5는 본 발명의 실시예에 따른 어셈블리의 다음 레벨의 조합에 더하여 기준선 5-5를 따라 취한 도 4의 전자 디바이스의 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 7은 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 8은 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 9는 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 10은 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 11은 본 발명의 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 부분 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 부분 평면도이다.
도 13은 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 부분 평면도이다.
도 14는 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 부분 평면도이다.
도 15는 본 발명에 따른 패키징된 전자 디바이스 내에 통합을 위한 안테나 구조를 도시 한 단면도이다.
도 16은 도 15의 실시예의 저면도를 도시한 것이다.
도 17은 본 발명의 일 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 18은 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 19는 본 발명의 일 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 20은 본 발명의 일 실시예에 따른 슬롯 안테나의 다른 실시예의 평면도이다.
도 21은 본 발명의 일 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 22a 내지 도 22f는 본 발명의 일 실시예에 따른 도 21의 실시예에 대한 다른 슬롯 구성들의 평면도를 도시한 것이다.
도 23은 본 발명의 일 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 24은 본 발명에 따라 추가 공정 이후의 도 23의 전자 디바이스의 일부의 부분 평면도를 도시한 것이다.
도 25는 본 발명의 일 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 26은 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 27은 본 발명의 일 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 부분 평면도이다.
도 28은 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 부분 평면도이다.
도 29는 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 부분 평면도이다.
도 30은 본 발명의 일 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 31은 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 전자 디바이스의 평면도를 도시한 것이다.
도 32는 본 발명의 일 실시예에 따른 통합 안테나를 갖는 전자 디바이스의 평면도를 도시한 것이다.
도 33은도 32의 전자 디바이스의 또 다른 평면도이다.
도 34는 본 발명의 일 실시예에 따른 통합 안테나를 갖는 전자 디바이스의 평면도를 도시한 것이다.
도 35는 기준선 35-35를 따라 취한 도 34의 전자 디바이스의 단면도를 도시한 것이다.
도 36은 본 발명의 일 실시예에 따른 통합 안테나를 구비한 전자 소자의 단면도를 도시한 것이다.
도 37은 본 발명의 일 실시예에 따른 통합 안테나의 부분 단면도를 도시한 것이다.
도 38은 본 발명의 다른 실시예에 따른 통합 안테나를 구비한 패키징된 전자 디바이스의 부분 절개 사시 평면도를 도시한 것이다.
도 39은 본 발명의 일 실시예에 따라 기판 구조의 저면도를 도시한 것이다.
도 40은도 39의 기판 구조의 단면도를 도시한 것이다.
도 41은 본 발명의 다른 실시예에 따라 기판 구조의 일부 부분 저면도를 도시한 것이다.
도 42는 본 발명의 다른 실시예에 따른 기판 구조의 일부 부분 저면도를 도시한 것이다.
도 43은 본 발명의 다른 실시예에 따라 기판 구조의 일부 부분 저면도를 도시한 것이다.
도 44는 본 발명의 다른 실시예에 따른 기판 구조의 일부 부분 저면도를 도시한 것이다.
일반적으로, 본 실시예는 제1도전성 다이 어태치 패드, 및 제1도전성 다이 어태치 패드의 제1측부로부터 이격되어 있는 제1도전성 리드를 포함하는(comprising) 서브스트레이트를 포함하는(including) 통합 안테나를 갖는 패키징된 전자 디바이스에 관한 것이다. 전자 디바이스는 제1도전성 리드에 전기적으로 연결되고, 패키지 바디가 전자 디바이스를 인캡슐레이팅하고 그리고 제1도전성 다이 어태치 패드의 적어도 일부들과, 제1도전성 리드의 적어도 일부들을 더 인캡슐레이팅한다. 여러 실시예들에서, 통합 안테나는 제1도전성 다이 어태치 패드와 제2도전성 리드 중 하나 이상; 및 제1도전성 다이 어태치 패드의 제1측부에 근접하여 위치되고, 제1도전성 다이 어태치 패드 및 전자 디바이스 중 하나 이상에 전기적으로 연결된 도전성 빔 구조를 포함하되(comprising), 패키지 바디가 신장된 도전성 빔 구조의 적어도 일부들을 인캡슐레이팅하는 안테나 구조를 포함한다(includes). 일 실시예에서, 신장된 도전성 빔 구조는 도전성 리드들보다 큰 길이를 갖도록 구성된다. 일 실시예에서, 신장된 도전성 빔 구조는 도전성 리드들 길이의 적어도 4배인 길이를 갖는다.
다른 실시예에서, 통합 안테나를 갖는 패키징된 전자 디바이스 구조는 제1주요 표면과 제1주요 표면의 반대인 제2주요 표면을 갖는 제1다이 패드를 포함한다. 다수의 도전성 리드들(즉, 하나 이상의 리드)이 다이 패드의 주변 엣지 세그먼트로부터 이격되어 위치된다. 전자 디바이스가 다수의 도전성 리드들에 전기적으로 연결된다. 패키지 바디가 전자 디바이스, 도전성 리드들의 적어도 일부들, 및 제1다이 패드의 적어도 일부들을 인캡슐레이팅한다. 안테나 구조는 패키지 바디 내에 적어도 부분적으로 통합되어 있되, 전기적 신호에 응답하여 공진하도록 구성된 도전성 구조를 포함한다. 본 발명에 따라, 전기적 신호에 응답하여 공진하도록 구성된 도전성 구조들의 비제한적인 예들은 고유하게 구성된 다이 어태치 패드들, 신장된 도전성 빔 구조들, 나선형 안테나 구조들, 도전성 패드들 또는 신장된 도전성 빔 구조들 내의 슬롯 구조들, 도전성 루프 구조들, 도파관들, 도전성 필라 구조들, 및 그들의 결합을 포함한다.
다른 실시예에서, 통합 안테나를 갖는 패키징된 전자 디바이스 구조는 제1주요 표면과 제1주요 표면의 반대인 제2주요 표면을 갖는 다이 패드와, 다이 패드의 주변 엣지 세그먼트들로부터 이격되어 위치된 다수의 도전성 리드들 및 다이 패드에 부착된 타이바를 포함하는(comprising) 도전성 리드 프레임을 포함한다(includes). 전자 디바이스가 전기적으로 다수의 도전성 리드들에 연결되고 그리고 몰딩된 패키지 바디가 전자 디바이스, 각 도전성 리드의 적어도 일부들, 및 다이 패드의 적어도 일부들을 인캡슐레이팅한다. 안테나 구조가 몰딩된 패키지 바디 내에 적어도 인캡슐레이팅되되, 안테나 구조는 전기적 신호에 응답하여 공진하도록 구성된 도전성 구조를 포함하고, 도전성 구조는 다이 패드와 다이 패드 내에 위치된 슬롯, 개별 도전성 패드의 주요 표면들 사이에 위치된 개구를 갖는 개별 도전성 패드, 도전성 필라 구조, 신장된 도전성 구조, 및 슬롯을 갖는 신장된 도전성 빔 구조 중 하나 이상을 포함한다.
설명의 단순성 및 명확성을 위해, 도면들에서의 요소들은 반드시 일정한 비율로 그려진 것은 아니며, 다른 도면들에서 동일한 참조 번호들은 동일한 구성 요소들을 나타낸다. 또한, 잘 알려진 단계들 및 요소들의 설명 및 상세한 설명은 간략화를 위해 생략된다. 회로 동작에 관련하여 여기에 사용된 ~하는 동안(during), ~하면서(while), 및 ~일때(when )는 동작이 초기 동작에 즉각적으로 일어남을 의미하는 정확한 용어는 아니고, 개시 동작에 의해 시작되는 동작 사이에서 다양한 전파 지연들(propagation delays)과 같은, 약간 작지만 적절한 지연(들)일 수 있음을 당업자라면 이해할 것이다. 또한, 용어 ~하면서(while)는 특정 동작이 적어도 개시 동작 동안의 일부에서 발생하는 것을 의미한다. 약(about), 대략(approximately) 또는 실질적으로(substantially)는 요소의 값이 정해진 값 또는 위치에 근접할 것으로 예상되는 파라메터를 갖는다는 것을 의미한다. 그러나, 당업계에서 잘 알려진 바와 같이, 정확하게 값들이나 위치들이 설명된 바와 같이 되는 것을 막는 사소한 차이들이 항상 존재한다. 용어 제1,2,3 그리고 청구항들에서 또는/그리고 도면들의 상세한 설명에서 그와 유사한 것들은, 요소 이름의 한 부분으로 사용된 것이 유사한 요소들 사이의 구별을 위해 사용되지만, 순위 또는 다른 방식으로, 시간적으로나 공간적인 순서를 설명하기 위한 필요는 없다. 이와 같이 사용된 용어는 적절한 상황 하에서 상호간 바뀔 수 있고 그리고 여기에 설명된 실시예들은 여기에 설명되거나 도시된 것 이외의 다른 순서로 동작할 수 있음을 이해해야 한다. 1층 또는 영역이 2층 또는 다른 영역 위에 형성되거나 위치된다고 여기에 언급되는 것은, 제1층이 제2층 위에 직접 형성되거나 위치되거나 또는 제1층과 제2층의 사이에 개재하는 층일 수 있음을 이해해야 한다. 또한, 여기에 사용된 위에 형성된다는 용어는 위에 위치되거나(locate) 놓여지는(dispose) 것과 같은 의미로 사용되고 임의의 특정한 제조 공정에 관한 것을 한정하기 위한 의미가 아니다. 또한, 반도체 영역, 웨이퍼, 또는 서브스트레이트와 함께 사용될 때 용어 “주요 표면”은, 유전, 절연, 도전, 또는 다결정 반도체와 같은, 다른 재료와 계면을 형성하는 반도체 영역, 웨이퍼, 또는 서브스트레이트의 표면을 의미한다. 주요 표면은 x, y 및 z 방향 등으로 변화하는 지형을 가질 수 있다.
일부 애플리케이션에서, 반도체 다이와 같은, 전자 디바이스들이 적대적 환경들로부터 보호되고, 반도체 다이와 인쇄회로기판(PCB) 또는 마더보드와 같은 어셈블리의 다음 레벨 사이에 전기적 상호 연결을 가능하게 하는 플라스틱 패키지들 내에 동봉된다. 이와 같은 패키지 구성 요소들은 일반적으로 금속 리드프레임과 같은, 도전성 서브스트레이트, 집적 회로 또는 반도체 다이, 반도체 다이를 리드프레임에 부착하기 위한 본딩 재료, 반도체 다이 위의 패드들을 리드프레임의 개별 리드들에 전기적으로 연결하는 상호 구조들, 그리고 다른 부품들을 감싸고 통상적으로 패키지 바디라고 지칭되는 반도체 패키지의 외부 모양을 형성하는 경질 인캡슐란트 재료를 포함한다.
리드 프레임은 패키지 중심 지지 구조이며, 일반적으로 금속 스트립을 화학적 에칭 또는 기계적 스탬핑하여 제조된다. 리드 프레임의 일부는 패키지의 내부에 있을 수 있는데, 이는 플라스틱 인캡슐란트 또는 패키지 바디에 완전히 둘러싸인다. 리드프레임의 리드 중 다른 영역들은 패키지 바디로부터 외측으로 연장되거나 또는 패키지를 다른 부품에 전기적으로 연결하는데 사용하기 위해 부분적으로 노출될 수 있다.
본 설명은, 일부 실시예들에서, 반도체 부품들 및/또는 수동 소자들과 같은, 전자 부품들과 함께 통합 안테나 구조들을 갖는 전자 패키지에 관한 것이다. 본 발명에 관련된 반도체 패키지의 예들은, 한정하는 것은 아니지만, 듀얼-로우 MLF 타입 패키지들(“DR-MLF”)을 포함하는 MicroLeadFrame® 타입 패키지(“MLF”), 쿼드 플랫 노- 리드 패키지 (“QFN”), 스몰-아웃라인 노-리드 패키지들(“SON”), 듀얼 플랫 노-리드 패키지들(“DFN”), 쿼드 플랫 패키지들(“QFP”), 얇은 서브스트레이트 칩 스케일 패키지들(“tsCSP”), 어드밴스드 QFN 패키지들(“aQFN”), 및 그리드 어레이 패키지들(“GQFN”)을 포함한다. 이러한 패키지들은, 다이 어태치 구조 또는 패드를 갖는 리드프레임들과 같은, 도전성 서브스트레이트를 포함하는데, 이는 외측으로 노출되거나 또는 인캡슐레이팅되고, 그리고 본 발명의 실시예들에 따른 안테나 디자인들의 통합을 지지하는 재료 특성들을 갖기 때문에, 관련된다. 예를 들면, 이러한 패키지들은 통합된 리드프레임들의 구조 중에서도 구리, 니켈, 금, 은, 팔라듐, 철과 같은 도전성 재료를 포함하고, 이러한 패키지들은 에폭시 몰드 컴파운드와 같은 절연 재료들을 포함한다.
또한, 여러 타입들의 안테나 디자인들이 본 발명의 실시예에 따라 패키징된 서브스트레이트 디자인 내에 구성될 수 있다. 이들은, 한정하는 것은 아니지만, 다음을 포함한다: 루프 안테나들, 광대역 다이폴들, 모노폴 안테나들, 접힌 다이폴 안테나들, 마이크로 스트립 또는 패치 안테나들, 평면 인버티드 F 안테나들(“PIFA”), 인버티드 F 안테나들(“IFA”), 비발디 안테나들, 슬롯을 갖는 도파관 안테나들, 반-파장 및 1/4 파장 안테나들의 변형들. 한정하는 것은 아니지만, 스마트폰, 양방향 통신 디바이스들, PC 태블릿들, RF 태그들, 센서들, 블루트스®, 그리고 무엇보다도 와이-파이 디바이스, 사물인터텟(“IoT”), 홈 보안, 리모트 컨트롤 디바이스들과 같은, 한정하는 것은 아니지만, 송신 및/또는 수신되는 RF 신호를 요구하는 무선 핸드헬드 디바이스들을 포함하는 애플리케이션들을 위해 구성되는 안테나를 형성하는 적절하게 구성되고 배열된 다이 어태치 패드, 리드 핑거들, 타이바들 및 추가적인 도전성 요소들의 이점을 취하도록 이들 디자인들이 구성될 수 있다. 여러 디자인들이 이하에서 설명될 것이지만, 당업자는 본 발명이 여기에서 기술된 요소들 및 특징들에 의해 지원되는 임의의 안테나 디자인과 관련이 있다는 것을 알 수 있을 것이다. 또한, 당업자는 다음의 설명이 다양한 납없는 리드프레임 기반 실시예에 초점을 맞추고 있으나, 동일한 실시 원리가 납이 있는 리드프레임 패키지에 적용될 수 있다는 것을 이해할 것이다.
비록 본 설명이 리드프레임 타입 서브스트레이트를 사용하는 경향이 있으나, 본 발명은, 한정하는 것은 아니지만, 라미네이트 서브스트레이트들 및 당업자에게 공지된 다른 서브스트레이트들을 포함하는 다른 타입의 서브스트레이트들에도 적용됨을 이해하여야 한다. 또한, 도면 부호가 본 설명을 통하여 전자 부품(23), 전자 디바이스들(23), 또는 전자 칩(23)에 할당되는데, 이는 혼합된 신호 IC와 같은 반도체 집적 회로(“IC”), 마이크로컨트롤러, RF 파워 트랜지스터와 같은 전력 반도체 디바이스, 다른 타입들의 로직 및/또는 아날로그 디바이스들 또는 집적된 기능, 집적된 패시브 용량, 주문형 IC(“ASIC”), 그리고 당업자들에게 공지된 다른 타입의 유사한 반도체 디바이스들일 수 있다. 전자 부품(23)은 후술되는 통합 안테나들에게 제어, 모니터링, 필터링, 증폭, 전원 및 다른 기능을 제공할 수 있거나, 또는 전자 부품(23)은 통합 안테나와 함께 제어, 모니터링, 전원, 또는 다른 상호 작용 또는 전기적 통신으로부터 분리 및/또는 독립적일 수 있다. 그러나, 일부 실시예에서, 전자 부품(23)이 본 발명에 따른 공간 효율적인 패키징된 디바이스들을 제공하도록 통합 안테나 디바이스와 함께 전기적으로 통신하도록 함이 바람직하다.
도 1은 제1실시예에 따른 통합 안테나(11)를 갖는 패키징된 전자 디바이스(10) 또는 전자 디바이스(10)의 평면도를 도시한 것이다. 본 실시예에서, 통합 안테나(11)는 QFN 또는 MLF 타입 패키지의 마이크로 스트립 또는 패치 안테나 형태로 구성된다. 전자 디바이스(10)는 도전성 리드프레임(12) 또는 리드프레임(12)과 같은, 서브스트레이트(12) 또는 도전성 서브스트레이트(12)를 포함한다. 일 실시예에서, 리드 프레임(12)은 일반적으로 4개의 주변 엣지 세그먼트들을 정의하는 사각형(예를 들면, 스퀘어) 다이 패들(13) 또는 다이 패드(13)와 다수의 제1도전성 리드들(14) 또는 리드들(14)을 포함하는데, 이는 4개의 셋트들로 분리될 수 있고, 리드들(14)의 각 셋트는 다이 패드(13)로부터 이격되어 위치되고, 일반적으로 대응하는 다이 패드(13)의 주변 세그먼트들로부터 수직하게 연장된다. 리드 프레임(12)은 본 실시예에서 도시된 리드들보다 많거나 적을 수 있다는 것이 이해된다.
본 실시예에 따르면, 리드 프레임(12)은 그라운드 플레인 구조(16)를 더 포함하는데, 이는 본 실시예에서 실질적으로 다이 패드(13)를 감싸고 그리고 다이 패드(13)와 리드들(14)의 사이에 위치된 프레임형 구조 또는 링형 구조를 갖는다. 일 실시예에서, 그라운드 플레인 구조(16)는 그라운드 플레인 구조(16)의 일측에 또는 내에 위치된 갭(17) 또는 스페이스(17)를 포함한다. 일 실시예에서, 그라운드 플레인 구조(16)는 그라운드 플레인 구조(16)의 측부 표면들로부터 다이 패드(130)를 향하여 일반적으로 수직 방향으로 연장하는 하나 이상의 도전성 핑거들(19)을 포함할 수 있다. 후에 설명되는 바와 같이, 도전성 핑거들(19)은 본 실시예에에 따른 다른 안테나 구성들을 제공하도록 다이 패드(13)에 대하여 하나 이상의 미리 정해진 위치들에 위치될 수 있다. 일부 실시예에서, 그라운드 플레인 구조(16)는 타이바 구성(미도시)의 부분으로서 리드프레임(12)에 연결될 수 있고, 그리고 타이바 구성에 대한 그러한 연결은 몰딩된 패키지 바디(26)가 형성된 이후에 분리될 수 있다.
본 실시예에 따르면, 신장된 도전성 빔 구조(21), 신장된 도전성 바디(21), 또는 도전성 전송선(21)이 다이 패드(13)의 주변 엣지 세그먼트들의 하나에 연결되어 위치되고 그리고 일반적으로 주변 엣지 세그먼트로부터 전자 디바이스(10)의 외측 엣지(22)까지 수직하게 연장한다. 바람직한 한 실시예에서, 신장된 도전성 빔 구조(21)가 다이 패드(13)의 중심 라인으로부터 연장하여 위치되고 그리고 그라운드 플레인 구조(16)의 갭(17)을 통하여 외측 엣지(22)까지 연장한다. 일 실시예에서, 다이 패드(13) 및 신장된 도전성 빔 구조(21)는 리드들(14) 및 그라운드 플레인 구조(16)와 다른 두께이다. 보다 구체적으로, 다이 패드(13) 및 신장된 도전성 빔 구조(21)는 그들의 각 하면들로부터 부분적으로 에칭될 수 있고, 이에 따라 하면들이 리드들(14) 및 그라운드 플레인 구조(16)의 하면과 다른 평면일 수 있다. 이는 우측에서 좌측으로 하부 방향으로 경사진 조밀한 해칭에 의해 도 1에 도시되어 있다. 일부 실시예들에서, 리드들(14)의 영역들(140)이 또한 패키지 바디(26)와 록킹 메커니즘을 제공하도록 부분적으로 에칭된다. 다른 실시예에서 그라운드 플레인 구조(16)가 또한 록킹 메커니즘들 또는 구조들을 제공하도록 부분적으로 에칭될 수 있다.
전자 디바이스(10)는 다이 패드(13)의 한 표면 상에 위치된 반도체 디바이스(23)와 같은, 하나 이상의 전자 부품들(23)을 더 포함한다. 도 1에서, 전자 부품(23)이 다이 패드(13)의 부분적인 에칭을 도시하는데 이용된 크로스-해칭을 방해하지 않도록 점선으로서 도시되어 있다. 여러 실시예들에서, 전자 부품(23)은 전자 부품(23)을 리드들(14), 다이 패드(13), 및/또는 그라운드 플레인 구조(16)에 전기적으로 연결하기 위해 전자 부품(23)의 한 표면 위에 있는 본드 패드들(24)을 포함한다. 예시적으로, 본드 패드들(24)이 와이어 본드들(27), 도전성 클립들, 또는 당업자에게 공지된 다른 도전성 구조들을 이용하여 리드들(14)에 전기적으로 연결된다.
전자 디바이스(10)는 패키지 바디(26)를 형성하도록 전자 부품, 도전성 구조들, 리드들(14)의 도전성 구조들, 그라운드 플레인 구조(16)의 부분들, 다이 패드(13) 및 신장된 도전성 빔 구조(21)에 도포된 인캡슐란트 재료를 더 포함한다. 본 실시예에서, 리드들(140)의 하면 및 외측 단부 표면들이 패키지 바디(26)에서 노출된다; 그라운드 플레인 구조(16)의 하부 표면들이 패키지 바디(26)의 하부 표면에 노출된다; 그리고 신장된 도전성 빔 구조(21)의 단부 영역이 패키지 바디(26)의 측부 표면에서 노출된다. 일부 실시예들에서, 패키지 바디(26)가, 에폭시 몰드 컴파운드(“EMC”), 또는 당업자들에게 공지된 다른 재료들과 같은 절연성 재료를 포함한다. 일부 실시예들에서, 패키지 바디(26)가 오버 몰딩 기술을 이용하여 형성된다. 다른 실시예들에서, 인젝션 몰딩 기술들이 패키지 바디(26)를 형성하기 위해 이용된다.
본 실시예에 따르면, 통합 안테나(11)는 신장된 도전성 빔 구조(21), 그라운드 플레인 구조(16), 및 다이 패드(13)를 포함한다. 보다 구체적으로, 일 실시예에서 통합 안테나(11)는 리드들(14)과 전자 부품(23)과 함께 패키지 바디(26)의 내부에 수용된 1/4 파장 (λ / 4) 타입 안테나로 구성된다. 일 실시예에서, 리드프레임(12)은 통합 안테나(11)를 갖는 전자 디바이스(10)의 요소들을 제공하도록 에칭되거나 또는 스탬핑될 수 있다. 본 발명에 따라, 리드프레임(12) 형성을 위해 이용된 에칭 공정은 통상적으로 리드프레임(12)의 디자인 및 안테나 디자인 통합을 위한 향상된 유연성을 제공하거나 가능하게 한다. 또한, 에칭 및 스탬핑 기술들의 결합은, 다이 패드가 패키지 바디(26)의 하나 이상의 표면들을 통해 노출되지 않도록 구성된 다이 패드가 있는 실시예들에서 사용될 수 있는 것으로 이해된다.
도 2는 도 1에서 기준선 2-2를 따라 취한 통합 안테나(11)를 갖는 전자 디바이스(10)의 단면도이다. 도 2는 전자 부품(23)의 표면 위에 있는 본드 패드(24)를 리드(14)에 전기적으로 연결하는 와이어 본드(27)와 같은, 도전성 구조의 한 예를 더 도시한다. 도 2는 또한 인쇄회로기판(20)과 같은, 어셈블리의 다음 레벨에 결합된 전자 디바이스(10)를 더 도시한다. 일 실시예에서, 인쇄회로기판(20)은 도전성 그라운드 플레인(31)과 콘택들(32 및 33)과 같은, 다수의 도전성 트레이스들을 포함한다.
일 실시예에서, 도전성 그라운드 플레인(31)은 안테나 구조(11)를 위한 그라운드 플레인 구조를 보완하도록 그라운드 플레인 구조(16)에 전기적으로 연결된다. 일 실시예에서, 신장된 도전성 빔 구조(21)는, 와이어 본드(27)와 같은, 도전성 연결 구조를 이용하여 콘택(33)에 전기적으로 연결될 수 있다. 다른 실시예에서, 신장된 도전성 빔 구조(21’)는, 도 3에 도시된 바와 같이, 예를 들면, 솔더 층(34) 또는 도전성 접착층(34)을 이용하여 콘택(33)에 직접 부착될 수 있는 전체-두께 선단부를 갖도록 구성될 수 있다.
도 2의 도면에 도시된 바와 같이, 다이 패드(13)는 인쇄회로기판(20)에 솔더링되지 않거나 전기적으로 연결되지 않지만, 대신 패키지 바디(26)에 의해 그것으로부터 분리된다. 유리하게, 본 실시예에서, 링 형상 구조로 제공된 그라운드 플레인 구조(16)는 인쇄회로기판(20)에 반도체 디바이스(10)가 고정되도록 하며 그리고 다이 패드(13)의 측부 표면을 따라 그라운드 플레인을 연장함에 의해 통합 안테나(11)의 효율성을 더 향상시킨다.
본 실시예에 따르면, 다이 패드(13)가, 패치 안테나 영역을 제공하고 그리고 신장된 도전성 빔 구조(21)가 패치 안테나 영역을 공급하거나 제공하는(feeds or sources) 전송선을 제공하는, 패치 또는 마이크로스트립 안테나로서 구성된다. 따라서, 다이 패드(13)는 길이(36) 및 폭(37)을 갖고 그리고 두께(38) 및 선택된 유전율을 갖는 유전 재료(예를 들면, 패키지 바디(26)) 내에 (적어도 부분적으로) 밀봉된다. 본 실시예에서, 패키지 바디(26)를 위한 유전 재료는 선택된 디자인의 임피던스를 최적화하는 유전율을 제공하도록 선택될 수 있다. 바람직한 한 실시예에서, 다이 패드(13), 그라운드 플레인 구조(16), 및 신장된 도전성 빔 구조(21)는, 구리, 구리 합금, 또는 유사한 재료와 같은, 고도전성 금속을 포함한다.
일 실시예에서, 통합 안테나(11)는 패키지 바디(26)를 위해 선택된 유전체 매질 내에서 결정되는 파장의 1/2과 동일한 길이(36)를 갖는다. 일 실시예에서, 통합 안테나(11)의 동작 주파수는 폭(37)의 기능으로서 길이(36)에 의해 결정된다. 보다 구체적으로, 폭(37)은 통합 안테나(11)의 입력 임피던스를 결정하는 하나의 팩터이다. 예를 들면, 폭(37)을 증가시킴에 의해, 통합 안테나(11)의 임피던스는 감소할 수 있다. 다른 실시예들에서, 폭(37)보다 작은 길이(36)는 유전 재료 또는 패키지 바디(26)를 위해 사용된 절연 재료의 유전율의 상호 작용 효과들에 따라 통합 안테나(11)의 밴드폭을 증가시키는 경향이 있다. 예를 들면, 사각의 다이 패드(13)는 대략 300 Ohm의 입력 임피던스를 가질 것이다.
표준 무선-핸드헬드 애플리케이션들, 모바일 폰 트랜시버 애플리케이션들, 블루트스® 애플리케이션들, RF 태그 애플리케이션들, 또는 다른 무선 또는 무선형 애플리케이션들과 같은, 애플리케이션들을 위한 일 실시예에서, 리드프레임(12)은 대략 200 마이크론(대략 8mils)의 두께를 가질 수 있다. 이러한 타입의 애플리케이션들에서, 이러한 두께는 파장의 대략 0.05이고, 이는 통합 안테나(11)의 허용 가능한 동작을 제공하는 것으로 발견되었다. 또한 통합 안테나(11)의 본 실시예는 대략 5-7dB의 지향성을 갖고 그리고 전기장이 적절하게 선형으로 그리고0.5 λ와 동일한 길이(36)에 동일한 다이 패드(13)의 폭(37)이 수평 방향으로 편향됨이 관찰되었다.
본 실시예에 따라, 또한 통합 안테나(11)의 밴드폭은 전형적인 대략 3%의 크기를 가지며, 일반적으로 작은 것으로 관찰되었다. 예를 들면, 100MHz에서 동작하도록 구성된 통합 안테나(11)의 전형적인 디자인은 대략 96MHz에서 공진할 것이다. 이러한 손실은 통합 안테나(11) 구조의 주변에서 프린지 필드(fringe field)의 결과인 것으로 생각된다.
여기에 설명하는 다른 패치 안테나 디자인들뿐만 아니라 통합 안테나(11)의 디자인은 일반적으로 개방 회로 전송선과 같이 동작하고, 그리고 이와 같이 하여, 전압 반사 계수는 대략 -1로 가정될 수 있다. 결과적으로, 안테나 소스와 관련된 전압은 안테나 회로에서 전류 경로의 페이스(phase)에서 벗어날 것이다. 따라서, 다이 패드(13)(즉, 신장된 도전성 빔 구조(21)로부터 더 멀리 떨어진 단부)의 가장 먼 단부에서, 전압이 최고이다. 다이 패드(13)(대략 λ/2)의 반대단에서, 전압은 최소이다.
도 4는 제2실시예에 따른 통합 안테나(41)를 갖는 패키징된 전자 디바이스(40) 또는 전자 디바이스(40)를 도시한 평면도이다. 본 실시예에서, 통합 안테나(41)는 마이크로 스트립 또는 패치 안테나의 다른 실시예이다. 전자 디바이스(40)는 전자 디바이스(10)와 유사하고 그리고 통합 안테나(41)는 통합 안테나(11)에 유사하고, 그리고 단지 이하에서는 다른 구조들이 설명될 것이다. 본 실시예에서, 전자 디바이스(40)는 두께가 감소된 엣지 영역(430)을 갖는 다이 패들(43) 또는 다이 패드(43)를 포함한다. 일 실시예에서, 엣지 영역(430)은 다이 패드(43)의 각 주변 엣지 세그먼트를 따라 연장한다. 또한, 전자 디바이스(40)는 신장된 도전성 빔 구조(21’), 신장된 도전성 바디(21’), 또는 도전성 전송선(21’)을 포함하는데, 이는 다이 패드(43)의 주변 엣지 세그먼트들의 하나와 연결되어 위치되고 그리고 일반적으로 주변 엣지 세그먼트로부터 전자 디바이스(40)의 외측 엣지(22)를 향하여 수직으로 연장한다. 또한, 전자 디바이스(40)에서 그라운드 플레인 구조(46)는 어셈블리(조립) 동안 영역들(49)과 함께 다이 패드(43)를 지지하도록 초기에 기능을 하는 타이바 구조의 한 부분으로서 구성되고, 그리고 나서 영역들(49)이 다이 패드(43)로부터 물리적으로 분리된 이후, 예를 들면, 패키지 바디(26)가 형성된 이후, 그라운드 플레인으로 사용된다. 또한, 영역들(49)의 잔존 부분들이 안테나 구조(41)의 부분으로서 도전성 핑거들(19)(도 1에 도시된 바와 같이)로서 사용될 수 있다.
도 5는 추가적으로 인쇄회로기판(50)과 조합되어 도 4의 기준선 5-5를 따라 취한 전자 디바이스(40)의 단면도를 도시한 것이다. 본 실시예에서, 인쇄회로기판(50)은 내장되고 절연된 그라운드 플레인 구조(56)를 포함하고, 이는 컨택(51)을 통하여 그라운드 플레인 구조(46)에 전기적으로 연결된다. 도 5에 도시된 봐와 같이, 다이 패드(43)의 하부 표면의 일 영역은 패키지 바디(26)의 하부 표면을 통해 노출되고 그리고, 예를 들면, 절연성 접착제 또는 당업자들에게 공지된 다른 재료들을 이용하여 인쇄회로기판(50)에 부착될 수 있다. 신장된 도전성 빔 구조(21’)는, 예를 들면, 도전성 접착제 또는 당업자에게 공지된 다른 재료를 이용하여 컨택(53)에 전기적으로 연결된다. 또한, 리드(14)가 비슷한 방식으로 컨택(52)에 전기적으로 연결된다. 다른 실시예에서, 다이 패드(43)가, 예를 들면, 접지된 패치를 요구하는 애플리케이션들 및/또는 향상된 열전달을 위해 인쇄회로기판(50) 위에 인접하여 위치된 다른 컨택 패드에 접지될 수 있다.
도 6은 또 다른 실시예에 따른 통합 안테나(61)를 갖는 패키징된 전자 디바이스(60) 또는 전자 디바이스(60)를 도시한 부분 단면도이다. 전자 디바이스(60)는 전자 디바이스(10 및 40)와 유사하며, 이하에서 단지 그 차이점만이 설명될 것이다. 본 실시예에서, 전자 디바이스(60)는 다이 패들(63) 또는 다이 패드(63) 그리고 다이 패드(63)의 주변 엣지 세그먼트들의 하나에 연결되고 위치된 신장된 도전성 빔 구조(64), 신장된 도전성 바디(64), 또는 도전성 전송선(64)을 포함한다. 일 실시예에서, 신장된 도전성 빔 구조(64)는 일반적으로 다이 패드(63)의 주변 엣지 세그먼트로부터 전자 디바이스(60)의 외측 엣지(22)를 향하여 수직으로 연장한다. 본 실시예에에 따르면, 신장된 도전성 빔 구조(64)가 그라운드 플레인 구조(66)로서 패키지 바디(66)와 동일한 표면을 통해 노출되도록, 신장된 도전성 빔 구조(64)가 다운-셋 구성으로 제공된다. 또한, 상부-노출 패드(“TEP”) 의 일례로서, 다이 패드(63)가 패키지 바디(26)의 반대 표면을 통하여 노출된다. 본 실시예에서, 통합 안테나(61)는 마이크로스트립 또는 패치 안테나로서 구성될 수 있고, 그리고 다이 패드(63), 신장된 도전성 빔 구조(64), 그리고 그라운드 플레인 구조(66)를 포함한다.
도 7은 다른 실시예에 따른 통합 안테나(71)를 갖는 패키징된 전자 디바이스(70) 또는 전자 디바이스(70)의 부분 단면도를 도시한 것이다. 전자 디바이스(70)는 전자 디바이스(60)와 유사하며 이하에서 차이점만이 설명될 것이다. 본 실시예에서, 전자 디바이스(70)는 다이 패들(73) 또는 다이 패드(73)와, 다이 패드(73)의 주변 엣지 세그먼트들의 하나에 연결되고 위치된 신장 도전성 빔 구조(74), 신장된 도전성 바디(74), 또는 도전성 전송선(74)을 포함한다. 일 실시예에서, 신장된 도전성 빔 구조(74)는 일반적으로 다이 패드(73)의 주변 엣지 세그먼트로부터 전자 디바이스(70)의 외측 엣지(22)를 향하여 수직으로 연장한다. 본 실시예에 따르면, 다이 패드(73) 및 신장된 도전성 빔 구조(74)는 패키지 바디(26)의 동일한 표면을 통하여 노출된다. 또한, 그라운드 플레인 구조(76)는 패키지 바디(26)의 반대 표면을 통하여 노출된다. 전자 디바이스(70)는 상부-노출 패드 구성의 다른 예이다. 본 실시예에서, 통합 안테나(71)는 마이크로스트립 또는 패치 안테나로 구성될 수 있고, 다이 패드(73), 신장된 도전성 빔 구조(74), 및 그라운드 플레인층(76)을 포함한다.
도 8은 또 다른 실시예에 따른 통합 안테나(81)를 갖는 패키징된 전자 디바이스(80) 또는 전자 디바이스(80)의 부분 단면도를 도시한 것이다. 전자 디바이스(80)는 전자 디바이스(60)와 유사하며, 이하에서 단지 차이점들만이 설명될 것이다. 본 실시예에서, 전자 디바이스(80)는 다이 패들(83) 또는 다이 패드(83)와 다이 패드(83)에 부착된 타이바(85)를 포함한다. 일 실시예에서, 타이바(85)는 다운-셋 구성으로 제공되고 그리고 리드(14)와 같이 패키지 바디(26)의 동일한 표면에서 노출된다. 다이 패드(83)는 패키지 바디(26)의 반대 표면을 통하여 노출된다. 전자 부품(23)은 패키지 바디(26)를 통해 노출된 다이 패드(83)의 측부의 반대인 다이 패드(83)에 부착된다. 본 실시예에서, 타이바(85)는 다이 패드(83)로부터 절단되지 않고 그리고 전자 디바이스(80)가 다이 패드(83)의 주변 엣지 세그먼트들의 하나에 연결되어 위치된 신장된 도전성 빔 구조(84), 신장된 도전성 바디(84), 도전성 필라 구조(84), 또는 도전성 전송선(84)으로서 더 구성되고, 그리고 이는 전자 디바이스(80)의 외측 엣지(22)를 향하여 연장한다. 본 실시예에 따르면, 다이 패드(73) 및 신장된 도전성 빔 구조(84)는 패키지 바디(26)의 반대 표면들을 통하여 노출된다. 일 실시예에서, 신장된 도전성 빔 구조는 다이 패드(83)의 코너로부터 연장한다. 전자 디바이스(80)는 상부-노출 패드 구성의 추가적인 예이다. 본 실시예에서, 통합 안테나(81)는, 도 5에 도시된 인쇄회로기판(50)과 같이, 인쇄회로기판 조합에서 전자 디바이스(80)에 대하여 외측에 제공되는 분리된 그라운드 플레인과 함께 마이크로스트립 또는 패치 안테나로 구성될 수 있다. 본 실시예에 따르면, 한정하는 것은 아니지만, 도 5, 6, 7, 및 8에 도시된 구성을 포함하는 노출된 다이 패드 구성들이 특정 애플리케이션 요청들에 따라 다이 패드를 인쇄회로기판에 접지하는데 이용될 수 있다.
1/4 파장 패치 안테나는 앞에서 설명한 마이크로 스트립 또는 패치 안테나들 11, 41, 61, 71, 및 81의 구성 및 디자인과 유사하다. 도 9는 일 실시예에 따른 1/4 파장 안테나로서 구성된 통합 안테나(91)를 갖는 패키징된 전자 디바이스(90) 또는 전자 디바이스(90)의 평면도를 도시한 것이다. 전자 디바이스(90)는 전자 디바이스들(10 및 40)과 유사하고, 이하에서는 차이점들만이 설명될 것이다. 본 실시예에 따르면, 다이 패드(13)의 단부(130) 또는 말단부(130)(즉, 신장된 도전성 빔 구조(21)의 반대에 위치된 단부)가 그라운드 플레인 구조(16)에 쇼트되도록 통합 안테나(91)가 구성된다. 본 실시예에서, 그라운드 플레인 구조(16)는 그렇지 않으면 패키지 바디(26)에 의해 다이 패드(13)로부터 어느 곳에서나 물리적으로 분리되어 있다. 일 실시예에서, 그라운드 플레인 구조(16)로부터 다이 패드(13)를 향하여 연장하는 도전성 핑거(191)와 쇼팅 와이어(92)와 같은 도전성 연결 구조(92)가 다이 패드(13)를 그라운드 플레인 구조(16)에 전기적으로 연결한다. 본 실시예에서, 다이 패드(13)(또는 통합 안테나(91)의 패치 부분)가 단부(130)에서 그라운드 플레인 구조(16)에 쇼트되어 있기 때문에, 통합 안테나(91)의 단부(130)에서 전류가 0(zero)으로 되지 않고, 이는 앞에서 설명된 통합 마이크로스트립 안테나 디자인들의 경우이다. 본 실시예에 따르면, 통합 안테나(910)는 다이 패드(13), 그라운드 플레인 구조(16), 신장된 도전성 빔 구조(21), 및 쇼팅 핀(92)을 포함한다.
본 실시예에 따른 구성은 반파 패치 안테나와 유사한 전류-전압 분포를 갖는다. 그러나, 본 실시예의 한가지 기능적 차이점은 통합 안테나(91)의 방사를 초래하는 프린징 필드(fringing fields)가 다이 패드(13)(즉, 패치)의 단부(130)(즉, 전송선(21)의 반대 단부)에 쇼트되고, 따라서 신장된 도전성 빔 구조(21)에 가장 가까운 전기장만이 방사되거나 또는 활성화된다는 점이다. 또한, 전자 디바이스(90)에서, 게인이 감소한다; 그러나, 적어도 50%( λ/4 - 1/4 파장)만큼 안테나의 크기를 줄이는 반면 반-파 패치 디자인에서 보인 바와 같이 동작에 있어 동일한 기본 특성들을 유지한다. 전자 디바이스(90)의 다른 실시예들에서, 다이 패드(13)는 바닥-노출 구성(예를 들면, 전자 디바이스(40)와 유사함)일 수 있거나, 비-노출 구성(예를 들면, 전자 디바이스(10)과 유사함)일 수 있거나, 그리고/또는 상부-노출 구성(예를 들면, 전자 디바이스들(60 내지 70)과 유사함)일 수 있다.
도 10은 일 실시예에 따른 반 파장 안테나로서 구성되어 있는 통합 안테나(101)를 갖는 패키징된 전자 디바이스(100) 또는 전자 디바이스(100)의 평면도를 도시한 것이다. 반파 패치 안테나는 1/4 파장 패치 안테나의 변형이다. 전자 디바이스(100)는 전자 디바이스들(10, 40 및 90)과 유사하며, 이하에서는 차이만을 설명한다. 본 실시예에 따라, 다이 패드(13)의 인접면(131)(즉, 신장된 도전성 빔 구조(21)에 연결된 다이 패드(13)의 인접한 측부에 위치된 측부; 또는 통합 안테나 구조(101)의 공급 또는 소스가 되는 단부의 근처)이 그라운드 플레인 구조(16)에 쇼트된다. 본 실시예에서, 그라운드 플레인 구조(16)는 그렇지 않으면 패키지 바디(26)에 의해 다이 패드(13)로부터 어느 곳에서나 물리적으로 분리된다.
일 실시예에서, 그라운드 플레인 구조(16)로부터 다이 패드(13) 까지 연장하는 도전성 핑거(192)와 쇼팅 와이어(93)와 같은 도전성 연결 구조(93)는 다이 패드(13)를 그라운드 플레인 구조(16)에 전기적으로 연결한다. 본 실시예에 따라, 그라운딩 와이어(93)는 통합 안테나(101)의 임피던스에 병렬 인덕턴스를 도입하도록 구성되며, 이는 패치 안테나 디자인 및 애플리케이션의 주파수의 결과이다. 보다 구체적으로, 결과적인 병렬 인덕턴스는 통합 안테나(101)의 공진 주파수를 이동시킨다. 본 실시예에 따라, 통합 안테나(101)가 어드미턴스(admittance)와 리액턴스(reactance)와 함께 쇼팅 와이어(93)의 위치를 변화시킴에 의해, 공진 주파수가 특정한 애플리케이션을 위해 조정되고 최적화(즉, 튜닝)될 수 있다. 반-파 길이 안테나로서 구성된 통합 안테나(101)는, 한정하는 것은 아니지만 대략 1 GHz 이상의 주파수에서 동작을 요구하는 애플리케이션들을 포함하는 애플리케이션들에 사용될 수 있다. 본 실시예에 따라, 통합 안테나(101)는 다이 패드(13), 그라운드 플레인 구조(16), 신장된 도전성 빔 구조(21), 및 쇼팅 핀(93)을 포함한다. 전자 디바이스(100)의 다른 실시예로서, 다이 패드(13)는 바닥-노출 구성(예를 들면 전자 디바이스(40)와 유사)일 수 있고, 비-노출 구성(예를 들면, 전자 디바이스(10)와 유사)일 수 있고, 및/또는 상부-노출 구성(예를 들면, 전자 디바이스(60 또는 70)과 유사)일 수 있다.
도 11은 평면 인버티드 F-안테나(“PIFA”) 구성의 제1실시예에 따른 통합 안테나(111)를 갖는 패키징된 전자 디바이스(110) 또는 전자 디바이스(110)를 도시한 부분 평면도이다. PIFA는, 예를 들면, 모바일, 모바일 폰들과 같은 무선 핸드헬드 디바이스들, 태블릿들, 와이파이 카드들, RF 태그들, 다른 구성들을 포함하는 여러 애플리케이션들에 사용될 수 있는 다른 타입의 평면 안테나이다. PIFA는 로우-프로파일 디자인들이며, 전방향성이며, 많은 다른 폼 팩터들로 구성할 수 있으며, 1/4 파장(λ/4)에서 공진한다. 결과적으로, 본 실시예에서, PIFA는 작게 만들어질 수 있고, 다른 폼 팩터들로 구성될 수 있으며, 그리고 본 설명에 따른 패키징된 전자 디바이스로 통합되거나 내장될 수 있다.
본 실시예에 따라, 전자 디바이스(110)는 리드프레임(112)과 같은 도전성 서브스트레이트(112)를 포함하고, 이는 다이 어태치 패드(113), 다이 패들(113), 또는 다이 패드(113), 신장된 도전성 바디(121), 신장된 도전성 빔 구조(121), 도전성 퓨즈드 리드 구조(121), 또는 신장된 그라운드 루프 영역(121), 및 다수의 리드들(114)을 포함한다. 일 실시예에서, 신장된 그라운드 루프 영역(121)은 다이 패드(113)의 반대를 향하여 위치된 u 형태의 개방 영역을 갖는 u 형태 부재로서 구성된다. 전자 디바이스(110)가 다이 패드(113)의 다른 주변 측부 표면들의 근처에 위치된 추가적인 리드들을 포함하는 추가 리드들(114)을 포함할 수 있는 것으로 이해된다.
일 실시예에서, 다이 패드(113)는 도 3에 도시된 다이 패드(43)와 유사하게 구성된다. 일 실시예에서, 다이 패드(113)는 두께가 감소되고, 그리고 일 실시예로 다이 패드(113)의 주변 측부 표면들 주위에서 연장하는 엣지 영역(430)을 포함할 수 있다. 감소된 두께는 도 11에서 우측에서 좌측으로 하부로 경사진 조밀한 해칭에 의해 도시된다. 본 실시예에 따라, 다이 패드(113)는 통합 안테나(111)를 위해 패치 영역 또는 패치 구조로서 구성된다. 보다 구체적으로, 다이 패드(113)는, 예를 들면, 1/4 파장을 위해 선택된 폭(37) 및 높이(36)를 갖는다.
본 실시예에서, 신장된 도전성 그라운드 루프 영역(121)은 다이 패드(113)의 높이(36) 이상의 길이를 갖고, 그리고 전자 디바이스(110)의 일 측부(115) 상에서 리드들(114)을 부분적으로 감싼다. 신장된 도전성 그라운드 루프 영역(121)은 다이 패드(113)의 엣지 영역(430)과 유사하게 부분적으로 에칭된 일 영역(1210)을 포함한다. 신장된 그라운드 루프 영역(121)은 일단의 제1본딩 영역(1211)과 반대단에 위치된 제2본딩 영역(1212)를 포함한다. 제1본딩 영역(1211) 및 제2본딩 영역(1212)은, 인쇄회로기판과 같은 어셈블리의 다음 레벨에서의 부착에 이용하기 위해 전체 두께를 가질 수 있다. 통합 안테나(111)는 또한 신장된 도전성 그라운드 루프 영역(121)을 다이 패드(113)의 일단에 전기적으로 연결하는 도전성 연결 구조(116), 도전성 핀(116), 또는 쇼팅 핀(116)을 포함한다. 통합 안테나(111)는 다이 패드(113)를 프로브 피드 리드(1140) 또는 소스 리드(1140)로 지정된 리드들(114) 중 하나에 전기적으로 연결하는 도전성 연결 구조(117), 도전성 핀(117), 소스 핀(117), 또는 프로브 피드 핀(117)을 더 포함한다.
본 실시예에 따르면, 통합 안테나(111)는 쇼팅 핀(116)을 다이 패드(113)의 일단에 위치시킴으로써 1/4 파장에서 공진한다. 일 실시예에서, 쇼팅 핀(116)은 제1본딩 영역(1211)에 근접한 다이 패드(113)의 단부의 반대인 다이 패드(113)의 단부에 위치된다. 프로브 피드 핀(117)의 배치는 신장된 그라운드 루프 영역(121)의 개방 단부(1213)와 쇼팅 핀(116)에 의해 쇼트된 단부 사이이다. 본 실시예에 따르면, 통합 안테나(111)의 입력 임피던스는 쇼팅 핀(116)의 배치에 의해, 적어도 부분적으로, 결정된다. 예를 들면, 프로브 피드 리드(1140)이 쇼팅 핀(116)에 가까울수록, 입력 임피던스는 작아질 것이고, 그리고 입력 임피던스의 변형들이 추후의 실시예에 도시될 것이다. 추가적인 예를 들면, 튜닝 목적으로 입력 임피던스를 증가시키고 싶다면, 예를 들면, 프로브 리드(1140)를 쇼팅 핀(116)으로부터 더 이격시켜 위치시킴에 의해 이루어질 수 있다.
일 실시예에서, 리드들(114)은 리드(14)와 유사할 수 있고 그리고 패키지 바디(26)를 위해 록킹 메커니즘을 제공하기 위해 부분적으로 에칭된 영역들(140)을 갖도록 구성될 수 있다. 전자 디바이스(110)는 전자 부품(23)과 함께 더 도시되며, 이는 전자 부품(23)의 일 표면에 위치된 본드 패드들(23)과 함께 더 도시되어 있다. 전자 디바이스(110)는 또한 패키지 바디(26)와 함께 도시되며, 이는 앞에서 설명된 바와 같이 미리-선택된 재료 특징들을 가질 수 있다. 일 실시예에서, 다이 패드(113)의 하부 표면들, 리드들(114) 및 신장된 그라운드 루프 영역(121)의 영역들(1211 및 1212)은 패키지 바디의 표면들을 통하여 노출된다. 본 실시예에 따르면, 패키지 바디(26)는 쇼팅 핀(116) 및 프로브 피드 핀(117)을 인캡슐레이팅하거나, 완전히 덮거나 또는 감싸는데, 이는 필드 효과들을 향상시키고 그리고 주파수 튜닝에 도움이 된다. 비록 도시되어 있는 않지만, 와이어 본드들(27) 또는 당업자에게 공지된 다른 도전성 구조들과 같은 도전성 연결 구조를 이용하여, 전기적 부품(23)이 리드들(1140), 다른 리드들, 및/또는 다이 패드(113)에 전기적으로 연결될 수 있다.
도 12는 PIFA 구성의 다른 실시예에 따라 통합 안테나(126)를 갖는 패키징된 전자 디바이스(120) 또는 전자 디바이스(120)의 부분 평면도를 도시한 것이다. 전자 디바이스(120)는 전자 디바이스(110)와 유사하고 그리고 이하에서 차이점들만이 설명될 것이다. 본 실시예에서, 전자 디바이스(120)는 신장된 도전성 바디(122), 신장된 도전성 빔 구조(122), 또는 신장된 그라운드 루프 영역(122)을 포함하고, 이는 다이 패드(113)의 한 주변 측부 표면을 따라 부분적으로만 연장되어 있다. 일 실시예에서, 신장된 그라운드 루프 영역(122)은 도 11에 도시된 신장된 그라운드 루프 영역(121)에 비교하여 작거나 또는 타이트하게 구성된다. 일 실시예에서, 신장된 그라운드 루프 영역(122)은 다이 패드(113)의 반대에 위치된 개방 영역을 갖는 u-형태 부재로 구성된다. 일부 실시예들에서, 신장된 그라운드 루프 영역(122)은, 다른 리드들(114)은 신장된 그라운드 루프 영역(122)에 의해 둘러싸이거나 포위되지 않는 반면, 프로브 피드 리드(1140)만을 적어도 부분적으로 둘러 싸거나(즉, 부분적으로 하나 이상의 측면을 감쌈) 또는 부분적으로 포위한다. 다른 실시예들에서, 신장된 그라운드 루프 영역(122)은 하나 이상의 리드들(114)을 적어도 부분적으로 감싸고, 그리고 전자 디바이스(120) 내에서 다른 리드들(114)은 신장된 그라운드 루프 영역(122)의 외측에 위치될 수 있다. 본 실시예에 따르면, 신장된 도전성 빔 구조(122)는 패키지 바디(26)의 한 엣지를 따라 위치된 도전성 리드 구조들(1211 및 1212)의 끝인 2개의 대향하는 단부들을 갖도록 구성된다. 본 실시예에서, 통합 안테나(126)는 다이 패드(113), 신장된 그라운드 루프 영역(122), 쇼팅 핀(116), 프로브 피드 핀, 및 프로브 피드 리드(1140)를 포함한다. 본 실시예에 따르면, 통합 안테나(126)는 더 작은 바디 패키지들 그리고 입력 임피던스가 최소(디자인이나 동작에 의해)로 예상되는 애플리케이션들이나 디자인들에 적절하다.
본 발명에 따른 PIFA의 다른 실시예들에서, PIFA 안테나를 로드하는 것이 바람직할 수 있다. 이는 안테나 소자가 매우 작고 그리고 원하는 것처럼 공진하지 않을 때 유용할 수 있다. 한 실시예에 따르면, PIFA 구성은 안테나 구조의 인덕턴스를 오프셋시키거나 또는 대응하도록 하는 캐패시터와 같은, 수동 소자의 추가에 의해 로드될 수 있다. 도 13은 통합 안테나(131)를 갖는 패키징된 전자 디바이스(130) 또는 전자 디바이스(130)의 부분적인 평면도이다. 전자 디바이스(130)는 전자 디바이스(110)와 유사하고 그리고 이하에서는 차이점들만이 설명될 것이다. 본 실시예에서, 캐패시터(133) 또는 로딩 캐패시터(133)와 같은, 수동 부품(133)이 신장된 그라운드 루프 영역(121)과 다이 패드(113)에 전기적으로 연결되어 위치된다. 하나의 바람직한 실시예에 따르면, 캐패시터(133)는 프로브 피드 핀(117)으로부터 이격되어(즉, 근접하지 않고) 위치된다. 일 실시예에서, 캐패시터(133)는 도 13에 일반적으로 도시된 바와 같이 신장된 그라운드 루프 영역(121)의 개방된 단부(1213)에 근접하여 위치된다.
본 실시예에 따르면,전자 디바이스(130) 내에 위치된 캐패시터(133)의 거리는 동작 주파수, 사용된 칩 캐패시터의 크기, 신장된 그라운드 루프 영역(121)의 특징들(예를 들면, 재료 두께 및 폭) 그리고 디자인에 사용된 경로에 의해 결정될 수 있다. 또한, 캐패시터(133)의 값은 패키지 바디(26)의 크기 및 다이 패드(113)의 크기에 기초하여 결정될 수 있다. 패키지 바디(26)를 위해 사용된 재료는 또한 캐패시터(133)의 값, 특히 작은 바디 디바이스들에 영향을 준다. 일 실시예에서, 캐패시터(133)의 값은 2 피코패러드에서 대략 100 피코패러드의 범위일 수 있다. 일부 실시예들에서, 캐패시턴스 값이 너무 크면, 통합 안테나의 효과적인 방사를 감소시킬 것이고 그리고 그것의 효율에 영향을 준다는 것을 알 수 있다. 일 실시예에 따르면, 통합 안테나(131)는 다이 패드(113), 신장된 그라운드 루프 영역(121), 쇼팅 핀(116), 프로브 피드 핀(117), 프로브 피드 리드(1140), 그리고 수동 부품(133)을 포함한다. 본 실시예에 따르면, 신장된 도전성 빔 구조(121)는 패키지 바디(26)의 한 엣지를 따라 위치된 도전성 리드 구조들(1211 및 1212)에서 끝나는 2개의 대향하는 단부들을 갖도록 구성된다.
도 14는 다른 실시예에 따른 통합 안테나(141)를 갖는 패키징된 전자 디바이스(140) 또는 전자 디바이스(140)의 부분 평면도를 도시한 것이다. 전자 디바이스(140)는 전자 디바이스들(120 및 130)과 유사하며 이하에서는 차이점들만이 설명될 것이다. 본 실시예에 따르면, 전자 디바이스(140)는 리드(1141)를 다이 패드(113)에 전기적으로 연결하며 위치된 캐패시터(133) 또는 로딩 캐패시터(133)와 같은, 수동 부품(133)을 더 포함한다. 일 실시예에서, 리드(1141)는 프로브 피드 핀(117)이 위치된 다이 패드(113)의 단부에 반대인 다이 패드(113)의 단부에 근접하여 위치된다. 본 실시예에 따르면, 통합 안테나(141)는 다이 패드(113), 신장된 그라운드 루프 구조(122), 쇼팅 핀(116), 프로브 피드 핀(117), 프로브 피드 리드(1140), 수동 부품(133), 그리고 수동 부품(133)에 전기적으로 연결된 리드(1141)를 포함한다. 본 실시예에 따르면, 신장된 도전성 빔 구조(122)는 패키지 바디(26)의 한 엣지를 따라 위치된 도전성 리드 구조(1211 및 1212)에서 끝나는 2개의 대향되는 단부들을 갖도록 구성된다.
도 15는 패키징된 전자 디바이스 내에서 통합에 적합한 안테나 구조(151)의 부분적인 단면을 도시한 것으로, 이는 서브스트레이트(153) 또는 다층 라미네이트 서브스트레이트(153)와 같은 라미네이트 서브스트레이트(153)를 포함한다. 본 실시예에서, 안테나 구조(151)는 하나 이상의 반도체 부품들 및/또는 하나 이상의 수동 부품들과 같은 패키징된 전자 디바이스와 몰딩된 패키지 바디와 같은 패키지 바디의 내부에 통합을 위한 PIFA 구조로 구성된다. 일 실시예에서, 라미네이트 서브스트레이트(153)는 절연 재료(156) 또는 하나 이상의 절연층들(156)에 의해 분리된 도전성 트레이스들(154)과 같은, 다층 도전층들을 포함한다. 일 실시예에서, 도전성 트레이스들(154)은, 예를 들면, 도전성 비아 구조들(157)을 이용하여 상호간 전기적으로 연결될 수 있다. 솔더 구조들(158)과 같은 도전성 구조들(158)이 서브스트레이트(153)의 일 측 위에 위치되고 그리고 도전성 패치층(159)이 서브스트레이트(153)의 반대 측 위에 위치된다.
본 실시예에 따르면, 솔더 구조들(158)은 서브스트레이트(153) 내에 위치된 임베디드된 그라운드 플레인(161)에 전기적으로 연결된 다수의 그라운딩 구조들(1581)을 포함한다. 일 실시예로, 그라운딩 구조들(1581)은 그라운드 핀들(162) 또는 도전성 그라운드 비아들(162)을 이용하여 임베디드 그라운드 플레인(161)에 전기적으로 연결되는데, 이는 임베디드 그라운드 플레인(161)으로 서브스트레이트(153)로 연장한다. 일 실시예로, 솔더 구조들(158)은 서브스트레이트(153) 내에서 도전성 트레이스들(154)에 전기적으로 연결된 신호 구조들(1582)에 더 포함한다. 일 실시예로, 신호 구조들(1582)은 도전성 비아들(157)을 이용하여 도전성 트레이스들(154)에 전기적으로 연결된다. 일 실시예로, 패치층(159)은 도전성 비아(163) 또는 도전성 핀(163)을 이용하여 임베디드 그라운드 플레인(161)에 전기적으로 연결되거나 또는 전기적으로 쇼트된다. 솔더 구조들(158)은 도전성 비아(164) 또는 도전성 핀(164)을 이용하여 패치층(159)에 전기적으로 연결된 피드 구조(1583) 또는 소스 구조(1583)를 더 포함한다. 본 실시예에 따르면, 도전성 핀(164)은 서브스트레이트(153)를 관통하여 연장하고 그리고 예를 들면 임베디드 그라운드 플레인(161)에서 오프닝(165) 또는 갭(165)을 통하여 지나간다.
도 16은 패치층(159)(점선으로 도시됨)의 아래에 위치되거나 또는 중첩하는 그라운딩 구조들(1581), 신호 구조들(1582), 및 피드 구조(1583)를 포함하는 안테나 구조(151)의 저면도를 도시한 것이다. 일 실시예로, 피드 구조(1583) 및 그라운드 구조들(1581)이 패키지 바디 치수들에 대하여 중심을 대칭으로 하여 제공될 수 있다. 다른 실시예들로, 피드 구조(1583) 및 그라운딩 구조들(1581)은 디자인 요구들에 따라 서브스트레이트(153)의 표면 및/또는 내부의 다른 위치들에 위치될 수 있다. 또한, 안테나 구조(151)는 선택된 효율 및 성능을 달성하기 위해, 예를 들면, 하나 이상의 수동 부품들을 이용하여 튜닝될 수 있다.
도 17은 인버티드 F-안테나(“IFA”) 실시예에 따른 통합 안테나(171)를 갖는 패키징된 전자 디바이스(170) 또는 전자 디바이스(170)를 도시한 평면도이다. 본 실시예에 따르면, 전자 디바이스(170)는 서브스트레이트(172) 또는 도전성 리드프레임(172) 또는 리드프레임(172)과 같은, 도전성 서브스트레이트(172)를 포함한다. 일 실시예로서, 리드프레임(172)은 일반적으로 4개의 주변 엣지 세그먼트들을 정의하는 사각 다이 패들(173) 또는 다이 패드(173)와 다수의 제1리드들(174) 또는 리드들(174)을 포함한다. 일 실시예에서, 리드들(174)은 네개의 셋트들로 분리될 수 있으며, 리드들(174)의 각 셋트는 다이 패드(173)로부터 이격되어 위치되고 다이 패드(173)의 주변 엣지 세그먼트들의 대응하는 하나로부터 일반적으로 수직하게 연장한다. 리드프레임(172)은, 예를 들면, 추가적인 리드들의 열들(rows)을 포함하는 본 실시예에 도시된 것보다 많거나 작은 리드들을 포함할 수 있는 것으로 이해된다.
본 실시예에 따르면, 다이 패드(173)는 전자 패키지(170)의 부분으로서 전자 부품(23)을 수용하도록 구성되고, 그리고 통합 안테나(171)를 위한 그라운드 플레인 구조로서 구성된다. 본 실시예에 따르면, 통합 안테나(171)는 신장된 도전성 빔 구조(176), 신장된 도전성 바디(176), 도전성 암(178), 도전성 전송선(176), 또는 평평한 사각 도전성 요소(176)를 더 포함한다. 일 실시예에서, 도전성 암(176)은 신장된 도전성 빔 구조(177) 또는 도전성 쇼팅 암(177)과 함께 다이 패드(173)에 부착될 수 있다. 도전성 암(176) 및 도전성 쇼팅 암(177)은 상호간 수직하게 위치된 두개의 부분들을 갖는 신장된 도전성 빔 구조로 집합적으로 언급될 수 있음이 이해된다. 일 실시예에서, 도전성 쇼팅 암(177)이 다이 패드(173)에 부착되고 통합되며 그리고 다이 패드(173)의 주변 엣지 세그먼트들의 하나로부터 외측으로 일반적으로 수직하게 연장되며 그리고 한 코너에 인접한다.
일 실시예로서, 도전성 암(176)은 일반적으로 도전성 쇼팅 암(177)의 일단으로부터 수직하게 연장하고, 그리고 도전성 암(176)이 다이 패드(173)에 부착되는 다이 패드(173)의 동일한 주변 엣지 세그먼트에 평행하다. 일 실시예에서, 통합 안테나(171)는 일반적으로 수직하게 연장하고 그리고 도전성 암(176)으로부터 패키지 바디(26)의 외측 엣지를 향하는 도전성 피드(178) 또는 도전성 소스 리드(178)를 더 포함한다. 갭(179)이 도전성 암(176)과 다이 패드(173)의 인접한 주변 엣지 세그먼트 사이에 형성된다. 일 실시예로서, 갭(179)이 패키지 바디(26)를 형성하는데 사용되는 몰드 컴파운드와 같은 절연 재료로 채워진다.
도전성 소스 리드(178)가 도전성 암(176)의 끝단보다 도전성 쇼팅 암(177)에 더 가깝게 위치됨이 바람직함을 일부 실시예들에서 주목하라. 보다 구체적으로, 본 실시예에 따르면, 도전성 소스 리드(178)의 위치는 도전성 암(177)과 도전성 소스 리드(178)의 끝단 사이의 캐패시턴스 및 쇼팅 암(177)과 도전성 소스 리드(178) 사이의 인덕턴스를 대략 제거하도록 선택된다. 캐패시턴스 및 인덕턴스가 없어지거나 그 효과가 감소되어, 방사 저항만이 통합 안테나(171) 내에서 잔존한다.
작은 크기(예를 들면, λ/4)로 인해, IFA 구성에서 통합 안테나(171)가, 무선 핸드헬드 디바이스들과 같은, 여러 애플리케이션들에서 사용될 수 있다. 통합 안테나(171)는 다이 패드(173) 위 또는 이격되어 위치된 도전성 암(176)을 포함하는데, 이는 그라운드 플레인, 도전성 쇼팅 암(177)으로 구성되고, 이는 도전성 암(176)을 다이 패드(173), 및 도전성 피드 소스(178)에 그라운드시키고, 이는 도전성 상부 암(176)에 전기적으로 연결된다. 일부 실시예들에서, 도전성 암(176)은 대략적으로 파장의 1/4에 대응하는 길이를 갖는다. IFA 구성은 그라운드 플레인(즉, 다이 패드(173))에 평행하도록 상부 섹션이 하부로 접힌(즉, 도전성 상부 암(176)) 모노폴 구성의 변형이다. 이는, 공진 트레이스 길이를 유지하면서, 예를 들면, 통합 안테나(171)의 높이를 줄이기 위해 수행된다. 일부 실시예들에서, 도전성 상부 암(176)이 통합 안테나(171)의 입력 임피던스에 캐패시턴스를 도입할 수 있는 데, 이는 도전성 쇼팅 암(177)에 의해 보상될 수 있다. 도전성 쇼팅 암(177)은 애플리케이션에 따라 다른 구성들로 형성될 수 있다; 구성의 이러한 변형의 하나가 도 18과 함께 설명될 것이다.
본 실시예에서, 통합 안테나(171)의 편향(분극화)은 수직하고, 그리고 방사 패턴은, 도전성 피드(178)에 대략 평행한 방향의 도넛 축으로, 대략 도넛-형태이다. 더 최적의 방사를 위한 일 실시예에서, 다이 패드(173)는 적어도 도전성 암(176)의 길이(1760)만큼 넓은 폭(1730)을 갖도록 구성되고; 그리고 다이 패드(173)는 적어도 높이(1731)의 λ/4이어야 한다. 다이 패드(173)의 높이(1731)가 더 작으면, 밴드폭 및 효율이 감소될 것이다. 도전성 쇼팅 암(177)의 높이(1770)는 통합 안테나(171)의 파장의 작은 부분이도록 구성된다. 그러나, 통합 안테나(171)의 효과적인 방사 및 임피던스 특성들은 높이(1770)와 강한 함수 관계를 이루는 것은 아닌 것으로 나타났다.
전자 디바이스(170)의 일부 실시예들에서, 다이 패드(173)는 도전성 소스 리드(178)의 평면(λ/4) 위에 위치된다. 즉, 일부 실시예들에서, 다이 패드(173) 및 도전성 소스 리드(178)는 다르지만 실질적으로 평행한 평면들 위에 위치된다. 예를 들면, 전자 디바이스(170)는 도 6에 도시된 전자 디바이스(60)와 유사하게, 상부-노출 패드 패키징 디바이스로 구성될 수 있다; 또는 도전성 소스 리드(178)가 다이 패드(173)에 대하여 오프-셋업 또는 다운된 채 도 2의 전자 디바이스(10)와 유사한 오프-셋 비-노출 다이 패드 구성들로 구성될 수 있다. 예를 들면, 조밀한 해칭은 다이 패드(173) 및 적어도 도전성 소스 리드(178)가 다른 수평 평면들 위에 위치됨을 나타낸다.
일 실시예에서, 전자 디바이스(170)는 일반적으로 다이 패드(173)의 코너 영역들로부터 패키지 바디(26)의 코너 영역들을 향하여 대각 방향으로 연장하는 다수의 타이 바들(1701)을 더 포함한다. 일 실시예에서, 타이 바(1702)는 도전성 쇼팅 암(177)의 코너로부터 패키지 바디(26)의 다른 코너 영역을 향하여 연장한다. 와이어 본드들(27)과 같은, 도전성 연결 구조들(27)은 전자 부품(23) 상의 본드 패드들(24)을 리드들(174), 그리고, 일부 실시예들에서, 다이 패드(173)에 전기적으로 연결한다. 본 실시예에서, 도전성 소스 리드(178)는 한쌍의 리드들(174) 사이에 위치되고 그리고 통합 안테나(171)를 외부 피드 소스에 전기적으로 연결하도록 구성된다. 바람직하게는, 도전성 소스 리드(178)가 리드들(174)과 유사하게 패키지 바디(26)의 한 엣지 또는 측부에서 끝나는 리드프레임(172) 내에서 구성된다.
도 18은 IFA 구성 안테나의 다른 실시예에 따른 통합 안테나(181)를 갖는 패키징된 전자 디바이스(180) 또는 전자 디바이스(180)를 도시한 평면도이다. 전자 디바이스(180)는 전자 디바이스(170)와 유사하고 그리고 이하에서는 차이점들만이 설명될 것이다. 특히, 통합 안테나(181)는 다이 패드(173), 신장된 도전성 빔 구조(186), 신장된 도전성 바디(186), 도전성 암(186), 도전성 전송선(186), 또는 평평한 사각 도전성 요소(186), 그리고 일반적으로 수직하게 연장되고 도전성 암(186)으로부터 패키지 바디(26)의 외측 엣지를 향하는 도전성 피드(188) 또는 도전성 소스 리드(188)를 포함한다. 쇼팅 암 대신, 통합 안테나(181)는, 도전성 암(186)을 다이 패드(173)에 전기적으로 쇼트시키는 와이어 본드들(187) 또는 클립들(187)과 같은 하나 이상의 도전성 연결 구조들(187)을 포함한다. 하나의 바람직한 실시예로, 와이어 본드들(187)은 대략 20 마이크론(대략 0.8 mils 이상) 이상의 직경을 갖는 골드 와이어들을 포함한다.
도 19는 통합 슬롯 안테나 실시예에 따른 통합 안테나(191)를 갖는 패키징된 전자 디바이스(190) 또는 전자 디바이스(190)의 평면도를 도시한 것이다. 본 실시예에 따르면, 전자 디바이스(190)는 서브스트레이트 또는 도전성 리드프레임(192) 또는 리드프레임(192)과 같은 도전성 서브스트레이트(192)를 포함한다. 일 실시예에서, 리드프레임(192)은 일반적으로 사각의 다이 패들(193), 다이 패드(193), 또는 4개의 주변 엣지 세그먼트들을 정의하는 제1다이 패드(193) 그리고 다수의 리드들(194) 또는 리드들(194)을 포함한다. 일 실시예에서, 리드들(194)은 두개의 셋트들로 분리될 수 있고, 각 리드들(194)의 셋트는 다이 패드(193)로부터 이격되어 위치되고 그리고 일반적으로 다이 패드(193)의 대향되는 주변 엣지 세그먼트들의 대응하는 하나로부터 수직으로 연장된다. 리드프레임(192)은 본 실시예에서 도시된 것보다 많거나 또는 적은 리드들을 포함할 수 있다.
본 실시예에 따르면, 리드프레임(192)은 신장된 도전성 빔 구조(196), 신장된 도전성 바디(196), 도전성 플레이트(196), 도전성 패드(196), 또는 도전성 패들(196)을 더 포함하는데, 이는 도전성 패드(196)를 통하여 연장하는 슬롯(197), 사각 오프닝(197), 또는 개구(197)를 포함한다. 한 바람직한 실시예에서, 도전성 패드(196)의 엣지들로부터 이격된 슬롯(197)의 단부들 및 측부들의 거리가 실질적으로 동일하거나 균일하도록 슬롯(197)은 실질적으로 도전성 패드(196) 내의 중앙에 위치된다. 일 실시예에서, 도전성 패드(196)는 일반적으로, 도전성 패드와 다이 패드 사이에 갭을 제공하도록 다이 패드(193)에 근접하기는 하나 이격되어 있는 하나를 포함하는 4개의 주변 엣지 세그먼트들을 정의하는 사각 형태를 갖는다. 일부 실시예들에서, 리드프레임(192)은, 예를 들면, 다이 패드(193) 및 도전성 패드(196)의 부분들로부터 패키지 바디(26)의 측부 표면들을 향하여 연장된 하나 이상의 타이바들(198)을 더 포함한다. 일 실시예에서, 소스 또는 피드 구조(199)는 전자 부품(23)을 전기적으로 연결하는데, 이는 제1다이 패드(193)에, 도전성 패드(196)에 부착된다. 본 실시예에서, 통합 안테나(191)는 슬롯(197)을 갖는 도전성 패드(196) 및 슬롯 안테나 구성에서 소스 구성(199)을 포함한다. 슬롯(197)은 길이(1970)와 높이(1971)를 갖는다.
슬롯 안테나들은 일반적으로 대략 300 MHz 및 대략 20 GHz 사이의 주파수들에서 사용된다. 본 실시예에서, 반도체 칩(23)과 같은, 전자 부품(23)이 다이 패드(193)에 부착되는데, 이는 슬롯 안테나를 형성하는데 이용된 도전성 패드(196)로부터 분리된다. 일 실시예에서, 피드(199)는 슬롯(197)에 대하여 중심에서 벗어나(off-centered) 위치되어 있다. 슬롯 안테나(191)가 공진하도록, 도 19에 도시된 피드 와이어(199)의 위치는 하나의 주요 고려 사항이 된다. 보다 구체적으로, 피드(199)는 슬롯(197)의 단부에 또는 위, 또는 슬롯(197)의 임의의 측부의 중앙에 위치되지 않음이 바람직하다. 안테나 요소의 방사를 가능하게 하기 위해, 일부 실시예들에서, 피드(199)는 슬롯(197)의 중심 및 일측 단부 사이에 위치될 수 있다. 본 실시예에 따르면, 선택된 위치는 통합 안테나(191)의 동작 주파수에 대한 임피던스의 함수이다. 보다 구체적으로, 피드(199)의 좌측에 대한 안테나의 임피던스가 λ/4보다 크면, 피드(199)는 인덕터인 것처럼 행동하고; 그리고 피드(199)의 우측에 대해서, 피드는 캐패시터의 행동을 보인다. 피드(199)의 위치가 적용 가능한 디자인 요구들에 따라 디자인되거나 적용되면, 인덕턴스와 캐패시턴스는 실질적으로 상쇄되어야 한다. 이는 통합 안테나(191)가 공진하도록 요구되는 전원에 대해 고려하는 방사 저항만을 남겨 놓는다.
일반적으로, 슬롯 안테나들은 대략 50Ω 정도로 디자인된다. 일부 실시예들에서, 이는 안테나의 효율적인 방사를 위해 최적의 임피던스로 고려되나, 실제에서는 모든 케이스 또는 애플리케이션을 위해 달성하는데 어려울 수 있다. 리드프레임 QFM 또는 QFP와 같은 서브스트레이트 타입 디바이스를 사용하여 구성되는 슬롯 안테나의 경우에, 피드(소스)의 위치가 안테나의 밴드폭 성능에 또한 영향을 줄 수 있다. 대부분의 디자인들에서, 슬롯 안테나의 중심 주파수 성능을 위한 기대치는 디자인된 동작 주파수의 대략 7%이다. 예를 들면, 1 GHz(블루트스® 및 RF 태그들과 같은 많은 무선 디바이스들을 위한 공통 동작 주파수)의 동작 중심 주파수를 위해, 슬롯 방사는 대략 1 GHz ± 3.5 %로 관측되었다.
일부 실시예들에서, 슬롯(197)은 재료의 공극(즉, 재료가 존재하지 않음)이다. 다른 실시예에서, 슬롯(197)은 공기 또는 불활성 가스로 충전될 수 있다. 오버 몰드 패키지 수준의 통합을 고려하여, 슬롯(197)은 EMC로 채워질 수 있다. EMC 및 공기의 유전 상수는 실질적으로 동일하기 때문에, 통합 안테나(191)가 여전히 공진하는 것으로 관찰되었다. EMC가 없는 슬롯(197)을 유지하기 위해, 주파수 요구들, 밴드폭 요구들 및/또는 패키지 레벨 구현 제약들로 인한 요구나 애플리케이션에 관련된다면, 이는 필름 어시스트 몰드(“FAM”) 몰딩 공정을 사용하는 것에 의해 달성될 수 있다.
전자 디바이스(190)의 일 실시예에서, 패키지 바디(26)가 오버 몰드 패키지 구성으로 제공될 수 있다. 일 실시예에서, 패키지 바디(26)를 위해 선택된 몰드 컴파운드가 공기보다 큰 유전 상수를 가질 수 있고, 다이 부착 및 와이어 본딩을 위한 어셈블리 공정들의 일반적인 변형들 내에서, 이 둘은 피드(199)의 정확한 위치에 영향을 주는데, 통합 안테나(191)의 밴드폭 성능이 원하는 동작 중심 주파수의 10% 이내에서 관찰되었다. 예를 들면: 원하는 목표 주파수가 1 GHz라면, 슬롯 방사 또는 밴드폭은 1 GHz ± 5%이다.
본 실시예에 따르면, 통합 안테나(191)를 위한 슬롯은, 슬롯(197)이 연속적인 금속 플랜 또는 그라운드 플레인에 의해 감싸이는 한, 임의의 크기 및 형태일 수 있다. 또한, 피드(즉, 피드(199))는 원하는 유전 필드를 효율적으로 형성하도록 위치될 수 있고, 따라서 공진하는 슬롯을 구현한다. 예를 들면, 도 20은, 전자 패키지(190)의 유효한 영역에 적절한 길이(1970) 및 높이(1971)를 유지하면서 슬롯의 내부 영역을 증가시키는 뱀 형태로 디자인된 슬롯(197)의 다른 실시예의 평면도를 도시한 것이다. 형태의 주변이 선택된 파장과 동일하도록, 슬롯(197)의 형태가 구성되나, 형태가 대칭적이거나 또는 특정한 치수이거나 또는 특정한 상대적 형상일 필요는 없다.
도 21은 슬롯 안테나의 다른 실시예로 구성된 통합 안테나(211)를 갖는 패키징된 전자 디바이스(210) 또는 전자 디바이스(210)의 평면도를 도시한 것이다. 본 실시예에서, 전자 디바이스(210)는 QFN 또는 QFP 패키징 디바이스로 구성된다. 전자 디바이스(210)는 서브스트레이트(212), 도전성 리드프레임(212) 또는 리드프레임(212)과 같은 도전성 서브스트레이트(212)를 포함한다. 일 실시예에서, 리드프레임(212)은 일반적으로 사각의 다이 패드(213) 및 다이 패드(213)로부터 이격되어 위치된 다수의 리드들(214)을 포함한다. 본 실시예에 따르면, 리드프레임(212)은 신장된 도전성 빔 구조(216) 또는 리드들(214)과 다이 패드(213) 사이에 위치된 신장된 도전성 바디(216)를 더 포함하는데, 이는, 일 실시예에서, 다이 패드(213)를 완전히 덮는다. 본 실시예에 따르면, 신장된 도전성 빔 구조(216)가 링 형태로 구성되고 그리고 슬롯(297)을 포함하는데, 이는 또한 다이 패드(213)를 완전히 덮을 수 있다. 일 실시예에서, 도전성 피드(299)는전자 부품(23)을 신장된 도전성 빔 구조(216)에 전기적으로 연결한다. 일 실시예에서 도전성 피드(299)는 신장된 도전성 빔 구조(216)의 내측 또는 내부 영역에 연결된다.
패키지 바디(26)는 다양한 부품들을 인캡슐레이팅하고, 그리고 다이 패드(213)와 신장된 도전성 빔 구조(216)와 같은 일부 부품들은 패키지 바디(26)의 하나 이상의 면들을 통해 비-노출될 수 있다. 다른 실시예에서, 다이패드(213) 및/또는 신장된 도전성 빔 구조(216)는 패키지 바디(26)의 하나 이상의 면들을 통해 노출될 수 있다. 본 실시예에 따르면, 슬롯(297)은 선택된 애플리케이션을 위해 원하는 파장에 더하여 둘레 길이와 함께 다른 형태들 및/또는 길이들로 구성될 수 있다. 도 22a-22f는 신장된 도전성 빔 구조(216)를 위해 다른 슬롯으로서 적절한 다른 형태의 구성들(2971 내지 2976)의 예들을 도시한 것이다.
도 23은 슬롯 안테나의 다른 실시예로서 구성된 통합 안테나(231)를 갖는 패키징된 전자 디바이스(230) 또는 전자 디바이스(230)의 평면도를 도시한 것이다. 전자 디바이스(230)는 서브스트레이트(232), 도전성 리드프레임(232) 또는 리드프레임(232)과 같은 도전성 서브스트레이트(232)를 포함한다. 일 실시예에서, 리드프레임(232)은 일반적으로 사각의 다이 패드(233)와, 다이 패드(233)으로부터 이격되어 위치된 다수의 리드들(234)을 포함한다. 본 실시예에 따르면, 다이 패드(233)는 슬롯(237)이 더 구성되는데, 이는 전자 부품(23) 그리고 리드들(234)의 한 셋트 그리고 패키지 바디(26)의 한 측부 사이에서 본 실시예에 따라 위치된다. 슬롯(237)의 길이와 높이는, 둘레가 통합 안테나(231)의 원하는 파장에 대응하도록, 앞에서 설명한 바와 같이 결정된다. 본 실시예에 따르면, 통합 안테나(231)는 전자 부품(23) 상의 본드 패드(24)를 리드들(234)의 하나에 전기적으로 연결하는 도파관(239)을 더 포함한다.
본 실시예에 따르면, 도파관(239)은 슬롯(237)의 한 영역을 가로질러 횡단하거나, 중첩하거나, 또는 연장하고, 일부 실시예들은 골드, 실버 또는 카파 와이어 본드와 같은, 와이어 본드를 포함한다. 또한, 도파관(239)은 통합 안테나(231)를 위한 원하는 동작 주파수에 대하여 감소된 저항을 갖도록 선택되는 직경을 갖는다. 도파관(239)의 저항이 너무 크면, 패키지 바디(26)로부터의 캐패시턴스와 와이어 저항의 조합이 유도 효과를 가질 수 있고, 이는 통합 안테나(231)의 방사 효율을 감소시키는 것으로 관찰되었다. 그러나, 저항이 너무 작으면, 통합 안테나(231)의 밴드폭이 제한될 수 있고 그리고 동작 주파수가 안정화하기 어려울 수 있다. 일부 실시예들에 따르면, 도파관(239)의 직경이 대략 20 마이크론과 26 마이크론(대략 0.8 mils 및 대략 1 mil) 사이일 수 있다. 본 실시예에 따르면, 도파관(239)의 위치는 앞에서 설명된 슬롯 안테나 실시예들과 같이 슬롯(237)의 중심을 벗어나(off-center) 위치됨이 바람직하다. 일실시예에서, 도파관(239)은 슬롯(237)의 중심과 일단 사이에 위치된다.
본 실시예에 따르면, 도파관(239)의 와이어 본드 루프 높이는 디자인 시뮬레이션에 의해 결정될 수 있다. 일 실시예에서, 와이어 루프 피크에서 λ/4를 유발하는 목표 최고 와이어 본드 루프 높이는 더 최적의 방사를 제공하고 슬롯(237)이 공진하도록 제공하는 것으로 관찰되었다. 일부 실시예들에서, 리드프레임(232)의 두께는 더 최적의 공진 양상을 지지하도록 선택되고 그리고 슬롯(237)의 치수들과 도파관(239)의 피크 높이와 함께 더 결정된다. 패키지 바디(26)를 위해 선택된 재료는, 예를 들면, 슬롯(237)이 몰드 공정에서 몰드 컴파운드로 채워진다면, 통합 안테나(231)의 전체적인 성능에 영향을 가질 수 있다. 몰드 컴파운드의 용량성 효과들이 통합 안테나(231)의 공진 양상에 악영향을 주는 일부 실시예들에서, FAM 몰딩 기술들이 슬롯(237)이 몰드 컴파운드를 갖지 않도록 하는데 이용될 수 있다. 그러나, 도파관(239)을 이용한 한 실시예들에 따르면, FAM 방법을 이용하는 것은 도 24에 도시된 바와 같이 패키지 바디(26) 내에서 인캡슐레이팅된 도파관(239)이 잔존하도록 슬롯(237)을 부분적으로만 개방할 것이다. 도 24에 도시된 바와 같이, 패키지 바디(26)는 슬롯(237)을 횡단하고 도파관(239)을 인캡슐레이팅하는 브리지 영역(261)을 포함한다. 다이 패드(233)의 한 영역이 도 23에서 조밀한 해칭에 의해 일반적으로 표시된 바와 같이 두께가 감소될 수 있는 것으로 이해된다.
도 25는 비발디(Vivaldi) 안테나 구성의 제1실시예에서 통합 안테나(251)를 갖는 패키징된 전자 디바이스(250) 또는 전자 디바이스(250)의 평면도를 도시한 것이다. 전자 디바이스(250)는 서브스트레이트(252), 도전성 리드프레임(252) 또는 리드프레임(252)과 같은 도전성 서브스트레이트(252)를 포함한다. 일 실시예에서, 리드프레임(252)은 일반적으로 사각의 다이 패드(253)와 다이 패드(253)로부터 이격되어 위치된 다수의 리드들(254)을 포함한다. 일 실시예에서, 다이패드(253)는 하나 이상의 타이 바들(198)을 갖도록 더 구성되는데, 이는 도 25에 일반적으로 도시된 바와 같이 다이 패드(253)의 코너 영역들로부터 패키지 바디(26)의 코너 영역들로 연장할 수 있다.
본 실시예에 따르면, 통합 안테나(251)는 비발디 안테나로서 구성되는데, 이는 그 동작에 있어 브로드 밴드를 갖는 평면 안테나의 한 종류이다. 일반적으로, 통합 안테나(251)는 전자 부품(23)과 다이 패드(253)에 전기적으로 연결된 안테나 피드(259)를 가지며 구성된다. 본 실시예에 따르면, 다이 패드(253)는 다이 패드(253)의 주변 엣지 세그먼트로부터 내측으로 연장하여 위치되는 슬롯(257)을 가지며 더 구성된다. 일 실시예에서, 슬롯(257)은 도 25에 일반적으로 도시된 바와 같이 주변 엣지 세그먼트를 따라 실질적으로 중앙에 위치된다. 슬롯(257)은 낮은 공진 부품 및 넓은 고 주파수 공진 부품을 갖는 통합 안테나(251)를 갖도록 구성된다. 본 실시예에 따르면, 슬롯(257)은 통합 안테나(251)가 공진하도록 하는 곡선 형상과 다이패드(253)의 엣지에 근접한 슬롯 폭(2571)을 갖는 구성을 한다. 본 실시예에 따르면, 통합 안테나(251)의 공진 주파수는 도전성 피드(259)의 위치에 의해 제어된다. 예를 들면, 피드(259)가 슬롯의 외측 엣지(257)에 가깝게 위치되면, 공진 주파수는 높아진다. 일부 실시예들에서, 슬롯(257) 내의 영역이 패키지 바디(26)의 부분으로서 몰드 컴파운드로 채워질 수 있다. 다른 실시예들에서, 슬롯(257) 내의 영역은 감소된 캐패시턴스 구성에서 몰드 컴파운드(점선 형태의 보이드 또는 캐비티(255)에 의해 표시됨)가 없거나 비어 있을 수 있다. 일 실시예에서, FAM 공정 기술들은 보이드(255)를 제공하는데 사용된다. 통합 안테나(251)는 다이 패드(253)를 그라운드에 전기적으로 연결하도록 구성된 그라운드 핀(258) 또는 그라운드 와이어(258)를 더 포함한다.
도 26은 비발디 안테나의 다른 실시예에 따른 통합 안테나(261)를 갖는 패키징된 전자 디바이스(260) 또는 전자 디바이스(260)의 평면도를 도시한 것이다. 전자 디바이스(260)는 전자 디바이스(250)와 유사하고, 이하에서는 차이점들만이 설명될 것이다. 본 실시예에 따르면, 통합 안테나(261)는 다이 패드(253)를 리드들(254)중 하나에 전기적으로 연결하는 제2도전성 피드(2590)를 더 포함한다. 일부 실시예들에서, 제2피드(2590)는, 인쇄회로기판기판과 같은 어셈블리의 다음 레벨로부터 소스이거나 피드일 수 있다.
도 27은 접힌 다이폴 안테나의 제1실시예에서 통합 안테나(271)를 갖는 패키징된 전자 디바이스(270) 또는 전자 디바이스(270)의 평면도를 도시한 것이다. 본 실시예에 따르면, 이하에서 설명되는 접힌 다이폴 안테나는, 안테나 구조의 단부들이 그라운드 근처에서 소스 또는 피드로 위치되어 이에 따라 루프를 형성하는 방식으로 접히도록, 구성된다. 안테나 디자인의 폐루프 구성을 포함하는 루프는 병렬 쇼트 회로 전송선들과 유사하게 구성되는데, 이들 각각은 전체 안테나 길이의 절반 길이를 갖고, 각각의 전송선은 안테나 루프의 대략 중간점에 위치된 피드에 의해 분리된다. 일부 실시예들에 따르면, 접힌 다이폴 안테나의 길이는 그의 폭보다 훨씬 크다. 접힌 디자인의 관점에서, 안테나의 전류들은 상호간 상쇄시키는 대신 상호간 보강한다.
접힌 다이폴 안테나는 반-파장(예를 들면, - 0.5λ 1.5λ, 2.5λ, 등)의 홀수 정수배에서 더 잘 공진하고 방사한다. 이는 피드의 위치에 의존적이고 그리고, 예를 들면, 피드가 루프의 중심에 위치된 경우의 케이스이다. 또한, 접힌 다이폴 안테나는 반-파장(예를 들며, - 1.0λ, 2.0λ, 3.0λ, 등)의 짝수배에서 공진하도록 튜닝될 수 있다. 이는, 예를 들면, 루프(예를 들면, 루프의 접힌 단부들의 하나에 더 가깝게)의 중심 점으로부터 빗겨나(off-set) 피드(소스)를 위치시킴에 의해 성취될 수 있다. 이러한 방식으로, 접힌 다이폴은 안테나 디자인의 유용성을 향상시키도록 더 넓은 주파수 밴드폭에서 방사하도록 확장될 수 있고, 효율을 향상시킬 수 있으며, 그리고 효과를 증가시킬 수 있다.
전자 디바이스(270)는 도전성 리드프레임(272) 또는 리드프레임(272)과 같은 도전성 서브스트레이트(272)를 포함한다. 일 실시예에서, 리드프레임(272)은 다이 패드(273)와 다이패드(273)(리드들(274)중 한 셋트만이 도시됨)의 주변 엣지를 따라 위치된 다수의 리드들(274)을 포함한다. 본 실시예에서, 리드프레임(272)은 스플릿 루프 구조(276), 두-조각의 신장된 도전성 바디(276) 또는 갭 또는 보이드(2762)에 의해 분리된 그라운드 영역(2760)과 피드 영역(2761)을 갖는 신장된 도전성 빔 구조(276)를 더 포함한다. 일 실시예에 따르면, 스플릿 루프 구조(276)의 잔존 영역(2763)(점선으로 표시됨)이, 인쇄회로기판(2764)과 같은, 어셈블리의 다음 레벨 위에서 위치될 수 있다. 통합 안테나(271)는, 일 실시예로서, 피드 영역(2761)을 전자 부품(23)에 전기적으로 연결하는 피드 또는 소스(279); 그리고 전자 부품(23)을 그라운드 영역(2670)에 전기적으로 연결하는 그라운드 핀(278) 또는 그라운드 와이어(278)를 더 포함한다. 다른 실시예에서, 피드 영역(2761)은 인쇄회로기판(2764)을 통하여 다른 소스에 전기적으로 연결될 수 있다. 본 실시예에 따르면, 신장된 도전성 빔 구조(2760 및 2761)는 패키지 바디(26)의 한 엣지를 따라 위치된 도전성 리드 구조들에서 끝나는 2개의 대향하는 단부들을 갖도록 구성된다.
도 28은 접힌 다이폴 안테나의 제2실시예에 따른 통합 안테나(281)를 갖는 패키징된 전자 디바이스(280) 또는 전자 디바이스(280)의 부분적인 평면도를 도시한 것이다. 전자 디바이스(280)는 전자 디바이스(270)와 유사하며, 그리고 이하에서는 차이점들만이 설명될 것이다. 본 실시예에서, 통합 안테나(281)는 스플릿 루프 구조(286) 또는 패키지 바디(26) 내에 인캡슐레이팅된 완전히 통합된 다이폴 안테나(281)로서 구성된 신장된 도전성 빔 구조(286)를 포함한다. 일 실시예로서, 스플릿 루프 구조(286)는 피드(2741) 또는 소스 리드(2741)와, 이는 옵션인 와이어 본드(279)를 통해 전자 부품(23)으로부터 공급될 수 있거나 또는 외부로부터 전자 부품(280)에 공급될 수 있고; 그리고 옵션인 와이어 본드(278)를 통해 공급될 수 있거나 또는 외부로부터 전자 디바이스(280)에 그라운드되는 그라운드 피드(2742)를 포함한다. 본 실시예에 따르면, 전자 디바이스(280)의 리드들(274)(즉, 리드들(2741 및 2742) 중 두개는 각각 통합 안테나(281)의 피드 및 그라운드로서 기능한다. 본 실시예에 따르면, 신장된 도전성 빔 구조(286)는 패키지 바디(26)의 한 엣지를 따라 위치된 도전성 리드 구조들(2741 및 2742)에서 끝나는 2개의 대향하는 단부들을 갖도록 구성된다.
도 29는 접힌 다이폴 안테나의 추가적인 실시예에 따른 통합 안테나(291)를 갖는 패키징된 전자 디바이스(290) 또는 전자 디바이스(290)의 부분적인 평면도를 도시한 것이다. 전자 디바이스(290)는 전자 디바이스(270)와 유사하며, 이하에서는 차이점들만 논의된다. 본 실시예에서, 통합 안테나(291)는 접힌 다이폴 안테나를 위한 루프의 한 영역을 형성하는 신장된 도전성 빔 구조(296)를 포함한다. 보다 구체적으로, 통합 안테나(291)는 피드(2741) 또는 소스 리드(2741) 그리고 튜닝 목적의 그라운드 리드(2742)를 오프셋(offset)한다. 일 실시예에서, 스플릿 루프 구성은, 예를 들면, 통합 안테나(291)의 성능을 확장하고 방사 및 공진 양상을 향상시킬 수 있도록, 인쇄회로기판(2964) 내에서 영역들(2963 및 2965)일 수 있다. 본 실시예에서, 신장된 도전성 빔 구조(296)는 패키지 바디(26)의 한 엣지를 따라 위치된 도전성 리드 구조들(2742 및 2744)에서 끝나는 2개의 대향 단부들을 갖도록 구성된다.
도 30은 다른 실시예에 따른 통합 안테나(301)를 갖는 패키징된 전자 디바이스(300) 또는 전자 디바이스(300)의 평면도를 도시한 것이다. 본 실시예에서, 통합 안테나(301)는 스파이럴 안테나 실시예로서 구성된다. 전자 디바이스(300)는 서브스트레이트(302), 도전성 리드프레임(302) 또는 리드프레임(302)과 같은 도전성 서브스트레이트(302)를 포함한다. 일 실시예에서, 리드프레임(302)은 제1다이 패들(3031) 또는 제1다이 패드(3031), 제2다이 패들(3032) 또는 제2다이 패드(3032) 그리고 적어도 제1다이 패드(3031)로부터 이격되어 위치된 다수의 리드들(304)을 포함한다. 도시된 것에 비해 전자 디바이스(300)는 더 많거나 적은 리드들(304)을 가질 수 있는 것으로 이해된다. 본 실시예에서, 전자 부품(23)은 제1다이 패드(3031)에 부착되고 그리고 와이어 본드들(27)과 같은 도전성 연결구조들(27)이 전자 부품(23) 위의 본드 패드들(24)을 리드들(23)에 전기적으로 연결하는데 사용될 수 있다. 전자 디바이스(300)의 일 실시예로서, 전자 부품(23)이 제어 다이로서 구성되는데, 이는, 예를 들면, 로직, 아날로그, 및 전력 기능을 포함한다. 본 실시예에 따르면, 전자 디바이스(300)는 제2다이 패드(3032)에 부착된 스파이럴 안테나 디바이스(323)를 더 포함하는데, 이는 스파이럴 안테나 디바이스(323)를 전자 부품(23)으로부터 분리하기 위해 제1다이 패드(3031)로부터 이격된다. 일 실시예에 따르면, 스파이럴 안테나 디바이스(323)는 통합 수동 디바이스(“IPD”)와 같은 분리된 부품으로서 제조될 수 있다.
일부 실시예들에서, 스파이럴 안테나 디바이스(323)는 향상된 동작 성능을 위해 스파이럴 안테나 디바이스(323)의 후면 그라운드가 향상되도록 금속의 후면으로 구성된다. 또한, 스파이럴 안테나 디바이스(323)가 전자 부품(23)의 크기 및 성능에 영향을 주지 않고, 그리고 전자 부품(23)의 비싼 쉴드 기술들을 필요로 하지 않으며 애플리케이션에 따라 여러 크기들 및 형태들로 구성될 수 있다는 점에서, 본 실시예에 따른 분리된 다이 패드들(3031 및 3032)이 이점을 갖는다. 본 실시예에 따르면, 전자 부품(23)은 발룬 디바이스(balun device)(2301)로 제공되는데, 이는 피드(309) 또는 소스 와이어(309)로 스파이럴 안테나 디바이스의 일단에 전기적으로 연결된다. 스파이럴 안테나 디바이스(323)의 반대 단은 그라운드 핀(308) 또는 그라운딩 와이어(308)로 제2다이 패드(3032)에 전기적으로 연결된다. 여기에서 설명된 다른 디바이스들과 유사하게, 리드프레임(302)이 다수의 타이바들(198)을 포함할 수 있다. 스파이럴 안테나 디바이스(323)가, 팔각 스파이럴 형상, 육각 스파이럴 형상, 정사각 스파이럴 형상, 원형, 그리고 당업자에게 공지된 다른 형상을 포함하는, 다른 형상들을 가질 수 있다.
일 실시예에서, 스파이럴 안테나 디바이스(323)는 반도체 증착(예를 들면, 전해도금) 및 패터닝 기술들(예를 들면, 포토리쏘그래픽 및 에칭 기술들)을 이용하여 형성될 수 있다. 통합 안테나(301)는 넓은 주파수 스펙트럼 내에서 동작하는 와이드밴드 안테나 또는 안테나가 요구되는 애플리케이션들에서 적절하다. 일부 실시예에서, 통합 안테나(301)는 대략1 GHz 내지 대략 18 GHz의 동작 주파수를 갖는 애플리케이션들에서 적절하다. 그러한 애플리케이션들의 예들은, 블루투스®, GPS, 지그비, Z-웨이브, RF 태그들, 사물인터넷, 또는 당업자에게 공지된 유사한 애플리케이션들을 포함하나, 이로 한정되지 않는다.
도 31은 다른 실시예에 따른 통합 안테나(311)를 갖는 패키징된 전자 디바이스(310) 또는 전자 디바이스(310)의 평면도이다. 본 실시예에서, 통합 안테나(311)는 다른 스파이럴 안테나 실시예로서 구성된다. 전자 디바이스(310)는 전자 디바이스(300)와 유사하고 그리고 이하에서는 차이점들만이 설명된다. 전자 디바이스(310)에서, 리드프레임(312)은 스파이럴 안테나 디바이스(323)뿐만 아니라 개별 발룬 디바이스(2032)를 수용하는 크기의 다른 다이 패드(3033)을 갖는다. 본 실시예에서, 소스 와이어(309)는 전자 부품(23)을 발룬 디바이스(2032) 및 와이어 본드(315)와 같은 도전성 구조(315)에 전기적으로 연결하고 그리고 발룬 디바이스(2031)를 스파이럴 안테나 디바이스(323)의 일단에 전기적으로 연결한다.
다른 실시예에서, 발룬 디바이스는 스파이럴 안테나 디바이스(323) 내에서 통합될 수 있는데, 이는 전자 디바이스(310)의 다이 개수를 감소시키고 그리고 시스템 디자인의 복잡성 및 전체 시스템 비용을 감소시킨다. 이러한 구성으로부터 발생되는 동작 성능 이점이 있을 수 있다. 독립형 발룬 또는 스파이럴 안테나 다이에 통합되고, 그리고 다이 패드에 분리되어 위치되는 것은 신호 손실, 노이즈 인젝션, 및 안테나 임피던스를 감소시킴에 의해 추가적인 이점을 가질 수 있다. 이러한 방법은 향상된 성능, 감소된 전력 소비, 더 쉬운 튜닝, 그리고 일부 실시예들을 위한 개선된 전체 시스템 비용을 제공할 수 있다.
도 32는 다른 실시예에 따른 통합 안테나(321)를 갖는 패키징된 전자 디바이스(320) 또는 전자 디바이스(320)의 평면도를 도시한 것이다. 본 실시예에서, 통합 안테나(321)는 스파이럴 안테나의 다른 실시예이다. 전자 디바이스(320)는 서브스트레이트(322), 도전성 서브스트레이트(322), 도전성 리드프레임(322), 또는 리드프레임(322)을 포함한다. 일 실시예에서, 리드프레임(322)은 다이 패들(323) 또는 다이 패드(323), 다이 패드(323)의 적어도 일부 주변 측부 표면들로부터 이격되어 위치된 다수의 리드들(324), 그리고 다수의 타이바들(328)을 포함한다. 전자 디바이스(320)는 도시된 것보다 많거나 적은 리드들을 가질 수 있는 것으로 이해된다. 본 실시예에서, 통합 안테나(321)는 신장된 도전성 빔 구조, 또는 스파이럴 형태를 갖는 신장된 도전성 바디를 포함하고, 그리고 다이 패드(323)로부터 이격된 전자 패키지(320)와 함께 위치된다. 일 실시예로서, 통합 안테나(321)는 에칭 및/또는 스탬핑 기술들을 이용하여 리드프레임(322) 내에서 원하는 형태로 형성된다. 일 실시예에서, 전자 디바이스(320)는 도 33에서 일반적으로 도시된 바와 같이 패키지 바디(26)의 주요 표면을 통하여 노출된 다이 패드(323)의 상면과 함께 상부 노출 패드 구조를 포함하는데, 이는 전자 패키지(320)의 평면도이다. 일 실시예에서, 통합 안테나(321)는 다이 패드(323)와 유사한 패키지 바디(26)의 동일한 주요 표면을 통해 더 노출된다. 다른 실시예들에서, 다이 패드(323)는 패키지 바디(26)(즉, 패키지 바디(26)의 한 주요 표면에서 노출되지 않음)로 인캡슐레이션될 수 있거나 또는 통합 안테나(321)가 노출되는 주요 표면으로부터 패키지 바디(26)의 반대 주요 표면에서 노출된다. 다른 실시예들에서, 통합 안테나(321)의 주요 표면들은 패키지 바디(26)에 의해 완전히 인캡슐레이션(즉, 패키지 바디(26)의 한 주요 표면을 통해 노출되지 않음)될 수 있다.
본 실시예에서, 전자 부품(23)(점선으로 도시됨)은 다이패드(323)의 표면에 부착되고 패키지 바디(26)에 의해 인캡슐레이션된다(즉, 노출되지 않음). 전자 부품(23)은 앞의 실시예에서와 같이 도전성 구조들(27)을 이용하여 리드들(324)에 전기적으로 연결될 수 있고 그리고/또는 통합 안테나(321)에 전기적으로 연결될 수 있다. 다른 실시예들에서, 통합 안테나(321)에 대한 전기적 연결들은, 인쇄회로기판과 같은 어셈블리의 다음 레벨을 통해 이루어질 수 있다. 일 실시예에서, 패키지 바디(26)를 형성하기 위한 몰딩 단계 이후, 그라인딩 단계 및/또는 에칭 단계와 같은, 제거 단계가 다이 패드(323) 및 통합 안테나(321)의 하나 이상의 표면들을 노출시키도록 몰드 컴파운드의 부분들을 제거하는데 사용될 수 있다. 앞선 실시예들과 같이, 리드프레임(322)을 형성하기 위해 사용되는 재료, 리드프레임(322)의 치수들, 그리고 패키지 바디(26)의 재료 특성들은 특정한 안테나 요구들에 따라 선택될 수 있다.
도 34는 다른 실시예에 따른 통합 안테나(341)를 갖는 패키징된 전자 디바이스(340) 또는 전자 디바이스(340)의 평면도이다. 본 실시예에 따르면, 통합 안테나(341)는 패키지 바디(26)의 외측 표면에 위치된 제1신장된 도전성 빔 구조(3411) 또는 제1신장된 도전성 바디(3411)를 포함한다. 도 35에서 더 설명되겠지만, 전자 디바이스(340)는 다수의 리드들(344)과 전자 디바이스(23)를 포함하고, 이들 둘은 평면도를 기초로 하여 도 34에서 점선으로 도시되어 있다. 일 실시예에서, 제1신장된 도전성 바디(3411)는 패키지 바디(26)의 한 주요 표면 위에 도전성층을 증착하여 형성될 수 있다. 다른 실시예에서, 제1신장된 도전성 바디(3411)는 패키지 바디(26)의 외측 표면 위에 부착되거나 위치된 금속 포일, 금속 필름, 또는 금속 구조일 수 있다. 일 실시예에서, 도전성층은 카파, 카파 합금, 골드, 금속 다층들, 또는 당업자들에게 공지된 다른 안테나 재료들과 같은 금속일 수 있다. 이후에, 마스킹 및 에칭 기술들이 제1신장된 도전성 바디(3411)를 제공하기 위해 원하는 패턴으로 제1신장된 도전성 바디(3411)를 패터닝하는데 사용될 수 있다. 일 실시예에서, 제1신장된 도전성 바디(3411)가 패치 안테나의 형태로, 스파이럴 안테나의 형태로, 여기에 설명된 다른 안테나 형태들로, 또는 당업자들에게 공지된 다른 유사한 형태들로 제공될 수 있다. 다른 실시예들에서, 마스킹층은 증착되고 그리고 제1신장된 도전성 바디(3411)는 마스킹층에 의해 덮이지 않은 패키지 바디(26)의 영역들 위에 형성된다. 마스킹층은 그런 후 제거될 수 있거나, 또는 다른 실시예에서 잔존하여 절연층으로 사용될 수 있다.
도 35는 도 34의 기준선 35-35를 따라 취한 전자 디바이스(340)의 단면도이다. 전자 디바이스(340)는 서브스트레이트(342) 또는 도전성 리드프레임(342) 또는 리드프레임(342)와 같은 도전성 서브스트레이트(342)를 더 포함한다. 일 실시예에서, 리드프레임(342)는 다이 패들(343) 또는 다이 패드(343), 다이 패드(343)으로부터 이격되어 위치된 다수의 리드들(344), 그리고 제2신장된 도전성 빔 구조(3412), 제2신장된 도전성 바디(3412), 또는 도전성 안테나 필라 구조(3412)를 포함한다. 일 실시예에서, 도전성 안테나 필라 구조(3412)는 리드들(344)과 동일한 평면 위에 있는 리드 영역(3444), 제1신장된 도전성 바디(3411)에 전기적으로 연결하기 위한 컨택 영역(3414), 그리고 리드 영역(3444)과 컨택 영역(3414) 사이에서 연장하는 연결 영역(3416)을 포함한다. 일 실시예에서, 도전성 안테나 필라 구조(3412)는 제1신장된 도전성 바디(3411)가 위치되는 주요 표면(2600)을 포함하여, 패키지 바디(26)의 적어도 두 표면들에서 노출된다.
일 실시예에서, 도전성 안테나 필라 구조(3412)는 통합 안테나(341)를 위한 전송선으로서 구성될 수 있고, 통합 안테나(341)를 인쇄회로기판과 같은 어셈블리의 다음 레벨에 전기적으로 연결하거나, 또는 통합 안테나(341)를 전자 부품(23)에 전기적으로 연결하는데 사용될 수 있다. 일 실시예에서, 전자 부품(23)이 다이 패드(323)에 부착되고 그리고 와이어 본드(27)와 같은 도전성 연결 구조(27)를 이용하여 리드들(344)에 전기적으로 연결된다. 일 실시예에서, 리드 영역(3444), 다이 패드(323), 및 리드들(344)의 하부 표면들이 패키지 바디(26)의 하부 표면에 노출된다. 본 실시예에 따르면, 통합 안테나(341)가 제1신장된 도전성 바디(3411) 및 도전성 안테나 필라 구조(3412)를 포함한다. 일부 실시예들에서, 보호층이 제1신장된 도전성 바디(3411) 위에 제공될 수 있다.
도 36은 추가적인 실시예에 따른 통합 안테나(361)를 갖는 패키징된 전자 디바이스(360) 또는 전자 디바이스(360)의 단면도이다. 전자 디바이스(360)는 전자 디바이스(340)와 유사하고 그리고 차이점들만이 이하에서 설명될 것이다. 본 실시예에 따르면, 전자 디바이스(360)는 패키지 바디(26)의 주요 표면(2600)에 근접하여 위치되는 다이 패드(363)와 패키지 바디(26)의 반대 주요 표면 위에 위치되는 다수의 리드들(344)을 갖는 상부-노출-패드 구성으로 제공된다.
도 37은 제1신장된 도전성 바디(3411)가 패키지 바디(26) 내에 임베디드되는 실시예를 도시하기 위한 다른 실시예의 패키지 바디(26)의 부분 단면도이다. 일 실시예에서, 신장된 도전성 바디(3411)의 외부 노출된 표면은 실질적으로 패키지 바디(26)의 주요 표면(2600)에 평평하거나 실질적으로 동일 평면을 갖는다. 일 실시예로서, 패키지 바디(26)가 형성된 이후, 통합 안테나(341)를 위한 원하는 패턴은 패키지 바디(26)에서 에칭될 수 있고 그리고 에칭된 패턴은 이후 제1신장된 도전성 바디(3411)를 형성하도록 도전성 재료로 충진될 수 있다. 일 실시예로서, 평탄화 기술들이 패키지 바디(26)와 제1신장된 도전성 바디 영역(3411) 사이에 상호 평평한 구조를 제공하도록 도전성 재료 부분들을 제거하는데 사용될 수 있다. 제1신장된 도전성 바디(3411)는 패키지 바디(26) 내에서 또는 패키지 바디(26)의 주요 표면(2600)에서 컨택 영역(3414)을 노출시킴에 의해 그리고 도전성 연결 브리지(3417)로 2개의 구조들이 전기적으로 연결되어, 상호간 직접 연결된다.
도 38은 다른 실시예에 따른 통합 안테나(381)를 갖는 패키징된 전자 디바이스(380) 또는 전자 디바이스(380)의 부분 절개 상부 사시도이다. 본 실시예에서, 통합 안테나(381)는 스파이럴 안테나 형태로 구성되고 그리고 패키지 바디(26)와 같은 몰딩된 패키지 바디에 임베디드된 통합 안테나의 한 예시적 실시예이다. 일 실시예에서, 전자 디바이스(280)는 도전성 서브스트레이트(382)와 같은 서브스트레이트, 도전성 리드프레임(382), 또는 리드프레임(382)을 포함한다. 일 실시예에서, 리드프레임(382)은 다이 패들(383) 또는 다이 패드(383), 다이 패드(383)로부터 이격되어 위치된 다수의 리드들(384), 그리고 패키지 바디(26)의 한 주요 표면으로부터 반대 주요 표면까지 연장하는 하나 이상의 도전성 필라 구조들(386)를 포함하고 그리고 다이 패드(383)에 통합될 수 있다. 본 실시예에 따르면, 도전성 필라 구조들(386)은 다이 패드(383)(예를 들면, 어셈블리 공정 동안)를 지지하고 그리고 통합 안테나(381)에 전기적 통신을 제공하도록 구성된다. 일 실시예에서, 전자 디바이스(380)는 리드(384)를 향하는 다이 패드(383)의 반대 표면에 부착된 전자 부품(23)을 더 포함한다. 전자 부품(23)은, 앞에서 설명한 바와 같이 와이어 본드들(27)과 같은 도전성 연결 구조들(27)을 이용하여 리드들(284)에 전기적으로 연결될 수 있다.
일 실시예에서, 절연층(미도시)이 다이 패드(383) 및 안테나 영역(3811)의 주요 표면 위에 위치될 수 있거나 또는 스파이럴 안테나 영역(3811)이, 예를 들면, 증착, 마스킹, 및 에칭 기술들을 이용하여 절연층 위에 형성될 수 있다. 패키지 바디(26)가 형성된 이후, 패키지 바디(26)의 영역들이 주요 표면(2600)을 형성하도록 제거되고 그리고 주요 표면(2600)에서 안테나 영역(3811)의 일 영역을 노출시킨다. 예를 들면, 그라인딩, 폴리싱, 및/또는 에칭 기술들이 패키지 바디(26)의 영역들을 제거하도록 사용될 수 있다. 본 실시예에 따르면, 통합 안테나(381)가 안테나 영역(3811), 하나 이상의 도전성 필라 구조들(386), 그리고 다이 패드(383)를 포함할 수 있다.
다른 실시예에서, 제2다이 패드가 리드들(384)과 동일한 패키지 바디(26)의 주요 표면 상에서 전자 부품(23)을 지지하는데 사용될 수 있다. 일 실시예에서, 안테나 영역(3811)이 패키지 바디(26)의 주요 표면(2600)에서 노출되고 그리고 제2다이패드가 패키지 바디(26)의 반대 주요 표면에 노출될 수 있다. 다른 실시예에서, 패키지 바디(26)가 원하는 그르브 패턴으로 패키지 바디(26)의 영역들이 제거됨에 의해 형성되고 그런 후 안테나 영역(3811)으로 도전성 재료를 그르브에 채운 이후에, 안테나 영역(3811)이 형성될 수 있다. 일 실시예에서, 안테나 영역(3811)의 상부 표면과 패키지 바디(2600)의 표면(26)이 실질적으로 상호간 동일한 평면이거나 평평하도록, 그라인딩 및/또는 에칭 기술들과 같은 제거 기술들이 도전성 재료의 영역들을 제거하는데 사용될 수 있다. 일 실시예로서, 안테나 영역(3811)이 하나 이상의 도전성 필라들(386)에 전기적으로 연결하도록 형성된다.
도 39-46을 참조하면, 서브스트레이트 구조들의 다양한 실시예들이 에폭시 몰드 컴파운드들과 같은 몰딩 재료들과 서브스트레이트 구조들 사이의 접착력을 향상시키도록 구성된 록킹 구조들을 갖는 것으로 설명되어 있다. 다음 설명에서, 서브스트레이트 구조들이 도전성 리드프레임 서브스트레이트 구조들을 이용하여 도시되고 설명지만, 설명된 특징들 및 요소들이 다른 타입의 서브스트레이트들에 관련되고 그리고 리드프레임 타입 서브스트레이트에 단지 한정되지 않는 것으로 이해되어야 한다. 다음 실시에들은 여기에 설명된 임의의 통합 안테나 구조들의 조합으로 사용될 수 있거나, 또는 통합 안테나들을 포함하지 않는 패키지 전자 디바이스들에 사용될 수 있다.
본 실시예에서, 록킹 구조들은 몰딩 재료들이 이러한 영역들을 통하여 지나가도록 하는 리드프레임(예를 들면 일면으로부터 타면까지 연장함)의 선택된 부분들을 통하여 전체적으로 위치될 수 있다. 하나의 바람직한 실시예에서, 록킹 구조들은 서브스트레이트 구조의 다른 부분들에 비교하여 두께에 있어 감소된 서브스트레이트 구조의 부분들에 위치된다. 일부 실시예들에서, 감소된 두께를 갖는 부분들이 에칭 기술들과 같은 제거 기술들을 이용하여 준비된다.
본 실시예에서, 록킹 구조는 특정 서브스트레이트 구조와 함께 크기, 형태, 개수, 이격 거리, 및 위치에 있어 변화할 수 있다. 이러한 변형들은, 한정하는 것은 아니지만, 다운 본드들의 존재, 다이 어태치 패드 크기에 대한 반도체 칩 크기의 비율, 패키지 바디의 크기, 재료 타입 및 서브스트레이트의 두께, 리드 피치, 타이바 디자인과 위치, 그리고 몰딩을 위한 몰드 컴파운드의 특징들을 포함하는 여러 디자인 제한들에 의존할 수 있다. 예를 들면, 몰드 컴파운드와 서브스트레이트 구조 사이에 적어도 부분적으로 고정이 어떻게 될지를 결정하도록 하는, 몰드 컴파운드가 몰딩 공정 동안 록킹 구조를 통하여 흘러갈 수 있도록, 몰드 컴파운드의 필러 크기가 선택될 수 있다.
도 39는 제1실시예에 따른 리드프레임(390)과 같은, 서브스트레이트(390)의 저면도를 도시한 것이다. 도 40은 전자 패키징 디바이스(400)에 결합된 리드프레임(390)의 단면도를 도시한 것이다. 일 실시예에서, 리드프레임(390)은 일반적으로 사각(예를 들면, 스퀘어)의 다이 패드(391) 또는 다이 패들(291)을 포함하는데, 이는 4개의 주변 엣지 세그먼트들을 정의한다. 또한, 도 40에 도시된 단면도로 보았을 때, 다이 패드(291)는 대항되는 대략 평평한 상부 및 하부 표면들(3910 및 3911)을 각각 정의한다. 도 40에서와 같이, 다이 패드(391)는 균일한 두께가 아니다. 즉, 하부 표면(3911)의 주변 영역이 에칭된 영역(3912)을 정의하도록 부분적으로 제거 또는 부분적으로 에칭(예를 들면, 하프 에칭됨)되어 있다. 에칭된 영역(3912)은 또한 우측에서 좌측으로 하부로 경사진 조밀한 해칭에 의해 도 39에 도시되어 있다. 일부 실시예들에서, 다이 패드(391)의 하부 표면(3911)의 잔존부에 대해 움푹 파진 에칭 영역(3912)은 다이 패드(391)의 주변 엣지 세그먼트들의 전체 둘레로부터 연장한다.
일 실시예에서, 리드프레임(390)은 또한 다이 패드(391)에 일체로 연결된 다수의 타이바들(392)을 포함한다. 일 실시예에서, 리드프레임(390)은 다이 패드(391)에 의해 정의된 4개의 코너 영역들의 각 하나로부터 댐바(미도시, 이는 전자 패키징 디바이스(400)의 제조 공정 동안 다이 패드(391)를 효과적으로 지지함)까지 일반적으로 대각 방향으로 연장하는 4개의 타이바들(392)을 포함한다. 일부 실시예들에서, 타이바들(392)은 에칭 영역(3912)과 유사하게 감소된 두께를 갖는다. 리드프레임(390)은 또한 다이 패드(391)로부터 이격되어 위치된 다수의 리드들(393)을 포함하고, 그리고, 일 실시예에서, 다이 패드(391)의 네 주변 엣지 세그먼트들의 각각을 따라 위치된 네개의 셋트들을 포함한다. 일부 실시예들에서, 각 리드(393)의 두께는 하프-에칭되어 있는 주변 영역(3931)과 함께 균일하지 않다. 일부 실시예에서, 리드들(393)의 상부 표면들은 도 40에 도시된 바와 같이 와이어본드 패드 또는 영역(3932)를 포함할 수 있다.
본 실시예에 따르면, 리드프레임(390)은 또한 리드프레임(390)의 선택된 영역에 위치된 다수의 록킹 구조들(394)을 포함한다. 일 실시예에서, 록킹 구조들(394)은 다이 패드(391)의 에칭된 영역(3912)에 위치된 슬롯들(3941) 또는 록킹 슬롯들(3941)과 타이바들(392)과 다이 패드(391)가 교차, 조인(join), 또는 만나는 곳에 근접하여 위치하는 원형 홀들(3942) 또는 록킹 홀들(3942)을 포함한다. 본 실시예에 따르면, 슬롯들(3941) 및 원형 홀들(3942)은 리드프레임(390) 내에서 각 영역들을 완전히 관통하여 위치된다. 일부 실시예들에서, 슬롯들(3941)은 다이 패드(391)의 주변 엣지 세그먼트들을 따라 이격된 신장된 사각 형태들을 포함한다. 일 실시예에서, 적어도 4개의 슬롯들(3941)이 다이 패드(391)의 각 주변 엣지 세그먼트를 따라 위치되고, 그리고 적어도 하나의 원형 홀(392)은 다이 패드(391)의 각 코너 영역에 근접하여 위치된다. 본 실시예에 따르면,
패키지 바디(26)를 형성하기 위해 사용된 선택된 몰드 컴파운드의 내의 필러가 내부에 결합되고, 그리고 몰드 컴파운드가 몰딩 공정동안 관통하여 흘러갈 수 있도록 하는 정도로, 슬롯들(3941) 및 원형 홀들(3942)이 크기를 갖는다. 이러한 구성은 리드프레임(391) 및 패키지 바디(26) 사이에 향상된 접착력을 제공한다.
패키징된 전자 디바이스(400)는, 예를 들면, 접착층(401)을 이용하여, 다이 패드(391)의 상부 표면(3910)에 부착된 전자 부품(23)을 더 포함한다. 와이어본드들(27)과 같은 도전성 연결 구조들(27)이 전자 부품(23)의 상부 표면 위의 본드 패드들(24)을 리드들(393)의 와이어본드 영역들(3932)에 전기적으로 연결한다. 패키지 바디(26)는 전자 부품들(23), 도전성 연결 구조(27), 리드들(393)의 영역들, 및 다이 패드(391)의 영역들을 인캡슐레이팅한다. 일 실시예에서, 다이 패드(391)의 외부 표면(3916) 및 리드들(393)의 영역이 패키지 바디(26)의 하부 표면을 통해 노출된다. 본 실시예에서, 슬롯들(3942) 및 원형 홀들(3943)을 갖는 에칭된 영역(3912) 및 타이바들(392)은 패키지 바디(26) 내에 인캡슐레이팅된다.
도 41은 다른 실시예에 따른 서브스트레이트 구조(410) 또는 리드프레임(410)의 부분 저면도를 도시한 것이다. 리드프레임(410)은 리드프레임(390)과 유사하고, 이하에서는 차이점들만이 설명될 것이다. 본 실시예에 따르면, 리드프레임(410)은 또한 다수의 타이바 슬롯들(3946) 및 하나 이상의 타이바들(392) 내에 위치된 하나 이상의 타이바 원형 홀들(3947)을 포함하는 추가 록킹 구조들을 포함한다. 한 바람직한 실시예에서, 각 타이바들(392)은 타이바 슬롯들(3946)과 하나 이상의 타이바 원형 홀들(3947)과 함께 구성된다. 일 실시예에서, 제1타이바 슬롯(3947A)은 원형 홀(3943)에 인접하여 위치되고 그리고 제1타이바 원형 홀(3947A)은 타이바(392)의 단부와 제1타이바 슬롯(3946A)의 사이에 위치된다. 일 실시예에서, 제2타이바 슬롯(3946B)은 단부와 제1타이바 원형 홀(3947A)의 사이에 위치된다. 일 실시예에서, 제2타이바 원형 홀(3947B)은 단부와 제2타이바 슬롯(3946B)의 사이에 위치된다. 일 실시예에서, 제3타이바 슬롯(3946C)은 단부와 제2타이바 원형 홀(3947B) 사이에 위치된다. 일 실시예에서, 제2타이바 슬롯(3946B)이 제1타이바 슬롯(3946A) 및 제3타이바 슬롯(3946C) 중 하나 이상보다 길수 있다. 다른 실시예에서, 많거나 적은 타이바 원형 홀들 및/또는 타이바 슬롯들이 사용될 수 있고, 그리고 다른 타이바 슬롯 형태들이 사용될 수 있는 것으로 이해된다.
도 42는 추가적인 실시예에 따른 서브스트레이트(420) 또는 리드프레임(420)의 부분적인 저면도를 도시한 것이다. 리드프레임(420)은 리드프레임(390 및 410)과 유사하고 이하에서는 차이점들만이 설명될 것이다. 본 실시예에 따르면, 리드프레임(410)은 타이바(392)가 다이 패드(391)의 코너 영역과 교차하는 리드프레임(410)의 영역에 위치된 Y-형태 슬롯 구조(3948)을 포함한다. 본 실시예에 따라, Y-형태 슬롯 구조(3948)는 다이 패드(391)의 에칭된 영역(3912)의 내부와 타이바(392)의 하프-에칭된 부분을 따라 위치된다. 일 실시예로서, 두개의 슬롯들(3948A 및 3948B)이 에칭 영역(3912)를 완전히 관통하여 연장하여 위치되고 그리고 제3슬롯(3948C)이 타이바(392)를 완전히 관통하여 연장하여 위치된다. 다르게 설명하면, Y-형태 슬롯 구조(3948)의 슬롯들(3948A 및 3948B)에 의해 정의되는 V-형태 영역은 주로 에칭 영역(3912)에 위치되고, 그리고 Y-형태 슬롯 구조(3948)의 슬롯(3948C)에 의해 정의되는 I-형태 영역은 주로 타이바(392)에 위치된다. 일부 실시예들에서, 타이바(392)가 하나 이상의 타이바 슬롯들(3946)과 하나 이상의 타이바 원형 슬롯들(3947)을 포함할 수 있다. 한 바람직한 실시예에서, 다이 패드(391)의 각 코너 영역과 각 타이바(392)는 유사하게 구성된다. 본 실시예에 따르면, Y-형태 슬롯 구조(3948)는 유리하게 패키지 바디(26)와 리드프레임(420) 사이의 향상된 접착력을 제공하고, 그것은 또한 높은 스트레스의 영역에서, 특히 큰 바디 디바이스들에서 향상된 안정성 및 내구성을 제공하도록 타이바(392)와 에칭된 영역(3912)을 인터록하도록 구성된다. 이러한 특정한 실시예는, 예를 들면, 높은 열적 디바이스들과 같은, 두꺼운 리드프레임들(예를 들면, ≥ 대략 200 마이크론 (≥ 8 mils) 및 그들을 이용하는 애플리케이션을 이용한 패키지 디바이스들에서 유리하다. Y-형태 슬롯 구조들(3948)은 다이 패드(391)의 코너에서 금속 물질의 량을 줄이는데, 이는 열팽창계수("CTE")를 감소시킨다. 이는 몰드 컴파운드와 타이바/다이패드 영역의 인터록킹과 함께 몰딩 또는 포스트 몰드 경화 공정 동안 발생하는 휨 현상을 감소시킨다.
도 43은 다른 실시예에 따른 서브스트레이트 구조(430) 또는 리드프레임(430)의 부분 저면도를 도시한 것이다. 리드프레임(430)은 리드프레임들(390, 410 및 420)과 유사하고 이하에서는 차이점들만이 설명될 것이다. 또한, 리드프레임(430)의 특징들은 다른 것들뿐만 아니라 여기에 설명된 다른 실시예들과 함께 조합되어 사용될 수 있는 것으로 이해된다. 리드프레임(430)은 다이 패드(391)의 에칭된 영역(3912)에 그리고 타이바(392)에 대하여 비-선형 형태를 갖는 엣지(431)의 애플리케이션을 포함한다. 일 실시예에서, 엣지(431)는 톱니 엣지(serrated edge), 톱니날 엣지(saw-tooth edge), 둥근-물결 엣지, 또는 다이 패드(391) 및 타이바들(392)의 표면 영역을 증가시키도록 구성된 엣지를 포함하는 물결-형태 엣지를 포함한다. 표면 영역의 이러한 증가는 리드프레임(430)에 대한 몰드 컴파운드의 접착 효과를 증가시킨다. 비-선형 형태를 갖는 엣지(431)는 단독으로, 또는 여기에 설명된 하나 이상의 록킹 구조들과 조합되어 사용될 수 있다. 또한, 엣지(431)는 다이 패드(391)의 모든 주변 엣지 세그먼트들보다 작게 위치될 수 있다. 일 실시예에서, 에칭 영역(3912)은 또한 에칭 영역(3912)을 완전히 관통하여 위치되고 그리고 에칭 영역(3912)의 선택된 위치들에 위치된 하나 이상의 원형 홀(3949) 록킹 구조들을 포함할 수 있다. 일 실시예에서, 원형 홀(3949)은 두개의 슬롯들(3946) 사이에 위치되거나, 또는 Y-형태 슬롯 구조들(3948) 및 슬롯(3946) 사이에 위치될 수 있다.
도 44는 추가적인 실시예에 따른 서브스트레이트 구조(440) 또는 리드프레임(440)의 부분 저면도를 도시한 것이다. 리드프레임(440)은 리드프레임들(390,410,420, 및 430)을 포함하고 그리고 이하에서는 차이점들만이 설명될 것이다. 본 실시예에 따르면, 리드프레임(440)은 오프셋 슬롯티드 탭 록킹 구조(offset slotted tab locking structure)(443) 를 제공하는 비-선형인 엣지들(441 및 442)을 포함한다. 일 실시예에서, 엣지(442)는 엣지(441)에 비하여 다른 형태 또는 엣지 프로파일을 갖는다. 일 실시예에서, 록킹 구조(443)는 비-연속적인 방식으로 상호간 오프셋(offset)되어 있는 다수의 탭들(443A, 443B 및 443C)을 포함한다. 탭들(443A, 443B 및 443C)의 크기들 및 형태들은 변할 수 있다. 일 실시예에서, 각 탭은 각각의 슬롯을 완전히 관통하여 위치된 슬롯(444)을 포함한다. 일부 실시예들에서, 슬롯들(444)은 Y-형태 슬롯 구조(3948)가 또한 포함될 경우 슬롯(3948C)에 일반적으로 수직이다. 다른 실시예에서, 록킹 구조(443)는 또한 다이 패드(391)의 주변 엣지 세그먼트들을 따라 위치될 수 있다. 엣지(431)와 유사하게, 록킹 구조(443)는 리드프레임(440)의 표면 영역을 증가시키도록 구성되고, 이에 따라 리드프레임(444)과 패키지(26)를 형성하기 위해 사용되는 몰딩 컴파운드 사이의 접착력을 향상시킨다.
이들 모두로부터, 당업자는 일 실시예에 따라 패키징된 전자 디바이스가 다이 패드, 다이 패드에 일체인 적어도 하나의 타이바, 그리고 다이 패드로부터 이격되어 위치된 다수의 리드들을 포함함을 결정할 수 있다. 전자 부품이 리드들에 전기적으로 연결된다. 다이 패드는 적어도 주변 엣지 세그먼트들의 둘레에 에칭 영역을 포함한다. 제1다수의 록킹 구조들이 에칭 영역을 통해 연장하여 위치된다. 몰딩된 패키지 바디가 전자 부품과 리드프레임의 부분들을 인캡슐레이팅하고 그리고 록킹 구조들 내에 위치된다.
일 실시예에서, 제1다수의 록킹 구조들은 에칭 영역의 적어도 한 영역을 포위하여 위치되도록 제공하는 비-선형인 엣지를 포함한다. 다른 실시예에서, 제1다수의 록킹 구조들은 원형 홀들을 포함한다. 또 다른 실시예에서, 제1다수이 록킹 구조들은 오프셋 슬롯티드 탭들(offset slotted tabs)을 포함할 수 있다. 또 다른 실시예에서, 제2다수의 록킹 구조들이 타이바를 관통하여 연장하며 위치된다. 일 실시예에서, 제2다수이 록킹 구조들은 타이바의 엣지 영역들을 따라 위치되어 제공되는 비-선형인 엣지를 포함한다. 또 다른 실시예에서, 제2다수의 록킹 구조들은 슬롯들을 포함한다. 또한 실시예에서, 제2다수의 록킹 구조들은 원형 홀들을 포함한다. 또다른 실시예에서, 제2다수의 록킹 구조들은 오프셋 슬롯티드 탭들을 포함할 수 있다.
특별한 록킹 구성들(431)을 포함하는, 상술한 록킹 구조들은, 수분 감도 레벨 1(“MSL 1”) 요구들에 맞는 패키징된 전자 디바이스들을 제공한다. 이는 MSL 1 테스트를 통과하는 것은 제조자들로 하여금 베이킹 공정 및 드라이 팩 저장과 같은, 비싼 예방 공정을 제거할 수 있도록 하기 때문에 유리하다. 또한, 이는 심지어 드라이 팩이 오픈된 이후에도 여기의 실시예를 이용한 패키지 전자 부품들의 저장 수명을 모니터하는 필요성을 제거한다. 이에 비해, MSL 1 요구를 통과하지 않은 패키징된 전자 디바이스는 추가적인 베이킹 공정이 반드시 사용되기 전에 일정 시간 내에 사용되어야 한다.
이들 모두로부터, 당업자는 일 실시예에 따라 통합 안테나를 갖는 전자 패키징 디바이스를 만드는 방법이 제1도전성 다이 어태치 패드, 제1도전성 다이 어태치 패드로부터 이격된 제1도전성 리드, 그리고 제1도전성 다이 어태치 패드의 제1측부에 근접하여 위치되고 제1도전성 다이 어태치 패드 및 전자 디바이스 중 하나 이상에 전기적으로 연결된 신장된 도전성 빔 구조를 포함하되, 신장된 도전성 빔 구조와 제1도전성 다이 어태치 패드와 제2도전성 리드 중 하나 이상이 안테나 구조를 이루도록 하는 도전성 서브스트레이트를 제공함을 포함하는 것을 결정할 수 있다. 방법은 전자 디바이스를 제1도전성 리드에 연결하는 것과, 그리고 전자 디바이스를 인캡슐레이팅하고 그리고 제1도전성 다이 어태치 패드의 적어도 일부분들, 제1리드의 적어도 일부분들, 그리고 신장된 도전성 빔 구조의 적어도 일부분들을 인캡슐레이팅하는 것을 포함한다.
이들 모두로부터, 당업자는 다른 실시예에 따라, 통합 안테나를 갖는 패키징된 전자 디바이스에서, 도전성 그라운드 플레인 구조가 패키지 바디의 주요 표면에서 노출될 수 있고, 제1도전성 다이 어태치 패드가 패키지 바디의 반대 주요 표면에서 노출됨을 결정할 수 있다. 다른 실시예에서, 도전성 그라운드 플레인 구조는 제1도전성 다이 어태치 패드의 제2측부를 따라 제1도전성 다이 어태치 패드에 전기적으로 연결될 수 있다. 또다른 실시예에서, 신장된 도전성 빔 구조는 제1도전성 다이 어태치 패드와 다수의 리드들 사이에 위치된 링-형상 그라운드 플레인 구조를 포함할 수 있고; 그리고, 신장된 도전성 빔은 제1도전성 다이 어태치 패드의 적어도 한 엣지 세그먼트를 따라 연장하는 슬롯을 가지며 구성되고, 그리고 신장된 도전성 빔 구조는 전자 디바이스에 전기적으로 연결된다. 또 다른 실시예에서, 신장된 도전성 빔 구조는 제2도전성 리드를 부분적으로 둘러싸는 u-형태 그라운드 플레인 영역을 포함하고; 신장된 도전성 빔 구조는 제1다이 어태치 패드에 전기적으로 연결되며; 제2도전성 리드는 제1다이 어태치 패드에 전기적으로 연결되며; 그리고 안테나 구조는 평평한 인버티드 F-안테나 구조를 포함한다. 추가적인 실시예에서, 패키징된 전자 디바이스는 수동 디바이스로 제1도전성 다이 어태치 패드에 전기적으로 연결된 제3도전성 리드를 더 포함할 수 있다. 또다른 실시예에서, 신장된 도전성 빔 구조는 신장된 도전성 빔 구조의 일단에 근접하여 수동 구조로 제1도전성 다이 어태치 패드에 전기적으로 연결될 수 있고 그리고 도전성 연결 구조로 반대 단부의 근처의 제1도전성 다이 어태치 패드에 전기적으로 연결될 수 있다.
이들 모두로부터, 당업자는 또 다른 실시예에 따라, 통합 안테나를 갖는 패키징된 전자 디바이스에서, 안테나 구조는 신장된 도전성 빔 구조의 일단을 도전성 다이 어태치 패드의 일 부분에 전기적으로 연결하는 도전성 쇼팅 암 구조를 더 포함할 수 있고; 제2도전성 리드는 도전성 다이 어태치 패드의 반대인 신장된 도전성 빔 구조의 일 측부 위인 신장된 도전성 빔 구조에 연결될 수 있고; 제1도전성 다이 어태치 패드는 그라운드 플레인 구조로 구성될 수 있고; 신장된 도전성 빔 구조는 제1길이를 갖고; 제1도전성 다이 패드는 제1길이 이상인 제1폭을 갖고; 그리고 안테나 구조는 인버티드 F-안테나 구조로 구성됨을 결정할 수 있다.
이들 모두로부터, 당업자는 추가적인 실시예에 따라, 통합 안테나를 갖는 패키징된 전자 디바이스에서, 신장된 도전성 빔 구조는 제1도전성 다이 어태치 패드의 제1주요 표면 위에 위치되고; 전자 디바이스는 제1주요 표면의 반대인 제1도전성 다이 어태치 패드의 제2주요 표면 위에 위치되고; 신장된 도전성 빔 구조는 적어도 패키지 바디의 제1주요 표면에서 부분적으로 노출되고; 안테나 구조는 제1도전성 다이 어태치 패드 또는 신장된 도전성 빔 구조 중의 하나에 부착된 도전성 필라 구조를 더 포함하고; 그리고 도전성 필라 구조는 적어도 패키지 바디의 다른 표면에서 부분적으로 노출됨을 결정할 수 있다.
이들 모두로부터, 당업자는 또다른 실시예에 따라, 통합 안테나를 갖는 패키징된 전자 디바이스에서, 서브스트레이트는 감소된 두께를 갖는 에칭된 영역을 포함할 수 있고; 패키징된 전자 디바이스는 에칭 영역을 관통하여 연장되어 위치된 록킹 구조를 더 포함하고; 그리고 록킹 구조는 비-선형 엣지, 슬롯, 원형 홀, Y-형태 슬롯 구조, 또는 오프셋 슬롯티드 탭 구조 중 하나 이상을 포함할 있는 것을 결정할 수 있다.
이들 모두로부터, 당업자는 추가적인 실시예에 따라, 통합 안테나를 갖는 패키징된 전자 디바이스에서, 안테나 구조는 제1다이 패드의 주변 엣지 세그먼트로부터 연장하는 신장된 도전성 빔 영역; 그리고 다이 패드로부터 이격되어 위치된 그라운드 플레인을 포함하되, 안테나 구조는 패치 안테나로 구성됨을 결정할 수 있다. 또 다른 실시예에서, 안테나 구조는 제1다이 패드로부터 이격되고, 제2다이 패드 내에 위치되며 제2다이 패드를 관통하여 연장된 슬롯을 갖는 제2다이 패드; 그리고 전자 디바이스를 제2다이 패드에 전기적으로 연결하는 도전성 연결 구조를 더 포함하되, 도전성 연결 부재가 슬롯의 일단과 슬롯의 중심 영역 사이에 위치된다. 또 다른 실시예에서, 안테나는 전자 디바이스와 제1다이 패드의 한 엣지 사이의 제1다이 패드 내에 위치된 슬롯을 포함할 수 있다. 추가적인 실시예에서, 안테나는 전자 디바이스와 도전성 리드에 전기적으로 연결된 도파관을 더 포함할 수 있는데, 도파관은 슬롯과 중첩하고; 패키지 바디는 도판관을 인캡슐레팅하고; 그리고 슬롯의 영역들에는 패키지 바디가 없다.
이들 모두로부터, 당업자는 또다른 실시예에 따라, 통합 안테나를 갖는 패키징된 전자 디바이스에서, 다수의 도전성 리드들은 패키지 바디의 한 엣지를 따라 위치된 리드들의 제1셋트를 포함하고; 안테나 구조는 제1다이 패드로부터 이격되고 제1다이 패드와 리드들의 제1셋트 사이에 위치된 신장된 도전성 빔 구조를 포함하고; 신장된 도전성 빔 구조는 패키지 바디의 한 엣지를 따라 위치된 도전성 리드 구조들에서 끝나는 두개의 대향하는 단부들을 가지며; 그리고 신장된 도전성 빔 구조는 접힌 다이폴 구조 또는 그라운드 플레인임을 결정할 수 있다.
이들 모두로부터, 당업자는 또다른 실시예에 따라, 통합 안테나를 갖는 패키징된 전자 디바이스에서, 안테나 구조는 제1다이 패드의 한 주변 엣지 세그먼트와 패키지 바디의 제1엣지 사이에 위치된 신장된 도전성 빔 구조; 신장된 도전성 빔 구조의 일단을 제1다이 패드의 한 코너에 전기적으로 연결하는 도전성 쇼팅 암; 제1다이 패드에 반대인 신장된 도전성 빔 구조의 일측 위의 신장된 도전성 빔 구조에 연결되고 패키지 바디의 제1엣지를 따라 끝나는 도전성 리드를 포함하되, 제1도전성 다이 어태치 패드는 그라운드 플레인 구조로 구성되고; 그리고 안테나 구조는 인버티드 F-안테나 구조로 구성되는 것을 결정할 수 있다. 또 다른 실시예에서, 안테나 구조는 적어도 패키지 바디의 주요 표면에서 부분적으로 노출된 신장된 도전성 빔 구조; 그리고 패키지 바디 내에 임베디드되고 신장된 도전성 빔 구조의 일단에 전기적으로 연결된 도전성 필라 구조를 포함할 수 있다. 또 다른 실시예에서, 안테나 구조는 제1다이 패드로부터 이격된 제2다이 패드, 소스 신호에 응답하여 공진하는 구조로 구성된 제2다이 패드를 포함할 수 있다.
상기 모두의 관점에서, 통합 안테나의 구조들을 갖는 신규한 패키징 전자 디바이스들이 개시되었다는 것을 알 수 있다. 다른 특징들 중에서도, 한정하는 것은 아니지만, 전송선 요소들, 그라운드 플레인 요소들, 그라운드 링 요소들, 패치 요소들, 그라운딩 요소들, 소스 요소들, 도파관 요소들, 신장된 도전성 빔 요소들, 도전성 필라 요소들, 슬롯 요소들, 도전성 스파이럴 요소들, 튜닝 요소들, 분리 요소들, 통합 안테나 구조들을 제공하도록 다른 부품들과 함께하는 임베디드 패키지 바디를 포함하는 여기에 기재된 하나 이상의 특징들과 고유하게 결합하는 도전성 리드프레임들을 포함하는 전자 디바이스들이 포함된다. 이러한 요소들의 일부는 바람직하게 통합을 단순화하기 위해 다른 리드프레임 부품들과 함께 도전성 리드프레임 구조들 내에 포함된다. 여기에 기재된 요소들과 그의 실시예들은, 고유하게 전자 디바이스 패키지들 내에 통합 안테나 구조들을 가능하게 하는데, 이는 전자 칩들의 근처에 안테나를 위치시키는 예상치 못한 이점을 제공하여 성능을 향상시키고, 최적의 공진을 가능하게 하고, 신호 손실들을 감소시키고, 그리고, 따라서, 방사를 향상시키고, 노이즈 인젝션을 감소시키고, 동작 임피던스를 감소시키고, 전력 소모를 감소시킨다. 또한, 패키지 바디를 위해 사용되는 몰드 재료의 캐패시턴스의 사용이 안테나 요소를 로드하는 방법으로 사용될 수 있음이 예상치 않게 발견되었다. 또한, 여기에 설명된 구조들이 유효한 제조 공정들을 이용하는데, 이는 자본 투자 및 다른 제조 비용들을 절감한다. 최종적으로, 여기에 설명된 통합 안테나 실시예들은 작은 공간(foot print)에서 향상된 기능을 제공하고 그리고 특정 애플리케이션들에서 외부 개별 안테나들의 필요성을 제거하는데, 이는 현재의 그리고 미래의 사용자 요구들을 지지한다.
또한, 상기의 관점에서, 신규한 록킹 구조가 개시되어 있음을 알 수 있다. 다른 특징들 중에서도 슬롯, 원형, 반반한 판자 모양(tabular)이 포함되고, 그리고 리드프레임에 대한 몰딩 컴파운드의 접착력을 향상시키고, 원치 않는 리드프레임 요소들의 움직임을 감소시키고, 그리고 리드프레임 요소들의 휨을 감소시키기 위해 리드프레임 요소들의 선택된 영역들에 불규칙한 엣지 록킹 구조들이 위치된다.
본 발명의 주제가 특정한 바람직한 실시예들 및 예시적 실시예들로 설명되었지만, 이들의 앞의 도면들 및 설명들은 주제의 전형적인 실시예들만을 묘사하고, 그리고 따라서 그 범위를 제한하고자 고려되지 않는다. 많은 대안 및 변형들이 당업자에게 명백할 것이다. 예를 들면, 여기에 설명된 구조들 및 요소들이 다이 어태치 패드를 갖고 몰딩된 바디 구조들을 이용하는 라미네이트 서브스트레이트들 및 다른 서브스트레이트들을 포함하는 서브스트레이트들로 이용될 수 있다. 비록 본 설명이 주로 설명된 실시예들에서 QFN/MLF 또는 QFP 리드프레임을 사용하였지만, 개시된 요소들 및 사상들은 다이 어태치 패드를 갖는 다른 리드프레임에 적용될 수 있다. 이러한 다른 실시예들은, 한정하는 것은 아니지만, DFN, SOC, SOIC, QFP, aQFN, tsCSP, GQFN, DR-MLF, 등 타입의 전자 패키지들을 포함한다.
이하에서 청구항들이 반영하는 바와 같이, 본 발명의 양태는 단독의 앞에 개시된 실시예의 모든 특징들보다 작을 수 있다. 따라서, 이하에서 표현된 청구항들은, 각 청구항이 발명의 분리된 실시예로서 그 자체에 기초하여, 도면들의 이러한 상세한 설명으로 명백하게 여기에서 결합된다. 또한, 여기에 설명된 일부 실시예들이 다른 실시예들에 포함된 다른 특징들이 아닌 일부를 포함하는 반면, 다른 실시예들의 특징들의 조합은 발명의 범위 내에 있음을 의미하고 그리고 당업자들에 의해 이해될 수 있는 바와 같이 다른 실시예들을 형성함을 의미한다.
10; 전자 디바이스
11; 통합 안테나
12; 도전성 리드프레임, 리드프레임, 도전성 서브스트레이트 또는 서브스트레이트
13; 다이 패들 또는 다이 패드
14; 제1도전성 리드들 또는 리드들
16; 그라운드 플레인 구조
17; 갭 또는 스페이스
19; 도전성 핑거들
20; 인쇄회로기판
21; 신장된 도전성 빔 구조, 신장된 도전성 바디 또는 도전성 전송선
22; 외측 DPT지
23; 전자 부품, 전자 디바이스들, 또는 전자 칩
24; 본드 패드들
26; 패키지 바디
27; 와이어 본드들
31; 그라운드 플레인
32,33; 콘택들
34; 솔더층 또는 접착층

Claims (5)

  1. 제1도전성 다이 어태치 패드; 및
    제1도전성 다이 어태치 패드의 제1측부로부터 이격되어 있는 제1도전성 리드를 포함하는 서브스트레이트;
    제1도전성 리드에 전기적으로 연결된 전자 디바이스;
    전자 디바이스를 인캡슐레이팅하고 그리고 제1도전성 다이 어태치 패드의 적어도 일부들과, 제1도전성 리드의 적어도 일부들을 인캡슐레이팅하는 패키지 바디; 및
    제1도전성 다이 어태치 패드와 제2도전성 리드 중 하나 이상; 및
    제1도전성 다이 어태치 패드의 제1측부에 근접하여 위치되고, 제1도전성 다이 어태치 패드와 전자 디바이스 중 하나 이상에 전기적으로 연결된 신장된 도전성 빔 구조를 포함하되, 패키지 바디가 신장된 도전성 빔 구조의 적어도 일부들을 인캡슐레이팅하는 안테나 구조;
    를 포함하는 통합 안테나를 갖는 패키징된 전자 디바이스.
  2. 제1항에 있어서,
    서브스트레이트는 도전성 리드프레임을 포함하고;
    서브스트레이트는 제1도전성 다이 어태치 패드로부터 이격된 도전성 그라운드 플레인 구조를 더 포함하고;
    도전성 그라운드 플레인 구조는 일측 부분에 갭(gap)을 포함하고;
    신장된 도전성 빔 구조는 제1도전성 다이 어태치 패드의 제1측부로부터 갭에 인접하는 패키지 바디의 엣지까지 연장하는 전송선을 포함하고;
    신장된 도전성 빔 구조는 제1도전성 다이 어태치 패드에 전기적으로 연결되고; 그리고
    안테나 구조는 패치 안테나 구조로서 구성된 디바이스.
  3. 제1주요 표면과 제1주요 표면의 반대인 제2주요 표면을 갖는 제1다이 패드;
    다이 패드의 주변 엣지 세그먼트로부터 이격되어 위치된 다수의 도전성 리드들;
    다수의 도전성 리드들에 전기적으로 연결된 전자 디바이스;
    전자 디바이스, 도전성 리드들의 적어도 일부들, 및 제1다이 패드의 적어도 일부들을 인캡슐레이팅하는 패키지 바디; 및
    패키지 바디 내에 적어도 부분적으로 임베디드되어 있되, 전기적 신호에 응답하여 공진하도록 구성된 도전성 구조를 포함하는 안테나 구조를 포함하는 통합 안테나를 갖는 패키징된 전자 디바이스 구조.
  4. 제3항에 있어서,
    안테나 구조는
    제1다이 패드의 제1주요 표면과 전자 디바이스 상에 위치된 신장된 도전성 빔 구조가 제1도전성 다이 어태치 패드의 제2주요 표면 상에 위치되고;
    신장된 도전성 빔 구조가 패키지 바디의 제1주요 표면에서 적어도 부분적으로 노출되며; 그리고
    안테나 구조가 제1도전성 다이 어태치 패드에 부착되고 그리고 패키지 바디의 다른 표면에서 적어도 부분적으로 노출된 도전성 필라 구조를 더 포함하는 구조.
  5. 제1주요 표면과 제1주요 표면의 반대인 제2주요 표면을 갖는 다이 패드;
    다이 패드의 주변 엣지 세그먼트들로부터 이격되어 위치된 다수의 도전성 리드들; 및
    다이 패드에 부착된 타이바를 포함하는 도전성 리드프레임;
    다수의 도전성 리드들에 전기적으로 연결된 전자 디바이스;
    전자 디바이스, 각 도전성 리드의 적어도 일부들, 및 다이 패드의 적어도 일부들을 인캡슐레이팅하는 몰딩된 패키지 바디; 및
    몰딩된 패키지 바디 내에 적어도 부분적으로 인캡슐레이팅된 안테나 구조를 포함하되, 안테나 구조는 전기적 신호에 응답하여 공진하도록 구성된 도전성 구조를 포함하고, 도전성 구조는 다이 패드와 다이 패드 내에 위치된 슬롯, 개별 도전성 패드의 주요 표면들 사이에 위치된 개구를 갖는 개별 도전성 패드, 도전성 필라 구조, 신장된 도전성 구조, 및 슬롯을 갖는 신장된 도전성 빔 구조 중 하나 이상을 포함하는 통합 안테나를 갖는 패키징된 전자 디바이스 구조.
KR1020160051794A 2015-11-03 2016-04-27 통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조 KR102541479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230071604A KR102659405B1 (ko) 2015-11-03 2023-06-02 통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/931,750 US9966652B2 (en) 2015-11-03 2015-11-03 Packaged electronic device having integrated antenna and locking structure
US14/931,750 2015-11-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230071604A Division KR102659405B1 (ko) 2015-11-03 2023-06-02 통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조

Publications (2)

Publication Number Publication Date
KR20170052437A true KR20170052437A (ko) 2017-05-12
KR102541479B1 KR102541479B1 (ko) 2023-06-08

Family

ID=57929188

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020160051794A KR102541479B1 (ko) 2015-11-03 2016-04-27 통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조
KR1020230071604A KR102659405B1 (ko) 2015-11-03 2023-06-02 통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조
KR1020240050523A KR20240063060A (ko) 2015-11-03 2024-04-16 통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020230071604A KR102659405B1 (ko) 2015-11-03 2023-06-02 통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조
KR1020240050523A KR20240063060A (ko) 2015-11-03 2024-04-16 통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조

Country Status (4)

Country Link
US (5) US9966652B2 (ko)
KR (3) KR102541479B1 (ko)
CN (3) CN114122676A (ko)
TW (3) TWI826906B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220074939A (ko) * 2019-10-09 2022-06-03 울프스피드 인코포레이티드 반도체 디바이스 신뢰도를 증가시키기 위한 시스템 및 프로세스

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004042868A1 (en) * 2002-11-07 2004-05-21 Fractus, S.A. Integrated circuit package including miniature antenna
US9966652B2 (en) * 2015-11-03 2018-05-08 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure
US10727085B2 (en) * 2015-12-30 2020-07-28 Texas Instruments Incorporated Printed adhesion deposition to mitigate integrated circuit package delamination
JP6738020B2 (ja) * 2016-12-09 2020-08-12 豊田合成株式会社 電子装置
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
CN107148144B (zh) * 2017-06-22 2020-04-07 青岛海信移动通信技术股份有限公司 一种4g模块
DE102017114686A1 (de) * 2017-06-30 2019-01-03 Endress+Hauser SE+Co. KG Elektronisches Bauteil zum Aussenden und Empfangen von Radar-Signalen
US11108156B2 (en) 2017-09-27 2021-08-31 Intel Corporation Differential on-chip loop antenna
FR3073080B1 (fr) * 2017-10-26 2021-01-08 St Microelectronics Srl Circuit integre en boitier qfn
CN111937138A (zh) * 2018-04-12 2020-11-13 三菱电机株式会社 半导体装置
US11145574B2 (en) * 2018-10-30 2021-10-12 Microchip Technology Incorporated Semiconductor device packages with electrical routing improvements and related methods
US10886592B2 (en) * 2018-12-11 2021-01-05 Orbit Advanced Technologies, Inc. Automated feed source changer for a compact test range
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202717A1 (de) * 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit erweiterter topologie
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
TWI689019B (zh) * 2019-05-29 2020-03-21 力成科技股份有限公司 天線整合式封裝結構及其製造方法
JP7368055B2 (ja) * 2019-06-21 2023-10-24 ローム株式会社 半導体装置、および、半導体装置の実装構造
US20210091017A1 (en) * 2019-09-20 2021-03-25 Qualcomm Incorporated Package comprising discrete antenna device
US11373936B2 (en) 2019-11-14 2022-06-28 Rohde & Schwarz Gmbh & Co. Kg Flat no-leads package, packaged electronic component, printed circuit board and measurement device
US11139552B1 (en) 2020-05-05 2021-10-05 Semiconductor Components Industries, Llc Method of forming a semiconductor device
TWI733454B (zh) * 2020-05-18 2021-07-11 矽品精密工業股份有限公司 電子裝置、電子封裝件及其封裝基板
US11664601B2 (en) 2020-09-25 2023-05-30 Apple Inc. Electronic devices with coexisting antennas
US20220028764A1 (en) * 2021-07-16 2022-01-27 Infineon Technologies Ag Semiconductor devices comprising wireless transmitters and/or wireless receivers
DE102021006590A1 (de) 2021-07-26 2023-01-26 Elmos Semiconductor Se QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen infolge einer umlaufenden Einfräsung
DE102021119340B3 (de) 2021-07-26 2022-11-24 Elmos Semiconductor Se QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518221B2 (en) * 2006-01-26 2009-04-14 International Business Machines Corporation Apparatus and methods for packaging integrated circuit chips with antennas formed from package lead wires
US20110140250A1 (en) * 2001-03-27 2011-06-16 Hyung Ju Lee Leadframe for semiconductor package

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012857B1 (ko) 1992-09-29 1995-10-23 삼성전자주식회사 1-포트(pot)형 반도체 플래스틱 몰딩(plastic molding) 장치
KR960002618Y1 (ko) 1994-03-31 1996-03-28 강규원 모자 구성부재의 아이릿(eyelet) 재봉기에 있어 소재이송장치
KR19980063125A (ko) 1996-12-31 1998-10-07 유기범 위성통신용 초고주파 증폭기의 전압조정 이득조절기
KR100302559B1 (ko) 1998-12-31 2001-11-30 마이클 디. 오브라이언 반도체패키지
US6448932B1 (en) * 2001-09-04 2002-09-10 Centurion Wireless Technologies, Inc. Dual feed internal antenna
JP4020853B2 (ja) * 2003-11-04 2007-12-12 沖電気工業株式会社 アンテナ内蔵半導体装置
US20060276157A1 (en) * 2005-06-03 2006-12-07 Chen Zhi N Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US7602054B2 (en) * 2005-10-05 2009-10-13 Semiconductor Components Industries, L.L.C. Method of forming a molded array package device having an exposed tab and structure
US7372408B2 (en) * 2006-01-13 2008-05-13 International Business Machines Corporation Apparatus and methods for packaging integrated circuit chips with antenna modules providing closed electromagnetic environment for integrated antennas
US7786557B2 (en) * 2008-05-19 2010-08-31 Mediatek Inc. QFN Semiconductor package
US8058714B2 (en) * 2008-09-25 2011-11-15 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated antenna
CN102474012B (zh) * 2009-07-09 2014-07-16 株式会社村田制作所 天线
US8390103B2 (en) * 2010-07-12 2013-03-05 Analog Devices, Inc. Apparatus for integrated circuit packaging
TWI478439B (zh) * 2012-06-18 2015-03-21 Univ Nat Sun Yat Sen 具有天線之系統封裝
US9819098B2 (en) * 2013-09-11 2017-11-14 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
TWI517494B (zh) * 2013-11-05 2016-01-11 矽品精密工業股份有限公司 電子封裝件
US9966652B2 (en) * 2015-11-03 2018-05-08 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140250A1 (en) * 2001-03-27 2011-06-16 Hyung Ju Lee Leadframe for semiconductor package
US7518221B2 (en) * 2006-01-26 2009-04-14 International Business Machines Corporation Apparatus and methods for packaging integrated circuit chips with antennas formed from package lead wires

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220074939A (ko) * 2019-10-09 2022-06-03 울프스피드 인코포레이티드 반도체 디바이스 신뢰도를 증가시키기 위한 시스템 및 프로세스

Also Published As

Publication number Publication date
US20170125881A1 (en) 2017-05-04
US11677135B2 (en) 2023-06-13
CN205944066U (zh) 2017-02-08
TWI705612B (zh) 2020-09-21
CN114122676A (zh) 2022-03-01
TW202218237A (zh) 2022-05-01
KR102659405B1 (ko) 2024-04-22
TWI755816B (zh) 2022-02-21
US10923800B2 (en) 2021-02-16
CN106653704A (zh) 2017-05-10
TW201717478A (zh) 2017-05-16
KR102541479B1 (ko) 2023-06-08
US20210151854A1 (en) 2021-05-20
US20230335883A1 (en) 2023-10-19
TWI826906B (zh) 2023-12-21
CN106653704B (zh) 2021-11-26
US20200153082A1 (en) 2020-05-14
KR20240063060A (ko) 2024-05-10
US10566680B2 (en) 2020-02-18
US9966652B2 (en) 2018-05-08
KR20230088314A (ko) 2023-06-19
US20180191055A1 (en) 2018-07-05
TW202044666A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
KR102659405B1 (ko) 통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조
US7217993B2 (en) Stacked-type semiconductor device
US7095372B2 (en) Integrated circuit package including miniature antenna
US7145511B2 (en) Apparatus of antenna with heat slug and its fabricating process
CA2637038C (en) Apparatus and methods for packaging integrated cirguit chips with antennas formed from package lead wires
US20060276157A1 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US20130234304A1 (en) Semiconductor device
US9245858B2 (en) Semiconductor device package with integrated antenna for wireless applications
US11600932B2 (en) Antenna-on-package including multiple types of antenna
JP2008259250A (ja) 微小アンテナを含む集積回路パッケージ
CN107887698B (zh) 电子封装结构及其制法
US20060214271A1 (en) Device and applications for passive RF components in leadframes
JP4137059B2 (ja) 電子装置および半導体装置
TW202414896A (zh) 製造具有整合的天線和鎖定結構之經封裝的電子裝置的方法
GB2458656A (en) Compact integrated circuit antenna
US20220028764A1 (en) Semiconductor devices comprising wireless transmitters and/or wireless receivers

Legal Events

Date Code Title Description
E902 Notification of reason for refusal