CN106653704A - 具有整合的天线和锁定结构的经封装的电子装置 - Google Patents

具有整合的天线和锁定结构的经封装的电子装置 Download PDF

Info

Publication number
CN106653704A
CN106653704A CN201610534682.3A CN201610534682A CN106653704A CN 106653704 A CN106653704 A CN 106653704A CN 201610534682 A CN201610534682 A CN 201610534682A CN 106653704 A CN106653704 A CN 106653704A
Authority
CN
China
Prior art keywords
antenna
conductive
pad
crystal grain
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610534682.3A
Other languages
English (en)
Other versions
CN106653704B (zh
Inventor
马可艾伦·马翰伦
邱黄俊
金本俊
金吉均
贝俊明
金孙明
李扬吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anrely Technology Singapore Holdings Pte Ltd
Original Assignee
Imark Technology Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imark Technology Co filed Critical Imark Technology Co
Priority to CN202111368668.8A priority Critical patent/CN114122676A/zh
Publication of CN106653704A publication Critical patent/CN106653704A/zh
Application granted granted Critical
Publication of CN106653704B publication Critical patent/CN106653704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/1292—Supports; Mounting means for mounting on balloons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/10—Resonant slot antennas
    • H01Q13/106—Microstrip slot antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0421—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with a shorting wall or a shorting pin at one end of the element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Details Of Aerials (AREA)
  • Support Of Aerials (AREA)
  • Waveguide Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

具有整合的天线和锁定结构的经封装的电子装置。一种经封装的电子装置包含作为一导电的引线架的部分的一整合的天线。该导电的引线架包含一晶粒焊盘，其具有一被配置为一传输线的细长的导电的梁结构；以及一被设置成围绕该晶粒焊盘的接地面结构。该接地面包含一其中该传输线延伸至该经封装的电子装置的一边缘的间隙。在一实施例中，在该引线架之内的所选的引线是被配置成具有导电的连接结构，以作为接地接脚、馈源接脚及/或波导。在一替代实施例中，该整合的天线的一部分被嵌入在该经封装的电子装置的主体之内并且部分被露出。

Description

具有整合的天线和锁定结构的经封装的电子装置
技术领域
本发明是大致有关于电子设备，并且更具体而言是有关于经封装的电子结构以及形成电子结构的方法。
相关申请案的交互参照：
此申请案是主张2015年11月3日申请的名称为"具有整合的天线和锁定结构的经封装的电子装置"的美国专利申请案号14/931,750的优先权，该美国专利申请案的内容是在此以其整体被纳入作为参考。
背景技术
无线及可携的手持式通讯应用市场是持续成长及演进的市场的例子，其中是更加努力来整合更多的电子功能到更小、更轻、更薄而且更低成本的解决方案中。针对于这些应用的持续不断的挑战中之一是改善及整合有效的天线到各种产品平台中。数种方式已经用许多的形状因素而被开发及实施，但通常是使用较传统的天线设计，例如是位在产品之内或是产品外部的离散的箔片带与个别的可收缩的双极天线以及其的组合。此种天线包含槽孔天线、倒F天线("IFA")、平面倒F天线("PIFA")、以及各种微带(micro-strip)天线(也以"贴片(patch)"天线著称)的配置。
用在无线应用中的天线已经用个别且离散的构件而被纳入到产品的外壳内，其是利用例如是导电的条带的材料，而被设置到利用碳基的材料的产品壳体中以形成适当的天线数组、或是被纳入为一电连接至该装置的RF区段的个别且离散的构件。其它的方式已经将天线作为一个别的构件而被设置在系统的印刷电路板("PCB")上，其是利用该PCB的特点以及在应用中的其它天线组件来完成天线的功能。
这些先前的方式的每一种都增加装置的成本。再者，这些先前的方式是难以设计的、由于效率差的操作而为耗能的、增加应用的体积、以及限制应用的绝对尺寸及/或形状因子。此外，每一种解决方案或技术是其设计所针对的装置特有的，此是最小化设计的再利用，并且增加装置的设计周期的复杂度，此进一步增加成本而且增长产品问市的时间。
电子封装的装置的另一项持续不断的挑战是在基板为基础的封装的电子装置(例如，导线架封装的电子装置)中的模制化合物("EMC")的脱层。脱层是经常在可靠度应力测试期间遭遇到，因而限制这些封装类型在某些应用及市场中的使用。超过可接受的产业标准限制(例如是那些界定在JEDEC标准中者)的脱层通常是被定义为一项可靠度的风险，并且导致该装置未通过可靠度的合格测试。在过去，典型改正的动作曾经是改变该装置的材料列表、及/或例如是基板的封装层级的构件的重新设计。
汽车产业已经提出重新界定用于封装层级的脱层的可接受的限制实质为零。此所要的目标正积极地为整个集成电路封装及组装产业所追求的。目前所追求及提出的解决方案已经主要聚焦在模制化合物的结构以及晶粒附接材料的改变上。再者，大量的发展已经被应用到具有粗糙化技术的形式的基板表面的处理，该两者都可以化学及机械式地被施加。通常在此方式中，一粗糙化制程已经被应用到一基板的表面，并且已经和所选的经改良的模制化合物及晶粒附接材料结合。此方式已经被展现在该模制化合物与基板之间的黏着上提供一些改善，藉此降低脱层。另一种方式曾经是在基板及/或引线(lead)内包含突出部或是半蚀刻的部分，其是作用以增加用于附着至该模制化合物的表面积。这些特点也已经被用来提供引线的稳定性。
然而，对于较大的主体装置(例如，具有大于4毫米(mm)乘4mm的大的晶粒垫的装置)、具有长的联结杆(tie bar)配置(例如，具有大于约3mm的长度的联结杆)的装置、或是具有高度使用的晶粒至晶粒附接垫引线接合(通常以下方接合著称)的装置、以及其的组合而言，现有的解决方案尚未提供满足需要的结果。
于是，所需的是提供改良的天线设计，以在其它方面之外，也支持对于更小、更轻、更薄以及更低成本的解决方案内的增进的电子功能的产业需求的结构及方法。此外，将会有利的是，此种结构及方法是通过利用例如是现有的组装制程及技术以符合成本效益的。此外，用于降低在包含例如是在以下揭露的封装结构的电子封装中的脱层的结构及方法是所需的。再者，将会有利的是，此种结构及方法是降低在该封装结构内的应力以进一步改善可靠度。
发明内容
大致而言，本发明实施例有关于一种具有一整合的天线的经封装的电子装置，其包含一基板，该基板包括一第一导电的晶粒附接垫；以及一第一导电的引线，其和该第一导电的晶粒附接垫的一第一侧边间隔开。一电子装置电连接至该第一导电的引线，并且一封装主体囊封该电子装置而且进一步至少囊封该第一导电的晶粒附接垫的部分、以及至少该第一引线的部分。在数个实施例中，该整合的天线包含一天线结构，其包括该第一导电的晶粒附接垫以及一第二导电的引线中的一或多个；以及一细长的导电的梁结构，其是被设置成接近该第一导电的晶粒附接垫的该第一侧边，该细长的导电的梁结构是电耦接至第一导电的晶粒附接垫以及该电子装置中的一或多个，其中该封装主体囊封该细长的导电的梁结构的至少部分。在一实施例中，该细长的导电的梁结构是被配置以具有一大于该些导电的引线的长度。在一实施例中，该细长的导电的梁结构是具有一长度是该些导电的引线的长度的至少4倍。
在另一实施例中，一种具有一整合的天线的经封装的电子装置结构包括一第一晶粒垫，其具有一第一主要的表面以及一与该第一主要的表面相反的第二主要的表面。复数个导电的引线(也即，超过一个引线)系被设置成和该晶粒垫的外围的边缘区段间隔开。一电子装置是电连接至该多个导电的引线。一封装主体囊封该电子装置、该些导电的引线的至少部分、以及该第一晶粒垫的至少部分。一天线结构是至少部分地内嵌在该封装主体之内，其中该天线结构包括一被配置以响应于电性信号而谐振的导电的结构。根据本揭露内容，被配置以响应于一电性信号而谐振的导电的结构的非限制性的例子包括独特地被配置的晶粒附接垫、细长的导电的梁结构、螺旋的天线结构、在导电的垫或细长的导电的梁结构之内的槽结构、导电的回路结构、波导、导电柱结构以及其的组合。
在另一实施例中，一种具有一整合的天线的经封装的电子装置结构包含一导电的引线架，该导电的引线架包括一晶粒垫，其具有一第一主要的表面以及一与该第一主要的表面相反的第二主要的表面；以及多个导电的引线，其是被设置成和该晶粒垫的外围的边缘区段间隔开；以及一联结杆，其是附接至该晶粒垫。一电子装置是电连接至该多个导电的引线，并且一模制的封装主体囊封该电子装置、每一个导电的引线的至少部分以及该晶粒垫的至少部分。一天线结构是至少部分被囊封在该模制的封装主体之内，其中该天线结构包括一被配置以响应于一电性信号而谐振的导电的结构，该导电的结构包括该晶粒垫以及被设置在该晶粒垫之内的一槽、一个别的导电的垫、一导电柱结构、一细长的导电的结构、以及一具有一槽的细长的导电的梁结构中的一或多个，其中该个别的导电的垫具有被设置在该个别的导电的垫的主要的表面之间的一孔。
附图说明
图1是描绘根据本发明的一实施例的一种具有一整合的天线的电子装置的俯视图；
图2是图1的电子装置沿着在图1中的参考线2-2所取的横截面图；
图3是描绘根据本发明的替代实施例的图2的电子装置的一部分的部分横截面图；
图4是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的俯视图；
图5是根据本发明的一实施例的图4的电子装置进一步结合下一层级的组件沿着参考线5-5所取的横截面图；
图6是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的俯视图；
图7是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的俯视图；
图8是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的俯视图；
图9是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的俯视图；
图10是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的俯视图；
图11是描绘根据本发明的一实施例的一种具有一整合的天线的电子装置的部分俯视图；
图12是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的部分俯视图；
图13是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的部分俯视图；
图14是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的部分俯视图；
图15是描绘根据本发明的一种用于整合在一经封装的电子装置之内的天线结构的部分横截面图；
图16是描绘图15的实施例的仰视图；
图17是描绘根据本发明的一实施例的一种具有一整合的天线的电子装置的俯视图；
图18是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的俯视图；
图19是描绘根据本发明的一实施例的一种具有一整合的天线的电子装置的俯视图；
图20是描绘根据本发明的一实施例的槽孔天线的一替代实施例的俯视图；
图21是描绘根据本发明的一实施例的一种具有一整合的天线的电子装置的俯视图；
图22A至22F是描绘根据本发明的实施例的用于图21的实施例的替代的槽配置的俯视图；
图23是描绘根据本发明的一实施例的一种具有一整合的天线的电子装置的俯视图；
图24是描绘根据本发明的图23的电子装置在额外的制造之后的一部分的部分俯视图；
图25是描绘根据本发明的一实施例的一种具有一整合的天线的电子装置的俯视图；
图26是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的俯视图；
图27是描绘根据本发明的一实施例的一种具有一整合的天线的电子装置的部分俯视图；
图28是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的部分俯视图；
图29是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的部分俯视图；
图30是描绘根据本发明的一实施例的一种具有一整合的天线的电子装置的俯视图；
图31是描绘根据本发明的另一实施例的一种具有一整合的天线的电子装置的俯视图；
图32是描绘根据本发明的一实施例的具有一整合的天线的电子装置的俯视图；
图33是描绘图32的电子装置的另一俯视图；
图34是描绘根据本发明的一实施例的具有一整合的天线的电子装置的俯视图；
图35是描绘图34的电子装置沿着参考线35-35所取的横截面图；
图36是描绘根据本发明的一实施例的一种具有一整合的天线的电子装置的横截面图；
图37是描绘根据本发明的一实施例的一内嵌的天线的部分横截面图；以及
图38是描绘根据本发明的另一实施例的一种具有一整合的天线的经封装的电子装置的部分切去的俯视立体图；
图39是描绘根据本发明的一实施例的一种基板结构的仰视图；
图40是图39的基板结构的横截面图；
图41是描绘根据本发明的另一实施例的一种基板结构的一部分的部分仰视图；
图42是描绘根据本发明的另一实施例的一种基板结构的一部分的部分仰视图；
图43是描绘根据本发明的另一实施例的一种基板结构的一部分的部分仰视图；以及
图44是描绘根据本发明的另一实施例的一种基板结构的一部分的部分仰视图。
为了图示的简化及清楚起见，在图式中的组件并不一定按照比例绘制，并且在不同的图中的相同的组件符号表示相同的组件。此外，众所周知的步骤及组件的说明及细节是为了该说明的简化起见而被省略。熟习此项技术者将会体认到的是，如同在此有关于电路操作所用的字词"期间"、"同时"、以及"当"并不是表示一动作在一初始动作之后立即发生的确定的术语，而是在通过该初始动作而被起始的反应之间可以有一些小的、但是合理的延迟，例如各种的传递延迟。此外，该术语"同时"是表示某一动作是至少发生在该初始动作的一持续期间的某个部分之内。该些字词"大约"、"大致或"实质"的使用是表示一组件的一值是具有一参数是被预期的接近一所述的值或位置。然而，如同在此项技术中众所周知的，总是有妨碍该值或位置是确切如同所述者的较小的变异。在权利要求书中或/及在图式的详细说明中的术语第一、第二、第三与类似者(如同用在一组件的一名称的一部分)是被使用于在类似的组件之间作区别，而且并不一定用于描述在时间上、空间上、在排行上、或是在任何其它方式上的一顺序。将了解到的是，如此使用的术语在适当的情况下是可互换的，并且在此所述的实施例是能够用和在此所叙述或描绘的不同的其它顺序来操作。此外，将了解到的是，在此叙述的一层或区域是被形成或设置在一第二层或另一区域上的情况中，该第一层可被形成或设置在该第二层的正上方、或是在该第一层与该第二层之间可以有介于中间的层。再者，如同在此所用的，该术语"形成在…上"是被使用为具有和位在…上、或是设置在…上相同的意义，而且并不意谓是有关任何特定的制程的限制的。再者，该术语"主要的表面"当结合一半导体区域、晶圆或基板而被使用时，其是表示该半导体区域、晶圆或基板的表面和另一种材料(例如，一介电质、一绝缘体、一导体、或是一多晶半导体)形成一接口。该主要的表面可以具有一在x、y及z方向上改变的表面构形。
具体实施方式
在某些应用中，例如是半导体晶粒的电子装置是被包围在塑料封装中，该塑料封装是提供保护以与恶劣的环境隔开，并且致能在该半导体晶粒与例如是一印刷电路板(PCB)或主板的一下一层级的组件之间的电互连。此种封装的组件通常包含一例如是金属引线架的导电的基板、一集成电路或半导体晶粒、用以将该半导体晶粒附接至该引线架的接合材料、将在该半导体晶粒上的垫电连接至该引线架的个别的引线的互连结构、以及一种硬质塑胶囊封材料，其覆盖其它构件，并且形成半导体封装的通常被称为封装主体的外部。
该引线架是此种封装的中央支撑结构，并且通常是通过化学蚀刻或是机械式冲压一金属带来加以制造。该引线架的一部分是在该封装的内部，该部分完全被该塑胶囊封材料或封装主体所围绕。该引线架的引线的其它部分可以从该封装主体延伸到外部、或是可以于其中部分被露出，以用于将该封装电连接至另一构件。
本说明是针对于电子封装结构，其是具有整合的天线结构、以及在某些实施例中的电子构件，例如是半导体构件及/或被动构件。相关于本发明的半导体封装的例子包含但不限于类型的封装("MLF")，其包含双列的MLF类型的封装("DR-MLF")；四边扁平无引线封装("QFN")；小轮廓无引线封装("SON")；双平面无引线封装("DFN")；四边扁平封装("QFP")；薄型基板芯片尺寸封装("tsCSP")；先进的QFN封装("aQFN")；以及网格数组封装("GQFN")。例如是前述的封装是相关的，因为它们包含导电的基板，例如是具有一晶粒附接结构或垫的引线架，其可以被露出至外部、或是被囊封，并且它们是包含支持根据本发明的实施例的天线设计的纳入的材料性质。例如，这些封装是在被纳入的引线架的构成中包含导电材料，例如是铜、镍、金、银、钯、铁、以及其它，并且这些封装包含例如是环氧树脂模制化合物的绝缘材料。
此外，数种类型的天线设计可被配置在根据本实施例的一种经封装的基板设计之内。这些是包含但不限于以下：环形天线、宽带偶极、单极天线、折迭式偶极天线、微带或贴片天线、平面倒F天线("PIFA")、倒F天线("IFA")、Vivaldi天线、开槽的波导天线、半波以及四分之一波天线的变化。这些设计可被配置以利用被适当配置及定向的晶粒附接垫、引线指状物、联结杆、以及额外的导电的组件，以形成被配置以用于应用的天线，该些应用包含但不限于需要一RF信号被发送及/或接收的无线手持式装置，其例如但不限于智能型手机、双向的通讯装置、PC平板计算机、RF卷标、传感器、以及Wi-Fi装置、物联网("IoT")、居家防护、遥控装置、以及其它。该些设计中的数个将会在以下加以描述，但是具有此项技术的通常知识者将会体认到，本发明是相关于通过在此所述的组件及特点支持的任何天线设计。再者，该项技术中具有通常技能者将会体认到，尽管以下的说明是聚焦在各种无引线的引线架为基础的实施例，但是相同的实施方式的原理可被应用至有引线的引线架封装。
尽管本说明是趋向使用引线架类型的基板，但所了解的是本揭露内容也可应用到其它类型的基板，其包含但不限于积层基板以及该项技术中具有通常技能者已知的其它基板。此外，在整个本说明中是参照到一电子构件23、电子装置23、或是电子芯片23，其可以是一例如为混合的信号IC的半导体集成电路("IC")、一微控制器、一例如是RF功率晶体管的功率半导体装置、其它类型的逻辑及/或模拟装置或是整合的功能、整合的被动功能、特殊应用IC("ASIC")、以及具有该技术的普通技能者已知的其它类型的类似的半导体装置。电子构件23可以提供控制、监视、滤波、放大、供电以及其它功能给在以下叙述的整合的天线、或是电子构件23可以与控制、监视、供电、或者是和该整合的天线互动或电性通讯所需的功能隔离及/或独立的。然而，根据本揭露内容，在某些实施例中，电子构件23较佳的是和该整合的天线装置电性通讯，以提供空间有效率的封装的装置。
图1是描绘根据一第一实施例的一种具有一整合的天线11的经封装的电子装置10或是电子装置10的俯视图。在本实施例中，整合的天线11是在一QFN或是MLF类型的封装中被配置为一微带或贴片天线的实施例。电子装置10包含一基板12或是一导电的基板12，例如是一导电的引线架12或引线架12。在一实施例中，引线架12是包含一大致四边形(例如，方形)晶粒焊盘(paddle)13或是晶粒垫13，其是界定四个外围的边缘区段以及多个第一导电的引线14或是引线14，该些引线14可以被分离成为四个(4)组，其中每一组的引线14和晶粒垫13间隔开来加以设置，并且从晶粒垫13的外围区段中的对应的一个大致垂直地延伸。所了解的是，引线架12可包含比在本实施例中所描绘者更多或是较少的引线。
根据本实施例，引线架12进一步包含一接地面结构16，该接地面结构16在本实施例中是具有一框架状的结构或是一环状的结构，其是实质围绕晶粒垫13并且被设置在晶粒垫13与引线14之间。在一实施例中，接地面结构16是包含一被设置在接地面结构16的一侧边中或是之内的间隙17或空间17。在一实施例中，接地面结构16可包含一或多个导电的指状物19，其是从接地面结构16的侧表面朝向晶粒垫13大致垂直地延伸。如同稍后将会加以解说的，导电的指状物19可被设置在一或多个相关晶粒垫13的默认的位置处，以提供根据本实施例的不同的天线配置。在某些实施例中，接地面结构16可以连接至引线架12以作为一联结杆配置(未显示)的部分，并且此种至该联结杆配置的连接可以在模制的封装主体26被形成之后加以分开。
根据本实施例，一细长的导电的梁结构21、细长的导电的主体21、或是导电的传输线21是被设置成连接至晶粒垫13的外围的边缘区段中之一，并且从该外围的边缘区段朝向电子装置10的一外部的边缘22大致垂直地延伸。在一较佳实施例中，细长的导电的梁结构21被设置成从晶粒垫13的一中心线延伸，并且穿过接地面结构16的间隙17而延伸至外部的边缘22。在一实施例中，晶粒垫13及细长的导电的梁结构21具有一不同于引线14及接地面结构16的厚度。更具体而言，晶粒垫13及细长的导电的梁结构21可以从其个别的下表面部分地被蚀刻，使得该些下表面是在一不同于引线14及接地面结构16的下表面的平面上。此是在图1中通过从右到左向下倾斜的密集的影线来加以指出。在某些实施例中，引线14的部分140也部分地被蚀刻，以提供一锁定机构或结构给封装主体26。所了解的是，在其它实施例中，接地面结构16也可以部分地被蚀刻，以提供锁定机构或结构。
电子装置10进一步包含一或多个被设置在晶粒垫13的一表面上的电子构件23(例如是半导体装置23)。在图1中，电子构件23是被描绘为一虚线，以便于不阻碍到被用来描绘晶粒垫13的部分的蚀刻的横斜的影线。在数个实施例中，电子构件23包含覆盖电子构件23的一表面的焊垫24，以用于将电子构件23电连接至引线14、晶粒垫13、及/或接地面结构16。例如，焊垫24是利用导电的结构27，例如是引线接合27、导电夹、或是该项技术中具有通常技能者已知的其它导电的结构来电连接至引线14。
电子装置10进一步包含一种囊封材料，其被施加至该电子构件、导电的结构、引线14的部分、接地面结构16的部分、晶粒垫13、以及细长的导电的梁结构21，以形成封装主体26。在本实施例中，引线14的下方及外部的端面是在封装主体26中被露出；接地面结构16的下表面是在封装26的下表面中被露出；并且细长的导电的梁结构21的一端部分是在封装主体26的一侧表面中被露出。在某些实施例中，封装主体26包括一种绝缘材料，例如是一种环氧树脂模制化合物("EMC")、或是该项技术中具有通常技能者已知的其它材料。在某些实施例中，封装主体26是利用包覆模制技术来加以形成。在其它实施例中，注入模制技术是被用来形成封装主体26。
根据本实施例，整合的天线11包括细长的导电的梁结构21、接地面结构16、以及晶粒垫13。更具体而言，在一实施例中，整合的天线11是被配置为四分之一波(λ/4)类型的天线结构，其是和引线14及电子构件23一起内含在封装主体26之内。在一实施例中，引线架12可被蚀刻或是冲压，以提供具有整合的天线11的电子装置10的组件。根据本发明，被用来形成引线架12的蚀刻制程是便利地提供或是致能用于引线架12的设计以及天线设计整合的强化的弹性。此外，所了解的是，蚀刻及冲压技术的一组合可被利用在其中该晶粒垫是被配置为非穿过封装主体26的一或多个表面露出的实施例中。
图2是具有整合的天线11的电子装置10沿着在图1中的参考线2-2所取的横截面图。图2是进一步描绘一导电的结构的一个例子，例如是将覆盖电子构件23的一表面的焊垫24电连接至一引线14的引线接合27。图2也描绘电子装置10进一步结合一例如是印刷电路板20的下一层级的组件。在一实施例中，印刷电路板20是包含多个导电线路，例如是导电的接地面31以及接点32及33。
在一实施例中，导电的接地面31电连接至接地面结构16，以补充用于天线结构11的接地面结构。在一实施例中，细长的导电的梁结构21可以利用一例如是引线接合27的导电的连接结构来电连接至接点33。在替代的实施例中，细长的导电的梁结构21'可被配置以具有一全厚度的远程部分，该远程部分可以利用例如是一焊料层34或是一导电的黏着层34来直接附接至接点33，即如同在图3中所绘者。
如同在图2的图示中所示，晶粒垫13并未被焊接或是电连接至印刷电路板20，而是通过封装主体26来和印刷电路板20分开的。有利的是，在本实施例中，被提供为一环状的结构的接地面结构16有助于将电子装置10固定到印刷电路板20，并且通过沿着晶粒垫13的侧表面来延伸该接地面，以进一步改善整合的天线11的效能。
根据本实施例，整合的天线11被配置为一贴片或是微带天线，其中晶粒垫13提供该贴片天线部分，并且细长的导电的梁结构21提供馈入或供应该贴片天线部分的传输线。于是，晶粒垫13具有一长度36以及宽度37，并且被围绕(至少部分)在一具有一厚度38以及一所选的介电系数的介电材料(也即，封装主体26)之内。在本实施例中，用于封装主体26的介电材料可被选择以提供优化用于一所选的设计的阻抗的一介电系数。在一较佳实施例中，晶粒垫13、接地面结构16、以及细长的导电的梁结构21包括一种高导电度的金属，例如是铜、一种铜合金、或是类似的材料。
在一实施例中，整合的天线11具有一长度36等于如同在被选择用于封装主体26的介电媒体之内所决定的一波长的一半。在一实施例中，整合的天线11的操作频率是通过作为宽度37的一函数的长度36来加以决定。更具体而言，宽度37是一决定整合天线11的输入阻抗的因子。例如，通过增加宽度37，整合的天线11的阻抗可被降低。在其它实施例中，根据用于封装主体26的介电材料或绝缘材料的介电系数的相互作用的效应，一小于宽度37的长度36是趋向增加整合的天线11的带宽。例如，一方形晶粒垫13将会具有一大约300奥姆的输入阻抗。
在一用于例如是标准的无线手持式应用、移动电话收发器应用、应用、RF标签应用、或是其它无线或是类无线的应用的应用的实施例中，引线架12可以具有一大约200微米(大约8密耳)的厚度。已经发现到在这些类型的应用中，此厚度大约是一波长的0.05，此是提供用于整合的天线11的可接受的操作。进一步被观察到的是，整合的天线11的本实施例具有一大约5-7dB的方向性，并且该些电场是适当地线性极化而且是在该水平的方向上，其中晶粒垫13的宽度37是等于其长度36而等于0.5λ。
根据本实施例，进一步观察到的是，整合的天线11的带宽通常是小的，其中一大约3％的大小是典型的。例如，被配置以操作在100MHz的整合的天线11的一典型的设计将会谐振在大约96MHz之处。据信此损失是在整合的天线11的结构周围的边缘电场的一结果，此是整合的天线11谐振的一原因。
整合的天线11的设计、以及在以下叙述的其它贴片天线设计的行为通常像是一开路的传输线，因而就此而论，该电压反射系数可被假设为大约-1。因此，和天线馈源相关的电压将会是和该天线电路中的电流路径反相的。因此，在晶粒垫13的最远程之处(也即，进一步远离细长的导电的梁结构21的端)，该电压是处于一最大值。在晶粒垫13的相对端(大约λ/2)之处，该电压是最小的。
图4是描绘根据一第二实施例的一种具有一整合的天线41的经封装的电子装置40或是电子装置40的俯视图。在本实施例中，整合的天线41是一微带或是一贴片天线的另一实施例。电子装置40类似于电子装置10，并且整合的天线41类似于整合的天线11，因而只有在该些结构中的差异才会在以下加以描述。在本实施例中，电子装置40包含一具有一在厚度上被降低的边缘部分430的晶粒焊盘43或是晶粒垫43。在一实施例中，边缘部分430沿着晶粒垫43的每一个外围的边缘区段延伸。此外，电子装置40包含细长的导电的梁结构21'、细长的导电的主体21'、或是导电的传输线21'，其是被设置成连接至晶粒垫43的外围的边缘区段中之一，并且从该外围的边缘区段大致垂直地朝向电子装置40的一外部的边缘22延伸。再者，在电子装置40中，接地面结构46是被配置为一联结杆结构的一部分，其最初在组装期间是作用以利用部分49来支撑晶粒垫43，并且接着在部分49实际和晶粒垫43分开之后，例如是在封装主体26被形成之后被使用作为一接地面。此外，部分49的其余的部分可被利用作为导电的指状物19(如同在图1中所绘)，以作为天线结构41的部分。
图5是进一步结合一印刷电路板50的电子装置40沿着图4的参考线5-5所取的横截面图。在本实施例中，印刷电路板50是包括一内嵌在其之内的绝缘的接地面结构56，该接地面结构56是透过接点51来电连接至接地面结构46。如同在图5中所绘的，晶粒垫43的下表面的一部分是透过封装主体26的下表面而被露出，并且可以利用例如是如同该项技术中具有通常技能者已知的一绝缘的黏着剂或其它材料来附接至印刷电路板50。细长的导电的梁结构21'是利用例如是如同该项技术中具有通常技能者已知的一导电的黏着剂或是其它材料来电连接至接点53。再者，引线14可以用一种类似的方式来电连接至接点52。在一替代实施例中，晶粒垫43可被接地到在印刷电路板50上被设置成邻接其的另一接触垫，以用于例如是需要一接地的贴片及/或用于改善的传热的应用。
图6是描绘根据另一实施例的一种具有一整合的天线61的经封装的电子装置60或是电子装置60的部分横截面图。电子装置60类似于电子装置10及40，因而只有差异才会在此加以描述。在本实施例中，电子装置60包含一晶粒焊盘63或是一晶粒垫63；以及一细长的导电的梁结构64、细长的导电的主体64、或是导电的传输线64，其是被设置成连接至晶粒垫63的外围的边缘区段中之一。在一实施例中，细长的导电的梁结构64是从晶粒垫63的该外围的边缘区段大致垂直地朝向电子装置60的一外部的边缘22延伸。根据本实施例，细长的导电的梁结构64是用一种下移安置(down-set)的配置来加以设置，因而细长的导电的梁结构64是透过封装主体26的和接地面结构66相同的表面而被露出。再者，晶粒垫63是透过封装主体26的一相反的表面而被露出，以作为一种顶端露出的垫("TEP")配置的一个例子。在本实施例中，整合的天线61可被配置为一微带或是一贴片天线，并且包含晶粒垫63、细长的导电的梁结构64、以及接地面结构66。
图7是描绘根据另一实施例的一种具有一整合的天线71的经封装的电子装置70或是电子装置70的部分横截面图。电子装置70类似于电子装置60，因而只有差异才会在此加以描述。在本实施例中，电子装置70包含一晶粒焊盘73或是一晶粒垫73；以及一细长的导电的梁结构74、细长的导电的主体74、或是导电的传输线74，其是被设置成连接至晶粒垫73的外围的边缘区段中之一。在一实施例中，细长的导电的梁结构74是从晶粒垫73的该外围的边缘区段大致垂直地朝向电子装置70的一外部的边缘22延伸。根据本实施例，晶粒垫73以及细长的导电的梁结构74是透过封装主体26的相同的表面而被露出。再者，接地面结构76是透过封装主体26的一相反的表面而被露出。电子装置70是一种顶端露出的垫配置的另一个例子。在本实施例中，整合的天线71可被配置一微带或是一贴片天线，并且包含晶粒垫73、细长的导电的梁结构74、以及接地面层76。
图8是描绘根据另一实施例的一种具有一整合的天线81的经封装的电子装置80或是电子装置80的部分横截面图。电子装置80类似于电子装置60，因而只有差异才会在此加以描述。在本实施例中，电子装置80包含一晶粒焊盘83或是一晶粒垫83；以及一联结杆85，其附接至晶粒垫83。在一实施例中，联结杆85是用一种下移安置的配置来加以设置，并且在封装主体26的和引线14相同的表面中被露出。晶粒垫83是透过封装主体26的一相反的表面而被露出。电子构件23是在一与晶粒垫83的侧边相反的透过封装主体26而被露出的侧边上附接至晶粒垫83。在本实施例中，联结杆85并未从晶粒垫83加以切断，因而在电子装置80中进一步被配置为一细长的导电的梁结构84、细长的导电的主体84、导电柱结构84、或是导电的传输线84，其是被设置成连接至晶粒垫83的外围的边缘区段中之一，并且朝向电子装置80的一外部的边缘22延伸。根据本实施例，晶粒垫83以及细长的导电的梁结构84是透过封装主体26的相反的表面而被露出。在一实施例中，细长的导电的梁结构从晶粒垫83的一角落延伸。电子装置80是一种顶端露出的垫配置的另一例子。在本实施例中，整合的天线81可被配置成一微带或是贴片天线，其中在一印刷电路板的组合中，例如是在图5中描绘的印刷电路板50，一个别的接地面例如是被设置在电子装置80的外部。根据本实施例，该露出的晶粒垫配置(其包含但不限于在图5、6、7及8中描绘的配置)可以使得根据特定的应用需求，将该晶粒垫接地至一印刷电路板变得容易。
四分之一波长的贴片天线在配置及设计上类似于先前叙述的微带或贴片天线11、41、61、71及81。图9是描绘根据一实施例的一种具有一被配置为四分之一波长的天线的整合的天线91的经封装的电子装置90或是电子装置90的俯视图。电子装置90类似于电子装置10及40，因而只有差异将会在以下加以描述。根据本实施例，整合的天线91是被配置成使得晶粒垫13的远程130或是末端130(也即，被设置成与细长的导电的梁结构21相反的端)是短路至接地面结构16。在本实施例中，否则接地面结构16是在其它所有地方通过封装主体26来与晶粒垫13实际分开的。在一实施例中，一从接地面结构16朝向晶粒垫13延伸的导电的指状物191以及一例如是短路导线92的导电的连接结构92将晶粒垫13电连接至接地面结构16。根据本实施例，因为晶粒垫13(或是整合的天线91的贴片部分)是在远程130短路至接地面结构16，因此在该整合的天线91的远程130的电流将不会被强制为零，而先前叙述的整合的微带天线设计的情形则是为零。根据本实施例，整合的天线91包括晶粒垫13、接地面结构16、细长的导电的梁结构21、以及短路接脚92。
根据本实施例的配置产生一类似半波贴片天线的电流-电压分布。然而，本实施例的一项功能差异是负责整合的天线91的辐射的边缘电场是在晶粒垫13(也即，该贴片)的远程130(也即，与传输线21相反的端)短路的，并且因此只有最接近细长的导电的梁结构21的电场会辐射或是为主动的。此外，在电子装置90中，该增益被降低；然而，出乎意料发现到的是，整合的天线91是维持和在半波贴片设计中呈现的相同的操作的基本性质，同时缩减该天线的尺寸至少50％(λ/4，也即四分之一波)。在电子装置90的替代的实施例中，晶粒垫13可以是具有一种底部露出的配置(例如，类似于电子装置40)、可以是具有一种非露出的配置(例如，类似于电子装置10)、且/或可以是具有一种顶端露出的配置(例如，类似于电子装置60或70)。
图10是描绘根据一实施例的一种具有一被配置为半波长天线的整合的天线101的经封装的电子装置100或是电子装置100的俯视图。该半波长贴片天线是该四分之一波长的贴片天线的一变化。电子装置100是类似于电子装置10、40及90，因而只有差异将会在以下加以描述。根据本实施例，整合的天线101是被配置成使得晶粒垫13的一相邻的侧边131(也即，被设置成相邻晶粒垫13的连接至细长的导电的梁结构21的侧边的侧边；或是相邻整合的天线结构101的贴片部分的馈入或是馈源端)是短路至接地面结构16。在本实施例中，否则接地面结构16是在其它所有地方都通过封装主体26来与晶粒垫13实际分开的。
在一实施例中，一从接地面结构16朝向晶粒垫13延伸的导电的指状物192以及一例如是短路导线93的导电的连接结构93是将晶粒垫13电连接至接地面结构16。根据本实施例，接地导线93是被配置以将一平行的电感引入至整合的天线101的阻抗，该阻抗是该贴片天线设计以及该应用的频率的一结果。更具体而言，所产生的平行的电感是位移整合的天线101的谐振频率。根据本实施例，通过一起改变短路导线93的位置以及整合的天线101的导纳及电抗，该谐振频率可以针对于一特定的应用来加以修改及优化(也即，调谐)。被配置为半波长天线的整合的天线101可被利用在包含但不限于需要操作在大于或等于约1GHz的频率的应用的应用中。根据本实施例，整合的天线101包括晶粒垫13、接地面结构16、细长的导电的梁结构21、以及短路接脚93。在电子装置100的替代的实施例中，晶粒垫13可以是具有一种底部露出的配置(例如，类似于电子装置40)、可以是非露出的(例如，类似于电子装置10)、且/或可以是顶端露出的(例如，类似于电子装置60或70)。
图11是描绘根据一种平面倒F天线("PIFA")的配置的一第一实施例的一种具有一整合的天线111的经封装的电子装置110或是电子装置110的部分俯视图。该PIFA是平面天线的另一种类型，其可被利用在例如包含像是移动电话的行动无线手持式装置、平板计算机、Wi-Fi卡、RF标签、以及其它的数个应用中。PIFA是薄型的设计、全向的、可配置成为许多不同的形状因素、以及谐振在一四分之一波长(λ/4)之处。因此，根据本实施例，PIFA可以被做成小的，用不同的形状因素来加以配置，并且被整合在根据本说明的一种经封装的电子装置之中或是之内。
根据本实施例，电子装置110是包含一例如是引线架112的导电的基板112，其具有一晶粒附接垫113、晶粒焊盘113、或是晶粒垫113；一细长的导电的主体121、细长的导电的梁结构121、导电的熔融的引线结构121、或是细长的接地回路部分121；以及多个引线114。在一实施例中，细长的接地回路部分121是被配置为一u形构件，其中该u形的一开放的部分是被设置成背对晶粒垫113。所了解的是，电子装置110可包含额外的引线114，其是包含被设置成接近晶粒垫113的其它外围侧表面的额外的引线。
在一实施例中，晶粒垫113是被配置成类似于在图3中描绘的晶粒垫43。在一实施例中，晶粒垫113是包含在厚度上被降低的边缘部分430，并且在一实施例中，其是环绕晶粒垫113的外围侧表面来延伸。该降低的厚度在图11中，通过从右到左向下倾斜的密集的影线来加以描绘。根据本实施例，晶粒垫113是被配置为一用于整合的天线111的贴片部分或是贴片结构。更具体而言，晶粒垫113是具有例如是针对于一四分之一波长所选的宽度37以及高度36。
在本实施例中，细长的导电的接地回路部分121具有一长度大于或等于晶粒垫113的高度36，并且在电子装置110的一侧边115上部分地封入引线114。细长的导电的接地回路部分121包含一类似于晶粒垫113的边缘部分430而部分地被蚀刻的部分1210。细长的接地回路部分121包含在一端上的一第一接合部分1211、以及一被设置在一相对的端处的第二接合部分1212。第一接合部分1211以及第二接合部分1212可以具有一完整的厚度，以使得附接至一例如是印刷电路板的下一层级的组件变得容易。整合的天线111也包含一导电的连接结构116、导电的接脚116、或是短路接脚116，其将细长的导电的接地回路部分121电连接至晶粒垫113的一端。整合的天线111进一步包含一导电的连接结构117、导电的接脚117、馈源接脚117、或是探针馈入接脚117，其将晶粒垫113电连接至引线114中的一被标明为一探针馈入引线1140或是馈源引线1140的引线。
根据本实施例，整合的天线111是通过在晶粒垫113的一端设置短路接脚116，以谐振在一四分之一波长之处。在一实施例中，短路接脚116是被设置在晶粒垫113的一与晶粒垫113的相邻第一接合部分1211的端相反的端之处。探针馈入接脚117的设置是介于细长的接地回路部分121的一开放端1213与通过短路接脚116短路的端之间。根据本实施例，整合的天线111的输入阻抗是(至少部分)通过短路接脚116的设置来加以决定的。例如，探针馈入引线1140越靠近短路接脚116，则该输入阻抗将会是越低的，并且输入阻抗的变化将会在一稍后的实施例中加以描绘。通过进一步举例，若所要的是为了调谐目的而增加输入阻抗，则此例如可以通过将探针引线1140设置成与短路接脚116更加隔开来加以完成。
在一实施例中，引线114类似于引线14，并且可被配置以具有部分被蚀刻的部分140，以提供一用于封装主体26的锁定机构。电子装置110是进一步被描绘为具有电子构件23，该电子构件23是进一步被描绘为具有被设置在电子构件23的一表面之上的焊垫24。电子装置110也被描绘为具有封装主体26，该封装主体26如同先前叙述地可以具有预先选择的材料特征。在一实施例中，晶粒垫113、引线114以及细长的群组回路部分121的部分1211及1212的下表面是透过封装主体的表面而被露出。根据本实施例，封装主体26是囊封、完全地覆盖、或是封入短路接脚116以及探针馈入接脚117，此可以强化电场效应，并且有助于频率调谐。尽管未被描绘，电性构件23可以利用导电的连接结构，例如是引线接合27或是该项技术中具有通常技能者已知的其它导电的结构，来电连接至引线1140、其它引线、及/或晶粒垫113。
图12是描绘根据一PIFA配置的另一实施例的一种具有一整合的天线126的经封装的电子装置120或是电子装置120的部分俯视图。电子装置120类似于电子装置110，因而只有差异将会在以下加以描述。根据本实施例，电子装置120包含一细长的导电的主体122、细长的导电的梁结构122、或是细长的接地回路部分122，其只有部分地沿着晶粒垫113的一外围侧表面延伸。在一实施例中，相较于在图11中描绘的细长的接地回路部分121，细长的接地回路部分122是被配置为一较小或是较紧密的群组回路。在一实施例中，细长的接地回路部分122是被配置为一u形构件，其中该开放的部分是被设置成与晶粒垫113相反的。在某些实施例中，细长的接地回路部分122只有至少部分地封入(例如，在一或多个侧边上部分地封入)或是部分地包含探针馈入引线1140，而其它引线114则并未被细长的接地回路部分122所封入或是围绕。在其它实施例中，细长的接地回路部分122可以至少部分地封入一或多个引线114，而在电子装置120内的其它引线114可被设置在细长的接地回路部分122的外部。根据本实施例，细长的导电的梁结构122是被配置以具有两个相对的端，该些端是终端在沿着封装主体26的一边缘被设置的导电的引线结构1211及1212中。在本实施例中，整合的天线126包括晶粒垫113、细长的接地回路部分122、短路接脚116、探针馈入接脚、以及探针馈入引线1140。根据本实施例，整合的天线126适合用于较小的主体封装、以及用于其中输入阻抗是(通过设计或操作)被预期是最小的应用或设计。
在根据本发明的PIFA配置的替代的实施例中，可能所期望的是加载该PIFA天线。当该天线组件是非常小的，而且并不视需要地谐振时，此可能是有用的。根据一实施例，该PIFA配置可以通过加入一例如是电容器的被动装置，以抵消或是对抗该天线结构的电感而被加载。图13是一种具有一整合的天线131的经封装的电子装置130或是电子装置130的部分俯视图。电子装置130类似于电子装置110，因而只有差异将会在以下加以描述。在本实施例中，一被动构件133(例如，一电容器133或是一加载电容器133)是被设置成电连接至细长的接地回路部分121以及晶粒垫113。根据一较佳实施例，电容器133是被设置成远离(也即，不相邻)探针馈入接脚117。在一实施例中，如同大致在图13中所描绘的，电容器133被设置成接近细长的接地回路部分121的开放端1213。
根据本实施例，电容器133被设置在电子装置130内的距离可以通过操作的频率、该芯片电容器所用的尺寸、细长的接地回路部分121的特征(例如，材料厚度及宽度)、以及该设计中所用的路径来加以决定。再者，电容器133的值可以根据封装主体26的尺寸以及晶粒垫113的尺寸来加以决定。用于封装主体26的材料也影响到电容器133的值，特别是在小的主体装置中。在一实施例中，电容器133的值可以是在一从2微微法拉到大约100微微法拉的范围中。应注意的是在某些实施例中，若该电容值过大，则其将会降低该整合的天线的有效的辐射并且影响其效率。根据一实施例，整合的天线131是包括晶粒垫113、细长的接地回路部分121、短路接脚116、探针馈入接脚117、探针馈入引线1140、以及被动构件133。根据本实施例，细长的导电的梁结构121是被配置以具有两个相对的端，该些端是终端在沿着封装主体26的一边缘而被设置的导电的引线结构1211及1212中。
图14是描绘根据另一实施例的一种具有一整合的天线141的经封装的电子装置140或是电子装置140的部分俯视图。电子装置140类似于电子装置120及130，因而只有差异将会在以下加以描述。根据本实施例，电子装置140进一步包含被动构件133(例如，电容器133或是加载电容器133)，其是被设置成将一引线1141电连接至晶粒垫113。在一实施例中，引线1141是被设置成接近晶粒垫113的一与晶粒垫113的其中探针馈入接脚117是被设置的端相对的端。根据本实施例，整合的天线141包括晶粒垫113、细长的接地回路结构122、短路接脚116、探针馈入接脚117、探针馈入引线1140、被动构件133、以及电连接至被动构件133的引线1141。根据本实施例，细长的导电的梁结构122是被配置以具有两个相对的端，该些端是终端在沿着封装主体26的一边缘而被设置的导电的引线结构1211及1212中。
图15是描绘一适合用于整合在一经封装的电子装置内的天线结构151的部分横截面图，其是包含一基板153或是一积层基板153，例如是一个多层的积层基板153。在本实施例中，天线结构151是被配置成一PIFA结构，以用于整合在一经封装的电子装置(例如，一或多个半导体构件及/或一或多个被动构件以及一例如是模制的封装主体的封装主体)之内。在一实施例中，积层基板153包括多个导电层，例如是通过绝缘材料156或是一或多个绝缘层156分开的导电线路154。在一实施例中，导电线路154可以利用例如是导电的贯孔结构157来加以电性互连的。例如是焊料结构158的导电的结构158是被设置在基板153的一侧边上，并且一导电的贴片层159是被设置在基板153的一相对的侧边上。
根据本实施例，焊料结构158包含多个接地结构1581，其是电连接至一被设置在基板153内之内嵌的接地面161。在一实施例中，接地结构1581是利用延伸到基板153中至内嵌的接地面161的接地接脚162或是导电的接地贯孔162来电连接至内嵌的接地面161。在一实施例中，焊料结构158进一步包含信号结构1582，其电连接至在基板153之内的导电线路154。在一实施例中，信号结构1582利用导电贯孔157来电连接至导电线路154。在一实施例中，贴片层159利用一导电的贯孔163或是导电的接脚163来电连接或是电性短路至内嵌的接地面161。焊料结构158进一步包含一馈入结构1583或是馈源结构1583，其是利用一导电的贯孔164或是导电的接脚164来电连接至贴片层159。根据本实施例，导电的接脚164延伸穿过基板153，并且例如是通过在内嵌的接地面161中的一开口165或间隙165。
图16是描绘天线结构151的仰视图，其是包含被设置在贴片层159(以一虚线加以描绘)之下或是重迭贴片层159的接地结构1581、信号结构1582、以及馈入结构1583。在一实施例中，馈入结构1583以及接地结构1581可以相对该封装主体尺寸的中心对称地加以设置。在其它实施例中，馈入结构1583以及接地结构1581可以根据设计需求而被设置在基板153上及/或之内的其它位置。此外，天线结构151可以利用例如是一或多个被动构件来加以调谐，以达成所选的效率及效能。
图17是描绘根据一倒F天线("IFA")的实施例的一种具有一整合的天线171的经封装的电子装置170或是电子装置170的俯视图。根据本实施例，电子装置170是包含一基板172或是导电的基板172，例如是一导电的引线架172或是引线架172。在一实施例中，引线架172是包含一界定四个外围的边缘区段的大致矩形的晶粒焊盘173或是晶粒垫173、以及多个第一引线174或是引线174。在一实施例中，引线174可以被分离成为四个(4)组，其中每一组的引线174是被设置成和晶粒垫173间隔开，并且从晶粒垫173的外围的边缘区段中的对应的一个大致垂直地延伸。所了解的是，引线架172可包含比在本实施例中所描绘者更多或是较少的引线，其例如是包含额外的列的引线。
根据本实施例，晶粒垫173是被配置以接收电子构件23来作为电子封装170的部分，并且被配置为一用于整合的天线171的接地面结构。根据本实施例，整合的天线171进一步包括一细长的导电的梁结构176、细长的导电的主体176、导电的臂176、导电的传输线176、或是平面矩形的导电的组件176。在一实施例中，导电的臂176可以利用一细长的导电的梁结构177或是导电的短路臂177来附接至晶粒垫173。所了解的是，导电的臂176以及导电的短路臂177可以整体被称为一细长的导电的梁结构，其是具有两个垂直于彼此被定向的部分。在一实施例中，导电的短路臂177是与晶粒垫173附接及整合，并且从晶粒垫173的该些外围的边缘区段中的一大致垂直地并且接近一角落向外延伸。更具体而言，晶粒垫173、导电的短路臂177、以及导电的臂176是构成单一的主体。
在一实施例中，导电的臂176是从导电的短路臂177的一端部分大致垂直地延伸，并且进一步大致平行于晶粒垫173的其中导电的臂176附接至晶粒垫173的相同的外围的边缘区段来延伸。在一实施例中，整合的天线171进一步包含一导电的馈入178或是导电的馈源引线178，其是从导电的臂176大致垂直而且向外的朝向封装主体26的一外部的边缘延伸。一间隙179是被设置在导电的臂176与晶粒垫173的相邻的外围的边缘区段之间。在一实施例中，间隙179被填入绝缘材料，例如是被用来形成封装主体26的模制化合物。
注意到的是，在某些实施例中，较佳的是相对于导电的臂176的远程，导电的馈源引线178是被设置成较接近导电的短路臂177。更具体而言，根据本实施例，导电的馈源引线178的位置是被选择以使得在导电的臂177的远程与导电的馈源引线178之间的电容、以及在导电的短路臂177以及导电的馈源引线178之间的电感实质无效。在该电容及电感被抵消、或是其效应被降低之下，只有辐射电阻是保留在整合的天线171中。
由于其小的尺寸(例如，λ/4)，具有该IFA配置的整合的天线171可被利用在例如是无线手持式装置的数种应用中。整合的天线171是包括被设置在晶粒垫173之上、或是和晶粒垫173间隔开的导电的臂176，该晶粒垫173是被配置为该接地面；导电的短路臂177，其是将导电的臂176接地至晶粒垫173；以及一导电的馈入源178，其是电连接至导电的上方的臂176。在某些实施例中，导电的臂176是具有一长度是对应于一波长的大约四分之一。该IFA配置是一单极配置的一种变化，其中该顶端区段已经折向下(也即，导电的上方的臂176)，以便于与该接地面(也即，晶粒垫173)平行的。此是被完成以例如是降低整合的天线171的高度，同时维持一谐振的线路长度。在某些实施例中，导电的上方的臂176可能会引入电容至整合的天线171的输入阻抗，此可以通过导电的短路臂177来加以补偿。导电的短路臂177可以根据应用而用不同的配置来加以形成；该配置的一个此种变化将会结合图18来加以描述。
在本实施例中，整合的天线171的极化是垂直的，并且该辐射图案大致是圆环状的，其中该圆环的轴是在一大致平行于导电的馈入178的方向上。在一实施例中，为了更佳的辐射，晶粒垫173是被配置以具有一宽度1730是至少和导电的臂176的长度1760一样宽的；并且晶粒垫173在高度1731上应该是至少λ/4。若该晶粒垫173的高度1731是较小的，则带宽及效率将会减低。导电的短路臂177的高度1770是被配置为整合的天线171的一波长的一小的分数。然而，整合的天线171的有效的辐射以及阻抗性质被发现并不是高度1770的一强函数。
在电子装置170的某些实施例中，晶粒垫173是被设置在导电的馈源引线178的平面(λ/4)之上。换言之，在某些实施例中，晶粒垫173以及导电的馈源引线178是被设置在不同、但是实质平行的平面上。例如，电子装置170可被配置成具有一种顶端露出的垫的经封装的装置，类似于在图6中所描绘的电子装置60；或是被配置成具有一种偏移的非露出的晶粒垫配置，类似于在图2中的电子装置10，其中导电的馈源引线178是相关于晶粒垫173而被向上或是向下偏移的。例如，该密集的影线代表晶粒垫173，并且至少导电的馈源引线178是被设置在不同的水平的平面上。
在一实施例中，电子装置170进一步包含多个联结杆1701，其是从晶粒垫173的角落部分大致对角地朝向封装主体26的角落部分延伸。在一实施例中，联结杆1702是从导电的短路臂177的一角落朝向封装主体26的另一角落部分延伸。例如是引线接合27的导电的连接结构27是将电子构件23上的焊垫24电连接至引线174，并且在某些实施例中是电连接至晶粒垫173。根据本实施例，导电的馈源引线178是被设置在一对引线174之间，并且被配置以用于将整合的天线171电连接至一外部的馈入源。有利的是，类似于引线174，导电的馈源引线178是被配置在引线架172之内，以终端在封装主体26的一边缘或侧边处。
图18是描绘根据一IFA配置的天线的另一实施例的一种具有一整合的天线181的经封装的电子装置180或是电子装置180的俯视图。电子装置180是类似于电子装置170，因而只有差异将会在以下加以描述。尤其，整合的天线181包括晶粒垫173；一细长的导电的梁结构186、细长的导电的主体186、导电的臂186、导电的传输线186、或是平面矩形的导电的组件186；以及一导电的馈入188或是导电的馈源引线188，其是从导电的臂186朝向封装主体26的一外部的边缘大致垂直且向外的延伸。并非是一短路臂，整合的天线181包含一或多个导电的连接结构187，例如是引线接合187或夹187，其将导电的臂186电性短路至晶粒垫173。在一较佳实施例中，引线接合187是包括具有一直径大于或等于约20微米(大于或等于约0.8密耳)的金线。
图19是描绘根据一整合的槽孔天线的实施例的一种具有一整合的天线191的经封装的电子装置190或是电子装置190的俯视图。根据本实施例，电子装置190是包括一基板或是导电的基板192，例如是一导电的引线架192或是引线架192。在一实施例中，引线架192是包括一界定四个外围的边缘区段的大致矩形的晶粒焊盘193、晶粒垫193、或是第一晶粒垫193；以及多个引线194或是引线194。在一实施例中，引线194可以被分离成为两个(2)组，其中每一组的引线194是被设置成和晶粒垫193间隔开，并且从晶粒垫193的相对的外围的边缘区段中的对应的一个大致垂直地延伸。所了解的是，引线架192可包含比在本实施例中所描绘者更多或是较少的引线。
根据本实施例，引线架192进一步包括一细长的导电的梁结构196、一细长的导电的主体196、一导电板196、导电的垫196、或是导电的焊盘196，其是包含一延伸穿过导电的垫196的槽197、矩形开口197、或是孔197。在一较佳实施例中，槽197是位在导电的垫196之内的实质中心处，使得槽197的端及侧边和导电的垫196的边缘间隔开的距离是实质相等或是均匀的。在一实施例中，导电的垫196是具有一界定四个外围的边缘区段的大致矩形的形状，其是包含一相邻、但是和晶粒垫193间隔开的外围的边缘区段，以在两者之间提供间隙。在某些实施例中，引线架192进一步包含一或多个联结杆198，其是从例如晶粒垫193以及导电的垫196的部分朝向封装主体26的侧表面延伸。在一实施例中，一馈源或是馈入结构199是将电子构件23(其是附接至第一晶粒垫193)电连接至导电的垫196。根据本实施例，整合的天线191是包含具有一种槽孔天线配置的带有槽197的导电的垫196以及馈源结构199。槽197包含一长度1970以及一高度1971。
槽孔天线是普遍使用在介于约300MHz到约20GHz之间的频率。在本实施例中，例如是半导体芯片23的电子构件23附接至晶粒垫193，该晶粒垫193是与被用来形成该槽孔天线的导电的垫196隔离开。在一实施例中，馈入199是相对于槽197偏离中心地加以设置。为了使得槽孔天线191谐振，馈入导线199的如同在图19中所绘的位置是变成一项主要的考虑。更具体而言，较佳的是馈入199并非位在槽197的任一端上或是在任一端之处、或是在槽197的任何侧边的中心。为了致能该天线组件的辐射，在某些实施例中，馈入199可被设置在槽197的中心与一端之间。根据本实施例，所选的位置是整合的天线191的阻抗相对于操作频率的一函数。更具体而言，若该天线至馈入199的左边的阻抗是>λ/4，则馈入199的性质就如同其是为一电感器；并且至馈入199的右边，馈入199是呈现一电容器的特性。当馈入199的位置是根据可应用的设计需求而被设计及施加时，该电感以及该电容应该实质上抵消。此只剩下辐射电阻来考虑到相关于用以使得整合的天线191谐振所需的功率。
通常，槽孔天线是被设计成使得该阻抗大约是50Ω。在某些实施例中，此是被视为用于该天线的有效率的辐射的最佳的阻抗，但实际上可能是用以达成每一个情形或应用的一项挑战。在该槽孔天线是利用一种例如是引线架QFM或QFP的基板类型的装置来加以配置的情形中，该馈入(馈源)的定位也可能会影响该天线的带宽效能。在大多数的设计中，对于该槽孔天线的中心频率效能的预期大约是被设计的操作频率的7％。例如，对于一个1GHz的操作中心频率(一用于例如是及RF卷标的许多无线装置的常见的操作频率)而言，该槽辐射被观察到是大约1GHz±3.5％。
在某些实施例中，槽197是没有材料的(也即，材料并不存在)。在其它实施例中，槽197可被填入空气或是一种惰性气体。考虑一种包覆模制的封装层级的整合，槽197可被填入EMC。由于该EMC以及空气的介电常数是实质相同的，因此被观察到的是整合的天线191仍然会谐振。若由于频率需求、带宽需要、及/或封装层级的实施方式的限制，保持槽197没有EMC是所期望的、或者是相关于该应用，则此可以通过利用一种膜辅助的模制("FAM")的模制制程来加以达成。
在电子装置190的一实施例中，封装主体26可被设置为一种包覆模制的封装配置。在一实施例中，用于封装主体26所选的模制化合物可以具有一大于空气的介电常数，并且在用于晶粒附接以及引线接合的组装步骤中是在典型的变异内，该两者是影响馈入199的精确的设置，整合的天线191的带宽效能被观察到是在所要的中心操作频率的10％之内。例如：若所要的目标频率是1GHz，则该槽辐射或是带宽可以是1GHz±5％。
根据本实施例，用于整合的天线191的槽可以是任意尺寸及形状，只要槽197是由一连续的金属平面或是接地处所围绕即可。此外，该馈入(也即，馈入199)可被设置以有效地形成所要的电场，因此产生该槽的谐振。例如，图20是描绘槽197的一替代实施例的俯视图，其是被设计成具有一弯曲的形状以增加该槽的内部面积，同时维持适合于电子封装190的可利用的面积的长度1970及高度1971。槽197的形状是被配置成使得该形状的周长等于一所选的波长，但是该形状并不必是对称的、或是具有一特定的尺寸或特定的相对形状。
图21是描绘一种具有被配置为一槽孔天线的另一实施例的一整合的天线211的经封装的电子装置210或是电子装置210的俯视图。在本实施例中，电子装置210是被配置为一QFN或QFP封装的装置。电子装置210包含一基板212、一导电的基板212，例如是一导电的引线架212或引线架212。在一实施例中，引线架212包含一大致四边形的晶粒垫213、以及多个被设置成和晶粒垫213间隔开的引线214。根据本实施例，引线架212进一步包括被设置在引线214与该晶粒垫213之间的一细长的导电的梁结构216或是一细长的导电的主体216，其在一实施例中是完全地围绕晶粒垫213。根据本实施例，细长的导电的梁结构216是被配置成环状的形状并且包含一槽297，其也可以完全地围绕晶粒垫213。在一实施例中，导电的馈入299将电子构件23电连接至细长的导电的梁结构216。在一实施例中，导电的馈入299是连接至细长的导电的梁结构216的一内部或是在内的部分。
封装主体26是囊封各种的构件，因而例如是晶粒垫213以及细长的导电的梁结构216的某些构件可能是未透过封装主体26的一或多个表面而被露出的。在其它实施例中，晶粒垫213及/或细长的导电的梁结构216可以透过封装主体26的一或多个表面而被露出。根据本实施例，槽297可被配置成不同的形状及/或长度，其中周长长度是加到用于所选的应用的所要的波长。图22A-22F是分别描绘不同形状的配置2971至2976的例子，其是适合用于细长的导电的梁结构216的替代的槽。
图23是描绘一种具有被配置为一槽孔天线的一替代实施例的一整合的天线231的经封装的电子装置230或是电子装置230的俯视图。电子装置230包括一基板232、一导电的基板232，例如是一导电的引线架232或是引线架232。在一实施例中，引线架232包含一大致矩形的晶粒垫233、以及多个被设置成和晶粒垫233间隔开的引线234。根据本实施例，晶粒垫233是进一步被配置具有一槽237，该槽237是根据本实施例而被设置在电子构件23与一组的引线234以及封装主体26的一侧边之间。槽237的长度及高度如同先前叙述地加以决定，使得其周长对应于整合的天线231的所要的波长。根据本实施例，整合的天线231进一步包括一波导239，该波导239是将一在电子构件23上的焊垫24电连接至该些引线234中之一。
根据本实施例，波导239是横越、重迭、或是延伸横跨槽237的一部分，并且某些实施例包括一引线接合，例如是一金、银或铜的引线接合。再者，波导239是具有一被选择以具有一相关于整合的天线231的所要的操作频率的降低的电阻的直径。被观察到的是，若波导239的电阻过大，则来自封装主体26的电容以及该导线电阻的组合可能会具有一感应效应，此是降低整合的天线231的辐射效率。然而，若该电阻过小，则整合的天线231的带宽可能会受到限制，并且操作频率可能会难以稳定化。根据某些实施例，波导239的直径可以是介于约20微米到约26微米(大约0.8密耳到约1密耳)之间。根据本实施例，如同在先前的槽孔天线实施例中所叙述的，波导239的位置较佳的是被设置成偏离槽237的中心。在一实施例中，波导239是被设置在槽237的中心与一端之间。
根据本实施例，波导239的引线接合回路的高度可以通过设计模拟来加以决定。在一实施例中，在该导线回路的顶点产生λ/4的一目标的最大引线接合回路高度是被观察到，以提供更佳的辐射并且致能槽237谐振。在某些实施例中，引线架232的厚度是被选择以支持更佳的谐振特性，并且进一步结合槽237的尺寸以及波导239的顶点高度来加以决定。被选择用于封装主体26的材料可能对于整合的天线231的整体效能有所影响，例如是若槽237在该模制制程期间被填入模制化合物时。在其中该模制化合物的电容效应并不利地影响整合的天线231的谐振特性的某些实施例中，FAM模制技术可被利用以保持槽237没有模制化合物。然而，根据一利用波导239的实施例，如同在图24中所绘的，利用该FAM方法将会开放槽237，此只有部分地让波导239被囊封在封装主体26之内。如同在图24中所绘的，封装主体26包含一桥接部分261，其是横越槽237并且囊封波导239。所了解的是，如同大致通过在图23中的密集的影线来加以表示的，晶粒垫233的一部分可以在厚度上被降低。
图25是描绘在一Vivaldi天线配置的一第一实施例中的一种具有一整合的天线251的经封装的电子装置250或是电子装置250的俯视图。电子装置250是包含一基板252、一导电的基板252，例如是导电的引线架252或是引线架252。在一实施例中，引线架252是包含一大致四边形晶粒垫253、以及多个被设置成和晶粒垫253间隔开的引线254。在一实施例中，晶粒垫253是进一步被配置成具有一或多个联结杆198，如同大致在图25中描绘的，可以从该晶粒垫253的角落部分朝向封装主体26的角落部分延伸。
根据本实施例，整合的天线251是被配置为一Vivaldi天线，其是一种在其操作上具有一宽带的平面天线类型。一般而言，整合的天线251是被配置成具有一天线馈入259，其是电连接至电子构件23以及晶粒垫253。根据本实施例，晶粒垫253是进一步被配置成具有一槽257，该槽257是被设置成从晶粒垫253的外围的边缘区段向内延伸。在一实施例中，如同大致在图25中描绘的，槽257是位在沿着一外围的边缘区段的实质中心处。槽257是被配置以提供整合的天线251一低的谐振成分以及一宽的高频谐振成分。根据本实施例，槽257是被配置成具有一致能整合的天线251谐振的弯曲的形状、以及一接近晶粒垫253的边缘的槽宽度2571。根据本实施例，整合的天线251的谐振频率是通过一导电的馈入259的设置来加以控制。例如，馈入259被设置成越接近槽257的外部的边缘，则该谐振频率越高。在某些实施例中，在槽257之内的区域可被填入模制化合物而作为封装主体26的部分。在其它实施例中，在槽257之内的区域在一降低的电容配置中可以是空孔、或是没有模制化合物(通过虚线形的空孔或凹处255来加以表示)。在实施例中，FAM制程技术可被利用以提供空孔255。整合的天线251进一步包含一接地接脚258或是接地导线258，其是被配置以将晶粒垫253电连接至接地。
图26是描绘根据一Vivaldi天线的另一实施例的一种具有一整合的天线261的经封装的电子装置260或是电子装置260的俯视图。电子装置260类似于电子装置250，因而只有差异将会在以下加以描述。根据本实施例，整合的天线261进一步包括一第二导电的馈入2590，其是将晶粒垫253电连接至引线254中之一。在某些实施例中，第二馈入2590可以从一例如是印刷电路板的下一层级的组件而被馈源或是馈入。
图27是描绘在一折迭式偶极天线的一第一实施例中的一种具有一整合的天线271的经封装的电子装置270或是电子装置270的部分俯视图。根据本实施例，在以下叙述的折迭式偶极天线是被配置成使得该天线结构的端以一种将该馈源或是馈入相邻接地的方式折回，藉此形成一回路。包含该天线设计的闭回路结构的回路是类似于平行短路的传输线来加以配置，每一个传输线是具有该总天线长度的一半长度，其中每一个传输线是通过被置放在该天线回路的大约中点处的馈入来加以分开的。根据该某些实施例，该折迭式偶极天线的长度远大于其宽度。考虑到该折迭的设计，在该天线中的电流彼此加强，而不是彼此抵消。
该折迭式偶极天线是谐振的，并且在一半波长的奇数的整数倍数(例如，-0.5λ、1.5λ、2.5λ、等等)下更佳的辐射。此是依据该馈入的位置而定，并且例如是当该馈入被设置在该回路的中心的情形。再者，该折迭式偶极天线可被调谐以谐振在一半波长的偶数倍数(例如，-1.0λ、2.0λ、3.0λ、等等)下。此例如可以通过将该馈入(馈源)定位成从该回路的中心点偏移的(例如，较接近该回路的折迭的端中之一)来加以达成。以此种方式，该折迭式偶极可以扩大到在一较宽的带宽下辐射，以强化该天线设计的用处、改善效率、以及增进效用。
电子装置270包括一导电的基板272，例如是一导电的引线架272或是引线架272。在一实施例中，引线架272包含一晶粒垫273、以及多个沿着晶粒垫273的外围边缘被设置的引线274(只有一组引线274被描绘)。根据本实施例，引线架272进一步包含一分开的回路结构276、一两件式的细长的导电的主体276或是细长的导电的梁结构276，其是具有通过一间隙或空孔2762分开的一接地部分2760以及一馈入部分2761。根据一实施例，分开的回路结构276的其余的部分2763(用虚线轮廓展示的)可被设置在一例如是印刷电路板2764的下一层级的组件上。整合的天线271进一步包括馈入或馈源279，其是在一实施例中将馈入部分2761电连接至电子构件23；以及接地接脚278或接地导线278，其是将电子构件23电连接至接地部分2760。在一替代实施例中，馈入部分2761可以透过印刷电路板2764来电连接至另一馈源。根据本实施例，细长的导电的梁结构2760及2761是被配置以具有两个相对的端，其是终端在沿着封装主体26的一边缘而被设置的导电的引线结构中。
图28是描绘根据一折迭式偶极天线的一第二实施例的一种具有一整合的天线281的经封装的电子装置280或是电子装置280的部分俯视图。电子装置280类似于电子装置270，因而只有差异将会在以下加以描述。在本实施例中，整合的天线281是包括一分开的回路结构286或是细长的导电的梁结构286，其是被配置为一囊封在封装主体26之内的完全整合的双极天线281。在一实施例中，分开的回路结构286是包含一馈入2741或是一馈源引线2741，其可以透过选配的引线接合279以从电子构件23而被馈入、或是从电子构件280的外部而被馈入；以及一接地馈入2742，其可以透过选配的引线接合278而被馈入、或是从电子装置280的外部而被接地。根据本实施例，电子装置280的引线274中的两个(也即，引线2741及2742)是分别作用为用于整合的天线281的馈入及接地。根据本实施例，细长的导电的梁结构286是被配置以具有两个相对的端，其是终端在沿着封装主体26的一边缘而被设置的导电的引线结构2741及2742中。
图29是描绘根据一折迭式偶极天线的另一实施例的一种具有一整合的天线291的经封装的电子装置290或是电子装置290的部分俯视图。电子装置290类似于电子装置270，因而只有差异将会在以下加以论述。在本实施例中，整合的天线291是包括一细长的导电的梁结构296，其是形成用于该折迭式偶极天线的回路的一部分。更具体而言，整合的天线291是为了调谐目的而偏移馈入2741或馈源引线2741、以及接地引线2742。在一实施例中，该分开的回路配置可以是利用在一印刷电路板2964内的部分2963及2965，以便于例如是延伸效能以及改善整合的天线291的辐射及谐振的特性。根据本实施例，细长的导电的梁结构296是被配置以具有两个相对的端，其是终端在沿着封装主体26的一边缘而被设置的导电的引线结构2742及2744中。
图30是描绘根据另一实施例的一种具有一整合的天线301的经封装的电子装置300或是电子装置300的俯视图。在本实施例中，整合的天线301是被配置为一螺旋的天线实施例。电子装置300包含基板302、一导电的基板302，例如是一导电的引线架302或是引线架302。在一实施例中，引线架302是包含一第一晶粒焊盘3031或第一晶粒垫3031；一第二晶粒焊盘3032或第二晶粒垫3032；以及多个引线304，其是被设置成和至少第一晶粒垫3031间隔开。所理解到的是，电子装置300可以具有较所描绘者更多或是较少的引线304。在本实施例中，电子构件23附接至第一晶粒垫3031，并且例如是引线接合27的导电的连接结构27可被利用以将电子构件23上的焊垫24电连接至引线23。在电子装置300的一实施例中，电子构件23是被配置为一控制器晶粒，其例如可包含逻辑、模拟、以及电源功能。根据本实施例，电子装置300进一步包括一附接至第二晶粒垫3032的螺旋的天线装置323，该第二晶粒垫3032是和第一晶粒垫3031间隔开，以隔离螺旋的天线装置323与电子构件23。根据一实施例，螺旋的天线装置323可以被制造为一个别的构件，例如是整合的被动装置("IPD")。
在某些实施例中，螺旋的天线装置323是为了改善的操作效能而被配置成具有一金属化的背表面，以强化螺旋的天线装置323的底板接地。此外，根据本实施例的分开的晶粒垫3031及3032是具有一项优点在于螺旋的天线装置323可以在不影响到电子构件23的尺寸及其效能，而且在不需要使用电子构件23的昂贵的屏蔽技术之下，根据应用而用多种尺寸及形状来加以配置。根据本实施例，电子构件23是被设置成有一平衡-不平衡转换器(balun)装置2301，其是利用一馈入309或是馈源导线309来电连接至螺旋的天线装置的一端。螺旋的天线装置323的一相对的端是利用接地接脚308或是接地导线308来电连接至第二晶粒垫3032。类似于在此所述的其它装置，引线架302可包含一或多个联结杆198。所了解的是，螺旋的天线装置323可以具有其它形状，其是包含一八边形螺旋的形状、一六角形螺旋的形状、一方形螺旋的形状、一圆形的形状、以及该项技术中具有通常技能者已知的其它形状。
在一实施例中，螺旋的天线装置323可以利用半导体沉积(例如，电镀)以及图案化技术(例如，微影及蚀刻技术)来加以形成。整合的天线301是适合用于其中需要一宽带天线或是一操作在一宽带的频谱之内的天线的应用。在某些实施例中，整合的天线301是适合用于具有介于约1GHz到约18GHz之间的操作频率的应用。此种应用的例子是包含但不限于GPS、Zigbee、Z-Wave、RF标签、物联网、或是具有该项技术的普通技能者已知的类似的应用。
图31是根据另一实施例的一种具有一整合的天线311的经封装的电子装置310或是电子装置310的俯视图。在本实施例中，整合的天线311是被配置为另一螺旋的天线实施例。电子装置310类似于电子装置300，因而只有差异才会在此加以描述。在电子装置310中，引线架312具有一不同的晶粒垫3033，其是被制作尺寸以容纳一离散的平衡-不平衡转换器装置2032以及螺旋的天线装置323。在本实施例中，馈源导线309是将电子构件23电连接至平衡-不平衡转换器装置2032，并且一例如是引线接合315的导电的结构315是将平衡-不平衡转换器装置2031电连接至螺旋的天线装置323的一端。
在一替代实施例中，一平衡-不平衡转换器装置可被整合在螺旋的天线装置323之内，此是降低在电子装置310中的晶粒数目，并且降低该系统设计的复杂度以及整体系统的成本。也可能从此配置导出有操作效能的益处。作为一独立的平衡-不平衡转换器或是被整合到该螺旋的天线晶粒中，并且位在一隔离晶粒垫上，其可以通过降低信号损失、噪声注入、以及天线阻抗而具有额外的益处。此方法可以对于某些应用提供改善的效能、降低的功率消耗、较容易的调谐、以及改善的整体系统成本。
图32是描绘根据另一实施例的一种具有一整合的天线321的经封装的电子装置320或是电子装置320的俯视图。根据本实施例，整合的天线321是一螺旋的天线的另一实施例。电子装置320是包括一基板322、一导电的基板322、导电的引线架322、或是引线架322。在一实施例中，引线架322是包含一晶粒焊盘323或是晶粒垫323、多个被设置成和晶粒垫323的至少某些外围侧表面间隔开的引线324、以及一或多个联结杆328。所了解的是，电子装置320可以具有较所描绘者更多或是较少的引线。在本实施例中，整合的天线321是包括具有一螺旋的形状的一细长的导电的梁结构、或是细长的导电的主体，并且和晶粒垫323间隔开地被设置于电子封装320。在一实施例中，整合的天线321是利用蚀刻及/或冲压技术，用所要的形状而被形成在引线架322之内。在一实施例中，电子装置320是包括一顶端露出的垫结构，其中如同大致在图33中描绘的，晶粒垫323的一表面是透过封装主体26的一主要的表面而被露出，图33是电子封装320的俯视图。在一实施例中，类似于晶粒垫323，整合的天线321是进一步透过封装主体26的相同的主要的表面而被露出。在其它实施例中，晶粒垫323可以通过封装主体26而被囊封(也即，并未在封装主体26的一主要的表面中被露出)、或是在封装主体26的一与从其中整合的天线321被露出的主要的表面相反的主要的表面中被露出。在其它实施例中，整合的天线321的主要的表面可以通过封装主体26而完全地被囊封(也即，并未在封装主体26的一主要的表面中被露出)。
在本实施例中，电子构件23(以虚线的轮廓展示)是附接至晶粒垫323的表面，并且通过封装主体26而被囊封(也即，并未被露出于其中)。电子构件23可以如同在先前的实施例中地利用导电的结构27来电连接至引线324、及/或电连接至整合的天线321。在替代的实施例中，至整合的天线321的电连接可以透过一例如是印刷电路板的下一层级的组件来加以完成。在一实施例中，在该模制步骤以形成封装主体26之后，一移除步骤(例如，一研磨步骤及/或一蚀刻步骤)可被利用以移除该模制化合物的部分，以露出晶粒垫323的一表面以及整合的天线321的一或多个表面。如同在先前的实施例中，被用来形成引线架322的材料、引线架322的尺寸、以及封装主体26的材料性质是根据特定的天线需求来加以选择。
图34是根据另一实施例的一种具有整合的天线341的经封装的电子装置340或是电子装置340的俯视图。根据本实施例，整合的天线341是包含被设置在封装主体26的一外表面上的一第一细长的导电的梁结构3411或是第一细长的导电的主体3411。如同将会在图35中进一步加以解说的，电子装置340是包含多个引线344以及电子装置23，该两者在基于俯视图的图34中是以虚线描绘的。在一实施例中，第一细长的导电的主体3411可以通过沉积一覆盖封装主体26的一主要的表面的导电层来加以形成。在另一实施例中，第一细长的导电的主体3411可以是被附接或设置在封装主体26的外部表面上的一金属箔、一金属膜、或是金属结构。在一实施例中，该导电层可以是一种例如是铜的金属、一种铜合金、金、多个层的金属、或是该项技术中具有通常技能者已知的其它天线材料。之后，屏蔽及蚀刻技术可被利用以图案化第一细长的导电的主体3411成为一所要的图案，以提供第一细长的导电的主体3411。在一实施例中，第一细长的导电的主体3411可被设置成具有一贴片天线的形状、具有一螺旋的天线的形状、如同在此所述的其它天线形状、或是该项技术中具有通常技能者已知的其它类似的形状。在其它实施例中，一屏蔽层是加以沉积，并且第一细长的导电的主体3411是被形成在封装主体26的未被该屏蔽层覆盖的部分上。该屏蔽层接着可被移除、或是在一替代实施例中被保留在适当的地方并且使用作为一绝缘层。
图35是电子装置340沿着在图34中的参考线35-35所取的横截面图。电子装置340进一步包括一基板342或是一导电的基板342，例如是导电的引线架342或是引线架342。在一实施例中，引线架342包含一晶粒焊盘343或是晶粒垫343；多个被设置成和晶粒垫343间隔开的引线344；以及一第二细长的导电的梁结构3412、第二细长的导电的主体3412、或是导电的天线柱结构3412。在一实施例中，导电的天线柱结构3412包括一引线部分3444，其是在和引线344相同的平面上；一接点部分3414，其是用于电连接至第一细长的导电的主体3411；以及一连接部分3416，其是延伸在引线部分3444与接点部分3414之间。在一实施例中，导电的天线柱结构3412是在封装主体26的至少两个表面(其包含其中第一细长的导电的主体3411被设置的主要的表面2600)中被露出。
在一实施例中，导电的天线柱结构3412可被配置为一用于整合的天线341的传输线，并且可被利用以将整合的天线341电连接至一例如是印刷电路板的下一层级的组件、或是将整合的天线341电连接至电子构件23。在一实施例中，电子构件23是利用例如是引线接合27的导电的连接结构27来附接至晶粒垫323并且电连接至引线344。在一实施例中，引线部分3444、晶粒垫323、以及引线344的下表面是在封装主体26的一下表面中被露出。根据本实施例，整合的天线341是包括第一细长的导电的主体3411以及导电的天线柱结构3412。在某些实施例中，一保护层可被设置成覆盖第一细长的导电的主体3411。
图36是根据另一实施例的一种具有一整合的天线361的经封装的电子装置360或是电子装置360的横截面图。电子装置360类似于电子装置340，因而只有差异将会在此加以叙述。根据本实施例，电子装置360是被设置成具有一种顶端露出的垫配置，其中晶粒垫363是被设置成相邻封装主体26的主要的表面2600，并且多个引线344是被设置在封装主体26的相反的主要的表面上。
图37是在一替代实施例中的封装主体26的部分横截面图，以描绘其中第一细长的导电的主体3411被嵌入在封装主体26之内的一实施例。在一实施例中，第一细长的导电的主体3411的外部的露出的表面是实质平面的、或是与封装主体26的主要的表面2600实质齐平的。在一实施例中，在封装主体26被形成之后，用于整合的天线341的所要的图案可被蚀刻到封装主体26中，并且该蚀刻的图案之后被填入一种导电材料，以形成第一细长的导电的主体3411。在一实施例中，平坦化技术可被利用以移除该导电材料的部分，以提供在封装主体26与第一细长的导电的主体部分3411之间的一种共平面的配置。第一细长的导电的主体3411可以直接连接至在封装主体26之内的导电柱3412、或是通过露出在封装主体26的主要的表面2600中的接点部分3414，并且利用一导电的连接桥3417来电连接该两个结构。
图38是根据另一实施例的一种具有一整合的天线381的经封装的电子装置380或是电子装置380的部分切去的顶端立体图。在本实施例中，整合的天线381是被配置成一螺旋的天线形状，并且是一内嵌在例如是封装主体26的模制的封装主体中的整合的天线的一范例实施例。在一实施例中，电子装置380包括一基板，例如是导电的基板382、导电的引线架382、或是引线架382。在一实施例中，引线架382包含一晶粒焊盘383或是一晶粒垫383；多个被设置成和晶粒垫383间隔开的引线384；以及一或多个导电柱结构386，其是从封装主体26的一主要的表面延伸至一相反的主要的表面，并且可以是与晶粒垫383一体的。根据本实施例，导电柱结构386是被配置以支持晶粒垫383(例如，在组装期间)，并且提供和整合的天线381的电性通讯。在一实施例中，电子装置380进一步包括附接至晶粒垫383的一面对引线384的相对的表面的电子构件23。如先前所述的，电子构件23可以利用例如是引线接合27的导电的连接结构27来电连接至引线384。
在一实施例中，一绝缘层(未显示)可被设置在晶粒垫383的一主要的表面上，并且天线部分3811或是螺旋的天线部分3811可以利用例如是沉积、屏蔽、以及蚀刻技术而被形成在该绝缘层上。在封装主体26被形成之后，封装主体26的部分可被移除以形成主要的表面2600，并且在主要的表面2600中露出天线部分3811的一部分。例如，研磨、抛光、及/或蚀刻技术可被利用以移除封装主体26的部分。根据本实施例，整合的天线381可包含天线部分3811、一或多个导电柱结构386、以及晶粒垫383。
在替代的实施例中，一第二晶粒垫可被利用以在封装主体26的和引线384相同的主要的表面上支撑电子构件23。在一实施例中，天线部分3811是在封装主体26的主要的表面2600中被露出，并且该第二晶粒垫可以在封装主体26的相对的主要的表面中被露出。在另一实施例中，天线部分3811可以在封装主体26被形成之后加以形成，其是通过以一所要的沟槽图案来移除封装主体26的部分，并且接着利用一种导电材料来填充该沟槽图案而成为天线部分3811。例如是研磨及/或蚀刻技术的移除技术可被利用以移除该导电材料的部分，因而在一实施例中，天线部分3811的上表面以及封装主体26的表面2600是彼此实质共平面或是齐平的。在一实施例中，天线部分3811是被形成以电连接至一或多个导电柱386。
现在转到图39-46，基板结构的各种实施例被描述，其是具有被配置以改善在例如是环氧树脂模制化合物的模制材料与基板结构之间的黏着的锁定特点。在以下的说明中，该些基板结构是利用导电的引线架基板结构而被描绘及叙述，但所了解的是所述特点及组件是相关于其它类型的基板结构，因而并不只限于引线架类型的基板。以下的实施例可以结合在此所述的整合的天线结构的任一个来加以利用、或是可被利用在并不包含整合的天线的封装电子装置中。
根据本实施例，该些锁定特点是被设置成完全穿过该引线架的所选的部分(也即，从一表面延伸至另一表面以使得该模制材料能够流过这些区域)。在一较佳实施例中，该些锁定特点是被设置在该基板结构的在厚度上相较于基板结构的其它部分而被降低的部分中。在某些实施例中，该些具有被降低厚度的部分是利用例如是蚀刻技术的移除技术来加以制备。
根据本实施例，该些锁定特点在该特定的基板结构中可以在尺寸、形状、数量、间隔、以及位置上变化。这些变量可以依据数个设计限制而定，其是包含但不限于下方接合的存在、半导体芯片尺寸相对晶粒附接垫尺寸的比例、该封装主体的尺寸、该基板的材料类型及厚度、引线间距、联结杆设计及位置、以及用于模制的模制化合物的性质。例如，在一模制化合物中的填充物尺寸是被选择成使得该模制化合物可以在模制期间流过该些锁定特点，此至少部分将会决定在该模制化合物与该基板结构之间的接口将会有多稳固。
图39是描绘根据一第一实施例的一例如是引线架390的基板结构390的仰视图。图40是描绘被纳入一电子封装的装置400中的引线架390的截面图。在一实施例中，引线架390是包括一大致四边形(例如，方形)晶粒垫391或是晶粒焊盘391，其是界定四个外围的边缘区段。此外，当从图40中所描绘的横截面观之时，晶粒垫391是分别界定相对的大致平面的上表面及下表面3910及3911。如同在图40中明显可见的，晶粒垫391并不具有均匀的厚度。而是，下表面3911的一外围部分是部分被移除、或是部分被蚀刻(例如，一半被蚀刻)，以界定一蚀刻的部分3912。蚀刻的部分3912是进一步在图39中通过从右到左向下倾斜的密集的影线来加以描绘。在某些实施例中，相对于晶粒垫391的下表面3911的其余部分凹陷的蚀刻的部分3912是完全延伸在晶粒垫391的外围的边缘区段的周围。
在一实施例中，引线架390进一步包括多个一体连接至晶粒垫391的联结杆392。在一实施例中，引线架390是包含四个从通过晶粒垫391所界定的四个角落区域的个别的角落区域大致对角地延伸至一阻挡棒(dam bar，未显示)的联结杆392，联结杆392是在电子封装装置400的制造期间有效地支撑晶粒垫391。在某些实施例中，联结杆392是具有一类似于蚀刻的部分3912的降低的厚度。引线架390进一步包括多个被设置成和晶粒垫391间隔开的引线393，并且在一实施例中，包括沿着晶粒垫391的四个外围的边缘区段的每一个被设置的四个组。在某些实施例中，每一个引线393的厚度并非均匀的，其中一外围部分3931是半蚀刻的。在某些实施例中，如同在图40中所绘的，引线393的上表面可包含一引线接合垫或部分3932。
根据本实施例，引线架390进一步包括多个被设置在引线架390的所选的部分中的锁定特点394。在一实施例中，锁定特点394是包括被设置在晶粒垫391的蚀刻的部分3912中的槽3941或是锁定槽3941；以及圆形的孔洞3942或锁定孔洞3942，其是被设置成接近联结杆392与晶粒垫391交叉、接合或是交会之处。根据本实施例，槽3941以及圆形的孔洞3942是被设置成完全穿过在引线架390之内的个别的位置。在某些实施例中，槽3941是包括沿着晶粒垫391的外围的边缘区段间隔开的细长的矩形形状。在一实施例中，至少四个槽3941是沿着晶粒垫391的每一个外围的边缘区段而被设置，并且至少一圆形的孔洞3942是接近晶粒垫391的每一个角落部分而被设置。根据本实施例，槽3941以及圆形的孔洞3942是被制作尺寸，以使得在被用来形成封装主体26的所选的模制化合物之内的填充物可以填入其中，并且容许该模制化合物在该模制制程期间流过其。此配置是提供在引线架391与封装主体26之间强化的黏着。
经封装的电子装置400进一步包括利用例如是一附接层401来附接至晶粒垫391的上表面3910的电子构件23。例如是引线接合27的导电的连接结构27是将电子构件23的一上表面上的焊垫24电连接至在引线393上的引线接合部分3932。封装主体26囊封电子构件23、导电的连接结构27、引线393的部分、以及晶粒垫391的部分。在一实施例中，晶粒垫391的一外部表面3916以及引线393的部分是透过封装主体26的下表面而被露出。根据本实施例，具有槽3942及圆形的孔洞3943的蚀刻的部分3912以及联结杆392是被囊封在封装主体26之内。
图41是描绘根据另一实施例的一基板结构410或是引线架410的部分仰视图。引线架410类似于引线架390，因而只有差异将会在以下加以描述。根据本实施例，引线架410进一步包括额外的锁定特点，其是包含被设置在一或多个联结杆392之内的多个联结杆槽3946以及一或多个联结杆的圆形孔洞3947。在一较佳实施例中，每一个联结杆392是被配置成具有联结杆槽3946以及一或多个联结杆的圆形孔洞3947。在一实施例中，一第一联结杆槽3946A是被设置成相邻圆形的孔洞3943，并且一第一联结杆的圆形孔洞3947A是被设置在联结杆392的一远程与第一联结杆槽3946A之间。在一实施例中，一第二联结杆槽3946B是被设置在该远程与第一联结杆的圆形孔洞3947A之间。在一实施例中，一第二联结杆的圆形孔洞3947B是被设置在该远程与第二联结杆槽3946B之间。在一实施例中，一第三联结杆槽3946C是被设置在该远程与第二联结杆的圆形孔洞3947B之间。在一实施例中，第二联结杆槽3946B可以是比第一联结杆槽3946A以及第三联结杆槽3946C中的一或多个较长的。所了解的是在其它实施例中，更多或较少的联结杆的圆形孔洞及/或联结杆槽可被利用，而且不同的联结杆槽形状也可被使用。
图42是描绘根据另一实施例的一基板结构420或是引线架420的部分仰视图。引线架420类似于引线架390及410，因而只有差异将会在以下加以描述。根据本实施例，引线架410是包括一Y形槽结构3948，其是被设置在引线架410的其中联结杆392交叉晶粒垫391的一角落部分的部分中。根据本实施例，Y形槽结构3948是被设置在晶粒垫391的蚀刻的部分3912之内，并且是沿着联结杆392的半蚀刻的部分的部分。在一实施例中，两个槽3948A及3948B是被设置成完全延伸穿过蚀刻的部分3912，并且第三槽3948C是被设置成完全延伸穿过联结杆392。换言之，通过Y形槽结构3948的槽3948A及3948B所界定的V形部分是主要被设置在蚀刻的部分3912中，并且通过Y形槽结构3948的槽3948C所界定的I形部分主要被设置在联结杆392中。在某些实施例中，联结杆392可包含一或多个联结杆槽3946以及一或多个联结杆的圆形孔洞3947。在一较佳实施例中，晶粒垫391的每一个角落部分以及每一个联结杆392是类似地被配置。根据本实施例，Y形槽结构3948有利的是提供在封装主体26与引线架420之间强化的黏着，其也被配置以互锁联结杆392及蚀刻的部分3912，以在高应力的区域中，特别是在大的主体装置中提供改善的稳定性及强度。此特定实施例例如是有利于利用较厚的引线架(例如，≥约200微米(≥8密耳)的封装装置、以及利用该些封装装置的应用(例如是高热的装置)中。Y形槽结构3948是降低金属质量在晶粒垫391的角落部分中的量，此是降低热膨胀系数("CTE")。此和该模制化合物与联结杆/晶粒垫区域的互锁一起降低可能发生在模制或是模制后的固化制程期间的翘曲。
图43是描绘根据另一实施例的一基板结构430或是引线架430的部分仰视图。引线架430类似于引线架390、410及420，因而只有差异将会在以下加以描述。再者，所了解的是，引线架430的特点可以结合其它在此所述的实施例以及其它实施例来加以利用。引线架430包括施加一具有非线性形状的边缘431到晶粒垫391的蚀刻的部分3912以及联结杆392。在一实施例中，边缘431是包括波浪形的边缘，其包含一齿状的边缘、一锯齿状的边缘、一圆波的边缘、或是一被配置以增加晶粒垫391及联结杆392的边缘部分的表面积的边缘。此在表面积上的增加是增进该模制化合物的黏着至引线架430的功效。具有一非线性形状的边缘431可以单独、或是结合在此所述的锁定特点中的一或多个来加以利用。再者，边缘431可被设置在晶粒垫391的小于全部的外围的边缘区段上。在一实施例中，蚀刻的部分3912可进一步包含一或多个圆形的孔洞3949，也即被设置成完全穿过蚀刻的部分3912并且被设置在蚀刻的部分3912的所选的位置处的锁定特点。在一实施例中，圆形的孔洞3949可被设置在两个槽3946之间、或是被设置在Y形槽结构3948与一槽3946之间。
图44是描绘根据另一实施例的一基板结构440或是引线架440的部分仰视图。引线架440类似于引线架390、410、420及430，因而只有差异将会在以下加以描述。根据本实施例，引线架440包括边缘441及442，其是非线性的，以提供一偏移开槽的突片锁定结构443。在一实施例中，边缘442是具有一与边缘441不同的形状或边缘轮廓。在一实施例中，锁定结构443是包括多个以一种非连续的方式彼此偏移的突片443A、443B及443C。突片443A、443B及443C的尺寸及形状可以变化。在一实施例中，每一个突片是包含一被设置成完全穿过其个别的槽的槽444。在某些实施例中，当也包含Y形槽结构3948时，槽444是被设置成大致垂直于槽3948C。在另一实施例中，锁定结构443可以进一步沿着晶粒垫391的外围的边缘区段来加以设置。类似于边缘431，锁定结构443是被配置以增加引线架440的表面积，藉此改进在引线架440与被用来形成封装26的模制化合物之间的黏着。
从前述的所有内容，熟习此项技术者可以判断根据一实施例，一种经封装的电子装置是包括一引线架，其具有一晶粒垫、至少一与该晶粒垫一体的联结杆以及多个被设置成和该晶粒垫间隔开的引线。一电子构件电连接至该些引线。该晶粒垫包含一在外围的边缘区段的至少一部分的周围的蚀刻的部分。第一多个锁定特点是被设置成延伸穿过该蚀刻的部分。一模制的封装主体囊封该电子构件以及该引线架的部分，并且被设置在该些锁定特点之内。
在一实施例中，该第一多个锁定特点包括一具有非线性的边缘，其是被设置成围绕该蚀刻的部分的至少一部分。在另一实施例中，该第一多个锁定特点是包括槽。在另一实施例中，该第一多个锁定特点是包括圆形的孔洞。在另一实施例中，第一多个锁定特点可包括偏移开槽的突片。在另一实施例中，第二多个锁定特点是被设置成延伸穿过该联结杆。在一实施例中，该第二多个锁定特点是包括一具有非线性的边缘，其是沿着该联结杆的边缘部分来加以设置。在另一实施例中，该第二多个锁定特点是包括槽。在另一实施例中，该第二多个锁定特点是包括圆形的孔洞。在另一实施例中，该第二多个锁定特点可包括偏移开槽的突片。
尤其是包含锁定特点431的上述的锁定特点是导致经封装的电子装置符合湿度灵敏等级1("MSL 1")的要求。此是有利的，因为通过MSL 1的测试是容许制造商能够消除昂贵的预防处理，例如是烘烤制程以及干燥包装的储存。此也消除监视利用在此的实施例的封装电子构件的保存限期的必要性，甚至在该干燥包装被开启之后也是如此。相较之下，一种并未通过该MSL 1要求的经封装的电子装置则必须在被使用某一时间量后，必须使用额外的烘烤制程。
从前述的所有内容，熟习此项技术者可以判断根据一实施例，一种制造一具有一整合的天线的电子封装的装置的方法是包括设置一导电的基板，该导电的基板是包括：一第一导电的晶粒附接垫；一第一导电的引线，其是和该第一导电的晶粒附接垫的一第一侧边间隔开；以及一细长的导电的梁结构，其是被设置成接近该第一导电的晶粒附接垫的该第一侧边，该细长的导电的梁结构电耦接第一导电的晶粒附接垫以及该电子装置中的一或多个，其中该细长的导电的梁结构以及该第一导电的晶粒附接垫以及一第二导电的引线中的一或多个是被配置为一天线结构。该方法包含耦接一电子装置至该第一导电的引线；以及形成一封装主体，其囊封该电子装置并且囊封该第一导电的晶粒附接垫的至少部分、该第一引线的至少部分以及该细长的导电的梁结构的至少部分。
从前述的所有内容，熟习此项技术者可以判断根据另一实施例，在具有一整合的天线的经封装的电子装置中，该导电的接地面结构可以在该封装主体的一主要的表面中被露出，并且该第一导电的晶粒附接垫是在该封装主体的一相反的主要的表面中被露出。在另一实施例中，该导电的接地面结构可以沿着该第一导电的晶粒附接垫的一第二侧边来电连接至该第一导电的晶粒附接垫。在又一实施例中，该经封装的电子装置可进一步包括一第三导电的引线，其是利用一被动装置来电耦接至该第一导电的晶粒附接垫。在另一实施例中，该细长的导电的梁结构可以利用一接近该细长的导电的梁结构的一第一端的被动结构来电连接至该第一导电的晶粒附接垫，并且利用一导电的连接结构来在接近一相对的端电连接至该第一导电的晶粒附接垫。
从前述的所有内容，熟习此项技术者可以判断根据另一实施例，在具有一整合的天线的经封装的电子装置中，该天线结构可进一步包括一导电的短路臂结构，其是将该细长的导电的梁结构的一端电连接至该导电的晶粒附接垫的一部分；该第二导电的引线可以在该细长的导电的梁结构的一与该导电的晶粒附接垫相反的侧边上，连接至该细长的导电的梁结构；该第一导电的晶粒附接垫可被配置为一接地面结构；该细长的导电的梁结构具有一第一长度；该第一导电的晶粒垫具有大于或等于该第一长度的一第一宽度；并且该天线结构被配置为一种倒F天线的结构。
从前述的所有内容，熟习此项技术者可以判断根据另一实施例，在具有一整合的天线的经封装的电子装置中，该基板可包括一具有一降低的厚度的蚀刻的部分；该经封装的电子装置进一步包括一锁定特点，其是被设置成延伸穿过该蚀刻的部分；并且该锁定特点包括一非线性的边缘、一槽、一圆形的孔洞、一Y形槽结构或是一偏移开槽的突片结构中的一或多个。
从前述的所有内容，熟习此项技术者可以判断根据另一实施例，在具有一整合的天线的经封装的电子装置中，该天线结构可包括一细长的导电的梁部分，其是从该第一晶粒垫的一外围的边缘区段延伸；以及一和该晶粒垫间隔开的接地面，其中该天线结构是被配置为一贴片天线。在又一实施例中，该天线结构可以进一步包括一和该第一晶粒垫间隔开的第二晶粒垫，该第二晶粒垫是具有一被设置在该第二晶粒垫之内并且延伸穿过该第二晶粒垫的槽；以及一导电的连接结构，其是将该电子装置电连接至该第二晶粒垫，其中该导电的连接结构是被设置在该槽的一端与该槽的一中央部分之间。在另一实施例中，该天线可以进一步包括一电耦接至该电子装置以及一导电的引线的波导，其中：该波导是重迭该槽；该封装主体是囊封该波导；以及该槽的部分并没有该封装主体。
从前述的所有内容，熟习此项技术者可以判断根据又一实施例，在具有一整合的天线的经封装的电子装置中，该天线结构可包括一细长的导电的梁结构，其是被设置在该第一晶粒垫的一外围的边缘区段与该封装主体的一第一边缘之间；一导电的短路臂结构，其是将该细长的导电的梁结构的一端电连接至该第一晶粒垫的一角落；一导电的引线，其是在该细长的导电的梁结构的一与该第一晶粒附接垫相反的侧边上连接至该细长的导电的梁结构，并且沿着该封装主体的该第一边缘来终端，其中：该第一导电的晶粒附接垫是被配置为一接地面结构；并且该天线结构是被配置为一倒F天线的结构。在另一实施例中，该天线结构可包括一细长的导电的梁结构，其是至少部分在该封装主体的一主要的表面中被露出；以及一导电柱结构，其是内嵌在该封装主体之内并且电耦接至该细长的导电的梁结构的一端。在另一实施例中，该天线结构可包括一和该第一晶粒垫间隔开的第二晶粒垫，该第二晶粒垫是被配置成具有一种响应于一馈源信号来谐振的结构。
考虑到以上全部的内容，明显的是新颖的具有整合的天线结构的经封装的电子装置已经被揭露。除了其它特点外，内含的是电子装置是包含导电的引线架，该导电的引线架是独特地纳入在此所述的特点中的一或多个，其包含但不限于传输线组件、接地面组件、接地环组件、贴片组件、接地组件、馈源组件、波导组件、细长的导电的梁组件、导电柱组件、槽组件、导电的螺旋的组件、调谐组件、隔离组件、内嵌的封装主体组件以及其它构件至所提出的整合的天线结构。这些组件的某些组件是有利地和其它引线架构件一起被内含在导电的引线架结构之内，以简化整合。在此所述的组件以及其的实施例是独特地在电子装置封装之内致能整合的天线结构，其是提供靠近电子芯片来设置该天线的非所预期的优点，藉此改进效能、致能最佳的谐振、降低信号损失、并且因此改进辐射、降低噪声注入、降低操作阻抗、降低功率消耗。此外，出乎意料地发现到利用用于该封装主体的模制材料的电容可以用一种加载一天线组件的方式来加以使用。再者，在此所述的结构是利用可利用的制程，此是节省资本投入以及其它的制造成本。最后，在此所述的整合的天线实施例是在一小覆盖区中提供增进的功能，并且消除对于在某些应用中的外部的离散的天线的需求，其是支持目前以及未来的使用者要求。
进一步考虑到以上的内容，明显的是新颖的锁定结构已经被揭露。除了其它特点外，所包含的是开槽的、圆形的、扁平的以及不规则的边缘的锁定结构是被设置在引线架组件的所选的部分中以改善模制化合物至该引线架的黏着，以减低引线架组件的非所要的移动，并且降低引线架组件的翘曲。
尽管本发明的标的是利用特定的较佳实施例以及范例实施例而被描述，但是先前的图式以及其的说明只描绘该标的的典型的实施例而已，并且因此并不被视为限制其范畴的。明显的是，许多替换物及变化对于熟习此项技术者而言都将会是明显的。例如，在此所述的结构及组件可被利用于包含积层基板以及其它具有一晶粒附接垫而且使用模制的主体结构的基板的基板。尽管本说明在所叙述的实施例中主要是利用一QFN/MLF或QFP引线架基板，但所了解的是，所揭露的组件及概念可被应用到其它具有一晶粒附接垫的引线架装置。这些其它实施例是包含但不限于：DFN、SOC、SOIC、QFP、aQFN、tsCSP、GQFN、DR-MLF等等类型的电子封装。
如同在以下的权利要求书所反映的，本发明的特点可以是在于少于单一先前揭露的实施例的所有特点。因此，在以下所陈述的权利要求是藉此明确地被纳入到图式的此详细说明中，其中每一项权利要求是独立作为本发明的一个别的实施例。再者，尽管在此所述的某些实施例包含内含在其它实施例中的一些特点、而不包含其它特点，但是如同熟习此项技术者将会理解的，不同的实施例的特点的组合意谓是在本发明的范畴内，而且意谓是形成不同的实施例。

Claims (10)

1.一种具有整合的天线的经封装的电子装置，其特征在于，包括：
基板，其包括：
第一导电的晶粒附接垫；以及
第一导电的引线，其是和该第一导电的晶粒附接垫的第一侧边间隔开；
电子装置，其是电耦接至该第一导电的引线；
封装主体，其是囊封该电子装置并且囊封该第一导电的晶粒附接垫的至少部分以及该第一引线的至少部分；以及
天线结构，其是包括：
该第一导电的晶粒附接垫以及第二导电的引线中的一或多个；以及
细长的导电的梁结构，其是被设置成接近该第一导电的晶粒附接垫的该第一侧边，该细长的导电的梁结构是电耦接至第一导电的晶粒附接垫以及该电子装置中的一或多个，其中该封装主体是至少囊封该细长的导电的梁结构的部分。
2.如权利要求1所述的装置，其特征在于，
该基板包括导电的引线架；
该基板进一步包括和该第一导电的晶粒附接垫间隔开的导电的接地面结构；
该导电的接地面结构在一侧边部分中包含间隙；
该细长的导电的梁结构包括从该第一导电的晶粒附接垫的第一侧边延伸至该封装主体的接近该间隙的边缘的传输线；
该细长的导电的梁结构是电耦接至该第一导电的晶粒附接垫；以及
该天线结构被配置为贴片天线结构。
3.如权利要求1所述的装置，其特征在于，该细长的导电的梁结构包括环状成形的接地面结构，其被设置在该第一导电的晶粒附接垫与多个该引线之间，并且其中：
该细长的导电的梁是被配置成具有槽，该槽是沿着该第一导电的晶粒附接垫的至少一边缘区段延伸；以及
该细长的导电的梁结构是电耦接至该电子装置。
4.如权利要求1所述的装置，其特征在于，
该细长的导电的梁结构包括部分围绕该第二导电的引线的u形的接地面部分；
该细长的导电的梁结构是电耦接至该第一晶粒附接垫；
该第二导电的引线是电耦接至该第一晶粒附接垫；以及
该天线结构包括平面倒F天线的结构。
5.如权利要求1所述的装置，其特征在于，
该细长的导电的梁结构被设置在该第一导电的晶粒附接垫的第一主要的表面上；
该电子装置被设置在该第一导电的晶粒附接垫的与该第一主要的表面相反的第二主要的表面上；
该细长的导电的梁结构是至少部分在该封装主体的第一主要的表面中被露出；
该天线结构进一步包括导电柱结构，其是附接至该第一导电的晶粒附接垫或是该细长的导电的梁结构中之一；以及
该导电柱结构是至少部分在该封装主体的另一表面中被露出。
6.一种具有整合的天线的经封装的电子装置结构，其特征在于，包括：
第一晶粒垫，其具有第一主要的表面以及与该第一主要的表面相反的第二主要的表面；
多个导电的引线，其是被设置成和该晶粒垫的外围的边缘区段间隔开；
电子装置，其是电连接至该多个导电的引线；
封装主体，其是囊封该电子装置、该些导电的引线的至少部分以及该第一晶粒垫的至少部分；以及
天线结构，其是至少部分地内嵌在该封装主体之内，其中该天线结构是包括被配置以响应于电性信号而谐振的导电的结构。
7.如权利要求6所述的结构，其特征在于，该天线包括槽，该槽被设置在该电子装置与该第一晶粒垫的一边缘之间的该第一晶粒垫之内。
8.如权利要求6所述的结构，其特征在于，
该多个导电的引线包含沿着该封装主体的一边缘而被设置的第一组的引线；
该天线结构包括细长的导电的梁结构，其是和该第一晶粒垫间隔开并且被设置在该第一晶粒垫与该第一组的引线之间；
该细长的导电的梁结构具有两个相对的端，其是终端在沿着该封装主体的该一边缘而被设置的导电的引线结构中；以及
该细长的导电的梁结构是折迭式偶极结构或是接地面中之一。
9.如权利要求6所述的结构，其特征在于，该天线结构包括：
细长的导电的梁结构，其被设置在该第一晶粒垫的该第一主要的表面上，并且该电子装置是被设置在该第一导电的晶粒附接垫的第二主要的表面上；
该细长的导电的梁结构是至少部分在该封装主体的第一主要的表面中被露出；以及
该天线进一步包括导电柱结构，其是附接至该第一导电的晶粒附接垫，并且至少部分在该封装主体的另一表面中被露出。
10.一种具有整合的天线的经封装的电子装置结构，其特征在于，包括：
导电的引线架，其包括：
晶粒垫，其具有第一主要的表面以及与该第一主要的表面相反的第二主要的表面；
多个导电的引线，其被设置成和该晶粒垫的外围的边缘区段间隔开；以及
联结杆，其是附接至该晶粒垫；
电子装置，其是电耦接至该多个导电的引线；
模制的封装主体，其是囊封该电子装置、每一个导电的引线的至少部分以及该晶粒垫的至少部分；以及
天线结构，其是至少部分囊封在该模制的封装主体之内，其中该天线结构包括被配置以响应于电性信号而谐振的导电的结构，该导电的结构包括该晶粒垫以及被设置在该晶粒垫之内的槽、个别的导电的垫、导电柱结构、细长的导电的结构以及具有槽的细长的导电的梁结构中的一或多个，其中该个别的导电的垫具有被设置在该个别的导电的垫的主要的表面之间的孔。
CN201610534682.3A 2015-11-03 2016-07-07 具有整合的天线和锁定结构的经封装的电子装置 Active CN106653704B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111368668.8A CN114122676A (zh) 2015-11-03 2016-07-07 具有整合的天线和锁定结构的经封装的电子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/931,750 2015-11-03
US14/931,750 US9966652B2 (en) 2015-11-03 2015-11-03 Packaged electronic device having integrated antenna and locking structure

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111368668.8A Division CN114122676A (zh) 2015-11-03 2016-07-07 具有整合的天线和锁定结构的经封装的电子装置

Publications (2)

Publication Number Publication Date
CN106653704A true CN106653704A (zh) 2017-05-10
CN106653704B CN106653704B (zh) 2021-11-26

Family

ID=57929188

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202111368668.8A Pending CN114122676A (zh) 2015-11-03 2016-07-07 具有整合的天线和锁定结构的经封装的电子装置
CN201610534682.3A Active CN106653704B (zh) 2015-11-03 2016-07-07 具有整合的天线和锁定结构的经封装的电子装置
CN201620714812.7U Withdrawn - After Issue CN205944066U (zh) 2015-11-03 2016-07-07 具有整合的天线的经封装的电子装置和电子装置结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111368668.8A Pending CN114122676A (zh) 2015-11-03 2016-07-07 具有整合的天线和锁定结构的经封装的电子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201620714812.7U Withdrawn - After Issue CN205944066U (zh) 2015-11-03 2016-07-07 具有整合的天线的经封装的电子装置和电子装置结构

Country Status (4)

Country Link
US (5) US9966652B2 (zh)
KR (3) KR102541479B1 (zh)
CN (3) CN114122676A (zh)
TW (4) TWI826906B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670804B (zh) * 2018-04-12 2019-09-01 日商三菱電機股份有限公司 半導體裝置
CN112913005A (zh) * 2018-10-30 2021-06-04 微芯片技术股份有限公司 具有电气布线改进的半导体器件封装件及相关方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1563570A1 (en) * 2002-11-07 2005-08-17 Fractus, S.A. Integrated circuit package including miniature antenna
US9966652B2 (en) * 2015-11-03 2018-05-08 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure
US10727085B2 (en) * 2015-12-30 2020-07-28 Texas Instruments Incorporated Printed adhesion deposition to mitigate integrated circuit package delamination
JP6738020B2 (ja) * 2016-12-09 2020-08-12 豊田合成株式会社 電子装置
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
CN107148144B (zh) * 2017-06-22 2020-04-07 青岛海信移动通信技术股份有限公司 一种4g模块
DE102017114686A1 (de) 2017-06-30 2019-01-03 Endress+Hauser SE+Co. KG Elektronisches Bauteil zum Aussenden und Empfangen von Radar-Signalen
US11108156B2 (en) * 2017-09-27 2021-08-31 Intel Corporation Differential on-chip loop antenna
FR3073080B1 (fr) * 2017-10-26 2021-01-08 St Microelectronics Srl Circuit integre en boitier qfn
WO2020122975A1 (en) * 2018-12-11 2020-06-18 Orbit Advanced Technologies, Inc. Automated feed source changer for a compact test range
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202717A1 (de) * 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit erweiterter topologie
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
TWI689019B (zh) * 2019-05-29 2020-03-21 力成科技股份有限公司 天線整合式封裝結構及其製造方法
JP7368055B2 (ja) * 2019-06-21 2023-10-24 ローム株式会社 半導体装置、および、半導体装置の実装構造
US20210091017A1 (en) * 2019-09-20 2021-03-25 Qualcomm Incorporated Package comprising discrete antenna device
US11289441B2 (en) * 2019-10-09 2022-03-29 Wolfspeed, Inc. Systems and processes for increasing semiconductor device reliability
US11373936B2 (en) 2019-11-14 2022-06-28 Rohde & Schwarz Gmbh & Co. Kg Flat no-leads package, packaged electronic component, printed circuit board and measurement device
US11139552B1 (en) 2020-05-05 2021-10-05 Semiconductor Components Industries, Llc Method of forming a semiconductor device
TWI733454B (zh) * 2020-05-18 2021-07-11 矽品精密工業股份有限公司 電子裝置、電子封裝件及其封裝基板
US11664601B2 (en) 2020-09-25 2023-05-30 Apple Inc. Electronic devices with coexisting antennas
EP4318807A1 (en) 2021-06-03 2024-02-07 Samsung Electronics Co., Ltd. Electronic device including antenna structure for uwb-based position measurement
US20220028764A1 (en) * 2021-07-16 2022-01-27 Infineon Technologies Ag Semiconductor devices comprising wireless transmitters and/or wireless receivers
DE102021119340B3 (de) 2021-07-26 2022-11-24 Elmos Semiconductor Se QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen
DE102021006590A1 (de) 2021-07-26 2023-01-26 Elmos Semiconductor Se QFN-Gehäuse mit verbesserter Robustheit gegen Temperaturschockzyklen infolge einer umlaufenden Einfräsung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945804A (zh) * 2005-10-05 2007-04-11 半导体元件工业有限责任公司 制作具有露出的翼片的模制阵列封装器件的方法和结构
US20070170560A1 (en) * 2006-01-26 2007-07-26 Gaucher Brian P Apparatus and methods for packaging integrated circuit chips with antennas formed from package lead wires
CN102201388A (zh) * 2008-05-19 2011-09-28 联发科技股份有限公司 方形扁平无引线半导体封装及其制作方法
CN103098205A (zh) * 2010-07-12 2013-05-08 美国亚德诺半导体公司 用于集成电路封装的设备
CN205944066U (zh) * 2015-11-03 2017-02-08 艾马克科技公司 具有整合的天线的经封装的电子装置和电子装置结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012857B1 (ko) 1992-09-29 1995-10-23 삼성전자주식회사 1-포트(pot)형 반도체 플래스틱 몰딩(plastic molding) 장치
KR960002618Y1 (ko) 1994-03-31 1996-03-28 강규원 모자 구성부재의 아이릿(eyelet) 재봉기에 있어 소재이송장치
KR19980063125A (ko) 1996-12-31 1998-10-07 유기범 위성통신용 초고주파 증폭기의 전압조정 이득조절기
KR100302559B1 (ko) 1998-12-31 2001-11-30 마이클 디. 오브라이언 반도체패키지
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6448932B1 (en) * 2001-09-04 2002-09-10 Centurion Wireless Technologies, Inc. Dual feed internal antenna
JP4020853B2 (ja) * 2003-11-04 2007-12-12 沖電気工業株式会社 アンテナ内蔵半導体装置
US20060276157A1 (en) * 2005-06-03 2006-12-07 Chen Zhi N Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US7372408B2 (en) * 2006-01-13 2008-05-13 International Business Machines Corporation Apparatus and methods for packaging integrated circuit chips with antenna modules providing closed electromagnetic environment for integrated antennas
US8058714B2 (en) 2008-09-25 2011-11-15 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated antenna
CN102474012B (zh) * 2009-07-09 2014-07-16 株式会社村田制作所 天线
TWI478439B (zh) * 2012-06-18 2015-03-21 Univ Nat Sun Yat Sen 具有天線之系統封裝
US9819098B2 (en) * 2013-09-11 2017-11-14 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
TWI517494B (zh) * 2013-11-05 2016-01-11 矽品精密工業股份有限公司 電子封裝件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945804A (zh) * 2005-10-05 2007-04-11 半导体元件工业有限责任公司 制作具有露出的翼片的模制阵列封装器件的方法和结构
US20070170560A1 (en) * 2006-01-26 2007-07-26 Gaucher Brian P Apparatus and methods for packaging integrated circuit chips with antennas formed from package lead wires
CN102201388A (zh) * 2008-05-19 2011-09-28 联发科技股份有限公司 方形扁平无引线半导体封装及其制作方法
CN103098205A (zh) * 2010-07-12 2013-05-08 美国亚德诺半导体公司 用于集成电路封装的设备
CN205944066U (zh) * 2015-11-03 2017-02-08 艾马克科技公司 具有整合的天线的经封装的电子装置和电子装置结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670804B (zh) * 2018-04-12 2019-09-01 日商三菱電機股份有限公司 半導體裝置
CN112913005A (zh) * 2018-10-30 2021-06-04 微芯片技术股份有限公司 具有电气布线改进的半导体器件封装件及相关方法
CN112913005B (zh) * 2018-10-30 2023-01-13 微芯片技术股份有限公司 具有电气布线改进的半导体器件封装件及相关方法

Also Published As

Publication number Publication date
CN114122676A (zh) 2022-03-01
TW202218237A (zh) 2022-05-01
TWI755816B (zh) 2022-02-21
TWI826906B (zh) 2023-12-21
US10923800B2 (en) 2021-02-16
TWI705612B (zh) 2020-09-21
CN106653704B (zh) 2021-11-26
US20180191055A1 (en) 2018-07-05
US11677135B2 (en) 2023-06-13
US20210151854A1 (en) 2021-05-20
KR20240063060A (ko) 2024-05-10
TW202414896A (zh) 2024-04-01
KR102659405B1 (ko) 2024-04-22
KR102541479B1 (ko) 2023-06-08
KR20170052437A (ko) 2017-05-12
US20200153082A1 (en) 2020-05-14
KR20230088314A (ko) 2023-06-19
US20230335883A1 (en) 2023-10-19
US20170125881A1 (en) 2017-05-04
CN205944066U (zh) 2017-02-08
US12062833B2 (en) 2024-08-13
US9966652B2 (en) 2018-05-08
US10566680B2 (en) 2020-02-18
TW202044666A (zh) 2020-12-01
TW201717478A (zh) 2017-05-16

Similar Documents

Publication Publication Date Title
CN205944066U (zh) 具有整合的天线的经封装的电子装置和电子装置结构
US8164167B2 (en) Integrated circuit structure and a method of forming the same
US8159052B2 (en) Apparatus and method for a chip assembly including a frequency extending device
US20060276157A1 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US11600932B2 (en) Antenna-on-package including multiple types of antenna
US20130234304A1 (en) Semiconductor device
US9245858B2 (en) Semiconductor device package with integrated antenna for wireless applications
CA2637038A1 (en) Apparatus and methods for packaging integrated cirguit chips with antennas formed from package lead wires
CN111599799B (zh) 集成电路
US10912188B2 (en) High-frequency component
CN103563071B (zh) 配线基板及使用配线基板的高频模块
US20110037178A1 (en) Integrated circuit
GB2458656A (en) Compact integrated circuit antenna
CN118488674A (zh) 电子装置
CN113474860A (zh) 具有用于降低的emi的集成屏蔽拓扑结构的隔离变压器
JPH08237001A (ja) 半導体集積回路およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240828

Address after: Singapore

Patentee after: Anrely Technology Singapore Holdings Pte. Ltd.

Country or region after: Singapore

Address before: Arizona, USA

Patentee before: AMKOR TECHNOLOGY, Inc.

Country or region before: U.S.A.

TR01 Transfer of patent right