KR20160141802A - 멀티-캐소드를 갖는 증착 시스템 및 그 제조 방법 - Google Patents

멀티-캐소드를 갖는 증착 시스템 및 그 제조 방법 Download PDF

Info

Publication number
KR20160141802A
KR20160141802A KR1020167030529A KR20167030529A KR20160141802A KR 20160141802 A KR20160141802 A KR 20160141802A KR 1020167030529 A KR1020167030529 A KR 1020167030529A KR 20167030529 A KR20167030529 A KR 20167030529A KR 20160141802 A KR20160141802 A KR 20160141802A
Authority
KR
South Korea
Prior art keywords
cathode
chamber
cathodes
carrier
rotating
Prior art date
Application number
KR1020167030529A
Other languages
English (en)
Other versions
KR102349922B1 (ko
Inventor
아난타 케이. 수브라마니
디파크 자다브
아쉬시 고엘
한빙 우
프라산스 코트너
치 홍 칭
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160141802A publication Critical patent/KR20160141802A/ko
Application granted granted Critical
Publication of KR102349922B1 publication Critical patent/KR102349922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H01J37/3408—Planar magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C23C14/505—Substrate holders for rotation of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3417—Arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3435—Target holders (includes backing plates and endblocks)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3447—Collimators, shutters, apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/203—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using physical deposition, e.g. vacuum deposition, sputtering
    • H01L43/12—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Optics & Photonics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Inert Electrodes (AREA)

Abstract

증착 시스템, 및 그러한 증착 시스템의 동작의 방법은, 캐소드; 캐소드 아래의 슈라우드; 슈라우드를 통해 그리고 회전 실드의 실드 홀을 통해, 캐소드를 노출시키기 위한, 캐소드 아래의 회전 실드; 및 회전 페데스탈 위에 캐리어를 형성하기 위한 재료를 생성하기 위한 회전 페데스탈을 포함하며, 재료는 재료의 두께의 1 % 미만의 불-균일성 제약을 갖고, 캐소드는 캐리어와 캐소드 사이의 각도를 갖는다.

Description

멀티-캐소드를 갖는 증착 시스템 및 그 제조 방법{DEPOSITION SYSTEM WITH MULTI-CATHODE AND METHOD OF MANUFACTURE THEREOF}
관련된 출원(들)의 상호-참조
본원은, 2014년 3월 31일자로 출원된 미국 가 특허 출원 일련 번호 제 61/973,210 호를 우선권으로 주장하며, 그러한 미국 가 특허 출원의 내용은 그에 대한 인용에 의해 본원에 포함된다.
기술 분야
본 발명은 일반적으로, 증착 시스템에 관한 것이고, 더 상세하게는, 멀티-캐소드(multi-cathode)를 갖는 증착 시스템을 위한 시스템에 관한 것이다.
반도체 디바이스들을 위한 재료 층들을 구축하거나 또는 제거하기 위한 다양한 방법들이 알려져 있다. 물리 기상 증착(PVD) 방법들이 종종, 반도체 산업에서 사용된다. 원칙적으로, 이는, 인가되는 전기장에 의해 2개의 전극들 사이의 프로세스 가스에서 프로세스 가스 이온들이 생성되는 플라즈마 방전 방법이다. 그 후에, 프로세스 가스 이온들은, 기판 상에 증착될 재료의 타겟으로, 전기장에 의해 추가로 가속된다.
증착 레이트들 및 수율들을 개선하기 위해, 타겟의 구역에서의 전기장에 부가하여 자기장을 구축함으로써, 타겟 위의 플라즈마 밀도가 증가된다. 이후 마그네트론 스퍼터링에서 또한 사용되는 용어인 이러한 자기장은 또한, 전하 캐리어(carrier)들의 손실, 특히, 전자들의 손실을 감소시킨다. 타겟에서의 타겟 재료의 제거의 균일성을 개선하기 위해, 타겟 재료의 균일한 제거가 생성되도록, 자기장이 타겟에 관하여 회전하도록 야기된다.
자기장들을 이용하는 마그네트론 스퍼터링의 상황에서 문제가 되는 것은, 자기장에 대한 프로세스 가스 이온들의 상대적인 이동, 및 결과적인 속도-의존성 로렌츠 힘(Lorentz force)이 프로세스 가스 이온들의 이동의 비대칭을 발생시킨다는 것이다. 이온들은, 타겟 표면에 대해 수직인 또는 직각을 이루는 방향에 대하여 타겟을 향해 가속된다.
이는, 타겟 표면 상에 충돌하는 프로세스 가스 이온들의 각도 분포가 더 이상, 타겟 표면에 대한 수직선에 관하여 대칭적이지 않은 것을 의미한다. 오히려, 로렌츠 편향(Lorentz deflection)의 경로 이동의 방향에서 바람직한 방향이 설정된다. 이는, 프로세스 가스 이온들이, 로렌츠 편향의 경로 속도의 방향에서 바람직하게 타겟 표면 상에 충돌하는 것을 의미한다.
따라서, 타겟 성분들의 제거가 또한, 더 이상, 타겟 표면에 대한 수직선에 대하여 대칭적이지 않다. 타겟 성분들도 마찬가지로, 로렌츠 편향 또는 경로 속도에 대한 방향에서 바람직하게 타겟 표면으로부터 빠르게 이동한다. 이는 또한, 기판 표면 상의 재료의 적용 동안에 비대칭들을 초래하고, 따라서, 미크론 스케일 구조들을 구성하는 경우에 계통적인 결함들을 초래하여, 균일성 문제들을 야기한다.
따라서, 균일성 문제들을 해소하기 위한 증착 시스템이 개발될 필요성이 여전히 남아있다. 성장되는 소비자 기대치들과 함께, 점점 증가되는 상업적으로 경쟁적인 압력들을 고려하면, 이러한 문제들에 대한 해답들을 발견하는 것이 중요하다. 부가적으로, 비용들을 감소시키고, 효율들 및 성능을 개선하고, 경쟁적인 압력들을 충족시키는 것에 대한 필요성은, 이러한 문제들에 대한 해답들을 발견하는 것에 대한 중요한 필요성에 한층 더한 긴급함을 부가한다.
이러한 문제들에 대한 솔루션들은 오래 추구되어 왔지만, 종래의 개발들은 어떠한 솔루션들로 교시하거나 또는 제한하지 않았고, 따라서, 이러한 문제들에 대한 솔루션들은 오래도록 당업자에 의해 이루어지지 않았다.
본 발명의 실시예들은 증착 시스템의 동작의 방법을 제공하며, 그러한 방법은, 캐소드를 조정하는 단계; 캐소드 아래의 슈라우드(shroud)를 통해 그리고 회전 실드의 실드 홀을 통해, 캐소드를 노출시키기 위해, 캐소드 아래의 회전 실드를 회전시키는 단계; 및 회전 페데스탈 위에 캐리어를 형성하기 위한 재료를 생성하기 위해, 회전 페데스탈을 회전시키는 단계를 포함하며, 여기에서, 재료는 재료의 두께의 1 % 미만의 불-균일성 제약을 갖고, 캐소드는 캐리어와 캐소드 사이의 각도를 갖는다.
본 발명의 실시예들은 증착 시스템을 제공하며, 그러한 증착 시스템은, 캐소드; 캐소드 아래의 슈라우드; 슈라우드를 통해 그리고 회전 실드의 실드 홀을 통해, 캐소드를 노출시키기 위한, 캐소드 아래의 회전 실드; 및 회전 페데스탈 위에 캐리어를 형성하기 위한 재료를 생성하기 위한 회전 페데스탈을 포함하며, 여기에서, 재료는 재료의 두께의 1 % 미만의 불-균일성 제약을 갖고, 캐소드는 캐리어와 캐소드 사이의 각도를 갖는다.
본 발명의 특정한 실시예들은 위에서 언급된 것들에 부가하여 또는 대신에 다른 단계들 또는 엘리먼트들을 갖는다. 단계들 또는 엘리먼트들은, 첨부 도면들을 참조하여 취해지는 경우에, 다음의 상세한 설명을 읽는 것으로부터 당업자에게 자명하게 될 것이다.
도 1은, 본 발명의 실시예에서의 도 6의 라인 1--1을 따라 취해진 증착 시스템(100)의 단면도이다.
도 2는, 재료들의 층들의 스택(stack)을 갖는 메모리 디바이스의 예시적인 테이블이다.
도 3은, 도 1의 증착 시스템의 캐소드들 중 하나의 상면 등각도이다.
도 4는, 도 3의 라인 4--4을 따라 취해진 캐소드들 중 하나의 단면도이다.
도 5는, 증착 시스템의 부분의 측면도이다.
도 6은, 증착 시스템의 부분의 상면도이다.
도 7은, 각도의 도면이다.
도 8은, 도 1의 증착 시스템의 시뮬레이션 결과들을 예시하는 그래프이다.
도 9는, 캐소드들 중 하나의 부분의 상면 등각도이다.
도 10은, 캐소드들 중 하나의 단면도이다.
도 11은, 캐소드들 중 하나의 다른 부분의 단면도이다.
도 12는, 텔레스코픽 커버 링의 단면도이다.
도 13은, 증착 프로파일들의 시뮬레이션의 흐름도이다.
도 14는, 시뮬레이션 모델에 의한 검증을 예시하는 플롯이다.
도 15는, 도 5의 외측 링의 불-균일성을 예시하는 그래프이다.
도 16은, 불-균일성에 대한 타겟들의 수의 영향을 예시하는 그래프이다.
도 17은, 반경에 기초하여 불-균일성을 예시하는 그래프이다.
도 18은, 수평 거리 및 수직 거리의 구성이다.
도 19는, 증착 시스템에서의 슈라우드들의 단면도이다.
도 20은, 슈라우드들 중 하나의 상면 등각도이다.
도 21은, 회전 실드 및 슈라우드들 중 하나를 예시하는 단면도이다.
도 22는, 캐소드들 중 하나로부터의 도 1의 재료들을 포획하기 위한, 회전 실드 위의 슈라우드들 중 하나를 예시하는 다른 단면도이다.
도 23은, 도 5의 멀티-캐소드 챔버에 대한 오염 테스트들의 결과들을 예시하는 테이블이다.
도 24는, 본 발명의 추가적인 실시예에서의 증착 시스템의 제조의 방법의 흐름도이다.
다음의 실시예들은, 당업자가 본 발명을 만들고 사용할 수 있게 하기 위해, 충분히 상세하게 설명된다. 본 개시에 기초하여 다른 실시예들이 명백하게 될 것이고, 본 발명의 실시예들의 범위로부터 벗어나지 않으면서, 시스템, 프로세스, 또는 기계적인 변화들이 이루어질 수 있다는 것이 이해되어야 한다.
다음의 설명에서, 본 발명의 철저한 이해를 제공하기 위해, 다수의 특정한 세부사항들이 제공된다. 그러나, 본 발명이 그러한 특정한 세부사항들 없이 실시될 수 있다는 것이 명백할 것이다. 본 발명의 실시예들의 실시예들을 불명료하게 하는 것을 피하기 위해, 몇몇 잘-알려진 회로들, 시스템 구성들, 및 프로세스 단계들은 상세히 개시되지 않는다.
시스템의 실시예들을 도시하는 도면들은, 세미-도식적이고, 실척대로 도시된 것이 아니며, 특히, 몇몇 치수들은 제시의 명료성을 위한 것이고, 도면들에서 과장되어 도시된다. 유사하게, 설명의 용이함을 위한 도면들에서의 뷰들이 일반적으로 유사한 배향들을 나타내지만, 도면들에서의 이러한 도시는 대부분의 부분에 대해 임의적이다. 일반적으로, 본 발명은 임의의 배향으로 동작될 수 있다.
몇몇 특징들을 공통으로 갖는 다수의 실시예들이 개시되고 설명되는 경우에, 그러한 실시예들의 예시, 설명, 및 이해의 용이함 및 명료성을 위해, 서로에 대해 유사한 및 동일한 특징들은 통상, 유사한 참조 번호들로 설명될 것이다. 실시예들은 설명의 편의 상 제 2 실시예, 제 1 실시예 등으로 넘버링되었고, 본 발명의 실시예들에 대해 어떠한 다른 의미를 갖거나 또는 제한들을 제공하도록 의도되지 않는다.
설명의 목적들을 위해, 본원에서 사용되는 바와 같은 "수평"이라는 용어는, 그 배향과 무관하게, 타겟의 표면 또는 평면에 대해 평행한 평면으로서 정의된다. "수직"이라는 용어는, 방금 정의된 바와 같은 수평에 대해 수직인 방향을 지칭한다. "위", "아래", "바닥", "상단", ("측벽"에서의 같은) "측", "더 높은", "하부", "상부", "상", 및 "하"와 같은 용어들은, 도면들에서 도시된 바와 같이, 수평 평면에 대하여 정의된다.
"상"이라는 용어는 엘리먼트들 사이에 접촉이 존재하는 것을 의미한다. "바로 위"라는 용어는, 개재하는 엘리먼트 없이 하나의 엘리먼트와 다른 엘리먼트 사이에 직접적인 물리적 접촉이 존재하는 것을 의미한다.
본원에서 사용되는 바와 같은 "프로세싱"이라는 용어는, 설명되는 구조를 형성하는데 요구되는 바와 같은, 재료 또는 포토레지스트의 증착, 패터닝, 노출, 현상, 에칭, 세정, 및/또는 재료 또는 포토레지스트의 제거를 포함한다.
이제 도 1을 참조하면, 본 발명의 실시예에서의 도 6의 라인 1--1을 따라 취해진 증착 시스템(100)의 단면도가 도 1에서 도시되어 있다. 단면도는 증착 챔버 또는 증착 시스템(100)의 설계 세부사항들을 갖는 예를 도시한다.
도 1은 상이한 재료들(103)을 스퍼터링하기 위해 사용될 수 있는 캐소드들(102)을 도시한다. 캐소드들(102)은, 회전 페데스탈(110) 상의 캐리어(108) 위에 있을 수 있는 회전 실드(106)의 실드 홀들(104)을 통해 노출되거나 또는 도시된다. 회전 페데스탈(110) 위에 또는 상에 하나의 캐리어(108)만이 있을 수 있다.
캐리어(108)는 집적 회로들의 제작을 위해 사용되는 반도체 재료를 갖는 구조이다. 예컨대, 캐리어(108)는 웨이퍼를 포함하는 반도체 구조를 표현할 수 있다. 회전 실드(106)는, 캐소드들(102)이 실드 홀들(104)을 통해 재료들(103)을 증착하기 위해 사용될 수 있도록, 실드 홀들(104)을 갖도록 형성된다.
전력 공급(112)이 캐소드들(102)에 대해 인가될 수 있다. 전력 공급(112)은 직류(DC) 또는 무선 주파수(RF) 전력 공급을 포함할 수 있다. 캐소드들(102)의 각도 위치들은 임의의 각도들로 변화될 수 있다. 이러한 설계는 캐소드들(102)에 대한, 전력 공급(112)과 같은, 전력을 위한 동축 피드(feed)를 허용한다.
회전 실드(106)는 한번에 캐소드들(102) 중 하나를 노출시킬 수 있고, 상호-오염으로부터 다른 캐소드들(102)을 보호할 수 있다. 상호-오염은 캐소드들(102) 중 하나로부터 캐소드들(102) 중 다른 하나로의 증착 재료의 물리적인 이동 또는 이송이다. 캐소드들(102)은 타겟들(114) 위에 위치된다. 챔버의 설계는 콤팩트(compact)할 수 있다. 타겟들(114)은 임의의 사이즈들을 가질 수 있다. 예컨대, 타겟들(114) 각각은, 대략 4 인치(") 내지 6"의 직경을 포함할 수 있다.
회전 페데스탈(110)을 사용하는 설계의 성능 이점들이 존재한다. 이점들은, 회전 페데스탈(110)을 이용하지 않는 이전의 설계들에서 2개의 재료들만이 있을 수 있는 것에 비하여, 하나의 챔버에서 임의의 수의 상이한 재료들을 사용하는 것을 포함할 수 있다.
증착 시스템(100)의 특징들은, 회전 실드(106) 뒤에 은폐된 회전 컴포넌트들 없이, 회전 실드(106)와 같은 단일 회전 실드를 포함한다. 회전 실드(106)는 입자 성능을 개선하는 이점을 제공한다.
도 1에서, 수직으로 위 및 아래로 이동할 수 있는 회전 페데스탈(110) 상에 캐리어(108)가 있을 수 있다. 캐리어(108)가 챔버 밖으로 이동하기 전에, 캐리어(108)는 원뿔형 실드(118) 아래로 이동할 수 있다. 텔레스코픽 커버 링(telescopic cover ring)(120)이 원뿔형 실드(118)의 상단 상에 있는 구조로서 도시되어 있다. 그 후에, 회전 페데스탈(110)이 아래로 이동할 수 있고, 그 후에, 캐리어(108)가 챔버 밖으로 이동하기 전에, 로봇식 암에 의해 캐리어(108)가 위로 리프팅될 수 있다.
재료들(103)이 스퍼터링되는 경우에, 재료들(103)은 원뿔형 실드(118) 외부가 아닌 내부에 유지될 수 있다. 그렇게 하기 위해, 텔레스코픽 커버 링(120)은, 위로 휘고 미리 정의된 두께를 갖는 링 부분(122)을 포함할 수 있다. 텔레스코픽 커버 링(120)은 또한, 원뿔형 실드(118)에 대하여, 미리 정의된 갭(124) 및 미리 정의된 길이를 포함할 수 있다. 따라서, 재료들(103)이 회전 페데스탈(110) 아래에 있지 않을 수 있고, 그에 의해, 오염물들이 캐리어(108)로 확산되는 것을 없앨 수 있다.
도 1은 개별적인 슈라우드들(126)을 도시한다. 슈라우드들(126) 각각은, 대략 30 내지 50 도의 각도(130)로 캐소드들(102)을 제공하도록, 슈라우드 회전(128)을 갖는다. 각도(130)의 상이한 값들은 캐리어(108)의 표면 상의 상이한 균일성 프로파일들을 제공한다. 각도(130)는 캐리어(108)의 평면과 타겟들(114) 중 하나의 평면 사이에서 측정된다.
슈라우드들(126)은, 캐리어(108) 상에 증착되지 않은, 타겟들(114)로부터의 재료들(103)의 대부분이 슈라우드들(126)에 수용되도록 설계될 수 있고, 따라서, 재료들(103)을 재생이용하고 보존하는 것을 용이하게 할 수 있다. 이는 또한, 타겟들(114) 각각에 대한 슈라우드들(126) 중 하나가, 더 우수한 접착 및 우수한 결함(defect) 성능을 가능하게 하도록, 그러한 타겟에 대해 최적화될 수 있게 한다. 예컨대, 대부분은 재료들(103) 중 하나의 적어도 80 %를 포함할 수 있다.
슈라우드들(126)은 캐소드들(102) 사이의 상호-간섭(cross-talk) 또는 상호-타겟 오염을 최소화하도록, 그리고 캐소드들(102) 각각에 대해 포획되는(captured) 재료들(103)을 최대화하도록 설계될 수 있다. 따라서, 캐소드들(102) 각각으로부터의 재료들(103)은 오직, 캐소드들(102)이 위에 위치된, 슈라우드들(126) 중 하나에 의해서만, 개별적으로 포획될 것이다. 포획된 재료들은 캐리어(108) 상에 안착되지 않을 수 있다.
캐리어(108)는, 슈라우드들(126) 위의 타겟들(114)로부터의 금속을 포함하는 증착 재료들을 사용하여, 캐리어(108)의 표면 상에 증착되는 재료들(103)의 균일성(132)을 가지면서 코팅될 수 있다. 그 후에, 슈라우드들(126)은 복원 프로세스를 받을 수 있다. 복원 프로세스는 슈라우드들(126)을 세정할 뿐만 아니라, 슈라우드들(126)에 또는 상에 남은 증착 재료들의 잔여량을 복원한다. 균일성(132)은, 캐리어(108)의 표면 상의 미리 결정된 수의 위치들에서, 재료들(103)이 얼마나 균등하게 또는 평할하게 증착되는지에 관련된다.
예컨대, 슈라우드들(126) 중 하나 상에 백금이 존재할 수 있고, 그 후에, 슈라우드들(126)의 다른 하나 상에 철이 존재할 수 있다. 백금이 철보다 더 유익한 귀중한 금속이기 때문에, 백금을 갖는 슈라우드들(126)은 복원 프로세스를 위해 전달될 수 있다.
각도(130)를 변화시키기 위해 한번에 캐소드들(102) 중 하나를 조정하는 것이 캐리어(108)의 표면에서의 균일성(132)을 개선하는 것으로 발견되었다.
또한, 슈라우드(126) 및 실드 홀들(104) 중 하나를 통해 캐소드들(102) 각각을 노출시키기 위해 회전 실드(106)를 회전시키는 것이 캐소드들(102) 사이의 상호-오염이 없는 것에 대한 신뢰성을 개선하는 것으로 발견되었다.
추가로, 회전 페데스탈(110)을 회전시키는 것이 균일성(132)을 개선하는 것으로 발견되었다.
이제 도 2를 참조하면, 재료들(103)의 층들(204)의 스택을 갖는 메모리 디바이스(202)의 예시적인 테이블이 도 2에서 도시된다. 층들(204)의 스택은, 메모리 디바이스(202)에 대해 도 1의 캐리어(108)를 형성 또는 제조하기 위해 형성될 수 있거나 또는 생성될 수 있다. 재료들(103)은 본 발명의 실시예들의 도 1의 증착 시스템(100)을 사용하여 증착될 수 있다. 도 2에서 11개의 층들(204)이 도시되어 있지만, 임의의 수의 층들(204)이 있을 수 있다.
예컨대, 메모리 디바이스(202)는 자기 랜덤 액세스 메모리(MRAM)를 포함하는 임의의 저장 컴포넌트를 포함할 수 있다. MRAM은, 예로서, 임베디드(embedded) 애플리케이션에 대한 40 나노미터(nm)-이하 노드들에서의 메모리 기술을 표현할 수 있다. MRAM에 대한 증착 시스템(100)은 아래의 문단들에서 설명되는 인자들을 포함할 수 있다.
MRAM은, 6개 내지 7개의 고유한 또는 상이한 재료들을 이용하여, 예로서, 도 2에서 도시된 바와 같은 11개 층 스택을 포함할 수 있다. 따라서, 증착 시스템(100)은 단일 챔버에서 상이한 재료들(103)을 증착하는 것이 가능할 수 있다.
증착 시스템(100)은, 예들로서, 금속들, 절연체들, 합금들, 및 질화물들에 대한, 무선 주파수(RF) 또는 직류(DC) 방법들을 사용하는 공동-스퍼터링(co-sputtering) 능력들을 포함할 수 있다. 스택의 스택 두께는, 증착되는 층들(204) 각각의 두께의 바람직하게는 1 % 미만인 극도로 높은 불-균일성(NU) 제약(206), 선명한(sharp) 계면, 평활한 막, 균일한 배향, 및 낮은 손상의 이점들을 가지면서, 대략 7 내지 150 옹스트롬의 범위에 있을 수 있다. 극도로 높은 NU 제약(206)은 도 1의 균일성(132)을 개선한다.
위의 인자들은, 도 1에서 이전에 도시된 그리고 도 5 및 도 6에서 후속하여 도시되는 바와 같은 고유하게 설명된 멀티-타겟 또는 멀티-캐소드 소스를 이용하여 처리될 수 있다. 멀티-캐소드 소스는 다수의 도 1의 캐소드들(102)을 포함할 수 있다. 멀티-타겟 또는 멀티-캐소드 소스는 챔버의 챔버 바디 상에 탑재될 수 있거나, 또는 챔버의 챔버 바디에 기초하여 설계된다. 예컨대, 챔버는 PVD 챔버를 표현할 수 있다.
재료들(103)은 금속 또는 절연체를 포함하는 임의의 재료를 포함할 수 있다. 특정한 예로서, 재료들(103)은, 탄탈럼 질화물(TaN), 티타늄 질화물(TiN), 루테늄(Ru), 탄탈럼(Ta), 코발트 철 붕소(CoFeB), 마그네슘 산화물(MgO) 또는 마그네시아, 코발트 철(CoFe), 이리듐 망간 금속(IrMn), 백금 망간(PtMn), 또는 이들의 조합을 포함할 수 있다.
다른 특정한 예로서, TaN 또는 TiN, Ru, Ta, CoFeB, 및 MgO가, 각각, 하드마스크, 상단 전극, 캐핑(capping) 층, 프리(free) 층, 및 터널 산화물로서 사용될 수 있다. 추가적인 특정한 예로서, CoFeB, Ru, CoFe, IrMn 또는 PtMn이, 각각, 강자성체, 커플링(coupling), 강자성체로서 사용될 수 있다. 또한 추가적인 특정한 예로서, Ru 및 Ta가, 각각, 바닥 전극, 및 접착제 또는 시드로서 사용될 수 있다.
특정한 예로서, TaN 또는 TiN, Ru, Ta, CoFeB, 및 MgO가, 각각, 75 내지100 nm, 5 nm, 5 nm, 1 내지 2 nm, 및 1 내지 2 nm의 두께를 포함할 수 있다. 다른 특정한 예로서, CoFeB, Ru, CoFe, IrMn 또는 PtMn이, 각각, 2 내지 3 nm, 0.9 nm, 2 내지 3 nm, 및 7 내지 20 nm의 두께를 포함할 수 있다. 추가적인 특정한 예로서, Ru 및 Ta가, 각각, 5 내지 20 nm, 및 5 nm의 두께를 포함할 수 있다.
이제 도 3을 참조하면, 도 1의 증착 시스템(100)의 캐소드들(102) 중 하나의 상면 등각도가 도 3에서 도시된다. 현재, 상면 등각도에서 하나가 도시되어 있는 그러한 다수의 캐소드들(102)을 사용하는 멀티-타겟 스퍼터링을 위한 그러한 툴은 존재하지 않는다. 따라서, 아래의 설계 인자들을 유념하면서, 도 1에서 도시된 바와 같은 다수의 캐소드들(102)을 갖는 소스와 같은 멀티-타겟 소스를 설계하기 위한 시급한 필요가 존재해 왔다.
멀티-타겟 소스는 작은 풋프린트를 갖는 챔버 상에 탑재될 수 있다. 예컨대, 멀티-타겟 소스는, 고가의 재료들로 인해, 도 1의 타겟들(114)이 4 내지 6 인치의 직경 또는 사이즈를 포함할 수 있도록 작을 수 있고, 멀티-타겟 소스는, 이전에 설명된 챔버와 같은 단일 챔버에서 적어도 3개의 상이한 재료들을 증착할 수 있다. 멀티-타겟 소스는, 증착 프로세스를 미세-튜닝하기 위한 여분의 노브(knob)(302)를 제공하기 위해, 타겟-소스 높이 조정, 각도 조정, 및 자석-타겟 간격 조정을 포함하는 개별적인 조정들을 포함할 수 있다.
증착 프로세스에 관련된 작업은, 타겟들(114)의 변화되는 직경들, 타겟-대-캐리어 간격(수평, X 및 수직, Y), 타겟-대-캐리어 각도 또는 도 1의 각도(130), 및 소스당 타겟들(114)의 수를 포함하는 다양한 조건들 및 가능성들을 고려하면서, 시뮬레이션으로 시작되었다. 작업은 또한, 시뮬레이션 데이터의 세트를 분석하고, 0.5 % 내지 2 %의 극도로 높은 NU 제약에 대한 증착 불-균일성을 제공하는, 도 8에서 후속하여 도시되는 바와 같은, 최상의 조건들에 따라 도달되는 설계 실현성을 고려하는 것을 포함한다.
예컨대, 증착 시스템(100)은, 도 6에서 후속하여 도시되는 바와 같은, 6개의 내측 레이스 타겟들 및 6개의 외측 레이스 타겟들을 갖는 12개의 타겟들의 세트를 포함할 수 있다. 또한, 예컨대, 각각 4.72"의 직경을 갖는 타겟들(114)이 NU 제약에 따른 우수한 NU 값들을 제공하고, 챔버 상에 12개의 타겟들(114)을 수용하는 것이 실현가능하다.
예로서, 타겟 직경 조건으로서 4.72"를 고려하는 경우에, 타겟들(114) 중 하나와 같은 개별적인 소스는, 챔버의 외측 직경 풋프린트 상에서 가능한 최소이도록, 이러한 조건에 기초하여 설계되었다. 특정한 예로서, 외측 직경 풋프린트는 7.7"의 직경을 포함할 수 있다.
각도 조정 메커니즘(304)은 캐소드들(102)의 각도 위치들을 변화시키기 위한 각도 이동을 제공한다. 각도 조정 메커니즘(304)은, 각도(130)를 형성하도록, 피벗 포인트(308)에 기초하여 또는 대하여, 캐소드들(102) 각각의 스윙 암(306)을 회전시킴으로써, 각도 위치들을 제공할 수 있다. 피벗 포인트(308)는, 스윙 암(306)이 하부 플랜지(310)에 부착되는, 스윙 암(306)의 바닥 단부에 위치된다.
물 어댑터 블록(water adapter block)들(312)이 상단 플레이트(314) 상에 탑재될 수 있다. 상단 플레이트(314)는 상부 플랜지(316) 위에 있을 수 있고, 상부 플랜지(316)는, 하부 플랜지(310)와 함께, 외측 벨로즈 어셈블리(318)를 위한 상부 및 하부 지지 구조들을 제공한다.
이제 도 4를 참조하면, 도 3의 라인 4--4를 따라 취해진 캐소드들(102) 중 하나의 단면도가 도 4에서 도시된다. 단면도는 캐소드들(102) 중 하나 또는 개별적인 타겟 소스를 도시한다.
도 4는, 증착 프로세스 동안에 자석-대-타겟 간격(402)이 조정될 수 있는 캐소드들(102) 중 하나의 어셈블리를 도시한다. 자석-대-타겟 간격(402)은 타겟들(114) 중 하나와 캐소드들(102) 중 하나의 자석(404) 사이의 거리이다. 캐소드들(102)은 수동적으로 또는 자동적으로 조정될 수 있다. 캐소드들(102)의 도 1의 각도(130) 또는 스퍼터링 각도는, 캐소드들(102)이 여전히 진공 하에 있는 동안에 변화될 수 있다.
타겟들(114) 각각은, 베슬(vessel) 형상을 갖는 구조, 즉, 하부 플랜지(310) 및 상부 플랜지(316)를 갖는 외측 벨로즈 어셈블리(318)와 유사한 배킹 플레이트(406)에 탑재될 수 있거나 또는 한정될(bounded) 수 있다. 예컨대, 하부 플랜지(310) 및 상부 플랜지(316) 양자 모두는, 스테인리스 스틸(SST)을 포함하는 전도성 재료를 갖는 가요성 벨로즈를 사용하여, 서로 용접될 수 있다.
타겟들(114) 각각은 상부 플랜지(316) 내부에 탑재될 수 있다. 접지된, 상부 플랜지(316) 및 하부 플랜지(310)에 의해, 접지된 실드가 형성될 수 있다. 비전도성 링(414)이, 도 1의 전력 공급(112)과의 연결로 인해 라이브(live) 상태일 수 있는 타겟들(114)로부터, 접지된 실드를 전기적으로 격리시키는 것을 보조한다.
예컨대, 비전도성 링(414)은 세라믹 또는 클레이(clay)와 같은 절연 재료를 포함할 수 있다. 접지된 실드는 도 1의 원뿔형 실드(118) 내부 상에 탑재된 파트이다.
상단 플레이트(314)는, 타겟들(114)을 적소에 홀딩(hold)하도록, 비전도성 링(414)을 포함하는 모든 O-링들을 압착시키기 위해, 상단 플레이트(314)의 상단 표면으로부터 볼팅될(bolted) 수 있다. 따라서, 진공 뿐만 아니라 물 누설 밀봉이 달성될 수 있다. 캐소드들(102) 각각 또는 각각의 소스는 도 1의 균일성(132)을 개선하기 위한, 아래에서 설명되는 다수의 수동적인 모션 메커니즘들을 포함할 수 있다. 예컨대, 볼팅된 플레이트는 섬유 유리와 유사한 절연체 재료의 타입과 같은 절연을 포함할 수 있다.
수동적인 모션 메커니즘들은, 하부 플랜지(310)를 중심으로 피벗팅하는 스윙 암(306)을 사용하는, 도 3의 각도 조정 메커니즘(304)을 포함할 수 있다. 스윙 암(306)은 캐소드들(102) 각각의 상단 부분에 그리고 스윙 암(306) 위에 선형 슬라이드(418)를 홀딩한다. 스윙 암(306)은 도 1의 캐리어(108)에 대하여 +/- 5 도만큼 타겟들(114)을 조정할 수 있다. 이러한 유연성은 캐리어(108)의 상단 표면 상의 NU 프로파일의 미세-튜닝을 허용한다.
수동적인 모션 메커니즘들은, 캐소드들(102) 각각의 상단 부분에 선형 슬라이드(418)를 홀딩하는 스윙 암(306)을 갖는 소스 리프트 메커니즘(420)을 포함할 수 있다. 선형 슬라이드(418)는 홀로우 샤프트(hollow shaft)(422)와 함께 도 1의 재료들(103) 또는 소스를 홀딩한다. 선형 슬라이드(418)는, 양방향 수직 화살표에 의해 도시된 바와 같이, 홀로우 샤프트(422)를 따르는 재료들(103)의 소스 이동을 제공한다.
수동적인 모션 메커니즘들은, 선형 작동을 제공하도록, 캐소드들(102) 각각의 상단 부분에 수동적인 조정 노브 또는 노브(302)를 갖는 노브 조정 메커니즘(424)을 포함할 수 있다. 노브 조정 메커니즘(424)은 총 스트로크 길이를 달성하도록 설계된다. 총 스트로크 길이는 임의의 수치 값을 포함할 수 있다. 예컨대, 총 스트로크 길이는 2.5"일 수 있다.
수동적인 모션 메커니즘들은 자석-대-타겟 간격(402)을 조정하기 위한 자석-대-타겟 조정 메커니즘(426)을 포함할 수 있다. 영구 자석이 소스 내부에 배치될 수 있다. 내측 샤프트(428)가 홀로우 샤프트(422) 내부에 자석(404)을 홀딩한다. 내측 샤프트(428)는 자석(404)을 홀딩하기 위한 임의의 구조를 포함할 수 있다. 특정한 예로서, 내측 샤프트(428)는 Delrin® 샤프트를 포함할 수 있다.
캐소드들(102) 각각의 상단 상의 조정 스크루(430)는 자석-대-타겟 간격(402)의 선형 조정을 제공한다. 측면 로킹 스크루(432)는, 자석-대-타겟 간격(402)의 미리 결정된 값을 달성한 후에, 자석(404)을 적소에 홀딩한다. 예컨대, 자석-대-타겟 간격(402)에 대한 총 조정가능한 스트로크 길이는 1"일 수 있다.
이제 도 5를 참조하면, 증착 시스템(100)의 부분의 측면도가 도 5에서 도시된다. 증착 시스템(100)은 멀티-캐소드 챔버(502)를 포함할 수 있다. 측면도는 멀티-캐소드 챔버(502) 및 캐소드들(102)을 갖는 어셈블리를 도시한다.
예컨대, 멀티-캐소드 챔버(502)는 멀티-캐소드 PVD 챔버를 표현할 수 있다. 또한, 예컨대, 증착 시스템(100)은 MRAM 애플리케이션을 위한 멀티-타겟 PVD 소스 설계를 포함할 수 있다.
단일 모놀리스(monolith) 어댑터 또는 소스 어댑터(504)가 다수의 캐소드들(102)을 적소에 홀딩한다. 예컨대, 소스 어댑터(504)는 임의의 수의 캐소드들(102)을 홀딩할 수 있다. 특정한 예로서, 소스 어댑터(504)는 12개의 캐소드들(102)을 홀딩할 수 있다.
소스 어댑터(504)는 원뿔형 어댑터(506) 상에 탑재될 수 있다. 위에서 설명된 프로세스들과 함께, 원뿔형 어댑터(506) 및 소스 어댑터(504) 양자 모두는 도 4 및 도 5에서 도시된 바와 같은 멀티-타겟 소스를 제공한다.
멀티-캐소드 챔버(502)는 PVD 및 스퍼터링을 위한 다수의 캐소드들(102)을 포함할 수 있다. 캐소드들(102) 각각은 DC 또는 RF를 포함하는 도 1의 전력 공급(112)에 연결될 수 있다. 캐소드들(102)은 임의의 수의 상이한 직경들을 가질 수 있다. 예컨대, 2개의 직경들이 있을 수 있다.
캐소드들(102) 내로의 전력을 변화시킴으로써, 도 1의 재료들(103)의 양이 변화될 수 있다. 전력을 변화시키는 것은, 시뮬레이션 결과들에 의해 후속하여 도시되고 설명되는 바와 같이, 재료들(103)의 도 1의 균일성(132)을 제어할 수 있다. 균일성(132)은 도 1의 회전 페데스탈(110)을 제어함으로써 추가로 달성될 수 있다. 캐소드들(102) 각각은 상이한 재료들 또는 재료들(103)을 적용할 수 있다.
캐소드들(102)의 내측 링(508) 및 외측 링(510)이 있을 수 있다. 이러한 링들은 또한, 레이스들이라고 호칭될 수 있다. 캐소드들(102)은 내측 링(508)에 있을 수 있거나, 외측 링(510)에 있을 수 있거나, 또는 이들의 조합으로 있을 수 있다. 내측 링(508) 및 외측 링(510)을 갖는 것의 목적은, 도 1의 캐리어(108)를 회전시키지 않으면서, 고 레벨의 균일성(132)을 달성하기 위한 것이다. 고 레벨의 균일성(132)은 위에서 설명된 불-균일성(NU) 제약에 기초한다.
직류(DC) 또는 무선 주파수(RF) 전력 공급을 사용하여 전력 공급(112)을 인가하는 것이 고 레벨의 균일성(132)을 제공하는 것으로 발견되었다.
또한, 멀티-캐소드 챔버(502)와 같은 동일한 챔버에서 캐소드들(102)에 상이한 재료들(103)을 적용하는 것이 캐소드들(102) 사이의 임의의 상호-오염을 제거함으로써 신뢰성을 개선하는 것으로 발견되었다.
이제 도 6을 참조하면, 증착 시스템(100)의 부분의 상면도가 도 6에서 도시된다. 상면도는 다수의 캐소드들(102)을 갖는, 외측 링(510) 및 내측 링(508)을 도시한다.
이제 도 7을 참조하면, 각도(130)의 도면이 도 7에서 도시된다. 도면은 시뮬레이션을 위해 사용된다. 캐리어(108) 및 타겟들(114)의 위치들은, 수직 거리(704) 및 수평 거리(702)를 사용하는 타겟-대-캐리어 간격, 및 θ로서 표시된 각도(130)에 기초한다. 수평 거리(702) 및 수직 거리(704)는, 각각, 거리들(X 및 Y)로서 표시된다. 거리들(X 및 Y)는 캐리어(108) 및 타겟들(114)의 중심들 사이에서 측정된다. 수평 거리(702) 및 수직 거리(704)는, 각각, 수평 갭 및 수직 높이를 표현할 수 있다.
예시적인 목적들을 위해, 도 5의 내측 링(508)의 도 1의 캐소드들(102)에서의 타겟들(114)은, 각각, 8" 및 13"의 거리들(X 및 Y), 및 0 도에 위치될 수 있다. 또한, 예시적인 목적들을 위해, 도 5의 외측 링(510)의 캐소드들(102)에서의 타겟들(114)은, 각각, 12.9" 및 12"의 거리들(X 및 Y), 및 15 도에 위치될 수 있다.
각도(130)는 30 도 내지 50 도의 대략적인 범위를 포함할 수 있다. 수평 거리(702)는 6" 내지 15"의 대략적인 범위를 포함할 수 있다. 수직 거리(704)는 9" 내지 12"의 대략적인 범위를 포함할 수 있다.
수평 거리(701) 및 수직 거리(704)의 더 큰 값들이 더 우수한 또는 더 작은 불-균일성을 제공한다. 그러나, 더 큰 값들은 더 작은 증착 레이트들을 제공하고, 따라서, 더 작은 재료 효율을 제공한다. 각도(130)는 도 1의 재료들(103)의 스퍼터링 프로파일에 따라 좌우된다. 이는, 아르곤(Ar), 네온(Ne), 및 크세논(Xe)을 포함하는 스퍼터링 원자 또는 스퍼터링되는 재료에 따른다.
이제 도 8을 참조하면, 도 1의 증착 시스템(100)의 시뮬레이션 결과들을 예시하는 그래프가 도 8에서 도시된다. 그래프는 최상의 조건들 하에서의 시뮬레이션 데이터에 기초한다. 그래프는, 도 5의 내측 링(508) 및 도 5의 외측 링(510)과 같은 내측 및 외측 루프들에서의 도 1의 캐소드들(102)의 도 1의 타겟들(114)의 시뮬레이션 결과들을 나타낸다.
도 8에서의 시뮬레이션 결과들은, 0 도 및 15 도의 코사인 값들에 대하여, 불-균일성 값이, 도 1의 재료들(103) 각각당 4개의 도 1의 캐리어들(108)에 대해, 0.5 내지 2 %인 것을 나타낸다. 도 4의 노브 조정 메커니즘(424)을 포함하는 수동적인 모션 메커니즘들을 사용하는 프로세스와 함께 12개의 타겟들(114)을 갖는 멀티-타겟 소스가, 시뮬레이팅된 결과들에 대해 더 근접하게 달성된다. 이러한 새로운 고유한 멀티-타겟 소스는 새로운 메모리 마켓으로의 진입 및 MRAM을 포함하는 새로운 기회들의 탐구를 가능하게 할 수 있다.
멀티-타겟 소스는, 동일한 타입의 재료들(103)을 갖는 캐소드들(102)과 함께 사용될 수 있다. 재료들(103)은, 다수의 캐소드들(102)이 동일한 재료들(103)을 포함하는 한, 캐리어(108)를 보호할 필요 없이, 도 1의 균일성(132)의 개선된 레벨로 캐리어(108) 상에 스퍼터링될 수 있다.
그래프는, 각각, X-축 및 Y-축 상에서 인치 단위로 수평 거리(702) 및 수직 거리(704)를 나타낸다. 예로서, 내측 링(508)에서, 수평 거리(702)가 대략 11" 내지 16"이고, 수직 거리(704)가 적어도 대략 14"인 경우에, 불-균일성 값은 대략 0.5 % 미만일 수 있거나 또는 그와 동등할 수 있다.
다른 예로서, 외측 링(510)에서, 수평 거리(702)가 대략 11" 내지 19"이고, 수직 거리(704)가 적어도 대략 12"인 경우에, 불-균일성 값은 대략 0.5 % 미만일 수 있거나 또는 그와 동등할 수 있다. 수평 거리(702) 및 수직 거리(704)가 위의 대략적인 범위들 외부의 값들로 변화됨에 따라, 불-균일성 값이 증가될 수 있고, 0.5 %보다 더 크게 될 수 있다.
이제 도 9를 참조하면, 캐소드들(102) 중 하나의 부분의 상면 등각도가 도 9에서 도시된다. 캐소드들(102) 중 하나는, 도시된 바와 같이, 대략 30 내지 50 도만큼 회전될 수 있다. 도 9는 커넥터(902) 주위를 두르는 자석(404)을 도시한다.
커넥터(902)는, 커넥터(902)가 연결해제되는 경우에, RF 전력 공급을 포함하는 도 1의 전력 공급(112)이 턴 온되는 것을 방지한다. 예컨대, 커넥터(902)는 RF를 전송하기 위해 사용되는 동축 커넥터들의 타입 또는 인터로크 커넥터일 수 있다.
커넥터(902)의 양 측들 상의 물 어댑터 블록들(312)로서 기능하는 임의의 수의 피팅(fitting)들이 있을 수 있다. 물 어댑터 블록들(312)은, 캐소드들(102)에 전력 공급(112)이 공급되는 경우에, 캐소드들(102)에서의 도 1의 타겟들(114) 중 하나의 어셈블리가 냉각되어 유지되도록, 물을 공급하기 위해, 물 어댑터 블록들(312) 중 하나 내로 그리고 다른 물 어댑터 블록들(312) 밖으로 물을 제공한다.
캐소드들(102) 각각은, 물 어댑터 블록들(312) 근처에 그리고 물 어댑터 블록들(312) 사이에 직접적으로 소스 커넥터(904)를 포함할 수 있다. 소스 커넥터(904)는 SQC(source quick connect) 커넥터를 표현할 수 있다. 소스 커넥터(904)는 소스 그루브(906)를 포함할 수 있다.
이제 도 10을 참조하면, 캐소드들(102) 중 하나의 단면도가 도 10에서 도시된다. 단면도는 40 도만큼 회전된 캐소드들(102) 중 하나를 도시한다.
자석(404)은 더 큰 자석(1002)을 포함할 수 있다. 예컨대, 더 큰 자석(1002)은 마그네트론을 표현할 수 있다. 더 큰 자석(1002)은 자석들로서 기능하는 원통형 구조들을 포함할 수 있다. 자석(404)은, 타겟들(114)을 위해 사용되는 폐쇄 루프 마그네트론을 형성하기 위해, 자석(404)의 중심에 내부 자석(1004)을 포함할 수 있다.
더 큰 자석(1002)은 내부 자석(1004)보다 더 크거나, 또는 더 큰 직경을 갖는다. 더 큰 자석(1002)은 내부 자석(1004)을 둘러싼다.
캐소드들(102) 각각은, 자석(404)과 같은 자석 서브-어셈블리를 하우징하는 소스 하우징 구조(1006) 또는 소스 센서를 포함할 수 있다. 소스 하우징 구조(1006)는 알루미늄과 같은 전도성 재료를 포함하는 임의의 재료를 포함할 수 있다. 소스 하우징 구조(1006)는, 울템(Ultem)을 포함하는 절연체 재료를 사용하여 하우징을 제공하기 위해, 절연 하우징 구조(1008)를 포함할 수 있다.
도 1의 전력 공급(112)은 자석(404)을 통해 타겟들(114)에 공급될 수 있다. 소스 커넥터(904)를 통해 전력 공급(112)에 연결되는 금속 커넥터(1012)가 있을 수 있다. 캐소드들(102)로의 전력 공급(112)의 중심 피드가 있을 수 있다. 예컨대, 금속 커넥터(1012)는 황동을 포함하는 전기 전도성 재료를 포함할 수 있다.
마그네트론 플라즈마를 통하는 캐소드들(102)에 대한 리턴 전류는 C-후크(C-hook)(1014)를 통해 흐를 수 있다. 그 후에, 전류는, 전력 공급(112)으로의 우수한 리턴 경로를 제공하기 위해, 도 9의 소스 그루브(906)를 통해 소스 하우징 구조(1006)로 흐를 수 있다.
하부 절연체 링(1016) 및 상부 절연체 링(1018)과 같은 절연체 링들은, 하부 o-링(1020) 및 상부 o-링(1022)과 같은 동축 밀봉 O-링들을 포함할 수 있다. 하부 절연체 링(1016)은 상부 절연체 링(1018) 바로 아래에 부분적으로 있을 수 있다. 하부 절연체 링(1016)은 상부 절연체 링(1018)의 폭보다 더 큰 폭을 포함할 수 있다.
하부 o-링(1020)은 상부 o-링(1022) 바로 아래에 있을 수 있다. 하부 o-링(1020) 및 상부 o-링(1022)은 상부 절연체 링(1018)의 바닥 및 상단 표면들 바로 위에 있을 수 있다. 하부 o-링(1020) 및 상부 o-링(1022)은, 각각, 상부 절연체 링(1018) 바로 아래에 그리고 바로 위에 있을 수 있다.
하부 절연체 링(1016), 상부 절연체 링(1018), 하부 o-링(1020), 및 상부 o-링(1022)은, 대기로부터의 밀봉재를 제공하도록, 절연 하우징 구조(1008) 및 더 큰 자석(1002)을 둘러쌀 수 있다. 하부 o-링(1020)은 물로부터의 밀봉재를 제공한다.
이제 도 11을 참조하면, 캐소드들(102) 중 하나의 다른 부분의 단면도가 도 11에서 도시된다. 단면도는 도 1의 증착 시스템(100)의 차동 펌핑 세부사항들을 도시한다.
도 11은, 도 1의 타겟들(114) 중 하나의 어셈블리가 어떻게 차동적으로 펌핑하는지를 도시한다. 내측 O-링(1102) 및 외측 O-링(1104)과 같은 O-링들을 사용하는 경우에, O-링들의 하나의 측 상에서 진공이 풀링될(pulled) 수 있고, 다른 측은 대기에 노출될 수 있다.
그러면, O-링들에 걸친 압력은, 예로서, 대기압과 같은 760 토르일 수 있다. 작은 분자들이 O-링들을 통해 침투할 수 있어서, 챔버에서 압력이 증가되게 할 수 있다. 분자들의 침투는 O-링들에 걸친 압력에 비례한다.
내측 O-링(1102)은, 외측 O-링(1104)이 중심에 근접한 것보다, 캐소드들(102) 각각의 중심에 대해 더 근접하다. 내측 O-링(1102) 및 외측 O-링(1104)은 원뿔형 어댑터(506) 내에서 원뿔형 어댑터(506)의 상단 표면에 있을 수 있다. 내측 O-링(1102) 및 외측 O-링(1104)은 소스 어댑터(504) 또는 상단 어댑터 아래에 있을 수 있다. 원뿔형 어댑터(506)는 원뿔형 실드(118)를 둘러싼다.
이러한 O-링들 사이에, 원뿔형 어댑터(506)의 측에서 아래로 차동 펌핑 포트들(1108)까지의, 상단 어댑터에서의 또는 상단 어댑터 아래의 중심 그루브(1106)로서 도시된 연결이 있을 수 있다. 그러한 연결은 밀리토르 범위들에 있을 수 있는 압력으로 펌핑될 수 있다. O-링들은 대기와 포트 압력들 사이에, 그리고 그 후, 포트와 챔버 압력들 사이에 압력 차이들을 가질 수 있다. 이는 2개의 O-링들 사이의 압력들을 나타낸다.
도 11에서 도시된 바와 같이, 차동 펌핑 포트들(1108)의 우측에 있고 외측 O-링(1104)보다 챔버에 더 근접한 내측 O-링(1102)은, 외측 O-링(1104)과 비교하여 가장 중요한 O-링일 수 있다. 내측 O-링(1102)은 진공 O-링을 표현할 수 있다. 내측 O-링(1102)은, 나노-토르 내지 760 밀리-토르 또는 1000 밀리-토르의 범위 대신에, 나노-토르 내지 밀리-토르의 대략적인 범위에 있을 수 있는 매우 작은 압력을 가질 수 있다. 이는, 거의 3 내지 6 또는 최대 12 자릿수의 차수만큼, 진공 O-링에 걸친 압력의 상당한 감소의 이점을 제공한다.
이제 도 12를 참조하면, 텔레스코픽 커버 링(120)의 단면도가 도 12에서 도시된다. 단면도는 슬릿 밸브 상단 면(1201)과 일직선을 이루는 캐리어(108)를 도시한다.
도 12는, 원뿔형 어댑터(506)가 위에 탑재된 챔버 바디(1202), 및 챔버 바디(1202)의 우측 벽 상에 도시된 개구(1204)를 도시한다. 개구(1204)는 슬릿 밸브이고, 그러한 슬릿 밸브를 통해, 캐리어(108)가 챔버에 진입한다. 개구(1204)의 상단은, 캐리어(108)가 놓이는 도 1의 회전 페데스탈(110)의 상단과 일직선을 이룬다.
텔레스코픽 커버 링(120)은, 재료들(103)로 캐리어(108)를 커버하기 위한 텔레스코픽 증착을 제공하도록 설계된다. 그러한 텔레스코픽 커버링은, 캐리어(108) 상에 재료들(103)을 효과적으로 스퍼터링하기 위해, 증가된 스트로크, 그리고 따라서, 도 1의 타겟들(114)에 대한 증가된 간격을 허용한다.
증착 링(1206)이 텔레스코픽 커버 링(120) 아래에 있을 수 있고, 텔레스코픽 커버 링(120)과 직접적으로 접촉할 수 있다. 중간 피스 또는 중간 링(1208)이 증착 링(1206) 위에, 그리고 원뿔형 실드(1180 바로 위에 있을 수 있다. 재료들(103)은 도 12의 좌측 상에서 캐리어(108) 상에 증착될 수 있다. 증착 링(1206)은, 캐리어(108)에 밀착하여 인접한 링-형상 파트로서 부분적으로 도시된다.
텔레스코픽 커버 링(120)은, 도 12의 중간에서, 반시계 방향으로 회전된 L-형상 구조로서 도시된다. 텔레스코픽 커버 링(120)은, 고정될 수 있는 원뿔형 실드(118)의 부분에 인접할 수 있고, 원뿔형 실드(118)의 부분의 좌측에 있을 수 있다. 중간 링(1208)은 원뿔형 실드(118) 바로 위의 그리고 반전된 L-형상 구조로서 도시된다.
텔레스코픽 커버 링(120)은, 계속되는 큰 또는 확장된 미로를 제공하기 위해, 중간 링(1208)을 픽업(pick up)하도록 상방으로 이동할 수 있다. 먼저, 원뿔형 실드(118)의 부분과 텔레스코픽 커버 링(120) 사이에 미로가 생성된다. 그 후에, 텔레스코픽 커버 링(120)에 의한 이동의 특정한 미리 결정된 시간 후에, 미로는 중간 링 및 원뿔형 실드(118)와 계속된다. 따라서, 그러한 긴 텔레스코픽 설계는, 위에서 이전에 설명된 증가된 스트로크를 제공하기 위해, 매우 긴 미로 또는 긴 스트로크를 허용한다.
이제 도 13을 참조하면, 증착 프로파일들의 시뮬레이션의 흐름도가 도 13에서 도시된다. 흐름도는 MRAM의 시뮬레이션을 도시한다. 흐름도는 시뮬레이션에서 사용되는 모델을 설명한다. 예컨대, 모델은, 0.15 미터(m)의 반경을 갖는 기하형상, 직사각형 타겟, 및 도 1의 타겟들(114)로부터의 스퍼터링된 종의 코사인 방출을 사용하는 100 % 중성 방출(neutral emission)을 갖는 도 1의 캐리어(108)를 위한 것이다. 기하형상은 도 7에서의 라벨들(X, Y, 및 θ)에 의해 도시된다.
위에서 설명된 모델에서, 불-균일성(NU) 값은 49-포인트 NU 및 2-밀리미터(mm) 에지 배제에 기초하여 플롯될(plotted) 수 있다. 49-포인트 위치들 상의 증착 프로세스가 모델로부터 계산되었다. NU는 다수의 포인트들의 표준 편차로서 정의될 수 있고, 평균 증착에 의해 나누어질 수 있다. 이러한 경우에서, 코사인 방출이 가정되고, 도 1의 각도(130)는 0 내지 65 도의 범위에 있고, 도 7의 수평 거리(702) 및 도 7의 수직 거리(704)는 대략 4" 내지 19"에서 변화된다.
흐름도는 이산화(discretize) 블록(1302), 픽(pick) 블록(1304), 합산 블록(1306), 회전 블록(1308), 및 평균 블록(1310)을 도시한다. 이산화 블록(1302)은 타겟들(114)을 다수의 차별적인 엘리먼트들로 이산화시킨다. 예컨대, 10x10의 차별적인 엘리먼트들이 있을 수 있다.
픽 블록(1304)은 캐리어(108) 상에서 포인트(r, θ)를 피킹한다. 픽 블록(1304)은, 타겟들(114) 상의 엘리먼트들 각각으로부터 캐리어(108) 상의 포인트까지의 뷰 인자(view factor)를 계산한다.
합산 블록(1306)은, 타겟들(114) 상의 모든 각각의 엘리먼트로부터의 스퍼터링으로 인한 포인트(r, θ)에서의 증착 두께들의 합산을 계산한다. 이러한 절차는 캐리어(108) 상의 모든 포인트들에 대해 반복된다. 증착 두께들은 아래에서 추가로 설명될 것이다.
회전 블록(1308)은 다양한 각도들만큼 캐리어(108)를 회전시킨다. 예컨대, 캐리어(108)는 제 2 및 제 3 타겟들을 시뮬레이팅하기 위해 120 또는 240 도만큼 회전될 수 있다. 평균 블록(1310)은, 캐리어(108)의 0, 120, 및 240 도의 회전으로부터의 결과들을 평균함으로써, 캐리어(108) 상의 평균된 증착을 계산한다.
이제 도 14를 참조하면, 시뮬레이션 모델을 이용한 검증을 예시하는 플롯이 도 14에서 도시된다. 예컨대, 시뮬레이션은 Ansys 3-차원(3D) 모델일 수 있다.
그래프는, 도 1의 캐리어(108)의 반경(1404)의 함수로서의 증착 두께(1402)를 나타낸다. 그래프에서 나타낸 증착 두께(1402)는 정규화될 수 있다. 증착은, 캐리어(108)가 회전되지 않는 경우에, 캐리어(108)에 걸쳐 수행될 수 있다.
증착 두께(1402)는 캐리어(108)의 하나의 단부로부터 캐리어(108)의 다른 단부까지 측정된다. 증착 두께(1402)는 캐리어(108)의 중심에서 측정된다. 그 후에, 증착 두께(1402)는 캐리어(108)의 하나의 단부에 대해 6만큼 감산되고, 캐리어(108)의 다른 단부에 대해 6만큼 가산된다.
플롯의 우측 그래프 상의 바닥 커브 및 좌측 그래프는, 시뮬레이션 모델과 매트랩(matlab) 코드 사이의 훌륭한 매칭이 있는 것을 나타낸다. 바닥 커브는, 이상적인 그래프가 선형 라인을 나타내기 때문에, 도 1의 균일성(132)의 우수한 레벨을 나타낸다. 우측 그래프 상의 바닥 커브 위의 상부 커브들은, 바닥 커브와 비교하여, 도 7의 수평 거리(702) 및 도 7의 수직 거리(704)가 증가되는 경우에, 균일성(132)이 최악인 것을 나타낸다.
이제 도 15를 참조하면, 도 5의 외측 링(510)의 불-균일성(1502)을 예시하는 그래프가 도 15에서 도시된다. 그래프는 도 1의 다수의 타겟들(114)에 기초하여 불-균일성(1502)을 나타낸다. 불-균일성(1502)은, 증착 프로세스에 대해 사용되는 도 1의 재료들(103)이 동일한 경우에, 개선된다. 따라서, 타겟들(114)의 수 및 도 1의 캐리어(108)의 위치는 결정될 필요가 없을 수 있다.
타겟들(114) 중 단지 하나에 대한 좌측 상부 플롯에서, 캐리어(108)의 반경(1404)이 수평 축 상의 우측으로부터 좌측으로 감소됨에 따라, 불-균일성(1502)이 개선된다. 다수의 타겟들(114)에 대한 좌측 하부 플롯에서, 캐리어(108)의 반경(1404)이 0에 접근하는 경우에, 불-균일성(1502)은 플롯의 중심에서 개선된다.
우측 상부 플롯에서, 캐리어(108)의 반경(1404)이 0에 접근하는 경우에, 불-균일성(1502)이 플롯의 중심에서 개선된다. 우측 하부 플롯에서, 캐리어(108)의 반경(1404)이 0에 접근하는 경우에, 불-균일성(1502)이 개선된다. 도 5의 내측 링(508)의 경우에, 캐리어(108)의 반경(1404)이 0으로부터 증가됨에 따라, 불-균일성(1502)이 개선된다.
이제 도 16을 참조하면, 불-균일성(1502)에 대한 타겟들(114)의 수의 영향을 예시하는 그래프가 도 16에서 도시된다. 상부 플롯에서, 예로서, 타겟들(114)의 수가 10개의 타겟들(114)까지 증가됨에 따라, 불-균일성(1502)이 개선된다. 하부 플롯에서, 예로서, 타겟들(114)의 수가 10개의 타겟들(114)까지 증가됨에 따라, 불-균일성(1502)이 개선된다.
6개 초과의 타겟들(114)은 그 이상 도 1의 균일성(132)을 개선하지 않는다는 것이 주목되었다. 균일성(132)의 임의의 나머지 레벨은 방사상 불-균일성으로 인한 것이고, 이는, 도 1의 회전 페데스탈(110)을 회전시킴으로써, 또는 더 많은 타겟들(114)을 부가함으로써, 정정될 수 없다.
이제 도 17을 참조하면, 반경(1404)에 기초하여 불-균일성(1502)을 예시하는 그래프가 도 17에서 도시된다. 불-균일성(1502)은, 도 5의 외측 링(510) 및 도 5의 내측 링(508)의 도 1의 타겟들(114)과 도 1의 회전 페데스탈(110)을 조합하여 도시된다.
플롯된 불-균일성(1502)은, 도 1의 캐리어(108)의 반경(1404)에 걸친 평균의 프랙션(fraction)으로서 표현되는 표준 편차이다. 플롯은 내측 링(508)에 대한 상단의 5개의 커브들, 및 외측 링(510)에 대한 바닥의 6개의 커브들을 나타낸다. 불-균일성(1502)은, 그래프의 바닥으로부터 4번째 커브에 의해 나타낸 바와 같이, 증착 프로세스가 대략 30 %의 내측 링(508) 및 70 %의 외측 링(510)을 포함하는 경우에, 개선되거나 또는 달성된다.
이제 도 18을 참조하면, 수평 거리(702) 및 수직 거리(704)의 구성이 도 18에서 도시된다. 도 18은, 도 1의 캐리어(108)와 도 1의 각도(130)를 이루는 타겟들(114) 중 하나를 도시한다. 예컨대, 타겟들(114)은 도 5의 외측 링(510) 상에 있을 수 있다.
수평 거리(702) 및 수직 거리(704)는 캐리어(108)와 타겟들(114) 중 하나 사이에 있는 것으로 도시된다. 예컨대, 도 15의 불-균일성(1502)은, 대략 15 도의 각도(130)에 대해, 외측 링(510) 상의 캐소드들(102)에 대해 1.0 % 미만일 수 있다.
이제 도 19를 참조하면, 증착 시스템(100)에서의 슈라우드들(126)의 단면도가 도 19에서 도시된다. 멀티-캐소드 PVD 챔버에서, 캐소드들(102)과 같은 소스들 사이의 상호-오염, 이전의 증착 스퍼터링 프로세스들로부터의, 원뿔형 실드(118) 및 회전 실드(106)와 같은 실드들 상에 증착된 도 1의 재료들(103)에 의해 야기되는 상호-오염, 및 막 상의 오염이 방지될 수 있다. 본원에서 설명되는 설명은 스핀-전달-토크 랜덤 액세스 메모리(STT_RAM)에 관련될 수 있다.
단면도는, 상호-오염을 감소 또는 제거하기 위한, 멀티-캐소드 PVD 챔버에서의 슈라우드들(126)과 같은 플라즈마 슈라우드를 도시한다. 본 발명의 실시예들은, 캐소드들(102) 각각의 증착 프로세스를 포함하고, 하나의 막을 스퍼터링하는 경우에, 다른 막들이 증착되는 영역들로의 플라즈마의 확산을 제한하고, 따라서, 상호-오염이 발생할 기회를 제한하기 위한 스킴(scheme)을 설명한다.
캐소드들(102) 각각은, 캐소드들(102) 중 하나의 사이즈와 비교하여 볼륨이 큰 슈라우드들(126) 중 하나에 대해 전용될 수 있다. 캐소드들(102) 중 하나로부터의 증착은 슈라우드들(126) 중 하나 내에 대부분 수용될 수 있다.
그 후에, 슈라우드들(126)은, 슈라우드들(126) 각각의 개구의 사이즈와 대략 동일하거나 또는 동등한 사이즈를 각각 포함하는 실드 홀들(104)을 갖는 회전 실드(106)에 의해, 한번에 하나씩, 캐리어(108)에 노출될 수 있다. 증착 프로세스 동안에, 슈라우드들(126) 각각은 플라즈마의 큰 부분 및 증착의 대부분을 포획한다. 따라서, 공통 실드 또는 원뿔형 실드(118) 및 프로세스 키트의 다른 영역들 상의 임의의 증착은 매우 적은 플라즈마를 볼 수 있고, 따라서, 상호-오염이 실질적으로 감소될 수 있다.
플라즈마의 확산은 슈라우드들(126) 중 하나에 대해 제한될 수 있다. 회전 실드(106)에 실드 홀들(104)이 있기 때문에, 플라즈마는 멀티-캐소드 챔버(502)에서 주위로 확산될 수 있다. 슈라우드들(126)을 더 크게 만들고, 회전 실드(106)를 더 작게 만듬으로써, 플라즈마는 슈라우드들(126) 중 하나 내부에 유지될 수 있고, 따라서, 회전 실드(106)로 확산될 수 있는 플라즈마의 양이 최소화될 수 있다.
따라서, 슈라우드들(126) 각각의 슈라우드 볼륨을 증가시키고, 회전 실드(106)의 실드 볼륨을 감소시키는 것은, 상호-오염을 감소 또는 제거한다. 플라즈마가 멀티-캐소드 챔버(502) 전반에 걸쳐 확산되는 경우에, 회전 실드(106)에 플라즈마가 유지되더라도, 결국, 캐리어(108) 상에서 끝나게 될 수 있고, 따라서, 슈라우드들(126)에 의해, 캐소드들(102)로부터의 플라즈마 오염이 제거된다.
이제 도 20을 참조하면, 슈라우드들(126) 중 하나의 상면 등각도가 도 20에서 도시된다. 상면 등각도는 슈라우드들(126) 중 하나의 3-차원 뷰를 도시한다.
슈라우드들(126) 각각의 기하학적 형상은, 증착 프로세스 동안에, 슈라우드들(126)이 도 1의 재료들(103)의 대부분을 포획하도록 설계될 수 있다. 재료들(103)의 대부분을 포획하는 슈라우드들(126)은, 도 5의 멀티-캐소드 챔버(502) 및 도 1의 회전 실드(106)에 재료들(103)이 거의 남지 않거나 또는 전혀 남지않게 하고, 따라서, 상호-오염을 제거한다. 게다가, 기하학적 형상은 도 1의 캐리어(108)의 도 15의 불-균일성(1502)을 개선한다.
기하학적 형상은, 제 1 슈라우드 단부(2002) 및 제 2 슈라우드 단부(2004)와 같은 대향하는 단부들이 상이한 치수들을 갖도록 설계될 수 있다. 제 1 슈라우드 단부(2002)는 제 2 슈라우드 단부(2004)보다 더 좁다. 제 1 슈라우드 단부(2002)의 제 1 폭(2006)은 제 2 슈라우드 단부(2004)의 폭(2008)보다 더 작다.
이제 도 21을 참조하면, 회전 실드(106) 및 슈라우드들(126) 중 하나를 예시하는 단면도가 도 21에서 도시된다. 회전 실드(106)는 캐소드들(102)에 매우 근접할 수 있거나 또는 인접할 수 있다. 회전 실드(106)는 한번에 캐소드들(102) 중 단지 하나를 노출시킨다. 회전 실드(106)는 원뿔형 어댑터(506) 위에 있을 수 있다.
이제 도 22를 참조하면, 캐소드들(102) 중 하나로부터의 도 1의 재료들(103)을 포획하기 위한, 회전 실드(106) 위의 슈라우드들(126) 중 하나를 예시하는 다른 단면도가 도 22에서 도시된다.
슈라우드들(126) 각각은, 캐소드들(102) 각각의 캐소드 길이(2204)보다 더 긴 슈라우드 길이(2202)를 포함할 수 있다. 따라서, 슈라우드들(126) 각각은, 하나의 스퍼터링 단계에서의 재료들(103) 중 하나의 전부가 아니라면 대부분을 포획할 수 있고, 그에 따라, 재료들(103) 중 다른 재료를 이용하는 다음의 스퍼터링 단계 전에, 재료들(103) 중 하나가 남지 않게 될 수 있고, 상호-오염이 제거될 수 있다.
캐소드 길이(2204)보다 더 긴 슈라우드 길이(2202)는, 슈라우드들(126) 각각이 하나의 스퍼터링 단계에서의 모든 재료들(103)을 포획하기 위한 더 넓은 표면 면적을 갖고, 그에 의해, 상호-오염을 감소 또는 제거하기 때문에, 신뢰성을 개선하는 것으로 발견되었다.
이제 도 23을 참조하면, 도 5의 멀티-캐소드 챔버(502)에 대한 오염 테스트들의 결과들을 예시하는 테이블이 도 23에서 도시된다. 결과들은, 결론적으로, 상호-오염 또는 상호-타겟 오염을 최소화하기 위해, 이전에 설명된 바와 같은, 도 22의 슈라우드 길이(2202)를 갖는 도 1의 개별적인 슈라우드들(126) 및 도 1의 회전 실드(106)가 필요한 것을 나타낸다.
상호-오염은, 도 22의 캐소드 길이(2204)보다 더 긴 슈라우드 길이(2202)를 갖는 슈라우드들(126) 각각과 같은 긴 슈라우드 및 회전 실드(106)를 갖는 설계와, 본 발명의 실시예들을 이용하지 않는 베이스라인 사이에서 비교된다. 결과들은 상호-오염으로 인한 카운트들이 상당히 감소된 것을 나타낸다. 카운트들은 제곱 센티미터당 1010개의 원자들의 수(원자/cm2) 로서 정의된다. 카운트들은, 재료(A)로 스퍼터링된 후에 재료(B)로 스퍼터링된 도 1의 캐리어(108) 상의 재료(A)의 원자들의 수를 지칭한다.
이제 도 24를 참조하면, 본 발명의 추가적인 실시예에서의 증착 시스템의 동작의 방법(2400)의 흐름도가 도 24에서 도시된다. 방법(2400)은, 블록(2402)에서, 캐소드를 조정하는 단계; 블록(2404)에서, 캐소드 아래의 슈라우드를 통해 그리고 회전 실드의 실드 홀을 통해 캐소드를 노출시키기 위해, 캐소드 아래에서 회전 실드를 회전시키는 단계; 및 블록(2406)에서, 회전 페데스탈 위의 캐리어를 형성하기 위한 재료를 생성하기 위해, 회전 페데스탈을 회전시키는 단계를 포함하며, 여기에서, 재료는 재료의 두께의 1 % 미만의 불-균일성 제약을 갖고, 캐소드는 캐리어와 캐소드 사이의 각도를 갖는다.
따라서, 위에서 설명되는 실시예들의 값들은, 일반적으로, 생산 라인의 전체 능력들을 개선하고, 생산 라인의 비용을 감소시키는 이점들을 제공하는 것으로 발견되었다. 전체 능력들은, 단일 챔버에서 상이한 재료들을 증착할 수 있는 도 1의 증착 시스템(100)에 의해 개선된다. 생산 라인의 비용은 최소의 하드웨어 변화들로 인해 감소된다.
이러한 이점들은, 동일한 캐소드에 대해 RF 또는 DC 공급을 인가하고, 동일한 캐소드에 대해 상이한 재료들을 적용하고, 상호-오염 없이 스퍼터링 프로세스를 수행하는 능력들로 인해 제공된다. 이러한 이점들은 또한, 개선된 입자 성능을 달성하기 위해, 도 1의 회전 실드(106) 또는 단일 비트 회전 실드를 구현하고, 도 1의 회전 페데스탈(110)로 불-균일성(NU) 제약에 기초하여 매우 높은 레벨의 도 1의 균일성(132)을 달성하는 것으로 인해 제공된다.
따라서, 본 발명의 실시예들의 증착 시스템(100)은, 도 1의 다수의 캐소드들(102)을 갖는 증착 시스템(100)에 대한, 중요하고 이전에는 알려지지 않았고 이용가능하지 않은 솔루션들, 능력들, 및 기능 양상들을 제공한다. 결과적인 방법, 프로세스, 장치, 디바이스, 생성물, 및/또는 시스템은, 간단하고, 비용-효율적이고, 복잡하지 않고, 고도로 다재다능하고 효과적이고, 놀랍게도 그리고 자명하지 않게, 알려진 기술들을 적응시킴으로써 구현될 수 있고, 따라서, 종래의 제조 방법들 또는 프로세스들 및 기술들과 완전히 양립가능한 증착 시스템들을 효율적이고 경제적으로 제조하는데 쉽게 적합하게 된다.
본 발명의 실시예들의 다른 중요한 양상은, 본 발명이, 비용들을 감소시키고, 시스템들을 단순화하고, 성능을 증가시키는 이력적인 경향을 유익하게 지원하고 서비싱한다는 것이다.
본 발명의 실시예들의 이러한 그리고 다른 유익한 양상들은 결과적으로, 기술의 상태를 적어도 다음 레벨로 발전시킨다.
본 발명이 특정한 최상의 모드와 함께 설명되었지만, 전술한 설명을 고려하면, 다수의 대안들, 변형들, 및 변화들이 당업자에게 자명할 것이라는 것이 이해되어야 한다. 따라서, 본 발명은, 포함된 청구항들의 범위 내에 속하는 모든 그러한 대안들, 변형들, 및 변화들을 포함하도록 의도된다. 첨부 도면들에서 도시되거나 또는 본원에서 설명된 이전의 모든 내용들은, 예시적이고 비-제한적인 의미로 해석되어야 한다.

Claims (15)

  1. 챔버의 동작의 방법으로서,
    캐소드(cathode)를 조정하는 단계;
    상기 캐소드 아래의 슈라우드(shroud)를 통해 그리고 회전 실드의 실드 홀을 통해, 상기 캐소드를 노출시키기 위해, 상기 캐소드 아래의 상기 회전 실드를 회전시키는 단계; 및
    회전 페데스탈 위에 캐리어(carrier)를 형성하기 위한 재료를 생성하기 위해, 상기 회전 페데스탈을 회전시키는 단계
    를 포함하며,
    상기 재료는 상기 재료의 두께의 1 % 미만의 불-균일성 제약(non-uniformity constraint)을 갖고, 상기 캐소드는 상기 캐리어와 상기 캐소드 사이의 각도를 갖는,
    챔버의 동작의 방법.
  2. 제 1 항에 있어서,
    상기 재료의 균일성을 개선하기 위해, 상기 캐소드 아래의 타겟(target)과 상기 캐소드의 자석 사이의 자석-대-타겟 간격을 조정하는 단계
    를 더 포함하는,
    챔버의 동작의 방법.
  3. 제 1 항에 있어서,
    상기 캐소드를 조정하는 단계는, 캐소드들 사이의 상호-오염 없이, 멀티-캐소드 챔버(multi-cathode chamber)에서 상기 캐소드들 중 하나를 조정하는 단계를 포함하는,
    챔버의 동작의 방법.
  4. 제 1 항에 있어서,
    상기 캐소드를 조정하는 단계는, 상기 각도를 형성하기 위해, 상기 캐소드의 스윙 암을 회전시킴으로써, 상기 캐소드를 조정하는 단계를 포함하는,
    챔버의 동작의 방법.
  5. 제 1 항에 있어서,
    상기 회전 실드를 회전시키는 단계는, 상기 캐소드의 캐소드 길이보다 더 긴 슈라우드 길이를 갖는 슈라우드를 통해, 상기 캐소드를 노출시키기 위해, 상기 회전 실드를 회전시키는 단계를 포함하는,
    챔버의 동작의 방법.
  6. 챔버로서,
    캐소드;
    상기 캐소드 아래의 슈라우드;
    상기 슈라우드를 통해 그리고 회전 실드의 실드 홀을 통해, 상기 캐소드를 노출시키기 위한, 상기 캐소드 아래의 상기 회전 실드; 및
    회전 페데스탈 위에 캐리어를 형성하기 위한 재료를 생성하기 위한 상기 회전 페데스탈
    을 포함하며,
    상기 재료는 상기 재료의 두께의 1 % 미만의 불-균일성 제약을 갖고, 상기 캐소드는 상기 캐리어와 상기 캐소드 사이의 각도를 갖는,
    챔버.
  7. 제 6 항에 있어서,
    상기 캐소드 아래의 타겟
    을 더 포함하며,
    상기 캐소드는, 상기 재료의 균일성을 개선하기 위해, 상기 타겟과 상기 캐소드의 자석 사이의 자석-대-타겟 간격을 포함하는,
    챔버.
  8. 제 6 항에 있어서,
    상기 캐소드는, 캐소드들 사이의 상호-오염 없는, 멀티-캐소드 챔버에서의 상기 캐소드들 중 하나를 포함하는,
    챔버.
  9. 제 6 항에 있어서,
    상기 캐소드는 상기 각도를 형성하기 위한 스윙 암을 포함하는,
    챔버.
  10. 제 6 항에 있어서,
    상기 슈라우드는, 상기 캐소드의 캐소드 길이보다 더 긴 슈라우드 길이를 포함하는,
    챔버.
  11. 캐리어를 형성하는 방법으로서,
    재료의 두께의 1 % 미만의 불-균일성 제약으로 상기 재료를 갖는 층을 형성하는 단계
    를 포함하는,
    캐리어를 형성하는 방법.
  12. 제 11 항에 있어서,
    상기 층을 형성하는 단계는, 재료들을 갖는 층들의 스택(stack)을 형성하는 단계를 포함하며,
    상기 재료들 각각은 상기 불-균일성 제약을 갖는,
    캐리어를 형성하는 방법.
  13. 제 11 항에 있어서,
    상기 층을 형성하는 단계는, 물리 기상 증착을 이용하는 챔버를 사용하여, 상기 층을 형성하는 단계를 포함하는,
    캐리어를 형성하는 방법.
  14. 제 11 항에 있어서,
    상기 층을 형성하는 단계는, 자기 랜덤 액세스 메모리를 포함하는 메모리 디바이스를 위한 층을 형성하는 단계를 포함하는,
    캐리어를 형성하는 방법.
  15. 제 11 항에 있어서,
    상기 층을 형성하는 단계는, 층들의 스택을 형성하는 단계를 포함하며,
    상기 스택은 7 내지 150 옹스트롬의 두께를 갖는,
    캐리어를 형성하는 방법.
KR1020167030529A 2014-03-31 2015-03-30 멀티-캐소드를 갖는 증착 시스템 및 그 제조 방법 KR102349922B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461973210P 2014-03-31 2014-03-31
US61/973,210 2014-03-31
US14/606,367 US11183375B2 (en) 2014-03-31 2015-01-27 Deposition system with multi-cathode and method of manufacture thereof
US14/606,367 2015-01-27
PCT/US2015/023427 WO2015153509A1 (en) 2014-03-31 2015-03-30 Deposition system with multi-cathode and method of manufacture thereof

Publications (2)

Publication Number Publication Date
KR20160141802A true KR20160141802A (ko) 2016-12-09
KR102349922B1 KR102349922B1 (ko) 2022-01-10

Family

ID=54191382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167030529A KR102349922B1 (ko) 2014-03-31 2015-03-30 멀티-캐소드를 갖는 증착 시스템 및 그 제조 방법

Country Status (8)

Country Link
US (2) US11183375B2 (ko)
EP (1) EP3127145B1 (ko)
JP (1) JP6487937B2 (ko)
KR (1) KR102349922B1 (ko)
CN (1) CN106133877B (ko)
SG (2) SG10201808248RA (ko)
TW (1) TWI692537B (ko)
WO (1) WO2015153509A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190110152A (ko) * 2017-02-21 2019-09-27 어플라이드 머티어리얼스, 인코포레이티드 멀티-캐소드 기판 프로세싱을 위한 방법들 및 장치
KR20190132056A (ko) 2018-05-18 2019-11-27 (주)이노시아 스퍼터링 장치 및 스퍼터링 방법
KR20200000128U (ko) * 2017-06-05 2020-01-15 어플라이드 머티어리얼스, 인코포레이티드 다중-캐소드 프로세싱 챔버를 위한 프로세스 키트

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431440B2 (en) * 2015-12-20 2019-10-01 Applied Materials, Inc. Methods and apparatus for processing a substrate
TWI821984B (zh) 2016-07-27 2023-11-11 美商應用材料股份有限公司 具有合金吸收劑的極紫外線遮罩坯料及製造極紫外線遮罩坯料的方法
TWI811037B (zh) 2016-07-27 2023-08-01 美商應用材料股份有限公司 具多層吸收劑的極紫外遮罩坯料及製造方法
JP7175266B2 (ja) 2016-09-23 2022-11-18 アプライド マテリアルズ インコーポレイテッド スパッタリングシャワーヘッド
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10388533B2 (en) 2017-06-16 2019-08-20 Applied Materials, Inc. Process integration method to tune resistivity of nickel silicide
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10916433B2 (en) 2018-04-06 2021-02-09 Applied Materials, Inc. Methods of forming metal silicide layers and metal silicide layers formed therefrom
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US20190378699A1 (en) * 2018-06-07 2019-12-12 Applied Materials, Inc. Methods and apparatus for magnetron assemblies in semiconductor process chambers
TWI773904B (zh) * 2018-06-19 2022-08-11 美商應用材料股份有限公司 具有多陰極的沉積系統
TWI821300B (zh) * 2018-06-19 2023-11-11 美商應用材料股份有限公司 具有護罩座的沉積系統
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
TW202026770A (zh) 2018-10-26 2020-07-16 美商應用材料股份有限公司 用於極紫外線掩模吸收劑的ta-cu合金材料
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
TW202028495A (zh) 2018-12-21 2020-08-01 美商應用材料股份有限公司 極紫外線遮罩吸收器及用於製造的方法
US11249390B2 (en) 2019-01-31 2022-02-15 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
TWI828843B (zh) 2019-01-31 2024-01-11 美商應用材料股份有限公司 極紫外線（ｅｕｖ）遮罩素材及其製造方法
TW202035792A (zh) 2019-01-31 2020-10-01 美商應用材料股份有限公司 極紫外光遮罩吸收體材料
TW202037742A (zh) 2019-03-01 2020-10-16 美商應用材料股份有限公司 物理氣相沉積系統與處理
TW202043905A (zh) 2019-03-01 2020-12-01 美商應用材料股份有限公司 物理氣相沉積系統與處理
TWI818151B (zh) 2019-03-01 2023-10-11 美商應用材料股份有限公司 物理氣相沉積腔室及其操作方法
WO2020197894A1 (en) 2019-03-22 2020-10-01 Applied Materials, Inc. Method and apparatus for deposition of multilayer device with superconductive film
KR20210130261A (ko) 2019-03-22 2021-10-29 어플라이드 머티어리얼스, 인코포레이티드 금속 질화물들의 증착을 위한 방법 및 장치
TW202104666A (zh) 2019-05-22 2021-02-01 美商應用材料股份有限公司 極紫外光遮罩吸收劑材料
TW202111420A (zh) 2019-05-22 2021-03-16 美商應用材料股份有限公司 極紫外光遮罩吸收材料
US11366379B2 (en) 2019-05-22 2022-06-21 Applied Materials Inc. Extreme ultraviolet mask with embedded absorber layer
TW202104667A (zh) 2019-05-22 2021-02-01 美商應用材料股份有限公司 極紫外光遮罩吸收材料
US11275303B2 (en) 2019-05-22 2022-03-15 Applied Materials Inc. Extreme ultraviolet mask absorber matertals
US11385536B2 (en) 2019-08-08 2022-07-12 Applied Materials, Inc. EUV mask blanks and methods of manufacture
US11515147B2 (en) 2019-12-09 2022-11-29 Micron Technology, Inc. Material deposition systems, and related methods
US11630385B2 (en) 2020-01-24 2023-04-18 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
TWI817073B (zh) 2020-01-27 2023-10-01 美商應用材料股份有限公司 極紫外光遮罩坯體硬遮罩材料
TW202131087A (zh) 2020-01-27 2021-08-16 美商應用材料股份有限公司 極紫外光遮罩吸收劑材料
TW202129401A (zh) 2020-01-27 2021-08-01 美商應用材料股份有限公司 極紫外線遮罩坯體硬遮罩材料
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
TW202141165A (zh) 2020-03-27 2021-11-01 美商應用材料股份有限公司 極紫外光遮罩吸收材料
US11644741B2 (en) 2020-04-17 2023-05-09 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11300871B2 (en) 2020-04-29 2022-04-12 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
TW202202641A (zh) 2020-07-13 2022-01-16 美商應用材料股份有限公司 極紫外線遮罩吸收劑材料
US11609490B2 (en) 2020-10-06 2023-03-21 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11513437B2 (en) 2021-01-11 2022-11-29 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11592738B2 (en) 2021-01-28 2023-02-28 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11815803B2 (en) 2021-08-30 2023-11-14 Applied Materials, Inc. Multilayer extreme ultraviolet reflector materials
US11782337B2 (en) 2021-09-09 2023-10-10 Applied Materials, Inc. Multilayer extreme ultraviolet reflectors
US11948784B2 (en) 2021-10-21 2024-04-02 Applied Materials, Inc. Tilted PVD source with rotating pedestal

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001107228A (ja) * 1999-10-07 2001-04-17 Anelva Corp 反応性スパッタリング装置
JP2005048222A (ja) * 2003-07-31 2005-02-24 Anelva Corp マグネトロンスパッタリング装置
WO2006077837A1 (ja) * 2005-01-19 2006-07-27 Ulvac, Inc. スパッタ装置および成膜方法
WO2009044705A1 (ja) * 2007-10-04 2009-04-09 Ulvac, Inc. 成膜装置及び成膜方法
JP2010126789A (ja) * 2008-11-28 2010-06-10 Shibaura Mechatronics Corp スパッタ成膜装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410407A (en) * 1981-12-22 1983-10-18 Raytheon Company Sputtering apparatus and methods
US5455197A (en) * 1993-07-16 1995-10-03 Materials Research Corporation Control of the crystal orientation dependent properties of a film deposited on a semiconductor wafer
JP2002167661A (ja) 2000-11-30 2002-06-11 Anelva Corp 磁性多層膜作製装置
US6885073B2 (en) * 2003-04-02 2005-04-26 Micron Technology, Inc. Method and apparatus providing MRAM devices with fine tuned offset
JP4437290B2 (ja) 2003-05-14 2010-03-24 シーワイジー技術研究所株式会社 スパッタ装置
US7674360B2 (en) * 2003-12-12 2010-03-09 Applied Materials, Inc. Mechanism for varying the spacing between sputter magnetron and target
JP2006086468A (ja) * 2004-09-17 2006-03-30 Canon Anelva Corp 磁気抵抗膜の製造方法及び製造装置
KR101194645B1 (ko) 2004-12-31 2012-10-24 엘지디스플레이 주식회사 교류 마그네트론 스퍼터링
GB2425780B (en) 2005-04-27 2007-09-05 Univ Sheffield Hallam PVD coated substrate
DE102005033769B4 (de) 2005-07-15 2009-10-22 Systec System- Und Anlagentechnik Gmbh & Co.Kg Verfahren und Vorrichtung zur Mehrkathoden-PVD-Beschichtung und Substrat mit PVD-Beschichtung
JP4755475B2 (ja) * 2005-10-06 2011-08-24 株式会社昭和真空 スパッタ装置
US8460519B2 (en) * 2005-10-28 2013-06-11 Applied Materials Inc. Protective offset sputtering
US7815782B2 (en) 2006-06-23 2010-10-19 Applied Materials, Inc. PVD target
US8968538B2 (en) * 2008-09-30 2015-03-03 Canon Anelva Corporation Sputtering device and sputtering method
WO2010076862A1 (ja) 2008-12-29 2010-07-08 キヤノンアネルバ株式会社 均一膜厚分布のためのスパッタ装置の磁界制御
JP5563377B2 (ja) * 2009-12-22 2014-07-30 キヤノンアネルバ株式会社 スパッタリング装置
JP5611803B2 (ja) * 2010-12-21 2014-10-22 キヤノンアネルバ株式会社 反応性スパッタリング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001107228A (ja) * 1999-10-07 2001-04-17 Anelva Corp 反応性スパッタリング装置
JP2005048222A (ja) * 2003-07-31 2005-02-24 Anelva Corp マグネトロンスパッタリング装置
WO2006077837A1 (ja) * 2005-01-19 2006-07-27 Ulvac, Inc. スパッタ装置および成膜方法
WO2009044705A1 (ja) * 2007-10-04 2009-04-09 Ulvac, Inc. 成膜装置及び成膜方法
JP2010126789A (ja) * 2008-11-28 2010-06-10 Shibaura Mechatronics Corp スパッタ成膜装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190110152A (ko) * 2017-02-21 2019-09-27 어플라이드 머티어리얼스, 인코포레이티드 멀티-캐소드 기판 프로세싱을 위한 방법들 및 장치
KR20200000128U (ko) * 2017-06-05 2020-01-15 어플라이드 머티어리얼스, 인코포레이티드 다중-캐소드 프로세싱 챔버를 위한 프로세스 키트
KR20190132056A (ko) 2018-05-18 2019-11-27 (주)이노시아 스퍼터링 장치 및 스퍼터링 방법

Also Published As

Publication number Publication date
EP3127145A4 (en) 2017-11-01
CN106133877B (zh) 2019-12-06
EP3127145B1 (en) 2021-01-20
US20220037136A1 (en) 2022-02-03
US20150279635A1 (en) 2015-10-01
SG10201808248RA (en) 2018-10-30
TWI692537B (zh) 2020-05-01
US11183375B2 (en) 2021-11-23
EP3127145A1 (en) 2017-02-08
CN106133877A (zh) 2016-11-16
KR102349922B1 (ko) 2022-01-10
US11600476B2 (en) 2023-03-07
TW201536943A (zh) 2015-10-01
JP6487937B2 (ja) 2019-03-20
WO2015153509A1 (en) 2015-10-08
SG11201607256PA (en) 2016-10-28
JP2017517625A (ja) 2017-06-29

Similar Documents

Publication Publication Date Title
US11600476B2 (en) Deposition system with multi-cathode and method of manufacture thereof
TWI780110B (zh) 用於多陰極基板處理的方法及設備
US6719886B2 (en) Method and apparatus for ionized physical vapor deposition
JP4892227B2 (ja) 大面積基板のため改良型マグネトロンスパッタリングシステム
US9249500B2 (en) PVD RF DC open/closed loop selectable magnetron
WO2000018979A9 (en) Sputter deposition apparatus
US9318306B2 (en) Interchangeable sputter gun head
JP2019099882A (ja) Ｐｖｄ処理方法およびｐｖｄ処理装置
JP5527894B2 (ja) スパッタ装置
CN109554672A (zh) 用于物理气相沉积的电介质沉积的设备
US10685816B2 (en) Method of etching object to be processed
TWI632246B (zh) 用於反應性再濺射介電材料的ｐｖｄ腔室中之腔室糊貼方法
US11798606B2 (en) Additive patterning of semiconductor film stacks
KR20190051319A (ko) 스퍼터링 장치 및 이를 이용한 자기 기억 소자의 제조방법
CN109477219B (zh) 单一氧化物金属沉积腔室
US20140174918A1 (en) Sputter Gun
US11295938B2 (en) Multi-radius magnetron for physical vapor deposition (PVD) and methods of use thereof
TW201408803A (zh) 用於方向性材料沉積的pvd設備、方法及工件
KR20170134739A (ko) 기판 상의 재료 증착을 위한 방법, 재료 증착 프로세스를 제어하기 위한 제어기, 및 기판 상의 층 증착을 위한 장치
US20140124359A1 (en) New Magnet Design Which Improves Erosion Profile for PVD Systems
TW202321484A (zh) 具有旋轉底座的傾斜pvd源
JP2008106311A (ja) コーティング装置及びコーティング方法
KR20180087449A (ko) 기판을 프로세싱하기 위한 방법들 및 장치
WO2014137552A1 (en) Physical vapor deposition system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant