KR20160049252A - 발광 소자 패키지 - Google Patents

발광 소자 패키지 Download PDF

Info

Publication number
KR20160049252A
KR20160049252A KR1020140145830A KR20140145830A KR20160049252A KR 20160049252 A KR20160049252 A KR 20160049252A KR 1020140145830 A KR1020140145830 A KR 1020140145830A KR 20140145830 A KR20140145830 A KR 20140145830A KR 20160049252 A KR20160049252 A KR 20160049252A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
device package
semiconductor layer
Prior art date
Application number
KR1020140145830A
Other languages
English (en)
Other versions
KR101719628B1 (ko
Inventor
임범진
임우식
서재원
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140145830A priority Critical patent/KR101719628B1/ko
Priority to EP15189020.9A priority patent/EP3016152B1/en
Priority to JP2015200947A priority patent/JP6826364B2/ja
Priority to US14/922,620 priority patent/US9559264B2/en
Priority to CN201510706196.0A priority patent/CN105552189A/zh
Publication of KR20160049252A publication Critical patent/KR20160049252A/ko
Application granted granted Critical
Publication of KR101719628B1 publication Critical patent/KR101719628B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예의 발광 소자 패키지는 기판과, 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 제2 도전형 반도체층과 활성층을 관통하여 제1 도전형 반도체층에 접촉하는 제1 전극과, 제2 도전형 반도체층과 접촉하는 콘택층과, 제2 도전형 반도체층과 제1 전극 사이 및 활성층과 제1 전극 사이에 배치되고, 콘택층의 측부와 상부를 캡핑하는 제1 절연층 및 제1 절연층을 관통하여 콘택층과 접촉하는 제2 전극을 포함한다.

Description

발광 소자 패키지{Light emitting device package}
실시 예는 발광 소자 패키지에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED:Light Emitting Diode) 또는 레이저 다이오드(LD:Laser Diode) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
한편, 기존의 발광 소자 패키지는 서로 다른 열 팽창 계수를 갖는 여러 층이 적층된 구조를 갖는데, 이러한 열 팽창 계수의 차이로 인해 발광 소자 패키지가 파괴될 수 있는 문제점이 있다.
실시 예는 접착력이 개선되고 서로 다른 층들 간의 열 팽창 계수 차이로 인한 응력에 의한 각 층의 파괴를 방지할 수 있고 증가된 광 반사도를 갖고 신뢰성이 향상된 발광 소자 패키지를 제공한다.
실시 예에 의한 발광 소자 패키지는, 기판; 상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접촉하는 제1 전극; 상기 제2 도전형 반도체층과 접촉하는 콘택층; 상기 제2 도전형 반도체층과 상기 제1 전극 사이 및 상기 활성층과 상기 제1 전극 사이에 배치되고, 상기 콘택층의 측부와 상부를 캡핑하는 제1 절연층; 및 상기 제1 절연층을 관통하여 상기 콘택층과 접촉하는 제2 전극을 포함할 수 있다.
상기 콘택층은 반사 물질을 포함할 수 있다. 상기 콘택층은 반사층; 및 상기 반사층과 상기 제2 도전형 반도체층 사이에 배치된 투명 전극을 포함할 수 있다. 상기 반사층은 은(Ag)을 포함할 수 있다.
상기 제1 전극은 상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접촉하는 금속층; 및 상기 금속층과 접촉하는 본딩 패드를 포함할 수 있다.
상기 발광 소자 패키지는, 상기 제1 절연층과 상기 금속층을 감싸도록 배치된 제2 절연층을 더 포함하고, 상기 제2 전극은 상기 제1 및 제2 절연층과 상기 금속층을 관통하여 상기 콘택층과 접촉할 수 있다.
상기 제1 절연층은 적어도 2개의 다층을 포함할 수 있다. 상기 제1 절연층은 상기 적어도 2개의 다층이 반복된 구조를 가질 수 있다. 상기 적어도 2개의 다층은 열 팽창 계수가 서로 다른 물질로 이루어질 수 있다. 상기 적어도 2개의 다층 각각은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있다.
상기 기판의 제1 열 팽창 계수와 상기 적어도 2개의 다층의 체적 열 팽창 계수의 평균치 간의 차이는 ±4 x 10-6/K 이하일 수 있다. 상기 기판과 상기 발광 구조물의 체적 열 팽창 계수의 평균치와 상기 적어도 2개의 다층의 체적 열 팽창 계수의 평균치 간의 차이는 ±4 x 10-6/K 이하일 수 있다.
상기 적어도 2개의 다층의 두께는 서로 다를 수 있다.
상기 제1 절연층은 분산 브래그 반사층을 포함할 수 있다.
상기 발광 소자 패키지는 서로 전기적으로 분리된 제1 및 제2 리드 프레임; 상기 제1 전극과 상기 제1 리드 프레임 사이에 배치된 제1 솔더부; 및 상기 제2 전극과 상기 제2 리드 프레임 사이에 배치된 제2 솔더부를 더 포함할 수 있다.
상기 제1 절연층은 0.5 ㎛ 내지 10 ㎛의 두께를 갖는 발광 소자 패키지.
실시 예에 따른 발광 소자 패키지는 기판과 제1 절연층 간의 열 팽창 계수의 차이를 감소시켜 플립 칩 본딩한 이후 잔류 응력에 의한 제1 절연층의 파괴를 방지할 수 있고, 금속 박리 현상이 개선되고 제2 콘택층에 포함된 반사층과 투명 전극의 경계에서의 필링(peeling)이 방지될 수 있고, 반사층에 포함된 금속의 마이그레이션(migration)이 방지될 수 있고, 발광 구조물과 제1 절연층 간의 접착력이 강화될 수 있고, 제2 콘택층에 포함된 반사층에 의해 광이 반사될 수 없는 영역에서의 광 반사도를 증가시킬 수 있고, 제2 콘택층의 모서리의 단차진 부분에 크랙이 발생한다고 하더라도, 이에 의한 악영향을 효과적으로 막을 수 있다.
도 1은 실시 예에 의한 발광 소자 패키지의 사시도를 나타낸다.
도 2는 도 1에 도시된 발광 소자 패키지를 절개한 단면도를 나타낸다.
도 3은 도 2에 도시된 'A' 부분을 확대 도시한 단면도를 나타낸다.
도 4는 다른 실시 예에 의한 발광 소자 패키지의 단면도를 나타낸다.
도 5는 도 4에 도시된 발광 소자 패키지의 국부적인 평면도를 나타낸다.
도 6은 도 5에 도시된 'B' 부분을 확대 도시한 평면도이다.
도 7은 비교 례에 의한 발광 소자 패키지의 평면 사진을 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도 1은 실시 예에 의한 발광 소자 패키지(100A)의 사시도를 나타내고, 도 2는 도 1에 도시된 발광 소자 패키지(100A)를 절개한 단면도를 나타낸다. 즉, 도 2는 도 1에 도시된 발광 소자 패키지(100A)를 z축과 나란한 방향으로 절개하여 +x축 방향에서 바라본 단면도에 해당한다.
도 1에 도시된 발광 소자 패키지(100A)는 패키지 몸체(110), 제1 및 제2 리드 프레임(lead frame)(122, 124), 절연부(126), 제1 및 제2 솔더(solder)부(132, 134), 제1 및 제2 패드(pad)(142, 144), 발광 소자(K), 및 몰딩 부재(190)를 포함할 수 있다.
패키지 몸체(110)는 캐비티(C:Cavity)를 형성할 수 있다. 예를 들어, 도 1 및 도 2에 도시된 바와 같이, 패키지 몸체(110)는 제1 및 제2 리드 프레임(122, 124)과 함께 캐비티(C)를 형성할 수 있다. 즉, 캐비티(C)는 패키지 몸체(110)의 측면(112)과 제1 및 제2 리드 프레임(122, 124)의 각 상부면(122A, 124A)에 의해 정의될 수 있다. 그러나, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 도 1 및 도 2에 도시된 바와 달리, 패키지 몸체(110)만으로 캐비티(C)를 형성할 수도 있다. 또는, 상부면이 평평한 패키지 몸체(110) 위에 격벽(barrier wall)(미도시)이 배치되고, 격벽와 패키지 몸체(110)의 상부면에 의해 캐비티가 정의될 수도 있다. 패키지 몸체(110)는 EMC(Epoxy Molding Compound) 등으로 구현될 수 있으나, 실시 예는 패키지 몸체(110)의 재질에 국한되지 않는다.
제1 및 제2 리드 프레임(122, 124)은 발광 구조물(170)의 두께 방향과 수직한 방향인 y축 방향으로 서로 이격되어 배치될 수 있다. 제1 및 제2 리드 프레임(122, 124) 각각은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 제1 및 제2 리드 프레임(122, 124) 각각의 물질의 종류에 국한되지 않는다. 제1 및 제2 리드 프레임(122, 124)을 전기적으로 분리시키기 위해, 제1 및 제2 리드 프레임(122, 124) 사이에는 절연부(126)가 배치될 수도 있다.
또한, 패키지 몸체(110)가 도전형 물질 예를 들면 금속 물질로 이루어질 경우, 제1 및 제2 리드 프레임(122, 124)은 패키지 몸체(110)의 일부일 수도 있다. 이 경우에도, 제1 및 제2 리드 프레임(122, 124)을 형성하는 패키지 몸체(110)는 절연부(126)에 의해 서로 전기적으로 분리될 수 있다.
제1 솔더부(132)는 제1 리드 프레임(122)과 제1 패드(142) 사이에 배치되어 이들(122, 142)을 서로 전기적으로 연결시키고, 제2 솔더부(134)는 제2 리드 프레임(124)과 제2 패드(144) 사이에 배치되어 이들(124, 144)을 서로 전기적으로 연결시킬 수 있다. 제1 및 제2 솔더부(132, 134) 각각은 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)일 수 있다.
전술한 제1 및 제2 솔더부(132, 134)는 제1 및 제2 패드(142, 144)를 통해 발광 소자(K)의 제1 및 제2 도전형 반도체층(172, 176)을 제1 및 제2 리드 프레임(122, 124)에 각각 전기적으로 연결시켜, 와이어의 필요성을 없앨 수 있다. 그러나, 다른 실시 예에 의하면, 와이어를 이용하여 제1 및 제2 도전형 반도체층(172, 176)을 제1 및 제2 리드 프레임(122, 124)에 각각 연결시킬 수도 있다.
한편, 발광 소자(K)는 캐비티(C)의 내부에 배치될 수 있다. 발광 소자(K)는 하부(K1)와 상부(K2)로 구분될 수 있다. 발광 소자(K)의 하부(K1)는 제1 절연층(152, 154, 156), 제1 콘택층(162) 및 제2 콘택층(164)을 포함하고, 발광 소자(K)의 상부(K2)는 발광 구조물(170) 및 기판(180A)을 포함할 수 있다.
기판(180A) 아래에 발광 구조물(170)이 배치될 수 있다. 기판(180A)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(180A)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있으나, 실시 예는 기판(180A)의 물질에 국한되지 않는다.
기판(180A)과 발광 구조물(170) 간의 열 팽창 계수(CTE:Coefficient of Thermal Expansion)의 차이 및 격자 부정합을 개선하기 위해, 이들(180A, 170) 사이에 버퍼층(또는, 전이층)(미도시)이 더 배치될 수도 있다. 버퍼층은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층은 단층 또는 다층 구조를 가질 수도 있다.
발광 구조물(170)은 제1 도전형 반도체층(172), 활성층(174), 및 제2 도전형 반도체층(176)을 포함할 수 있다. 발광 구조물(170)은 기판(180A)과 제1 및 제2 리드 프레임(122, 124) 사이에 배치될 수 있다. 기판(180A)으로부터 제1 및 제2 리드 프레임(122, 124) 방향으로 즉, +z축 방향으로 제1 도전형 반도체층(172), 활성층(174) 및 제2 도전형 반도체층(176)이 순차적으로 적층되어 형성될 수 있다.
제1 도전형 반도체층(172)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(172)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(172)은 기판(180A) 아래에 배치되며, AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(172)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
활성층(174)은 제1 도전형 반도체층(172)과 제2 도전형 반도체층(176) 사이에 배치되며, 제1 도전형 반도체층(172)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(176)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(174)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(174)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(174)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(174)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(174)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
실시 예에 의하면, 활성층(174)은 자외선 파장 대역의 광을 방출할 수 있다. 여기서, 자외선 파장 대역이란, 100 ㎚ 내지 400 ㎚의 파장 대역을 의미한다. 특히, 활성층(174)은 100 ㎚ 내지 280 ㎚ 파장 대역의 광을 방출할 수 있다. 그러나, 실시 예는 활성층(174)에서 방출되는 광의 파장 대역에 국한되지 않는다.
제2 도전형 반도체층(176)은 활성층(174) 아래에 배치되며, 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(176)은 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(176)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(176)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(176)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(172)은 n형 반도체층으로, 제2 도전형 반도체층(176)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(172)은 p형 반도체층으로, 제2 도전형 반도체층(176)은 n형 반도체층으로 구현할 수도 있다.
발광 구조물(170)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 1 및 도 2에 예시된 발광 소자 패키지(100A)는 플립 칩 본딩(flip chip bonding) 구조이기 때문에, 활성층(174)에서 방출된 광은 제1 콘택층(162), 제1 도전형 반도체층(172) 및 기판(180A)을 통해 출사될 수 있다. 이를 위해, 제1 콘택층(162), 제1 도전형 반도체층(172) 및 기판(180A)은 광 투과성을 갖는 물질로 이루어질 수 있다. 이때, 제2 도전형 반도체층(176)과 제2 콘택층(164)은 광 투과성이나 비투과성을 갖는 물질 또는 반사성을 갖는 물질로 이루어질 수 있으나, 실시 예는 특정한 물질에 국한되지 않을 수 있다. 제1 및 제2 콘택층(162, 164) 각각의 재질에 대해서는 상세히 후술된다.
제1 콘택층(162)은 제1 도전형 반도체층(172)과 제1 패드(142) 사이에 배치되어, 제1 패드(142)와 제1 도전형 반도체층(172)을 전기적으로 서로 연결시킬 수 있다. 제1 콘택층(162)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행함으로써 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 콘택층(162) 위 또는 아래에 배치될 수도 있다.
제2 콘택층(164)은 제2 도전형 반도체층(176)과 제2 패드(144) 사이에 배치되어, 제2 패드(144)와 제2 도전형 반도체층(176)을 전기적으로 서로 연결시킬 수 있다. 이를 위해, 도시된 바와 같이 제2 콘택층(164)은 제2 도전형 반도체층(176)과 접촉할 수 있다.
제1 및 제2 콘택층(162, 164) 각각은 활성층(174)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제1 및 제2 도전형 반도체층(172, 176) 상에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 콘택층(162, 164) 각각은 금속으로 형성될 수 있으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.
도 3은 도 2에 도시된 'A' 부분을 확대 도시한 단면도를 나타낸다.
제2 콘택층(164)은 반사 물질을 포함할 수 있다. 예를 들어, 도 3을 참조하면, 제2 콘택층(164)은 투명 전극(164-1) 및 반사층(164-2)을 포함할 수 있다.
반사층(164-2)은 은(Ag)과 같은 반사 물질로 이루어질 수 있다.
투명 전극(164-1)은 반사층(164-2)과 제2 도전형 반도체층(176) 사이에 배치되고, 반사층(164-2)은 투명 전극(164-1) 아래에 배치될 수 있다. 투명 전극(164-1)은 투명 전도성 산화막(TCO:Transparent Conductive Oxide)일 수 있다. 예를 들어, 투명 전극(164-1)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
제2 콘택층(164)은 오믹 특성을 가질 수 있으며, 제2 도전형 반도체층(176)과 오믹 접촉하는 물질을 포함할 수 있다. 만일, 제2 콘택층(164)이 오믹 역할을 수행할 경우, 별도의 오믹층(미도시)은 형성되지 않을 수 있다.
한편, 제1 패드(142)는 제1 솔더부(132)와 제1 도전형 반도체층(172) 사이에 배치되어, 제1 도전형 반도체층(172)과 제1 솔더부(132)를 전기적으로 연결시킬 수 있다. 도 1 및 도 2에 도시된 바와 같이, 제1 패드(142)는 제2 도전형 반도체층(176) 및 활성층(174)을 관통하여 제1 도전형 반도체층(172)과 전기적으로 연결되는 관통 전극의 형태를 포함할 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 비록 도시되지는 않았지만, 제1 패드(142)는 제2 도전형 반도체층(176) 및 활성층(174)을 우회하여 제1 도전형 반도체층(172)과 전기적으로 연결될 수도 있다. 이와 같이, 제1 패드(142)는 제1 전극의 역할을 수행할 수 있다.
제2 패드(144)는 제2 솔더부(134)와 제2 도전형 반도체층(174) 사이에 배치되어 제2 도전형 반도체층(174)과 제2 솔더부(134)를 전기적으로 연결시킬 수 있다. 이때, 제2 패드(144)는 제1 절연층(154, 156)을 관통하여 제2 콘택층(164)에 접촉하는 관통 전극의 형태를 포함할 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 제2 패드(144)는 제1 절연층(154, 156)을 관통하지 않고 제2 콘택층(164)에 연결될 수도 있다. 이와 같이, 제2 패드(144)는 제2 전극의 역할을 수행할 수 있다.
제1 및 제2 패드(142, 144) 각각은 전극용 물질을 포함할 수 있다.
한편, 제1 절연층(152, 154)은 제2 도전형 반도체층(176)과 제1 패드(142) 사이에 배치되어, 제2 도전형 반도체층(176)과 제1 패드(142)를 전기적으로 절연시킬 수 있다. 또한, 제1 절연층(152, 154)은 활성층(174)과 제1 패드(142) 사이에 배치되어, 활성층(174)과 제1 패드(142)를 전기적으로 절연시킬 수 있다. 이때, 제1 절연층(152)은 제2 콘택층(164)의 측부와 상부를 캡핑(capping)하도록 배치될 수 있다.
실시 예에 의하면, 제1 절연층(152, 154, 156)은 적어도 2개의 다층을 포함할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 제1 절연층(154)은 2개의 제1-1 및 제1-2 절연층(154-1, 154-2)을 포함할 수 있다.
또는, 제1 절연층(152, 154, 156)은 적어도 2개의 다층이 반복된 구조를 가질 수도 있다. 예를 들어, 제1 절연층(154)은 도 3에 도시된 제1-1 및 제1-2 절연층(154-1, 154-2)이 반복적으로 적층된 구조를 가질 수도 있다.
이때, 제1 절연층(152, 154, 156)을 이루는 적어도 2개의 다층은 열 팽창 계수(CTE)가 서로 다른 물질로 이루어질 수 있다. 도 3을 참조하면, 제1-1 절연층(154-1)의 열 팽창 계수와 제1-2 절연층(154-2)의 열 팽창 계수는 서로 다를 수 있다.
제1 절연층(152, 154, 156)을 이루는 적어도 2개의 다층 각각은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있다. 여기서, SiO2, TiO2, ZrO2, Si3N4, Al2O3, 및 MgF2의 열 팽창 계수(CTE)는 각각 0.55 x 10-6/K, 9 x 10-6/K, 8.5 x 10-6/K, 2.5 x 10-6/K, 7.5 x 10-6/K, 및 10 내지 15 x 10-6/K일 수 있다.
이때, 기판(180A)의 제1 열 팽창 계수와 제1 절연층(152, 154, 156)을 이루는 적어도 2개의 다층의 체적 열 팽창 계수의 평균치(CTEAVE)(이하, '제1 평균치'라 함) 간의 차이가 ±3 x 10-6/K보다 작거나 ±9 x 10-6/K보다 클 경우, 제1 절연층(152, 154, 156)을 파괴할 정도의 잔류 응력이 존재할 가능성이 있다. 따라서, 기판(180A)의 제1 열 팽창 계수와 제1 평균치 간의 차이는 ±3 x 10-6/K 내지 ±9 x 10-6/K 이하, 예를 들어, ±4 x 10-6/K 이하일 수 있으나, 실시 예는 이에 국한되지 않는다.
또는, 기판(180A)이 사파이어일 경우, 기판(180A)의 제1 열 팽창 계수와 제1 평균치 간의 차이는 ±2.5 x 10-6/K 내지 ±12.5 x 10-6/K, 예를 들어, ±5 x 10-6/K 이하일 수 있다.
일반적으로 제1 및 제2 물질의 체적 열 팽창 계수의 평균치(CTEAVG)란 다음 수학식 1과 같이 표현될 수 있다.
Figure pat00001
여기서, V1은 제1 물질의 체적을 나타내고 ,V2는 제2 물질의 체적을 나타내고, CTE1은 제1 물질의 CTE를 나타내고 CTE2는 제2 물질의 CTE를 나타낸다.
또한, 발광 소자(K)의 상부(K2)의 체적 열 팽창 계수의 평균치(이하, '제2 평균치'라 함)와 제1 평균치 간의 차이는 ±3 x 10-6/K 내지 ±9 x 10-6/K 이하 예를 들어, ±4 x 10-6/K 이하일 수 있으나, 실시 예는 이에 국한되지 않는다.
만일, 기판(180A)이 사파이어로 이루어지고, 발광 구조물(170)이 GaN으로 이루어지고, 제2 콘택층(164)의 반사층이 은(Ag)으로 이루어질 때, 제1 절연층(152, 154, 156)이 단일층으로 이루어진 경우(이하, '비교 례'라 함)와 제1 절연층(152, 154, 156)이 실시 예에서와 같이 다층으로 이루어진 제1 및 제2 실시 예에 의할 경우 열 팽창 계수(또는, 제1 및 제2 평균치)간의 차이는 다음 표 1과 같을 수 있다.
구 분 비교 례 제1 실시 예 제2 실시 예
CTE CTEAVG CTE(CTEAVG) CTEAVG CTE(CTEAVG) CTEAVG
K2 기판(180A) 7.5 7.4 7.5 7.4 7.5 7.4
발광구조물(170) 5.6 5.6 5.6
K1 제2 콘택층(164) 13.4 8.9 13.4 7.2 13.4 7.8
제1 절연층 0.55 3.9 5.5
패드 13.7 13.7 13.7 13.7 13.7 13.7
여기서, CTE 및 CTEAVG 각각의 단위는 10-6/K이고, 제1 및 제2 실시 예에서 제1 절연층(152, 154, 156)의 3.9 및 5.5는 제1 평균치(CTEAVG)를 나타낸다.
표 1을 참조하면, 비교 례의 경우 기판(180A)의 CTE(=7.5 x 10-6/K)와 제1 절연층의 CTE (=0.55 x 10-6/K) 간의 차이는 4 x 10-6/K 보다 크다. 반면에, 제1 및 제2 실시 예의 경우, 기판(180A)의 CTE(=7.5 x 10-6/K)와 제1 평균치(CTEAVG)(=3.9 x 10-6/K 또는 5.5 x 10-6/K) 간의 차이는 4 x 10-6/K 이하임을 알 수 있다. 또한, 비교 례의 경우 제2 평균치(CTEAVG)(=7.4 x 10-6/K)와 제1 절연층의 CTE(=0.55 x 10-6/K)간의 차이는 4 x 10-6/K 보다 크다. 반면에, 제1 및 제2 실시 예의 경우, 제2 평균치(CTEAVG)(=7.4 x 10-6/K)와 제1 평균치(CTEAVG)(=3.9 x 10-6/K 또는 5.5 x 10-6/K)간의 차이는 4 x 10-6/K 이하임을 알 수 있다.
또한, 수학식 1과 도 3을 참조하면, 제1 절연층(152, 154, 156)을 이루는 복수의 층(154-1, 154-2)의 제1 및 제2 두께(t1, t2)를 조절하여, 제1 평균치를 조정할 수 있음을 알 수 있다. 즉, x축과 y축에 나란한 평면이 서로 동일하다고 할 때, 제1-1 절연층(154-1)의 체적과 제1-2 절연층(154-2)의 체적은 제1 및 제2 두께(t1, t2)에 따라 달라질 수 있기 때문이다.
또한, 제1 절연층(152, 154, 156)을 이루는 적어도 2개의 다층의 두께는 서로 다를 수 있다. 예를 들어, 도 3을 참조하면, 제1-1 절연층(154-1)의 제1 두께(t1)와 제1-2 절연층(154-2)의 제2 두께(t2)는 서로 다를 수 있다.
또한, 도 3에 예시된 바와 같이, 제1-1 절연층(154-1)이 제2 도전형 반도체층(176)의 상부와 수직 방향인 z축 방향으로 오버랩되는 폭(W)은 공정 마진을 고려할 때, 대략 3 ㎛ 정도일 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 제1 절연층(152, 154, 156)은 분산 브래그 반사층(DBR:Distributed Bragg Reflector)으로 구현될 수 있다. 이 경우, 분산 브래그 반사층은 절연 기능을 수행할 수도 있고, 반사 기능을 수행할 수도 있다.
분산 브래그 반사층은 굴절률이 서로 다른 제1 층 및 제2 층이 교대로 적어도 1회 이상 적층된 구조일 수 있다. 분산 브래그 반사층 각각은 전기 절연 물질일 수 있다. 예컨대, 제1 층은 TiO2와 같은 제1 유전체층이고, 제2 층은 SiO2와 같은 제2 유전체층을 포함할 수 있다. 예컨대, 분산 브래그 반사층은 TiO2/SiO2층이 적어도 1회 이상 적층된 구조일 수 있다. 제1 층 및 제2 층 각각의 두께는 λ/4이고, λ는 발광 셀에서 발생하는 광의 파장일 수 있다.
또한, 제1 절연층(152, 154, 156)의 총 두께(예를 들어, T)가 0.5 ㎛보다 작다면, 제1 절연층(152, 154, 156)은 절연 기능을 수행하지 못할 수도 있다. 또한, 제1 절연층(152, 154, 156)의 총 두께(예를 들어, T)가 10 ㎛보다 크다면, 공정상 어려움이 수반될 수 있다. 따라서, 제1 절연층(152, 154, 156)의 총 두께(예를 들어, T)는 0.5 ㎛ 내지 10 ㎛ 예를 들어, 1 ㎛ 내지 3 ㎛일 수 있다.
도 4는 다른 실시 예에 의한 발광 소자 패키지(100B)의 단면도를 나타내고, 도 5는 도 4에 도시된 발광 소자 패키지(100B)의 국부적인 평면도를 나타낸다. 특히, 도 5는 금속층(146, 148)을 증착한 후 +z축에서 바라본 평면도를 나타낸다. 도 6은 도 5에 도시된 'B' 부분을 확대 도시한 평면도이다. 도 6에서 참조부호 140은 제1 또는 제2 패드(142, 144)를 나타내고, 150은 제1 절연층(152, 154, 156)을 나타내고, 'H'는 제2 도전형 반도체층(176)과 활성층(174)과 제1 도전형 반도체층(172)의 일부를 관통한 금속층(146)을 나타낸다.
여기서, 제1 절연층(150, 152, 154, 156), 제2 콘택층(164), 금속층(146, 148)과 제2 절연층(158)은 도 1에 도시된 발광 소자(K)의 하부(K1)에 해당할 수 있고, 기판(180B)과 발광 구조물(170)은 도 1에 도시된 발광 소자(K)의 상부(K2)에 해당할 수 있다. 여기서, 발광 소자 패키지(100B)는 도 2에 도시된 제1 콘택층(162)을 포함하지 않은 것으로 도시되어 있지만, 다른 실시 예에 의하면, 발광 소자 패키지(100B)는 도 2에 도시된 바와 같은 모습으로 배치된 제1 콘택층(162)을 포함할 수도 있다.
도 2에 도시된 발광 소자 패키지(100A)와 달리 도 4에 도시된 발광 소자 패키지(100B)의 제1 전극은 금속층(146, 148)과 본딩 패드(142)를 포함할 수 있다. 금속층(146)은 제2 도전형 반도체층(176)과 활성층(174)과 제1 도전형 반도체층(172)의 일부를 관통하여 제1 도전형 반도체층(172)에 전기적으로 연결될 수 있다. 이때, 금속층(146, 148)은 제1 절연층(152, 154, 156)에 의해 제2 도전형 반도체층(176) 및 활성층(174)과 전기적으로 분리될 수 있다.
또한, 도 4에 도시된 발광 소자 패키지(100B)는 제2 절연층(158)을 더 포함할 수 있다. 제2 절연층(158)은 제1 절연층(152B, 154B, 156B)과 금속층(146)을 감싸도록 배치될 수 있다. 이 경우, 본딩 패드(142)는 제2 절연층(158)을 관통하여 금속층(146)과 전기적으로 연결(또는, 접촉)될 수 있고, 제2 전극에 해당하는 제2 패드(144)는 제1 및 제2 절연층(154B, 156B)과 금속층(146, 148)을 관통하여 제2 콘택층(164)과 전기적으로 연결(또는, 접촉)될 수 있다.
편의상, 도 4에서 본딩 패드(142)와 제2 패드(144)는 도 1 및 도 2에 도시된 제1 및 제2 패드(142, 144)와 동일한 참조부호를 사용하였다. 왜냐하면, 금속층(146)을 통해서 제1 도전형 반도체층(172)과 전기적으로 연결됨을 제외하면 도 4에 도시된 본딩 패드(142)는 도 1 및 도 2에 도시된 제1 패드(142)와 동일하기 때문이다. 또한, 제1 절연층(154, 156)뿐만 아니라 제2 절연층(158)과 금속층(146, 148)을 관통하여 제2 콘택층(164)에 전기적으로 연결됨을 제외하면 도 4에 도시된 제2 패드(144)는 도 1 및 도 2에 도시된 제2 패드(144)와 동일하기 때문이다.
또한, 도 4에 도시된 기판(180B)은 도 2에 도시된 기판(180A)과 달리 패턴(pattern)(182)을 포함할 수 있다. 여기서, 패턴(182)은 활성층(174)에서 방출된 광이 발광 소자 패키지(100B)로부터 탈출함을 도울 수 있도록 다양한 단면 형상을 가질 수 있다. 예를 들어, 기판(180B)은 PSS(Patterned Sapphire Substrate)일 수 있다.
전술한 차이점을 제외하면, 도 4 및 도 5에 도시된 발광 소자 패키지(100B)는 도 1 및 도 2에 도시된 발광 소자 패키지(100A)와 동일하므로 동일한 참조부호를 사용하였으며 중복되는 설명을 생략한다.
도 7은 비교 례에 의한 발광 소자 패키지의 평면 사진을 나타낸다.
만일, 전술한 도 1, 도 2, 도 4 및 도 5에 도시된 발광 소자 패키지(100A, 100B)에 도시된 제1 절연층(152, 154, 156)이 단일층으로 이루어질 경우, 플립 칩 본딩 과정 이후 잔류 응력에 의해 제1 절연층(152, 154, 156)이 파괴될 수 있다. 이 경우, 제1 절연층(152, 154, 156)이 파괴됨으로써 도 7에 예시된 바와 같이 제2 도전형 반도체층(176)이 노출될 수 있다.
단일층인 제1 절연층(152, 154, 156)이 파괴되는 이유는, 도 1 및 도 2를 참조하면, 제1 절연층(152, 154, 156)은 낮은 열 팽창 계수를 갖는 반면, 제1 절연층(152, 154, 156)의 위와 아래에 배치된 제2 콘택층(164)과 제2 패드(144)는 높은 열 팽창 계수를 갖기 때문이다. 일반적으로 금(Au)과 같은 금속으로 이루어지는 제2 콘택층(164) 및 제2 패드(144)의 열 팽창 계수는 14.16 x 10-6/K로서 상대적으로 높은 반면, 제1 절연층(152, 154, 156)이 SiO2와 같은 절연 물질의 단일층으로 이루어질 경우 제1 절연층(152, 154, 156)은 0.5 x 10-6/K의 상대적으로 낮은 열 팽창 계수를 갖기 때문이다.
이를 고려하여, 실시 예에 의한 발광 소자 패키지(100A, 100B)에서 제1 절연층(152, 154, 156)은 적어도 2개의 다층 구조를 갖기 때문에, 비교 례에서와 같이 단일층 구조인 경우보다 높은 열 팽창 계수를 가짐으로써, 플립 칩 본딩 과정 이후 잔류 응력에 의해 파괴되지 않을 수 있다. 제1 절연층(152, 154, 156)에 포함되는 다층 구조에서 층수가 많을수록 제1 절연층(152, 154, 156)의 열 팽창 계수는 더욱 증가할 수 있다. 따라서, 발광 소자 패키지(100A, 100B)의 신뢰성이 개선될 수 있다.
또한, 전술한 바와 같이, 제1 절연층(152, 154, 156)이 DBR 구조를 가질 경우, DBR은 광을 반사시킬 수 있기 때문에, 제2 콘택층(164)이 존재하지 않은 영역에서의 광 반사도가 DBR에 의해 개선될 수 있다.
또한, 도 3에 도시된 전술한 제2 콘택층(164)이 ITO로 이루어진 투명 전극(164-1)과 은(Ag)으로 이루어진 반사층(164-2)으로 구현된 경우, 은(Ag)이 반사도는 우수하지만 접착(adhesion) 특성이 열악하다. 이 경우, 발광 소자(K)를 패키지 몸체(110)에 본딩할 때 열 팽창 계수 차이로 인해 도 3에 예시된 ITO(164-1)와 반사층(164-2)의 경계면에서 금속(예, 은(Ag))의 박리가 발생할 수 있다. 따라서, 실시 예에 의하면, 제1 절연층(150, 152, 154, 156)을 PECVD(Plasma-Enhanced Chemical Vapor Deposition)법 등에 의해 제조하여 제2 콘택층(164)을 캡핑하도록 배치함으로써, 전술한 금속 박리 현상이 개선될 수 있고, 취약한 은의 접착 특성이 개선되어 필링(peeling)이 방지될 수 있다.
또한, 제1 절연층(150, 152, 154, 156)을 IAD(Ion Assisted Deposition) 법에 의해 제조할 경우, IAD 박막의 고밀도 특성에 따라 반사층(164-2)인 은(Ag)의 마이그레이션이 방지되고 발광 구조물(170)과 제1 절연층(152, 154, 156)의 경계면에서의 접착력이 향상될 수 있다.
또한, 제1 절연층(152, 154, 156)을 다층 구조로 형성할 경우, 도 3에 도시된 바와 같이 제2 콘택층(164)의 모서리에서 단차진 부분에서 크랙이 발생한다고 하더라도 제1 절연층(150, 152, 154, 156)이 다층이므로, 크랙에 의한 악영향을 효과적으로 막을 수 있다.
한편, 도 2 및 도 4를 다시 참조하면, 발광 소자 패키지(100A, 100B)의 몰딩 부재(190)는 발광 소자(K)를 포위하여 보호할 수 있다. 몰딩 부재(190)는 예를 들어 실리콘(Si)으로 구현될 수 있으며, 형광체를 포함하므로 발광 소자(K)에서 방출된 광의 파장을 변화시킬 수 있다. 형광체로는 발광 소자(K)에서 발생된 빛을 백색광으로 변환시킬 수 있는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 파장변환수단인 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 국한되지 않는다.
YAG 및 TAG계 형광물질에는 (Y, Tb, Lu, Sc ,La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택하여 사용가능하며, Silicate계 형광물질에는 (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl) 중에서 선택 사용 가능하다.
또한, Sulfide계 형광물질에는 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중에서 선택하여 사용가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16, 여기서 M 은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, 형광체 성분 중에서 선택하여 사용 할 수 있다.
적색 형광체로는, N(예,CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체를 사용할 수 있다. 이러한 질화물계 적색 형광체는 황화물(Sulfide)계 형광체보다 열, 수분 등의 외부 환경에 대한 신뢰성이 우수할 뿐만 아니라 변색 위험이 작다.
전술한 도 1 내지 도 6에 도시된 실시 예에 의한 발광 소자 패키지(100A, 100B)는 플립 칩 본딩 구조를 갖지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 수직형 본딩 구조를 갖는 발광 소자 패키지에도 본 발명은 적용될 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지는 표시 장치, 지시 장치, 조명 장치에 적용될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A, 100B: 발광 소자 패키지 110: 패키지 몸체
122, 124: 제1 및 제2 리드 프레임 126: 절연부
132, 134: 제1 및 제2 솔더부 140, 142, 144: 제1 및 제2 패드
146, 148: 금속층 150, 152, 154, 156: 제1 절연층
158: 제2 절연층 162, 164: 제1 및 제2 콘택층
170: 발광 구조물 172: 제1 도전형 반도체층
174: 활성층 176: 제2 도전형 반도체층
180A, 180B: 기판 182: 패턴
190: 몰딩 부재

Claims (16)

  1. 기판;
    상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접촉하는 제1 전극;
    상기 제2 도전형 반도체층과 접촉하는 콘택층;
    상기 제2 도전형 반도체층과 상기 제1 전극 사이 및 상기 활성층과 상기 제1 전극 사이에 배치되고, 상기 콘택층의 측부와 상부를 캡핑하는 제1 절연층; 및
    상기 제1 절연층을 관통하여 상기 콘택층과 접촉하는 제2 전극을 포함하는 발광 소자 패키지.
  2. 제1 항에 있어서, 상기 콘택층은 반사 물질을 포함하는 발광 소자 패키지.
  3. 제2 항에 있어서, 상기 콘택층은
    반사층; 및
    상기 반사층과 상기 제2 도전형 반도체층 사이에 배치된 투명 전극을 포함하는 발광 소자 패키지.
  4. 제3 항에 있어서, 상기 반사층은 은(Ag)을 포함하는 발광 소자 패키지.
  5. 제1 항에 있어서, 상기 제1 전극은
    상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접촉하는 금속층; 및
    상기 금속층과 접촉하는 본딩 패드를 포함하는 발광 소자 패키지.
  6. 제5 항에 있어서, 상기 제1 절연층과 상기 금속층을 감싸도록 배치된 제2 절연층을 더 포함하고,
    상기 제2 전극은 상기 제1 및 제2 절연층과 상기 금속층을 관통하여 상기 콘택층과 접촉하는 발광 소자 패키지.
  7. 제1 항에 있어서, 상기 제1 절연층은 적어도 2개의 다층을 포함하는 발광 소자 패키지.
  8. 제7 항에 있어서, 상기 제1 절연층은 상기 적어도 2개의 다층이 반복된 구조를 갖는 발광 소자 패키지.
  9. 제7 항 또는 제8 항에 있어서, 상기 적어도 2개의 다층은 열 팽창 계수가 서로 다른 물질로 이루어진 발광 소자 패키지.
  10. 제9 항에 있어서, 상기 적어도 2개의 다층 각각은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함하는 발광 소자 패키지.
  11. 제9 항에 있어서, 상기 기판의 제1 열 팽창 계수와 상기 적어도 2개의 다층의 체적 열 팽창 계수의 평균치 간의 차이는 ±4 x 10-6/K 이하인 발광 소자 패키지.
  12. 제9 항에 있어서, 상기 기판과 상기 발광 구조물의 체적 열 팽창 계수의 평균치와 상기 적어도 2개의 다층의 체적 열 팽창 계수의 평균치 간의 차이는 ±4 x 10-6/K 이하인 발광 소자 패키지.
  13. 제9 항에 있어서, 상기 적어도 2개의 다층의 두께는 서로 다른 발광 소자 패키지.
  14. 제3 항에 있어서, 상기 제1 절연층은 분산 브래그 반사층을 포함하는 발광 소자 패키지.
  15. 제1 항에 있어서, 상기 발광 소자 패키지는
    서로 전기적으로 분리된 제1 및 제2 리드 프레임;
    상기 제1 전극과 상기 제1 리드 프레임 사이에 배치된 제1 솔더부; 및
    상기 제2 전극과 상기 제2 리드 프레임 사이에 배치된 제2 솔더부를 더 포함하는 발광 소자 패키지.
  16. 제1 항 또는 제14 항에 있어서, 상기 제1 절연층은 0.5 ㎛ 내지 10 ㎛의 두께를 갖는 발광 소자 패키지.
KR1020140145830A 2014-10-27 2014-10-27 발광 소자 패키지 KR101719628B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140145830A KR101719628B1 (ko) 2014-10-27 2014-10-27 발광 소자 패키지
EP15189020.9A EP3016152B1 (en) 2014-10-27 2015-10-08 Light emitting diode package and light emitting apparatus including the package
JP2015200947A JP6826364B2 (ja) 2014-10-27 2015-10-09 発光素子パッケージ及びそれを含む発光装置
US14/922,620 US9559264B2 (en) 2014-10-27 2015-10-26 Light emitting device package and light emitting apparatus including the package
CN201510706196.0A CN105552189A (zh) 2014-10-27 2015-10-27 发光器件封装和包括该封装的发光设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140145830A KR101719628B1 (ko) 2014-10-27 2014-10-27 발광 소자 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170033760A Division KR20170034813A (ko) 2017-03-17 2017-03-17 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20160049252A true KR20160049252A (ko) 2016-05-09
KR101719628B1 KR101719628B1 (ko) 2017-03-24

Family

ID=54288728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140145830A KR101719628B1 (ko) 2014-10-27 2014-10-27 발광 소자 패키지

Country Status (5)

Country Link
US (1) US9559264B2 (ko)
EP (1) EP3016152B1 (ko)
JP (1) JP6826364B2 (ko)
KR (1) KR101719628B1 (ko)
CN (1) CN105552189A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018008960A1 (ko) * 2016-07-05 2018-01-11 엘지이노텍 주식회사 반도체 소자
KR20180133118A (ko) * 2017-06-05 2018-12-13 엘지이노텍 주식회사 반도체 소자

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543183B1 (ko) 2018-01-26 2023-06-14 삼성전자주식회사 반도체 발광소자
KR102621240B1 (ko) * 2019-02-15 2024-01-05 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
WO2021046685A1 (zh) * 2019-09-09 2021-03-18 重庆康佳光电技术研究院有限公司 一种led芯片、led、数组及led的封装方法
KR20220138926A (ko) * 2021-04-06 2022-10-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050041536A (ko) * 2003-10-31 2005-05-04 엘지이노텍 주식회사 발광소자
KR20110135103A (ko) * 2010-06-10 2011-12-16 에스티에스반도체통신 주식회사 반도체 발광 소자 및 그 제조 방법
JP2012138499A (ja) * 2010-12-27 2012-07-19 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ
KR20120136814A (ko) * 2011-06-10 2012-12-20 엘지이노텍 주식회사 발광 소자 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3503439B2 (ja) * 1997-09-11 2004-03-08 日亜化学工業株式会社 窒化物半導体素子
KR101007077B1 (ko) * 2009-11-06 2011-01-10 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 그 제조방법
TWI531088B (zh) * 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012124429A (ja) * 2010-12-10 2012-06-28 Rohm Co Ltd 発光素子、発光素子ユニット、発光素子パッケージおよび発光素子の製造方法
KR20130024089A (ko) * 2011-08-30 2013-03-08 엘지이노텍 주식회사 발광소자
KR101654339B1 (ko) 2011-10-28 2016-09-06 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
DE102012101889A1 (de) * 2012-03-06 2013-09-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
TWI455665B (zh) * 2012-11-05 2014-10-01 Ritedia Corp 覆晶式發光二極體封裝模組及其製法
JP6100598B2 (ja) * 2013-04-25 2017-03-22 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
CN103367618B (zh) * 2013-07-19 2016-04-13 深圳大道半导体有限公司 带光反射层的半导体发光芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050041536A (ko) * 2003-10-31 2005-05-04 엘지이노텍 주식회사 발광소자
KR20110135103A (ko) * 2010-06-10 2011-12-16 에스티에스반도체통신 주식회사 반도체 발광 소자 및 그 제조 방법
JP2012138499A (ja) * 2010-12-27 2012-07-19 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ
KR20120136814A (ko) * 2011-06-10 2012-12-20 엘지이노텍 주식회사 발광 소자 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018008960A1 (ko) * 2016-07-05 2018-01-11 엘지이노텍 주식회사 반도체 소자
KR20180133118A (ko) * 2017-06-05 2018-12-13 엘지이노텍 주식회사 반도체 소자

Also Published As

Publication number Publication date
JP2016086159A (ja) 2016-05-19
CN105552189A (zh) 2016-05-04
EP3016152A1 (en) 2016-05-04
US20160118543A1 (en) 2016-04-28
EP3016152B1 (en) 2019-05-15
JP6826364B2 (ja) 2021-02-03
US9559264B2 (en) 2017-01-31
KR101719628B1 (ko) 2017-03-24

Similar Documents

Publication Publication Date Title
KR102402260B1 (ko) 발광 소자 패키지
US9735328B2 (en) Light emitting device package and lighting apparatus including the package
JP6796078B2 (ja) 発光素子及び発光素子パッケージ
KR101669122B1 (ko) 발광 소자 패키지
KR101719628B1 (ko) 발광 소자 패키지
KR20160115309A (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102569249B1 (ko) 발광 소자 패키지
US9786816B2 (en) Light emitting device, light emitting device package, and lighting apparatus including the package
KR20160025782A (ko) 발광 소자 패키지
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102464028B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102302856B1 (ko) 발광 소자
KR20160115868A (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지, 및 이 패키지를 포함하는 조명 장치
KR20160037471A (ko) 발광 소자 패키지
KR102445547B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20170034813A (ko) 발광 소자 패키지
KR102087948B1 (ko) 발광 소자 패키지
KR20160118039A (ko) 발광 소자 및 발광 소자 패키지
KR20160113854A (ko) 발광 소자 패키지
KR20160036293A (ko) 발광 소자 패키지
KR20160035226A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 4