JP2016086159A - 発光素子パッケージ及びそれを含む発光装置 - Google Patents

発光素子パッケージ及びそれを含む発光装置 Download PDF

Info

Publication number
JP2016086159A
JP2016086159A JP2015200947A JP2015200947A JP2016086159A JP 2016086159 A JP2016086159 A JP 2016086159A JP 2015200947 A JP2015200947 A JP 2015200947A JP 2015200947 A JP2015200947 A JP 2015200947A JP 2016086159 A JP2016086159 A JP 2016086159A
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting device
device package
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015200947A
Other languages
English (en)
Other versions
JP2016086159A5 (ja
JP6826364B2 (ja
Inventor
リム,ウシク
Woo Sik Lim
セオ,ジェウォン
Jae Won Seo
イム,ボムジン
Bum Jin Yim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2016086159A publication Critical patent/JP2016086159A/ja
Publication of JP2016086159A5 publication Critical patent/JP2016086159A5/ja
Application granted granted Critical
Publication of JP6826364B2 publication Critical patent/JP6826364B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】接着力が改善され、互いに異なる層間の熱膨張係数の差による応力による各層の破壊を防止することができ、増加した光反射度を有し、信頼性が向上した発光素子パッケージ及びそれを含む発光装置を提供する。【解決手段】実施例の発光素子パッケージは、基板と、基板の下に配置され、第1導電型半導体層、活性層、及び第2導電型半導体層を含む発光構造物と、第2導電型半導体層及び活性層を貫通して第1導電型半導体層に接触する第1電極と、第2導電型半導体層と接触するコンタクト層と、第2導電型半導体層と第1電極との間及び活性層と第1電極との間に配置され、コンタクト層の側部及び上部をキャッピングする第1絶縁層と、第1絶縁層を貫通してコンタクト層と接触する第2電極とを含む。【選択図】図2

Description

実施例は、発光素子パッケージ及びそれを含む発光装置に関する。
発光ダイオード(LED:Light Emitting Diode)は、化合物半導体の特性を用いて電気を赤外線または光に変換させて信号をやり取りしたり、光源として使用される半導体素子の一種である。
III−V族窒化物半導体(group III−V nitride semiconductor)は、物理的及び化学的特性により、発光ダイオード(LED)またはレーザーダイオード(LD:Laser Diode)などの発光素子の核心素材として脚光を浴びている。
このような発光ダイオードは、白熱灯と蛍光灯などの既存の照明器具に使用される水銀(Hg)のような環境有害物質が含まれていないので環境性に優れ、長寿命及び低電力消費特性などのような利点があるので、既存の光源を代替している。
一方、既存の発光素子パッケージは、互いに異なる熱膨張係数を有する複数の層が積層された構造を有しており、このような熱膨張係数の差により発光素子パッケージが破壊され得るという問題がある。
実施例は、接着力が改善され、互いに異なる層間の熱膨張係数の差による応力による各層の破壊を防止することができ、増加した光反射度を有し、信頼性が向上した発光素子パッケージ及びそれを含む発光装置を提供する。
一実施例による発光素子パッケージは、基板と;前記基板の下に配置され、第1導電型半導体層、活性層、及び第2導電型半導体層を含む発光構造物と;前記第2導電型半導体層及び前記活性層を貫通して前記第1導電型半導体層に接触する第1電極と;前記第2導電型半導体層と接触するコンタクト層と;前記第2導電型半導体層と前記第1電極との間及び前記活性層と前記第1電極との間に配置され、前記コンタクト層の側部及び上部をキャッピングする第1絶縁層と;前記第1絶縁層を貫通して前記コンタクト層と接触する第2電極とを含むことができる。
例えば、前記コンタクト層は反射物質を含むことができる。前記コンタクト層は、反射層;及び前記反射層と前記第2導電型半導体層との間に配置された透明電極を含むことができる。前記反射層は銀(Ag)を含むことができる。
例えば、前記第1電極は、前記第2導電型半導体層と前記活性層を貫通して前記第1導電型半導体層に接触する金属層;及び前記金属層と接触するボンディングパッドを含むことができる。前記第1絶縁層と前記金属層を囲むように配置された第2絶縁層をさらに含み、前記第2電極は、前記第1及び第2絶縁層と前記金属層を貫通して前記コンタクト層と接触することができる。
例えば、前記第1絶縁層は、少なくとも2つの多層を含むことができる。前記第1絶縁層は、前記少なくとも2つの多層が繰り返された構造を有することができる。前記少なくとも2つの多層は、熱膨張係数が互いに異なる物質からなることができる。前記少なくとも2つの多層のそれぞれは、SiO、TiO、ZrO、Si、Al、またはMgFのうちの少なくとも1つを含むことができる。
例えば、前記基板の第1熱膨張係数と、前記少なくとも2つの多層の体積熱膨張係数の平均値との差は±3x10−6/K以上であってもよい。また、前記基板の第1熱膨張係数と、前記少なくとも2つの多層の体積熱膨張係数の平均値との差は±4x10−6/K以下であってもよい。
または、例えば、前記基板はサファイアを含み、前記基板の第1熱膨張係数と、前記少なくとも2つの多層の体積熱膨張係数の平均値との差は±2.5x10−6/K〜±12.5x10−6/Kであってもよい。
例えば、前記基板はサファイアを含み、前記基板の第1熱膨張係数と、前記少なくとも2つの多層の体積熱膨張係数の平均値との差は±5x10−6/K以下であってもよい。
例えば、前記基板と前記発光構造物の体積熱膨張係数の平均値と、前記少なくとも2つの多層の体積熱膨張係数の平均値との差は±3x10−6/K〜±4x10−6/K以下であってもよい。
例えば、前記少なくとも2つの多層の厚さは互いに異なっていてもよい。
例えば、前記第1絶縁層は分散ブラッグ反射層を含むことができる。
例えば、前記発光素子パッケージは、互いに電気的に分離された第1及び第2リードフレーム;前記第1電極と前記第1リードフレームとの間に配置された第1ソルダ部;及び前記第2電極と前記第2リードフレームとの間に配置された第2ソルダ部をさらに含むことができる。
例えば、前記第1絶縁層は、0.5μm〜10μmの厚さを有することができる。
他の実施例による発光装置は前記発光素子パッケージを含むことができる。
実施例に係る発光素子パッケージは、基板と第1絶縁層との熱膨張係数の差を減少させることで、フリップチップボンディングした後の残留応力による第1絶縁層の破壊を防止することができ、金属剥離現象が改善され、第2コンタクト層に含まれた反射層と透明電極との境界でのピーリング(peeling)を防止することができ、反射層に含まれた金属のマイグレーション(migration)を防止することができ、発光構造物と第1絶縁層との接着力を強化することができ、第2コンタクト層に含まれた反射層によって、光を反射できない領域での光反射度を増加させることができ、第2コンタクト層の角部の段差部分にクラックが発生するとしても、これによる悪影響を効果的に防止することができる。
下記の図面を参照して実施形態について詳細に説明する。ただし、図面中、同一の構成要素には同一の参照符号を付する。
実施例に係る発光素子パッケージの斜視図である。 図1に示された発光素子パッケージを切開した断面図である。 図2に示された‘A’部分を拡大図示した断面図である。 他の実施例に係る発光素子パッケージの断面図である。 図4に示された発光素子パッケージの局部的な平面図である。 図5に示された‘B’部分を拡大図示した平面図である。 比較例に係る発光素子パッケージの平面写真である。
以下、本発明を具体的に説明するために実施例を挙げて説明し、発明に対する理解を助けるために、添付の図面を参照して詳細に説明する。しかし、本発明に係る実施例は、様々な形態に変形可能であり、本発明の範囲が、以下に詳述する実施例に限定されるものと解釈されてはならない。本発明の実施例は、当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
また、以下で使用される「第1」及び「第2」、「上部」及び「下部」などのような関係的用語は、かかる実体または要素間のいかなる物理的又は論理的関係、または順序を必ず要求したり、内包したりすることなく、ある一つの実体または要素を他の実体または要素と区別するためにのみ用いることもできる。
図1は、実施例に係る発光素子パッケージ100Aの斜視図を示し、図2は、図1に示された発光素子パッケージ100Aを切開した断面図を示す。すなわち、図2は、図1に示された発光素子パッケージ100Aをz軸と平行な方向に切開して+x軸方向から見た断面図に該当する。
図1に示された発光素子パッケージ100Aは、パッケージボディー110、第1及び第2リードフレーム(lead frame)122、124、絶縁部126、第1及び第2ソルダ(solder)部132、134、第1及び第2パッド(pad)142、144、発光素子K、及びモールディング部材190を含むことができる。
パッケージボディー110は、キャビティC(Cavity)を形成することができる。例えば、図1及び図2に示したように、パッケージボディー110は、第1及び第2リードフレーム122、124と共にキャビティCを形成することができる。すなわち、キャビティCは、パッケージボディー110の側面112と第1及び第2リードフレーム122、124の各上部面122A、124Aによって定義され得る。しかし、実施例はこれに限定されない。他の実施例によれば、図1及び図2に示したものとは異なり、パッケージボディー110のみでキャビティCを形成してもよい。または、上部面が平坦なパッケージボディー110上に隔壁(barrier wall)(図示せず)が配置され、隔壁及びパッケージボディー110の上部面によってキャビティが定義されてもよい。パッケージボディー110は、EMC(Epoxy Molding Compound)などで具現されてもよいが、実施例は、パッケージボディー110の材質に限定されない。
第1及び第2リードフレーム122、124は、発光構造物170の厚さ方向と垂直な方向であるy軸方向に互いに離隔して配置されてもよい。第1及び第2リードフレーム122、124のそれぞれは、導電型物質、例えば、金属からなることができ、実施例は、第1及び第2リードフレーム122、124のそれぞれの物質の種類に限定されない。第1及び第2リードフレーム122、124を電気的に分離させるために、第1及び第2リードフレーム122、124の間には絶縁部126が配置されてもよい。
また、パッケージボディー110が導電型物質、例えば、金属物質からなる場合、第1及び第2リードフレーム122、124はパッケージボディー110の一部であってもよい。この場合にも、第1及び第2リードフレーム122、124を形成するパッケージボディー110は、絶縁部126によって互いに電気的に分離され得る。
第1ソルダ部132は、第1リードフレーム122と第1パッド142との間に配置され、これら122、142を互いに電気的に接続させ、第2ソルダ部134は、第2リードフレーム124と第2パッド144との間に配置され、これら124、144を互いに電気的に接続させることができる。第1及び第2ソルダ部132、134のそれぞれは、ソルダペースト(solder paste)またはソルダボール(solder ball)であってもよい。
前述した第1及び第2ソルダ部132、134は、第1及び第2パッド142、144を介して、発光素子Kの第1及び第2導電型半導体層172、176を第1及び第2リードフレーム122、124にそれぞれ電気的に接続させることで、ワイヤの必要性をなくすことができる。しかし、他の実施例によれば、ワイヤを用いて第1及び第2導電型半導体層172、176を第1及び第2リードフレーム122、124にそれぞれ接続させることもできる。
一方、発光素子Kは、キャビティCの内部に配置することができる。発光素子Kは、下部K1と上部K2とに区分することができる。発光素子Kの下部K1は、第1絶縁層152、154、156、第1コンタクト層162及び第2コンタクト層164を含み、発光素子Kの上部K2は、発光構造物170及び基板180Aを含むことができる。
基板180Aの下に発光構造物170を配置することができる。基板180Aは、導電型物質または非導電型物質を含むことができる。例えば、基板180Aは、サファイア(Al)、GaN、SiC、ZnO、GaP、InP、Ga、GaAs及びSiのうちの少なくとも1つを含むことができるが、実施例は基板180Aの物質に限定されない。
基板180Aと発光構造物170との熱膨張係数(CTE:Coefficient of Thermal Expansion)の差及び格子不整合を改善するために、これら180A、170の間にバッファ層(又は、転移層)(図示せず)がさらに配置されてもよい。バッファ層は、例えば、Al、In、N及びGaで構成される群から選択される少なくとも1つの物質を含むことができるが、これに限定されない。また、バッファ層は、単層または多層構造を有してもよい。
発光構造物170は、第1導電型半導体層172、活性層174、及び第2導電型半導体層176を含むことができる。発光構造物170は、基板180Aと第1及び第2リードフレーム122、124との間に配置することができる。基板180Aから第1及び第2リードフレーム122、124の方向に、即ち、+z軸方向に第1導電型半導体層172、活性層174及び第2導電型半導体層176が順次積層されて形成され得る。
第1導電型半導体層172は、第1導電型ドーパントがドープされたIII−V族またはII−VI族などの化合物半導体で具現されてもよい。第1導電型半導体層172がn型半導体層である場合、第1導電型ドーパントは、n型ドーパントとして、Si、Ge、Sn、Se、Teを含むことができるが、これに限定されない。
例えば、第1導電型半導体層172は、基板180Aの下に配置され、AlInGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体物質を含むことができる。第1導電型半導体層172は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInN、AlGaAs、InGaAs、AlInGaAs、GaP、AlGaP、InGaP、AlInGaP、InPのいずれか1つ以上を含むことができる。
活性層174は、第1導電型半導体層172と第2導電型半導体層176との間に配置され、第1導電型半導体層172を介して注入される電子(又は、正孔)と第2導電型半導体層176を介して注入される正孔(又は、電子)とが互いに会って、活性層174をなす物質固有のエネルギーバンドによって決定されるエネルギーを有する光を放出する層である。活性層174は、単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸構造(MQW:Multi Quantum Well)、量子線(Quantum−Wire)構造、または量子点(Quantum Dot)構造のうちの少なくともいずれか1つで形成されてもよい。
活性層174の井戸層/障壁層は、InGaN/GaN、InGaN/InGaN、GaN/AlGaN、InAlGaN/GaN、GaAs(InGaAs)/AlGaAs、GaP(InGaP)/AlGaPのいずれか1つ以上のペア構造で形成されてもよいが、これに限定されない。井戸層は、障壁層のバンドギャップエネルギーよりも低いバンドギャップエネルギーを有する物質で形成することができる。
活性層174の上又は/及び下には、導電型クラッド層(図示せず)が形成されてもよい。導電型クラッド層は、活性層174の障壁層のバンドギャップエネルギーよりも高いバンドギャップエネルギーを有する半導体で形成することができる。例えば、導電型クラッド層は、GaN、AlGaN、InAlGaNまたは超格子構造などを含むことができる。また、導電型クラッド層は、n型またはp型にドープされてもよい。
実施例によれば、活性層174は、紫外線波長帯域の光を放出することができる。ここで、紫外線波長帯域とは、100nm〜400nmの波長帯域を意味する。特に、活性層174は、100nm〜280nmの波長帯域の光を放出することができる。しかし、実施例は、活性層174から放出される光の波長帯域に限定されない。
第2導電型半導体層176は、活性層174の下に配置され、半導体化合物で形成することができる。第2導電型半導体層176は、III−V族またはII−VI族などの化合物半導体で具現されてもよい。例えば、第2導電型半導体層176は、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体物質を含むことができる。第2導電型半導体層176には第2導電型ドーパントがドープされてもよい。第2導電型半導体層176がp型半導体層である場合、第2導電型ドーパントは、p型ドーパントとして、Mg、Zn、Ca、Sr、Baなどを含むことができる。
第1導電型半導体層172はn型半導体層として、第2導電型半導体層176はp型半導体層として具現することができる。または、第1導電型半導体層172はp型半導体層として、第2導電型半導体層176はn型半導体層として具現することもできる。
発光構造物170は、n−p接合構造、p−n接合構造、n−p−n接合構造、p−n−p接合構造のいずれか1つの構造で具現することができる。
図1及び図2に例示された発光素子パッケージ100Aは、フリップチップボンディング(flip chip bonding)構造であるので、活性層174から放出された光は、第1コンタクト層162、第1導電型半導体層172及び基板180Aを介して出射され得る。そのために、第1コンタクト層162、第1導電型半導体層172及び基板180Aは、光透過性を有する物質からなることができる。このとき、第2導電型半導体層176及び第2コンタクト層164は、光透過性や非透過性を有する物質、または反射性を有する物質からなってもよいが、実施例は、特定の物質に限定されない。第1及び第2コンタクト層162、164のそれぞれの材質については詳細に後述する。
第1コンタクト層162は、第1導電型半導体層172と第1パッド142との間に配置され、第1パッド142と第1導電型半導体層172を電気的に互いに接続させることができる。第1コンタクト層162は、オーミック接触する物質を含んでオーミックの役割を果たすことによって、別途のオーミック層(図示せず)を配置しなくてもよく、別途のオーミック層が第1コンタクト層162の上又は下に配置されてもよい。
第2コンタクト層164は、第2導電型半導体層176と第2パッド144との間に配置され、第2パッド144と第2導電型半導体層176を電気的に互いに接続させることができる。そのために、図示のように、第2コンタクト層164は第2導電型半導体層176と接触し得る。
第1及び第2コンタクト層162、164のそれぞれは、活性層174から放出された光を吸収せずに反射させたり透過させたりすることができ、第1及び第2導電型半導体層172、176の上に良質に成長することができれば、いかなる物質で形成されてもよい。例えば、第1及び第2コンタクト層162、164のそれぞれは金属で形成することができ、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及びこれらの選択的な組み合わせからなることができる。
図3は、図2に示された‘A’部分を拡大図示した断面図を示す。
第2コンタクト層164は反射物質を含むことができる。例えば、図3を参照すると、第2コンタクト層164は、透明電極164−1及び反射層164−2を含むことができる。
反射層164−2は、銀(Ag)のような反射物質からなることができる。
透明電極164−1は、反射層164−2と第2導電型半導体層176との間に配置され、反射層164−2は、透明電極164−1の下に配置されてもよい。透明電極164−1は、透明伝導性酸化膜(TCO:Transparent Conductive Oxide)であってもよい。例えば、透明電極164−1は、ITO(indium tin oxide)、IZO(indium zinc oxide)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、及びNi/IrOx/Au/ITOのうちの少なくとも1つを含むことができ、このような材料に限定されない。
第2コンタクト層164は、オーミック特性を有することができ、第2導電型半導体層176とオーミック接触する物質を含むことができる。もし、第2コンタクト層164がオーミックの役割を果たす場合、別途のオーミック層(図示せず)は形成しなくてもよい。
一方、第1パッド142は、第1ソルダ部132と第1導電型半導体層172との間に配置され、第1導電型半導体層172と第1ソルダ部132を電気的に接続させることができる。図1及び図2に示されたように、第1パッド142は、第2導電型半導体層176及び活性層174を貫通して第1導電型半導体層172と電気的に接続される貫通電極の形態を含むことができるが、実施例はこれに限定されない。すなわち、他の実施例によれば、図示されてはいないが、第1パッド142は、第2導電型半導体層176及び活性層174を迂回して第1導電型半導体層172と電気的に接続されてもよい。このように、第1パッド142は第1電極の役割を果たすことができる。
第2パッド144は、第2ソルダ部134と第2導電型半導体層176との間に配置され、第2導電型半導体層176と第2ソルダ部134を電気的に接続させることができる。このとき、第2パッド144は、第1絶縁層154、156を貫通して第2コンタクト層164に接触する貫通電極の形態を含むことができるが、実施例はこれに限定されない。すなわち、他の実施例によれば、第2パッド144は、第1絶縁層154、156を貫通せずに第2コンタクト層164に接続されてもよい。このように、第2パッド144は第2電極の役割を果たすことができる。
第1及び第2パッド142、144のそれぞれは電極用物質を含むことができる。
一方、第1絶縁層152、154は、第2導電型半導体層176と第1パッド142との間に配置され、第2導電型半導体層176と第1パッド142を電気的に絶縁させることができる。また、第1絶縁層152、154は、活性層174と第1パッド142との間に配置され、活性層174と第1パッド142を電気的に絶縁させることができる。このとき、第1絶縁層152は、第2コンタクト層164の側部と上部をキャッピング(capping)するように配置され得る。
実施例によれば、第1絶縁層152、154、156は、少なくとも2つの多層を含むことができる。例えば、図3に示されたように、第1絶縁層154は、2つの第1−1及び第1−2絶縁層154−1、154−2を含むことができる。
または、第1絶縁層152、154、156は、少なくとも2つの多層が繰り返された構造を有してもよい。例えば、第1絶縁層154は、図3に示された第1−1及び第1−2絶縁層154−1、154−2が繰り返し積層された構造を有してもよい。
このとき、第1絶縁層152、154、156をなす少なくとも2つの多層は、熱膨張係数(CTE)が互いに異なる物質からなることができる。図3を参照すると、第1−1絶縁層154−1の熱膨張係数と第1−2絶縁層154−2の熱膨張係数は互いに異なっていてもよい。
第1絶縁層152、154、156をなす少なくとも2つの多層のそれぞれは、SiO、TiO、ZrO、Si、Al、またはMgFのうちの少なくとも1つを含むことができる。ここで、SiO、TiO、ZrO、Si、Al、及びMgFの熱膨張係数(CTE)は、それぞれ、0.55x10−6/K、9x10−6/K、8.5x10−6/K、2.5x10−6/K、7.5x10−6/K、及び10〜15x10−6/Kであってもよい。
このとき、基板180Aの第1熱膨張係数と、第1絶縁層152、154、156をなす少なくとも2つの多層の体積熱膨張係数の平均値(CTEAVE)(以下、‘第1平均値’という)との差が±3x10−6/Kより小さいか、または±9x10−6/Kより大きい場合、第1絶縁層152、154、156を破壊する程度の残留応力が存在する可能性がある。したがって、基板180Aの第1熱膨張係数と第1平均値との差は、±3x10−6/K〜±9x10−6/K以下、例えば、±4x10−6/K以下であってもよいが、実施例はこれに限定されない。
または、基板180Aがサファイアである場合、基板180Aの第1熱膨張係数と第1平均値との差は、±2.5x10−6/K〜±12.5x10−6/K、例えば、±5x10−6/K以下であってもよい。
一般に、第1及び第2物質の体積熱膨張係数の平均値(CTEAVG)は、次の数式1のように表すことができる。
Figure 2016086159
ここで、V1は第1物質の体積を示し、V2は第2物質の体積を示し、CTE1は第1物質のCTEを示し、CTE2は第2物質のCTEを示す。
また、発光素子Kの上部K2の体積熱膨張係数の平均値(以下、‘第2平均値’という)と第1平均値との差は、±3x10−6/K〜±9x10−6/K以下、例えば、±4x10−6/K以下であってもよいが、実施例はこれに限定されない。
もし、基板180Aがサファイアからなり、発光構造物170がGaNからなり、第2コンタクト層164の反射層が銀(Ag)からなるとき、第1絶縁層152、154、156が単一層からなる場合(以下、‘比較例’という)と、第1絶縁層152、154、156が実施例のように多層からなる第1及び第2実施例による場合において、熱膨張係数(又は、第1及び第2平均値)間の差は、次の表1の通りである。
Figure 2016086159
ここで、CTE及びCTEAVGのそれぞれの単位は10−6/Kであり、第1及び第2実施例において第1絶縁層152、154、156の3.9及び5.5は第1平均値(CTEAVG)を示す。
表1を参照すると、比較例の場合、基板180AのCTE(=7.5x10−6/K)と第1絶縁層のCTE(=0.55x10−6/K)との差は、4x10−6/Kより大きい。一方、第1及び第2実施例の場合、基板180AのCTE(=7.5x10−6/K)と第1平均値(CTEAVG)(=3.9x10−6/Kまたは5.5x10−6/K)との差は、4x10−6/K以下であることがわかる。また、比較例の場合、第2平均値(CTEAVG)(=7.4x10−6/K)と第1絶縁層のCTE(=0.55x10−6/K)との差は、4x10−6/Kより大きい。一方、第1及び第2実施例の場合、第2平均値(CTEAVG)(=7.4x10−6/K)と第1平均値(CTEAVG)(=3.9x10−6/Kまたは5.5x10−6/K)との差は、4x10−6/K以下であることがわかる。
また、数式1及び図3を参照すると、第1絶縁層154をなす複数の層154−1、154−2の第1及び第2厚さt1、t2を調節することで、第1平均値を調整できることがわかる。すなわち、x軸とy軸に平行な平面の大きさが互いに同一であるとするとき、第1−1絶縁層154−1の体積と第1−2絶縁層154−2の体積は、第1及び第2厚さt1、t2によって変わり得るからである。
また、第1絶縁層152、154、156をなす少なくとも2つの多層の厚さは互いに異なっていてもよい。例えば、図3を参照すると、第1−1絶縁層154−1の第1厚さt1と第1−2絶縁層154−2の第2厚さt2は互いに異なっていてもよい。
また、図3に例示されたように、第1−1絶縁層154−1が第2導電型半導体層176の上部と垂直方向であるz軸方向にオーバーラップされる幅Wは、工程マージンを考慮するとき、約3μm程度であってもよいが、実施例はこれに限定されない。
また、第1絶縁層152、154、156は、分散ブラッグ反射層(DBR:Distributed Bragg Reflector)として具現することができる。この場合、分散ブラッグ反射層は、絶縁機能または反射機能を行うことができる。
分散ブラッグ反射層は、屈折率が互いに異なる第1層及び第2層が交互に少なくとも1回以上積層された構造であってもよい。分散ブラッグ反射層のそれぞれは電気絶縁物質であってもよい。例えば、第1層はTiOのような第1誘電体層であり、第2層はSiOのような第2誘電体層を含むことができる。例えば、分散ブラッグ反射層は、TiO/SiO層が少なくとも1回以上積層された構造であってもよい。第1層及び第2層のそれぞれの厚さはλ/4であり、λは、発光セルで発生する光の波長であり得る。
また、第1絶縁層152、154、156の総厚さ(例えば、T)が0.5μmより小さいと、第1絶縁層152、154、156は絶縁機能を行うことができないこともある。また、第1絶縁層152、154、156の総厚さ(例えば、T)が10μmより大きいと、工程上、困難が伴われ得る。したがって、第1絶縁層152、154、156の総厚さ(例えば、T)は0.5μm〜10μm、例えば、1μm〜3μmであってもよい。
図4は、他の実施例に係る発光素子パッケージ100Bの断面図を示し、図5は、図4に示された発光素子パッケージ100Bの局部的な平面図を示す。特に、図5は、金属層146、148を蒸着した後、+z軸から見た平面図を示す。図6は、図5に示された‘B’部分を拡大図示した平面図である。図6において、参照符号140は第1又は第2パッド142、144を示し、150は第1絶縁層152、154、156を示し、‘H’は、第2導電型半導体層176と活性層174と第1導電型半導体層172の一部を貫通した金属層146を示す。
ここで、第1絶縁層150、152、154、156、第2コンタクト層164、金属層146、148及び第2絶縁層158は、図1に示された発光素子Kの下部K1に該当し、基板180Bと発光構造物170は、図1に示された発光素子Kの上部K2に該当し得る。ここで、発光素子パッケージ100Bは、図2に示された第1コンタクト層162を含んでいないことが示されているが、他の実施例によれば、発光素子パッケージ100Bは、図2に示されたような姿で配置された第1コンタクト層162を含むこともできる。
図2に示された発光素子パッケージ100Aとは異なり、図4に示された発光素子パッケージ100Bの第1電極は金属層146、148とボンディングパッド142を含むことができる。金属層146は、第2導電型半導体層176と活性層174と第1導電型半導体層172の一部を貫通して第1導電型半導体層172に電気的に接続可能である。このとき、金属層146、148は、第1絶縁層152、154、156によって第2導電型半導体層176及び活性層174と電気的に分離され得る。
また、図4に示された発光素子パッケージ100Bは第2絶縁層158をさらに含むことができる。第2絶縁層158は、第1絶縁層152、154、156と金属層146を囲むように配置することができる。この場合、ボンディングパッド142は、第2絶縁層158を貫通して金属層146と電気的に接続(又は、接触)可能であり、第2電極に該当する第2パッド144は、第1及び第2絶縁層154、156、158と金属層146、148を貫通して、第2コンタクト層164と電気的に接続(又は、接触)可能である。
便宜上、図4において、ボンディングパッド142と第2パッド144は、図1及び図2に示された第1及び第2パッド142、144と同一の参照符号を使用した。なぜなら、金属層146を介して第1導電型半導体層172と電気的に接続されることを除外すれば、図4に示されたボンディングパッド142は、図1及び図2に示された第1パッド142と同一であるからである。また、第1絶縁層154、156だけでなく第2絶縁層158及び金属層146、148を貫通して第2コンタクト層164に電気的に接続されることを除外すれば、図4に示された第2パッド144は、図1及び図2に示された第2パッド144と同一であるからである。
また、図4に示された基板180Bは、図2に示された基板180Aと違ってパターン(pattern)182を含むことができる。ここで、パターン182は、活性層174から放出された光が発光素子パッケージ100Bから脱出することを助けられるように様々な断面形状を有することができる。例えば、基板180Bは、PSS(Patterned Sapphire Substrate)であってもよい。図2に示された基板180Aもパターン182を有することができることは勿論である。
前述した差異点を除外すれば、図4及び図5に示された発光素子パッケージ100Bは、図1及び図2に示された発光素子パッケージ100Aと同一であるので、同一の参照符号を使用し、重複する説明を省略する。
図7は、比較例による発光素子パッケージの平面写真を示す。
比較例による発光素子パッケージの場合、前述した図1、図2、図4及び図5に示された実施例による発光素子パッケージ100A、100Bに示された第1絶縁層152、154、156が単一層からなっている。したがって、比較例による発光素子パッケージの場合、フリップチップボンディング過程後の残留応力によって単一層である第1絶縁層が破壊されることがある。この場合、第1絶縁層152、154、156が破壊されることによって、図7に例示されたように第2導電型半導体層176が露出し得る。
単一層である第1絶縁層が破壊される理由は、図1及び図2を参照すると、第1絶縁層152、154、156のそれぞれは低い熱膨張係数を有する反面、第1絶縁層152、154、156の上と下に配置された第2コンタクト層164と第2パッド144は高い熱膨張係数を有するからである。一般に、金(Au)のような金属からなる第2コンタクト層164及び第2パッド144の熱膨張係数は14.16x10−6/Kと相対的に高い反面、第1絶縁層152、154、156がSiOのような絶縁物質の単一層からなる場合、第1絶縁層152、154、156は0.5x10−6/Kの相対的に低い熱膨張係数を有するからである。
これを考慮して、実施例による発光素子パッケージ100A、100Bにおける第1絶縁層152、154、156は、少なくとも2つの多層構造を有するので、比較例のように単一層構造である場合より高い熱膨張係数を有することによって、フリップチップボンディング過程後の残留応力によって破壊されない。第1絶縁層152、154、156に含まれる多層構造において、層数が多いほど第1絶縁層152、154、156による第1平均値はさらに増加し得る。したがって、発光素子パッケージ100A、100Bの信頼性を改善することができる。
また、前述したように、第1絶縁層152、154、156がDBR構造を有する場合、DBRは光を反射させることができるので、第2コンタクト層164が存在しない領域での光反射度をDBRによって改善することができる。
また、図3に示された前述した第2コンタクト層164が、ITOからなる透明電極164−1及び銀(Ag)からなる反射層164−2で具現された場合、銀(Ag)が、反射度に優れるが、接着(adhesion)特性が劣悪である。この場合、発光素子Kをパッケージボディー110にボンディングするとき、熱膨張係数の差により、図3に例示されたITO164−1と反射層164−2との境界面で金属(例、銀(Ag))の剥離が発生することがある。したがって、実施例によれば、第1絶縁層150、152、154、156をPECVD(Plasma−Enhanced Chemical Vapor Deposition)法などにより製造して、第2コンタクト層164をキャッピングするように配置することによって、前述した金属剥離現象を改善することができ、脆弱な銀の接着特性が改善されてピーリング(peeling)を防止することができる。
また、第1絶縁層150、152、154、156をIAD(Ion Assisted Deposition)法により製造する場合、IAD薄膜の高密度特性によって、反射層164−2である銀(Ag)のマイグレーションが防止され、発光構造物170と第1絶縁層152、154、156との境界面での接着力が向上することができる。
また、第1絶縁層152、154、156を多層構造で形成する場合、図3に示されたように、第2コンタクト層164の角部において段差部分でクラックが発生するとしても、第1絶縁層150、152、154、156が多層であるので、クラックによる悪影響を効果的に防止することができる。
一方、図2及び図4を再び参照すると、発光素子パッケージ100A、100Bのモールディング部材190は、発光素子Kを包囲して保護することができる。モールディング部材190は、例えば、シリコン(Si)で具現することができ、蛍光体を含むので、発光素子Kから放出された光の波長を変化させることができる。蛍光体には、発光素子Kから発生した光を白色光に変換させることができるYAG系、TAG系、Silicate系、Sulfide系またはNitride系のいずれか1つの波長変換手段である蛍光物質が含まれてもよいが、実施例は蛍光体の種類に限定されない。
YAG及びTAG系蛍光物質としては、(Y,Tb,Lu,Sc,La,Gd,Sm)3(Al,Ga,In,Si,Fe)5(O,S)12:Ceから選択して使用可能であり、Silicate系蛍光物質としては、(Sr,Ba,Ca,Mg)2SiO4:(Eu,F,Cl)から選択して使用可能である。
また、Sulfide系蛍光物質としては、(Ca,Sr)S:Eu、(Sr,Ca,Ba)(Al,Ga)2S4:Euから選択して使用可能であり、Nitride系蛍光体は、(Sr,Ca,Si,Al,O)N:Eu(例、CaAlSiN4:Eu β−SiAlON:Eu)またはCa−α SiAlON:Eu系である(Cax,My)(Si,Al)12(O,N)16、ここで、Mは、Eu、Tb、YbまたはErのうちの少なくとも1つの物質であり、0.05<x+y<0.3、0.02<x<0.27及び0.03<y<0.3、蛍光体成分から選択して使用することができる。
赤色蛍光体としては、N(例、CaAlSiN3:Eu)を含む窒化物(Nitride)系蛍光体を使用することができる。このような窒化物系赤色蛍光体は、硫化物(Sulfide)系蛍光体よりも熱、水分などの外部環境に対する信頼性に優れているだけでなく、変色のおそれが低い。
前述した図1乃至図6に示された実施例による発光素子パッケージ100A、100Bはフリップチップボンディング構造を有するが、実施例はこれに限定されない。すなわち、他の実施例によれば、垂直型ボンディング構造を有する発光素子パッケージにも本発明は適用され得る。
実施例に係る発光素子パッケージは、複数個が基板上にアレイされてもよく、発光素子パッケージの光経路上に、光学部材である導光板、プリズムシート、拡散シートなどが配置されてもよい。このような発光素子パッケージ、基板、光学部材は、バックライトユニットとして機能することができる。
また、実施例に係る発光素子パッケージは、表示装置、指示装置、照明装置などのような発光装置に含まれてもよい。
ここで、表示装置は、ボトムカバーと、ボトムカバー上に配置される反射板と、光を放出する発光モジュールと、反射板の前方に配置され、発光モジュールから発散される光を前方に案内する導光板と、導光板の前方に配置されるプリズムシートを含む光学シートと、光学シートの前方に配置されるディスプレイパネルと、ディスプレイパネルと接続され、ディスプレイパネルに画像信号を供給する画像信号出力回路と、ディスプレイパネルの前方に配置されるカラーフィルターとを含むことができる。ここで、ボトムカバー、反射板、発光モジュール、導光板、及び光学シートはバックライトユニット(Backlight Unit)をなすことができる。
また、照明装置は、基板と実施例に係る発光素子パッケージを含む光源モジュール、光源モジュールの熱を発散させる放熱体、及び外部から提供された電気的信号を処理又は変換して光源モジュールに提供する電源提供部を含むことができる。例えば、照明装置は、ランプ、ヘッドランプ、または街灯を含むことができる。
ヘッドランプは、基板上に配置される発光素子パッケージを含む発光モジュール、発光モジュールから照射される光を一定の方向、例えば、前方に反射させるリフレクタ(reflector)、リフレクタによって反射される光を前方に屈折させるレンズ、及びリフレクタによって反射されてレンズに向かう光の一部分を遮断又は反射し、設計者の所望の配光パターンをなすようにするシェード(shade)を含むことができる。
実施例に係る発光素子パッケージは、基板と第1絶縁層との熱膨張係数の差を減少させることで、フリップチップボンディングした後の残留応力による第1絶縁層の破壊を防止することができ、金属剥離現象が改善され、第2コンタクト層に含まれた反射層と透明電極との境界でのピーリング(peeling)を防止することができ、反射層に含まれた金属のマイグレーション(migration)を防止することができ、発光構造物と第1絶縁層との接着力を強化することができ、第2コンタクト層に含まれた反射層によって、光を反射できない領域での光反射度を増加させることができ、第2コンタクト層の角部の段差部分にクラックが発生するとしても、これによる悪影響を効果的に防止することができる。
以上、実施例を中心に説明したが、これは単なる例示であり、本発明を限定するものではなく、本発明の属する分野における通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上に例示していない種々の変形及び応用が可能であるということが理解されるであろう。例えば、実施例に具体的に示した各構成要素は変形実施が可能である。そして、このような変形及び応用による差異点は、添付の特許請求の範囲で規定する本発明の範囲に含まれるものと解釈しなければならない。

Claims (20)

  1. 基板と、
    前記基板の下に配置され、第1導電型半導体層、活性層、及び第2導電型半導体層を含む発光構造物と、
    前記第2導電型半導体層及び前記活性層を貫通して前記第1導電型半導体層に接触する第1電極と、
    前記第2導電型半導体層と接触するコンタクト層と、
    前記第2導電型半導体層と前記第1電極との間及び前記活性層と前記第1電極との間に配置され、前記コンタクト層の側部及び上部をキャッピングする第1絶縁層と、
    前記第1絶縁層を貫通して前記コンタクト層と接触する第2電極とを含む、発光素子パッケージ。
  2. 前記コンタクト層は反射物質を含む、請求項1に記載の発光素子パッケージ。
  3. 前記コンタクト層は、
    反射層と、
    前記反射層と前記第2導電型半導体層との間に配置された透明電極とを含む、請求項1又は2に記載の発光素子パッケージ。
  4. 前記反射層は銀(Ag)を含む、請求項3に記載の発光素子パッケージ。
  5. 前記第1電極は、
    前記第2導電型半導体層及び前記活性層を貫通して前記第1導電型半導体層に接触する金属層と、
    前記金属層と接触するボンディングパッドとを含む、請求項1乃至4のいずれかに記載の発光素子パッケージ。
  6. 前記第1絶縁層と前記金属層を囲むように配置された第2絶縁層をさらに含み、
    前記第2電極は、前記第1及び第2絶縁層と前記金属層を貫通して前記コンタクト層と接触する、請求項5に記載の発光素子パッケージ。
  7. 前記第1絶縁層は、少なくとも2つの多層を含む、請求項1乃至6のいずれかに記載の発光素子パッケージ。
  8. 前記第1絶縁層は、前記少なくとも2つの多層が繰り返された構造を有する、請求項7に記載の発光素子パッケージ。
  9. 前記少なくとも2つの多層は、熱膨張係数が互いに異なる物質からなる、請求項7又は8に記載の発光素子パッケージ。
  10. 前記少なくとも2つの多層のそれぞれは、SiO、TiO、ZrO、Si、Al、またはMgFのうちの少なくとも1つを含む、請求項7乃至9のいずれかに記載の発光素子パッケージ。
  11. 前記基板の第1熱膨張係数と、前記少なくとも2つの多層の体積熱膨張係数の平均値との差は±3x10−6/K以上である、請求項7乃至10のいずれかに記載の発光素子パッケージ。
  12. 前記基板の第1熱膨張係数と、前記少なくとも2つの多層の体積熱膨張係数の平均値との差は±4x10−6/K以下である、請求項7乃至11のいずれかに記載の発光素子パッケージ。
  13. 前記基板はサファイアを含み、前記基板の第1熱膨張係数と、前記少なくとも2つの多層の体積熱膨張係数の平均値との差は±2.5x10−6/K〜±12.5x10−6/Kである、請求項7乃至12のいずれかに記載の発光素子パッケージ。
  14. 前記基板はサファイアを含み、前記基板の第1熱膨張係数と、前記少なくとも2つの多層の体積熱膨張係数の平均値との差は±5x10−6/K以下である、請求項7乃至13のいずれかに記載の発光素子パッケージ。
  15. 前記基板と前記発光構造物の体積熱膨張係数の平均値と、前記少なくとも2つの多層の体積熱膨張係数の平均値との差は±3x10−6/K〜±4x10−6/K以下である、請求項7乃至14のいずれかに記載の発光素子パッケージ。
  16. 前記少なくとも2つの多層の厚さは互いに異なる、請求項7乃至15のいずれかに記載の発光素子パッケージ。
  17. 前記第1絶縁層は分散ブラッグ反射層を含む、請求項3乃至16のいずれかに記載の発光素子パッケージ。
  18. 前記発光素子パッケージは、
    互いに電気的に分離された第1及び第2リードフレームと、
    前記第1電極と前記第1リードフレームとの間に配置された第1ソルダ部と、
    前記第2電極と前記第2リードフレームとの間に配置された第2ソルダ部とをさらに含む、請求項1乃至17のいずれかに記載の発光素子パッケージ。
  19. 前記第1絶縁層は、0.5μm〜10μmの厚さを有する、請求項1乃至18のいずれかに記載の発光素子パッケージ。
  20. 請求項1乃至19のいずれかに記載の前記発光素子パッケージを含む、発光装置。
JP2015200947A 2014-10-27 2015-10-09 発光素子パッケージ及びそれを含む発光装置 Active JP6826364B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140145830A KR101719628B1 (ko) 2014-10-27 2014-10-27 발광 소자 패키지
KR10-2014-0145830 2014-10-27

Publications (3)

Publication Number Publication Date
JP2016086159A true JP2016086159A (ja) 2016-05-19
JP2016086159A5 JP2016086159A5 (ja) 2018-11-15
JP6826364B2 JP6826364B2 (ja) 2021-02-03

Family

ID=54288728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015200947A Active JP6826364B2 (ja) 2014-10-27 2015-10-09 発光素子パッケージ及びそれを含む発光装置

Country Status (5)

Country Link
US (1) US9559264B2 (ja)
EP (1) EP3016152B1 (ja)
JP (1) JP6826364B2 (ja)
KR (1) KR101719628B1 (ja)
CN (1) CN105552189A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200099821A (ko) * 2019-02-15 2020-08-25 엘지이노텍 주식회사 반도체 소자

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566579A (zh) * 2016-07-05 2022-05-31 苏州乐琻半导体有限公司 半导体元件
KR102372023B1 (ko) * 2017-06-05 2022-03-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102543183B1 (ko) 2018-01-26 2023-06-14 삼성전자주식회사 반도체 발광소자
WO2021046685A1 (zh) * 2019-09-09 2021-03-18 重庆康佳光电技术研究院有限公司 一种led芯片、led、数组及led的封装方法
KR20220138926A (ko) * 2021-04-06 2022-10-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187771A (ja) * 1997-09-11 1999-03-30 Nichia Chem Ind Ltd 窒化物半導体素子
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012124429A (ja) * 2010-12-10 2012-06-28 Rohm Co Ltd 発光素子、発光素子ユニット、発光素子パッケージおよび発光素子の製造方法
KR20120136814A (ko) * 2011-06-10 2012-12-20 엘지이노텍 주식회사 발광 소자 패키지
CN103367618A (zh) * 2013-07-19 2013-10-23 李刚 带光反射层的半导体发光芯片
CN103811631A (zh) * 2012-11-05 2014-05-21 铼钻科技股份有限公司 芯片倒装式发光二极管封装模块及其制法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050041536A (ko) * 2003-10-31 2005-05-04 엘지이노텍 주식회사 발광소자
KR101007077B1 (ko) * 2009-11-06 2011-01-10 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 그 제조방법
TWI531088B (zh) * 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
KR20110135103A (ko) * 2010-06-10 2011-12-16 에스티에스반도체통신 주식회사 반도체 발광 소자 및 그 제조 방법
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
KR20130024089A (ko) * 2011-08-30 2013-03-08 엘지이노텍 주식회사 발광소자
KR101654339B1 (ko) 2011-10-28 2016-09-06 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
DE102012101889A1 (de) * 2012-03-06 2013-09-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6100598B2 (ja) * 2013-04-25 2017-03-22 スタンレー電気株式会社 半導体発光素子及び半導体発光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187771A (ja) * 1997-09-11 1999-03-30 Nichia Chem Ind Ltd 窒化物半導体素子
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012124429A (ja) * 2010-12-10 2012-06-28 Rohm Co Ltd 発光素子、発光素子ユニット、発光素子パッケージおよび発光素子の製造方法
KR20120136814A (ko) * 2011-06-10 2012-12-20 엘지이노텍 주식회사 발광 소자 패키지
CN103811631A (zh) * 2012-11-05 2014-05-21 铼钻科技股份有限公司 芯片倒装式发光二极管封装模块及其制法
CN103367618A (zh) * 2013-07-19 2013-10-23 李刚 带光反射层的半导体发光芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200099821A (ko) * 2019-02-15 2020-08-25 엘지이노텍 주식회사 반도체 소자
KR102621240B1 (ko) 2019-02-15 2024-01-05 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자

Also Published As

Publication number Publication date
CN105552189A (zh) 2016-05-04
EP3016152A1 (en) 2016-05-04
US20160118543A1 (en) 2016-04-28
EP3016152B1 (en) 2019-05-15
JP6826364B2 (ja) 2021-02-03
KR20160049252A (ko) 2016-05-09
US9559264B2 (en) 2017-01-31
KR101719628B1 (ko) 2017-03-24

Similar Documents

Publication Publication Date Title
KR102402260B1 (ko) 발광 소자 패키지
JP2016082231A (ja) 発光素子パッケージ及びそれを含む照明装置
JP6796078B2 (ja) 発光素子及び発光素子パッケージ
JP6810927B2 (ja) 発光素子パッケージ及びこれを含む照明装置
JP6826364B2 (ja) 発光素子パッケージ及びそれを含む発光装置
US9786816B2 (en) Light emitting device, light emitting device package, and lighting apparatus including the package
KR20180023778A (ko) 발광 소자 패키지
JP6510763B2 (ja) 発光素子パッケージ
KR102464028B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
US10546986B2 (en) Light-emitting device package and light-emitting apparatus comprising same
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102302856B1 (ko) 발광 소자
KR102445547B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102087948B1 (ko) 발광 소자 패키지
KR20170034813A (ko) 발광 소자 패키지
KR102346157B1 (ko) 발광 소자 패키지
KR20160118039A (ko) 발광 소자 및 발광 소자 패키지
KR102231645B1 (ko) 발광 소자 패키지
KR20160036293A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210115

R150 Certificate of patent or registration of utility model

Ref document number: 6826364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250