KR20160040169A - 화소 회로 - Google Patents

화소 회로 Download PDF

Info

Publication number
KR20160040169A
KR20160040169A KR1020167001081A KR20167001081A KR20160040169A KR 20160040169 A KR20160040169 A KR 20160040169A KR 1020167001081 A KR1020167001081 A KR 1020167001081A KR 20167001081 A KR20167001081 A KR 20167001081A KR 20160040169 A KR20160040169 A KR 20160040169A
Authority
KR
South Korea
Prior art keywords
floating diffusion
diffusion layer
conductivity type
layer
drain
Prior art date
Application number
KR1020167001081A
Other languages
English (en)
Other versions
KR102264362B1 (ko
Inventor
요리토 사카노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20160040169A publication Critical patent/KR20160040169A/ko
Application granted granted Critical
Publication of KR102264362B1 publication Critical patent/KR102264362B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H04N5/3559—
    • H04N5/37452—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

촬상 소자는, 복수의 화소를 구비한다. 또한, 이 촬상 소자에서, 각각의 화소는, 광전 변환부와 복수의 전하 축적부와 증폭부를 구비한다. 이 화소에서, 광전 변환부는, 입사광을 전하로 변환한다. 복수의 전하 축적부는, 그 전하를 축적한다. 증폭부는, 그들 복수의 전하 축적부의 각각에 축적된 전하의 양에 응한 신호 전압을 차례로 증폭하여 출력한다.

Description

화소 회로{PIXEL CIRCUIT}
본 기술은, 촬상 장치에 관한 것이다. 상세하게는, 포톤 카운트(photon counting) 등에 사용되는 촬상 소자에 관한 것이다.
화상의 촬상을 위해, 광을 전기 신호로 변환하는 촬상 소자가 자주 이용되고 있다. 일반적으로 촬상 소자는, 복수의 화소와 아날로그-디지털(A/D) 변환부를 구비하고, 화소의 각각에는, 포토다이오드 등의 광전 변환부, 부유 확산층 및 증폭 트랜지스터 등이 마련된다.
각각의 화소에서, 광전 변환부는 광을 전하로 변환하고 그 전하를 부유 확산층이 축적하여 Q = CV의 관계에 의거하여 신호 전압을 생성한다. 그리고, 그 신호 전압을 증폭 트랜지스터가 증폭한다. A/D 변환부는, 증폭된 신호 전압을 나타내는 아날로그 신호를 디지털 신호로 변환한다. 여기서, Q는, 광전 변환부에 의해 변환된 전하의 양이고, C는, 부유 확산층의 정전 용량이다. 또한, V는 신호 전압이다.
이와 같은 구성의 촬상 소자에서 부유 확산층의 정전 용량(C)를 충분히 작게 하면 포톤 1개당의 신호 전압이 노이즈보다 충분히 커져서 포톤 1개의 입사의 유무를 판정할 수 있게 된다. 이 포톤 수를 계측하고 화상 신호로서 취급하는 포톤 카운트형 촬상 소자가 제안되어 있다(예를 들면, 특허 문헌 1 참조). 포톤 카운트형 촬상 소자는 아날로그 신호 처리에 수반하는 랜덤 노이즈나 고정 패턴 노이즈를 완전히 제거할 수 있기 때문에 극히 높은 S/N(Signal to Noise)비를 실현할 수 있다.
특허 문헌 1 : JP2011-71958A
상술한 종래 기술에서는, 다이내믹 레인지를 확대하는 것이 곤란하다. 일반적으로 정전 용량(C)를 크게 할수록, 부유 확산층에 축적할 수 있는 전하량이 증대하여, 검출 가능한 광량의 범위(이른바, 다이내믹 레인지)를 넓게 할 수 있다. 단, Q = CV의 관계로부터, 정전 용량(C)를 크게 할수록, 수광량에 응한 전하량(Q)을 신호 전압(V)으로 변환하는 변환 효율( = 1/C)이 저하되고, 포톤 1개당 신호 전압이 작아져 버려 포톤 1개의 입사의 유무를 판정할 수 없게 된다. 따라서 상술한 종래 기술에서는, 다이내믹 레인지를 확대하는 것이 곤란하다.
본 기술은 이와 같은 상황을 감안하여 생겨진 것으로, 포톤 카운트형 촬상 소자에서 다이내믹 레인지를 확대하는 것을 목적으로 한다.
본 기술은 상술한 문제점을 해소하기 위해 이루어진 것으로, 그 제1의 측면의 화소 회로는, 부유 확산층을 접촉하는 제2 도전형의 드레인/소스와 상기 부유 확산층을 접촉하는 제2 도전형의 소스/드레인 사이의 제1 도전형의 부유 확산층과, 상기 부유 확산층에 전기적으로 접속된 광전 변환부의 상기 제1 도전형의 음극과, 상기 음극에 접촉하는 광전 변환부의 상기 제2 도전형의 양극을 포함한다.
본 기술에 의하면, 포톤 카운트형 촬상 소자에서 변환 효율을 유지하면서 다이내믹 레인지를 확대할 수 있다는 우수한 효과를 이룰 수 있다.
도 1은 제1의 실시의 형태에서의 촬상 소자의 한 구성례를 도시하는 블록도.
도 2는 제1의 실시의 형태에서의 화소 회로의 평면도의 한 예를 도시하는 도면.
도 3은 제1의 실시의 형태에서의 화소 회로의 수직 방향에 따른 단면도의 한 예를 도시하는 도면.
도 4a 및 도 4b는 제1의 실시의 형태에서의 화소 회로의 수평 방향에 따른 단면도의 한 예를 도시하는 도면.
도 5는 제1의 실시의 형태에서의 화소 회로의 등가 회로도의 한 예를 도시하는 도면.
도 6은 제1의 실시의 형태에서의 증폭 트랜지스터의 동작의 한 예를 도시하는 도면.
도 7은 제1의 실시의 형태에서의 화소 회로의 제어의 한 예를 도시하는 타이밍 차트.
도 8은 제1의 실시의 형태에서의 촬상 소자의 동작의 한 예를 도시하는 플로 차트.
도 9는 제2의 실시의 형태에서의 화소 회로의 수직 방향에 따른 단면도의 한 예를 도시하는 도면.
도 10은 제2의 실시의 형태에서의 화소 회로의 등가 회로도의 한 예를 도시하는 도면.
도 11은 제2의 실시의 형태에서의 증폭 트랜지스터의 동작의 한 예를 도시하는 도면.
도 12는 제2의 실시의 형태에서의 화소 회로의 제어의 한 예를 도시하는 타이밍 차트.
도 13은 제3의 실시의 형태에서의 화소 회로의 평면도의 한 예를 도시하는 도면.
도 14a 및 도 14b는 제3의 실시의 형태에서의 화소 회로의 수평 방향에 따른 단면도의 한 예를 도시하는 도면.
도 15는 제3의 실시의 형태에서의 화소 회로의 등가 회로도의 한 예를 도시하는 도면.
도 16은 제3의 실시의 형태에서의 화소 회로의 제어의 한 예를 도시하는 타이밍 차트.
도 17은 제3의 실시의 형태의 변형례에서의 화소 회로의 등가 회로도의 한 예를 도시하는 도면.
도 18은 제3의 실시의 형태의 변형례에서의 화소 회로의 제어의 한 예를 도시하는 타이밍 차트.
도 19는 제4의 실시의 형태에서의 화소 회로의 평면도의 한 예를 도시하는 도면.
도 20a 및 도 20b는 제4의 실시의 형태에서의 화소 회로의 수평 방향에 따른 단면도의 한 예를 도시하는 도면.
도 21은 제4의 실시의 형태에서의 화소 회로의 제어의 한 예를 도시하는 타이밍 차트.
도 22는 제4의 실시의 형태의 변형례에서의 화소 회로의 제어의 한 예를 도시하는 타이밍 차트.
도 23은 제5의 실시의 형태에서의 화소 회로의 평면도의 한 예를 도시하는 도면.
도 24는 제5의 실시의 형태에서의 화소 회로의 수평 방향에 따른 단면도의 한 예를 도시하는 도면.
도 25는 제5의 실시의 형태에서의 화소 회로의 제어의 한 예를 도시하는 타이밍 차트.
도 26은 제5의 실시의 형태의 변형례에서의 화소 회로의 제어의 한 예를 도시하는 타이밍 차트.
이하, 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 칭한다)에 관해 설명한다. 설명은 이하의 순서에 의해 행한다.
1. 제1의 실시의 형태(하나의 광전 변환부에 대해 복수의 전하 축적부를 마련하여 증폭 트랜지스터를 직렬 접속하는 예)
2. 제2의 실시의 형태(하나의 광전 변환부에 대해 복수의 전하 축적부를 마련하여 증폭 트랜지스터를 병렬 접속하는 예)
3. 제3의 실시의 형태(하나의 광전 변환부에 대해 복수의 전하 축적부를 마련하여 리셋 트랜지스터를 배치한 예)
4. 제4의 실시의 형태(하나의 광전 변환부에 대해 복수의 전하 축적부를 마련하여 부유 확산층을 서로 분리한 예)
5. 제5의 실시의 형태(하나의 광전 변환부에 대해 복수의 전하 축적부를 마련하여 부유 확산층 및 n+층을 분리한 예)
<1. 제1의 실시의 형태>
"촬상 소자의 구성례"
도 1은, 실시의 형태에서의 촬상 장치(100)의 한 구성례를 도시하는 블록도이다. 이 촬상 장치(100)는, 촬상 장치 등에서 화상을 촬상하기 위해 사용된다. 촬상 장치(100)는, 행 주사 회로(110)와, 화소 어레이부(120)와, 복수의 A/D 변환부(130)와, 복수의 적산 회로(140)와, 복수의 레지스터(150)와, 출력 회로(160)를 구비한다.
화소 어레이부(120)는, 2차원 격자형상으로 배열된 복수의 화소 회로(200)를 구비한다. 화소 어레이부(120)에서, 소정의 방향(예를 들면, 수평 방향)으로 배열된 화소 회로(200)의 행(row)을 이하 "화소행"이라고 하고, 그 화소행에 수직으로 배열된 화소 회로(200)의 열(column)을 "화소열"이라고 한다. 각각의 화소행 내의 화소 회로(200)의 개수는 "m"(m은 정수)개이고, 각각의 화소열 내의 화소 회로(200)의 개수는 "n"(n은 정수)개이다.
화소행이 배열된 방향(수평 방향)에 따른 축을 Y축으로 하고, 화소열이 배열된 방향(수직 방향)에 따른 축을 X축으로 한다. 또한, 이들의 X축 및 Y축에 수직한 축을 Z축으로 한다.
화소 어레이부(120)에 있어서, 수평 신호선(119-1 내지 119-n)과, 수직 신호선(129-1 내지 129-m)이 배선된다. 수평 신호선(119-i)(i는, 1 내지 n의 정수이다)은, i행째의 화소행 내의 화소 회로(200)의 각각과, 행 주사 회로(110)에 접속된다. 또한, 수평 신호선(119-j)(j는, 1 내지 m의 정수이다)은, j행째의 화소행 내의 화소 회로(200)의 각각과, A/D 변환부(130)에 접속된다.
각각의 화소 회로(200)는, 행 주사 회로(110)의 제어하에, 화소 회로(200) 내에 입사된 광을, 아날로그 전기 신호로 변환하는 것이다. 이 화소 회로(200)의 각각은, 하나의 광전 변환부와, 복수의 부유 확산층을 구비한다. 화소 회로(200)마다 부유 확산층의 개수는 "k"(k는 2 이상의 정수이다)개로 한다. 즉, 하나의 광전 변환부에 대응하는 부유 확산층은 "k"개이다. 이들의 부유 확산층에 의해, 하나의 화소 회로(200)에 관해, k개의 신호 전압이 생성된다. 화소 회로(200)는, 행 주사 회로(110)의 제어에 따라, 그들의 신호 전압을 A/D 변환부(130)에 수직 신호선(119-j)을 통하여 차례로 출력한다.
행 주사 회로(110)는, 화소행을 차례로 선택(즉, 주사)하여, 선택한 화소행 내의 화소 회로(200)의 각각에 신호 전압을 출력시키는 것이다. 상기 행 주사 회로(110)에는, 타이밍 신호가 입력된다. 이 타이밍 신호는, 수평 동기 클록 신호 및 노광 타이밍 신호를 포함한다. 여기서, 수평 동기 클록 신호는, 화소행을 선택(주사)한 타이밍을 나타내는 클록 신호이다. 또한, 노광 타이밍 신호는, 노광 기간의 시작 및 종료의 타이밍을 나타내는 신호이다. 이들의 타이밍 신호는, 예를 들면, 화상을 촬상하기 위한 소정의 조작(셔터 버튼의 압하 등)이 행하여진 때에 생성된다.
노광 기간의 시작시에, 행 주사 회로(110)는 화소 회로(200) 내의 부유 확산층의 전하를 배출시켜서, 그 신호 전압을 초기치로 리셋한다. 그리고, 노광 기간이 경과하면, 행 주사 회로(110)는, 수평 동기 클록 신호에 동기하여, 행 선택 신호(SEL_R1 내지 SEL_Rn)를 차례로 생성한다. 행 선택 신호(SEL_Ri)는, i행째의 화소행을 선택하기 위한 신호이고, 예를 들면, 로우(low) 레벨로 함에 의해 어서트되고, 하이 레벨로 함에 의해 니게이트된다. 어서트하는 기간은, 예를 들면, 수평 동기 클록 신호의 주기(이하 "수평 동기 클록 주기"라고 칭한다.)로 설정된다. 행 주사 회로(110)는, 생성한 행 선택 신호(SEL_Ri)를 신호선(119-i)을 통하여, i번째의 화소행에 공급한다. 또한, 행 주사 회로(110)는, 하이 레벨에 의해 행 선택 신호(SEL_Ri)를 어서트하고, 로우 레벨에 의해 니게이트하여도 좋다.
각각의 화소 회로(200)에 대해, 행 주사 회로(110)는 k개의 부유 확산층을 차례로 선택하기 위한 FD 선택 신호(SEL_F1 내지 SEL_Fk)를 생성한다. 행 주사 회로(110)는, 생성한 FD 선택 신호(SEL_F1 내지 Fk)를 수평 신호선(119-i)을 통하여, i번째의 화소행 내의 화소 회로(200)의 각각에 공급한다. 이들의 FD 선택 신호(SEL_F1 내지 SEL_Fk)의 제어 내용의 상세는 후술한다.
각각의 A/D 변환부(130)는, 아날로그의 전기 신호를 디지털 신호로 변환한다. A/D 변환에 의해, 신호 전압이, 포톤 수를 나타내는 디지털 신호로 치환된다. 화소로부터의 신호 전압은 이산화(discretizing)되어 있어, 촬상 장치(100)는, A/D 변환부(130)에 의해 용이하게 포톤 수를 계측할 수 있다. A/D 변환부(130)는, 화소열마다 마련된다. A/D 변환부(130)는, 화소열로부터 차례대로 출력된 k개의 전기 신호 각각을 디지털 신호로 변환하고, 적산 회로(140)에 공급한다. k개의 전기 신호는 차례로 출력되기 때문에, 1화소당 전기 신호가 k개로 증가하여도, A/D 변환부(130)는, 그들을 차례로 A/D 변환할 뿐이면 좋고, A/D 변환부(130)에 특별한 회로 구성은 필요하게 되지 않는다.
적산 회로(140)는, k개의 디지털 신호의 각각의 값을 가산(적산)한다. 적산 회로(140)는, 화소열 마다 마련된다. 적산 회로(140)는, A/D 변환부(130)로부터의 가산치를 나타내는 신호를, 화소 신호로서 레지스터(150)에 유지시킨다. 이 가산치는, 화소마다의 포톤 수를 나타낸다. 또한, 적산 회로(140)는, 특허청구의 범위에 기재된 가산 회로의 한 예이다.
레지스터(150)는 화소 신호를 유지하는 것이다. 이 레지스터(150)는, 화소열마다 마련된다.
수평 동기 신호에 동기하여, 출력 회로(160)는, 화소행 내의 화소 신호 각각을 차례로 판독하여 출력하는 것이다. "m×n"개의 화소 회로(200)의 각각에 대해 화소 신호가 생성되기 때문에, "m×n"개의 화소 신호가 출력된다. 이들의 화소 신호로 이루어지는 화상은, 촬상 장치에서 메모리 등에 기록된다.
"화소 회로의 구성례"
도 2는, 제1의 실시의 형태에서의 화소 회로(200)의 평면도의 한 예를 도시하는 도면이다. 이 화소 회로(200)는, 하나의 광전 변환부와, 부유 확산(FD)열(310, 320, 330, 340)과, 행 선택 트랜지스터를 구비하다. 동 도면에서, 광전 변환부 및 선택 트랜지스터는 생략되어 있다.
상기 FD 열(310)은, Y축방향(화소열의 방향)에 따라 배열된 복수의 부유 확산층을 포함한다. 도 2에서, 점선으로 둘러싸인 영역은, 부유 확산층이 형성된 영역을 나타낸다. FD 열(320, 330, 340)은, FD 열(310)과 구성이 동일하다. FD 열(310, 320, 330, 340)의 각각은, 예를 들면, 5개의 부유 확산층을 포함한다. 5개의 부유 확산층을 포함하는 열이 4열 있기 때문에, 하나의 광전 변환부에 대해 마련되는 부유 확산층은 20개이다.
예를 들면, 250개의 전하를 축적할 수 있는 부유 확산층을 20개 구비하는 화소는, 5000개의 전하를 축적할 수 있다. 축적 가능한 전하량이 커지기 때문에, 하나의 광전 변환부에 대해 부유 확산층을 복수 마련한 촬상 장치(100)에서는, 하나의 광전 변환부에 대해 하나의 부유 확산층을 마련한 경우보다, 다이내믹 레인지가 더 넓게 된다. 또한, 하나의 광전 변환부에 대해 마련되는 부유 확산층은, 2개 이상이면 좋고, 20개로 한정되지 않는다.
FD 열(310)과 FD 열(320)의 사이에는, 불순물 농도가 비교적 높은 n형 반도체로 이루어지는 n+층(240)이 배치되고, FD 열(310) 및 FD 열(320)은, 그 n+층(240)에 접속된다. 또한, FD 열(330)과 FD 열(340)의 사이에도, n+층(240)이 배치되고, FD 열(330) 및 FD 열(340)은, 그 n+층(240)에 접속된다. 부유 확산층의 리셋시에서는, 부유 확산층에 축적된 전하가, 이들의 n+층(240)에 배출된다. 또한, n+층(240)은, 특허청구의 범위에 기재된 전하 배출층의 한 예이다.
FD 열의 각각과 n+층(240)의 사이에는, 부유 확산층과 n+층(240)과의 접속부분을 피하여, Y축방향에 따라 선형상으로 홈이 형성된 소자 분리 영역(270)이 배치되어 있다. 이 소자 분리 영역(270)에는, 예를 들면, 셀로우 트랜치 소자분리( STI)가 형성된다.
도 3은, 제1의 실시의 형태에서의 화소 회로(200)의 수직(Y축) 방향에 따른 단면도의 한 예를 도시하는 도면이다. 구체적으로는, 도 3은, 화소 회로(200) 내의 행 선택 트랜지스터(210)와, 도 2에서의 Y-Y'선에 따른 FD 열(310)의 단면을 도시한다.
행 선택 트랜지스터(210)는, 행 선택 신호(SEL_R1)에 따라, 행 내의 화소 회로(200)에 의해 생성된 전압을 A/D 변환부(130)에 출력한다. 예를 들면, p형의 MOS(Metal-Oxide-Semiconductor) 트랜지스터가 행 선택 트랜지스터(210)로서 사용된다. 행 선택 트랜지스터(210)의 게이트에는 행 선택 신호(SEL_R1)가 입력되고, 소스는 FD 열(310)에 접속되고, 드레인은 A/D 변환부(130)에 접속된다. 행 선택 신호(SEL_Ri)가 로우 레벨인 경우에, 행 선택 트랜지스터(210)는 온 상태로 이행하고, FD 열(310)에 의해 생성된 신호 전압을 A/D 변환부(130)에 출력한다.
FD 열(310, 320, 330, 340)은, 대향하는 2개의 평면을 갖는 광전 변환부상에 형성된다. 이 광전 변환부의 일방의 평면은 화소 회로(200) 내에 입사된 광을 수광하기 위한 수광면으로서 사용되고, 타방의 평면은 전극을 배치하기 위한 전극면으로서 사용된다. 이들의 평면은, 예를 들면, Z축에 대해 수직이 되도록 배치된다.
광전 변환부는, p형 반도체로 이루어지는 p층(221)과, 불순물 농도가 비교적 낮은 n형 반도체로 형성되는 n-층(222)을 포함한다. p층(221)은, 광전 변환부의 수광면측에 배치된다. 예를 들면, 불순물 농도가 비교적 높은 p형 반도체로 형설되는 p-웰 층이 p층(221)으로서 사용된다.
p층(221)의 전극면상에는, 불순물 농도가 비교적 낮은 n형 반도체로 형성되는 n-층(222)이 형성된다. p층(221)의 p형 불순물의 농도는 p+층(231 내지 236)의 어느 하나에서의 p형 불순물의 농도 보다 더 낮다.
p층(221)에 광이 입사되면, 광기전력 효과에 의해, p층(221) 및 n-층(222)에 전하를 갖는 전자 및 정공이 생성된다. 즉, p층(221) 및 n-층(222)은, 광을 전하로 변환하는 포토 다이오드로서 기능한다.
n-층(222)의 전극면상에는, 불순물 농도가 비교적 높은 p형 반도체로 형성되는 복수의 p+층(231 내지 236)과, 불순물 농도가 비교적 높은 n형 반도체로 형성되는 복수의 부유 확산층(n+층)(241 내지 246)이 형성된다. n층(222)의 n형 불순물의 농도는 n+층(241 내지 246)의 농도 보다 더 낮다.
p+층의 개수를 s+1(s는, 2 이상의 정수)이라고 하면, 부유 확산층의 개수는, 그보다 하나 적은 s개이다. 이들의 p+층 및 부유 확산층은, Y축 방향에 따라, 교대로 배열된다. s=5인 경우, p+층(231 내지 236)과, 부유 확산층(241 내지 245)이 배열된다. 이 배열에서, 홀수번째의 p+층(231, 233 및 235)은, 행 선택 트랜지스터(210)의 소스에 접속된다. 또한, 짝수번째의 p+층(232, 234 및 236)은, 전원 전위(Vdd)보다 낮은 기준 전위에 접속된다.
부유 확산층(241 내지 245)은, 포토 다이오드(p층(221) 및 n-층(222))에서 생성된 전하를 축적하는 것이다. 이들의 부유 확산층(241 내지 245)은, 각각 일정한 정전 용량(C)를 가지며, Q = CV의 관계에 의거하여, 축적한 전하량(Q)에 응한 신호 전압(V)를 생성한다. 또한, 이들의 부유 확산층(241 내지 245)의 전극면측의 각각의 표면에는, 게이트 절연막(251 내지 255)이 형성되고, 그들 절연막의 각각에 게이트 단자가 형성된다. 그들의 게이트 단자에 FD 선택 신호(SEL_F1 내지 SEL_F5)가 입력된다.
부유 확산층(241)에 인접한 p+층(231 및 232)과 n-층(222)은, 그 n-층(222)을 기판으로 하여, p+층(231)을 드레인으로 하고, p+층(232)을 소스로 하는 p형 MOS 트랜지스터로서 기능한다. 즉, 부유 확산층(241)은, 전극면측을 상방으로 하여, p형 MOS 트랜지스터의 게이트의 아래의 기판 중에 형성되어 있다. 즉, 부유 확산층(241)은 소스/드레인(232)과 소스/드레인(231)의 사이에 형성된다.
마찬가지로, 부유 확산층(242, 243, 244, 245)에 인접한 p+층과 n-층(222)은, 각각 p형 MOS 트랜지스터로서 기능한다. 이들 p형 MOS 트랜지스터의 백 게이트에는, 부유 확산층(241 내지 245)에 의해 생성된 신호 전압이 인가된다. 또한, 부유 확산층(241 내지 245)은, 특허청구의 범위에 기재된 전하 축적부의 한 예이다.
이러한 구성에 의해, FD 열(310)에서, 전원 전위(Vdd)점 및 기준 전위점 사이에서 병렬로 접속된 소스/드레인을 갖는 5개의 p형 MOS 트랜지스터가 형성된다. 이들 p형 MOS 트랜지스터의 게이트에 로우 레벨의 FD 선택 신호가 입력되면, p형 MOS 트랜지스터는 부유 확산층에 축적된 전하를 도 2에 예시한 n+층(240)에 배출시킨다. 이에 의해, 부유 확산층의 전하량은, 초기치로 리셋된다.
로우 레벨보다 높은 미들 레벨의 FD 선택 신호가 p형 MOS 트랜지스터에 입력되는 경우에, p형 MOS 트랜지스터는 온 상태(도통 상태)로 천이한다. 또한, FD 선택 신호가 미들 레벨인 경우, p형 MOS 트랜지스터의 게이트와, p형 MOS 트랜지스터의 소스/드레인 사이의 전압의 임계치가, p형 MOS 트랜지스터의 백 게이트(back gate)에 인가된 신호 전압에 따라 변화된다.
부유 확산층(241)이 p형 MOS 트랜지스터(321)의 백 게이트이다. 부유 확산층(242)이 p형 MOS 트랜지스터(322)의 백 게이트이다. 부유 확산층(243)이 p형 MOS 트랜지스터(323)의 백 게이트이다. 부유 확산층(244)이 p형 MOS 트랜지스터(324)의 백 게이트이다.
위에서 언급한 바와 같이, 백 게이트에 인가된 전압에 응하여 MOS 트랜지스터의 임계치가 변화하는 효과는, 백 게이트 효과 또는 기판 바이어스 효과라고 한다.
p형 MOS 트랜지스터는 그 임계치의 변화량에 따른 전압, 즉 증폭된 신호 전압을 행 선택 트랜지스터(210)에 출력한다. 위에서 언급된 바와 같이, 부유 확산층이 소스/드레인의 사이에 배치되고, 그 부유 확산층에서 생성된 신호 전압에 따라 임계치가 변하는 트랜지스터는, "임계치 변조형 트랜지스터"라고 한다.
상기 임계치 변조형 트랜지스터에서, 부유 확산층이 게이트 아래의 기판 중의 용량만으로 구성되기 때문에, 일반적인 CMOS(Complementary MOS) 이미지 센서보다, 부유 확산층의 정전 용량(C)를 더 대폭적으로 저감할 수 있다. 이 때문에, 변환 효율을 높게 할 수 있다. 정전 용량(C)를 작게 하면 다이내믹 레인지가 저하되지만, 그 만큼 부유 확산층의 개수를 증가함에 의해, 필요한 다이내믹 레인지를 확보할 수 있다.
또한, 미들 레벨보다 높은 하이 레벨의 FD 선택 신호가 입력된 경우, p형 MOS 트랜지스터는 오프 상태(비도통)로 이행하고, 전하의 축적만이 행하여진다. 이와 같이, 로우 레벨, 미들 레벨 및 하이 레벨의 3개의 값에 의해 구동하는 트랜지스터는, 3치 구동 트랜지스터라고 불린다.
신호 전압을 증폭하는 트랜지스터로서 p형 MOS 트랜지스터를 사용하는 구성으로 하고 있지만, 이 구성으로 한정되지 않는다. 예를 들면, p형 MOS 트랜지스터 대신에 n형 MOS 트랜지스터를, 신호 전압을 증폭하는 트랜지스터로서 사용하여도 좋다. 또한, 신호 전압을 증폭하는 트랜지스터로서 임계치 변조형 트랜지스터를 사용하고 있지만, 이 구성으로 한정되지 않는다. 예를 들면, 임계치 변조형 트랜지스터 이외의 트랜지스터를, 신호 전압을 증폭하는 트랜지스터로서 사용하여도 좋다. 이 경우에는, 증폭 트랜지스터의 게이트에 신호 전압이 인가된다.
도 4a 및 도 4b는, 제1의 실시의 형태에서의 화소 회로(200)의 수평(X축) 방향에 따른 단면도의 한 예를 도시하는 도면이다. 도 4a는, 도 2에서의 X1-X1'선에 따른 화소 회로(200)의 단면도의 한 예이다.
n-층(222)의 전극면상에 FD 열(310, 320, 330, 340)에 대응하는 부유 확산층(244)이 형성된다. 상기 부유 확산층(244)의 전극면상에 게이트 절연막(224)이 형성된다. 상기 부유 확산층(244)의 전극면상에 게이트 전극(254)이 형성된다. 게이트 절연막(224)은 n-층(222)의 전극면과 게이트 전극(254)의 사이에 있다.
또한, 1열째의 FD 열(310)의 부유 확산층(244)과 2열째의 FD 열(320)의 부유 확산층(244)의 사이에, p형 반도체로 형성되는 p층(260)이 형성된다. 그 p층(260)의 전극면상에는, 불순물 농도가 비교적 높은 n형 반도체로 이루어지는 n+층(240)이 형성된다. 이 n+층(240)에는, 전원 전위(Vdd)가 인가된다. 또한, 3열째의 FD 열(330)의 부유 확산층(244)과 4열째의 FD 열(320)의 부유 확산층(244)의 사이에도, p형 반도체로 이루어지는 p층(260)이 형성되고, 그 p층(260)의 전극면측에 n+층(240)이 형성된다.
또한, 2열째의 FD 열(320)에서의 부유 확산층(244)과, 3열째 FD 열(330)에서의 부유 확산층(244)의 사이에는, 소자 분리 영역(270)이 형성된다. 또한, 소자 분리 영역(270)이 화소 회로(200)의 X축 방향에서의 대향하는 단(end)에 형성된다.
도 4b는, 도 2에서의 X2-X2'선에 따른 화소 회로(200)의 단면도의 한 예이다. n-층(222)의 전극면측에서, FD 열(310, 320, 330, 340)의 각각의 게이트 절연막(254)이 형성된다.
FD 열(310)의 게이트 절연막(254)과 FD 열(320)의 게이트 절연막(254)의 사이에는, p층(260) 및 n+층(240)이 형성된다. p층(260) 및 n+층(240)과, 그들의 양 이웃의 게이트 절연막(254)의 사이에는, 소자 분리 영역(270)이 형성된다. FD 열(330)의 게이트 절연막(254)과 FD 열(340)의 게이트 절연막(254)의 사이에도, p층(260) 및 n+층(240)이 형성되고, 그들과 양 이웃의 게이트 절연막(254)의 사이에는, 소자 분리 영역(270)이 형성된다. 또한, 화소 회로(200)의 X축 방향에서의 양단에도, 소자 분리 영역(270)이 형성된다.
도 5는 제1의 실시의 형태에서의 화소 회로(200)의 등가 회로도의 한 예를 도시하는 도면이다. 이 화소 회로(200)는, 행 선택 트랜지스터(210)와, 광전 변환부(223)와, 부유 확산층(241 내지 245)과, 증폭 트랜지스터(321 내지 325)를 구비한다. 동 도면은, 행 선택 트랜지스터(210)와, 4열의 FD 열 중의 어느 하나에서의 부유 확산층 및 증폭 트랜지스터를 나타내는 등가 회로이다. 도 5에서, 나머지 3열에서의 부유 확산층 및 증폭 트랜지스터는 생략되어 있다.
행 선택 트랜지스터(210)의 드레인은 A/D 변환부(130)에 접속되고, 소스는 증폭 트랜지스터(321 내지 325)에 접속된다. 또한, 행 선택 트랜지스터(210)의 게이트에는 행 선택 신호(SEL_R1)가 입력된다.
광전 변환부(223)는, 입사광을 전하로 변환하여 부유 확산층(241 내지 245)에 공급한다. 상기 광전 변환부(223)는 도 3에 도시된 p층(221) 및 n-층(222)을 포함한다, p층(221)은 광전 변환부(223)의 양극(anode)를 형성하고, n-층(222)은 광정 변환부(223)의 음극(cathod)을 형성한다.
부유 확산층(241 내지 245)의 각각은, 전하를 축적하고, 축적한 전하량에 응한 신호 전압을 생성하고, 그 신호 전압을 증폭 트랜지스터(321 내지 325)에 인가한다.
증폭 트랜지스터(321 내지 325)의 각각의 소스/드레인(232, 234, 236)에는 기준 전위가 인가되고, 행 선택 트랜지스터(210)에 접속된다. 또한, 증폭 트랜지스터(321 내지 325)의 게이트에는, FD 선택 신호(SEL_F1 내지 SEL_F5)가 입력된다. 이 증폭 트랜지스터(321)는, 도 3에 도시된 p+층(231 및 232)과, n-층(222)을 포함한다. 또한, 증폭 트랜지스터(322 내지 325) 각각은, 부유 확산층(242 내지 245) 각각에 인접한 2개의 p+층과 n-층(222)을 포함한다. 또한, 행 선택 트랜지스터(210)와, 증폭 트랜지스터(321 내지 325)를 포함하는 회로는, 특허청구의 범위에 기재된 증폭부의 한 예이다.
도 5에 예시한 등가 회로도의 회로를 실현할 수 있는 것이라면, 화소 회로(200)의 구성은, 도 2나 도 3에 예시한 구성 이외의 것이라도 좋다.
도 6은, 제1의 실시의 형태에서의 증폭 트랜지스터(321)의 동작의 한 예를 도시하는 도면이다. 증폭 트랜지스터(322 내지 325)의 동작은, 증폭 트랜지스터(321)와 마찬가지이다.
FD 선택 신호(SEL_F1)가 하이 레벨인 경우에, 증폭 트랜지스터(321)는 오프 상태로 이행하고, 부유 확산층(241)으로 하여금 전하를 축적하게 한다. 이 경우에는 신호 전압은 출력되지 않는다. FD 선택 신호(SEL_F1)가 미들 레벨인 경우에는, 증폭 트랜지스터(321)는 온 상태로 이행하고, 부유 확산층(241)에 축적된 전하량에 대응하는 신호 전압을 증폭하여 출력한다. 또한, FD 선택 신호(SEL_F1)가 로우 레벨인 경우에는, 증폭 트랜지스터(321), 부유 확산층(241)에 전하를 배출시켜서 리셋을 행한다.
"촬상 소자의 동작례'
도 7은, 제1의 실시의 형태에서의 화소 회로(200)의 제어의 한 예를 도시하는 타이밍 차트이다. 노광 기간을 시작하는 타이밍(T0)부터, 타이밍(T1)까지의 사이에서, 행 주사 회로(110)는, FD 선택 신호(SEL_F1 내지 SEL_F20)의 전부를 로우 레벨로 한다. 이에 의해, 20개의 부유 확산층의 각각이 공핍화된다.
타이밍(T1)부터, 노광이 종료한 타이밍(T11)까지의 사이에서, 행 주사 회로(110)는, FD 선택 신호(SEL_F1 내지 SEL_F20)의 전부를 미들 레벨로 한다. 또한, 노광 기간 내에서, 행 선택 신호(SEL_R1)는 하이 레벨로 설정(니게이트)된다. 이에 의해, 20개의 부유 확산층에, 노광량에 응한 양의 전하가 축적된다.
노광 기간이 종료되면, 행 주사 회로(110)는, 행 선택 신호(SEL_R1)와 FD 선택 신호(SEL_F1 내지 SEL_F20)를 제어하여, 20개의 부유 확산층의 각각에 의해 생성된 신호 전압을 차례로 출력시킨다. 구체적으로는, 행 주사 회로(110)는, 행 선택 신호(SEL_R1)를 수평 동기 클록 주기의 사이에서 로우 레벨로 설정(어서트)한다. 그리고, 행 선택 신호(SEL_R1)를 어서트하고 있는 사이에서, 행 주사 회로(110)는, 20개의 부유 확산층을 차례로 출력 대상으로서 선택하고, 그 출력 대상에 대응하는 FD 선택 신호만을 미들 레벨로 하고 그 밖의 FD 선택 신호를 하이 레벨로 한다. 이에 의해, 출력 대상의 부유 확산층에 대응하는 증폭 트랜지스터만이 온 상태가 되어, 출력 대상의 신호 전압만이 출력된다.
예를 들면, 노광이 종료된 타이밍(T11)부터 타이밍(T12)까지의 사이에서, 행 주사 회로(110)는, FD 선택 신호(SEL_F1)만을 미들 레벨로 하고 그 밖의 FD 선택 신호(SEL_F2 내지 SEL_F20)를 하이 레벨로 한다. 또한, 타이밍(T12)부터 타이밍(T13)까지의 사이에서, 행 주사 회로(110)는, FD 선택 신호(SEL_F2)만을 미들 레벨로 한다. 이후도 마찬가지로, FD 선택 신호(SEL_F3 내지 F20)가, 차례로 미들 레벨로 설정된다.
이와 같이, 복수의 부유 확산층의 각각의 신호 전압을 차례로 판독하기 때문에, 하나의 부유 확산층에서 동일한 다이내믹 레인지를 실현하는 구성과 비교하여, 판독하는 신호 전압을 대폭적으로 저전압화할 수 있다.
2행째 이후의 노광 및 판독은, 도 7에서 생략되어 있다. 2행째 이후의 노광 및 판독의 시작 타이밍은, 그 하나 전의 행에 대해, 수평 동기 클록 주기의 분만큼 지연된다. 이와 같은 판독 방식은, 롤링 셔터 방식이라고 불린다. 또한, 메카 셔터를 병용함으로써 노광의 타이밍을 전 화소 정돈하는 것도 가능하다.
또한, 촬상 장치(100)는, 하나의 화소 회로(200)로부터 화소 신호를 1회 판독하고 있지만, 하나의 화소 회로(200)로부터 화소 신호를 시분할로 복수회 판독하여도 좋다. 적산 회로(140)가, 이들의 화소 신호를 가산함에 의해, 더욱 다이내믹 레인지가 향상한다.
도 8은, 제1의 실시의 형태에서의 촬상 장치(100)의 동작의 한 예를 도시하는 플로 차트이다. 이 동작은, 예를 들면, 노광 기간이 종료된 때에 시작한다. 촬상 장치(100)는, 행 선택 신호(SEL_R1 내지 SEL_Rn)의 어느 하나만을 하이 레벨로 하여, 화소행을 선택한다(스텝 S901).
촬상 장치(100)는, FD 선택 신호(SEL_F1 내지 SEL_F20)를 제어하여, 화소 내의 어느 하나의 부유 확산층을 선택하여 신호 전압을 출력시킨다(스텝 S902). 촬상 장치(100)는, 출력된 신호 전압을 A/D 변환한다(스텝 S903). 그리고, 촬상 장치(100)는, 디지털 신호를 적산한다(스텝 S904). 촬상 장치(100)는, 하나의 화소 회로(200) 내의 부유 확산층의 개수인 k(예를 들면, 20개)개의 적산이 완료되었는지의 여부를 판단한다(스텝 S905). 적산이 완료되지 않았으면(스텝 S905 : No), 촬상 장치(100)는, 스텝 S902로 되돌아온다.
적산이 완료된 것이면(스텝 S905 : Yes), 촬상 장치(100)는, 행 내의 각 화소에서의 적산치를 나타내는 신호를 화소 신호로서 출력한다(스텝 S906). 촬상 장치(100)는, 전행을 선택하였는지의 여부를 판단한다(스텝 S907). 전행을 선택하지 않았으면(스텝 S907 : No), 촬상 장치(100)는, 스텝 S901로 되돌아온다. 한편, 전행을 선택하였으면(스텝 S907 : Yes), 촬상 장치(100)는, 화소 신호를 출력하는 동작을 종료한다.
이와 같이, 본 기술의 제1의 실시의 형태에 의하면, 촬상 장치(100)는, 광전 변환부의 각각에 관해 복수의 전하 축적부를 마련하여, 그들의 전하 축적부에 의해 생성된 신호 전압으로부터 화소 신호를 생성하기 때문에, 다이내믹 레인지를 확대할 수 있다.
<2. 제2의 실시의 형태>
"촬상 소자의 구성례"
제1의 실시의 형태에서는, 증폭 트랜지스터(321 내지 325)를 병렬로 접속하고 있지만, 이들을 직렬로 접속하여도 좋다. 제2의 실시의 형태의 촬상 장치(100)는, 증폭 트랜지스터(321 내지 325)가 직렬로 접속되어 있는 점에서 제1의 실시의 형태와 다르다.
도 9는, 제2의 실시의 형태에서의 화소 회로(200)의 수직 방향에 따른 단면도의 한 예를 도시하는 도면이다. 이 화소 회로(200)는, p+층(232, 233, 234 및 235)에 기준 전위가 인가되어 있지 않는 점에서 제1의 실시의 형태와 다르다.
이 구성에 의해, n-층(222)과, p+층(231 내지 236)으로 이루어지는 증폭 트랜지스터(321 내지 325)의 각각의 소스/드레인이 직렬로 접속된 상태가 된다. 도 10에 예시한 바와 같이, p+층(232, 233, 234 및 235)에 기준 전위를 인가할 필요가 없기 때문에, 병렬 접속한 제1의 실시의 형태와 비교하여, 부유 확산층(241 내지 245)의 배선 피치를 작게 할 수 있다. 이 때문에, 미세화가 용이해진다.
도 10은, 제2의 실시의 형태에서의 화소 회로(200)의 등가 회로도의 한 예를 도시하는 도면이다. 제2의 실시의 형태의 등가 회로는, 증폭 트랜지스터(321 내지 325)의 소스/드레인이, 직렬로 접속되어 있는 점에서 제1의 실시의 형태와 다르다.
도 11은, 제2의 실시의 형태의 증폭 트랜지스터(321)의 동작의 한 예를 도시하는 도면이다. 제2의 실시의 형태의 증폭 트랜지스터(321)는, FD 선택 신호(SEL_F1)가 미들 레벨 또는 하이 레벨인 때의 동작이, 제1의 실시의 형태와 다르다. 구체적으로는, 증폭 트랜지스터(321)는, FD 선택 신호(SEL_F1)가 하이 레벨 및 미들 레벨인 경우에는 모두 온 상태로 이행한다. 단, 하이 레벨의 증폭 트랜지스터의 임계치가 미들 레벨의 증폭 트랜지스터의 임계치보다도 높아지기 때문에, 결과로서 하이 레벨의 증폭 트랜지스터에 대응하는 부유 확산층(241)에 축적된 전하량에 응한 신호 전압이 증폭하여 출력된다. 증폭 트랜지스터(322 내지 325)의 동작은, 증폭 트랜지스터(321)와 마찬가지이다.
"촬상 소자의 동작례"
도 12는, 제2의 실시의 형태에서의 화소 회로(200)의 제어의 한 예를 도시하는 타이밍 차트이다.
노광 기간이 시작하는 타이밍(T0)부터 타이밍(T1)의 사이에서, 행 주사 회로(110)는, FD 선택 신호(SEL_F1 내지 SEL_F20)의 전부를 로우 레벨로 한다. 이에 의해, 20개의 부유 확산층의 전부가 공핍화된다.
타이밍(T1)부터 타이밍(T11)까지의 사이에서, 행 주사 회로(110)는, FD 선택 신호(SEL_F1 내지 SEL_F20)의 전부를 미들 레벨로 한다. 또한, 노광 기간 내에서, 행 선택 신호(SEL_R1)는 하이 레벨로 설정(니게이트)된다.
그리고, 노광 기간이 종료되면, 행 주사 회로(110)는, 행 선택 신호(SEL_R1)를 수평 동기 클록 주기의 사이에서 로우 레벨로 설정(어서트)한다. 그리고, 어서트하고 있는 사이에서, 행 주사 회로(110)는, 20개의 부유 확산층을 차례로 출력 대상으로서 선택하고, 그 출력 대상에 대응하는 FD 선택 신호만을 하이 레벨로 하고 그 밖의 FD 선택 신호를, 미들 레벨로 한다. 이에 의해, 하이 레벨의 증폭 트랜지스터의 임계치가 미들 레벨의 증폭 트랜지스터의 임계치보다도 높아지기 때문에 결과로서, 출력 대상의 신호 전압만이 출력된다.
이와 같이, 제2의 실시의 형태에 의하면, 증폭 트랜지스터의 각각을 직렬로 접속하기 때문에, 배선수를 저감할 수 있다. 이에 의해, 촬상 장치(100)의 미세화가 용이해진다.
<3. 제3 실시의 형태>
"촬상 소자의 구성례"
제1의 실시의 형태에서는, 3치 구동의 증폭 트랜지스터(321 내지 325)가 신호 전압의 증폭과 함께 리셋을 행하고 있지만, 3치 구동 트랜지스터에서는, 부유 확산층을 완전하게 공핍화할 수가 없는 있다. 제3의 실시의 형태의 촬상 장치(100)는, 부유 확산층을 완전하게 공핍화하는 리셋 트랜지스터를 또한 구비하는 점에서 제1의 실시의 형태와 다르다.
도 13은, 제3의 실시의 형태에서의 화소 회로(200)의 평면도의 한 예를 도시하는 도면이다. 제3의 실시의 형태의 화소 회로(200)는, n+층(240)의 주위의 p층(260) 및 소자 분리 영역(270)의 전극면측에, 절연막을 통하여 리셋 단자(256 및 257)가 또한 형성되어 있는 점에서 제1의 실시의 형태와 다르다.
도 14a 및 도 14b는, 제3의 실시의 형태에서의 화소 회로(200)의 수평(X축) 방향에 따른 단면도의 한 예를 도시하는 도면이다. 도 14a는, 도 13에서의 X1-X1'선에 따른 화소 회로(200)의 단면도의 한 예이다. 도 14의 a에 도시하는 바와 같이, p층(260)의 전극면측에, 리셋 단자(256 및 257)가 형성되어 있다. 이들의 리셋 단자에는, 리셋 신호(RST)가 입력된다. 이 리셋 신호(RST)는, 축적된 전하량의 초기화, 즉 리셋을 하는 타이밍을 제어하는 신호이다. 예를 들면, 리셋 신호(RST)에는, 리셋을 행하는 기간에서 하이 레벨이 설정되고, 그렇지 않는 기간에 로우 레벨이 설정된다.
리셋 단자(256 및 257)가 마련된 p층(260)과, 그 p층(260)에 인접하는 n+층(240) 및 부유 확산층(244)은, p층(260)을 기판으로 하고, n+층(240) 및 부유 확산층(244)을 소스/드레인으로 하는 n형 MOS 트랜지스터로서 동작한다. 이 n형 MOS 트랜지스터는, 리셋 신호(RST)가 하이 레벨인 경우에, 온 상태로 이행하여 부유 확산층(241 내지 245)에 축적된 전하를 n+층(240)에 배출시킨다. 한편, 리셋 신호(RST)가 로우 레벨인 경우에 n형 MOS 트랜지스터는, 오프 상태로 이행한다.
도 14b는, 도 13에서의 X2-X2'선에 따른 화소 회로(200)의 단면도의 한 예이다. 도 14의 b에 도시하는 바와 같이, 소자 분리 영역(270)의 전극면측에, 절연막을 통하여 리셋 단자(256 및 257)가 형성되어 있다.
도 15는, 제3의 실시의 형태에서의 화소 회로(200)의 등가 회로도의 한 예를 도시하는 도면이다. 제3의 실시의 형태의 화소 회로(200)는, 리셋 트랜지스터(326)를 또한 구비하는 점에서 제1의 실시의 형태와 다르다. 예를 들면, n형 MOS 트랜지스터가 리셋 트랜지스터(326)로서 사용된다. 리셋 트랜지스터(326)의 소스는, 부유 확산층(241 내지 245)에 접속되고, 게이트에는 리셋 신호(RST)가 입력되고, 드레인에는 전원 전위(Vdd)가 인가된다. 리셋 트랜지스터(326)는, 도 14에서의 p층(260)과, n+층(240)과, 부유 확산층(241 내지 245)으로 구성된다.
"촬상 소자의 동작례"
도 16은, 제3의 실시의 형태에서의 화소 회로(200)의 제어의 한 예를 도시하는 타이밍 차트이다.
제3의 실시의 형태에서의 행 선택 신호(SEL_R1)와, FD 선택 신호(SEL_F1 내지 SEL_F20)에 관한 제어는, 제1의 실시의 형태와 마찬가지이다.
리셋 신호(RST)는, 노광 시작시의 타이밍(T0)부터 타이밍(T1)까지의 사이에서, 행 주사 회로(110)에 의해 하이 레벨로 설정되고, 타이밍(T1) 이후에서 로우 레벨로 설정된다. 이에 의해, 노광 시작시에, 부유 확산층의 전부가 리셋된다.
또한, 제3의 실시의 형태에서는 3치 구동의 트랜지스터를 증폭 트랜지스터(321 내지 325)로서 사용하는 구성으로 하고 있지만, 2치 구동의 트랜지스터를 증폭 트랜지스터(321 내지 325)로서 사용하여도 좋다. 이 경우, 증폭 트랜지스터(321 내지 325)는, 예를 들면, 대응하는 FD 선택 신호가 하이 레벨 및 로우 레벨의 일방이라면 온 상태가 되고, 타방이라면 오프 상태가 된다.
이와 같이 본 기술의 제3의 실시의 형태에 의하면, 촬상 장치(100)는, 축적된 전하를 배출시키는 리셋 트랜지스터를 구비하기 때문에, 부유 확산층을 완전 공핍화할 수 있다.
"변형례"
제3의 실시의 형태에서는, 증폭 트랜지스터가 병렬로 접속된 촬상 장치(100)로 리셋 트랜지스터를 더욱 마련하여 있지만, 증폭 트랜지스터가 직렬로 접속된 촬상 장치(100)로 리셋 트랜지스터를 마련하여도 좋다. 변형례의 촬상 장치(100)는, 증폭 트랜지스터가 직렬로 접속되어 있는 점에서 제3의 실시의 형태와 다르다.
"화소 회로의 구성례"
도 17은, 제3의 실시의 형태의 변형례에서의 화소 회로(200)의 등가 회로도의 한 예를 도시하는 도면이다. 변형례의 화소 회로(200)의 등가 회로는, 증폭 트랜지스터(321 내지 325)가 직렬로 접속되어 있는 점에서 제3의 실시의 형태와 다르다.
"촬상 소자의 동작례"
도 18은, 제3의 실시의 형태의 변형례에서의 화소 회로(200)의 제어의 한 예를 도시하는 타이밍 차트이다. 변형례의 행 선택 신호(SEL_R1)와, FD 선택 신호(SEL_F1 내지 SEL_F20)에 대한 제어는, 제2의 실시의 형태와 마찬가지이다. 변형례의 리셋 신호(RST)에 관한 제어는, 제3의 실시의 형태와 마찬가지이다.
이와 같이, 변형례에 의하면, 증폭 트랜지스터가 직렬로 접속된 촬상 장치(100)로 리셋 트랜지스터를 형성하기 때문에, 미세화가 용이하고, 또한, 부유 확산층을 완전 공핍화할 수 있다.
<4. 제4 실시의 형태>
"화소 회로의 구성례"
제1의 실시의 형태에서는, 소자 분리 영역(270)에 STI(Shallow Trench Isolation)를 형성하고 부유 확산층을 분리하고 있다. 제4의 실시의 형태의 촬상 장치(100)는, 이 소자 분리 영역에, 절연층을 통하여 전극을 매입한 점에서 제1의 실시의 형태와 다르다.
도 19는, 제4의 실시의 형태에서의 화소 회로(200)의 평면도의 한 예를 도시하는 도면이다. 제4의 실시의 형태의 화소 회로(200)는, 소자 분리 영역(270) 대신에 소자 분리 영역(280)을 마련한 점에서 제1의 실시의 형태와 다르다. 소자 분리 영역(280)은, 이산화규소(SiO2)의 절연층을 통하여 전극을 매입한 영역이다.
도 20a 및 도 20b는, 제4의 실시의 형태에서의 화소 회로(200)의 수평(X축) 방향에 따른 단면도의 한 예를 도시하는 도면이다. 도 20a는, 도 20에서의 X1-X1'선에 따른 화소 회로(200)의 단면도의 한 예이다. 도 20b는, 도 19에서의 X2-X2'선에 따른 화소 회로(200)의 단면도의 한 예이다. 도 20a 및 도 20b에 도시하는 바와 같이, 소자 분리 영역(280)에는, 절연층을 통하여 전극이 매입되어 있다. 또한, 그 소자 분리 영역(280)에는, 행 주사 회로(110)에 의해 생성된 소자 분리 제어 신호(ISO)가 입력된다. 이 소자 분리 제어 신호(ISO)는, 소자 분리 영역(280)에 대향한 영역을 핀닝 상태에 하였는지의 여부를 제어하는 신호이다. 예를 들면, 리 제어 신호(ISO)에는, 핀닝 상태로 하는 경우에 로우 레벨(예를 들면 부 바이어스)이 설정되고, 그렇지 않은 경우에 하이 레벨(예를 들면, 그라운드)이 설정된다.
소자 분리 제어 신호(ISO)가 로우 레벨인 경우, 소자 분리 영역(280)은, 페르미 전위가 고정된 핀닝 상태가 된다. 이에 의해, 소자 분리 영역(280)에 대향하는 영역이 핀닝 상태가 되고, 소자 분리 영역 주위의 결함으로부터의 암전류나 백점의 발생을 억제할 수 있다. 한편, 소자 분리 제어 신호(ISO)가 하이 레벨인 경우, 핀닝이 해제된다.
"촬상 소자의 동작례"
도 21은, 제4의 실시의 형태에서의 화소 회로(200)의 제어의 한 예를 도시하는 타이밍 차트이다. 제4의 실시의 형태에서의 행 선택 신호(SEL_R1)와, FD 선택 신호(SEL_F1 내지 SEL_F20)에 대한 제어는, 제1의 실시의 형태와 마찬가지이다.
소자 분리 제어 신호(ISO)는, 타이밍(T0)부터 타이밍(T11)까지의 노광 기간에서, 로우 레벨로 설정된다. 이에 의해, 전하를 축적하고 있는 사이에서, 소자 분리 영역(280)에 대향하는 영역이 핀닝 상태가 되고, 소자 분리 영역 주위의 결함으로부터의 암전류나 백점의 발생을 억제할 수 있다. 단, 판독 기간 중에서 소자 분리 영역(280)에 대향한 영역을 핀닝 상태로 하면 증폭 트랜지스터에서는 리크 패스가 되기 때문에 판독 기간 중에서는 핀닝 상태로 하는 것을 피하여야 한다. 그리고, 판독이 시작되는 타이밍(T11) 이후에서, 소자 분리 제어 신호(ISO)는, 하이 레벨로 설정된다.
이와 같이 제4의 실시의 형태에 의하면, 노광 기간에서만 소자 분리 영역(280)에 대향한 영역이 핀닝 상태가 되기 때문에, 소자 분리 영역 주위의 결함으로부터의 암전류나 백점의 발생을 억제할 수 있다.
"변형례"
제4의 실시의 형태에서는, 증폭 트랜지스터가 병렬 접속된 촬상 장치(100)에 소자 분리 영역을 마련하고 있지만, 증폭 트랜지스터가 직렬 접속된 촬상 장치(100)에 소자 분리 영역을 마련하여도 좋다. 변형례의 촬상 소자는, 증폭 트랜지스터가 직렬로 접속되어 있는 점에서 제4의 실시의 형태와 다르다.
"촬상 소자의 동작례"
도 22는, 제4의 실시의 형태의 변형례에서의 화소 회로(200)의 제어의 한 예를 도시하는 타이밍 차트이다. 변형례의 행 선택 신호(SEL_R1)와, FD 선택 신호(SEL_F1 내지 SEL_F20)에 대한 제어는, 제2의 실시의 형태와 마찬가지이다. 변형례의 소자 분리 제어 신호(ISO)에 관한 제어는, 제4의 실시의 형태와 마찬가지이다.
이와 같이, 변형례에 의하면, 증폭 트랜지스터가 직렬로 접속된 촬상 장치(100)에 소자 분리 영역을 마련하였기 때문에, 미세화가 용이하다. 또한, 노광 기간에서만 소자 분리 영역(280)에 대향하는 영역이 핀닝 상태가 되어, 소자 분리 영역 주위의 결함으로부터의 암전류나 백점의 발생을 억제할 수 있다.
<5. 제5 실시의 형태>
"화소 회로의 구성례"
제4의 실시의 형태에서는, 소자 분리 영역(280)은, n+층(240)과, FD 열 내의 부유 확산층과의 접속부분을 피하여 형성되어 있다. 그러나, n+층(240)과 부유 확산층과의 접속부분을 피하지 않고서 소자 분리 영역(280)을 마련하는 편이, 소자 분리 영역의 형성이 용이하다. 제5의 실시의 형태의 촬상 장치(100)는, n+층(240)과 부유 확산층과의 접속부분을 피하지 않고서 소자 분리 영역(280)을 마련한 점에서 제4의 실시의 형태와 다르다.
도 23은, 제5의 실시의 형태에서의 화소 회로(200)의 평면도의 한 예를 도시하는 도면이다. 제5의 실시의 형태의 화소 회로(200)는, FD 열(310, 320, 330, 340)과, n+층(240)의 사이에, n+층(240)과 부유 확산층과의 접속부분도 포함하여, 소자 분리 영역(280)이 마련되어 있는 점에서 제4의 실시의 형태와 다르다.
도 24는, 제5의 실시의 형태에서의 화소 회로(200)의 수평(X축) 방향에 따른 단면도의 한 예를 도시하는 도면이다. 동 도면은, 도 23에서의 X1-X1'선에 따른 화소 회로(200)의 단면을 도시한다. 동 도면에 도시하는 바와 같이, n+층(240)과, 부유 확산층(244)의 사이에는, 소자 분리 영역(280)이 마련되어 있다. 단, n+층(240)과, 부유 확산층(244)을 항상 분리한 채라면, 부유 확산층(244)에 축적된 전하가 n+층(240)으로 배출되지 않게 된다. 이 때문에, 리셋시에는, 소자 분리 영역(280)의 절연 상태를 해제할 필요가 있다.
"촬상 소자의 동작례"
도 25는, 제5의 실시의 형태에서의 화소 회로(200)의 제어의 한 예를 도시하는 타이밍 차트이다. 제5의 실시의 형태의 소자 분리 제어 신호(ISO)는, 노광 시작시에 있어서의 타이밍(T0)부터 타이밍(T1)까지의 사이에서 하이 레벨로 설정된다. 이에 의해, 소자 분리 영역(280)이 종형 트랜지스터로서 기능하여, 부유 확산층에 축적된 전하가, 소자 분리 영역(280)을 통하여 n+층(240)에 배출된다.
또한, 타이밍(T1)부터 타이밍(T11)까지의 기간에서, 소자 분리 제어 신호(ISO)는 로우 레벨로 설정되고, 타이밍(T11) 이후는, 미들 레벨로 설정된다.
이와 같이, 제5의 실시의 형태에 의하면, 촬상 장치(100)는, 리셋시에 소자 분리 영역(280)의 절연 상태를 해제하기 때문에, n+층(240)과 부유 확산층과의 접속부분을 피하지 않고서 소자 분리 영역(280)을 마련할 수 있다.
"변형례"
제5의 실시의 형태에서는, 증폭 트랜지스터가 병렬 접속된 촬상 장치(100)에 소자 분리 영역(280)을 마련하고 있지만, 증폭 트랜지스터가 직렬 접속된 촬상 장치(100)에 소자 분리 영역(280)을 마련하여도 좋다. 변형례의 촬상 장치(100)는, 증폭 트랜지스터가 직렬로 접속되어 있는 점에서 제5의 실시의 형태와 다르다.
"촬상 소자의 동작례"
도 26은, 제5의 실시의 형태의 변형례에서의 화소 회로(200)의 제어의 한 예를 도시하는 타이밍 차트이다. 변형례의 행 선택 신호(SEL_R1)와, FD 선택 신호(SEL_F1 내지 SEL_F20)에 대한 제어는, 제2의 실시의 형태와 마찬가지이다. 변형례의 소자 분리 제어 신호(ISO)에 관한 제어는, 제5의 실시의 형태와 마찬가지이다.
이와 같이, 변형례에 의하면, 증폭 트랜지스터가 직렬 접속된 촬상 장치(100)에서의 리셋시에 소자 분리 영역(280)이 종형 트랜지스터로서 기능하기 때문에, 미세화가 용이해진다. 또한, 부유 확산층과의 접속부분을 피하지 않고서 소자 분리 영역(280)을 마련할 수 있다.
또한, 상술한 실시의 형태는 본 기술을 구현화하기 위한 한 예를 나타낸 것이고, 실시의 형태에서의 사항과, 특허청구의 범위에서의 발명 특정 사항과는 각각 대응 관계를 갖는다. 마찬가지로, 특허청구의 범위에서의 발명 특정 사항과, 이것과 동일 명칭을 붙인 본 기술의 실시의 형태에서의 사항은 각각 대응 관계를 갖는다. 단, 본 기술은 실시의 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 실시의 형태에 여러가지의 변형을 시행함에 의해 구현화할 수 있다.
또한, 상술한 실시의 형태에서의 설명한 처리 순서는, 이들 일련의 순서를 갖는 방법으로서 파악하여도 좋고, 또한, 이들 일련의 순서를 컴퓨터에 실행시키기 위한 프로그램 내지 그 프로그램을 기억한 기록 매체로서 파악하여도 좋다. 이 기록 매체로서, 예를 들면, CD(Compact Disc), MD(Mini Disc), DVD(Digital Versatile Disc), 메모리 카드, 블루 레이 디스크(Blu-ray(등록상표) Disc) 등을 이용할 수 있다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 화소 회로에 있어서,
부유 확산층을 접촉하는 제2 도전형의 드레인/소스와 상기 부유 확산층을 접촉하는 제2 도전형의 소스/드레인 사이의 제1 도전형의 부유 확산층과,
상기 부유 확산층에 전기적으로 접속된 광전 변환부의 상기 제1 도전형의 음극과,
상기 음극에 접촉하는 광전 변환부의 상기 제2 도전형의 양극을 포함하는 것을 특징으로 하는 화소 회로.
(2) 상기 (1)에 있어서,
상기 음극은 상기 부유 확산층을 접촉하는 것을 특징으로 하는 화소 회로.
(3) 상기 (1)에 있어서,
상기 음극은 상기 부유 확산층과 상기 양극 사이에 있는 것을 특징으로 하는 화소 회로.
(4) 상기 (1)에 있어서,
상기 음극에 직렬로 전기적으로 접속된 제1 도전형의 다른 부유 확산층을 더 포함하는 것을 특징으로 하는 화소 회로.
(5) 상기 (4)에 있어서,
상기 부유 확산층은 제2 도전형의 다른 드레인/소스와 상기 소스/드레인 사이에 있는 것을 특징으로 하는 화소 회로.
(6) 상기 (5)에 있어서,
상기 소스/드레인 및 상기 다른 드레인/소스는 상기 다른 부유 확산층을 접속하는 것을 특징으로 하는 화소 회로.
(7) 상기 (5)에 있어서,
상기 드레인/소스에 전기적으로 접속된 선택 트랜지스터의 소스를 더 포함하는 것을 특징으로 하는 화소 회로.
(8) 상기 (7)에 있어서,
상기 선택 트랜지스터의 상기 소스는 상기 다른 드레인/소스에 전기적으로 접속되는 것을 특징으로 하는 화소 회로.
(9) 상기 (7)에 있어서,
신호선에 전기적으로 접속된 상기 선택 트랜지스터의 드레인을 더 포함하는 것을 특징으로 하는 화소 회로.
(10) 상기 (4)에 있어서,
상기 부유 확산층과 게이트 전극 사이의 게이트 절연막을 더 포함하는 것을 특징으로 하는 화소 회로.
(11) 상기 (10)에 있어서,
상기 게이트 절연막은 상기 부유 확산층과 다른 게이트 전극 사이에 있는 것을 특징으로 하는 화소 회로.
(12) 상기 (1)에 있어서,
상기 양극은 광을 수신하고, 상기 광전 변환부는 상기 광을 전하로 변환하는 것을 특징으로 하는 화소 회로.
(13) 상기 (1)에 있어서,
제2 도전형의 제2 층 내의 제1 도전형의 제1 층을 더 포함하고, 상기 제2 층은 상기 부유 확산층과 제1 도전형의 다른 부유 확산층 사이에 있는 것을 특징으로 하는 화소 회로.
(14) 상기 (1)에 있어서,
상기 부유 확산층과 전원 전위 사이의 전기적인 접속 및 분리를 하는 리셋 트랜지스터를 더 포함하는 것을 특징으로 하는 화소 회로.
(15) 상기 (1)에 있어서,
상기 제1 도전형은 상기 제2 도전형과 반대의 도전형인 것을 특징으로 하는 화소 회로.
(16) 상기 (1)에 있어서,
상기 제1 도전형은 n형인 것을 특징으로 하는 화소 회로.
(17) 상기 (1)에 있어서,
상기 제2 도전형은 p형인 것을 특징으로 하는 화소 회로.
(18) 상기 (1)에 있어서,
상기 부유 확산층 내의 제1 도전형의 불순물 농도는 상기 음극 내의 제1 도전형의 불순물 농도보다 더 높은 것을 특징으로 하는 화소 회로.
(19) 상기 (1)에 있어서,
상기 소스/드레인 내의 제2 도전형의 불순물 농도는 상기 양극 내의 제2 도전형의 불순물 농도보다 더 높은 것을 특징으로 하는 화소 회로.
(20) 상기 (19)에 있어서,
상기 양극 내의 제2 도전형의 불순물 농도는 상기 드레인/소스 내의 제2 도전형의 불순물 농도보다 더 낮은 것을 특징으로 하는 화소 회로.
(21) 복수의 화소를 포함하는 촬상 장치에 있어서,
상기 복수의 화소 각각은,
입사광을 전하로 변환하는 광전 변환부와,
상기 전하를 축적하는 복수의 전하 축적부와,
상기 복수의 전하 축적부에 축적된 상기 전하의 양(amount)에 응한 신호 전압을 차례로 증폭하여 출력하는 증폭부를 구비하는 것을 특징으로 하는 촬상 장치.
(22) 상기 (21)에 있어서,
상기 증폭부는, 상기 복수의 전하 축적부의 각각에 관해 상기 신호 전압을 증폭하여 출력하는 증폭 트랜지스터를 구비하고,
상기 복수의 증폭 트랜지스터는, 전원 전위와 기준 전위 사이에서 직렬로 접속되어 있는 것을 특징으로 하는 촬상 장치.
(23) 상기 (21) 또는 (22)에 있어서,
상기 증폭부는, 상기 복수의 전하 축적부의 각각에 관해 상기 신호 전압을 증폭하여 출력하는 복수의 증폭 트랜지스터를 구비하고,
상기 증폭 트랜지스터는, 전원 전위와 기준 전위 사이에서 병렬로 접속되어 있는 것을 특징으로 하는 촬상 장치.
(24) 상기 (21) 내지 (23)에 있어서,
상기 증폭부는, 상기 복수의 전하 접속부의 각각에 관해 상기 신호 전압을 증폭하여 출력하는 증폭 트랜지스터를 구비하고,
상기 복수의 증폭 트랜지스터의 각각의 증폭 트랜지스터는, 당해 증폭 트랜지스터를 제어하는 제어 신호가 제1의 전위 내에 있는 경우에는 상기 복수의 전하 축적부 중의 대응하는 전하 축적부에 축적된 상기 전하를 배출시키고, 상기 제어 신호가 제2의 전위에 있는 경우에는 상기 신호 전압 중의 대응하는 하나의 신호 전압을 증폭하여 출력하고, 상기 제어 신호가 제3의 전위에 있는 경우에는 상기 대응하는 하나의 신호 전압을 출력하지 않는 것을 특징으로 하는 촬상 장치.
(25) 상기 (21) 내지 (24) 중의 어느 하나에 있어서,
상기 복수의 전하 축적부에 축적된 상기 전하를 배출시키는 리셋 트랜지스터를 더 구비하는 것을 특징으로 하는 촬상 장치.
(26) 상기 (21) 내지 (25) 중의 어느 하나에 있어서,
상기 증폭부는, 상기 복수의 전하 접속부의 각각에 관해 상기 신호 전압을 증폭하여 출력하는 복수의 증폭 트랜지스터를 구비하고,
상기 증폭 트랜지스터 각각은, 게이트, 소스, 및 드레인을 구비하고,
상기 복수의 전하 축적부의 각각은, 전하 축적부에 관해 상기 복수의 증폭 트랜지스터 중의 대응하는 증폭 트랜지스터의 상기 소스 및 상기 드레인의 사이에 형성되는 것을 특징으로 하는 촬상 장치.
(27) 상기 (21) 내지 (26) 중의 어느 하나에 있어서,
소정의 도통 기간 내에 도통 상태로 이행하고, 상기 도통 상태가 아닌 비도통 기간 내에 비도통 상태로 이행하는 소자 분리 영역과,
상기 소자 분리 영역을 통하여 상기 복수의 전하 축적부에 접속된 전하 배출층을 더 구비하고,
상기 복수의 전하 축적부는, 상기 도통 기간 내에 상기 소자 분리 영역을 통해 상기 전하 배출층에 상기 축적된 전하를 배출하는 것을 특징으르 하는 촬상 장치.
(28) 상기 (21) 내지 (27) 중의 어느 하나에 있어서,
상기 출력된 신호 전압의 각각을 가산하여 결과치를 생성하는 복수의 가산부를 더 구비하는 것을 특징으로 하는 촬상 장치.
100 : 촬상 소자
110 : 행 주사 회로
120 : 화소 어레이부
130 : A/D 변환부
140 : 적산 회로
145 : 판정 회로
150 : 레지스터
160 : 출력 회로
200 : 화소 회로
210 : 행 선택 트랜지스터
221, 260 : p층
222 : n-층
223 : 광전 변환부
231, 232, 233, 234, 235, 236 : p+층
240 : n+층
241, 242, 243, 244, 245 : 부유 확산층
251, 252, 253, 254, 255 : 게이트 절연막
256, 258 : 리셋 단자
270, 280 : 소자 분리 영역
310, 320, 330, 340 : FD 열
321, 322, 323, 324, 325 : 증폭 트랜지스터

Claims (20)

  1. 화소 회로에 있어서,
    부유 확산층을 접촉하는 제2 도전형의 드레인/소스와 상기 부유 확산층을 접촉하는 제2 도전형의 소스/드레인 사이의 제1 도전형의 부유 확산층과,
    상기 부유 확산층에 전기적으로 접속된 광전 변환부의 상기 제1 도전형의 음극과,
    상기 음극에 접촉하는 광전 변환부의 상기 제2 도전형의 양극을 포함하는 것을 특징으로 하는 화소 회로.
  2. 제1항에 있어서,
    상기 음극은 상기 부유 확산층을 접촉하는 것을 특징으로 하는 화소 회로.
  3. 제1항에 있어서,
    상기 음극은 상기 부유 확산층과 상기 양극 사이에 있는 것을 특징으로 하는 화소 회로.
  4. 제1항에 있어서,
    상기 음극에 직렬로 전기 접속된 제1 도전형의 다른 부유 확산층을 더 포함하는 것을 특징으로 하는 화소 회로.
  5. 제4항에 있어서,
    상기 부유 확산층은 제2 도전형의 다른 드레인/소스와 상기 소스/드레인 사이에 있는 것을 특징으로 하는 화소 회로.
  6. 제5항에 있어서,
    상기 소스/드레인 및 상기 다른 드레인/소스는 상기 다른 부유 확산층을 접속하는 것을 특징으로 하는 화소 회로.
  7. 제5항에 있어서,
    상기 드레인/소스에 전기적으로 접속된 선택 트랜지스터의 소스를 더 포함하는 것을 특징으로 하는 화소 회로.
  8. 제7항에 있어서,
    상기 선택 트랜지스터의 상기 소스는 상기 다른 드레인/소스에 전기적으로 접속되는 것을 특징으로 하는 화소 회로.
  9. 제7항에 있어서,
    신호선에 전기적으로 접속된 상기 선택 트랜지스터의 드레인을 더 포함하는 것을 특징으로 하는 화소 회로.
  10. 제4항에 있어서,
    상기 부유 확산층과 게이트 전극 사이의 게이트 절연막을 더 포함하는 것을 특징으로 하는 화소 회로.
  11. 제10항에 있어서,
    상기 게이트 절연막은 상기 부유 확산층과 다른 게이트 전극 사이에 있는 것을 특징으로 하는 화소 회로.
  12. 제1항에 있어서,
    상기 양극은 광을 수신하고, 상기 광전 변환부는 상기 광을 전하로 변환하는 것을 특징으로 하는 화소 회로.
  13. 제1항에 있어서,
    제2 도전형의 제2 층 내의 제1 도전형의 제1 층을 더 포함하고, 상기 제2 층은 상기 부유 확산층과 제1 도전형의 다른 부유 확산층 사이에 있는 것을 특징으로 하는 화소 회로.
  14. 제1항에 있어서,
    상기 부유 확산층과 전원 전위 사이의 전기적인 접속 및 분리를 하는 리셋 트랜지스터를 더 포함하는 것을 특징으로 하는 화소 회로.
  15. 제1항에 있어서,
    상기 제1 도전형은 상기 제2 도전형과 반대의 도전형인 것을 특징으로 하는 화소 회로.
  16. 제1항에 있어서,
    상기 제1 도전형은 n형인 것을 특징으로 하는 화소 회로.
  17. 제1항에 있어서,
    상기 제2 도전형은 p형인 것을 특징으로 하는 화소 회로.
  18. 제1항에 있어서,
    상기 부유 확산층 내의 제1 도전형의 불순물 농도는 상기 음극 내의 제1 도전형의 불순물 농도보다 더 높은 것을 특징으로 하는 화소 회로.
  19. 제1항에 있어서,
    상기 소스/드레인 내의 제2 도전형의 불순물 농도는 상기 양극 내의 제2 도전형의 불순물 농도보다 더 높은 것을 특징으로 하는 화소 회로.
  20. 제19항에 있어서,
    상기 양극 내의 제2 도전형의 불순물 농도는 상기 드레인/소스 내의 제2 도전형의 불순물 농도보다 더 낮은 것을 특징으로 하는 화소 회로.
KR1020167001081A 2013-08-02 2014-07-17 화소 회로 KR102264362B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-161348 2013-08-02
JP2013161348A JP6121837B2 (ja) 2013-08-02 2013-08-02 撮像素子
PCT/JP2014/003788 WO2015015741A1 (en) 2013-08-02 2014-07-17 Pixel circuit

Publications (2)

Publication Number Publication Date
KR20160040169A true KR20160040169A (ko) 2016-04-12
KR102264362B1 KR102264362B1 (ko) 2021-06-14

Family

ID=51263460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167001081A KR102264362B1 (ko) 2013-08-02 2014-07-17 화소 회로

Country Status (7)

Country Link
US (3) US9721981B2 (ko)
EP (1) EP3028305B1 (ko)
JP (1) JP6121837B2 (ko)
KR (1) KR102264362B1 (ko)
CN (2) CN105359274B (ko)
TW (1) TWI617016B (ko)
WO (1) WO2015015741A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6121837B2 (ja) * 2013-08-02 2017-04-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子
KR102344782B1 (ko) 2014-06-13 2021-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입력 장치 및 입출력 장치
TWI669964B (zh) * 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device
CN107615487B (zh) * 2015-06-05 2022-04-15 索尼公司 成像元件、电子器件、制造设备以及制造方法
CN112018133B (zh) * 2019-05-31 2023-06-06 宁波飞芯电子科技有限公司 半导体元件、半导体元件制备方法以及固态成像装置
US10847564B1 (en) * 2019-07-24 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Charge release layer to remove charge carriers from dielectric grid structures in image sensors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253670A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp 固体撮像装置
JP2011071958A (ja) 2009-08-28 2011-04-07 Sony Corp 撮像素子およびカメラシステム
KR20110079653A (ko) * 2008-09-19 2011-07-07 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 정보 취득 장치 및 광통신 시스템
KR20110107407A (ko) * 2009-02-06 2011-09-30 캐논 가부시끼가이샤 광전변환장치 및 카메라

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7324144B1 (en) * 1999-10-05 2008-01-29 Canon Kabushiki Kaisha Solid image pickup device, image pickup system and method of driving solid image pickup device
JP3667220B2 (ja) * 1999-10-05 2005-07-06 キヤノン株式会社 固体撮像装置、撮像システム及び固体撮像装置の駆動方法
JP4224036B2 (ja) * 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP5320659B2 (ja) * 2005-12-05 2013-10-23 ソニー株式会社 固体撮像装置
DE102007037020B3 (de) 2007-08-06 2008-08-21 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Avalanche-Photodiode
US7816170B2 (en) * 2008-02-04 2010-10-19 Sharp Laboratories Of America, Inc. Dual-pixel full color CMOS imager with large capacity well
JP2010124418A (ja) * 2008-11-21 2010-06-03 Toshiba Corp 固体撮像装置
SG166752A1 (en) * 2009-05-22 2010-12-29 Unisantis Electronics Jp Ltd Semiconductor memory device and production method therefor
US8716643B2 (en) 2010-09-06 2014-05-06 King Abdulaziz City Science And Technology Single photon counting image sensor and method
US8471315B1 (en) * 2011-01-31 2013-06-25 Aptina Imaging Corporation CMOS image sensor having global shutter pixels built using a buried channel transfer gate with a surface channel dark current drain
JP5818452B2 (ja) * 2011-02-09 2015-11-18 キヤノン株式会社 固体撮像装置
US8471316B2 (en) * 2011-09-07 2013-06-25 Omnivision Technologies, Inc. Isolation area between semiconductor devices having additional active area
KR20130038035A (ko) * 2011-10-07 2013-04-17 삼성전자주식회사 촬상소자
JP2013090139A (ja) * 2011-10-18 2013-05-13 Sony Corp 撮像素子およびカメラシステム
JP5963450B2 (ja) * 2012-01-18 2016-08-03 キヤノン株式会社 撮像装置および撮像システム
JP6121837B2 (ja) * 2013-08-02 2017-04-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253670A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp 固体撮像装置
KR20110079653A (ko) * 2008-09-19 2011-07-07 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 정보 취득 장치 및 광통신 시스템
KR20110107407A (ko) * 2009-02-06 2011-09-30 캐논 가부시끼가이샤 광전변환장치 및 카메라
JP2011071958A (ja) 2009-08-28 2011-04-07 Sony Corp 撮像素子およびカメラシステム

Also Published As

Publication number Publication date
JP6121837B2 (ja) 2017-04-26
TWI617016B (zh) 2018-03-01
EP3028305A1 (en) 2016-06-08
US9721981B2 (en) 2017-08-01
US10777602B2 (en) 2020-09-15
US20160163748A1 (en) 2016-06-09
TW201507123A (zh) 2015-02-16
WO2015015741A1 (en) 2015-02-05
KR102264362B1 (ko) 2021-06-14
EP3028305B1 (en) 2018-07-04
US10319777B2 (en) 2019-06-11
CN110164888A (zh) 2019-08-23
CN110164888B (zh) 2023-06-20
CN105359274A (zh) 2016-02-24
JP2015032999A (ja) 2015-02-16
US20190333958A1 (en) 2019-10-31
US20170309671A1 (en) 2017-10-26
CN105359274B (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
US9036064B2 (en) Solid-state imaging device including a photoelectric converting film and camera system using the solid-state imaging device
US8031250B2 (en) Solid-state imaging device and method of driving the same
JP5251736B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5458690B2 (ja) 固体撮像装置およびカメラ
US10777602B2 (en) Pixel circuit
US9219096B2 (en) Solid-state imaging device
US20130037900A1 (en) Solid-state imaging element, manufacturing method, and electronic device
JP2009152234A (ja) 固体撮像装置およびカメラ
JP6299544B2 (ja) 固体撮像装置
JP2011205512A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
TW201407759A (zh) 減低畫素區域影像感測器
US8809922B2 (en) Solid-state image sensing device and electronic apparatus
TWI487097B (zh) Solid state camera device
JPWO2012160802A1 (ja) 固体撮像装置
KR20040075695A (ko) 고체 촬상 장치 및 그 제조 방법
CN210168124U (zh) 图像传感器
US8395687B2 (en) Methods for operating image sensors
JP2015018907A (ja) 固体撮像装置およびその製造方法、並びに電子機器
KR20100059190A (ko) 이미지 센서 및 그 구동 방법
JP2011199050A (ja) 固体撮像デバイスおよび電子機器
JP2019134418A (ja) 固体撮像素子、その駆動回路および撮像装置
JP2018088717A (ja) 固体撮像装置
JP2002330345A (ja) 撮像装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant