KR20160028529A - 다층 인쇄 회로 기판의 제조 - Google Patents

다층 인쇄 회로 기판의 제조 Download PDF

Info

Publication number
KR20160028529A
KR20160028529A KR1020167005708A KR20167005708A KR20160028529A KR 20160028529 A KR20160028529 A KR 20160028529A KR 1020167005708 A KR1020167005708 A KR 1020167005708A KR 20167005708 A KR20167005708 A KR 20167005708A KR 20160028529 A KR20160028529 A KR 20160028529A
Authority
KR
South Korea
Prior art keywords
tin
layer
phosphate
hydroxide
formula
Prior art date
Application number
KR1020167005708A
Other languages
English (en)
Inventor
크리슈티안 슈파링
토마스 휠스만
패트릭 브룩스
아르노 클리퀴
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20160028529A publication Critical patent/KR20160028529A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2063Details of printed circuits not provided for in H05K2201/01 - H05K2201/10 mixed adhesion layer containing metallic/inorganic and polymeric materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 다층 인쇄 회로 기판의 제조 공정 및 이로써 형성된 아티클, 특히 IC 기판에 관한 것이다. 본 발명의 공정은 개별 공정 단계에서 무기 실리케이트 및 오르가노실란 본딩 혼합물을 이용하여 유전체 재료 및 구리의 층들 사이에 접착성을 제공한다. 상기 공정은 다층 인쇄 회로 기판 및 IC 기판의 내습성은 물론, 기계적 및 열적 스트레스 저항성을 향상시키고, 접착 강도를 개선한다.

Description

다층 인쇄 회로 기판의 제조{MULTILAYER PRINTED CIRCUIT BOARD MANUFACTURE}
본 발명은 다층 인쇄 회로 기판, IC 기판, 고주파 애플리케이션용 인쇄 회로 기판 및 가요성 기판을 형성하는 공정; 이로써 획득가능한 다층 인쇄 회로 기판 및 IC 기판, 오르가노실란 본딩 혼합물 및 적어도 1종의 무기 실리케이트를 포함하는 조성물을 이용한 처리에 관한 것이다. 다층 PCB 및 IC 기판은 통상 부분적으로 경화된 B-스테이지 수지와 같은 유전체 층, 즉 프리프레그 (prepreg) 와 함께 구리를 포함하는 것과 같은 이미징된 도전성 층을 다층 샌드위치로 인터리핑 (interleafing) 함으로써 구조화되고, 다층 샌드위치는 이후 열 및 압력을 가함으로써 함께 본딩된다. 평활한 구리 표면을 갖는 도전성 층은 프리프레그에 잘 본딩되지 않기 되기 때문에, 유전체에 보다 양호하게 본딩시키기 위해서 거친 구리 표면이 채택되어 왔다. 따라서, 다층 PCB 산업의 일부는 기계적 또는 화학적 조면화 공정 단계를 적용하여 보다 양호한 본딩을 보장한다. 하지만, 회로 패턴이 보다 미세해짐에 따라, 이러한 표면 제조 동안에 도전체 트레이스들을 물리적으로 손상시킬 우려가 커지고 있다. 도전성 층 및 유전체 사이의 본딩을 향상시키기 위해서 이 산업에 의해 채택된 다른 공정은, 양호한 상간 (interphasial) 접착성을 보장하기 위해서 도금 산업에서 널리 실행되는 각종 구리 표면 산화 과정이다.
대안의 공정에서, 오르가노실란이 구리 표면 및 프리프레그 표면 사이의 접착성을 증가시키기 위해 이용된다. 상기 오르가노실란은 구리 표면 상에 박층으로 성막 (deposit) 되고, 적층 (lamination) 동안 오르가노실란 분자는 에폭시, 즉, 프리프레그 표면에 본딩한다. 상기 오르가노실란 및 구리 표면 사이의 접착성을 증가시키기 위해서, 상기 구리 표면은, 오르가노실란과 반응하는 주석과 같은 금속으로 프리코팅된다. 적절히 도포된 경우, 오르가노실란 처리는 매우 안정적이고 화학적 공격 및 박리 (delamination) 에 내성이 있다. 오르가노실란 공정은, 인라인 공정 시스템에서 컨베이어 설치될 수 있는 이점을 가진다.
문헌 EP 0 431 501 B1에는, 산화된 주석 표면에 도포된 오르가노실란 본딩 혼합물을 이용하여 다층 인쇄 회로 기판을 제조하는 공정을 개시하고 있다. 상기 공정은 미세 라인 IC 기판을 제조하지는 못한다.
특허 출원 EP 1 978 024 A1에는, 다층 인쇄 회로 기판을 제조하기 위한, 알칼리성 실리케이트 및 콜로이드성 실리카를 포함하는 본딩 혼합물은 물론, 오르가노실란 및 콜로이드성 실리카 입자들의 각종 혼합물을 개시하고 있다.
일본 특허 출원 JP 2007-10780에는, 오르가노실란 본딩제가 예를 들어 백금층 상에 도포되는 다층 인쇄 회로 기판의 제조를 위한 공정을 개시하고 있다.
종래 기술로 기재된 공정들의 주요 약점은, 오르가노실란 층이 일부 환경에서 그리고 피쳐 크기가 ≤20 ㎛ 이고 SAP (Semi-Additive Process) 테크놀로지를 이용하여 제조되는 IC 기판의 제조에서 실패할 수 있다는 것이다.
따라서, 본 발명의 목적은 다층 인쇄 회로 기판 또는 IC 기판, 특히 매우 미세한 회로 구조를 가지는 SAP 테크놀로지에 의해 제조된 것을 형성하기 위한 공정을 제공하는 것이다. 이 공정은 하기의 단계들,
(a) 유전체 층 지지체의 표면 상에 두께가 적어도 4 ㎛인 도전성 구리 회로를 형성하는 단계;
(b) 도전성 구리 회로에 주석을 도포하고, 이로써 도포 동안 또는 이에 후속하여 도포된 주석이 그 표면 상에서 산화물, 수산화물 또는 그 조합물로 변환되는 것에 의해, 도전성 구리 회로 상에 주석의 산화물, 수산화물 또는 그 조합물의 층을 형성하는 단계. 산화물, 수산화물 또는 조합물의 층은 두께가 40 ㎛ 이하인 것이 바람직하다;
(c) 적어도 1종의 무기 실리케이트를 포함하는 혼합물을 단계 (b)에서 형성된 산화물, 수산화물 또는 그 조합물의 표면에 도포하거나 또는 구리 회로에 본딩되며 부분적으로 경화된 열경화성 고분자 조성물을 포함하는 절연성 층에 도포하는 단계;
(d) 오르가노실란 본딩 혼합물을 단계 (c)에서 형성된 적어도 1종의 무기 실리케이트를 포함하는 층에 도포하는 단계;
(e) 단계들 (a), (b), (c) 및 (d)를 반복하는 단계;
(f) 단계들 (a), (b), (c), (d) 및 (e)에 의해 형성된 재료들을 단일 아티클에 본딩하고, 이로써 오르가노실란 코팅이 적어도 1종의 무기 실리케이트의 층 및 절연층 사이에 존재하는 것에 의해, 본딩 동안 부분적으로 경화된 열경화성 절연성 층이 경화되며; 그리고 선택적으로
(g) 단계 (f)에서 형성된 본딩된 아티클을 관통하는 다수의 홀들을 형성하는 단계;
(h) 쓰루홀들의 벽들을 금속화하여, 쓰루홀들의 반대 개구로부터의 도전성 통로들을 형성하여, 다층 회로 기판을 형성하는 단계;
를 포함하고,
이 공정은 오르가노실란 본딩 혼합물이,
(i) 식 I의 구조를 갖는 적어도 1종의 우레이도 실란
Figure pat00001
식 I
(식 중, A는 탄소 원자수 1 ∼ 8인 알킬렌이고, B는 탄소 원자수 1 ∼ 8인 히드록실 또는 알콕시이고, n은 1, 2 또는 3의 정수이며, 단, n이 1 또는 2인 경우에는, 각각의 B는 동일할 필요가 없음); 및
(ii) 식 II 및 식 III의 구조를 갖는 화합물들
Figure pat00002
식 II
(식 중, R1, R2, R3, R4, R5 및 R6은 서로 독립적으로 탄소 원자수 1 ∼ 8인 알킬이고, R은 탄소 원자수 1 ∼ 8인 알킬렌기를 나타냄),
Figure pat00003
식 III
(식 중, R7 은 메틸, 에틸 및 프로필로 이루어지는 그룹으로부터 선택됨), 및 식 II 및 III을 갖는 화합물들의 혼합물로 이루어지는 그룹으로부터 선택되는, 적어도 1종의 가교제를 포함하는 것을 특징으로 하고,
여기서 식 I의 구조를 갖는 적어도 1종의 우레이도 실란 및 적어도 1종의 가교제의 전체 농도는 1 내지 50 g/ℓ의 범위이며, 회로 기판 및 IC 기판이 상기 공정에 의해 획득가능하다.
본 발명은 청구항 1에 정의된 바와 같이 다층 인쇄 회로 기판 또는 IC 기판을 형성하기 위한 공정에 관한 것이다. 회로 기판은 중간 층들을 관통해 절연성 층에 부착되는 구리 회로를 지지하는 유전체 재료의 교호 (alternating) 층을 가진다. 회로 기판은 회로 기판의 전체 두께를 가로지는 전기 통로를 형성하는 쓰루홀들을 가진다.
본 발명에 의한 공정은 피쳐 크기가 50 ㎛ 및 심지어 25 ㎛ 이하인 고밀도 상호접속 (HDI, high-density interconnect) 을 프로세싱하는 미세 라인 레지스트 구조를 가지는 회로에 특히 적합하다.
IC 기판은 보통 SAP 테크놀로지를 이용하여 제작되고 라인 및 공간 피쳐 크기가 ≤20 ㎛ 이다. IC 기판은, 어셈블리 내의 다른 전자 컴포넌트와 조합되어, 전자 기기의 기능을 제어하는 IC 패키지의 기본 컴포넌트이다. IC 패키지는 넓게 단일 칩 모듈들 (또는 SCMs) 및 멀티-칩 모듈들 (또는 MCMs) 로 나눌 수 있으며, 단일 칩 모듈들은 하나의 IC 칩을 포함하고, 멀티-칩 모듈들은 다중 칩들 및 다른 전자 디바이스들을 포함한다.
다층 회로 기판 또는 IC 기판의 형성시, 수 십개의 도전성 및 비도전성 층들이 채택될 수 있다. 또한, 다층 회로 기판 또는 IC 기판의 형성을 위해서는, 홀들을 뚫는 것이 필요하며, 홀 둘레 근방의 영역에서 층들의 박리에 의해 흠결이 발생할 수도 있다. 흠결이 층들 중 하나에 존재하거나 또는 박리가 발생한다면, 일반적으로 전체 회로 기판 또는 IC 기판은 폐기되어야 한다. 따라서, 시판품에 대해서는 인쇄 회로 기판 또는 IC 기판의 형성 단계들 각각에서의 고품질이 필수적이다. 그 기술을 이용해, 각종 아티클들이 형성될 수 있다. 실례로, 하나의 아티클은 유전체 층, 주석 및 하부 주석의 산화물, 수산화물 또는 그 조합물의 층을 가진 구리 회로, 적어도 1종의 무기 실리케이트를 포함하는 층, 오르가노실란 본딩 혼합물의 층, 절연성 층, 제 2 유전체 층, 주석, 하부 주석의 산화물, 수산화물 또는 그 조합물의 제 2 층을 가진 제 2 구리 회로, 적어도 1종의 무기 실리케이트를 포함하는 제 2 층, 오르가노실란 본딩 혼합물의 제 2 층 및 제 2 절연성 층을 순서대로 포함할 수 있다. 상기 아티클에서는, (제 1) 절연성 층이 직접적으로 또는 접착제 층을 통해서 제 2 유전체 층에 콘택될 수도 있다. 이러한 접착제는 당업계에 잘 알려져 있으며, 예를 들어, 고온 에폭시가 있다. 대안의 아티클에서는, 제 2 유전체 층이 동일한 순서를 가지는 모든 다른 층들과 함께 존재할 필요가 없다. 본 발명의 다른 대안되는 실시형태에서는, 반대 표면에 구리 회로를 가지는 유전체 층이 존재할 수도 있다. 이후, 반대 표면 상에는, 주석과 하부 주석의 산화물, 수산화물 또는 그 조합물의 층, 무기 실리케이트, 오르가노실란 본딩 혼합물 및 절연성 층을 선택적으로 포함하는 각종 층들이 도포된다.
본 발명의 공정에서의 시작 재료는 일 표면 또는 반대 표면 상에 구리의 피복 (cladding) 을 포함하는 유전체 층이다. 이 구리 층은 두께가 적어도 1 ㎛, 보다 바람직하게 15 ㎛ 이고, 도전성 회로를 형성하기 위해 사용된다. 종래에 잘 알려져 있는 기술이, 예컨대, 감광성 레지스트 필름의 포토이미징 기술, 및 그 이후의 구리의 비보호된 영역의 식각에 의해, 이러한 회로를 형성하기 위해서 채택될 수 있다. 적합한 기술의 예는 U.S. 특허 3,469,982 에 개시되어 있다. 유전체 층의 조성물은, 전기 절연체로서 기능하는 한 중요하지 않다. 유용한 지지체 재료들, 예컨대, 유리 섬유에 의해 강화된 에폭시가 U.S. 특허 4,499,152에 개시되어 있다. 당업계에서 프리프레그 또는 "B" 스테이지 수지로 알려져 있는, 부분적으로 경화된 열경화성 고분자 조성물이 채택되는 것이 바람직하다.
유용한 유전체 기판 또는 층들은 직포 (woven) 유리 강화 재료들에 부분적으로 경화된 수지, 보통 에폭시 수지 (예를 들어, 이관능, 사관능 및 다관능 에폭시) 를 스며들게 함으로써 조제될 수 있다. 에폭시 수지가 특히 적합하다. 본 발명의 오르가노실란 조성물의 이점은, 그것이 기판 재료의 유리 및 수지 영역 모두에 대해 매우 양호한 접착성을 나타내는 것이며, 이는 종래 기술로부터 알려져 있는 조성물에 있어서 종종 문제가 되는 것이다.
유용한 수지의 예는 포름알데히드 및 우레아, 또는 포름알데히드 및 멜라민, 폴리에스테르, 페놀릭, 실리콘, 폴리아미드, 폴리이미드, 디알릴 프탈레이트, 페닐실란, 폴리벤즈이미다졸, 디페닐옥사이드, 폴리테트라플루오로에틸렌, 시아네이트 에스테르 등의 반응으로부터 조제된 아미노 타입 수지를 포함한다. 이들 유전체 기판은 종종 프리프레그로 불린다. 최신 세대의 에폭시 기판은 Ajinomoto GX-3 및 GX-13 이며, 이것은 유리 볼 필러들을 포함하고, 또한 본 발명에 의한 공정으로 처리될 수 있다. 절연성 층 및 유전체 층은 상술한 바와 같이 직포 유리 강화 재료에 부분적으로 경화된 수지를 스며들게 함으로써 제조될 수 있다. 이로써, 절연성 층 또는 층들이 또한 프리프레그일 수도 있다.
다층 인쇄 회로 기판 또는 IC 기판의 형성에 있어서, 적어도 하나의 표면 상에 도전성 금속 코팅 또는 금속 회로를 갖는 수개의 유전체 층들 및 수개의 절연성 층들이 채택될 수도 있다.
도전성 회로의 형성 이후, 통상적으로 산화물, 수산화물 또는 그 조합물의 얇은 외부층을 형성하는 것이 필요하다. 두께가 1.5 ㎛ 이하, 보다 바람직하게 1.0 ㎛ 이하인 이 층은 구리 회로의 산화에 의해 직접 형성될 수 있다.
본 발명의 일 실시형태에서, 도전성 층은 주석으로부터 형성된다. 이하에서 보다 충분히 설명되는 바와 같이, 코팅의 도포의 바람직한 기술은 침지 금속 도금에 의한 것이다. 금속 층의 두께는 중요하지 않으며, 예를 들어, 0.06 ∼ 0.25 ㎛ 일 수 있다. 주석의 형성 동안, 및 주석의 형성에 후속하여, 산화물, 수산화물 또는 그 조합물의 얇은 코팅이 형성된다. 이 코팅은 바람직하게 두께가 1.5 ㎛ 이하이거나 또는 일부의 경우 단지 단일층으로 매우 얇을 수 있기 때문에, 공기 산화가 채택될 수도 있다. 이러한 경우, 구리 표면이 주변 산소 및 수증기와 반응하는 실온에 방치되는 경우 산화물/수산화물이 형성될 수 있다. 산화물/수산화물의 형성을 위한 다른 기술은 산화성 수성 조 (aqueous bath) 에서의 침지 또는 산화성 수성 조에 대한 노출을 포함한다.
바람직한 침지 주석 코팅 조성물은 티오우레아 화합물, 주석염, 환원제, 산 및 우레아 화합물을 포함한다. 주석염은 바람직하게 제일주석염 (stannous salt) 을 포함한다. 무기 (미네랄) 산 또는 유기산의 제일주석염이 사용될 수도 있지만 (예를 들어, 포름산 제일주석 및 아세트산 제일주석), 주석염은 황, 인 및 할로겐 산과 같은 미네랄산, 특히 황산 (sulfuric acid) 또는 술팜산과 같은 유황산 (sulfur acid) 의 제일주석염을 포함할 수도 있다. 또한 나트륨 또는 칼륨 주석산염 및 당업계에 알려져 있는 그 등가물과 같은 알칼리 금속 주석산염이 사용될 수도 있다. 일 실시형태에서는, 황산 제일주석, 술팜산 제일주석 또는 아세트산 제일주석이 주석염으로서 사용된다. 주석 납 코팅이 성막되는 경우, 아세트산 납이 납염으로서 사용될 수도 있다. 채택되는 산은 유기산 또는 황, 인, 또는 할로겐 계의 무기산 (미네랄 산) 일 수 있으며, 황산, 메탄 술폰산 (MSA) 또는 술팜산과 같은 유황계 산이 바람직하다. 채택될 수 있는 유기산의 일부는 포름산, 아세트산, 말산 및 말레산과 같은 약 6개까지의 탄소 원자를 갖는 모노카르복실산 또는 디카르복실산을 포함한다. 가능하다면, 할로겐산 또는 할로겐염을 사용하지 않는 것이 바람직한데, 그 이유는 할로겐화 잔여물이 주석 코팅 성막시 제조될 수 있고, 이들 염이 주석의 전기적 특성을 간섭하고, 또한 코팅 내에서 부식성 재료로 작용할 수 있기 때문이다. 본 발명의 일 실시형태에서, 침지 주석 코팅 조성물은 적어도 1종의 킬레이트제를 더 포함한다. 특히 바람직한 킬레이트제는 아미노카르복실산 및 히드록시카르복실산을 포함한다. 이와 관련하여 채택될 수 있는 일부 구체적인 아미노카르복실산은 에틸렌디아민테트라아세트산, 히드록시에틸에틸렌디아민트리아세트산, 니트릴로트리아세트산, N-디히드록시에틸글리신, 및 에틸렌-비스(히드록시페닐글리신) 을 포함한다. 채택될 수 있는 히드록시 카르복실산은 타르타르산, 시트르산, 글루콘산 및 5-술포살리실산을 포함한다.
채택될 수 있는 각종 환원제는 당업계에 잘 알려져 있으며, 포화 또는 불포화이든, 지방족 또는 환형이든, 10개까지의 탄소 원자를 갖는 유기 알데히드를 일반적으로 포함한다. 이와 관련하여, 포름알데히드, 아세트알데히드, 프로피온알데히드, 부티르알데히드 등과 같은 6개까지의 탄소 원자를 갖는 저급 알킬 알데히드가 채택될 수 있다. 특히 바람직한 알데히드는 히드록시 지방족 알데히드, 예컨대, 글리세르알데히드; 에리트로오스; 트레오스; 아라비노오스 및 그 다양한 위치에서의 이성체, 그리고 글루코오스 및 그 다양한 위치에서의 이성체를 포함한다. 글루코오스는 금속염의 보다 높은 산화 상태로의 산화, 예를 들어, Sn(II) 의 Sn(IV) 로의 산화를 방지하는 작용을 하는 것으로 알려져 있지만, 또한 킬레이트제로서 작용도 하며, 이러한 이유 때문에 특히 유용하다. 채택될 수 있는 계면활성제는 임의의 비이온성, 음이온성, 양이온성 또는 양쪽성 계면활성제를 포함한다. 비이온성 계면활성제가 특히 바람직하다.
적어도 1종의 무기 실리케이트을 포함하는 조성물이, 단계 (c) 에서, 주석 산화물, 주석 수산화물 또는 조합물, 또는 당업계에서 프리프레그 또는 "B" 스테이지 수지로 또한 알려져 있는 부분적으로 경화된 열경화성 고분자 조성물에 코팅으로서 도포된다. 유전체 층과 동일한 구성 재료를, 층들을 서로 보다 용이하게 구별하기 위해서 절연성 층이라 불리는 이 층에 채용할 수 있다. 적어도 1종의 무기 실리케이트는 일반식 xM2O·SiO2·nH2O 로 특징되는 수용성 무기 실리케이트로부터 선택되며, 여기서 x는 1 ∼ 4의 범위, 바람직하게 1 ∼ 3의 범위이고, n은 0 ∼ 9의 범위이며, M은 Na+, K+ 및 NH4 + 로 이루어지는 그룹으로부터 선택된다. 적어도 1종의 무기 실리케이트의 농도는 0.05 g/ℓ ∼ 50 g/ℓ의 범위, 보다 바람직하게 0.5 g/ℓ ∼ 10 g/ℓ의 범위이다. 선택적으로, 상기 혼합물은 나트륨 포스페이트, 칼륨 포스페이트, 암모늄 포스페이트, 이염기성 나트륨 포스페이트, 삼염기성 나트륨 포스페이트, 이염기성 칼륨 포스페이트, 삼염기성 칼륨 포스페이트, 암모늄 이염기성 포스페이트, 암모늄 삼염기성 포스페이트, 나트륨 트리폴리포스페이트, 칼륨 트리폴리포스페이트 및 암모늄 트리폴리포스페이트 등으로 이루어지는 그룹으로부터 선택되는 적어도 1종의 수용성 포스페이트를 추가적으로 포함한다. 적어도 1종의 수용성 포스페이트의 농도는 0.05 g/ℓ ∼ 50 g/ℓ의 범위이고, 보다 바람직하게 0.5 g/ℓ ∼ 10 g/ℓ의 범위이다.
적어도 1종의 무기 실리케이트를 포함하는 조성물은 임의의 종래 수단에 의해, 예를 들어, 딥핑, 분사, 브러싱 및 침지에 의해 산화된 주석 표면을 가지는 구리층 상에 성막된다. 조성물은 15 ℃ ∼ 60 ℃ 범위, 보다 바람직하게 20 ℃ ∼ 40 ℃ 범위의 온도에서 산화된 주석 표면 상에 성막된다.
본 발명의 일 실시형태에서, 기판은 적어도 1종의 무기 실리케이트를 포함하는 조성물에 5초 ∼ 100초, 보다 바람직하게 10초 ∼ 30초 동안 딥핑된다.
다른 실시형태에서, 적어도 1종의 무기 실리케이트를 포함하는 층은 오르가노실란 본딩 혼합물의 성막 이전에 건조되지 않는다.
이후, 본 발명에 의한 오르가노실란 본딩 혼합물은, 단계 (d)에서, 적어도 1종의 무기 실리케이트를 포함하는 층에 코팅으로서 도포된다. 본 발명에서 채택될 수 있는 오르가노실란 본딩 혼합물로 돌아가, 오르가노실란 본딩 혼합물은, 적어도 1종의 무기 실리케이트를 포함하는 층, 및 부분적으로 경화 및 변환되어 충분히 경화된 절연성 층에 본딩되는, 피착체 중간층을 형성하는 것이 필요하다. 적어도 1종의 무기 실리케이트 및 오르가노실란 본딩 혼합물을 포함하는 층이 본 명세서에서 정의된 열 응력 테스트에 따라서 박리 방지의 기능을 하는 것이 필요하다. 바람직한 모드에서, 충분히 경화된 절연성 층을 가진 다층 회로 기판은 MIL-P-55110D 의 모든 사양을 만족한다.
우레이도 실란은 축합 반응에서 공유 금속-O-Si 결합을 형성하고/형성하거나 오르가노실란의 실라놀 (SIGH)-기와 함께 수소 브릿지 결합 (hydrogen bridge bond) 을 형성하는 것으로 고려된다. 오르가노실란은 관능적으로 치환된 유기기를 개재하여 인접층과 상호작용하여, 반데르발스힘 상호작용, 강한 극성력 수소 브릿지 상호작용, 또는 유전체 수지와의 공유 결합 형성을 제공하는 것으로 고려된다. 가교제는 우레이도 실란과 네트워크를 형성하여 형성된 피착체 오르가노실란 층의 수분 민감성을 감소시키는 것으로 고려된다. 본 발명의 내습성 있는, 피착체인, 오르가노실란 층은 그 필수 구성성분으로서,
(I) 식 I에 의한 구조를 갖는 적어도 1종의 우레이도 실란
Figure pat00004
식 I
(식 중, A는 탄소 원자수 1 ∼ 8인 알킬렌이고, B 는 탄소 원자수 1 ∼ 8인 히드록실 또는 알콕시이고, n은 1, 2 또는 3의 정수이며, 단, n이 2 또는 3인 경우에는, B는 동일할 필요가 없음); 및
(II) 식 II에 의한 구조를 갖는 화합물들
Figure pat00005
식 II
(식 중, R1, R2, R3, R4, R5 및 R6은 서로 독립적으로 탄소 원자수 1 ∼ 8인 알킬이고, R은 탄소 원자수 1 ∼ 8인 알킬렌기를 나타냄),
식 III을 갖는 화합물들
Figure pat00006
식 III
(식 중, R7 은 메틸, 에틸 및 프로필로 이루어지는 그룹으로부터 선택됨), 및
식 II 및 III 를 갖는 화합물들의 혼합물로 이루어지는 그룹으로부터 선택되는, 적어도 1종의 가교제
를 갖는 오르가노실란 본딩 혼합물로부터 조제된다.
식 I에서, 하나 초과의 B 기가 존재한다면 각각의 B기는 동일한 것이 바람직하다. 또한, R1, R2, R3, R4, R5 및 R6이 동일한 것이 바람직하다. 우레이도 실란에서, 알킬렌기, A 는 이가 에틸렌 또는 프로필렌인 것이 바람직하고, 알콕시기, B는 메톡시 또는 에톡시기인 것이 바람직하다. 특히 바람직한 우레이도 실란은 γ-우레이도프로필-트리에톡시-실란이다. 식 II에 의한 가교제에서, 알킬기는 메틸 또는 에틸인 것이 바람직하고, 알킬렌기, R은 이가 에틸렌 또는 프로필렌기인 것이 바람직하다. 식 II에 따라서 특히 바람직한 가교제는 헥사메톡시디실릴에탄이다. 실란 본딩 혼합물의 성분 농도는 특정 애플리케이션의 필요를 만족시키기 위해서 폭넓게 변할 수 있다. 즉, 우레이도 실란 대 가교제의 중량비는 99:1 ∼ 1:99 일 수 있다. 우레이도 실란 및 가교제의 중량비가 10:1 ∼ 1:1 인 것이 바람직하다. 통상적으로 단일 우레이도 실란이 단일 가교제와 함께 사용되지만, 실란 본딩 혼합물 중에, 정의된 2종 이상의 우레이도 실란 및/또는 정의된 2종 이상의 가교제를 사용하는 것도 본 발명의 범위 내이다. 본 발명의 실행시, 오르가노실란 본딩 혼합물은 적어도 1종의 무기 실리케이트를 포함하는 층 또는 절연성 층 표면에 액체 용액으로서 도포될 수 있다. 이 예시에서, 오르가노실란 본딩 혼합물은 우레이도 실란 및 가교제를 위한 상호간 용매를 포함한다. 오르가노실란의 전체 농도는 1 g/ℓ ∼ 50 g/ℓ의 범위이고, 보다 바람직하게 2 g/ℓ ∼ 10 g/ℓ의 범위이다. 용액은 임의의 종래 수단에 의해, 예를 들어, 딥핑, 분사, 브러싱 및 침지에 의해 도포된다.
상술한 바와 같이 제조된 다층 인쇄 회로 기판 또는 IC 기판은 적층 가압기의 플레이트 사이에서 종래의 적층 온도 및 압력으로 처리될 수 있다. 이 방식에서, 적층 작업은 일반적으로 1.72 MPa ∼ 5.17 MPa 범위의 압력, 130 ℃ ∼ 약 350 ℃ 범위의 온도 및 30분 ∼ 2시간의 적층 사이클을 수반한다. 선택적으로, 진공 적층법은 IC 기판에서의 빌드-업 필름들을 위해서 이용된다. 적층체는 구리 표면 상에 배치되고, 100 ℃ 에서 적층되며, 그리고 30초 동안 3 kg/cm2 에 의해 가압된다.
본 발명에 의한 공정의 이점은 개선된 접착성, 개선된 내산화성 및 개선된 내습성을 포함하며, 특히 고밀도 인터케넥트 및 IC 기판에 대한 개선된 접착성, 개선된 내산화성 및 개선된 내습성을 포함한다.
실시예
실험시 사용된 테스트 샘플은 하기와 같다.
(i) 두께가 35 ㎛ 이고 크기가 310 × 500 mm 인 구리층과 두께가 0.8 mm 인 표준 FR4 재료 층으로부터 빌드된 풀 구리 보드 (full copper board) 패널
(ii) 두께가 35 ㎛ 이고 크기가 200 × 150 mm 인 구리와 1.6 mm 두께의 FR4 단일측의 구조화된 측면을 갖는 구조화된 보드 패널
(iii) 두께가 32 ㎛ 인 ABF 필름 (Ajinomoto GX13)
테스트 샘플 (i) 및 (ii)의 구리 표면은 화학적으로 세정되었고, 침지 주석 조성물 및 오르가노실란 본딩 혼합물로 처리되었고, 선택적으로 인라인 분사 시스템 내에서 오르가노실란 본딩 혼합물로 처리되기 이전에 무기 실리케이트를 포함하는 조성물로 처리되었으며, 그리고 EP 0 431 501 B1 의 실시예에 기재된 샘플 A (즉, 오르가노실란 본딩 혼합물의 성막 이전에 무기 실리케이트로 처리되지 않음) 에 대비하여 평가되었다.
모든 실시예를 통해 사용되는 화학적 세정 및 침지 주석 조성물로의 처리는 표 1 에 요약된다:
공정 단계 온도 [℃] 공정 시간 [초] 조성물
화학적 세정:
Acidclean UC (Atotech Deutschland GmbH 의 제품) 35 17 산성 세정제
린스 25 35
단계 (b)에 의한 침지 주석 처리
안전 개선제 MSA (Atotech Deutschland GmbH 의 제품) Sn2 + 이온들, MSA 및 티오우레아를 포함
린스 25 35
린스 25 17 DI수
실시예 1 ∼ 5에 적용되는 공정 단계 (c)-(d)는 표 2에 요약된다:
공정 단계 온도 [℃] 공정 시간 [초] 조성물
단계 (c)에 의한 무기 실리케이트로의 처리
40 25 나트륨 메타실리케이트 (x=1)
린스 25 17
단계 (d)에 의한 오르가노실란 본딩 혼합물로의 처리
35 20 3-[트리(에톡시/메톡시)실릴]프로필]우레아 및 2-비스(트리에톡시실릴)에탄의 혼합물
건조 65 35
타입 (i) 또는 (ii)의 모든 실험 패널에서는, 무기 실리케이트 및 오르가노실란 본딩 혼합물의 도포 이후 ABF 필름으로 적층된다. 적층 이전에, 패널은 65 ℃ 에서 5 분 동안 미리 데워진다. 적층은 핫 롤 라미네이터로 100 ℃ 롤러 온도에서 1 m/min의 적층 속도로 수행된다. 양 패널 측면들의 적층은 2단계의 적층 단계를 필요로 한다. 이후 PET 커버 호일이 제거된다.
적층 이후, 적층체는 대기 순환을 이용한 오븐에서 30분 동안 180 ℃에서 경화된다.
다음, 모든 패널은 디스미어 (desmear) 공정으로 2회 처리되고, 이후 구리가 무전해 구리 공정에 의해 성막되고 10 ㎛ 의 전기도금된 구리에 의해 강화되는 도금 쓰루홀 공정이 적용된다.
열 어닐링은 구리의 전기도금 이후 적용된다. 3회의 스테이지 어닐링이 적용된다: 180℃ 에서 60분 동안 첫번째 어닐링, 200℃ 에서 60분 동안 두번째 어닐링 및 200℃ 에서 60분 동안 세번째 어닐링.
이후 블리스터 (blister) 가 샘플들의 광학 검사에 의해 카운트된다. 2종류의 블리스터가 관측되며: 한 종류는 주석 층으로부터의 ABF 필름의 국부적인 박리 (즉, 접착 프로모터 층의 실패) 에 의해 야기되고, 다른 종류는 FR4 베이스 재료로부터의 도금된 구리층의 박리에 의해 야기된다. 실시예 1 ∼ 5 동안에는 종류 1의 블리스터만이 고려된다.
실시예 1 (비교)
이 실시예에서는, 1.0 wt.-% 의 3-[트리(에톡시/메톡시)실릴]프로필]우레아 및 0.2 wt.-% 의 2-비스(트리에톡시실릴)에탄을 포함하는 EP 0431 501 B1의 실시예 1에서의 샘플 A로서 기재된 것과 동일한 오르가노실란 본딩 혼합물이 산화된 주석 표면 상에 성막된다. 단계 (c) 종류의 어떠한 처리도 적용되지 않는다.
블리스터가 관측된다.
실시예 2 (비교)
패널이 단계 (d)에서 1.0 wt.-% 의 3-[트리(에톡시/메톡시)실릴]프로필]우레아 및 1.0 wt.-% 의 2-비스(트리에톡시실릴)에탄을 포함하는 오르가노실란 본딩 혼합물로 처리된다. 단계 (c)에 의한 어떠한 처리도 적용되지 않는다.
블리스터가 관측된다.
실시예 3
실시예 1에서 사용된 것과 동일한 오르가노실란 본딩 혼합물이 도포된다. 상기 오르가노실란 본딩 혼합물의 도포 이전에, 패널이 3-4 페이지에 기재된 바와 같이 공정 시퀀스 중 단계 (c)에 따라 2 g/ℓ 나트륨 메타실리케이트 (x = 1) 를 포함하는 조성물로 처리된다.
어떠한 블리스터도 관측되지 않는다.
실시예 4
패널이 3-4 페이지에 기재된 바와 같이 공정 시퀀스 중 단계 (c)에 따라 2 g/ℓ의 나트륨 메타실리케이트 (x = 1) 를 포함하는 조성물로 처리되고, 단계 (d) 에서의 1.0 wt.-% 의 3-[트리(에톡시/메톡시)실릴]프로필]우레아 및 1.0 wt.-% 의 2-비스(트리에톡시실릴)에탄을 포함하는 오르가노실란 본딩 혼합물로 처리된다.
어떠한 블리스터도 관측되지 않는다.
실시예 5
이 실시예는, 무기 실리케이트의 층이 상기 산화된 주석 표면 상에 오르가노실란 본딩 혼합물의 성막 이전에 성막되는 경우, 산화된 주석 표면의 습윤성이 오르가노실란 본딩 혼합물에 대해 어떻게 증가되는지를 나타낸다.
구리 표면을 갖는 FR4 기판은 표 1에 요약된 공정에 따라 처리된다. 이후, 2 g/ℓ의 나트륨 금속실리케이트 (x = 1) 를 포함하는 조성물이 산화된 주석 표면 상에 성막되고 (T = 35 ℃, t = 30초에서 성막), 린스되며, 그리고 건조된다. 세정된 구리 표면, 산화된 주석 표면 및 나트륨 메타실리케이트로 코팅된 산화된 주석 표면의 습윤성은 테스트 액체로서 글리세린을 사용하는 세실 드롭 (sessile drop)-테스트법에 의해 비교된다.
100초 이후 글리세린에 대한 접촉각은 각각 85°(세정된 구리 표면), 50°(산화된 주석 표면) 및 35°(나트륨 메타실리케이트를 포함하는 조성물로 코팅된 산화된 주석 표면).
글리세린에 대한 접촉각의 결과가 낮을수록 오르가노실란 본딩 혼합물에 대한 표면의 습윤성이 더 양호하다.
실시예 6
본 발명에 의한 공정에 의해 제조된 적층체의 습도에 대한 개선된 내성은, 프레셔 쿠커 (pressure cooker) 테스트를 적용하기 이전 및 이후에, 구리 표면을 갖는 FR4 베이스 기판 및 ABF 필름 사이의 계면의 박리 각도를 측정함으로써 입증된다.
제어 샘플은 표 1 및 표 2에 따라 제조되지만, 무기 실리케이트의 코팅을 도포하지 않는다. 본 발명의 공정에 의한 샘플은 표 1 및 표 2에 기재된 공정에 따라서 제조된다.
이후, 양 종류의 샘플이 제덱 표준 JESD22-A102-C 121℃, 100% RH, 205 kPa/24 h 에 따른 프레셔 쿠커 테스트로 처리된다. 박리 강도는 IPC-TM-650 No. 2.4.8 에 따라 결정된다.
적층 이후의 양 종류의 샘플의 박리 강도는 13.33 N/cm 이고, 프레셔 쿠커 테스트 이후에는, 제어 샘플에 대해서는 10.75 N/cm 이고 본 발명의 공정에 따라서 제조된 샘플에 대해서는 11.96 N/cm 이다.

Claims (7)

  1. 일련의 도전성 층들에 여러 절연성 층들을 관통해 전기적 커넥터들을 형성하는 도전성 쓰루홀들을 포함하는 다층 인쇄 회로 기판의 제조 방법으로서,
    (a) 유전체 층 지지체의 표면 상에 두께가 적어도 4 ㎛인 도전성 구리 회로를 형성하는 단계;
    (b) 상기 도전성 구리 회로에 주석을 도포하고, 이로써 도포 동안 또는 이에 후속하여 상기 도포된 주석이 그 표면 상에서 주석 산화물, 주석 수산화물 또는 그 조합물로 변환되는 것에 의해, 상기 도전성 구리 회로 상에 주석의 산화물, 수산화물 또는 조합물의 층을 형성하는 단계로서, 단, 상기 주석 산화물, 주석 수산화물 또는 조합물의 층이 두께가 40 ㎛ 이하인, 상기 도전성 구리 회로 상에 주석의 산화물, 수산화물 또는 조합물의 층을 형성하는 단계;
    (c) 적어도 1종의 무기 실리케이트를 포함하는 혼합물을 상기 단계 (b)에서 형성된 상기 주석의 산화물, 수산화물 또는 그 조합물의 표면에 도포하는 단계;
    (d) 오르가노실란 본딩 혼합물을 상기 단계 (c)에서 형성된 상기 주석의 산화물, 수산화물 또는 그 조합물의 표면에 도포하는 단계;
    (e) 단계들 (a), (b), (c) 및 (d)를 적어도 1회씩 반복하는 단계;
    (f) 단계들 (a), (b), (c), (d) 및 (e)에 의해 형성된 재료들을 단일 아티클에 본딩하고, 이로써 오르가노실란 코팅이 상기 주석의 산화물, 수산화물 또는 조합물의 층 및 절연성 층 사이에 존재하는 것에 의해, 본딩 동안 부분적으로 경화된 상기 절연성 층이 경화되는 단계를 포함하고;
    상기 오르가노실란 본딩 혼합물이,
    (I) 식 I의 구조를 갖는 적어도 1종의 우레이도 실란
    Figure pat00007
    식 I
    (식 중, A는 탄소 원자수 1 ∼ 8인 알킬렌이고, B 는 탄소 원자수 1 ∼ 8인 히드록실 또는 알콕시이고, n은 1, 2 또는 3의 정수이며, 단, n이 1 또는 2인 경우에는, 각각의 B는 동일할 필요가 없음); 및
    (II) 식 II의 구조를 갖는 화합물들
    Figure pat00008
    식 II
    (식 중, R1, R2, R3, R4, R5 및 R6은 서로 독립적으로 탄소 원자수 1 ∼ 8인 알킬이고, R은 탄소 원자수 1 ∼ 8인 알킬렌기를 나타냄),
    식 III을 갖는 화합물들
    Figure pat00009
    식 III
    (식 중, R7 은 메틸, 에틸 및 프로필로 이루어지는 그룹으로부터 선택됨), 및
    상기 식 II를 갖는 화합물들 및 식 III을 갖는 화합물들의 혼합물로 이루어지는 그룹으로부터 선택되는, 적어도 1종의 가교제로 필수적으로 이루어지고,
    상기 단계 (c)에서 사용되는 상기 적어도 1종의 무기 실리케이트는 일반식 xM2O·SiO2·nH2O를 갖는 그룹으로부터 선택되며, 여기서 x는 1 ∼ 4의 범위이고, n은 0 ∼ 9의 범위이며, M은 Na+, K+ 및 NH4 + 로 이루어지는 그룹으로부터 선택되고,
    상기 단계 (c)에서 사용되는 조성물은 적어도 1종의 수용성 포스페이트 화합물을 더 포함하는, 다층 인쇄 회로 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 식 I의 구조를 갖는 우레이도 실란 및 상기 식 II 및 식 III의 구조를 갖는 가교제의 전체 농도는 1 내지 50 g/ℓ의 범위인, 다층 인쇄 회로 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 적어도 1종의 수용성 포스페이트 화합물은 나트륨 포스페이트, 칼륨 포스페이트, 암모늄 포스페이트, 이염기성 나트륨 포스페이트, 삼염기성 나트륨 포스페이트, 이염기성 칼륨 포스페이트, 삼염기성 칼륨 포스페이트, 암모늄 이염기성 포스페이트, 암모늄 삼염기성 포스페이트, 나트륨 트리폴리포스페이트, 칼륨 트리폴리포스페이트 및 암모늄 트리폴리포스페이트로 이루어지는 그룹으로부터 선택되는, 다층 인쇄 회로 기판의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 적어도 1종의 우레이도 실란 및 상기 적어도 1종의 가교제의 중량비는 10:1 내지 1:1 의 범위인, 다층 인쇄 회로 기판의 제조 방법.
  5. 제 3 항에 있어서,
    상기 우레이도 실란은 3-[트리(에톡시/메톡시)실릴]프로필]우레아인, 다층 인쇄 회로 기판의 제조 방법.
  6. 제 4 항에 있어서,
    상기 가교제는 2-비스(트리에톡시실릴)에탄인, 다층 인쇄 회로 기판의 제조 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 다층 인쇄 회로 기판의 제조 방법은, 상기 단계 (f)이후에,
    (g) 상기 단계 (f)에서 형성된 본딩된 아티클을 관통하는 다수의 쓰루홀들을 형성하는 단계;
    (h) 상기 쓰루홀들의 벽들을 금속화하여 상기 쓰루홀들의 반대 개구로부터의 도전성 통로들을 형성하여, 다층 회로 기판을 형성하는 단계를 더 포함하는, 다층 인쇄 회로 기판의 제조 방법.
KR1020167005708A 2009-04-24 2010-04-15 다층 인쇄 회로 기판의 제조 KR20160028529A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09158711A EP2244542B1 (en) 2009-04-24 2009-04-24 Multilayer printed circuit board manufacture
EP09158711.3 2009-04-24
PCT/EP2010/054923 WO2010121938A1 (en) 2009-04-24 2010-04-15 Multilayer printed circuit board manufacture

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117025030A Division KR20120022810A (ko) 2009-04-24 2010-04-15 다층 인쇄 회로 기판의 제조

Publications (1)

Publication Number Publication Date
KR20160028529A true KR20160028529A (ko) 2016-03-11

Family

ID=40738479

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167005708A KR20160028529A (ko) 2009-04-24 2010-04-15 다층 인쇄 회로 기판의 제조
KR1020117025030A KR20120022810A (ko) 2009-04-24 2010-04-15 다층 인쇄 회로 기판의 제조

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117025030A KR20120022810A (ko) 2009-04-24 2010-04-15 다층 인쇄 회로 기판의 제조

Country Status (6)

Country Link
US (1) US20120037312A1 (ko)
EP (1) EP2244542B1 (ko)
JP (1) JP2012524990A (ko)
KR (2) KR20160028529A (ko)
CN (1) CN102415226B (ko)
WO (1) WO2010121938A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9762418B2 (en) 2014-11-06 2017-09-12 Dell Products, Lp Repeatable backchannel link adaptation for high speed serial interfaces
CN107466167B (zh) * 2017-08-10 2020-06-12 上海幂方电子科技有限公司 一种喷墨打印制备柔性印刷多层电路板的方法
CN113079645B (zh) * 2021-03-30 2023-01-24 上海大学 一种夹心铝基印制线路板压合方法
CN115975400A (zh) * 2022-12-07 2023-04-18 吉安豫顺新材料有限公司 一种pcb用硅酸盐填料球磨改性方法
US11919036B1 (en) 2023-04-21 2024-03-05 Yield Engineering Systems, Inc. Method of improving the adhesion strength of metal-organic interfaces in electronic devices
US11818849B1 (en) 2023-04-21 2023-11-14 Yield Engineering Systems, Inc. Increasing adhesion of metal-organic interfaces by silane vapor treatment

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469982A (en) 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US4499152A (en) 1982-08-09 1985-02-12 General Electric Company Metal-clad laminate construction
US5073456A (en) * 1989-12-05 1991-12-17 E. I. Du Pont De Nemours And Company Multilayer printed circuit board formation
US5338619A (en) * 1991-05-16 1994-08-16 Fukuda Metal Foil And Powder Co., Ltd. Copper foil for printed circuits and method of producing same
JP3329572B2 (ja) * 1994-04-15 2002-09-30 福田金属箔粉工業株式会社 印刷回路用銅箔およびその表面処理方法
US5928790A (en) * 1996-04-23 1999-07-27 Mcgean-Rohco, Inc. Multilayer circuit boards and processes of making the same
US6221176B1 (en) * 1999-03-17 2001-04-24 Gould Electronics, Inc. Surface treatment of copper to prevent microcracking in flexible circuits
JP4412245B2 (ja) 2005-06-28 2010-02-10 ヤマハ株式会社 調律器及びプログラム
JP2007107080A (ja) * 2005-10-17 2007-04-26 Hitachi Chem Co Ltd 銅の表面処理方法及び銅表面
EP1978024A1 (en) 2007-04-04 2008-10-08 Atotech Deutschland Gmbh Silane compositions comprising novel crosslinking agents

Also Published As

Publication number Publication date
US20120037312A1 (en) 2012-02-16
KR20120022810A (ko) 2012-03-12
CN102415226B (zh) 2014-03-19
EP2244542A1 (en) 2010-10-27
CN102415226A (zh) 2012-04-11
JP2012524990A (ja) 2012-10-18
EP2244542B1 (en) 2013-03-27
WO2010121938A1 (en) 2010-10-28

Similar Documents

Publication Publication Date Title
EP0431501B1 (en) Multilayer printed circuit board formation
TWI405805B (zh) 樹脂組成物,附有基材之絕緣片,預浸體,多層印刷佈線板及半導體裝置
WO2011149019A1 (ja) 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置
EP2244542B1 (en) Multilayer printed circuit board manufacture
CN109983157B (zh) 印刷电路板的制备方法
KR20080028819A (ko) 대 수지 접착층 및 이를 이용한 적층체의 제조 방법
KR101593560B1 (ko) 프린트 배선기판 및 그 제조방법, 그리고 금속 표면 처리액
US20110120760A1 (en) Electroless copper plating method, printed wiring board, method for producing the same, and semiconductor device
KR19990013818A (ko) 동 및 동합금의 표면처리 방법
JPH1046359A (ja) 多層回路基板およびその製造方法
EP0310010B1 (en) Multilayer printed circuit board formation
JP2007049116A (ja) 多層配線基板の製造方法及び多層配線基板
JP5447271B2 (ja) 銅配線基板およびその製造方法
JP6260097B2 (ja) 積層板、多層積層板、プリント配線板、多層プリント配線板、及び積層板の製造方法
TWI489920B (zh) 多層印刷電路板之製造
KR20060048413A (ko) 수지 표면 처리제 및 수지 표면 처리법
KR20130123765A (ko) 프라이머 수지층 부착 동박, 상기 동박을 포함하는 프린트 배선판용 동부착적층판, 상기 동박의 제조방법, 및 상기 동박의 제조에 사용되는 프라이머 수지 조성물
KR102575509B1 (ko) 다층 구조의 동박 적층판의 제조방법
EP2603064A1 (en) Multilayer printed circuit board manufacture
JPS62227723A (ja) 金属コア積層板の製造法
JP2010034142A (ja) 多層配線板の製造方法、多層配線板および半導体装置
JP2005171318A (ja) プリント配線板とプリント配線板の製造方法
KR20140086586A (ko) 빌드업 필름의 도금용 조성물, 이를 이용한 도금방법 및 인쇄회로기판
JPH08321667A (ja) 金属箔張り積層板及びその製造法ならびに金属箔
JP2015214085A (ja) 積層体、積層板、及び多層プリント配線板

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application