KR20160018870A - 디바이스 제조 시스템 및 방법 - Google Patents

디바이스 제조 시스템 및 방법 Download PDF

Info

Publication number
KR20160018870A
KR20160018870A KR1020167002961A KR20167002961A KR20160018870A KR 20160018870 A KR20160018870 A KR 20160018870A KR 1020167002961 A KR1020167002961 A KR 1020167002961A KR 20167002961 A KR20167002961 A KR 20167002961A KR 20160018870 A KR20160018870 A KR 20160018870A
Authority
KR
South Korea
Prior art keywords
wafer
unit
manufacturing
transfer
unit processing
Prior art date
Application number
KR1020167002961A
Other languages
English (en)
Inventor
시로 하라
사토시 하라이치
아키라 이시바시
Original Assignee
고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 filed Critical 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼
Publication of KR20160018870A publication Critical patent/KR20160018870A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67727—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations using a general scheme of a conveying path within a factory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4188—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by CIM planning or realisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67733—Overhead conveying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32395—Manufacturing structure is flow shop, mass production
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32396—Job shop, batch production system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/80—Management or planning

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • General Factory Administration (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

[과제] 디바이스 제조의 변종 변량 생산에 유연하게 대응하는 것이다.
[해결 수단] 0.5인치 사이즈의 웨이퍼에 의한 단일 웨이퍼 처리 방식의 디바이스 제조 방법 및 장치로서, 운반 가능하고, 바람직하게는 규격화된 외형을 가지고, 제조 프로세스 중의 1개의 처리 프로세스를 처리하는 밀폐형의 단위 처리 장치(1)를 다수 배치하여 제조 라인을 형성하고, 상기 디바이스의 제조 단위 수가 단위 처리 장치의 수보다 많은 경우에는, 상기 디바이스의 처리 프로세스의 절차에 대응시켜 상기 단위 처리 장치를 플로 숍 방식에 의해 배치하고, 상기 디바이스의 제조 단위 수가 단위 처리 장치의 수와 동등한 경우에는, 상기 단위 처리 장치를 처리 프로세스의 절차의 대분류마다 클래스 분류 배치한 클래스 숍 방식에 의해 배치하고, 또한 제조 단위 수가 공정 수보다 적은 경우에는, 1종류의 프로세스에 1대 정도의 단위 제조 장치를 1개의 셀 내에 배치하고, 그 셀이 복수로 구성되는 멀티셀 숍 방식에 의해 배치한다.

Description

디바이스 제조 시스템 및 방법 {DEVICE MANUFACTURING SYSTEM AND METHOD THEREFOR}
본 발명은 반도체 디바이스 등의 변종 변량 생산(variable-prodeuct variable-quantity production)에 적합한 디바이스 제조 시스템, 장치, 및 방법에 관한 것이다.
최근, 반도체 디바이스의 제조 라인은, 광대한 청정실(clean room) 내에, 동종 기능의 처리 장치를 모은 베이(bay)라고 하는 유닛(unit)을 복수 구비하고, 그 베이 사이를 반송 로봇이나 벨트 컨베이어로 접속하는 잡 숍 방식(job-shop system)을 채용한 레이아웃이 주류를 이루고 있다.
또한, 그와 같은 제조 라인에서 처리되는 공작물(work)에, 12인치 등의 대 구경의 웨이퍼가 사용되고, 1장의 웨이퍼로부터 수천 개의 반도체칩이 제조되는 생산 시스템으로 되어 있다.
그런데, 이 잡 숍 방식에서는, 복수의 유사한 처리 공정을 반복하는 경우에는, 베이 내에서의 반송이나 베이 사이에서의 반송 거리가 대폭 늘어나고, 또한 대기 시간도 증가하므로, 제조 시간이 증대하고, 가공 중인 물품의 증대를 초래하는 등 비용 상승의 요인이 되고, 공작물을 대량 처리하는 제조 라인으로서는 낮은 생산성이 문제가 되는 경우가 생긴다.
그래서, 종래의 잡 숍 방식의 제조 라인 대신에, 반도체 처리 장치를 처리 공정 순으로 배치한 플로 숍 방식(flow-shop system)에 의한 제조 라인도 제안되어 있다.
한편, 이와 같은 플로 숍 방식에 의한 제조 라인은, 단일 제품을 대량으로 제조하는 경우에는 최적이지만, 제조품을 변경함으로써 제조 절차(레시피)를 바꾸어야하는 경우에는, 제조 라인에서의 각 반도체 처리 장치의 배치를 공작물의 처리 흐름 순으로 정렬하여야 한다. 그러나, 제품이 변경될 때마다 그러한 정렬을 행하는 것은, 재배치를 위한 수고와 시간을 고려하면, 현실적이지 않다. 특히, 청정실이라는 폐쇄 공간 내에 거대한 반도체 처리 장치가 고정 배치되어 있는 현상태에서는, 반도체 처리 장치를 그때마다 재배치하는 것은 현실적으로는 불가능하다.
또한, 지금까지의 반도체 제조 시스템에서는, 제조 비용을 극소로 하기 위한 인자(factor)로서 동시 생산성(단위 시간당의 생산량)을 가장 중요시해 왔기 때문에, 공작물 사이즈(실리콘 웨이퍼 사이즈)의 대구경화(大口徑(化)나 제조 단위 수(1개의 제품에 대한 주문 수)의 증대가 우선되어, 메가팹(mega fab)이라고도 하는, 거대화된 제조 시스템을 지향해왔다.
이와 같은 거대한 제조 시스템에서는, 프로세스 수도 수백을 넘고, 그에 비례하여 베이 수나 장치 수도 대폭 증대되고 있다.
그러므로, 제조 라인 전체로서의 스루풋(throughput)은 향상되었지만, 이와 같은 메가팹을 구축하기 위해서는 수천억 엔의 설비 투자가 필요하게 되어, 총투자액이 거액화되고 있다.
또한, 이와 같이 제조 시스템이 거대화함에 따라, 장치 제어가 복합해지고, 반송계에서의 반송 시간이나 대기 시간이 비약적으로 증대하고 있으므로, 생산 라인 내에서 체류하는 가공 중인 웨이퍼 수도 그에 따라 비약적으로 증가하고 있다. 여기서 사용되는 대구경의 웨이퍼의 단가는 매우 높으므로, 가공 중인 웨이퍼의 수가 증대하면 비용 상승을 초래하게 된다.
이와 같은 점 등으로부터, 설비 투자를 포함한 총 생산성은, 현재보다 소직경의 웨이퍼를 사용한 비교적 중규모의 제조 라인과 비교하여, 현상태에서는, 이미 감소하는 방향으로 바뀌고 있다고 한다.
도 7에, 이와 같은 메가팹에 의한 반도체 제조 시스템의 사이즈 효과를 나타낸다.
웨이퍼 사이즈를 12인치로 하는 현상태에서의 최신예의 반도체 공장(메가팹)의 경우, 장치 수는 300대, 시스템 내에 체재하는 가공 중인 웨이퍼 수는 17000장, 사용하는 마스크 수는 34장, 바닥 면적은 20000 제곱미터이고, 설비 투자액은 3000억 엔에 이른다.
이 경우, 월 생산 능력은 1cm 칩으로 환산하여 연간 1억 4천만 개이지만, 웨이퍼 가동률은 1% 미만이며, 자원 이용 효율은 0.1% 미만이다. 단, 전제 조건을 각 프로세스에서의 소요 시간(사이클 타임)을 1분/웨이퍼, 프로세스 수를 금속 8층 반도체(metal 8 layer semiconductor)의 경우에 500 공정, 디자인 룰을 90㎚로 한다.
한편, 엔지니어 샘플이나 유비쿼터스 센서용 등, 제조 단위 수가 수 개∼수백 개 등의 초소량의 반도체를 제조하는 요구도 존재한다.
이와 같은 거대한 제조 시스템이 아니면 이 초소량 생산은 비용 대 성능비(cost performance)를 그다지 희생하지 않고 행할 수 있지만, 이와 같은 거대한 제조 시스템에서는, 이 초소량 생산을 제조 라인에 흘리기 위해서는 비용 대 성능비가 극단적으로 나빠지므로, 이와 동시에, 다른 품종을 그 제조 라인에 흘리지 않을 수 없게 된다.
그러나, 그와 같이 다품종을 동시에 투입하여 혼류(混流) 생산을 하면 되면, 제조 라인의 생산성은 품종 수의 증대와 함께 한층 저하되게 되므로, 결국, 이와 같은 거대한 제조 시스템에서는, 초소량 생산이고 또한 다품종 생산인 것에 적절히 대응할 수 없다.
지금까지, 플로 숍 방식이나 잡 숍 방식을 채용하는 디바이스 제조 시스템에서는, 각각의 방식에서의 가동률의 저하에 대한 다양한 연구가 제안되어 있다(특허문헌 1 또는 특허문헌 2).
특허문헌 1: 일본 특허공개공보 제2005-197500호 특허문헌 2: 일본 특허공개공보 제2008-227086호
특허문헌 1 및 특허문헌 2에 기재된 발명은, 플로 숍 방식이나 잡 숍 방식에서의 효율화를 도모하는 것이기는 하지만, 다품종의 초소량 생산 및 단품종의 다량 생산 중 어느 것이라도, 품질을 확보하면서 비용 대 성능비도 양호하게 하기 위해서는 충분하지 않다. 즉, 변종 변량 생산에 유연하게 대응하기 위해서는 충분하지 않다.
또한, 연구개발의 성과는 실제의 제조 시스템에 포함시킴으로써 실증되고, 비로소 사회에 환원되게 된다. 이것은, 반도체 분야에 있어서도 마찬가지이다.
그러나, 메가팹과 같이 거대한 디바이스 제조 시스템에 연구개발의 성과를 포함시키기 위해서는, 그것을 대규모 디바이스 제조 장치에 포함되도록 생산기술로서 구축해야 하고, 또한 많은 시간과 경영 자원의 투입이 필요하다.
이것이 연구개발과 시장 사이에 가로놓인, 이른바 "죽음의 계곡"이라는 것이며, 현상태의 디바이스 제조 시스템에서는, 우수한 연구개발 성과이더라도, 애써 연구개발되었음에도 불구하고 사회에 충분히 환원되지 않는다는 과제를 가진다.
또한, 종래의 거대한 반도체 제조 시스템에서는, 각각의 제조 장치가 거대하여, 공장 내에 설치하고 용이하게 이동할 수 있는 것은 아니었다. 그러므로, 장치의 이동이 곤란하고, 제조물의 반송 경로를 단축하도록 배치 변경하는 것은 불가능하고, 또한 장치 제조 공장에 반송할 수 없어, 유지보수나 수리를 그 장소에서 해야하므로, 고액의 출장 인건비가 필요하게 되고, 또한 많은 시간을 필요로 하는 곤란함이 있었다. 이 장치의 거대함은, 장치 가격과 제조물 제조 비용이 막대해지는 큰 요인이었다.
본 발명은 상기한 문제점을 해결하기 위해 이루어진 것이며, 그 목적은 반도체 등의 디바이스 제조의 변종 변량 생산에 유연하게 대응하는 할 수 있는 디바이스 제조 장치 및 디바이스 제조 방법을 제공하는 것이다.
또한, 반도체 등의 디바이스 제조에 관한 연구개발의 성과를, 실제의 제조 라인에 조기에 용이하게 포함시킬 수 있는 디바이스 제조 장치 및 디바이스 제조 방법을 제공하는 것이다.
또한, 장치 가격이나 제조물 제조 비용, 또는 유지보수 비용을 크게 절감할 수 있는 디바이스 제조 장치 및 디바이스 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은, 디바이스 제조 프로세스 중의 단일의 처리 프로세스를 처리하는 밀폐형의 복수의 단위 처리 장치; 공작 대상(work object)인 웨이퍼를 1장 수납하는 밀폐 반송 용기; 상기 단위 처리 장치마다 설치되고, 상기 웨이퍼를 상기 단위 처리 장치와 상기 밀폐 반송 용기 사이에서 전달하기 위한 웨이퍼 입출 전실(前室); 상기 웨이퍼 입출 전실 사이에서 상기 밀폐 반송 용기를 반송하는 반송 수단을 포함하는 디바이스 제조 장치로서,
상기 밀폐 반송 용기에 수납되는 상기 웨이퍼는 극소 단위의 디바이스를 제작하는 웨이퍼 사이즈이며, 상기 복수의 단위 처리 장치는 운반 가능하고,
상기 복수의 단위 처리 장치는, 상기 디바이스의 처리 프로세스의 절차에 대응시켜 배치하는 플로 숍 방식에 의해 배치하지만, 상기 디바이스의 제조 단위 수가 상기 단위 처리 장치의 수와 동등한 경우에는, 상기 단위 처리 장치를 처리 프로세스의 절차의 대분류마다 클래스 분류 배치한 클래스 숍 방식에 의해 배치하고, 상기 제조 단위 수가 상기 단위 처리 장치의 수보다 적은 경우에는, 1종류의 프로세스에 1대 정도의 단위 처리 장치를 1개의 셀 내에 배치하고, 상기 셀이 복수로 구성되는 멀티셀 숍 방식에 의해 배치하는 것을 특징으로 하는 디바이스 제조 장치로 하였다.
여기서, "단일의 처리 프로세스"는, 1개의 운반 가능한 용기(poortable container)의 용량 내에 수납할 수 있는 프로세스 단위를 말하여, 종래의 디바이스 처리 프로세스 중 1개의 처리 프로세스를 나타내는 외에, 상기 용기의 용량 내에 수납할 수 있는 한, 종래의 처리 프로세스를 복수 포함하는 것이나, 또는 종래에는 1개의 처리 프로세스로 행하고 있는 것을 복수 개로 분할한 것도 포함한다.
이와 같이 구성된 본 발명에 의하면, 각 단위 처리 장치를 단일의 처리 프로세스를 처리하는 프로세스 처리 장치로 하고, 또한 운반 가능하게 하였으므로, 공작 대상인 웨이퍼를 극소 단위의 디바이스를 제작하는 웨이퍼 사이즈로 하고, 또한 1장마다 처리하는 매엽식(枚葉式) 처리 방식(single wafer processing)으로 함으로써, 복수의 단위 처리 장치를 제조 프로세스의 변경이나 제조 단위 수에 따라 유연하게 레이아웃 변경할 수 있어, 디바이스 제조 장치로서 스루풋의 생산 효율과 품질을 향상시킬 수 있다.
또한, 상기 단위 처리 장치는, 극소 단위의 디바이스를 제작하는 웨이퍼 사이즈를 대상으로 하여 1장마다 처리하는 것이며, 또한 단일의 처리만을 행하는 것이어서, 실험 단계에서의 디바이스 처리 장치와 동일한 조건이므로, 그 실험 단계의 연구개발 성과를 상기 단위 처리 장치에 용이하게 도입할 수 있고, 연구-개발-생산의 일체화를 조기에 도모할 수 있고, 이른바 "죽음의 계곡"을 극복할 수 있다.
또한, 제조 라인을 수용하는 대규모 청정실이 필요없는 것 등으로부터, 종래의 메가팹에 비하여, 제조에 따른 에너지 효율이 극히 양호하고, 작업자의 작업 효율도 양호하다.
또한, 이와 같은 단위 처리 장치 자체의 제조 단가는 저렴하고, 또한 제조 라인을 청정실 내에 구축할 필요가 없기 때문에, 다수의 단위 처리 장치를 사용할 필요가 있다고 해도, 제조 라인의 구축은 메가팹의 구축과 비교하여 훨씬 더 저렴하다.
또한, 종래의 제조 장치는, 그 사이즈가 수 미터, 중량이 10톤 등으로, 이동은 불가능한 것이 대부분이었다. 실제로 공장 밖으로 반입, 반출할 때는, 장치를 제각각 분해하는 경우가 많다. 그러므로, 장치의 고장 시나 유지보수 시에, 제조 장치 메이커의 유지보수 담당자를 공장에 출장 보내 현장에서 수리나 유지보수를 할 필요가 있었다. 이것은 현실의 비지니스에서는, 대부분 무료 서비스로 되어 있고, 그 대신하여, 장치 구입 가격에 구입 후의 현장(on site)·서비스 대금을 추가하는 것이 보통이었다. 또한, 수리나 유지보수를 행하면, 경우에 따라서는, 작업에 의해 미립자가 대량으로 발생하기 때문에, 다른 제조 장치에 영향이 미치는 것을 방지하기 위해, 라인을 정지하는 경우도 있었다.
이에 대하여, 본 발명에 따른 단위 처리 장치는, 소형 경량화에 의해 운반 가능하므로, 고액의 현장·서비스를 행할 필요가 없고, 장치 메이커에 단위 처리 장치를 반송할 수 있다. 또한, 유지보수나 고장 나는 것을 전제로, 대체 장치를 미리 공장 내에 준비하여 둘 수 있으므로, 유지보수와 고장 수리에 요하는 시간은 장치의 교체에 걸리는 1분 정도로 매우 짧은 시간에 끝난다. 종래의 공장의 가동률은 고장·유지보수 시간 분만큼 저하되었지만, 본 발명에서는, 그 저하분은 거의 무시할 수 있을 만큼 제로(zero)에 가깝고, 가동률을 궁극의 100%에 근접시킬 수 있다.
여기서, 제조 단위 수가 초소량에서부터 초대량까지 변동하는 경우에 대하여 고찰한다.
1개 주문 등의 매우 적은 제조 단위 수에 대해서는, 1개의 셀 숍(cell shop)으로 대응 가능하다. 즉, 제품 제조 초기, 특히 시작(試作) 단계 등에 있어서, 주문 수가 매우 적은 경우에는, 멀티셀 숍으로 제조한다. 그 후, 어느 품종 또는 몇 가지의 품종의 주문 수가 증가하는 경우, 더욱 제조 속도가 빠른 클래스 셀 숍 배치로 변경할 수 있다. 또한, 단일 품종의 주문 수가 증대하고, 그것만 제조하는 경우에는, 그 품종의 프로세스 절차(프로세스 레시피)의 순서로 상기 단위 처리 장치를 배치하는 플로 숍 배치로 변경하여, 더욱 제조 속도를 향상시킬 수 있다. 1개의 플로 숍의 제조 능력을 초과하는 주문이 있는 경우에는, 플로 숍을 병렬로 배치하는 패러렐 플로 숍 방식(parallel flow shop system)으로서 확장하여, 주문 수만큼 제조하는 것이 가능해진다.
멀티셀 숍에서는, 예를 들면, 세정 장치는 셀당 1대로 하는 등, 1개의 셀 내에는 1종류의 프로세스에 대하여 1개의 단위 처리 장치를 배치한다. 따라서, 1종류의 프로세스, 예를 들면, 세정 프로세스를 복수 회 사용하는 반도체 디바이스의 제조 공정에서는, 1개의 디바이스 제조가 완료할 때까지 단위 처리 장치를 복수 회 이용하게 된다. 일반적으로는, 복수 회의 이용 각각에 처리 조건(처리 시간, 처리 온도, 원료 공급량 등)은 약간 상이한 경우가 많다. 그러므로, 그 처리마다 처리 조건을 변경할 필요가 있어 그만큼 생산 효율이 저하된다.
한편, 클래스 숍에서는, 1종류의 프로세스에 대하여, 많은 단위 처리 장치를 준비하므로, 복수 회의 이용 각각에 적절한 프로세스 조건을 미리 설정할 수 있는 외에, 유사한 프로세스 조건의 복수 회 이용을 1대의 단위 처리 장치에 맡길 수 있어, 단위 처리 장치의 기능을, 프로세스 조건에 특화한 단(單)기능화한 장치 사양으로 할 수 있다. 단기능화에 의해 처리의 고속화와 장치의 저비용화를 도모할 수 있으므로 유용하다.
또한, 클래스 숍 방식에서는, 처리 프로세스의 절차의 대분류마다 단위 처리 장치군을 그룹화한다. 예를 들면, 메모리나 CPU, 시스템 LSI 등의 디바이스의 경우, 4공정, 즉 트랜지스터 게이트 공정, 트랜지스터 소스·드레인 공정, 로컬 배선 공정(local wiring process), 글로벌 배선 공정(global wiring process)으로 크게 분할, 그룹화할 수 있다. 일단, 게이트 공정을 종료하면, 소스·드레인 공정으로 이행하지만, 게이트는 이미 형성되어 있으므로, 게이트 공정으로 되돌아오는 일은 없다. 이와 같이, 상기 4공정 간에는, 불가역적으로 웨이퍼가 반송된다. 따라서, 상기 4공정 각각으로 단위 제조 장치군을 구성하는 것은, 반송 거리를 극소화하는 데 있어서 매우 유리하다.
종래의 일반적인 잡 숍에서는, 이와 같은 그룹화가 이루어지지 않고, 세정 장치는 세정 베이에, 에칭은 에칭 베이에 배치되어 있으므로, 세정→퇴적→도포→노광→현상→에칭이라는 1회의 리소그래피의 프로세스 세트를 실행하는 것만으로, 공장 내를 거의 일주하게 된다. 실제, 600공정 정도 있는 시스템 LSI의 제조에서는, 모든 공정을 완료할 때까지 50km 정도 반송이 필요하다. 장대한 반송 중에 웨이퍼 오염이 진행되기 때문에, 0.5km 정도(실제로는 1회의 리소그래피의 프로세스 세트 1 사이클에 요하는 반송 거리)에 1번 정도의 빈도로 세정 프로세스를 넣을 필요가 있다. 그러므로, 세정 프로세스가 100회 정도 필요하며, 그때마다 CD-SEM 등의 검사 공정도 함께 필요하다.
클래스 숍에서는, 앞의 세정→퇴적→도포→노광→현상→에칭이라는 1회의 리소그래피에 필요한 단위 처리 장치군은, 하나하나의 클래스 베이 내에 최적으로 배치되어 있으므로, 반송 거리는 매우 작아진다. 이로써, 제조 전체에 요하는 시간을 대폭 단축하고, 또한 반송에 의한 오염 기회가 줄어들기 때문에, 세정 장치와 검사 장치를 대폭 생략할 수 있다. 또한, 본 발명에서는, 종래의 메가팹에 사용되고 있는 프로세스 처리 장치에 비해 훨씬 더 작은 단위 처리 장치를 사용하므로, 장치 사이의 반송 거리가, 1대의 장치 면적이 100배인 메가팹과 비교하여 비약적으로 단축된다. 메가팹에 있어서 600공정이 필요한 시스템 LSI는, 본 발명의 클래스 셀 숍에서는 400공정 정도로 감소하고, 전체 반송 거리는 메가팹의 50km 정도에서, 4km 정도로 단축된다.
이 특징은, 본 발명의 플로 숍에서는 더욱 현저해진다. 이 플로 숍에서는 공정 흐름 순으로 단위 처리 장치가 배치되어 있으므로, 전체 반송 거리는 겨우 160m에 불과하다. 따라서, 제조 시간이 대폭 단축될 뿐 아니라, 세정 장치와 검사 장치는 거의 불필요해지는 동시에, 양품률을 크게 향상시킬 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명은, 상기 단위 처리 장치는 모두 규격화된 외형을 가지는 것을 특징으로 하는 디바이스 제조 장치로 하였다.
이와 같이 구성된 본 발명에 의하면, 각 단위 처리 장치는 모두 규격화된 외형을 가지므로, 상기 단위 처리 장치의 레이아웃 변경에 따른 운반이나 위치결정 작업 등이 용이하게 된다. 또한, 각 단위 처리 장치와 외부를 접속하는 구성이나, 밀폐 반송 용기를 반송하는 반송 수단의 구성, 또는 단위 처리 장치를 배치하는 구성을 규격화할 수 있는 등에 의해, 디바이스 제조 장치 자체의 비용을 낮출 수 있다. 또한, 밀폐 반송 용기의 반송 제어를 단순화하거나, 효율화하거나 할 수도 있다.
또한, 상기 목적을 달성하기 위해, 본 발명은, 상기 제조 단위 수 및 상기 제조 단위의 처리에 필요한 레시피에 기초하여, 상기 복수의 단위 처리 장치를 상기 플로 숍 방식, 상기 클래스 숍 방식 또는 상기 멀티셀 숍 방식으로 배치하는 레이아웃 장치를 가지는 것을 특징으로 하는 디바이스 제조 장치로 하였다.
이와 같이 구성된 본 발명에 의하면, 단위 처리 장치는 운반할 수 있도록 구성되어 있으므로, 레이아웃 장치를 사용함으로써, 복수의 단위 처리 장치를 플로 숍 방식, 클래스 숍 방식 또는 멀티셀 숍 방식으로 용이하게 배치 변경할 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명은, 상기 제조 단위 수에 따라, 상기 플로 숍 방식의 제조 라인을 복수 라인으로 하는 것을 특징으로 하는 디바이스 제조 장치로 하였다.
이와 같이 구성된 본 발명에 의하면, 제조 단위 수가 수천 개 또는 수십만 개라도, 단지 플로 숍의 제조 라인을 증설하는 것만으로 충분하여, 대규모 청정실을 필요로 하지 않는 등, 메가팹과 같은 방대한 설비 투자를 필요로 하지 않는다.
또한, 상기 목적을 달성하기 위해, 본 발명은, 상기 극소 단위를 1개로 하고, 상기 웨이퍼 사이즈를 직경 0.5인치로 하는 것을 특징으로 하는 디바이스 제조 장치로 하였다.
이와 같이 구성된 본 발명에 의하면, 공작 대상을 웨이퍼 1장-디바이스 1개의 매엽식으로 하였으므로, 단위 처리 장치, 밀폐 반송 용기, 웨이퍼 입출 전실 및 반송 수단 등을 단순화할 수 있고, 제조 라인을 한층 염가로 구축할 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명은, 극소 단위의 디바이스를 제작하는 웨이퍼 사이즈의 웨이퍼를 사용하고, 디바이스 제조 프로세스 중의 단일의 처리 프로세스를 처리하는 밀폐형의 단위 처리 장치를 복수 사용하여 디바이스를 제조하는 디바이스 제조 방법으로서,
상기 복수의 단위 처리 장치는, 운반 가능하고,
상기 디바이스의 제조 단위 수가 상기 단위 처리 장치의 수보다 많은 경우에는, 상기 복수의 단위 처리 장치를 상기 디바이스의 처리 프로세스의 절차에 대응시켜 배치하는 플로 숍 방식에 의해 배치하지만, 상기 디바이스의 제조 단위 수가 상기 단위 처리 장치의 수와 동등한 경우에는, 상기 단위 처리 장치를 프로세스의 절차의 대분류마다 클래스 분류 배치한 클래스 숍 방식에 의해 배치하고, 제조 단위 수가 상기 단위 처리 장치의 수가 상기 단위 처리 장치의 수보다 적은 경우에는, 1종류의 프로세스에 1대 정도의 단위 처리 장치를 1개의 셀 내에 배치하고, 상기 셀이 복수로 구성되는 멀티셀 숍 방식에 의해 배치하는 것을 특징으로 하는 디바이스 제조 방법으로 하였다.
이와 같이 구성된 본 발명에 의하면, 단일의 처리 프로세스를 처리하는 단위 처리 장치를 규격화하고, 운반 가능하게 하였으므로, 제조 프로세스의 변경이나 제조 단위 수의 변경에 따라 유연하게 레이아웃을 변경하는 것이 용이하며, 스루풋에서의 생산 효율과 품질을 향상시킬 수 있는 디바이스 제조 방법으로 할 수 있다.
또한, 본 발명의 디바이스 제조 방법에서는, 공작 대상인 웨이퍼를, 극소 단위의 디바이스를 제작하는 웨이퍼 사이즈로 하는 것이므로, 실험 단계에서의 디바이스 처리 장치와 동일한 조건이기 때문에, 그 실험 단계의 연구개발 성과를 상기 단위 처리 장치에 용이하게 도입할 수 있고, 연구-개발-생산의 일체화를 조기에 도모할 수 있어, 이른바 "죽음의 계곡"을 극복할 수 있다.
또한, 본 발명의 디바이스 제조 방법에서는, 제조 라인을 수용하는 대규모 청정실이 필요없는 것 등으로부터, 종래의 메가팹에 비하여, 제조에 따른 스루풋에서의 에너지 효율이 매우 양호하고, 작업자의 작업 효율도 양호하다.
또한, 본 발명의 디바이스 제조 방법에서는, 이와 같은 단위 처리 장치 자체의 제조 단가는 저렴하고, 또한 제조 라인을 청정실 내에 구축할 필요가 없기 때문에, 다수의 단위 처리 장치를 사용할 필요가 있다고 해도, 제조 라인의 구축은 메가팹의 구축에 비교하여 훨씬 더 염가이다.
또한, 상기 목적을 달성하기 위해, 본 발명은, 상기 단위 처리 장치는 모두 규격화된 외형을 가지는 것을 특징으로 하는 디바이스 제조 방법으로 하였다.
이와 같이 구성된 본 발명에 의하면, 각 단위 처리 장치는 모두 규격화된 외형을 가지므로, 상기 단위 처리 장치의 레이아웃 변경에 따른 운반이나 위치결정 작업 등이 용이하게 된다. 또한, 각 단위 처리 장치와 외부를 접속하는 구성이나, 밀폐 반송 용기를 반송하는 반송 수단의 구성, 또는 단위 처리 장치를 배치하는 구성을 규격화할 수 있는 등에 의해, 디바이스 제조 장치 자체의 비용을 낮출 수 있다. 또한, 밀폐 반송 용기의 반송 제어를 단순화하거나, 효율화하거나 할 수도 있다.
또한, 상기 목적을 달성하기 위해, 본 발명은, 상기 극소 단위를 1개로 하고, 상기 웨이퍼 사이즈를 직경 0.5인치로 하는 것을 특징으로 하는 디바이스 제조 방법으로 하였다.
이와 같이 구성된 본 발명에 의하면, 공작 대상을 웨이퍼 1장-디바이스 1개의 매엽식으로 하였으므로, 단위 처리 장치, 밀폐 반송 용기, 웨이퍼 입출 전실 및 반송 수단 등을 단순화할 수 있고, 제조 라인을 한층 염가로 구축할 수 있다.
본 발명에 의하면, 제조 단위 수의 변화에 유연하게 대응할 수 있다. 즉 플로 숍 레이아웃, 클래스 숍 레이아웃 및 멀티셀 숍 레이아웃 사이의 레이아웃 변경을 극히 용이하게 행할 수 있으므로, 각각의 제조 장치를 놀리는 일이 없어져, 호황/불황 변화에 대단히 강한 유연한 디바이스 제조 장치 및 방법으로 할 수 있다.
또한, 본 발명에서는, 단위 처리 장치와 반송계 내부가 사람의 작업 공간으로부터 차단되어 있으므로, 디바이스 제조 장치 전체를 수납하는 청정실이 필요 없기 때문에, 작업자의 작업 효율이 양호하다. 또한, 처리 대상으로 하는 웨이퍼가 극소 단위의 웨이퍼 사이즈이고, 또한 청정실이 필요 없기도 하여, 종래의 메가팹에 비해 제조에 따른 에너지 효율이 매우 양호하다.
또한, 실험 단계에서의 연구개발의 성과라도 실제의 제조 장치에 용이하게 도입할 수 있으므로, 연구-개발-생산의 일체화를 조기에 도모할 수 있다.
도 1은 본 발명의 실시예에 따른 제조 라인의 일부의 확대 설명도이다.
도 2는 본 발명의 실시예에 따른 제조 라인에 사용하는 단위 처리 장치의 사시도이다.
도 3은 본 발명의 실시예에 따른 제조 라인에 사용하는 밀폐 반송 용기의 분해 사시도이다.
도 4는 본 발명의 실시예에 따른 제조 라인의 플로 숍 방식의 배치예이다.
도 5는 본 발명의 실시예에 따른 제조 라인의 잡 숍 방식의 배치예(클래스 숍 레이아웃)이다.
도 6은 본 발명의 실시예에 따른 제조 라인의 잡 숍 방식의 배치예(멀티셀 숍 레이아웃)이다.
도 7은 반도체 시스템의 사이즈 효과를 설명하는 표이다.
도 8은 본 발명의 실시예에서의 단위 처리 장치를 사용한 제조 라인의 배치예(셀 숍 레이아웃)이다.
이하, 본 발명의 실시예를 반도체 디바이스의 제조를 예로, 도면을 참조하여 설명한다.
도 2에 단위 처리 장치(1)를 사시도로 나타낸다. 좌측의 사시도는 단위 처리 장치(1)에 웨이퍼를 반입 반출하는 웨이퍼 입출 전실(5) 측에서의 사시도이고, 우측의 사시도는 웨이퍼 입출 전실(5)과는 반대 측에서의 사시도이다. 도 2에 나타낸 바와 같이, 단위 처리 장치(1)는 단일의 처리 프로세스를 행하기 위한 처리 공간을 가지는 장치 상부(1d)인 프로세스 처리 본체부(1a)와, 그 프로세스 처리 본체부(1a)에 대한 원료 공급계나 배기계, 제어 장치 등을 내장하는 장치 하부(1e)와, 그 프로세스 처리 본체부(1a)(장치 상부(1d))와 장치 하부(1e)를 접속하는 상하 연결 스페이서(1c)로 이루어지고, 그 상하 연결 스페이서(1f)에 의해 프로세스 처리 본체부(1a)와 장치 하부(1e)가 필요에 따라 분리 가능하게 구성되어 있다.
이 단위 처리 장치(1)는, 대략 직육면체에 규격화된 외형을 가지고, 장치 하부(1e)의 하부에는, 단위 처리 장치(1)를 이동시키기 위한 이동 수단으로서 캐스터(caster)(도시하지 않음)가 형성되어 있어, 필요에 따라 이동할 수 있도록 구성되어 있다.
또한, 장치 하부(1e)에는 단위 처리 장치 측 커넥터부(1b)가 설치되고, 그 커넥터부(1b)에는 프로세스 처리 본체부(1a)에서 사용하는 원료, 예를 들면, 세정액이나 세정 가스, 원료 가스 등을 외부의 원료 공급원으로부터 공급하는 원료 공급 배관이나, 프로세스 처리 본체부(1a)로부터의 배출물을 배출하기 위한 배출관, 또한 외부의 중앙 제어 장치를 연결하는 제어 신호선이나 외부의 전력원을 연결하는 전력선 등이 한데 모아져, 배관 커넥터(1g)를 통하여 후술하는 포스트(post)에 연결된다.
또한, 장치 하부(1e)에는, 단위 처리 장치(1)의 이동에 따라, 소정의 위치에 위치결정을 행하는 가이드부(1c)가 설치되어 있다.
프로세스 처리 본체부(1a)는 그 외형이 데스크톱 사이즈로 규격화된 동일한 외형을 가지고, 후술하는 웨이퍼 입출 전실(5)이 배치되는 측면에는, 웨이퍼 입출 전실(5)과 프로세스 처리 본체부(1a)를 공간적으로 연결하여 웨이퍼를 일시적으로 통과시키는 도어부(도시하지 않음)가 형성되어 있다.
여기서, "데스크톱 사이즈"란, 사람이 비교적 용이하게 운반할 수 있는 정도의 사이즈로서, 구체적으로는, 한 변이 최대 70cm 정도의 대략 직육면체이다.
본 실시예에서는, 단위 처리 장치(1)는, 가로세로가 약 30cm, 높이가 약 140cm의 규격으로 통일된 대략 직육면체이고, 그 중량은 각각의 단위 처리 장치(1)에 따라 상이하지만, 표준적으로는 약 60킬로그램이다. 그 중, 프로세스 처리 본체부(1a)는, 가로세로가 약 30cm, 높이가 약 70cm의 규격으로 통일된 대략 직육면체의 데스크톱 사이즈이고, 그 중량은 표준적으로는 약 30 킬로그램이다.
따라서, 프로세스 처리 본체부(1a)만을 단위 처리 장치(1)에서 분리하여 운반하는 것도 용이하며, 이와 같이 프로세스 처리 본체부(1a)를 분리하여 필요한 장소로 이동시키고, 거기서 단위 처리 장치(1)로서의 기능을 점검·수리하거나 개량하거나 하는 것도 용이해진다.
또한, 먼저 설명한 바와 같이, "단일의 처리 프로세스"라는 것은, 1개의 데스크톱 사이즈의 용기 용량 내에 수납할 수 있는 처리 프로세스의 하나의 그룹을 말하지만, 이에 대하여, 예를 사용하여 구체적으로 설명한다.
실제의 반도체 디바이스의 웨이퍼 공정은 주로, 세정, 도포, 노광, 현상, 에칭, 퇴적(CVD, 스퍼터 등), 불순물 제어(이온 주입, 확산 등), 검사, CMP(연마) 등의 프로세스로 구성되어 있다. 각각의 프로세스는, 더욱 상세한 요소 프로세스로 구성되어 있다. 예를 들면, 실리콘 웨이퍼의 세정 프로세스는 다음의 프로세스군의 총칭이다.
(1) 초순수 세정(대강 세정, rough cleaning), (2) 황산 가수 세정(유기물 제거), (3) 초순수 세정(헹굼, rinsing) (4) NH4OH-H2O2-H2O(SC-1) 세정(미립자 제거), (5) 희불산 세정(산화물 제거에 의한 부착 미립자 제거), (6) HCl-H2O2-H2O(SC-2) 세정(금속 원자 제거), (7) 희불산 세정(산화물 제거), (8) 초순수 세정(헹굼), (9) IPA(Isopropyl Alcohol) 증기 건조(수분 제거).
본 실시예에서는, 하나의 단위 처리 장치가 이 일련의 세정 프로세스(1∼9)를 행하는 것이라도 되고, (1), (2)의 유기물 제거와, (3)∼(9)의 미립자와 금속 원자 제거, 이 2가지의 세정을 행하는 2개의 단위 처리 장치로 구성하는 것일 수도 있다.
또한, 다른 반도체 공정의 예인, 도포 프로세스는, (a) 표면 처리, (b) 레지스트 도포, (c) 프리베이크(prebake)(레지스트의 경화)의 총칭이다. 이 중, (a)는 웨이퍼 표면의 친수(親水) 소수(疏水) 제어 프로세스이므로, 이 (a) 표면 처리를 상기 세정 프로세스의 (3)∼(9)를 행하는 단위 처리 장치로 행하는 것도 가능하다.
이와 같이, 본 발명에서는, 단위 처리 장치(1)는, 처리 방법이 유사한 요소 프로세스를 하나로 묶어, 하나의 단위 처리 장치(1)로 처리하는 것을 기본으로 한다. 또는, 처리 방법이 크게 달라도, 연속된 2개의 프로세스를, 동일 장치 내에서 행하는 것이 기술적으로 유리하면, 이들을 하나의 단위 처리 장치(1)로 처리하는 경우가 있다.
예로서, 상기 세정 프로세스(8)의 헹굼 공정 후의 (9) IPA 증기 건조 공정은, (8)의 처리 후, 가능한 한 하나의 단위 처리 장치 내에서 행하는 것이 바람직하다. 왜냐하면, 웨이퍼 상의 잔류 수분이 웨이퍼 표면 원자를 원자 스케일로는 에칭하는 작용이 있어, 방치하면, 에칭 잔사(etching residue)가 워터마크로서 응집하여 버릴 문제가 있어, 이것을 방지하기 위해 에칭이 진행되기 전에 IPA 증기 건조를 행할 필요가 있기 때문이다.
그리고, 이 단위 처리 장치(1)는, 후술하는 바와 같이, 극소 단위의 반도체 디바이스, 실시예로서는 0.5인치 사이즈의 웨이퍼로부터 1개의 반도체 디바이스를 제작하는 웨이퍼 사이즈를 처리 대상으로 하고, 그것을 1장씩 처리하는 것이므로, 말하자면 실험 단계에서의 반도체 처리 장치와 동일한 레벨의 처리를 행하는 것이다. 따라서, 연구실에서의 실험 단계의 연구개발 성과라도, 이 단위 처리 장치(1)에서의 처리 장치로서 용이하게 도입할 수 있게 된다.
또한, 프로세스 처리 본체부(1a)는 외기와 차단할 수 있는 밀폐형으로 되어 있고, 장치 하부(1e)에 내포한, 또는 단위 처리 장치(1)의 외부에 설치한 국소 청정화 장치에 의해, 내부의 청정화를 행할 수 있게 되어 있다. 이 국소 청정화 장치는 프로세스 처리 본체부(1a)의 내부 용적(inner volume)이 극히 작으므로, 매우 우수한 효율로 기능하게 할 수 있다.
이와 같이, 본 발명에서는, 단위 처리 장치(1)의 내부만을, 이른바 청정실화하고 있어, 종래와 같이 제조 라인 전체를 청정실 내에 설치하는 것과는 본질적으로 다르다.
또한, 본 발명에서는, 단위 처리 장치(1)를 프로세스 처리의 내용에 따라 진공 상태로 하는 것이 필요하지만, 프로세스 처리 본체부(1a)의 내부 용적이 극히 작으므로, 마찬가지로, 매우 효율적으로 진공 상태로 할 수 있다.
다음에, 상기 단위 처리 장치(1)를 사용한 반도체 제조장치 및 방법에 대하여 설명한다.
도 1에 나타낸 바와 같이, 각 단위 처리 장치(1)는, 제조 라인을 형성하기 위한 레일 형태로 형성된 가이드웨이(guideway)(2) 상에 상기 가이드부(1c)가 탑재됨으로써, 바닥 상에 미리 설정된 동일한 반도체 생산 라인 상에 위치결정된다. 통상의 상태에서는, 각 단위 처리 장치(1)는, 레시피의 순서에 따라, 가이드웨이(2) 상에 플로 숍 방식으로 배치된다. 도 1에서의 단위 처리 장치(1)의 배치 예에서는, 단위 처리 장치(1)가 소정 간격을 두고 규칙적으로 배치되어 있지만, 각 단위 처리 장치(1)를, 간극을 두지 않도록 밀접 배치해도 된다.
각 단위 처리 장치(1)에는, 그 단위 처리 장치(1)가 프로세스 처리에서 어떠한 단일의 처리(레시피에 대응한 처리)를 행하는 장치인지를 식별하기 위한 레시피 ID가, 그 외측면에 기록된다. 그 레시피 ID의 기록에는, 단위 처리 장치(1)의 레시피의 변경 등에 따라 기입, 판독이 비접촉으로 용이하게 행해지도록, RFID(Radio Freqency ID)가 사용되고 있다.
또한, 상기 가이드웨이(2)와 평행하게, 웨이퍼를 수납하는 밀폐 반송 용기(3)를 반송하기 위한 반송 수단(4)이 설치되어 있다. 이 반송 수단(4)에는, 벨트식(belt-type mechanism)이나 메카니컬식(mechanical mechanism) 등의 반도체 제조 장치에 통상 사용되는 기구를 사용할 수 있다.
반송 수단(4)은, 단위 처리 장치(1)마다 설치되는 후술하는 웨이퍼 입출 전실(5) 사이에서, 밀폐 반송 용기(3)를 반송하도록 구성되어 있다.
이 밀폐 반송 용기(3)는, 도 3에 나타낸 바와 같이, 직경 0.5인치 사이즈의 웨이퍼가 1장, 밀폐 수납되도록 구성되어 있다.
밀폐 반송 용기(3)는 상부 수납부(3a)와 커버부(3b)로 이루어지고, 그 상부 수납부(3a)의 중앙 오목부에 1장의 웨이퍼를 탑재하고, 커버부(3b)를 아래쪽으로부터 상부 수납부(3a)에 대하여 위치결정하면서 수납시킴으로써, 웨이퍼가 외기로부터 차단되도록 구성되어 있다. 도면부호 3c는 밀폐 반송 용기(3)를 후술하는 웨이퍼 입실 전실(5)의 도킹 포트(5a) 상에 위치결정하기 위한 위치결정용 돌기이다.
또한, 밀폐 반송 용기(3)에는 RFID가 구비되어 있고, 그 RFID에는, 웨이퍼 처리에 필요한 레시피 ID가 레시피의 처리 순서와 함께 기입된다. 밀폐 반송 용기(3)는, 이와 같이 기입된 레시피 ID에 기초하여, 원하는 레시피 ID가 기입된 단위 처리 장치(1)가 선택되도록 반송 수단(4)이 제어되고, 선택된 단위 처리 장치(1)에 자동으로 이동하도록 구성되어 있다.
본 시스템에서 사용되는 직경 0.5인치의 웨이퍼로부터는, 1㎠(제곱 센티미터)의 반도체 디바이스를 1개 제작할 수 있다. 즉, 본 시스템은, 극소 단위의 반도체 디바이스를 제작하는 웨이퍼 사이즈의 웨이퍼를 사용하고, 그 웨이퍼를 1장씩 매엽 처리하는 처리 방식을 채용하는 것을 특징으로 하고 있다.
또한, 각 단위 처리 장치(1)에는, 1장의 웨이퍼를 단위 처리 장치(1)와 밀폐 반송 용기(3) 사이에서 전달하기 위한 웨이퍼 입출 전실(5)이 접속된다.
웨이퍼 입출 전실(5)은 규격화된 외형을 가지고, 또한 동일한 구성을 가지며, 어느 단위 처리 장치(1)에 대해서도 소정 위치에 배치되고, 동일하게 기능하도록 구성되어 있다. 그러므로, 각 단위 처리 장치(1)의 소정 위치에는, 웨이퍼 입출 전실(5)을 접속하여 유지하기 위한 접속부(도시하지 않음)가 설치되어 있다.
웨이퍼 입출 전실(5)은, 종래의 반도체 제조장치에서의 처리 챔버에 설치되는 로드-록 쳄버(load-lock chamber) 및 언로드-록 쳄버(unload-lock chamber)와 같은 기능을 가지는 것이며, 도 2에 나타낸 바와 같이, 밀폐 반송 용기(3)와의 접속을 위한 도킹 포트(5a)가 그 상부에 설치되어 있다. 또한, 그 측면에 반송 보기창(view window)를 설치해도 된다.
그리고, 웨이퍼 입출 전실(5)의 내부에는, 도킹 포트(5a)에 탑재된 밀폐 반송 용기(3)로부터 웨이퍼를 인출하여, 외기와 차단된 프로세스 처리 본체부(1a) 내에 반입하는 반입 수단과, 프로세스 처리 본체부(1a)에서의 처리가 끝난 웨이퍼를 반출하여 다시, 밀폐 반송 용기(3)에 수납하는 반출 수단을 구비하고 있다. 이들 반입·반출 수단의 동력은 대응하는 단위 처리 장치(1)로부터 공급되도록 구성되어 있다.
또한, 제조 라인이 설치되는 바닥 상에는, 단위 처리 장치(1)에 제어 신호나 전력, 원료 등을 공급하거나, 단위 처리 장치(1)로부터 세정 가스나 세정수 등을 배출하거나 하는 포스트(6)가, 제조 라인을 따라 소정 간격으로 배치되고, 단위 처리 장치(1)의 배관 커넥터(1g)와 콘센트 접속되도록 구성되어 있다. 이 콘센트 접속에 의해, 단위 처리 장치(1)의 배치를 바꾸어도, 원료나 전력, 제어 신호 등의 공급을 용이하게 할 수 있다.
또한, 이와 같이 구성된 반도체 제조 라인의 상부에는, 도 1에 나타낸 바와 같이, 단위 처리 장치(1)를 재배치하기 위한 레이아웃 장치(7)가 설치되어 있다.
이 레이아웃 장치(7)는, 가이드웨이(2)와 평행하게 배치되는 가이드 레일(7a)과, 가이드 레일(7a)에 현수(懸垂)되어 이동하는 단위 처리 장치 운반부(7b)를 가진다.
이 레이아웃 장치(7)는, 각 단위 처리 장치(1)의 레시피 ID의 판독 기구를 가지고, 중앙 제어 장치로부터의 제어 신호에 따라, 소정의 레시피 ID를 가지는 단위 처리 장치(1)를 선택하고, 선택한 단위 처리 장치(1)를 단위 처리 장치 운반부(7b)에 의해 파지(把持)·운반하여 소정 위치에 재배치할 수 있도록 구성되어 있다.
레이아웃 장치(7)는, 다수의 단위 처리 장치(1)의 레이아웃 변경을 신속하게 행하기 위해서는 적합하지만, 한편으로, 레이아웃 장치의 설비 비용이 필요하다. 그래서, 레이아웃 변경에 시간이 소요되어도 상관없든지, 레이아웃 장치 설비 비용을 줄이기 위해, 단위 처리 장치(1)는 사람이 반송해도 되고, 그러한 사람에 의한 반송에서는, 전술한 바와 같이 단위 처리 장치(1)의 바닥부의 가이드부(1c)에 설치된 캐스터가 사용된다.
도 4에, 본 실시예에 따른 반도체 제조 라인의 양산형의 배치예를 나타낸다.
본 발명에서는, 상기한 바와 같이 1 웨이퍼 1 디바이스의 매엽 처리를 특징으로 하므로, 웨이퍼 면적이 매우 작은 것에 의해, 묘화(描畵)에 시간이 걸리는 마스크리스(maskless) 시스템(웨이퍼에의 직접 묘화 방식)이 최적으로 적용 가능한 것, 세정 공정과 검사 공정을 대폭 삭감할 수 있는 것 등에 의해, 금속 8층의 반도체의 제작을 전제 조건으로 한 경우에, 종래의 메가팹에서의 공정 수 600을 400공정 정도로 단축할 수 있고, 그 공정 수에 대응한 단위 처리 장치 대수로 할 수 있다.
따라서, 이 배치예(미니멀팹 1)에서는, 청정실화되어 있지 않은 통상의 건물 내에, 400대의 단위 처리 장치(1)가 플로 숍 방식에 의해 공정 순으로 배치되어 있다.
또한, 상기 제조 라인 전체를 제어하는 중앙 제어 장치가 설치되어 있고, 중앙 제어 장치는 제조 단위 수나 그 레시피에 따라, 밀폐 반송 용기(3)의 RFID에의레시피 ID의 기입, 반송 수단(4)이나 레이아웃 장치(7)의 제어, 또는 각 단위 처리 장치(1)에서의 레시피 제어 등을 행한다.
또한, 도 4의 배치예(플로 숍 레이아웃)에서는, 종래형의 메가팹과 비교하여 도 7에 미니멀 팹 1로서 나타낸 바와 같이, 웨이퍼 사이즈는 0.5인치, 시스템 내에 체재하는 가공 중인 웨이퍼 수를 400장, 사용하는 마스크 수는 0장, 바닥 면적은 360 제곱미터(18m×20m)이고, 설비 투자액은 약 6억 엔에 불과하다(각 단위 처리 장치 자체의 가격을, 100∼500만 엔으로 한다).
이 경우, 생산 능력은 1㎠칩으로 환산하여 연간 약 50만 개가 되지만, 웨이퍼 가동률은 40%이며, 자원 이용 효율은 0.2%이다.
따라서, 메가팹의 연간 생산 개수 약 1억4천만 개에 필적하는 생산 능력으로 하기 위해서는, 이 배치예의 제조 라인을 280(=1억4천만50만) 라인 갖추어야하지만, 메가팹의 실제의 가동률을 고려한다면, 실제로는 그 1/10 정도로 충분하다고 생각되므로, 28라인의 멀티 플로 숍으로 하면, 그 설비 투자액은 단순 환산으로 170억 엔 정도(28라인×6억엔)가 된다. 이것은 메가팹의 투자액 3000억 엔의 1할에도 미치지 않는다.
또한, 0.5인치 웨이퍼는 단가가 매우 낮고, 또한 가공 중인 장수도 400장으로 매우 적기 때문에, 그 가공 중의 비용은, 메가팹에 비해 무시할 수 있을 만큼 극소이다.
또한, 1개의 디바이스를 제작하는 데 필요한 에너지 효율을 메가팹과 비교하면, 청정실의 동력 에너지가 1/10 정도가 되고, 단위 처리 장치에서는 극소의 웨이퍼에 대하여 국소적인 프로세스 처리를 행하는 것 등으로부터 에너지 효율이 17/100 정도가 되는 등에 의해, 본 발명에서는, 공장 전체의 에너지 효율을 메가팹에 비해 14/100 정도로 향상시킬 수 있다.
또한, 상기한 실시예에서는 공정 수를 400으로 하고 있지만, 공정 수를 더욱 줄일 수 있다.
즉, 본 발명에서는, 현 상태에서의 최첨단이 아닌 미세 가공 정밀도를 디자인 룰에 채용하였다고 해도 전혀 손색이 없는 시스템으로 할 수 있으므로, 현행의 CMP(Chemical Mechanical Polishing) 프로세스를 필요하지 않도록 할 수 있다. CMP 프로세스에서는 연마에 의해 미립자가 대량으로 발생하지만, CMP 프로세스를 생략함으로써, CMP 프로세스에 의한 미립자의 발생이 없어지므로, 세정 장치와 검사 장치를 대폭 생략할 수 있다. 종래의 메가팹 시스템(약 600공정)에서는, 세정 장치와 검사 장치에 의해 공정 수의 30%를 차지하고 있지만, 이들 장치의 비율을 공정 수의 5% 정도로 생략할 수 있다. 이로써, 150공정(=600×0.25)을 생략할 수 있다.
또한, 배선 공정에서도, CMP 프로세스에 관련된 공정을 생략할 수 있다. 배선 공정은 전체 공정 수의 2/3 정도 있지만, 이 중 30% 정도가 CMP 프로세스에 관련된 공정이며, CMP 프로세스의 생략에 의해 새로운 프로세스를 추가할 필요가 있다고 해도, 이것을 5% 정도로 생략할 수 있다. 이로써, 100 공정(=600×2/3×0.25)을 생략할 수 있다.
또한, 종래에는 반송 중의 오염을 제거하기 위한 플라즈마에 의한 에칭 프로세스나 IPA 건조 처리가 모든 공정 수의 5% 정도 있지만, 본 발명에서는 반송 중의 오염이 거의 발생하지 않으므로, 이것이 불필요해진다. 이로써 30 공정(=600× 0.05)을 생략할 수 있다.
이들의 공정 수의 생략에 의해, 320 공정(= 600-150-100-30) 정도로 생략할 수 있으므로, 단위 처리 장치 수를 더욱 적게 할 수 있어, 그에 따라 설비 투자액 도 줄일 수 있게 된다.
또한, 본 발명의 "1 웨이퍼 1 디바이스의 매엽 처리"의 특징을 최대한 이용하기 위해서는, 상기한 마스크리스(maskless) 시스템으로부터 리소그래피 공정을 생략한 리소리스(litho-less) 시스템이 한층 유효하다.
이 리소리스 시스템을 채용하면, 공정 수는 상기한 320공정에서, 도 8에 나타낸 셀 숍 시스템과 같이, 22공정까지 더 생략할 수 있으므로, 단위 처리 장치 수는 22대로 충분하고, 도 7에 미니멀팹 4로서 나타낸 바와 같이, 설비 투자액도 0.5억 엔으로 더 적어도 충분하게 된다.
이와 같이, 본 발명에서의 반도체 제조장치 및 반도체 제조 방법은, 종래의 "메가팹"과는 기술 사상을 달리하여, 말하자면 "미니멀팹"이라고도 하는, 전혀 새로운 개념의 반도체 제조 장치 및 방법을 구축하는 것이다.
그런데, 상기한 플로 숍 방식에 의한 배치예로부터, 제조 단위(주문 수)가 수 개∼수십 개의 반도체를 제작하는 경우를 상정한다.
이 경우에는, 단위 처리 장치 수가 제조 단위 수보다 많기 때문에, 가공 중인 웨이퍼가 거의 발생하지 않는 상태, 즉 가동하지 않는 단위 처리 장치가 다수 발생하는 상태가 되므로, 제조 라인 전체의 처리 효율은 오히려 저하된다.
그러므로, 이와 같은 제조 단위의 경우에는, 단위 처리 장치 수를 감소시키는 편이 유리하다. 이 경우, 도 8에 있는 것과 같은 셀 숍에서 하나하나 디바이스를 제조하면 된다.
문제는, 큰 공장을 건설해 단위 처리 장치를 다수 도입하고 있는 공장에서, 불황 등에 의해 주문 수가 격감하는 경우이다. 장치를 폐기하거나 이용하지 않는 것은, 설비의 가동률의 면에서 불리하다.
이와 같은 불황일 때에는, 본래, 다음의 호황 국면을 위해 새로운 상품(디바이스)을 개발, 시작(試作), 소량 판매를 하여야 한다. 무엇이 팔릴지 모르기 때문에, 다수의 시작이나 소량 판매를 시도하게 된다. 이를 위해서는, 시작을 적합한 작은 단위의 팹을 많이 준비하는 것이 좋다.
본 발명에서는, 그것은 도 6의 멀티셀 숍 방식으로 실현된다. 이 멀티셀 숍에서는, 앞의 셀 숍이 다수(멀티) 포함되어 있고, 셀의 수만큼의 품종을 만들 수가 있다. 품종이 적어도 된다면, 필요한 셀 숍만큼 가동시키면 되고, 반송 수단도 포함하여 플로 숍 전체를 가동시키는 것보다 훨씬 더 효율적이다.
이 멀티셀 숍이 지금까지의 셀 방식과 근본적으로 다른 점은, 상기한 플로 숍과의 사이에서 유연하게 레이아웃 변경과 제조 방식 변경을 매우 용이하게 할 수 있는 것이다.
다음에, 멀티셀 숍에서 제조하고 있던 소량품이 시장에서 받아들여져, 대량 주문이 들어오게 된다고 하자. 즉, 제조 단위(주문 수)가 수백 개 정도, 즉 단위 처리 장치(1)의 수와 동등한 수의 반도체 디바이스를 제작하는 경우를 상정한다.
이 경우에는, 멀티셀 숍 레이아웃을 도 5의 클래스 셀 숍 레이아웃으로 매우 용이하게 변경할 수 있다. 이 클래스 숍 레이아웃은 다품종을 동시에 생산할 수 있다.
이 경우, 단위 처리 장치군은, 제조 프로세스의 상류(시작 측)에서 하류(종료 측)를 향해, 크게 예를 들면, 4 분할된다. 최초의 프로세스군은, 트랜지스터 게이트 공정(클래스 1 베이)이며, 트랜지스터 소스·드레인 공정(클래스 2 베이)이 이어진다. 그 후, 로컬 배선 공정(클래스 3 베이)이 있고, 마지막으로 글로벌 배선 공정(클래스 4 베이)이 배치된다. 시스템 LSI 디바이스의 경우, 각각 약 100공정 정도 있고, 단위 처리 장치도 각 클래스 베이에 약 100대씩 배치된다. 이와 같은 제조의 절차에 따른 대분할에 있어서는, 하나의 클래스 공정이 종료되어 다음의 클래스로 처리 웨이퍼가 반송되면, 그 웨이퍼는 이제는 이전의 클래스로 되돌아가는 일은 없다. 즉, 웨이퍼는 클래스 1→클래스 2→클래스 3→클래스 4로 반송된다.
이 클래스 숍 레이아웃은, 반도체 디바이스에 있어서는 새로운 생산 방법이며, 말하자면 공정의 대분류 레벨에 있어서 플로 숍이 되어 있지만, 한편, 그 클래스 내부에서는, 웨이퍼는 각종 장치를 왕래하므로, 플로 숍이 되어 있지 않다. 하나의 클래스 베이 내에서는, 단위 처리 장치의 종류별의 배치인 잡 숍 레이아웃을 채용할 수 있다.
이 잡숍 레이아웃의 경우에는, 웨이퍼를 사람이 반송하는 경우에는, 동종의 제조 장치가 밀집해 배치되어 있으므로, 가공 중이 아닌 비어 있는 단위 처리 장치를 그 자리에서 확인하기 쉽다는 이점이 있다. 즉 사람의 동선을 극소화할 수 있다. 또한, 웨이퍼를 기계로 옮기는 경우, 특히 RFID로부터의 정보를 이용하여 다음의 단위 처리 장치를 결정하는 경우에는, 물리적인 웨이퍼 반송 거리를 최소화하여 납기를 단축하기 위해, 프로세스 종류가 상이한 단위 처리 장치를, 의식적으로 비교적 임의로 레이아웃하는 방법도 채용할 수 있다.
이상과 같이, 본 발명에서는, 1개의 크기, 예를 들면, 도 4, 도 5, 도 6에 있는, 단위 처리 장치가 400대 도입되어 있는, 20m×18m의 공장에서, 그 장치 수를 전혀 바꾸지 않고, 대량 생산용의 플로 숍, 중(中)량 생산용의 클래스 숍, 소량 생산용의 멀티셀 숍, 이 3개의 레이아웃을 생산품의 주문 수에 따라 유연하게 변경할 수 있다.
이와 같은 유연성(flexibility)은 종래의 메가팹에서는 실현된 적이 없었다. 이것이 실현된 주요 이유는, 본 발명에 따른, 극소 단위의 웨이퍼와 이를 위해 규격화된 작은 단위 처리 장치군, 그리고, 단위 처리 장치에 운반 가능한 기능을 부가하는 각종 구조와 장치 레이아웃을 가능하게 하는 팩토리 시스템(factory system)에 있다.
플로 숍과 클래스 숍의 레이아웃 변경의 판단 기준은 2가지 있다.
하나의 판단 기준은, 플로 숍에 있어서 제조 단위 수가 공정 수 정도로 감소한 경우이다. 제조 단위 수가 단위 처리 장치 수와 동등하면, 최후의 웨이퍼에 대한 처리가 끝난 단위 처리 장치는 휴지 상태가 된다. 최초의 웨이퍼가 팹에 투입되고나서 최후의 웨이퍼가 최종 공정을 종료할 때까지 걸리는 시간은, 하나의 웨이퍼에 걸리는 처리 시간의 2배가 된다. 즉, 제조 단위 수와 단위 처리 장치 수가 동일한 경우, 장치 가동률은 평균으로 50%로 저하된다. 최후의 웨이퍼가 종료되고나서, 다음의 다른 품종의 제조를 위해, 장치 레이아웃을, 그 새로운 품종의 프로세스 레시피의 순서대로 배치 변경한다. 장치 가동률이 50%를 밑돌면, 공장의 생산성에 중대한 악영향이 있으므로, 그와 같은 경우에는, 다품종을 동시에 생산할 수 있는 클래스 숍 레이아웃이 유리해진다. 더욱 상세하게는, 제조 단위 수가 조금이라도 단위 처리 장치 수를 밑돌면, 가공 중의 어느 순간에도 단위 처리 장치가 완전 가동(100% 가동)되는 일은 있을 수 없게 되고, 역시 공장을 가동시키는 점에서 대단히 불리하다. 즉, 단위 처리 장치 수와 동등한 제조 단위 수는, 플로 숍의 하한값이다.
다른 하나의 판단 기준은, 동시 생산하는 품종 수가 2품종 이상인 경우이다. 이 경우, 원리적으로 플로 숍에서는 2가지 품종을 동시에 프로세스 레시피 순으로 흐르게 하는 것은 불가능하다.
단, 2가지 품종의 프로세스 레시피가 매우 유사한 경우가 있다. 이것은 실제의 LSI 프로세스 등에서는 자주 볼 수 있는 사례이다. 예를 들면, 400공정 중, 1공정의 프로세스 내용만이 상이한 경우에는, 그 상이한 2개의 프로세스용의 단위 처리 장치를 2대 연속적으로 배치하고, 어느 쪽이든 필요한 단위 처리 장치만을 선택하고, 선택하지 않는 단위 처리 장치는 건너뛰면 된다. 이 경우, 단위 처리 장치 수는 1대 증가하여 401대가 된다. 이 예의 경우에는, 2품종을 플로 숍 레이아웃에 의해, 제조할 수 있게 된다. 이와 같이, 플로 숍의 단위 처리 장치 수를 증가시켜, 모든 품종에서 사용하지 않는 장치를 삽입하는, 약간의 용장성(redundancy)을 부가함으로써, 플로 숍을 다품종에 대응하게 할 수도 있다.
다음에, 클래스 숍 레이아웃과 멀티셀 숍 레이아웃 변경의 판단 기준을 설명한다.
클래스 숍 방식에서는, 거의 동일한 종류의 프로세스의 제조물이 복수 품종 있는 경우에 유리한 방법이다. 따라서, 시작(試作)이나 전혀 새로운 디바이스를 제조하는 경우나 공정 수가 크게 상이한 디바이스를 복수 종류 제조하는 경우, 또한 다수의 품종을 동시에 제조하는 경우, 클래스 숍 레이아웃에서는 곤란해지고, 멀티셀 숍이 유효해진다.
그리고, 단위 처리 장치의 프로세스 조건은, 플로 숍 레이아웃과 클래스 숍 레이아웃에서는 고정하기 쉬워지지만, 멀티셀 숍 레이아웃에서는 폭넓은 품종을 제조하기 위해 셀마다 프로세스 조건을 적절히 변경하게 된다.
이와 같이, 본 발명에서는 제조 단위 수(주문 수)나 그 제조 단위의 처리에 필요한 레시피 또는 단위 처리 장치 수에 따라 최적인 제조 라인을 적절히 용이하게 재구축할 수 있고, 재구축에 따른 비용을 거의 필요로 하지 않는다.
그리고, 그와 같이 재구축한 제조 라인에서, 1개에서부터, 월 생산 수십만 개∼수백만 개(복수의 제조 라인으로 한 경우)의 반도체 제조까지를 조달할 수 있어, 말하자면 변종 변량 생산을 효율적으로, 또한 적절한 품질을 유지하면서 행할 수 있으므로, 연구개발 단계에서부터 대규모 생산 단계까지의 반도체 제조 요구에 용이하게 대응할 수 있다.
즉, 1개 주문 등의 대단히 적은 제조 단위 수에 대해서는, 1개의 셀 숍으로 대응 가능하다. 즉, 제품 제조의 초기, 특히 시작(試作) 단계 등에 있어서, 주문 수가 단위 처리 장치의 수와 동등해지는 수를 밑도는 경우, 단위 처리 장치 수에 비해 매우 적은 경우에는, 셀 숍 또는 멀티셀 숍에서 제조한다.
그 후, 어느 품종 또는 몇 가지의 품종의 주문 수가 증가하여, 단위 처리 장치 수와 동등해지는 경우, 보다 제조 속도가 빠른 클래스 셀 숍 배치로 변경할 수 있다.
또한, 단일 품종의 주문 수가 증대하고, 그것만을 제조하는 경우에는, 그 품종의 프로세스 절차(프로세스 레시피)의 순서로 상기 단위 처리 장치를 배치하는 플로 숍 배치에 변경하고, 더욱 제조 속도를 향상시킬 수 있다.
그리고, 1개의 플로 숍의 제조 능력을 초과하는 주문이 있는 경우에는, 플로 숍을 병렬로 배치하는 패러렐 플로 숍 방식으로서 확장하여, 주문 수만큼 제조할 수 있게 된다.
또한, 본 발명에서는, 플로 숍, 클래스 숍, 멀티셀 숍, 이 3가지 레이아웃에 있어서, 단위 처리 장치 수와 필요 공장 바닥 면적은 불변이다. 즉, 제조 단위 수와 제조 종류 수가 변화되어도, 단위 처리 장치 수와 공장 면적은 완전히 동일한 그대로, 숍 레이아웃 배치를 변경할 수 있다. 이것은, 제조물의 제조 수와 종류 수의 큰 변동에 대하여, 새로운 투자를 전혀 필요로 하지 않는 큰 장점이다.
본 실시예에서는, 각 단위 처리 장치(1)는 외형이 규격화되어 있으므로, 단위 처리 장치(1)의 레이아웃 변경에 따른 운반이나 가이드웨이(2) 상에의 위치결정 작업 등이 용이해진다. 또한, 각 단위 처리 장치(1)와 웨이퍼 입출 전실(5)의 접속이나, 각 단위 처리 장치(1)와 포스트(6)를 접속하는 구성을 규격화할 수 있고, 디바이스 제조 시스템으로서의 비용 대 성능비가 우수하다. 또한, 밀폐 반송 용기(3)를 반송하는 반송 수단(4)의 반송 제어나 레이아웃 장치(7)의 운전 제어를 단순화할 수도 있다.
또한 공장 내에서의 단위 처리 장치를 배치하기 위한 구성을 규격화할 수 있는 등에 의해, 디바이스 제조 시스템 전체의 비용을 낮출 수 있다.
이와 같이, 상기한 실시예에서는, 단위 처리 장치의 배치 변경을 용이하게 하는 등의 요청을 충족시키기 위해, 각 단위 처리 장치의 외형은 규격화되어 있지만, 예를 들면, 단위 처리 장치에 필요한 원료와 폐기물의 양에 따라서는, 그 외형을 규격화하는 것이 어려운 경우에는, 그 원료·폐기물 처리 장치 등의 부속 유닛은, 그 자체의 외형을 단위 처리 장치와 동일한 규격으로 하고, 단위 처리 장치에 인접시켜 배치하는 등에 의해, 배치되는 유닛의 외형을, 최대한, 규격화하는 것이 바람직하다.
그러나, 그와 같이 했다고 해도 단위 처리 장치 자체의 소형화가 곤란한 경우 등에는, 단위 처리 장치를 규격화의 정수 배의 사이즈로 함으로써, 공장 내 장치 레이아웃을 용이하게 할 수 있다.
또한, 그래도 소형화나 규격화가 곤란하거나, 소형화나 규격화에 의해 오히려 단위 처리 장치 제조 비용이 많이 드는 경우나, 디바이스 제조에 필요한 필요 장치가 규격화되어 있지 않은 장치인 경우에는, 그와 같은 장치를 단위 처리 장치 군에게 삽입하여 이용할 수 있다.
이와 같이 규격화되어 있지 않은 장치의 레이아웃에의 삽입은 레이아웃 효율과 반송 효율을 약간 저하하지만, 그 장치가 필수적인 경우에는, 그것을 이용하는 것은 가능하며, 본 발명에 있어서는, 레이아웃 내의 모든 처리 장치의 외형을 규격화하는 것을, 반드시 필요로 하지 않는다. 이와 같은 규격 외 처리 장치를 배치하는 경우에는, 가능한 한 처리 장치 열의 끝에 배치함으로써, 반송 효율의 저하를 최소한으로 억제할 수 있다.
또한, 상기한 실시예에서는, 레이아웃 장치(7)를 사용하여 자동으로 단위 처리 장치(1)의 레이아웃 변경을 하고 있지만, 단위 처리 장치(1)는 사람에 의해 이동될 수 있는 정도의 형상 및 중량으로 되어 있으므로, 배치 변경의 필요하게 따라 사람의 손에 의해 레이아웃 변경을 행할 수 있으므로, 그와 같은 레이아웃 변경하는 것을 전제로 레이아웃 장치(7)를 생략할 수도 있다.
또한, 상기한 실시예에서는, 단위 처리 장치(1)에서 소비되는 원료 가스 등을 배관 커넥터(1g)를 통하여 단위 처리 장치(1) 외부로부터 공급하고 있지만, 이와 같이 외부로부터 공급하지 않고, 각 단위 처리 장치(1)에 필요한 공급원을 가지도록 구성할 수도 있다.
이와 같이 구성하면, 단위 처리 장치 자체의 운반성(portability)이 향상되고, 또한 제조 라인에서의 배관계가 단순화되므로, 바람직하다.
또한, 상기한 실시예에서는, 밀폐 반송 용기(3)에 수납되는 웨이퍼는, 1㎠의1개의 반도체 디바이스를 제작하는 웨이퍼 사이즈로서 직경 0.5인치의 웨이퍼 사이즈로 하였지만, 상기 데스크톱 사이즈의 단일 처리 장치(1)와 1장씩 매엽 처리할 수 있는 웨이퍼 사이즈이면 이 웨이퍼 사이즈에 한정되지 않고, 그보다 크거나 그보다 작은 크기의 웨이퍼 사이즈로 할 수 있다. 또한, 그와 같은 웨이퍼로부터 제작되는 극소 단위의 칩 수는, 제작되는 디바이스의 크기에 따라 다르지만, 1개로 한정되지 않고, 2개 이상으로 해도 된다.
또한, 상기한 실시예에서는, 반도체 디바이스의 최종 제품까지의 제작예를 나타냈으나, 특히 최종 제품의 제작에 한정되지 않고, 반도체 제조 공정의 도중의 공정만을 처리하는 것으로 구성할 수도 있다. 그와 같은 경우에는, 상기한 실시예와 마찬가지로, 그와 같은 공정에서의 단일의 처리 프로세스 수와의 관계에 의해 단위 처리 장치 수가 설정되고, 또한 제조 단위 수와의 관계에 의해 효율적인 숍 레이아웃이 선택·설정된다.
또한, 상기한 실시예에서는, 반도체 디바이스에서의 제작예를 나타냈으나, 특히 반도체 디바이스의 제작에 한정되지 않고, 금속 베이스의 정밀 기기·디바이스, 절연체 베이스의 정밀 기기·디바이스, 또한 바이오계 등의 각종 재료로 이루어지는 디바이스를 제조하는 시스템으로서 구성할 수도 있다.
그와 같은 경우에는, 상기한 실시예와 마찬가지로, 그와 같은 디바이스의 제작 공정에 필요한 각종 물리 프로세스, 화학 프로세스, 바이오 프로세스에 대응하는 처리 장치가, 공정 실행을 위한 단위 처리 장치로서 포함된다.
또한, 본 발명은, 상기한 실시예에서의 반도체 디바이스와, 상기한 반도체 이외의 각종 재료를 베이스로 하는 적어도 1개의 디바이스의 하이브리드를 제작할 때도 효과를 발휘한다. 특히, 상기 다양한 재료로 이루어지는 디바이스가 결합된 결합계 디바이스를 제작할 때, 각 재료 분야에 독특한 처리 프로세스 수와 상기한 제조 단위 수의 관계에 의해, 효율적인 숍 레이아웃이 선택·설정되는 것이다.
구체적으로는, 반응 장치, 특히 마이크로케미컬 시스템(microchemical system), 마이크로케미컬 리엑터(microchemical reactor), 에칭 장치, 성장 장치(growing equipment), 가공 장치, 살균 장치, 입경 필터(particle size filter), 인공 광원, 바이오 장치, 식품 가공 장치, 검사 장치, 메디컬 디바이스, 내시경 부품, 콘택트 렌즈 제작 기기, 투석 기기, 의료용 디스포잘 제조 장치(medical disposal manufacturing equipment), 제약 장치 등을 연결 요소로서 도입할 수 있다.
이러한 연결 요소를 가지고 시스템을 구성하는 경우, 나노 테크놀로지, 바이오 테크놀러지, 식물 공장 기술 등의 분야에 걸쳐 총체적인 일련의 프로세스 흐름에 대응하여 각종 재료의 처리 프로세스를 높은 유연성을 가지고 저비용으로 간편하게 실행할 수 있다. 총체적인 일련의 프로세스 흐름에 대응하여 무기 재료 또는 유기 재료, 바이오 재료를 사용한 각종 소자를 높은 유연성을 가지고 저비용으로 간편하게 실행할 수 있다.
*그리고, 도 8에 나타낸 셀 숍에서는, 청정실이 필요 없고, 또한 설치 공간이 매우 협소해도 되며, 염가이면서 운전 비용이 적은 제조 시스템이다. 또한, 대학이나 연구기관에서도 용이하게 구축할 수 있어, 필요에 따라 재배치가 자유롭고, 각자의 연구 성과를 이와 같은 실제의 제조 시스템에 용이하게 도입할 수 있는 등, 매우 유용한 제조 시스템이다.
1: 단위 처리 장치
1a: 프로세스 처리 본체부
1b: 단위 처리 장치 측 커넥터부
1c: 가이드부
1d: 장치 상부
1e: 장치 하부
1f: 상하 연결 스페이서
2: 가이드웨이
3: 밀폐 반송 용기
4: 반송 수단
5: 웨이퍼 입출 전실
5a: 도킹 포트
6: 포스트
7: 레이아웃 장치

Claims (6)

  1. 디바이스 제조 프로세스에서의 소정의 처리 프로세스를 책임지는 밀폐형의 외기(外氣)와 차단된 프로세스 처리부를 가지는 복수의 단위 처리 장치와; 1매의 웨이퍼를 수납하는 밀폐형의 반송 용기;를 포함하는 디바이스 제조 시스템으로서,
    상기 복수의 단위 처리 장치는,
    각각의 상기 단위 처리 장치의 동일한 위치에 장착되어, 상기 웨이퍼를 상기 프로세스 처리부와 상기 반송 용기 사이에서 전달하기 위한 밀폐형의 웨이퍼 입출 전실(前室)을 포함하고, 모두 통일된 동일한 외형 형상이며 이동 가능하고,
    상기 반송 용기는 개폐 가능하며,
    상기 웨이퍼 입출 전실은, 통일된 동일한 웨이퍼 전달 수단과, 상기 웨이퍼 입출 전실의 상부에 설치되고 상기 반송 용기가 탑재되면 분리 가능하게 장착되는 통일된 동일한 도킹 포트를 가지고, 모두 통일된 동일한 외형 형상이며,
    상기 도킹 포트에 상기 반송 용기가 탑재되면, 상기 반송 용기 내에 수용된 상기 웨이퍼를 밀폐 상태인 그대로 상기 반송 용기로부터 취출하여, 상기 웨이퍼 전달 수단에 의해 상기 웨이퍼를 상기 반송 용기 내로부터 상기 프로세스 처리부로 반입하고, 또한, 상기 프로세스 처리부에서의 처리가 끝난 상기 웨이퍼를 상기 웨이퍼 전달 수단에 의해 상기 프로세스 처리부로부터 상기 반송 용기로 반출하여 상기 반송 용기에 수용하고, 상기 웨이퍼가 수용된 상기 반송 용기를 상기 도킹 포트로부터 분리 가능하게 하는,
    디바이스 제조 시스템.
  2. 제1항에 있어서,
    상기 반송 용기는, 상기 도킹 포트 상에서 위치결정하기 위한 위치결정용 돌기를 가지고 있는, 디바이스 제조 시스템.
  3. 제1항 또는 제2항에 있어서,
    상기 단위 처리 장치마다 설치된 상기 웨이퍼 입출 전실의 사이에서 상기 반송 용기를 반송하기 위한 반송 수단을 가지는, 디바이스 제조 시스템.
  4. 제1항 또는 제2항에 있어서,
    상기 웨이퍼는, 상기 디바이스의 크기에 의해 정해지는 소정 단위수의 디바이스를 제작하는 웨이퍼 사이즈인, 디바이스 제조 시스템.
  5. 제1항 또는 제2항에 있어서,
    상기 웨이퍼를 직경 0.5 인치 사이즈로 하는, 디바이스 제조 시스템.
  6. 디바이스 제조 프로세스에서의 소정의 처리 프로세스를 책임지는 밀폐형의 외기(外氣)와 차단된 프로세스 처리부를 가지는 복수의 단위 처리 장치와; 1매의 웨이퍼를 수납하는 밀폐형의 반송 용기;를 사용하는 디바이스 제조 방법으로서,
    상기 복수의 단위 처리 장치는,
    각각의 상기 단위 처리 장치의 동일한 위치에 장착되어, 상기 웨이퍼를 상기 프로세스 처리부와 상기 반송 용기 사이에서 전달하기 위한 밀폐형의 웨이퍼 입출 전실(前室)을 포함하고, 모두 통일된 동일한 외형 형상이며 이동 가능하고,
    상기 반송 용기는 개폐 가능하며,
    상기 웨이퍼 입출 전실은, 통일된 동일한 웨이퍼 전달 수단과, 상기 웨이퍼 입출 전실의 상부에 설치되고 상기 반송 용기가 탑재되면 분리 가능하게 장착되는 통일된 동일한 도킹 포트를 가지고, 모두 통일된 동일한 외형 형상이며, 상기 도킹 포트에 상기 반송 용기가 탑재되면, 상기 반송 용기 내에 수용된 상기 웨이퍼를 밀폐 상태인 그대로 상기 반송 용기로부터 취출하여, 상기 웨이퍼 전달 수단에 의해 상기 웨이퍼를 상기 반송 용기 내로부터 상기 프로세스 처리부로 반입하고, 또한, 상기 프로세스 처리부에서의 처리가 끝난 상기 웨이퍼를 상기 웨이퍼 전달 수단에 의해 상기 프로세스 처리부로부터 상기 반송 용기로 반출하여 상기 반송 용기에 수용하고, 상기 웨이퍼가 수용된 상기 반송 용기를 상기 도킹 포트로부터 분리 가능하게 하는,
    디바이스 제조 방법.
KR1020167002961A 2010-09-01 2011-08-30 디바이스 제조 시스템 및 방법 KR20160018870A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010195996A JP5361002B2 (ja) 2010-09-01 2010-09-01 デバイス製造装置および方法
JPJP-P-2010-195996 2010-09-01
PCT/JP2011/069599 WO2012029775A1 (ja) 2010-09-01 2011-08-30 デバイス製造装置および方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157001928A Division KR20150023875A (ko) 2010-09-01 2011-08-30 디바이스 제조 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR20160018870A true KR20160018870A (ko) 2016-02-17

Family

ID=45772858

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020157001928A KR20150023875A (ko) 2010-09-01 2011-08-30 디바이스 제조 시스템 및 방법
KR1020137006451A KR101503447B1 (ko) 2010-09-01 2011-08-30 디바이스 제조 장치
KR1020167002961A KR20160018870A (ko) 2010-09-01 2011-08-30 디바이스 제조 시스템 및 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020157001928A KR20150023875A (ko) 2010-09-01 2011-08-30 디바이스 제조 시스템 및 방법
KR1020137006451A KR101503447B1 (ko) 2010-09-01 2011-08-30 디바이스 제조 장치

Country Status (7)

Country Link
US (1) US9209054B2 (ko)
EP (1) EP2613340B1 (ko)
JP (1) JP5361002B2 (ko)
KR (3) KR20150023875A (ko)
CN (2) CN103081059B (ko)
SG (1) SG188370A1 (ko)
WO (1) WO2012029775A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6295024B2 (ja) * 2012-12-04 2018-03-14 国立研究開発法人産業技術総合研究所 ミニマル製造装置と生産ラインと生産ラインの組み替え方法
JP6135903B2 (ja) * 2012-12-04 2017-05-31 国立研究開発法人産業技術総合研究所 装置内層流化機構
JP6150242B2 (ja) * 2012-12-04 2017-06-21 国立研究開発法人産業技術総合研究所 製造ラインを構成するためのユニットとその組み立て方法
JP6078771B2 (ja) * 2012-12-04 2017-02-15 国立研究開発法人産業技術総合研究所 製造装置の運搬装置
JP6296529B2 (ja) * 2013-01-22 2018-03-20 国立研究開発法人産業技術総合研究所 イオン注入装置
US9478452B2 (en) * 2013-02-20 2016-10-25 National Institute Of Advanced Industrial Science And Technology Small production device and production system using the same
JP6241862B2 (ja) * 2013-02-22 2017-12-06 国立研究開発法人産業技術総合研究所 高清浄環境システムの構成方法、高清浄環境装置の使用方法およびデバイス製造装置の組み立て、立ち上げまたはメンテナンス方法
JP2015050199A (ja) * 2013-08-29 2015-03-16 株式会社ピーエムティー 基準面を用いて露光対象物を高速位置決めする露光装置
JP6300473B2 (ja) * 2013-08-29 2018-03-28 株式会社ピーエムティー 温度による露光焦点変動を補正する露光装置
WO2015083669A1 (ja) 2013-12-02 2015-06-11 独立行政法人 産業技術総合研究所 ウェット処理装置
WO2015083679A1 (ja) 2013-12-03 2015-06-11 サンヨー株式会社 フリーアクセス型の床構造、この床構造に対応する製造装置および運搬装置
WO2015098699A1 (ja) * 2013-12-26 2015-07-02 並木精密宝石株式会社 洗浄装置
US9852934B2 (en) * 2014-02-14 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer transportation
JP6361964B2 (ja) * 2014-06-26 2018-07-25 大日本印刷株式会社 デバイス製造装置
US10883168B2 (en) 2014-09-11 2021-01-05 Massachusetts Institute Of Technology Processing system for small substrates
US10163819B2 (en) 2014-11-27 2018-12-25 National Institute Of Advanced Industrial Science And Technology Surface mount package and manufacturing method thereof
US10304675B2 (en) 2014-11-27 2019-05-28 National Institute Of Advanced Industrial Science And Technology System for integrating preceding steps and subsequent steps
JP6373405B2 (ja) * 2014-12-01 2018-08-15 国立研究開発法人産業技術総合研究所 小型製造装置
JP2016111053A (ja) 2014-12-02 2016-06-20 国立研究開発法人産業技術総合研究所 シリンジを用いた処理液供給装置およびウェット処理装置
JP6432936B2 (ja) * 2014-12-02 2018-12-05 国立研究開発法人産業技術総合研究所 小型装置保守機構
CN104576480B (zh) * 2015-01-08 2017-07-25 北京七星华创电子股份有限公司 一种晶硅太阳能电池片料架传输线的缓冲型阻挡装置
KR101594607B1 (ko) 2015-12-01 2016-02-17 삼성물산 주식회사 반도체 팹 유틸리티 모듈화 설계를 이용한 시공방법
KR101600068B1 (ko) 2015-12-01 2016-03-07 삼성물산 주식회사 반도체 팹 유틸리티 모듈화 설계시스템
US10372100B2 (en) 2016-08-29 2019-08-06 Ge Healthcare Bio-Sciences Corp. Manufacturing system for biopharmaceutical products
JP6741264B2 (ja) 2017-03-31 2020-08-19 国立研究開発法人産業技術総合研究所 ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
JP7410565B2 (ja) 2020-03-27 2024-01-10 国立研究開発法人産業技術総合研究所 カプセル化クリーンルームシステム
WO2024006352A1 (en) * 2022-06-28 2024-01-04 Inchfab, Inc. Integrated benchtop semiconductor processing cells and semiconductor fabs formed from such cells and semiconductor tool libraries
CN116383948A (zh) * 2023-04-14 2023-07-04 广州康瑞泰药业有限公司 一种医药中间体的车间设计方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197500A (ja) 2004-01-08 2005-07-21 Trecenti Technologies Inc 半導体製造システム、半導体装置の製造方法、ワーク製造システムおよびワークの製造方法
JP2008227086A (ja) 2007-03-12 2008-09-25 Sharp Corp 生産ライン

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539447B2 (ja) 1987-08-12 1996-10-02 株式会社日立製作所 枚葉キャリアによる生産方法
US5164905A (en) * 1987-08-12 1992-11-17 Hitachi, Ltd. Production system with order of processing determination
JP2514451B2 (ja) * 1990-03-14 1996-07-10 三菱電機株式会社 生産設備
JPH03268104A (ja) * 1990-03-19 1991-11-28 Mitsubishi Electric Corp プラントレイアウト方法
JPH07237095A (ja) * 1993-12-27 1995-09-12 Hitachi Ltd 多品種連続生産方法及び装置
JP2000068356A (ja) * 1998-08-21 2000-03-03 Ribaaberu:Kk 半導体装置の製造方法および製造装置
JP2000315718A (ja) 1999-04-28 2000-11-14 Tokyo Electron Ltd 真空処理システム
JP2001353644A (ja) * 2000-06-15 2001-12-25 Matsushita Electric Ind Co Ltd 生産ライン
JP2002118042A (ja) * 2000-07-19 2002-04-19 Sony Corp 半導体製造方法
JP4220173B2 (ja) 2002-03-26 2009-02-04 株式会社日立ハイテクノロジーズ 基板の搬送方法
JP2006512628A (ja) * 2002-06-07 2006-04-13 日本電産サンキョー株式会社 自動誘導式パレットを用いた生産ラインおよび生産ライン設計支援システム本出願は米国特許法（３５Ｕ．Ｓ．Ｃ．）第１１９条に基づく２００２年６月７日出願の米国仮出願Ｎｏ．６０／３８７，３４７の優先権を主張するものであり、当該仮出願の全開示もまた参照により本出願に包含される。
KR20040083711A (ko) 2003-03-24 2004-10-06 삼성전자주식회사 얼라인먼트표시기가 구비된 반도체 운송 시스템
JP4280159B2 (ja) * 2003-12-12 2009-06-17 東京エレクトロン株式会社 基板処理装置
JP4312787B2 (ja) * 2006-11-15 2009-08-12 東京エレクトロン株式会社 減圧乾燥装置
US20090326703A1 (en) 2007-04-30 2009-12-31 Presley Bryan S Integrated miniature microelectronic device factory
JP2010055245A (ja) * 2008-08-27 2010-03-11 Olympus Corp 生産ラインの構築方法および生産ライン構成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197500A (ja) 2004-01-08 2005-07-21 Trecenti Technologies Inc 半導体製造システム、半導体装置の製造方法、ワーク製造システムおよびワークの製造方法
JP2008227086A (ja) 2007-03-12 2008-09-25 Sharp Corp 生産ライン

Also Published As

Publication number Publication date
US20130167339A1 (en) 2013-07-04
EP2613340B1 (en) 2019-03-13
KR20130041332A (ko) 2013-04-24
CN103081059A (zh) 2013-05-01
JP5361002B2 (ja) 2013-12-04
CN103081059B (zh) 2016-04-06
US9209054B2 (en) 2015-12-08
CN105374724B (zh) 2018-03-27
SG188370A1 (en) 2013-04-30
EP2613340A1 (en) 2013-07-10
KR20150023875A (ko) 2015-03-05
CN105374724A (zh) 2016-03-02
JP2012054414A (ja) 2012-03-15
WO2012029775A1 (ja) 2012-03-08
KR101503447B1 (ko) 2015-03-17
EP2613340A4 (en) 2015-03-11

Similar Documents

Publication Publication Date Title
KR101503447B1 (ko) 디바이스 제조 장치
JP2618210B2 (ja) 加圧密閉式可搬容器に対応する自動組立／分解装置
US7778721B2 (en) Small lot size lithography bays
US8292563B2 (en) Nonproductive wafer buffer module for substrate processing apparatus
CN105304529B (zh) 用于在洁净空间中垂直定位基片处理设备的方法和装置
CN102024734B (zh) 基板处理装置及基板处理方法
JPS646540B2 (ko)
CN104078382B (zh) 真空处理装置的运转方法
Lin et al. Connecting transport AMHS in a wafer fab
JP5780531B2 (ja) デバイス製造システムおよび方法
JP7403746B2 (ja) 複数の集積回路を製造するシステムおよび方法
US11024527B2 (en) Methods and apparatus for novel fabricators with Cleanspace
KR20230145180A (ko) 다수의 반도체 프로세스 모듈들 또는 챔버들을 지원하기 위한 모듈식 메인프레임 레이아웃
JP2015076473A (ja) 基板処理装置
TW202335172A (zh) 用於支持多個半導體處理模組或腔室的模組化主機佈局
JP2005203498A (ja) ウエハストッカ、半導体装置の搬送システムおよび搬送方法
US7141120B2 (en) Manufacturing apparatus of semiconductor device having introducing section and withdrawing section
KR101330990B1 (ko) 반도체 제조 설비
CN100428438C (zh) 在处理工具内交换传送盒的方法和系统
TWI591750B (zh) 塗布、顯影裝置、塗布、顯影裝置之運轉方法及記憶媒體
JPH0817891A (ja) 半導体洗浄装置
JP2520410B2 (ja) 半導体製造設備
CN116200725A (zh) 制造半导体装置的方法及应用于其的制造腔室与导流板
JPH10106909A (ja) 階層式クリーンルーム
JPS61123151A (ja) 製造装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application