KR20160010536A - 태양전지 셀 및 그 제조 방법, 태양전지 모듈 - Google Patents

태양전지 셀 및 그 제조 방법, 태양전지 모듈 Download PDF

Info

Publication number
KR20160010536A
KR20160010536A KR1020157035465A KR20157035465A KR20160010536A KR 20160010536 A KR20160010536 A KR 20160010536A KR 1020157035465 A KR1020157035465 A KR 1020157035465A KR 20157035465 A KR20157035465 A KR 20157035465A KR 20160010536 A KR20160010536 A KR 20160010536A
Authority
KR
South Korea
Prior art keywords
electrode layer
metal electrode
electrode
metal
layer
Prior art date
Application number
KR1020157035465A
Other languages
English (en)
Other versions
KR101719949B1 (ko
Inventor
히로아키 모리카와
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20160010536A publication Critical patent/KR20160010536A/ko
Application granted granted Critical
Publication of KR101719949B1 publication Critical patent/KR101719949B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/0201—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0508—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

수광면측인 일면측에 제2 도전형의 불순물 원소가 확산된 불순물 확산층을 갖는 제1 도전형의 반도체 기판과, 그리드 전극과 상기 그리드 전극에 도통하며 상기 그리드 전극보다도 폭이 넓은 버스 전극으로 이루어지고, 상기 일면측에 형성되며 상기 불순물 확산층에 전기적으로 접속하는 수광면측 전극과, 상기 반도체 기판의 상기 일면측과 반대측의 이면에 형성되며 상기 불순물 확산층에 전기적으로 접속하는 이면측 전극을 구비한 태양전지 셀로서, 상기 수광면측 전극은, 상기 반도체 기판의 일면측에 직접 접합한 금속 페이스트 전극층인 제1 금속 전극층과, 상기 제1 금속 전극층과는 다름과 함께 상기 제1 금속 전극층과 개략 동등한 전기 저항률을 갖는 금속재료로 이루어지며 상기 제1 금속 전극층상을 덮고서 형성된 도금 전극층인 제2 금속 전극층을 구비하여 이루어지고, 상기 그리드 전극의 단면적이 300㎛2 이상이고, 상기 그리드 전극의 전극 폭이 60㎛ 이하이다.

Description

태양전지 셀 및 그 제조 방법, 태양전지 모듈{SOLAR BATTERY CELL, METHOD FOR PRODUCING SAME, AND SOLAR BATTERY MODULE}
본 발명은, 태양전지 셀 및 그 제조 방법, 태양전지 모듈에 관한 것이다.
현재 지구상에서 사용되고 있는 전력용 태양전지의 주류는, 실리콘 기판을 사용한 벌크형의 실리콘 태양전지이다. 그리고, 실리콘 태양전지의 양산 레벨에서의 프로세스 플로에 관해서는, 극력 간소화를 실시하여 제조 비용의 저감을 도모하기 위해, 여러가지의 연구가 이루어지고 있다.
종래의 벌크형 실리콘 태양전지 셀(이하, 태양전지 셀이라고 부르는 경우가 있다)은, 일반적으로 이하와 같은 방법에 의해 제작되고 있다. 우선, 예를 들면 제1 도전형의 기판으로서 p형 실리콘 기판을 준비한다. 그리고, 실리콘 기판에서 주조(鑄造) 잉고트로부터 슬라이스한 때에 발생하는 실리콘 표면의 데미지층을, 예를 들면 수wt%∼20wt%의 수산화나트륨이나 수산화칼륨과 같은 알칼리 용액으로 10㎛∼20㎛두께 제거한다.
다음에, 데미지층을 제거한 표면에 텍스처라고 불리는 표면 요철 구조를 제작한다. 태양전지 셀의 표면측(수광면측)에서는, 통상, 광반사를 억제시켜서 태양광을 가능한 한 많이 p형 실리콘 기판상에 받아들이기 위해, 이와 같은 텍스처를 형성한다. 텍스처의 제작 방법으로서는, 예를 들면 알칼리 텍스처법이라고 불리는 방법이 있다. 알칼리 텍스처법에서는, 수wt%의 수산화나트륨이나 수산화칼륨과 같은 알칼리 저농도액에 IPA(이소프로필알코올) 등의 이방성 에칭을 촉진하는 첨가제를 첨가한 용액으로 이방성 에칭을 행하여, 실리콘(111)면이 나오도록 텍스처를 형성한다.
계속해서, 확산(擴散) 처리로서 p형 실리콘 기판을 예를 들면 옥시염화인(POCl3), 질소, 산소의 혼합 가스 분위기로 예를 들면 800℃∼900℃로 수십분간 처리하여, 표면 전면에 일양하게 제2 도전형의 불순물층으로서 n형 불순물 확산층을 형성한다. 특히 궁리가 없는 경우, n형 불순물 확산층은 p형 실리콘 기판의 전면에 형성된다. 실리콘 표면에 일양하게 형성된 n형 불순물 확산층의 시트 저항은 수십Ω/□ 정도이고, n형 불순물 확산층의 깊이는 0.3㎛∼0.5㎛ 정도가 된다.
여기서, n형 불순물 확산층은, 실리콘 표면에 일양하게 형성되기 때문에, 표면과 이면은 전기적으로 접속된 상태이다. 이 전기적 접속을 차단하기 위해, 예를 들면 드라이 에칭에 의해 p형 실리콘 기판의 단면(端面) 영역을 에칭한다. 또한, 기타의 방법으로서, 레이저에 의해 p형 실리콘 기판의 단면(端面) 분리를 행하는 일도 있다. 이 후, p형 실리콘 기판을 불산 수용액에 침지하여, 확산 처리 중에 표면에 퇴적한 유리질(質)(PSG)을 에칭 제거한다.
다음에, 반사 방지를 목적으로 한 절연막(반사 방지막)으로서 실리콘 산화막, 실리콘질화막, 산화 티탄막 등의 절연막을 n형 불순물 확산층의 표면에 일양한 두께로 형성한다. 반사 방지막으로서 실리콘질화막을 형성하는 경우는, 예를 들면 플라즈마 CVD법으로 실란(SiH4) 가스 및 암모니아(NH3) 가스를 원재료로 하여, 300℃ 이상, 감압하의 조건으로 성막 형성한다. 반사 방지막의 굴절율은 2.0∼2.2 정도이고, 최적의 막두께는 70㎚∼90㎚ 정도이다. 또한, 이와 같이 하여 형성되는 반사 방지막은 절연체인 것에 주의하여야 하고, 수광면측 전극을 그 위에 단지 형성한 것만으로는, 태양전지로서 작용하지 않는다.
다음에, 수광면측 전극이 되는 실버 페이스트를 반사 방지막상에 그리드 전극 및 버스 전극의 형상으로 스크린 인쇄법에 의해 도포하고, 건조시킨다. 여기서는, 수광면측 전극용의 실버 페이스트는, 반사 방지를 목적으로 한 절연막상에 형성된다.
다음에, 이측(裏) 알루미늄 전극이 되는 이측 알루미늄 전극 페이스트, 및 이측 실버 버스 전극이 되는 이측 실버 페이스트를 기판의 이면에 각각 이측 알루미늄 전극의 형상 및 이측 실버 버스 전극의 형상으로 스크린 인쇄법에 의해 도포하고, 건조시킨다.
다음에, 수초간(數秒間)의 피크 온도가 700℃∼900℃가 되는 수분부터 십수분간의 소성 프로파일에 의해 실리콘 기판의 표리면에 도포한 전극 페이스트를 동시에 소성(燒成)한다. 이에 의해, 실리콘 기판의 표면측에 수광면측 전극으로서 그리드 전극 및 버스 전극이 형성되고, 실리콘 기판의 이면측에 이면측 전극으로서 이측 알루미늄 전극 및 이측 실버 버스 전극이 형성된다. 여기서, 실리콘 기판의 수광면측에서는 실버 페이스트 중에 포함되어 있는 유리 재료로 반사 방지막이 용융하고 있는 사이에 실버 재료가 실리콘과 접촉하고, 재응고된다. 이에 의해, 수광면측 전극과 실리콘 기판(n형 불순물 확산층)과의 도통이 확보된다. 이와 같은 프로세스는, 파이어스루법이라고 불리고 있다. 전극으로서 사용되는 금속 페이스트는, 주성분인 금속분과 유리 분말을 유기 비히클에 분산하여 얻어지는 후막 페이스트 조성물을 사용한다. 금속 페이스트에 포함되어 있는 유리분이 실리콘면과 반응 고착됨에 의해 전극의 기계적인 강도가 유지되어 있다.
또한, 소성 중에 이측 알루미늄 전극 페이스트로부터 불순물로서 알루미늄이 실리콘 기판의 이면측에 확산하고, 불순물로서 알루미늄을 실리콘 기판보다도 고농도로 포함한 p+층(BSF(Back Surface Field))이 이측 알루미늄 전극의 바로 아래에 형성된다. 이와 같은 공정을 실시함에 의해, 벌크형 실리콘 태양전지 셀이 형성된다.
이와 같은 태양전지 셀에서의 저비용화의 노력으로서는, 태양전지의 구성 재료 비용을 내리는 시도가 종래로부터 계속해서 검토되고 있다. 태양전지 셀의 구성 재료에 있어서 가장 고가의 구성 재료는, 실리콘 기판이다. 그래서, 실리콘 기판에 대해서는, 종래로부터 박육화의 노력이 계속되고 있다. 실리콘 기판의 두께는, 태양전지의 양산이 시작된 당초는 350㎛두께 정도가 주된 두께였지만, 현재는 160㎛두께 정도의 실리콘 기판이 생산되게 되어 있다.
또한, 저비용화에의 지향은, 태양전지를 구성하는 재료의 전부에 미치고 있다. 태양전지 셀의 구성 재료에 있어서 실리콘 기판에 다음으로 고가의 재료는 실버(Ag) 전극이고, 실버(Ag) 전극의 대체품의 검토가 시작되고 있다.
예를 들면 , 비특허 문헌 1에서는, 반사 방지막으로서 사용하고 있는 실리콘질화막에서 빗살형상(櫛狀) 전극이 형성되는 부분을 레이저에 의해 제거함에 의해 개구부를 마련한 후, 그 개구부에 대해 니켈(Ni), 구리(Cu), 실버(Ag)의 순서로 도금을 행하는 것이 나타나 있다. 즉, 비특허 문헌 1에서는, 실버(Ag)의 대체로서 구리(Cu)가 사용될 수 있을 가능성이 있는 것이 개시되어 있다.
한편, 비특허 문헌 2에서는, 종래의 스크린 인쇄에 의한 실버(Ag) 페이스트 전극을 형성한 후, 재차 실버(Ag)를 도금하는 것이 나타나 있고, 도금이 전극 형성 방법의 한 수법으로서 유효한 것이 개시되어 있다.
또한, 비특허 문헌 2에 나타난 실버(Ag)의 도금의 대신에, 스크린 인쇄에 의한 인쇄, 소성이 된 Ag 페이스트 전극상에, 다시 니켈(Ni), 구리(Cu), 주석(Sn)을 이 순서로 도금함에 의해 저비용화를 도모하는 방법이 제안되어 있고, 예를 들면 Besi사의 자회사인 네덜란드의 Meco사로부터 설비의 판매가 시작되고 있다(예를 들면 , 비특허 문헌 3 참조).
비특허 문헌 1 : L. Tous, et al. "Large area copper plated silicon solar cell exceeding 19. 5% efficiency", 3rd Workshop on Metallization for Crystalline Silicon Solar cells 25-26 October 2011, Chaleroi, Belgium 비특허 문헌 2 : E. Wefringhaus, et al. "ELECTROLESS SILVER PLATING OF SCREEN PRINTED GRIFD FINGERS AS A TOOL FOR ENHANCEMENT OF SOLAR EFFICIENCY", 22nd European Photovoltaic Solar Energy Conference, 3-7 September 2007, Milan, Italy 비특허 문헌 3 : [2013년 4월 4일 검색], 인터넷〈URL:http://www. besi.com/products-and-technology/plating/solar-plating-equipment/meco-cpl-more-power-out-of-your-cell-at-a-lower-cost-38〉
그러나, 비특허 문헌 1의 경우는, 실리콘질화막을 레이저로 제거할 때의 가공의 재현성이나 균일성이 과제로서 들어진다. 레이저에 의한 실리콘질화막의 가공에서는, 레이저의 파워가 높은 경우에는 n형 불순물 확산층에 열적인 데미지를 발생시킬 가능성이, 레이저의 파워가 낮은 경우에는 실리콘질화막의 가공이 충분히 행하여지지 않을 가능성이 상정된다.
또한, 비특허 문헌 1의 경우는, 상기한 바와 같은 레이저 가공의 공업적인 안정성의 과제에 더하여, 웨이퍼의 두께 변동, 텍스처 표면의 실리콘 구조의 요철, 빗형 형상을 레이저로 스캐닝할 때의 기계적인 변동등한 과제도 있다. 이 때문에, 비특허 문헌 1의 방법은, 일반적으로 유포되는 것에 이르지 못한다. 또한, 태양전지에서는, 신뢰성으로서 내습성, 내온도 사이클 성능이 요구된다. 그러나, 비특허 문헌 1의 방법에 의해 형성된 전극 구조는, 시장에 유포하고 있는 것을 포함하여 고려하면, 충분히 신뢰성이 실증된 구조라고는 말할 수가 없다.
한편, 비특허 문헌 2에서는, 종래의 스크린 인쇄에 의해 Ag 전극의 세선화를 행한 후에, 다시 도금에 의해 Ag 전극을 성장시켜서, 도금을 활용함으로써 종래의 스크린 인쇄만의 전극 구조보다도 세선화를 실현하려고 하고 있다. 그래서, 비특허 문헌 2에서는, 도금 전의 전극 폭을 60㎛∼85㎛로 하고, 도금 후의 전극 폭을 100㎛ 미만으로 억제할려고 하고 있다. 그리고, 종래의 스크린 인쇄만으로 형성된 전극의 폭을 120㎛로 하고 있기 때문에, 전극의 세선화가 이루어지고, 광전 변환 효율이 향상하였다고 하고 있다. 그러나, 100㎛ 정도의 전극 폭으로는, 더한층의 고광전 변환 효율을 도모하는데는 전극의 세선화는 불충분하다.
또한, 비특허 문헌 3에서는, 처음에 스크린 인쇄에 의해 형성된 Ag 페이스트 전극의 폭이 적어도 50㎛ 정도 이상이 되기 때문에, 도금 후의 전극 폭은 역시 100㎛ 미만 정도가 된다. 그러나, 100㎛ 정도의 전극 폭으로는, 더한층의 고광전 변환 효율을 도모하는데는 전극의 세선화는 불충분하다.
이상과 같이, 수광면측 전극의 형성 방법에 관해 다양한 궁리가 이루어지고, 태양전지의 고광전 변환 효율화나 저비용화가 진행되어 왔다. 즉, 도금의 기술을 사용함에 의해 대체 재료의 사용이나 고광전 변환 효율화(세선화)의 시도가 행하여져 왔다. 그러나, 상술한 바와 같이, 저비용화를 지향한 비특허 문헌 1의 방법은, 제조에서의 재현성이나 신뢰성 등에 과제가 있다. 또한, 고광전 변환 효율화를 지향한 비특허 문헌 2 및 비특허 문헌 3의 방법은, 종래의 스크린 인쇄의 연장상에 있고, 세선화가 불충분하다.
본 발명은, 상기를 감안하여 이루어진 것으로, 저비용화와 고광전 변환 효율화에 우수한 태양전지 셀 및 그 제조 방법, 태양전지 모듈을 얻는 것을 목적으로 한다.
상술한 과제를 해결하고, 목적을 달성하기 위해, 본 발명에 관한 태양전지 셀은, 수광면측인 일면측에 제2 도전형의 불순물 원소가 확산된 불순물 확산층을 갖는 제1 도전형의 반도체 기판과, 그리드 전극과 상기 그리드 전극에 도통하며 상기 그리드 전극보다도 폭이 넓은 버스 전극으로 이루어지고, 상기 일면측에 형성되며 상기 불순물 확산층에 전기적으로 접속하는 수광면측 전극과, 상기 반도체 기판의 상기 일면측과 반대측의 이면에 형성되며 상기 불순물 확산층에 전기적으로 접속하는 이면측 전극을 구비한 태양전지 셀로서, 상기 수광면측 전극은, 상기 반도체 기판의 일면측에 직접 접합한 금속 페이스트 전극층인 제1 금속 전극층과, 상기 제1 금속 전극층과는 다름과 함께 상기 제1 금속 전극층과 개략 동등한 전기 저항률을 갖는 금속재료로 이루어지며 상기 제1 금속 전극층상을 덮고서 형성된 도금 전극층인 제2 금속 전극층을 구비하여 이루어지고, 상기 그리드 전극의 단면적이 300㎛2 이상이고, 상기 그리드 전극의 전극 폭이 60㎛ 이하인 것을 특징으로 한다.
본 발명에 의하면, 저비용화와 고광전 변환 효율화에 우수한 태양전지 셀을 얻을 수 있다라는 효과를 이룬다.
도 1a는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 구성을 설명하기 위한 도면으로, 수광면측에서 본 태양전지 셀의 상면도.
도 1b는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 구성을 설명하기 위한 도면으로, 수광면과 반대측(이면측)에서 본 태양전지 셀의 하면도.
도 1c는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 구성을 설명하기 위한 도면으로, 태양전지 셀의 주요부 단면도.
도 1d는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 구성을 설명하기 위한 도면으로, 도 1c에서의 수광면측 전극의 표측 실버 그리드 전극 부근을 확대해 도시하는 주요부 단면도.
도 2a는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 제조 공정을 설명하기 위한 단면도.
도 2b는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 제조 공정을 설명하기 위한 단면도.
도 2c는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 제조 공정을 설명하기 위한 단면도.
도 2d는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 제조 공정을 설명하기 위한 단면도.
도 2e는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 제조 공정을 설명하기 위한 단면도이다.
도 2f는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 제조 공정을 설명하기 위한 단면도.
도 2g는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 제조 공정을 설명하기 위한 단면도.
도 2h는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 제조 공정을 설명하기 위한 단면도.
도 2i는, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 제조 공정을 설명하기 위한 단면도.
도 3은, 본 발명의 실시의 형태 1에 관한 태양전지 셀의 제조 공정을 설명하기 위한 플로 차트.
도 4는, 표측 실버 그리드 전극의 단면적과 곡선인자(FF)와의 관계를 도시하는 특성도.
도 5는, 표측 실버 그리드 전극의 단면적이 약 500㎛2인 태양전지 셀에서의 표측 실버 그리드 전극 폭과 곡선인자(FF)의 관계를 도시하는 특성도.
도 6은, 형성 방법의 차이에 의한 표측 실버 그리드 전극의 단면적과 표측 실버 그리드 전극의 폭과의 관계를 도시하는 특성도.
도 7은, 표측 실버 버스 전극의 갯수와 태양전지 모듈의 단락 전류 밀도(Jsc)와의 관계를 도시하는 특성도.
도 8은, 표측 실버 버스 전극의 갯수와 태양전지 모듈의 곡선인자(FF)와의 관계를 도시하는 특성도.
도 9는, 표측 실버 버스 전극의 갯수와 태양전지 모듈의 최대 출력(Pmax)과의 관계를 도시하는 특성도.
도 10은, 표측 실버 버스 전극의 갯수가 4개인 경우의 수광면측에서 본 태양전지 셀의 상면도.
이하에, 본 발명에 관한 태양전지 셀 및 그 제조 방법, 태양전지 모듈의 실시의 형태를 도면에 의거하여 상세히 설명한다. 또한, 본 발명은 이하의 기술로 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 적절히 변경 가능하다. 또한, 이하에 도시하는 도면에서는, 이해의 용이를 위해, 각 부재의 축척이 실제와는 다른 경우가 있다. 각 도면 사이에서도 마찬가지이다.
실시의 형태 1.
도 1a∼도 1d는, 본 발명의 실시의 형태 1에 관한 태양전지 셀(1)의 구성을 설명하기 위한 도면으로, 도 1a은, 수광면측에서 본 태양전지 셀(1)의 상면도, 도 1b는, 수광면과 반대측(이면측)에서 본 태양전지 셀(1)의 하면도, 도 1c은, 태양전지 셀(1)의 주요부 단면도이다. 도 1c은, 도 1a의 A-A 방향에서의 주요부 단면도이다. 도 1d는, 도 1c에서의 수광면측 전극의 표측 실버 그리드 전극 부근을 확대하여 도시하는 주요부 단면도이다.
본 실시의 형태에 관한 태양전지 셀(1)에서는, p형 다결정 실리콘으로 이루어지는 반도체 기판(2)의 수광면측에 인 확산에 의해 깊이가 0.3㎛∼0.5㎛ 정도의 n형 불순물 확산층(3)이 형성되어, pn 접합을 갖는 반도체 기판(11)이 형성되어 있다. 또한, n형 불순물 확산층(3)상에 실리콘질화막(SiN막)으로 이루어지는 반사 방지막(4)이 형성되어 있다. 또한, 반도체 기판(2)으로서는 p형 다결정의 실리콘 기판으로 한정되지 않고, p형 단결정의 실리콘 기판이나 n형의 다결정의 실리콘 기판, n형의 단결정 실리콘 기판을 사용하여도 좋다.
또한, 반도체 기판(11)(n형 불순물 확산층(3))의 수광면측의 표면에는, 텍스처 구조로서 미소 요철(3a)이 형성되어 있다. 미소 요철(3a)은, 수광면에서 외부로부터의 광을 흡수하는 면적을 증가하고, 수광면에서의 반사율을 억제하여, 광을 가두는 구조로 되어 있다.
반사 방지막(4)은, 예를 들면 실리콘질화막(SiN막)으로 이루어지고, 반도체 기판(11)의 수광면측의 면(수광면)에 예를 들면 70㎚∼90㎚ 정도의 막두께로 형성되어 수광면에서의 입사광의 반사를 방지한다.
또한, 반도체 기판(11)의 수광면측에는, 장척 세장(細長)의 표측 실버 그리드 전극(5)이 복수 나열하여 마련되고, 이 표측 실버 그리드 전극(5)과 도통하는 표측 실버 버스 전극(6)이 그 표측 실버 그리드 전극(5)과 개략 직교하도록 마련되어 있고, 각각 저면부에서 n형 불순물 확산층(3)에 전기적으로 접속하고 있다. 표측 실버 그리드 전극(5) 및 표측 실버 버스 전극(6)은 실버 재료에 의해 구성되어 있다. 그리고, 표측 실버 그리드 전극(5)과 표측 실버 버스 전극(6)에 의해 제1 전극인 수광면측 전극(12)이 구성된다. 수광면측에 배치된 수광면측 전극(12)은, 발전한 전류를 효율 좋게 수집하기 위해 빗형(櫛形) 형상으로 형성되어 있다. 표측 실버 그리드 전극(5)은, 예를 들면 60㎛ 미만의 폭을 가지며, 수십개가 형성되어 있다. 한편, 표측 실버 버스 전극(6)은, 수광면측 전극(12)을 상호 접속하는 역할을 담당하고, 예를 들면 1㎜∼2㎜의 폭을 가지며, 2개∼4개로 구성된다.
수광면측 전극(12)의 표측 실버 그리드 전극(5)은, 반도체 기판(11)(n형 불순물 확산층(3))의 수광면측의 표면에 직접 접합한 금속 페이스트 전극인 실버(Ag) 페이스트 전극층(21)과, 실버(Ag) 페이스트 전극층(21)상을 덮고서 도금에 의해 형성된 니켈(Ni) 도금 전극층(22)과, 니켈(Ni) 도금 전극층(22)상을 덮고서 도금에 의해 형성된 구리(Cu) 도금 전극층(23)과, 구리(Cu) 도금 전극층(23)상을 덮고서 도금에 의해 형성된 주석(Sn) 도금 전극층(24)에 의해 구성되어 있다. 또한, 수광면측 전극(12)의 표측 실버 버스 전극(6)도 표측 실버 그리드 전극(5)과 같은 구성을 갖는다.
한편, 반도체 기판(11)의 이면(수광면과 반대측의 면)에는, 전체에 걸쳐서 알루미늄 재료로 이루어지는 이측 알루미늄 전극(7)이 마련되고, 또한 표측 실버 버스 전극(6)과 개략 동일 방향에 연재되어 실버 재료로 이루어지는 바형상의 이측 실버 전극(8)이 취출 전극으로서 마련되어 있다. 그리고, 이측 알루미늄 전극(7)과 이측 실버 전극(8)에 의해 제2 전극인 이면측 전극(13)이 구성된다. 또한, 이측 실버 전극(8)의 형상은, 도트형상 등이라도 상관없다.
또한, 반도체 기판(11)의 이면(수광면과 반대측의 면)측의 표층부로서 이측 알루미늄 전극(7)의 하부에는, 소성에 의한 알루미늄(Al)과 실리콘(Si)과의 합금층이 형성되고(도시 생략), 그 아래에는 알루미늄 확산에 의한 고농도 불순물을 포함한 p+층(BSF(Back Surface Field))(9)이 형성되어 있다. p+층(BSF)(9)은, BSF 효과를 얻기 위해 마련되고, p형층(반도체 기판(2)) 중의 전자가 소멸하지 않도록 밴드 구조의 전계로 p형층(반도체 기판(2))의 전자 농도를 높이도록 하여 태양전지 셀(1)의 에너지 변환 효율의 향상에 기여한다.
이와 같이 구성된 태양전지 셀(1)에서는, 태양광이 태양전지 셀(1)의 수광면측부터 반도체 기판(11)의 pn 접합면(반도체 기판(2)과 n형 불순물 확산층(3)과의 접합면)에 조사되면, 홀과 전자가 생성된다. pn 접합부의 전계에 의해, 생성한 전자는 n형 불순물 확산층(3)을 향하여 이동하고, 홀은 p+층(9)을 향하여 이동한다. 이에 의해, n형 불순물 확산층(3)에 전자가 과잉으로 되고, p+층(9)에 홀이 과잉으로 되는 결과, 광기전력이 발생한다. 이 광기전력은 pn 접합을 순방향으로 바이어스하는 방향으로 생기고, n형 불순물 확산층(3)에 접속한 수광면측 전극(12)이 마이너스극이 되고, p+층(9)에 접속하는 이면측 전극(13)이 플러스극이 되어, 도시하지 않은 외부 회로에 전류가 흐른다.
다음에, 이와 같은 실시의 형태 1에 관한 태양전지 셀(1)의 제조 방법의 한 예에 관해 도 2a∼도 2i를 참조하여 설명한다. 도 2a∼도 2i는, 실시의 형태 1에 관한 태양전지 셀(1)의 제조 공정을 설명하기 위한 단면도이다. 도 3은, 실시의 형태 1에 관한 태양전지 셀(1)의 제조 공정을 설명하기 위한 플로 차트이다.
우선, 반도체 기판으로서, 예를 들면 민생용 태양전지 용으로서 가장 많이 사용되고 있는 p형 다결정 실리콘 기판을 준비한다(이하, p형 다결정 실리콘 기판(11a)이라고 부른다). p형 다결정 실리콘 기판(11a)은, 용융한 실리콘을 냉각 고화하여 만들어진 잉고트를 와이어 쏘로 슬라이스하여 제조하기 때문에, 표면에 슬라이스시의 데미지가 남아 있다. 그래서, p형 다결정 실리콘 기판(11a)을 산 또는 가열한 알칼리 용액 중, 예를 들면 수산화나트륨 수용액에 침지하여 표면을 예를 들면 10㎛두께 정도 에칭함에 의해, 실리콘 기판의 절출시에 발생하여 p형 다결정 실리콘 기판(11a)의 표면 부근에 존재하는 데미지 영역을 제거한다(스텝 S10, 도 2a).
또한, 데미지 제거와 동시에, 또는 데미지 제거에 뒤이어서 p형 다결정 실리콘 기판(11a)을 알칼리 용액 중에 침지하여 실리콘의 (111)면이 노출하도록 이방성 에칭을 행하여, p형 다결정 실리콘 기판(11a)의 수광면측의 표면에 텍스처 구조로서 10㎛ 정도의 미소 요철(3a)을 형성한다(스텝 S20, 도 2b). 이와 같은 텍스처 구조를 p형 다결정 실리콘 기판(11a)의 수광면측에 마련함으로써, 태양전지 셀(1)의 표면측에서 광의 다중 반사를 발생시켜, 태양전지 셀(1)에 입사하는 광을 효율적으로 반도체 기판(11)의 내부에 흡수시킬 수가 있고, 실효적으로 반사율을 저감하여 변환 효율을 향상시킬 수 있다. 알칼리 용액으로, 데미지층의 제거 및 텍스처 구조의 형성을 행하는 경우는, 알칼리 용액의 농도를 각각이 목적에 응한 농도로 조정하여, 연속 처리를 하는 경우가 있다.
또한, 본 발명은 전극 형성에 관한 발명이기 때문에, 텍스처 구조의 형성 방법이나 형상에 관해서는, 특히 제한하는 것이 아니다. 예를 들면 , 이소프로필알코올을 함유시킨 알카리 수용액이나 주로 불산, 질산의 혼합액으로 이루어지는 산 에칭을 이용하는 방법, 부분적으로 개구를 마련한 마스크재를 p형 다결정 실리콘 기판(11a)의 표면에 형성하여 그 마스크재를 통한 에칭에 의해 p형 다결정 실리콘 기판(11a)의 표면에 허니컴 구조나 역피라미드 구조를 얻는 방법, 또는 반응성 가스 에칭(RIE:Reactive Ion Etching)을 이용한 수법 등, 어느 수법을 이용하여도 무방하다.
다음에, 이 p형 다결정 실리콘 기판(11a)을 열산화로(熱酸化爐)에 투입하고, 예를 들면 n형의 불순물인 인(P)의 분위기하에서 가열한다. 이 공정에 의해 p형 다결정 실리콘 기판(11a)의 표면에 열적(熱的)으로 인(P)을 확산시켜서, p형 다결정 실리콘 기판(11a)과 도전형을 반전시킨 n형 불순물 확산층(3)을 형성하여 반도체 pn 접합을 형성한다. 이에 의해, 제1 도전형층인 p형 다결정 실리콘으로 이루어지는 반도체 기판(2)과, 그 반도체 기판(2)의 수광면측에 형성된 제2 도전형 층인 n형 불순물 확산층(3)에 의해 pn 접합이 구성된 반도체 기판(11)을 얻을 수 있다(스텝 S30, 도 2c).
또한, 특히 궁리가 없는 경우, n형 불순물 확산층(3)은, p형 다결정 실리콘 기판(11a)의 전면(全面)에 형성된다. 또한, 이 n형 불순물 확산층(3)의 시트 저항은 예를 들면 수십Ω/□ 정도가 되고, n형 불순물 확산층(3)의 깊이는 예를 들면 0.3∼0.5㎛ 정도가 된다.
여기서, n형 불순물 확산층(3)의 형성 직후의 표면에는 확산 처리 중에 표면에 퇴적한 유리질(인규산 유리, PSG:Phospho-Silicate Glass)층이 형성되어 있기 때문에, 그 인유리층을 불산 용액 등을 사용하여 제거한다.
또한, 도면 중에서의 기재는 생략하고 있지만, n형 불순물 확산층(3)은 p형 다결정 실리콘 기판(11a)의 전면에 형성된다. 그래서, p형 다결정 실리콘 기판(11a)의 이면 등에 형성된 n형 불순물 확산층(3)의 영향을 제거하기 위해, 예를 들면 불산과 질산이 혼합된 불질산 용액을 사용하여, p형 다결정 실리콘 기판(11a)의 수광면측이 되는 일면에만 n형 불순물 확산층(3)을 남겨 두고, 그 이외의 영역의 n형 불순물 확산층(3)을 제거한다.
다음에, n형 불순물 확산층(3)이 형성된 p형 다결정 실리콘 기판(11a)(반도체 기판(11))의 수광면측의 전면에, 광전 변환 효율의 개선을 위해, 반사 방지막(4)으로서 예를 들면 70㎚∼90㎚ 정도의 막두께로 실리콘질화막(SiN막)이 형성된다(스텝 S40, 도 2d). 반사 방지막(4)의 형성에는, 예를 들면 플라즈마 CVD법을 사용하고, 실란과 암모니아의 혼합 가스를 사용하여 반사 방지막(4)으로서 실리콘질화막을 형성한다.
다음에, 전극을 형성한다. 우선, 반도체 기판(11)의 이면측에, 알루미늄을 포함하는 전극 재료 페이스트인 알루미늄 페이스트(7a)를 이측 알루미늄 전극(7)의 형상으로 스크린 인쇄에 의해 도포하고, 다시 은을 포함하는 전극 재료 페이스트인 실버(Ag) 페이스트(도시 생략)를 이측 실버 전극(8)의 형상으로 스크린 인쇄에 의해 도포하고, 건조시킨다(스텝 S50, 도 2e).
다음에, 반도체 기판(11)의 수광면측에 그라비어 인쇄에 의해 알루미늄을 포함하는 전극 재료 페이스트인 실버(Ag) 페이스트(21a)를 도포하고, 건조시킨다(스텝 S60, 도 2e). 또한, 도면 중에서는 실버 페이스트(21a) 중 표측 실버 그리드 전극(5) 형성용의 실버 페이스트 부분만을 나타내고 있다. 여기서, 실버 페이스트(21a)는, 그라비어 인쇄에 의해 1층만 도포된다. 즉, 여기서는, 실버(Ag)의 사용을 가능한 한 필요 최소한으로 억제하도록, 세선화에 우수한 그라비어 인쇄에 의해 실버 페이스트(21a)를 도포한다. 따라서 실버 페이스트(21a)를 도포 형상은, 최종적인 전극의 형상보다도, 폭, 높이 함께 작은 치수이다.
다음에, 반도체 기판(11)의 수광면측 및 이면측의 전극 페이스트를, 예를 들면 수초간의 피크 온도가 700℃∼900℃가 되는 수분부터 십수분간의 소성 프로파일에 의해 동시에 소성한다(스텝 S70, 도 2f). 이 결과, 반도체 기판(11)의 이면측에서는, 알루미늄 페이스트(7a) 및 실버 페이스트가 소성되고, 이측 알루미늄 전극(7)과 이측 실버 전극(8)이 형성된다. 또한, 소성 중에 알루미늄 페이스트(7a)로부터 불순물로서 알루미늄이 반도체 기판(11)의 이면측에 확산하여, 불순물로서 알루미늄을 반도체 기판(2)보다도 고농도로 포함한 p+층(9)이 이측 알루미늄 전극(7)의 바로 아래에 형성된다.
한편, 반도체 기판(11)의 표측에서는 실버 페이스트(21a)가 소성 중에 반사 방지막(4)을 용융·관통하고, n형 불순물 확산층(3)과 전기적인 접촉을 취하는 것이 가능한 실버 페이스트 전극층(21)이 된다. 이와 같은 프로세스는, 파이어스루법이라고 불린다. 전극으로서 사용되는 금속 페이스트는, 주성분인 금속분과 유리 분말을 유기 비히클에 분산하여 얻어지는 후막 페이스트 조성물을 사용한다. 금속 페이스트에 포함되어 있는 유리분이 실리콘면(반도체 기판(11)의 수광면측의 표면)과 반응 고착됨에 의해, n형 불순물 확산층(3)과 표측 실버 그리드 전극과의 전기적인 접촉 및 기계적인 접착 강도가 유지되어 있다.
여기서 형성되는 실버 페이스트 전극층(21)에서의 표측 실버 그리드 전극(5)의 부분은, 종래의 스크린 인쇄만에 의해 형성된 표측 실버 그리드 전극과 비교하고, 폭은 좁고, 높이는 낮게 형성된다. 여기서는, 예를 들면 스크린 인쇄에 의한 표측 실버 그리드 전극의 폭의 하한(세선화의 하한)은, 일반적인 표측 전극 페이스트에서 50㎛ 정도, 높이는 최대로 20㎛ 정도이다. 스크린 인쇄에서는, 금속 메시의 흔적이 있고, 길이 방향으로 일정한 간격으로 요철을 반복하는 경향이 있고, 이 경우, 볼록한 부분의 높이를 표현하고 있다. 이에 대해, 실시의 형태 1에서는 그라비어 인쇄를 이용하기 때문에, 실버 페이스트 전극층(21)에서의 표측 실버 그리드 전극(5)의 부분은, 예를 들면 폭이 20㎛, 높이가 5㎛로 형성된다.
다음에, 실버 페이스트 전극층(21)상에 도금법에 의해 Ni 도금을 행한다. 이에 의해, 실버 페이스트 전극층(21)상을 덮고서 니켈(Ni) 도금 전극층(22)이 형성된다(스텝 S80, 도 2g). 다음에, 니켈(Ni) 도금 전극층(22)상에 도금법에 의해 Cu 도금을 행한다. 이에 의해, 니켈(Ni) 도금 전극층(22)상을 덮고서 구리(Cu) 도금 전극층(23)이 형성된다(스텝 S90, 도 2h). 다음에, 구리(Cu) 도금 전극층(23)상에 도금법에 의해 Sn 도금을 행한다. 이에 의해, 구리(Cu) 도금 전극층(23)상을 덮고서 주석(Sn) 도금 전극층(24)이 형성되고, 수광면측 전극(12), 즉 표측 실버 그리드 전극(5) 및 표측 실버 버스 전극(6)이 형성된다(스텝 S100, 도 2i).
구리(Cu) 도금 전극층(23)은, 실버 페이스트 전극의 대체 전극이다. 구리(Cu) 도금 전극층(23)은, 예를 들면 5㎛∼20㎛의 막두께로 형성된다. 니켈(Ni) 도금 전극층(22)은, 실버 페이스트 전극층(21) 및 구리(Cu) 도금 전극층(23)과 다른 금속재료로 이루어지고 실버 페이스트 전극층(21)과 구리(Cu) 도금 전극층(23)과의 부착 강도 강화를 도모하고, 전기적인 도통을 담당하고, 또한 Cu의 확산 등을 방지하기 위한 보호막의 역할을 다한다. 주석(Sn) 도금 전극층(24)은, 구리(Cu) 도금 전극층(23)과 다른 금속재료로 이루어지고 구리(Cu) 도금 전극층(23)의 보호막의 역할을 다한다. 니켈(Ni) 도금 전극층(22) 및 주석(Sn) 도금 전극층(24)은, 각각 2㎛∼3㎛의 막두께로 형성된다.
도금은 실버 페이스트 전극층(21) 또는 하층의 금속층에 대해 등방적으로 형성된다. 이 때문에, 도 1d에 도시하는 바와 같이, 반도체 기판(11)의 면방향에서 실버 페이스트 전극층(21)의 측면측에 형성된 구리(Cu) 도금 전극층(23)의 폭과, 실버 페이스트 전극층(21)상의 구리(Cu) 도금 전극층(23)의 두께(막두께)는 같고, Cu 전극층의 폭(막두께)(c)으로 나타낸다. 그리고, 실버 페이스트 전극층의 폭(a), 실버 페이스트 전극층의 두께(b)를 이용하면, 표측 실버 그리드 전극(5)의 폭은 개략 a+c×2, 표측 실버 그리드 전극(5)의 두께는 b+c가 된다. 실버 페이스트 전극층의 두께(b)는, 실버 페이스트 전극층(21)에서의 저부를 텍스처 요철부의 높이 방향의 중위부로부터 소성후 형성된 상면과의 두께로 한다.
또한, 반도체 기판(11)의 면방향에서 실버 페이스트 전극층(21)의 측면에 형성된 니켈(Ni) 도금 전극층(22)의 폭과, 실버 페이스트 전극층(21)상의 니켈(Ni) 도금 전극층(22)의 두께(막두께)는 같고, 니켈(Ni) 도금 전극층(22)의 폭(막두께)(d)으로 나타낸다. 또한, 반도체 기판(11)의 면방향에서 구리(Cu) 전극층(23)의 측면에 형성된 주석(Sn) 도금 전극층(24)의 폭과, 구리(Cu) 전극층(23)상의 주석(Sn) 도금 전극층(24)의 두께(막두께)는 같고, 주석(Sn) 도금 전극층의 폭(막두께)(e)으로 나타낸다. 이 경우, 표측 실버 그리드 전극(5)의 엄밀한 폭은 a+d×2+c×2+d×2, 표측 실버 그리드 전극(5)의 엄밀한 두께는 b+d+c+e가 된다.
여기서, 구리(Cu) 도금 전극층(23)의 체적을 실버 페이스트 전극층(21)의 체적의 예를 들면 3배 이상으로 하는 것이 바람직하다. 구리(Cu) 도금 전극층(23)의 체적을 실버 페이스트 전극층(21)의 체적의 예를 들면 3배 이상으로 함에 의해, 실버 페이스트 전극층(21)의 체적(단면적)이 작은 경우에도 곡선인자(FF)의 저하(광전 변환 효율의 저하)를 억제하기 위해 필요한 단면적을 확보하여 도전성을 확보하기 쉽게 된다.
또한, 실시의 형태 1의 주지(主旨)와 떨어지고, 도면에는 도시하고 있지 않지만, 태양전지 셀(1)을 직렬로 접속하여 태양전지 모듈을 구성하기 위해 이면에 형성되어 있는 이측 실버 전극(8)의 표면상에도, 실버 페이스트 전극층(21)에 대한 도금 처리시에 같은 두께의 Ni 도금막, Cu 도금막, Sn 도금막이 이 순서로 적층된 적층막이 형성된다.
이상과 같은 공정을 실시함에 의해, 도 1a∼도 1d에 도시하는 실시의 형태 1에 관한 태양전지 셀(1)이 완성된다.
여기서, 상술한 실시의 형태 1에서의 표측 실버 그리드 전극(5)의 세선화의 수법으로서 이용하는 기술에 관해 설명한다. 종래, 실버 페이스트를 사용하고 표측 실버 그리드 전극의 세선화의 시도가 이루어지고 있고, 그 하나로 오프셋 인쇄(상기 그라비어 인쇄 또는 요판 인쇄라고도 호칭한다)가 있다. 오프셋 인쇄에서는, 실버 페이스트를 사용하여, 50㎛폭 미만의 폭의 표측 실버 그리드 전극을 실현 가능하다. 그러나, 오프셋 인쇄에서는 인쇄의 원리상, 두께를 두껍게 하는 것이 곤란하고, 두께를 두껍게 하는 노력이 이루어지고 있다. 예를 들면 , 특개2011-178006호 공보에서는, 오프셋 인쇄에서 다중 인쇄에 의해 두께를 늘리는 것이 나타나 있다. 그러나, 현실로는, 다층화는 설비적으로 곤란하고, 양산화에 이르지 못한다.
다음에, 실시의 형태 1에서의 태양전지 셀(1)의 저비용화 및 고광전 변환 효율화를 실현하기 위한 전극으로서의 설계의 개념에 관해 기술한다. 본 실시의 형태에서의 구리(Cu) 도금막은 실버(Ag) 페이스트 전극을 대체하는 것이다. 실버 페이스트 전극의 전기 저항률은 1.62μΩ㎝(20℃), 구리(Cu) 도금막의 전기 저항률은 1.69μΩ㎝(20℃)이고, 양자는 개략 동등하다. 이 때문에, 구리(Cu) 도금막을 사용하는 경우의 표측 실버 그리드 전극(5)의 폭이나 단면적의 설계는, 실버 페이스트 전극의 경우와 마찬가지이다. 따라서 실버(Ag) 페이스트 전극을 사용하여 도출한 표측 실버 그리드 전극의 폭이나 단면적의 관계를 그대로, 실시의 형태 1에서의 표측 실버 그리드 전극(5)의 세선화의 수법에도 적용할 수 있다.
도 4는, 표측 실버 그리드 전극의 단면적과 곡선인자(FF)와의 관계를 도시하는 특성도이다. 즉, 도 4는, 곡선인자(FF)의 표측 실버 그리드 전극의 단면적에 대한 의존성을 나타내고 있다. 여기서는, 표측 실버 그리드 전극의 폭과 높이를 변경함에 의해 표측 실버 그리드 전극의 단면적을 변경하여 복수의 태양전지 셀을 제작하고, 각각의 태양전지 셀의 곡선인자(FF)를 측정하였다. 표측 실버 그리드 전극은, 스크린 인쇄에 의한 실버 페이스트의 도포를 이용하여 형성된 표측 실버 그리드 전극(실버 페이스트 전극)이다. 또한, 각각의 태양전지 셀에서, 표측 실버 그리드 전극의 단면적 이외의 조건은 같게 하였다.
도 4로 부터 알 수 있는 바와 같이, 표측 실버 그리드 전극의 단면적을 줄임에 따라, 곡선인자(FF)가 저하된다. 이것은, 표측 실버 그리드 전극의 단면적을 줄이면, 표측 실버 그리드 전극의 전기 저항이 증가하기 때문이다. 그리고, 도 4를 검토한 결과로부터, 표측 실버 그리드 전극의 단면적이 500㎛2로부터 300㎛2 이하, 250㎛2까지 내려가면, 곡선인자(FF)는 0.01 이상, 상대비로는 1% 이상의 저하가 생기고, 또한 200㎛2 이하까지 내려간다면 곡선인자(FF)는 다시 0.01 이상의 저하가 생김을 알았다. 따라서 실용성의 관점에서, 표측 실버 그리드 전극의 단면적은 300㎛2 이상이 바람직하고, 500㎛2 이상이 보다 바람직하다.
도 5는, 표측 실버 그리드 전극의 단면적이 약 500㎛2인 태양전지 셀에서의 표측 실버 그리드 전극 폭과 곡선인자(FF)의 관계를 도시하는 특성도이다. 즉, 도 5는, 곡선인자(FF)의 표측 실버 그리드 전극 폭에 대한 의존성을 나타내고 있다. 여기서는, 표측 실버 그리드 전극의 단면적이 거의 500㎛2가 되도록, 표측 실버 그리드 전극의 폭과 높이를 변경하여 복수의 태양전지 셀을 제작하고, 각각의 태양전지 셀의 곡선인자(FF)를 측정하였다. 표측 실버 그리드 전극은, 스크린 인쇄에 의한 실버 페이스트의 도포를 이용하여 형성된 표측 실버 그리드 전극(실버 페이스트 전극)이다. 또한, 각각의 태양전지 셀에서, 표측 실버 그리드 전극의 폭과 높이 이외의 조건은 같게 하였다.
도 5로부터 알 수 있는 바와 같이, 표측 실버 그리드 전극의 폭을 줄임에 따라, 곡선인자(FF)가 저하된다. 이것은, 표측 실버 그리드 전극의 폭을 줄이면, 표측 실버 그리드 전극과 실리콘 기판과의 접촉면적이 적어지기 때문이다. 그리고, 도 5를 검토한 결과로부터, 표측 실버 그리드 전극의 단면적이 500㎛2 정도라면, 표측 실버 그리드 전극의 폭을 100㎛로부터 50㎛까지 세선화 한 경우에 있어서의 곡선인자(FF)의 저하는 0.0075 정도, 상대비로는 1% 미만의 저하임을 알 수 있다.
표측 실버 그리드 전극의 갯수를 동일하게 한 경우, 표측 실버 그리드 전극의 세선화를 도모할수록 수광면적이 증가하고 단락 전류 밀도(Jsc)는 향상하지만, 곡선인자(FF)는 저하된다. 곡선인자(FF)의 저하의 정도는 상기한 바와 같은 관계여서, 표측 실버 그리드 전극의 세선화에 의한 고광전 변환 효율화를 도모하려면, 표측 실버 그리드 전극의 단면적으로 배려하면서 전극 폭을 설정하여 갈 필요가 있다.
도 6은, 형성 방법의 차이에 의한 표측 실버 그리드 전극의 단면적과 표측 실버 그리드 전극의 폭과의 관계를 도시하는 특성도이다. 도 6에서는, 표측 실버 그리드 전극을, 스크린 인쇄에 의해 실버 페이스트 전극을 형성하는 경우(비교례 1), 그라비어 인쇄에 의해 실버 페이스트 전극을 1층만 형성하는 경우(비교례 2), 상술한 실시의 형태 1의 방법에 따라 그라비어 인쇄에 의해 실버 페이스트 전극을 한층 형성하고 나서 Ni/Cu/Sn 도금막을 형성하는 경우(실시례)에 관해 복수의 태양전지 셀을 제작하고, 소정의 표측 실버 그리드 전극의 단면적에 대한 표측 실버 그리드 전극의 세선화의 가능 범위를 조사하였다. 실시례에 관해서는, 은 전극(실버 페이스트 전극층(21))으로서 폭 20㎛, 두께 5㎛의 전극층을 사용한 예를 나타내고 있다. 도 6에서는, 도금 후의 전극 폭, 단면적을 나타내고 있다. 비교례 2에 관해서는, 그라비어 인쇄에 의한 실버 페이스트 전극의 두께는 5㎛이다.
가장 표측 실버 그리드 전극의 세선화의 가능성이 있는 것이, 그라비어 인쇄(비교례 2)이다. 그러나, 1층으로 표측 실버 그리드 전극을 형성하는 경우는, 단면적이 작아진다. 1층으로 표측 실버 그리드 전극의 단면적을 늘리기 위해서는 폭을 넓게 할 필요가 있다. 이 때문에, 예를 들면 , 조금 작은 300㎛2 정도의 단면적을 고려한 경우에도, 60㎛폭 미만의 전극 폭의 실현은 곤란해진다. 또한, 스크린 인쇄(비교례 1)의 경우는, 단면적을 작게 하여도 마무리의 전극 폭에서 50㎛를 실현하는 것은, 현재상태의 양산을 고려한 점도(粘度)의 사양의 실버 페이스트로는 곤란하게 되어 있다.
이에 대해, 그라비어 인쇄와 도금을 조합시킨 실시의 형태 1에 관한 방법(실시례)의 경우에는, 60㎛ 미만의 폭, 보다 상세하게 50㎛ 정도 미만의 폭의 표측 실버 그리드 전극에서 300㎛2 이상, 750㎛2 정도까지의 단면적이 실현할 수 있다. 이와 같이, 실시의 형태 1에 관한 태양전지 셀에서는, 종래는 실현할 수 없었던, 전극의 세선화와 전극의 단면적의 확보가 모두 실현되어 있다.
이상과 같이, 한층만의 형성으로는 세선화는 가능하지만 단면적을 크게 할 수가 없는 그라비어 인쇄에 의해 표측 실버 그리드 전극의 기초(基)가 되는 실버 페이스트 전극을 형성하고, 실버(Ag)보다도 염가인 구리(Cu)를 그 실버 페이스트 전극의 위에 도금에 의해 형성함에 의해, 곡선인자(FF)의 저하(광전 변환 효율의 저하)를 억제하기 위해 필요한 단면적을 확보하면서, 염가로 다른 전극 형성 기술보다도 세선화를 실현할 수 있다.
또한, 실버 페이스트 전극의 위에 실버 도금을 하는 경우에도, 도 6에 도시하는 바와 같이 다른 전극 형성 기술을 단독으로 이용하는 경우보다도 본 방식이 유리하다. 따라서 고광전 변환 효율화의 관점에서는, 그라비어 인쇄에 의한 실버 페이스트 전극상에의 실버 도금의 적용도 가능하다.
또한, 실시의 형태 1에 관한 방법에 의해 형성된 표측 실버 그리드 전극은, 금속 페이스트(실버 페이스트)에 포함되어 있는 유리분이 실리콘면(반도체 기판(11)의 수광면측의 표면)과 반응 고착됨에 의해, n형 불순물 확산층(3)과 표측 실버 그리드 전극과의 전기적인 접촉 및 기계적인 접착 강도가 유지되어 있다. 따라서 실시의 형태 1에 관한 방법에 의해 형성된 표측 실버 그리드 전극은, 신뢰성에 관해서도 스크린 인쇄에 의해 형성된 실버 페이스트 전극과 같은 성능을 갖는다.
이상이, 실시의 형태 1에 관한 태양전지의 제조 방법에서의 표측 실버 그리드 전극의 저비용화 및 고광전 변환 효율화(세선화)에 관한 이론이다. 그러나, 표측 실버 그리드 전극의 세선화를 진행시키면 표측 실버 그리드 전극과 실리콘 기판과의 접촉면적이 감소하고, 도 5에 도시한 바와 같이 곡선인자(FF)가 저하된다. 그래서, 이 표측 실버 그리드 전극의 세선화에 기인한 곡선인자(FF)의 저하분을 상쇄하는 방법에 관해 검토하였다. 여기서는, 곡선인자(FF)의 개선을 목적으로 하여 수광면측 전극의 표측 실버 버스 전극의 갯수를 늘려서, 태양전지 셀에서의 표측 실버 버스 전극 갯수 의존성을 검토하였다.
도 7은, 표측 실버 버스 전극의 갯수와 태양전지 모듈의 단락(短絡) 전류 밀도(Jsc)와의 관계를 도시하는 특성도이다. 도 8은, 표측 실버 버스 전극의 갯수와 태양전지 모듈의 곡선인자(FF)와의 관계를 도시하는 특성도이다. 도 9는, 표측 실버 버스 전극의 갯수와 태양전지 모듈의 최대 출력(Pmax)(W)과의 관계를 도시하는 특성도이다. 태양전지 모듈은, 156㎜각(角)의 p형 단결정 실리콘 기판을 사용하여 실시의 형태 1에 관한 태양전지 셀의 제조 방법에 따라 제작한 태양전지 셀을 50장 직렬로 접속하여 구성되어 있다. 표측 실버 버스 전극의 폭은 1.5㎜의 단일한 폭으로 하였다. 표측 실버 버스 전극의 갯수는, 2개, 3개, 4개의 3조건으로 하였다.
단락 전류 밀도(Jsc)는, 도 7에 도시하는 바와 같이 표측 실버 버스 전극의 갯수의 증가와 함께 단조롭게 감소한다. 한편, 곡선인자(FF)는 도 8에 도시하는 바와 같이 표측 실버 버스 전극의 갯수의 증가와 함께 증가한다. 최대 출력(Pmax)은, 개방 전압이 변하지 않는 경우, 단락 전류 밀도(Jsc)와 곡선인자(FF)와의 곱(積)의 관계가 된다. 본 예에서는, 도 9에 도시하는 바와 같이, 표측 실버 버스 전극의 갯수가 4개 버스인 경우에 가장 높은 출력이 얻어짐을 알았다. 도 10은, 표측 실버 버스 전극의 갯수가 4개인 경우의 수광면측에서 본 태양전지 셀의 상면도이다.
또한, 표측 실버 버스 전극의 폭은 1.5㎜ 이하로 한 것이 바람직하다. 표측 실버 버스 전극의 폭이 1.5㎜보다 큰 경우는, 표측 실버 버스 전극의 전기 저항이 작아짐과 함께 그리드 전극으로부터의 집전(集電)이 용이하게 되지만, 수광면적의 저감이 커진다. 또한, 상호 접속의 경우에 버스 전극에 솔더링하여 형성하는 탭 전극의 기계적인 강도가 어셈블리 공정에서의 핸들링 등으로 박리하지 않을 정도의 강도가 필요하고, 상기한 기계적인 강도를 유지하기 위해서는, 표측 실버 버스 전극의 폭의 하한은 0.5㎜ 정도가 된다.
상기에서는 수광면측 전극(12)의 저비용화(대체 재료:Cu의 사용)와 고광전 변환 효율화(세선화)를 양립시키는 전극 구조에 관해 기술하여 왔지만, 최종적으로는 표측 실버 버스 전극의 갯수도 검토 대상으로 할 필요가 있다고 말할 수 있다. 그래서, 실시의 형태 1에서는, 표측 실버 그리드 전극의 폭이 50㎛폭 미만이 되는 세선화 및 저비용화를 실현하기 위해서는, 그라비어 인쇄에 의해 에를 들면 20㎛ 폭의 실버 페이스트 전극을 형성한 후, Cu 등을 도금하는 것이 가장 효과적이고, 그 효과를 최대로 하려면, 도한 전극 폭이 1.5㎜ 이하의 표측 실버 버스 전극의 갯수를 늘려, 2개 버스보다 3개 버스가, 나아가서는 4개 버스화가 바람직한 것을 나타내었다.
상술한 바와 같이, 실시의 형태 1에서는, 그라비어 인쇄에 의해 표측 실버 그리드 전극의 기초가 되는 실버 페이스트 전극을 형성하고, 니켈(Ni), 실버(Ag)보다도 염가인 구리(Cu), 주석(An)을 그 실버 페이스트 전극의 위에 도금에 의해 형성함에 의해, 곡선인자(FF)의 저하(광전 변환 효율의 저하)를 억제하기 위해 필요한 단면적을 확보하여 전극의 도전성을 확보하면서, 스크린 인쇄 등의 다른 전극 형성 기술보다도 세선화를 실현할 수 있다.
또한, 실시의 형태 1에서는, 고가의 구성 재료인 실버(Ag)의 대체 재료로서 염가의 금속재료인 구리(Cu) 도금막을 사용함에 의해, 태양전지 셀의 저비용화를 실현할 수 있다.
또한, 실시의 형태 1에서는, 표측 실버 그리드 전극은, 금속 페이스트(실버 페이스트)에 포함되어 있는 유리분이 실리콘 면(반도체 기판(11)의 수광면측의 표면)과 반응 고착됨에 의해, n형 불순물 확산층(3)과 표측 실버 그리드 전극과의 전기적인 접촉 및 기계적인 접착 강도가 확보되어 있다. 따라서 표측 실버 그리드 전극은, 신뢰성에 관해서도 스크린 인쇄에 의해 형성된 실버 페이스트 전극과 같은 성능을 갖는다.
또한, 상기에서는, 표측 실버 그리드 전극에 관해 설명하였지만, 표측 실버 버스 전극에 대해서도 같은 효과를 얻을 수 있다.
따라서 실시의 형태 1에 의하면, 저비용화와 고광전 변환 효율화와 고신뢰성이 실현된 태양전지 셀을 얻을 수 있다.
실시의 형태 2.
실시의 형태 2에서는 디스펜서를 이용하는 경우에 관해 설명한다. 실시의 형태 2에서는, 실시의 형태 1에서 설명한 방법에 있어서, 그라비어 인쇄 대신에 디스펜서를 이용하여 실버 페이스트(21a)를 도포하고, 표측 실버 그리드 전극(5)의 세선화를 도모한다. 이 경우는, 기본적으로는 디스펜서의 노즐의 지름에 의해 실버 페이스트(21a)의 인쇄폭을 제어하여, 표측 실버 그리드 전극(5)의 폭을 제어할 수 있다. 단, 종래의 실버 페이스트를 사용하여 필요한 단면적을 얻기 위한 토출량을 늘리면, 실버 페이스트 점도가 낮기 때문에 실버 페이스트의 퍼짐이 생겨, 고(高)애스펙트비의 전극 형성을 할 수가 없다.
그래서, UV 경화 기능을 부여한 실버 페이스트가, 예를 들면 특개2012-216827호 공보에 나타나 있다. 이 그 문헌의 발명자는, 그 문헌 중에서, UV 경화 기능이 있는 실버 페이스트를 디스펜서에 사용함에 의해, 1∼3까지의 고애스펙트비의 전극을 형성할 수 있음을 나타내고 있다. 그러나, UV 경화 기능이 있는 실버 페이스트는, UV 경화 기능을 부여함에 의해 고가가 되고, 또한 대량 생산할 만큼 유통되고 있는 것은 아니기 때문에, 더욱 고가의 전극 재료로 되어 있다. 이와 같이 UV 경화 기능이 있는 실버 페이스트의 단독 효과에 의해, 고애스펙트비의 전극을 얻는 데는, 비용이 고가가 된다.
그러나, 상술한 실시의 형태 1에서 나타낸 태양전지 셀의 제조 방법에서는, 실버 페이스트 전극층(21)은 최저 레벨의 두께밖에 필요로 하지 않는다. UV 경화 기능을 부여하지 않는 통상의 Ag 페이스트를 디스펜서에 적용한 경우에, 20㎛ 폭을 실현하는 경우에는, 두께는 5㎛ 정도가 되어, 그라비어 인쇄에 의한 통상의 Ag 페이스트의 1층 형성과 같은 형상이 된다. 그래서, 실시의 형태 1에 관한 태양전지 셀의 제조 방법에서, 그라비어 인쇄 대신에 디스펜서를 이용하여 실버 페이스트(21a)를 도포하고, 실버 페이스트 전극층(21)을 형성함에 의해, 실시의 형태 1의 경우와 같은 효과를 얻을 수 있다.
또한, 상기의 실시의 형태에서 설명한 구성을 갖는 태양전지 셀을 복수 형성하고, 인접하는 태양전지 셀끼리를 전기적으로 직렬 또는 병렬로 접속함에 의해, 양호한 광 가두기 효과를 가지며, 신뢰성, 광전 변환 효율에 우수한 태양전지 모듈이 실현할 수 있다. 이 경우는, 예를 들면 인접하는 태양전지 셀의 일방의 수광면측 전극(12)과 타방의 이면측 전극(13)을 전적으로 접속하면 좋다.
산업상의 이용 가능성
이상과 같이, 본 발명에 관한 태양전지 셀은, 저비용화와 고광전 변환 효율화를 양립한 태양전지 셀의 실현에 유용하다.
1 : 태양전지 셀
2 : 반도체 기판
3 : n형 불순물 확산층
3a : 미소 요철
4 : 반사 방지막
5 : 표측 실버 그리드 전극
6 : 표측 실버 버스 전극
7 : 이측 알루미늄 전극
7a : 알루미늄 페이스트
8 : 이측 실버 전극
9 : p+층(BSF(Back Surface Field))
11 : 반도체 기판
11a : p형 다결정 실리콘 기판
12 : 수광면측 전극
13 : 이면측 전극
21 : 실버 페이스트 전극층
21a : 실버 페이스트
22 : 니켈(Ni) 도금 전극층
23 : 구리(Cu) 전극층
24 : 주석(Sn) 전극층

Claims (15)

  1. 수광면측인 일면측에 제2 도전형의 불순물 원소가 확산된 불순물 확산층을 갖는 제1 도전형의 반도체 기판과,
    그리드 전극과 상기 그리드 전극에 도통하며 상기 그리드 전극보다도 폭이 넓은 버스 전극으로 이루어지고, 상기 일면측에 형성되며 상기 불순물 확산층에 전기적으로 접속하는 수광면측 전극과,
    상기 반도체 기판의 상기 일면측과 반대측의 이면에 형성되며 상기 불순물 확산층에 전기적으로 접속하는 이면측 전극을
    구비하는 태양전지 셀로서,
    상기 수광면측 전극은, 상기 반도체 기판의 일면측에 직접 접합한 금속 페이스트 전극층인 제1 금속 전극층과, 상기 제1 금속 전극층과는 다름과 함께 상기 제1 금속 전극층과 개략 동등한 전기 저항률을 갖는 금속재료로 이루어지며 상기 제1 금속 전극층상을 덮고서 형성된 도금 전극층인 제2 금속 전극층을 구비하여 이루어지고,
    상기 그리드 전극의 단면적이 300㎛2 이상이고, 상기 그리드 전극의 전극 폭이 60㎛ 이하인 것을 특징으로 하는 태양전지 셀.
  2. 제1항에 있어서,
    상기 제1 금속 전극층이, 실버 페이스트 전극층이고,
    상기 제2 금속 전극층이, 구리 도금 전극층인 것을 특징으로 하는 태양전지 셀.
  3. 제2항에 있어서,
    상기 제2 금속 전극층의 체적이, 상기 제1 금속 전극층의 3배 이상인 것을 특징으로 하는 태양전지 셀.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 금속 전극층 및 상기 제2 금속 전극층과는 다름과 함께 상기 제1 금속 전극층과 상기 제2 금속 전극층 사이의 부착 강도 강화를 높이는 금속재료로 이루어지는 도금 전극층인 제3 금속 전극층을 상기 제1 금속 전극층과 상기 제2 금속 전극층의 사이에 가지며,
    상기 제2 금속 전극층과는 다름과 함께 상기 제2 금속 전극층을 보호하는 금속재료로 이루어지는 도금 전극층인 제4 금속 전극층을 상기 제2 금속 전극층상에 갖는 것을 특징으로 하는 태양전지 셀.
  5. 제4항에 있어서,
    상기 제3 금속 전극층이, 니켈 도금층이고,
    상기 제4 금속 전극층이, 주석 도금층인 것을 특징으로 하는 태양전지 셀.
  6. 제5항에 있어서,
    상기 버스 전극의 전극 폭이 1.5㎜ 이하이고,
    상기 버스 전극의 갯수가 3개 이상인 것을 특징으로 하는 태양전지 셀.
  7. 제1 도전형의 반도체 기판의 수광면측이 되는 일면측에 제2 도전형의 불순물 원소를 확산하여 상기 반도체 기판의 일면측에 불순물 확산층을 형성하는 제1 공정과,
    상기 불순물 확산층에 전기적으로 접속하는 수광면측 전극을 상기 반도체 기판의 일면측에 형성하는 제2 공정과,
    상기 반도체 기판의 타면측에 전기적으로 접속하는 이면측 전극을 상기 반도체 기판의 타면측에 형성하는 제3 공정을
    포함하고,
    상기 제2 공정에서의 상기 수광면측 전극의 형성에서는,
    상기 반도체 기판의 일면측에 오프셋 인쇄 또는 디스펜서에 의해 금속 페이스트를 도포, 소성함에 의해 상기 반도체 기판의 일면측에 직접 접합한 금속 페이스트 전극층인 제1 금속 전극층을 형성하는 공정과,
    상기 제1 금속 전극층의 표면상을 덮고서, 도금에 의해, 상기 제1 금속 전극층과는 다름과 함께 상기 제1 금속 전극층과 개략 동등한 전기 저항률을 갖는 금속재료로 이루어지는 도금 전극층인 제2 금속 전극층을 도금에 의해 형성하는 공정을
    포함하는 것을 특징으로 하는 태양전지 셀의 제조 방법.
  8. 제7항에 있어서,
    상기 제1 금속 전극층이, 실버 페이스트 전극층이고,
    상기 제2 금속 전극층이, 구리 도금 전극층인 것을 특징으로 하는 태양전지 셀의 제조 방법.
  9. 제8항에 있어서,
    상기 제2 금속 전극층의 체적이, 상기 제1 금속 전극층의 3배 이상인 것을 특징으로 하는 태양전지 셀의 제조 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 제2 공정은,
    상기 제1 금속 전극층 및 상기 제2 금속 전극층과는 다름과 함께 상기 제1 금속 전극층과 상기 제2 금속 전극층 사이의 부착 강도 강화를 높이는 금속재료로 이루어지는 도금 전극층인 제3 금속 전극층을 도금에 의해 상기 제1 금속 전극층과 상기 제2 금속 전극층의 사이에 형성하는 공정과,
    상기 제2 금속 전극층과는 다름과 함께 상기 제2 금속 전극층을 보호하는 금속재료로 이루어지는 도금 전극층인 제4 금속 전극층을 도금에 의해 상기 제2 금속 전극층상에 형성하는 공정을 갖는 것을 특징으로 하는 태양전지 셀의 제조 방법.
  11. 제10항에 있어서,
    상기 제3 금속 전극층이, 니켈 도금층이고,
    상기 제4 금속 전극층이, 주석 도금층인 것을 특징으로 하는 태양전지 셀의 제조 방법.
  12. 제11항에 있어서,
    상기 수광면측 전극이 그리드 전극과 상기 그리드 전극에 도통하며 상기 그리드 전극보다도 폭이 넓은 버스 전극으로 이루어지고,
    상기 제1 금속 전극층, 상기 제2 금속 전극층, 상기 제3 금속 전극층 및 상기 제4 금속 전극층의 형성 후의 상기 그리드 전극의 단면적이 300㎛2 이상이고, 상기 그리드 전극의 전극 폭이 60㎛ 이하인 것을 특징으로 하는 태양전지 셀의 제조 방법.
  13. 제12항에 있어서,
    상기 제1 금속 전극층, 상기 제2 금속 전극층, 상기 제3 금속 전극층 및 상기 제4 금속 전극층의 형성 후의 상기 버스 전극의 전극 폭이 1.5㎜ 이하이고,
    상기 버스 전극의 갯수가 3개 이상인 것을 특징으로 하는 태양전지 셀의 제조 방법.
  14. 제7항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 공정과 상기 제2 공정의 사이에, 상기 불순물 확산층상의 전면에 절연막으로 이루어지는 반사 방지막을 형성하는 공정을 가지며,
    상기 제2 공정에서는, 상기 반사 방지막상에 상기 금속 페이스트를 도포, 소성함에 의해 상기 제1 금속 전극층이 파이어스루법에 의해 형성되는 것을 특징으로 하는 태양전지 셀의 제조 방법.
  15. 제1항 내지 제6항 중 어느 한 항에 기재된 태양전지 셀의 적어도 2개 이상이 전기적으로 직렬 또는 병렬로 접속되어 이루어지는 것을 특징으로 하는 태양전지 모듈.
KR1020157035465A 2013-05-28 2013-05-28 태양전지 셀 및 그 제조 방법, 태양전지 모듈 KR101719949B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/064803 WO2014192083A1 (ja) 2013-05-28 2013-05-28 太陽電池セルおよびその製造方法、太陽電池モジュール

Publications (2)

Publication Number Publication Date
KR20160010536A true KR20160010536A (ko) 2016-01-27
KR101719949B1 KR101719949B1 (ko) 2017-03-24

Family

ID=51988158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157035465A KR101719949B1 (ko) 2013-05-28 2013-05-28 태양전지 셀 및 그 제조 방법, 태양전지 모듈

Country Status (6)

Country Link
US (1) US20160126375A1 (ko)
JP (1) JP5989243B2 (ko)
KR (1) KR101719949B1 (ko)
CN (1) CN105247686B (ko)
TW (1) TWI545787B (ko)
WO (1) WO2014192083A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534941B1 (ko) * 2013-11-15 2015-07-07 현대자동차주식회사 도전성 전극패턴의 형성방법 및 이를 포함하는 태양전지의 제조방법
US20160380126A1 (en) * 2015-06-25 2016-12-29 David Aaron Randolph Barkhouse Multi-layer barrier for metallization
JP1546719S (ko) * 2015-08-19 2019-03-18
JP1546718S (ko) * 2015-08-19 2019-03-18
JP2017050520A (ja) * 2015-08-31 2017-03-09 株式会社島津製作所 半導体装置及びその製造方法
CN105336817B (zh) * 2015-11-12 2017-03-15 江苏东昇光伏科技有限公司 一种晶体硅太阳能电池片串及其制备方法
USD815029S1 (en) * 2016-08-12 2018-04-10 Solaria Corporation Solar cell article
USD810676S1 (en) * 2016-08-12 2018-02-20 Solaria Corporation Solar cell article
USD810675S1 (en) * 2016-08-12 2018-02-20 Solaria Corporation Solar cell article
USD815028S1 (en) * 2016-08-12 2018-04-10 Solaria Corporation Solar cell article
USD817264S1 (en) * 2016-08-12 2018-05-08 Solaria Corporation Solar cell article
JP7064823B2 (ja) * 2016-08-31 2022-05-11 株式会社マテリアル・コンセプト 太陽電池及びその製造方法
JP2018041753A (ja) * 2016-09-05 2018-03-15 長州産業株式会社 光発電素子及びその製造方法
US11804558B2 (en) * 2017-12-29 2023-10-31 Maxeon Solar Pte. Ltd. Conductive contacts for polycrystalline silicon features of solar cells
JP7061477B2 (ja) * 2018-02-26 2022-04-28 株式会社図研 プリント基板の製造方法、データ生成方法およびコンピュータプログラム
CN112825335B (zh) * 2019-11-21 2022-11-15 重庆神华薄膜太阳能科技有限公司 铜铟镓硒薄膜太阳能电池组件引流条贴合的方法
KR102250850B1 (ko) * 2019-12-06 2021-05-11 주식회사 엘엠에스 필름, 전도성 필름 및 이의 용도
CN113211949B (zh) * 2020-02-06 2022-08-26 京东方科技集团股份有限公司 图案转印设备及方法
CN114551611A (zh) * 2022-03-11 2022-05-27 浙江爱旭太阳能科技有限公司 一种太阳能电池的栅线结构、组件及发电系统
CN114883422A (zh) * 2022-05-16 2022-08-09 东方日升新能源股份有限公司 一种异质结电池及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110138649A (ko) * 2010-06-21 2011-12-28 엘지전자 주식회사 태양 전지 및 그 제조 방법
JP2012004532A (ja) * 2010-06-21 2012-01-05 Samsung Electro-Mechanics Co Ltd 導電性電極パターンの形成方法及びこれを含む太陽電池の製造方法
JP2012005988A (ja) * 2010-06-28 2012-01-12 Dainippon Screen Mfg Co Ltd パターン形成方法およびパターン形成装置
KR20130011696A (ko) * 2011-07-22 2013-01-30 에스티엑스 솔라주식회사 태양전지 전극 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053305A (ja) * 1999-08-12 2001-02-23 Kanegafuchi Chem Ind Co Ltd 非単結晶シリコン系薄膜光電変換装置
JP2004146464A (ja) * 2002-10-22 2004-05-20 Sharp Corp 太陽電池およびその製造方法、太陽電池用インターコネクター、ストリングならびにモジュール
US20040200522A1 (en) * 2003-03-17 2004-10-14 Kyocera Corporation Solar cell element and solar cell module
EP2595196B1 (en) * 2010-06-25 2020-06-03 Kyocera Corporation Solar cell element
KR101661768B1 (ko) * 2010-09-03 2016-09-30 엘지전자 주식회사 태양전지 및 이의 제조 방법
JP2012109561A (ja) * 2010-10-27 2012-06-07 Sumitomo Chemical Co Ltd 積層構造のソース・ドレイン電極を有する有機薄膜トランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110138649A (ko) * 2010-06-21 2011-12-28 엘지전자 주식회사 태양 전지 및 그 제조 방법
JP2012004532A (ja) * 2010-06-21 2012-01-05 Samsung Electro-Mechanics Co Ltd 導電性電極パターンの形成方法及びこれを含む太陽電池の製造方法
JP2012005988A (ja) * 2010-06-28 2012-01-12 Dainippon Screen Mfg Co Ltd パターン形成方法およびパターン形成装置
KR20130011696A (ko) * 2011-07-22 2013-01-30 에스티엑스 솔라주식회사 태양전지 전극 및 그 제조방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
비특허 문헌 1 : L. Tous, et al. "Large area copper plated silicon solar cell exceeding 19. 5% efficiency", 3rd Workshop on Metallization for Crystalline Silicon Solar cells 25-26 October 2011, Chaleroi, Belgium
비특허 문헌 2 : E. Wefringhaus, et al. "ELECTROLESS SILVER PLATING OF SCREEN PRINTED GRIFD FINGERS AS A TOOL FOR ENHANCEMENT OF SOLAR EFFICIENCY", 22nd European Photovoltaic Solar Energy Conference, 3-7 September 2007, Milan, Italy
비특허 문헌 3 : [2013년 4월 4일 검색], 인터넷〈URL:http://www. besi.com/products-and-technology/plating/solar-plating-equipment/meco-cpl-more-power-out-of-your-cell-at-a-lower-cost-38〉

Also Published As

Publication number Publication date
CN105247686B (zh) 2017-11-14
WO2014192083A1 (ja) 2014-12-04
US20160126375A1 (en) 2016-05-05
JPWO2014192083A1 (ja) 2017-02-23
TW201445753A (zh) 2014-12-01
TWI545787B (zh) 2016-08-11
CN105247686A (zh) 2016-01-13
KR101719949B1 (ko) 2017-03-24
JP5989243B2 (ja) 2016-09-07

Similar Documents

Publication Publication Date Title
KR101719949B1 (ko) 태양전지 셀 및 그 제조 방법, 태양전지 모듈
JP5289625B1 (ja) 太陽電池モジュール
US8569100B2 (en) Solar cell and manufacturing method thereof
US8106291B2 (en) Solar battery and manufacturing method therefor
JP4980494B2 (ja) 太陽電池セルおよびその製造方法
JP2008034609A (ja) 太陽電池素子及びこれを用いた太陽電池モジュール、並びに、これらの製造方法
JP5220197B2 (ja) 太陽電池セルおよびその製造方法
JP2016122749A (ja) 太陽電池素子および太陽電池モジュール
WO2017037803A1 (ja) 太陽電池セルおよび太陽電池セルの製造方法
KR20140128427A (ko) 태양전지 셀의 제조 방법
WO2012104997A1 (ja) 太陽電池セルとその製造方法、および太陽電池モジュール
JP4953562B2 (ja) 太陽電池モジュール
JP2010080578A (ja) 光電変換素子およびその製造方法
CN109041583B (zh) 太阳能电池元件以及太阳能电池模块
JP2015130406A (ja) 光起電力装置およびその製造方法、光起電力モジュール
JPWO2013162024A1 (ja) 太陽電池素子およびその製造方法
JP5452755B2 (ja) 光起電力装置の製造方法
JP6125042B2 (ja) 太陽電池セルの製造方法
JP2011018748A (ja) 太陽電池セルの製造方法
WO2009150741A1 (ja) 光起電力装置の製造方法
WO2018173125A1 (ja) 太陽電池セルおよび太陽電池モジュール
JP2014220462A (ja) 太陽電池の製造方法
JP2011165805A (ja) 太陽電池の製造方法
JP2011003784A (ja) 太陽電池セルおよびその製造方法
JP2016004943A (ja) 太陽電池の製造方法および太陽電池

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 4