KR20150144305A - 반도체 다이 패키지 형성 방법 - Google Patents

반도체 다이 패키지 형성 방법 Download PDF

Info

Publication number
KR20150144305A
KR20150144305A KR1020150170923A KR20150170923A KR20150144305A KR 20150144305 A KR20150144305 A KR 20150144305A KR 1020150170923 A KR1020150170923 A KR 1020150170923A KR 20150170923 A KR20150170923 A KR 20150170923A KR 20150144305 A KR20150144305 A KR 20150144305A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
package
tpvs
die
Prior art date
Application number
KR1020150170923A
Other languages
English (en)
Other versions
KR101738786B1 (ko
Inventor
징-청 린
주이-핀 헝
포-하오 차이
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20150144305A publication Critical patent/KR20150144305A/ko
Application granted granted Critical
Publication of KR101738786B1 publication Critical patent/KR101738786B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

TPV들을 사용하는 본딩 구조물을 갖는 다이 패키지 및 패키지 온 패키지(PoP) 디바이스에 다수의 전도성 층 및/또는 오목부를 갖는 패키지 관통 비아들(TPV들)를 형성하기 위한 메카니즘의 다양한 실시예가 제공된다. 다수의 전도성 층들 중 하나는 TPV들의 주 전도성 층의 보호층으로서 작용한다. 보호층은 산화할 가능성이 없으며, 또한 솔더에 노출되었을 때 금속간 컴파운드(IMC)의 느린 형성율을 갖는다. 다이 패키지의 TPV들의 오목부는 다른 다이 패키지로부터의 솔더에 의해 채워지며, 또한 형성된 IMC 층은 TPV들의 표면 아래에 있으며, 이것은 본딩 구조물을 강화시킨다.

Description

반도체 다이 패키지 형성 방법{METHOD FOR FORMING SEMICONDUCTOR DIE PACKAGE}
이 출원은 발명의 명칭이 "패키지 온 패키지 본딩 구조물(Package on Package)(PoP)"인 2012년 12월 28일자 출원된 미국 가특허출원 제61/746,967호의 장점을 청구하며, 상기 출원은 여기에 참조로서 인용된다.
본 발명은 반도체 다이 패키지 형성 방법에 관한 것이다.
반도체 디바이스는 예로서 퍼스널 컴퓨터, 휴대폰, 디지털 카메라, 및 다른 전자 설비와 같은 다양한 전자 용도로 사용되고 있다. 반도체 디바이스는 전형적으로 반도체 기판 위에 절연 또는 유전체 층, 전도성 층, 및 물질의 반도체 층을 연속적으로 증착함으로써, 또한 회로 부품 및 그 위의 요소를 형성하기 위해 리소그래피(lithography)를 사용하여 다양한 물질 층을 패턴화(patterning)함으로써 제조된다.
반도체 회로는 최소 특징부 크기의 끊임없는 감소에 의해 다양한 전자 부품(예를 들어, 트랜지스터, 다이오드, 레지스터, 커패시터, 등)의 집적(integration) 밀도를 계속 개선시키고 있으며, 이것은 주어진 영역 내에 더욱 많은 부품이 집적되게 한다. 또한, 이들 소형 전자 부품은 일부 적용에 있어서 과거의 패키지 보다 더 적은 영역 및/또는 더 낮은 높이를 사용하는 소형 패키지를 요구한다.
따라서, 디바이스 다이를 갖는 상부 패키지가 다른 디바이스 다이를 갖는 바닥 패키지에 본딩되는, 패키지 온 패키지(package-on-packagePoP)와 같은 새로운 패키징 기술이 개발되기 시작했다. 새로운 패키징 기술을 채택함으로써, 패키지의 집적 레벨이 증가될 수 있다. 반도체를 위한 상대적으로 새로운 타입의 이들 패키징 기술은 제조 도전에 직면하고 있다.
실시예 및 그 장점의 더욱 완벽한 이해를 위하여, 첨부한 도면과 결부되어 이루어진 하기의 서술이 참조된다.
도 1a는 일부 실시예에 따른 패키지 구조물의 사시도이다.
도 1b는 일부 실시예에 따라 다른 다이 패키지에 본딩된 다이 패키지의 횡단면도이다.
도 2a-2p는 일부 실시예에 따라 패키지 온 패키지(PoP) 디바이스를 준비하는 순차적인 프로세스 흐름의 횡단면도이다.
도 3a-8c는 일부 실시예에 따른 다이 패키지 및 패키지 온 패키지(PoP) 디바이스의 횡단면도이다.
명세서의 실시예의 제조 및 사용이 아래에 상세히 서술된다. 그러나, 실시예는 광범위한 특정한 상황으로 실시될 수 있는 많은 적용 가능한 진보성(inventive step)을 제공하는 것을 인식해야 한다. 논의된 특정한 실시예는 예시적이며, 또한 명세서의 범위를 제한하지 않는다.
집적 회로의 발명 이래로, 반도체 산업은 다양한 전자 부품(즉, 트랜지스터, 다이오드, 레지스터, 커패시터, 등)의 집적 밀도의 연속적인 개선으로 인해 끊임없는 급속한 성장을 경험하였다. 대부분, 집적 밀도의 이 개선은 최소 특징부 크기의 반복적인 감소로부터 와서, 주어진 영역 내에 더 많은 부품의 집적을 허용한다.
이들 집적 개선은 집적된 부품에 의해 점유된 체적이 본질적으로 반도체 웨이퍼의 표면상이라는 점에서, 본질적으로 특성상 2차원(2D)이다. 리소그래피의 극적인 개선이 2D 집적 회로 형성 시 상당한 개선으로 나타났지만, 2차원에서 달성될 수 있는 밀도에는 물리적 한계가 있다. 이들 한계 중 하나는 이들 부품을 제조하는데 필요한 최소 크기이다. 또한, 더 많은 디바이스가 칩에 놓일 때, 더욱 복잡한 디자인이 요구된다.
따라서, 위에 서술한 한계를 해결하기 위해 3차원 집적회로(3D IC)가 생성되었다. 3D IC 의 일부 형성 프로세스에 있어서, 집적 회로를 각각 포함하는 2개 또는 3개 이상의 웨이퍼가 형성된다. 웨이퍼는 다이를 형성하도록 톱질(saw)된다. 상이한 디바이스를 갖는 다이가 패키지되고 또한 그 후 정렬된 디바이스와 본딩된다. 몰딩 관통 비아들(through-molding-vias)(TMV들)로도 지칭되는 패키지 관통 비아들(Through-package-vias)(TPV들)이 3D IC의 한 방법으로서 점증적으로(incresingly) 사용되고 있다. TPV들은 3D IC에 자주 사용되며, 또한 전기 연결을 제공하기 위해 및/또는 방열(heat dissipation)을 돕기 위해 적층된 다이이다.
도 1a는 다른 패키지(120)에 본딩되는 패키지(110)를 포함하는 패키지 구조물(100)의 사시도이며, 이것은 일부 실시예에 따라 다른 기판(130)에 추가로 본딩된다. 각각의 다이 패키지(110, 120)는 적어도 반도체 다이(도시되지 않음)를 포함한다. 반도체 다이는 반도체 집적 회로 제조에 사용되는 바와 같은 반도체 기판을 포함하며, 또한 집적 회로가 그 내부에 및/또는 그 위에 형성될 수 있다. 반도체 기판은 벌크 실리콘, 반도체 웨이퍼, 실리콘-온-인슐레이터(silicon-on-insulator)(SOI) 기판, 또는 실리콘 게르마늄 기판을 포함하지만 그러나 이것에 제한되지 않는 반도체 물질을 포함하는 임의의 구성을 지칭한다. Ⅲ족, Ⅳ족, Ⅴ족 원소를 포함하는 다른 반도체 물질이 사용될 수도 있다. 반도체 기판은 쉘로우 트렌치 아이솔레이션(shallow trench isolation)(STI) 특징부 또는 실리콘의 국부 산화(local oxidation of silicon)(LOCOS) 특징부와 같은, 다수의 아이솔레이션 특징부(도시되지 않음)를 추가로 포함할 수 있다. 아이솔레이션 특징부는 다양한 초소형 전자 요소를 형성 및 격리(isolate)시킬 수 있다. 반도체 기판에 형성될 수 있는 다양한 초소형 전자 요소의 예는 트랜지스터[예를 들어, 금속 산화물 반도체 전계 효과 트랜지스터(metal oxide semiconductor field effect transistor)(MOSFET), 상보형(complementary) 금속 산화물 반도체(CMOS) 트랜지스터, 양극성 접합 트랜지스터(bipolar junction transistor)(BJT), 고 전압 트랜지스터, 고주파 트랜지스터, p-채널 및/또는 n-채널 전계 효과 트랜지스터(PFETs/NFETs), 등]; 레지스터; 다이오드; 커패시터; 인덕터; 퓨즈; 및 다른 적절한 요소를 포함한다. 증착, 에칭, 주입(implantation), 포토리소그래피, 어닐링, 및/또는 다른 적절한 프로세스를 포함하는 다양한 초소형 전자 요소를 형성하기 위해 다양한 프로세스가 수행된다. 초소형 전자 요소는 로직(logic) 디바이스, 메모리 디바이스(예를 들어, SRAM), RF 디바이스, 입력/출력(I/O) 디바이스, 시스템-온-칩(system-on-chip)(SoC) 디바이스, 그 조합과 같은 집적 회로 디바이스, 및 다른 적절한 타입의 디바이스를 형성하도록 상호연결된다. 패키지(120)는 패키지 관통 비아들(TPV들)을 포함하며, 또한 일부 실시예에 따라 인터포저(interposer)로서 기능한다.
기판(130)은 비스말레이미드 트리아진(bismaleimide triazine)(BT) 수지, FR-4[방염제(flame resistant)인 에폭시 수지 바인더로 직조된 유리섬유 직물(cloth)로 구성된 복합 물질], 세라믹, 유리, 플라스틱, 테이프, 막(film), 또는 전도성 터미널을 수용하는데 필요한 전도성 패드 또는 랜드(land)를 이송할 수 있는 다른 지지 물질로 제조될 수 있다. 일부 실시예에 있어서, 기판(130)은 다층 회로 기판(circuit board)이다. 패키지(110)는 커넥터(115)를 거쳐 패키지(120)에 본딩되며, 또한 패키지(120)는 외부 커넥터(145)를 거쳐 기판(130)에 본딩된다. 일부 실시예에 있어서, 외부 커넥터(145)는 본딩된 솔더 범프(solder bump), 또는 연결하는 솔더층을 갖는 본딩된 구리 포스트(post)와 같은 본딩된 범프 구조물이다. 여기에 서술된 솔더는 납을 포함할 수 있으며, 또는 무연(lead free)일 수도 있다.
도 1b는 일부 실시예에 따라, 다이 패키지(120) 위의 다이 패키지(110)의 횡단면도를 도시하고 있다. 도 1b에 도시된 바와 같이, 패키지(110)는 2개의 반도체 다이(112, 113)를 포함하며, 다이(113)가 다이(112) 위에 배치된다. 그러나, 패키지(110)는 하나의 반도체 다이 또는 2개의 반도체 다이 이상을 포함할 수 있다. 일부 실시예에 있어서, 다이들(112, 113) 사이에는 글루층(glue layer)(도시되지 않음)이 있다. 반도체 다이(112, 113)는 반도체 다이에 대해 위에 서술한 바와 같이, 다양한 초소형 전자 요소를 포함할 수 있다. 반도체 다이(112)가 기판(115)에 본딩된다. 기판(115)은 기판(100)에 대해 위에 서술한 다양한 물질 및/또는 부품을 포함할 수 있다. 반도체 다이(112)는 일부 실시예에 따라, 본딩 와이어(114)를 거쳐 기판(115)의 전도성 요소(도시되지 않음)에 전기적으로 연결된다. 유사하게, 반도체 다이(113)는 본딩 와이어(116)를 거쳐 기판(115)의 전도성 요소에 전기적으로 연결된다. 또한, 패키지(110)는 몰딩 컴파운드(111)를 포함하며, 이것은 반도체 다이(112, 113) 및 본딩 와이어(114, 116)를 덮는다. 또한, 패키지(110)는 외부 연결을 위한 다수의 커넥터(117)를 포함한다. 커넥터(117)는 금속 패드(118)상에 형성되며, 이것은 상호연결 구조물(119)에 의해 본딩 와이어(114, 116)에 전기적으로 연결되며, 이것은 바이어스 및 금속 라인을 포함할 수 있다.
다이 패키지(120)는 일부 실시예에 따라 도 1b에 도시된 바와 같이, 반도체 다이(121) 및 상기 다이(121)를 캡슐화하는 TPV들(122)을 포함한다. 또한, 패키지(120)는 재분포(redistribution) 구조물(125)을 포함하며, 이것은 하나 또는 둘 이상의 재분포층(redistribution layer)(RDL들)(123)을 포함한다. 재분포층(RDL들)(123)은 금속 상호연결층이며, 이것은 금속 라인 및 바이어스를 포함할 수 있으며, 또한 유전체 물질(들)에 의해 캡슐화한다. RDL(들)(123)는 다이(121)의 팬-아웃(fan-out)을 가능하게 한다. 볼 그리드 어레이(ball grid array)(BGA)와 같은 외부 커넥터(126)는 도 1b에 도시된 바와 같이 재분포 구조물(125)상에서 금속 패드(도시되지 않음)에 부착된다. 도 1b에 도시된 바와 같이, TPV들(122)은 패키지(110)의 커넥터(117)에 연결된다. 다이(121) 및 외부 커넥터(126)는 재분포 구조물(125)의 반대측 상에 있다. 다이(121)는 커넥터(127)를 거쳐 재분포 구조물(125)에 연결된다.
다이 패키지(110)의 커넥터(117)는 일부 실시예에서 솔더로 제조된다. 일부 실시예에 있어서, 커넥터(117)는 솔더 포스트의 단부에 솔더를 갖는 구리 포스트를 포함한다. 커넥터(117)의 솔더는 TPV들(122)의 노출된 구리 표면에 본딩되며, 이것은 구리로 채워진다. 그러나, 노출된 구리 표면은 대기(atmosphere)에 노출되었을 때 구리 산화물을 형성할 수 있다. 그 결과, 도 1b의 TPV(122D)에 도시된 바와 같이, 구리 산화물층(141)이 TPV들(122)의 표면상에 형성된다. TPV들(122)의 표면상에 형성된 구리 산화물층을 제거하기 위해 플럭스(flux)가 TPV들(122)의 표면상에 적용될 수 있더라도, 제거 프로세스는 일부 실시예에서 일치하지 않는다. 그 결과, 구리 산화물층(141), 또는 구리 산화물층(141)의 적어도 일부가 TPV(122D)와 같은 일부 TPV들(122)상에 남는다. 커넥터(126)의 솔더는 구리 산화물층(141)에 잘 본딩되지 않으며, 따라서 연결이 약하며, 이것은 수율(yield) 및 신뢰성에 영향을 끼친다.
플럭스가 TPV들(122A, 122B)과 같은 TPV들로부터 구리 산화물층을 제거하더라도, 커넥터(126)의 솔더와 TPV들의 구리 사이의 직접적인 접촉은 Cu:Sn 과 같은 금속간 컴파운드(intermetallic compound)(IMC)의 형성으로 나타날 것이다. 도 1b는 일부 실시예에 따라 커넥터(126)의 솔더와 TPV들(122A, 122B, 122C)의 구리 사이에 형성된 IMC 층을 도시하고 있다. 패키징(120)상의 상이한 요소의 열팽창계수(coefficient of thermal expansion)(CTEs)의 변화로 인해, 패키지(120)는 패키징 프로세스 중 및/또는 후 휘어질 수 있다. 이런 휘어짐[또는 왜곡(warpage)]은 패키지(120)와 패키지(110) 사이에서, 본딩된 커넥터(126) 및 TPV들(122)에 의해 형성된 본딩 구조물에 대해 응력(stress)을 생성한다. 응력은 커넥터(117) 및 TPV들(122)에 의해 형성된 본딩 구조물(260)의 크래킹(cracking)을 유발시켜, 패키지 온 패키지(PoP) 구조물의 수율 및 신뢰성에 영향을 끼친다.
솔더 페이스트(paste) 층, 유기 납땜성 페이스트 층(organic solderability paste layer)(OSP)와 같은 보호층(도시되지 않음), 또는 다른 적용 가능한 보호층은 그것들이 노출된 후 그리고 그것들이 커넥터에 본딩되기 전에 TPV들(122) 위에 형성될 수 있다. 그러나, TPV들(122)의 형성 후 보호층과 같은 것을 형성하는 것은, 보호층을 형성하기 위해 패키지된 다이(또는 기판)를 갖는 캐리어를 프로세싱 시스템 또는 챔버에 전달하는 단계와 및/또는 기판을 프로세싱하는 단계를 포함한다. 보호층을 형성하기 전에, TPV들(122)의 표면은 형성된 산화물층(141)을 제거하기 위해 플럭스에 의해 처리될 필요가 있다. 이런 추가적인 프로세싱 공정은 비용을 억제할 수 있다. 결과적으로, 위에 서술된 문제점 없이도 다이 패키지들 사이에 본딩 구조물을 형성하기 위한 메카니즘이 필요하다.
도 2a-2p는 일부 실시예에 따라, 패키지 온 패키지(PoP) 디바이스를 준비하는 순차적인 프로세스 흐름의 횡단면도이다. 도 2a는 접착제층(또는 글루층)(202)를 도시하고 있으며, 이것은 캐리어(201) 위에 있다. 캐리어(201)는 일부 실시예에 따라 유리로 제조된다. 그러나, 다른 물질이 캐리어(201)를 위해 사용될 수도 있다. 접착제층(202)은 일부 실시예에서 캐리어(201) 위에 증착 또는 라미네이트된다. 접착제층(202)은 글루(glue)로 형성될 수 있으며, 또는 포일(foil)과 같은 라미네이션 물질일 수 있다. 일부 실시예에 있어서, 접착제층(202)은 감광성(photosensitive)이며, 또한 포함된 패키징 프로세스가 완료된 후, 캐리어(201) 상에 자외선(UV) 광 또는 레이저를 비춤으로써 캐리어(201)로부터 용이하게 분리된다. 예를 들어, 접착제층(202)은 미네소타 세인트 폴 소재의 3M 컴파니에 의해 제조된 광-대-열 변환(light-to-heat conversion)(LTHC) 코팅일 수 있다. 일부 다른 실시예에 있어서, 접착제층(202)은 감열성(heat-sensitive)이다. 일부 실시예에 있어서, 글루층(도시되지 않음) 접착제층(202)이 있다. 예를 들어, 글루층은 접착을 개선시키기 위한 다이 부착 막(die attach film)(DAF), 폴리머[폴리이미드 또는 폴리벤족사졸(PBO)과 같은], 또는 솔더 레지스트일 수 있다.
그 후 일부 실시예에 따라 도 2b에 도시된 바와 같이 도금 시드층(seed layer)(204)이 접착제층(202)상에 형성된다. 일부 실시예에 있어서, 도금 시드층(204)은 구리로 제조되며, 또한 물리적 기상 증착(PVD)에 의해 형성된다. 그러나, 다른 전도성 막이 사용될 수도 있다. 예를 들어, 도금 시드층(204)은 Ti, Ti 합금, Cu, 및/또는 Cu 합금으로 제조될 수 있다. Ti 합금 및 Cu 합금은 은, 크롬, 니켈, 주석, 금, 텅스텐, 및 그 조합물을 포함할 수 있다. 일부 실시예에 있어서, 도금 시드층(204)의 두께는 약 0.1 ㎛ 내지 약 1.0 ㎛ 범위에 있다. 일부 실시예에 있어서, 도금 시드층(204)은 확산(diffusion) 장벽층(barrier layer)을 포함하며, 이것은 도금 시드층의 증착 전에 형성된다. 도금 시드층(204)은 하부 층에 대해 접착층으로서 작용할 수도 있다. 일부 실시예에 있어서, 확산 장벽층은 약 0.01 ㎛ 내지 약 0.1 ㎛ 범위의 두께를 갖는 Ti로 제조된다. 그러나, 확산 장벽층은 TaN 과 같은 다른 물질 또는 다른 적용 가능한 물질로 제조될 수 있으며, 또한 두께 범위는 위에 서술한 범위에 제한되지 않는다. 확산 장벽층은 일부 실시예에서 PVD 에 의해 형성된다.
도금 시드층(204)의 증착에 이어, 포토레지스트 층(205)이 일부 실시예에 따라 도 2c에 도시된 바와 같이 도금 시드층(204) 위에 형성된다. 포토레지스트 층(205)은 스핀-온(spin-on) 프로세스와 같은 습식(wet) 프로세스, 또는 건조한 막과 같은 건식(dry) 프로세스에 의해 형성될 수 있다. 포토레지스트 층(205)이 형성된 후, 포토레지스트 층(205)은 개구(206)를 형성하도록 패턴화되며, 이것은 도 1b에서 위에 서술한 바와 같이 TPV들을 형성하도록 채워진다. 포함된 프로세스는 포토리소그래피 및 레지스트 현상(development)을 포함한다. 일부 실시예에 있어서, 개구(206)의 폭(W)은 약 40 ㎛ 내지 약 260 ㎛ 범위에 있다. 일부 실시예에 있어서, 개구(206)의 깊이(D)는 약 60 ㎛ 내지 약 300 ㎛ 범위에 있다.
그 후, 제1 전도층(203)이 일부 실시예에 따라 도금 시드층(204)의 표면상에 도금된다. 제1 전도층(203)은 솔더를 갖는 IMC 를 형성하지 않으며, 또는 구리보다 많이 느린 비율로 솔더를 갖는 IMC 를 형성한다. 또한, 제1 전도층(203)은 환경(예를 들어, 공기)에 노출될 때 구리보다 산화할 확률이 적거나 또는 훨씬 적다. 일부 실시예에 있어서, 제1 전도층(203)은 니켈(Ni)로 제조된다. 그러나, 백금(Pt), 금(Au), 은(Ag), 주석(Sn), Sn 합금(SnAg, SnAgCu, SnCu, SnAgCu-Bi 를 포함하는, 그러나 이에 제한되지 않는), 등 및 그 조합물과 같은, 층(203)을 위해 위에 서술한 양을 포함하는 다른 전도성 물질이 사용될 수도 있다. 일부 실시예에 있어서, 층(203)의 두께(D1)는 약 0.1 ㎛ 내지 약 30 ㎛ 범위에 있다.
제1 전도성 층(203)의 형성에 이어, 제2 전도성 층(207)이 일부 실시예에 따라 도 2d에 도시된 바와 같이 개구(206)를 채우기 위해 제1 전도성 층(203) 위에 도금된다. 일부 실시예에 있어서, 층(207)의 두께(D2)는 약 50 ㎛ 내지 약 300 ㎛ 범위에 있다.
간극-채움(gap-fill) 프로세스에 대한 도금에 이어, 포토레지스트 층(205)이 에칭 프로세스에 의해 제거되며, 이것은 건식 또는 습식 프로세스일 수 있다. 도 2e는 일부 실시예에 따라 포토레지스트 층(205)이 제거되고 또한 개구(206)의 전도성 물질이 (전도성) 컬럼(122')으로서 노출된 후, 캐리어(201)상의 구조물의 횡단면도를 도시하고 있다.
그 후, 반도체 다이(121)가 일부 실시예에 따라 도 2f에 도시된 바와 같이 글루층(210)에 의해 캐리어(201) 위의 표면(209)에 부착된다. 글루층(210)은 일부 실시예에 따라 다이 부착 막(DAF)으로 제조된다. DAF는 에폭시 수지, 페놀 수지, 아크릴 고무, 실리카 필러(filler), 또는 그 조합물로 제조될 수 있다. 도 2f는 다이(121)의 커넥터(127)가 표면(209)으로부터 멀리 마주보고 있는 것을 도시하고 있다. 그 후, 전도성 컬럼(122')과 다이(121) 사이의 공간을 채우기 위해 또한 다이(121) 및 전도성 컬럼(122')을 덮기 위해, 액체 몰딩 컴파운드 물질이 캐리어(201) 위의 도금 시드층(204)의 표면상에 적용된다. 일부 실시예에 있어서, 반도체 다이(121)가 층(202)의 표면상에 직접 부착된다. 다이(121) 아래의 층(204)이 먼저 제거된다. 이런 환경 하에서, 몰딩 컴파운드가 층(202)의 표면상에 적용된다. 그 후, 열 프로세스가 몰딩 컴파운드 물질을 경화시키고 또한 이것을 몰딩 컴파운드(123)로 전달하도록 적용된다. 전도성 컬럼(122')은 몰딩 컴파운드(123)가 그것들을 캡슐화하도록 형성된 후 TPV들(122")로 된다.
그 후, 일부 실시예에 따라 도 2g에 도시된 바와 같이, 과잉(excess) 몰딩 컴파운드(123)를 제거하여 TPV들(122") 및 다이(121)의 커넥터(127)를 노출시키도록 평탄화 프로세스가 적용된다. 일부 실시예에 있어서, 평탄화 프로세스는 연마(grinding) 프로세스이다. 일부 다른 실시예에 있어서, 평탄화 프로세스는 화학적-기계적 폴리싱(chemical-mechanical polishing)(CMP) 프로세스이다. 후(post) 평탄화 구조물이 일부 실시예에 따라 도 2h에 도시되어 있다.
평탄화 프로세스에 이어, 일부 실시예에 따라 도 2i에 도시된 바와 같이, 재분포 구조물(125)이 도 2h의 구조물 위의 표면(211) 위에 형성된다. 도 2i는 제2재분포 구조물(125)이 RDL들(213)을 포함하는 것을 도시하고 있으며, 이것은 층(212, 214)과 같은 하나 또는 둘 이상의 패시베이션 층에 의해 절연된다. RDL들(213)은 금속 라인 및 전도성 바이어스를 포함할 수 있다. RDL들(213)은 전도성 물질로 제조되며 또한 TPV들(122") 및 다이(121)의 커넥터(127)와 직접 접촉한다. 일부 실시예에 있어서, RDL들(213)은 알루미늄, 알루미늄 합금, 구리, 또는 구리 합금으로 제조된다. 그러나, RDL들(213)은 다른 타입의 전도성 물질로 제조될 수 있다. 패시베이션 층(212, 214)은 유전체 물질(들)로 제조되며 또한 외부 커넥터(126)와 기판(130)의 본딩 중 유발된 본딩 응력을 위한 응력 제거를 제공한다. 일부 실시예에 있어서, 패시베이션 층(212, 214)은 폴리이미드, 폴리벤족사졸(PBO), 또는 벤조사이클로부텐(BCB)과 같은 폴리머로 제조된다. 패시베이션(214)은 본딩 패드(도시되지 않음)를 형성하기 위해 RDL들(123)의 부분을 노출시키는 개구(도시되지 않음)를 형성하도록 패턴화된다. 일부 실시예에 있어서, 하부 범프 금속층(under bump metallurgy)(UBM)(도시되지 않음)이 본딩 패드 위에 형성된다. 또한, UBM 층은 패시베이션 층(214)의 개구의 측벽과 이어질 수 있다. RDL들(213)은 일부 실시예에서 단일층일 수 있다.
재분포 구조물 및 본딩 구조물의 예, 및 이들을 형성하는 방법은 2012년 3월 22일자로 출원된(대리인 보관 넘버 TSMC2011-1339) 발명의 명칭이 "멀티칩 패키징을 위한 범프 구조물"인 미국 특허출원 제13/427,753호, 및 2011년 12월 28일자로 출원된(대리인 보관 넘버 TSMC2011-1368) 발명의 명칭이 "패키징된 반도체 디바이스 및 반도체 디바이스를 패키징하는 방법"인 미국 특허출원 제13/338,820호에 서술되어 있다. 위에 언급한 두 특허출원은 그 전체가 여기에 참조로서 인용된다.
재분포 구조물(125)이 형성된 후, 외부 커넥터(126)가 일부 실시예에 따라 도 2j에 도시된 바와 같이 재분포 구조물(125)의 본딩 패드(도시되지 않음)상에 장착(또는 본딩)된다. 캐리어(201)상의 다이는 다이의 기능성 및 또한 TPV들(122"), 재분포 구조물(125), 및 본딩된 외부 커넥터(126)의 형성의 품질을 체크하기 위해 전기적으로 테스트된다. 일부 실시예에 있어서, 신뢰성 테스트도 수행된다.
외부 커넥터(126)가 본딩 패드상에 장착된 후, 도 2j의 구조물이 일부 실시예에 따라 도 2k에 도시된 바와 같이 젖혀지며(flipped), 그리고 테이프(219)에 부착된다. 테이프(219)는 감광성이며, 또한 일부 실시예에 따라 포함된 패키징 프로세스가 완료된 후, 캐리어(201) 상에 자외선(UV) 광을 비춤으로써 캐리어(201)로부터 용이하게 분리된다. 그 후, 캐리어(201) 및 접착제 층(202)이 제거된다. 접착제 층을 제거하는 열을 제공하기 위해 레이저가 사용될 수 있다. 도 2l은 캐리어(201) 및 접착제 층(202)이 제거된 후의 구조물을 도시하고 있다. 접착제층(202)의 제거에 이어, 도금 시드층(204)이 일부 실시예에 따라 도 2m에 도시된 바와 같이 제거된다. 도금 시드층(204)은 습식 에칭과 같은 에칭에 의해 제거된다. 구리를 제거하기 위해, 인산(H3PO4) 및 과산화수소(H2O2)와의 수용액이 사용될 수 있다. 도금 시드층(204)이 Ti 층과 같은 확산 장벽층을 포함하면, HF의 수용액이 사용될 수 있다. 일부 실시예에 있어서, 각각의 TPV(122")에서 오목부(recess)(도시되지 않음)를 형성하도록 제1 전도성 층(203)의 일부가 제거된다.
도금 시드층(204)의 제거에 이어, 글루층(210)이 일부 실시예에 따라 도 2n에 도시된 바와 같이 제거된다. 위에 언급한 바와 같이, 글루층(210)은 다이 부착 막(DAF)으로 제조될 수 있으며, 이것은 테트라메틸암모늄 수산화물(TMAH) 및 디메틸 황화물(DMSO)을 함유한 습식 박피(stripping) 프로세스에 의해 제거될 수 있다. 일부 실시예에 있어서, 글루층(210)은 제거되지 않으며 또한 다이(121)에 의해 발생된 열을 소산(dissipate)시키는데 도움을 주도록 머무른다.
글루층(210)이 제거되든 또는 제거되지 않든(요구에 따라), 패킹된 다이가 그 후 개별적인 패키지된 다이로 각편화(各片化)(singulate)된다. 각편화는 다이 톱(saw)에 의해 달성된다. 각편화가 완료된 후, 테이프(219)가 패키지된 다이로부터 제거된다. 도 2o는 일부 실시예에 따라 테이프(210)의 제거에 이어 패키지된 다이(120')를 도시하고 있다. 도 2o의 지역(X)은 도시된 예에서 2개의 TPV들(122)을 포함한다.
그 후, 다이 패키지(110)가 다이 패키지(120') 위에 위치된다. 다이 패키지(110)의 외부 커넥터(117)는 일부 실시예에 따라 도 2p에 도시된 바와 같이 다이 패키지(120')의 TPV들(122")에 본딩된다. 제1 전도성 층(203)의 삽입으로 인해, 커넥터(117) 및 TPV들(122")에 의해 형성된 본딩 구조물(260')은 얇은 IMC 층(142')을 가지며, 이것은 커넥터(117)로부터의 솔더 및 Ni 와 같은 전도성 물질에 의해 형성된다. Ni:Sn 과 같은 IMC는 솔더 및 구리의 IMC(Cu:Sn) 보다 느린 비율로 형성된다. 도 2p 의 지역(Y)은 본딩 구조물(260') 및 IMC 층(142')을 도시하고 있다.
도 3a는 일부 실시예에 따라 도 2o의 지역(X)의 확대도를 도시하고 있다. 지역(X)은 TPV들(122")을 포함하며, 이것은 몰딩 컴파운드(123)에 의해 캡슐화된다. TPV들(122")은 RDL(213)에 의해 연결되며, 이것은 패시베이션 층(212, 214)에 의해 절연된다. 각각의 TPV들(122")은 높이(D1A)를 갖는 제1 전도성 층(203) 및 높이(D2A)를 갖는 제2 전도성 층(207)을 갖는다. D1A는 일부 실시예에 있어서 약 0.5 ㎛ 내지 약 10 ㎛ 범위에 있다. D2A는 일부 실시예에 있어서 약 50 ㎛ 내지 약 300 ㎛ 범위에 있다. 도 3b는 일부 실시예에 따라 도 2q의 지역(Y)의 확대도를 도시하고 있다. 도 3b는 IMC 층(142')이 솔더의 Sn과 제1 전도성 층(203) 사이에 형성되는 것을 도시하고 있다. 예를 들어, 제1 전도성 층(203)이 Ni로 제조되면, IMC 를 함유한 Ni:Sn이 형성된다. 일부 실시예에 있어서, IMC 층(142')의 두께는 일부 실시예에 있어서 약 0.5 ㎛ 내지 약 10 ㎛ 범위에 있다. IMC 층(142')은 도 1b에 도시된 IMC 층(142)(Cu:Sn 을 함유한) 보다 훨씬 얇다. 따라서, 제1 전도성 층(203)이 TPV들(122")의 제2[또는 주(main)] 전도성 층(207)의 보호층으로서 작용한다.
또한, 제1 전도성 층(203)이 산화할 확률이 적거나 또는 거의 없기 때문에, 도 1b의 산화물층(141)과 유사한 계면(interfacial) 산화물층을 형성할 위험이 상당히 감소되며, 많은 경우에서는 결코 감소되지 않는다. 커넥터(117)와의 본딩 전에 플럭스 예비처리(pre-treatment)가 사용되면, 이것은 표면 산화물 층을(만약 있다면) 더욱 지속적으로 제거할 것이다. 그 결과, 다이 패키지들(110, 120') 사이에 형성된 본딩 구조물(260)은 제1 전도성 층(203)이 없는 본딩 구조물 보다 더욱 강하다. 제1 전도성 층(203)은 제2 전도성 층(207)을 형성하기 위해 집적된 도금 시스템에 형성될 수 있다. 제1 전도성 층(203)을 형성하는 추가적인 비용은 더욱 합리적이며 또한 제조 가치가 있다.
TPV들의 표면 산화를 감소시키고 또한 위에 서술한 형성된 IMC 의 양을 감소시키기 위해 TPV들의 일부로서 층(203)과 같은 보호 전도성 층을 형성하는 개념은, 다른 타입의 실시예를 포함하도록 확장될 수 있다. 도 4a는 일부 실시예에 따른 TPV들(122Ⅰ)을 도시하고 있다. 도 4a는 제3 전도성 층(223I)이 제1 전도성 층(203I) 옆에(next to) 형성되는 것을 도시하고 있으며, 제1 전도성 층(203I)은 제2 전도성 층(207I) 옆에 형성된다. 위에 서술한 프로세스 흐름에 있어서, 제3 전도성 층(223I)은 제1 전도성 층(203I)의 도금 전에 도금 시드층(204) 위에 도금된다. 도 4b는 일부 실시예에 따라 본딩 구조물(260I)을 형성하기 위해 커넥터(117)에 본딩된 TPV들(122I)을 도시하고 있다.
제3 전도성 층(223I)은 솔더로 제조된다. TPV들(122I)에 솔더층[층(223I)]을 갖는 것은 본딩 구조물(260I)의 본딩된 솔더의 형성이 몰딩 컴파운드(123)의 표면 아래로 확장될 수 있게 하며, 이것은 IMC 층(142I)을 TPV들(122I)의 표면 가까이로부터 TPV들(122I)의 표면 아래로 이동시킨다. IMC 층(142I)을 TPV들(122I)의 표면 아래로 이동시키는 것은, 본딩 구조물(260I)을 강화시킨다. 제1 전도성 층의 두께(D1I), 제2 전도성 층의 두께(D2I), 및 IMC 층(142I)의 두께는 일부 실시예에 따라 도 3a 및 3b에 서술된 바와 유사하다. 제3 전도성 층(D3I)의 두께는 일부 실시예에서 약 0.5 ㎛ 내지 약 30 ㎛ 범위에 있다. 도 4b의 연결 솔더(117I)의 깊이(d3I)는 일부 실시예에서 약 0.5 ㎛ 내지 약 30 ㎛ 범위로 몰딩 컴파운드(123)의 표면 아래에 있다. d3I 는 D3I 와 거의 동일하다.
도 5a는 일부 실시예에 따른 TPV들(122Ⅱ)을 도시하고 있다. 도 5a는 제3 전도성 층(223Ⅱ)이 제1 전도성 층(203Ⅱ) 위에 형성되는 것을 도시하고 있다. 도 2m에서 위에 서술한 바와 같이, 각각의 TPV에 오목부(도시되지 않음)를 형성하도록 제1 전도성 층의 일부가 제거된다. 도 3a의 구조물이 도 5a의 구조물을 형성하는데 사용되면, Ni 와 같은 제1 전도성 층(203Ⅱ)을 제거하기 위한 에칭 화학물(chemistry)이 오목부를 형성하는데 사용된다. 도 4a의 구조물이 도 5a의 구조물을 형성하는데 사용되면, 솔더를 제거하기 위한 에칭 화학물이 오목부를 형성하는데 사용된다. 솔더 페이스트와 같은 제3 전도성 층(223Ⅱ)이 오목부를 채우도록 적용된다. 도 5a에 도시된 바와 같이, 제3 전도성 층(223Ⅱ)의 일부는 TPV들(122Ⅱ) 위로 돌출한다. 도 5b는 일부 실시예에 따라 본딩 구조물(260Ⅱ)을 형성하도록 커넥터(117)에 본딩되는 TPV들(122Ⅱ)을 도시하고 있다.
제3 전도성 층(223Ⅱ)은 솔더로 제조된다. 도 4a 및 4b의 구조물과 유사하게, TPV들(122Ⅱ)에 솔더층[층(223Ⅱ)]을 갖는 것은 본딩 구조물(260Ⅱ)의 접합된 솔더의 형성이 몰딩 컴파운드(123)의 표면 아래로 확장될 수 있게 하며, 이것은 IMC 층(142Ⅱ)을 TPV들(122Ⅱ)의 표면 가까이로부터 TPV들(122Ⅱ)의 표면 아래로 이동시킨다. 제1 전도성 층의 두께(D1Ⅱ), 제2 전도성 층의 두께(D2Ⅱ), 및 IMC 층(142Ⅱ)의 두께는 일부 실시예에 따라 도 3a 및 3b에 서술된 바와 유사하다. 제3 전도성 층(D3Ⅱ)의 두께는 일부 실시예에서 약 0.5 ㎛ 내지 약 30 ㎛ 범위에 있다. 오목부 부분의 높이(HⅡ)는 일부 실시예에서 약 0.5 ㎛ 내지 약 30 ㎛ 범위에 있다. 도 5b의 연결 솔더(117Ⅱ)의 깊이(d3Ⅱ)는 일부 실시예에서 약 0.5 ㎛ 내지 약 30 ㎛ 범위로 몰딩 컴파운드(123)의 표면 아래에 있다.
도 6a는 일부 실시예에 따른 TPV들(122Ⅲ)을 도시하고 있다. TPV들(122Ⅲ)은 도 3a의 TPV들(122")과 유사하다. 그러나, 제2 전도성 층(207Ⅲ)은 구리가 아닌 솔더로 제조되며, 또한 제1 전도성 층(203Ⅲ)은 Cu 또는 Ti로 제조된다. 솔더는 구리보다 값싸며 또한 좋은 전도성을 갖고 있다. 제2 전도성 층으로서 솔더를 사용함으로써 제조 비용이 감소될 수 있다. Cu 또는 Ti로 제조되는 제1 전도성 층(203Ⅲ)은 도 2m에서 위에 서술한 바와 같이 도금 시드층(204)의 제거 중일 때 에칭에 의해 제거된다. 도금 시드층(204)을 에칭하는데 사용된 화학물은 제1 전도성 층(203Ⅲ)을 제거하는데 사용될 수 있다. 도 6b는 일부 실시예에 따라 제1 전도성 층(203Ⅲ)이 제거된 후의 TPV들(122Ⅲ')을 도시하고 있다. 오목부(224Ⅲ)가 형성된다. 오목부(224Ⅲ)의 높이(HⅢ)는 일부 실시예에서 약 0.5 ㎛ 내지 약 30 ㎛ 범위에 있다.
TPV들(122Ⅲ')은 일부 실시예에 따라 도 6c에 도시된 바와 같이 본딩 구조물(260Ⅲ)을 형성하기 위해 커넥터(117)에 본딩된다. 커넥터(117)로부터의 솔더는 TPV들(122Ⅲ')의 표면 가까이의 오목부를 채운다.
도 7a는 일부 실시예에 따른 TPV들(122Ⅳ)을 도시하고 있다. TPV들(122Ⅳ)은 도 4a의 TPV들(122Ⅰ)과 유사하다. 제1 전도성 층(203Ⅳ)은 제1 전도성 층(203Ⅰ)과 유사하다. 제2 전도성 층(207Ⅳ)은 제2 전도성 층(207Ⅰ)과 유사하다. 그러나, 제3 전도성 층(223Ⅳ)은 솔더가 아닌 구리 또는 Ti로 제조된다. Cu 또는 Ti로 제조된 제3 전도성 층(223Ⅳ)은 도 2m 에 대해 위에 서술한 바와 같이 도금 시드층(204)의 제거 중일 때 에칭에 의해 제거된다. 도금 시드층(204)을 에칭하는데 사용된 화학물은 제1 전도성 층(203Ⅳ)을 제거하는데 사용될 수 있다. 도 7b는 일부 실시예에 따라 제3 전도성 층(223Ⅳ)이 제거된 후의 TPV들(122Ⅳ')을 도시하고 있다. 일부 실시예에 있어서, 제3 전도성 층(223Ⅳ)의 얇은 층이 203Ⅳ 위에 존재한다. 오목부(224Ⅳ)는 제3 전도성 층(223Ⅳ)의 완전한 또는 부분적인 제거 후에 형성된다. 오목부(224Ⅳ)의 높이(HⅣ)는 일부 실시예에서 약 0.5 ㎛ 내지 약 30 ㎛ 범위에 있다.
TPV들(122Ⅳ')은 일부 실시예에 따라 도 7c에 도시된 바와 같이 본딩 구조물(260Ⅳ)을 형성하도록 커넥터(117)에 본딩된다. 커넥터(117)로부터의 솔더가 TPV들(122Ⅳ')의 표면 가까이의 오목부를 채운다. 제3 전도성 층(223Ⅳ)의 얇은 층이 TPV들(122Ⅳ')에 존재하고 그리고 산화되면, 산화된 층은 에칭 플럭스에 의해, 플럭스에 의해, 또는 본딩 후 솔더의 용해(dissolve)에 의해 제거될 수 있다. 도 7c는 IMC 층(142Ⅳ)이 일부 실시예에 따라 제1 전도성 층(203Ⅳ)과 커넥터(117)의 솔더 사이에 형성되는 것을 도시하고 있다. IMC 층(142Ⅳ)의 두께 범위는 도 3b의 IMC 층(142')과 유사하다.
도 8a는 일부 실시예에 따른 TPV들(122Ⅴ)을 도시하고 있다. TPV들(122Ⅴ)은 도 7a의 TPV들(122Ⅳ)과 유사하다. 제3 전도성 층(223Ⅴ)은 제3 전도성 층(223Ⅳ)과 유사하다. 제1 전도성 층(203Ⅴ)은 제1 전도성 층(103Ⅳ)과 유사하다. 제2 전도성 층(207Ⅴ)은 제2 전도성 층(207Ⅳ)과 유사하다. 그러나, 제4 전도성 층(225Ⅴ)은 도 8a에 도시된 바와 같이 제1 전도성 층(223Ⅴ)과 제3 전도성 층(203Ⅴ) 사이에 형성된다. 위에 서술한 바와 같이, 제3 전도성 층(223Ⅴ)은 Cu 또는 Ti로 제조된다. 제4 전도성 층(225Ⅴ)은 솔더로 제조된다. 제4 전도성 층(225Ⅴ)의 두께(D4Ⅴ)는 일부 실시예에서 약 0.3 ㎛ 내지 약 2 ㎛ 범위에 있다.
Cu 또는 Ti로 제조된 제3 전도성 층(223Ⅴ)은 위에 서술한 바와 같이 도금 시드층(204)의 제거 중일 때 에칭에 의해 제거된다. 도 8b는 일부 실시예에 따라 제3 전도성 층(223Ⅴ)이 제거된 후의 TPV들(122Ⅴ')을 도시하고 있다. 오목부(224Ⅴ)가 형성된다. 오목부(224Ⅴ)의 높이(HⅤ)는 일부 실시예에서 약 0.3 ㎛ 내지 약 2 ㎛ 범위에 있다.
TPV들(122Ⅴ')은 일부 실시예에 따라 도 8c에 도시된 바와 같이 본딩 구조물(260Ⅴ)을 형성하도록 커넥터(117Ⅴ)에 본딩된다. 커넥터(117)로부터의 솔더가 TPV들(122Ⅴ')의 표면 가까이의 오목부를 채운다. 도 8c는 IMC 층(142Ⅴ)이 일부 실시예에 따라 제1 전도성 층(203Ⅴ)과 커넥터(117Ⅴ)의 솔더 사이에 형성되는 것을 도시하고 있다. IMC 층(142Ⅴ)의 두께 범위는 도 3b의 IMC 층(142')과 유사하다.
위에 서술한 TPV들의 추가적인 전도성 층은 주 전도성 층 전에 하나 또는 둘 이상의 도금 프로세스에 의해 형성된다. 상이한 도금 프로세스가 집적된 시스템에서 수행될 수 있다. 추가적인 제조 경비가 제한된다. 서술한 TPV들의 단부의 오목부는 도금 시드층의 제거 중 추가적인 에칭에 의해 형성된다. 오목부를 형성하기 위해 제거된 전도성 층이 Cu 또는 Ti로 제조되면, 에칭 프로세스는 도금 시드층 제거 프로세스의 연장일 뿐이다. 이것은 단지 추가적인 에칭 시간을 포함할 수 있다. 제거된 전도성 층이 Cu 또는 Ti 가 아니라면, 상이한 에칭 프로세스가 포함된다. 그러나, 오목부를 형성하는 에칭 및 도금 시드층을 제거하는 에칭이 집적된 시스템에서 수행될 수 있다. 오목부를 형성하는데 관련된 제조 경비 또한 제한된다. 그러나, 산화할 확률이 적고 또한 솔더를 갖는 IMC 를 형성할 확률이 적은, 추가적인 전도성 층의 보호층은 다이 패키지 사이에 형성된 본딩 구조물의 수율 및 신뢰성을 개선시킨다. 또한, 오목부는 다이 패키지 사이에 형성된 본딩 구조물의 수율 및 신뢰성을 개선시킨다.
TPV들을 사용하는 본딩 구조물을 갖는 다이 패키지 및 패키지 온 패키지(PoP) 디바이스에 다수의 전도성 층 및/또는 오목부를 갖는 패키지 관통 비아들(TPV들)을 형성하기 위한 메카니즘의 다양한 실시예가 제공된다. 다수의 전도성 층들 중 하나가 TPV들의 주 전도성 층의 보호층으로서 작용한다. 보호층은 산화할 가능성이 없으며, 또한 솔더에 노출되었을 때 금속간 컴파운드(IMC)의 느린 형성율을 갖는다. 다이 패키지의 TPV들의 오목부는 다른 다이 패키지로부터의 솔더에 의해 채워지며, 또한 형성된 IMC 층은 TPV들의 표면 아래에 있으며, 이것은 본딩 구조물을 강화시킨다.
일부 실시예에 있어서, 반도체 다이 패키지가 제공된다. 반도체 다이 패키지는 반도체 다이, 및 반도체 다이 패키지에 형성된 패키지 관통 비아(via)(TPV)를 포함한다. TPV는 반도체 다이 옆에 배치되며, 또한 TPV는 제1 전도성 층 및 제2 전도성 층을 포함한다. 제1 전도성 층은 TPV의 제1 섹션을 채우며, 또한 제2 전도성 층은 TPV의 제2 섹션을 채운다. 또한, 반도체 다이 패키지는 재분포 구조물을 포함하며, 또한 재분포 구조물은 재분포층(RDL)을 포함한다. TPV 및 반도체 다이는 RDL에 전기적으로 연결되며, 또한 RDL은 반도체 다이의 팬-아웃을 가능하게 한다.
일부 실시예에 있어서, 반도체 다이 패키지가 제공된다. 반도체 다이 패키지는 반도체 다이, 및 반도체 다이 패키지에 형성된 패키지 관통 비아(TPV)를 포함한다. TPV는 반도체 다이 옆에 배치되며, 상기 TPV는 전도성 층 및 오목부를 포함한다. 또한, 반도체 다이 패키지는 재분포 구조물을 포함하며, 또한 재분포 구조물은 재분포층(RDL)을 포함한다. TPV 및 반도체 다이는 RDL에 전기적으로 연결되며, 또한 RDL은 반도체 다이의 팬-아웃을 가능하게 한다. 오목부는 RDL로부터 전도성 층의 반대면 상에 있다.
또 다른 일부 실시예에 있어서, 패키지 온 패키지(PoP) 디바이스가 제공된다. PoP 디바이스는 제1 다이 패키지를 포함한다. 제1 다이 패키지는 제1 반도체 다이, 및 패키지 관통 비아(TPV)를 포함한다. TPV는 반도체 다이 옆에 배치되며, 또한 TPV는 제1 전도성 층 및 제2 전도성 층을 포함한다. 또한, PoP 디바이스는 제2 다이 패키지를 포함한다. 제2 다이 패키지는 제2 반도체 다이, 및 솔더를 함유한 외부 커넥터를 포함한다. 제2 다이 패키지의 외부 커넥터는 제1 다이 패키지의 TPV에 본딩된다.
실시예 및 그 장점이 상세히 서술되었지만, 첨부된 청구범위에 의해 한정되는 바와 같이 실시예의 정신 및 범위로부터의 일탈 없이 여기에 다양한 변화, 대체 및 변경이 이루어질 수 있음을 인식해야 한다. 더욱이, 본 발명의 범위는 명세서에 서술된 프로세스, 장치, 제조, 및 물질의 조성물, 수단, 방법 및 단계의 특정한 실시예에 제한되는 것으로 의도되지 않는다. 본 기술분야의 숙련자라면 서술한 바로부터 여기에 서술된 대응하는 실시예와 실질적으로 동일한 기능을 실행하거나 또는 실질적으로 동일한 결과를 달성하는, 이미 존재하거나 나중에 개발되는 프로세스, 장치, 제조, 물질의 조성물, 수단, 방법, 또는 단계가 서술한 바에 따라 이용될 수 있음을 용이하게 인식할 것이다. 따라서, 첨부된 청구범위는 그 범위 내에서 이런 프로세스, 장치, 제조, 물질의 조성물, 수단, 방법, 또는 단계를 포함하는 것으로 의도된다. 또한, 각각의 청구범위는 별도의 실시예를 구성하며, 또한 다양한 청구범위와 실시예의 조합은 본 발명의 범위 내에 있다.
110, 120: 패키지 111: 몰딩 컴파운드
115, 130: 기판 116: 본딩 와이어
145: 외부 커넥터

Claims (8)

  1. 반도체 다이 패키지를 형성하는 방법에 있어서,
    캐리어를 제공하는 단계;
    상기 캐리어 위에 포토레지스트 층을 형성하는 단계;
    개구를 형성하기 위해 상기 포토레지스트 층을 패터닝하는 단계;
    패키지 관통 비아(through package via; TPV)로 상기 개구를 채우는 단계로서, 상기 개구를 채우는 단계는,
    상기 개구 내에 제3 전도성 층을 형성하는 단계;
    상기 제3 전도성 층 상에 제1 전도성 층을 형성하는 단계; 및
    상기 제1 전도성 층 상에 제2 전도성 층을 형성하는 단계
    를 포함하는 것인, 상기 개구를 채우는 단계;
    상기 포토레지스트 층을 제거하는 단계;
    상기 TPV 옆에(next to), 상기 캐리어 위에 반도체 다이를 배치하는 단계;
    상기 TPV 및 상기 반도체 다이 사이의 공간을 채우기 위해 상기 캐리어 위에 몰딩 컴파운드를 형성하는 단계;
    상기 캐리어를 제거하는 단계; 및
    상기 제3 전도성 층에 외부 커넥터를 본딩하는 단계를 포함하며,
    상기 제3 전도성 층은 솔더로 제조되는 것인, 반도체 다이 패키지를 형성하는 방법.
  2. 제1항에 있어서,
    상기 제1 전도성 층은 0.1 ㎛ 내지 30 ㎛ 범위의 높이를 갖는 것인, 반도체 다이 패키지를 형성하는 방법.
  3. 제1항에 있어서,
    상기 제2 전도성 층은 50 ㎛ 내지 300 ㎛ 범위의 높이를 갖는 것인, 반도체 다이 패키지를 형성하는 방법.
  4. 제1항에 있어서,
    상기 제3 전도성 층의 제1 표면은 상기 몰딩 컴파운드의 표면과 동일 평면상에 있는 것인, 반도체 다이 패키지를 형성하는 방법.
  5. 제1항에 있어서,
    상기 제1 전도성 층은 제1 전도성 금속으로 제조되고, 상기 제2 전도성 층은 제2 전도성 금속으로 제조되며, 상기 제1 전도성 금속은 솔더에 본딩될 때 상기 제2 전도성 금속보다, 덜 산화되고 금속간 컴파운드(intermetallic compound, IMC)를 형성할 가능성이 더 적은 것인, 반도체 다이 패키지를 형성하는 방법.
  6. 제1항에 있어서,
    상기 제1 전도성 층은 Ni, Pt, Sn 및 Sn 합금을 포함하는 그룹으로부터 선택된 금속으로 제조되며, 상기 Sn 합금은 Ag, Cu, Bi 및 이들의 조합을 포함하는 것인, 반도체 다이 패키지를 형성하는 방법.
  7. 제1항에 있어서,
    상기 제2 전도성 층은 구리로 제조되는 것인, 반도체 다이 패키지를 형성하는 방법.
  8. 제1항에 있어서,
    상기 TPV를 노출시키기 위해 상기 몰딩 컴파운드에 평탄화를 수행하는 단계; 및
    상기 몰딩 컴파운드 위에 재분포층(redistribution layer; RDL)을 포함하는 재분포 구조물(redistribution structure)을 형성하는 단계를 더 포함하며,
    상기 TPV 및 상기 반도체 다이는 상기 RDL에 전기적으로 연결되고, 상기 RDL은 상기 반도체 다이의 팬-아웃(fan-out)을 가능하게 하는 것인, 반도체 다이 패키지를 형성하는 방법.
KR1020150170923A 2012-12-28 2015-12-02 반도체 다이 패키지 형성 방법 KR101738786B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261746967P 2012-12-28 2012-12-28
US61/746,967 2012-12-28
US13/906,043 US9368438B2 (en) 2012-12-28 2013-05-30 Package on package (PoP) bonding structures
US13/906,043 2013-05-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130115907A Division KR20140086812A (ko) 2012-12-28 2013-09-30 패키지 온 패키지 본딩 구조물

Publications (2)

Publication Number Publication Date
KR20150144305A true KR20150144305A (ko) 2015-12-24
KR101738786B1 KR101738786B1 (ko) 2017-05-22

Family

ID=51016243

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130115907A KR20140086812A (ko) 2012-12-28 2013-09-30 패키지 온 패키지 본딩 구조물
KR1020150170923A KR101738786B1 (ko) 2012-12-28 2015-12-02 반도체 다이 패키지 형성 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020130115907A KR20140086812A (ko) 2012-12-28 2013-09-30 패키지 온 패키지 본딩 구조물

Country Status (4)

Country Link
US (3) US9368438B2 (ko)
KR (2) KR20140086812A (ko)
CN (1) CN103915413B (ko)
TW (1) TWI543332B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018191380A1 (en) * 2017-04-13 2018-10-18 Invensas Corporation Fan-out wafer level package with resist vias
US10269773B1 (en) 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
KR20190055703A (ko) * 2017-11-15 2019-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 방법
WO2021042094A1 (en) * 2019-08-28 2021-03-04 Micron Technology, Inc. Stacked die package including wire bonding and direct chip attachment, and related methods, devices and apparatuses

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013089754A1 (en) * 2011-12-15 2013-06-20 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US9059157B2 (en) * 2012-06-04 2015-06-16 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
JP2014112606A (ja) * 2012-12-05 2014-06-19 Shinko Electric Ind Co Ltd 半導体パッケージ
US9673093B2 (en) * 2013-08-06 2017-06-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of making wafer level chip scale package
US20150296617A1 (en) * 2014-04-09 2015-10-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Interposer frame with polymer matrix and methods of fabrication
TWI646639B (zh) * 2013-09-16 2019-01-01 Ｌｇ伊諾特股份有限公司 半導體封裝
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
KR102152865B1 (ko) * 2014-02-06 2020-09-07 엘지이노텍 주식회사 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US9401345B2 (en) * 2014-09-01 2016-07-26 Freescale Semiconductor, Inc. Semiconductor device package with organic interposer
WO2016043761A1 (en) 2014-09-18 2016-03-24 Intel Corporation Method of embedding wlcsp components in e-wlb and e-plb
JP2016535462A (ja) 2014-09-26 2016-11-10 インテル コーポレイション ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
KR102270283B1 (ko) * 2014-11-11 2021-06-29 엘지이노텍 주식회사 반도체 패키지
US9812337B2 (en) 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
US9754849B2 (en) 2014-12-23 2017-09-05 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages
TWI559488B (zh) * 2014-12-27 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
CN104505382A (zh) * 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种圆片级扇出PoP封装结构及其制造方法
CN104659004A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种PoP封装结构及其制造方法
CN104538375A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种扇出PoP封装结构及其制造方法
US20160240457A1 (en) * 2015-02-18 2016-08-18 Altera Corporation Integrated circuit packages with dual-sided stacking structure
US9768108B2 (en) 2015-02-20 2017-09-19 Qualcomm Incorporated Conductive post protection for integrated circuit packages
US20160009544A1 (en) * 2015-03-02 2016-01-14 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US9443813B1 (en) * 2015-03-05 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
US10276541B2 (en) * 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
CN106548973A (zh) * 2015-09-17 2017-03-29 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装方法
WO2017095094A2 (ko) * 2015-11-30 2017-06-08 하나마이크론(주) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지 및 그 제조 방법
TWI628757B (zh) * 2015-12-23 2018-07-01 力成科技股份有限公司 終極薄扇出型晶片封裝構造及其製造方法
US9589969B1 (en) * 2016-01-15 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method of the same
TW201729308A (zh) 2016-02-05 2017-08-16 力成科技股份有限公司 晶圓級封裝結構的製造方法
US9947552B2 (en) * 2016-04-29 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US10770795B2 (en) * 2016-05-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna device and method for manufacturing antenna device
WO2017222969A1 (en) 2016-06-20 2017-12-28 Butterfly Network, Inc. Electrical contact arrangement for microfabricated ultrasonic transducer
FR3053158B1 (fr) * 2016-06-22 2018-11-16 3D Plus Procede de fabrication collective de modules electroniques 3d configures pour fonctionner a plus d'1 ghz
US10083949B2 (en) 2016-07-29 2018-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Using metal-containing layer to reduce carrier shock in package formation
US10256219B2 (en) 2016-09-08 2019-04-09 Intel Corporation Forming embedded circuit elements in semiconductor package assembles and structures formed thereby
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure
US10381300B2 (en) * 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via
TWI765944B (zh) 2016-12-14 2022-06-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯驅動器
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US10879152B2 (en) 2016-12-14 2020-12-29 Intel Corporation Through mold via (TMV) using stacked modular mold rings
US10196261B2 (en) 2017-03-08 2019-02-05 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US10224254B2 (en) * 2017-04-26 2019-03-05 Powertech Technology Inc. Package process method including disposing a die within a recess of a one-piece material
US10512936B2 (en) 2017-06-21 2019-12-24 Butterfly Network, Inc. Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections
US10269589B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a release film as isolation film in package
US20190013214A1 (en) * 2017-07-10 2019-01-10 Powertech Technology Inc. Package structure and manufacturing method thereof
US10447274B2 (en) * 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11101209B2 (en) * 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
KR102327548B1 (ko) * 2017-10-17 2021-11-16 삼성전자주식회사 반도체 패키지
KR101942744B1 (ko) * 2017-11-03 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101973445B1 (ko) * 2017-11-07 2019-04-29 삼성전기주식회사 팬-아웃 센서 패키지 및 카메라 모듈
US20190164948A1 (en) * 2017-11-27 2019-05-30 Powertech Technology Inc. Package structure and manufacturing method thereof
KR101933424B1 (ko) * 2017-11-29 2018-12-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US20190181115A1 (en) * 2017-12-08 2019-06-13 Dialog Semiconductor (Uk) Limited Wafer Level Molded PPGA (Pad Post Grid Array) for Low Cost Package
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
TWI681528B (zh) * 2018-05-28 2020-01-01 力成科技股份有限公司 重佈線結構及其製造方法
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
KR20210009426A (ko) 2018-06-13 2021-01-26 인벤사스 본딩 테크놀로지스 인코포레이티드 패드로서의 ｔｓｖ
US11011494B2 (en) * 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
JP2020053655A (ja) * 2018-09-28 2020-04-02 キオクシア株式会社 半導体装置及び半導体装置の製造方法
KR102538181B1 (ko) 2018-10-24 2023-06-01 삼성전자주식회사 반도체 패키지
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
TWI703685B (zh) * 2018-11-21 2020-09-01 欣興電子股份有限公司 發光二極體封裝及其製作方法
CN111211116B (zh) * 2018-11-21 2022-03-01 欣兴电子股份有限公司 发光二极管封装及其制作方法
KR102530319B1 (ko) 2018-12-07 2023-05-09 삼성전자주식회사 전도성 필라를 갖는 반도체 패키지 및 그 제조 방법
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
KR20210011276A (ko) 2019-07-22 2021-02-01 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
DE102020106799A1 (de) * 2019-09-20 2021-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterbauelemente und verfahren zur herstellung
CN110993517A (zh) * 2019-12-13 2020-04-10 江苏中科智芯集成科技有限公司 一种芯片堆叠封装方法及封装结构
CN112992874B (zh) * 2019-12-17 2022-11-15 天芯互联科技有限公司 封装结构的制作方法及封装结构
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
US20220148993A1 (en) * 2020-11-11 2022-05-12 Nepes Co., Ltd. Semiconductor package and method for manufacturing the same
US11423526B2 (en) 2020-11-13 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Optical inspection of a wafer
US11798859B2 (en) 2021-05-11 2023-10-24 Advanced Semiconductor Engineering, Inc. Electronic device package and method of manufacturing the same
US11769712B2 (en) * 2021-05-28 2023-09-26 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN113594152B (zh) * 2021-07-12 2024-03-19 南京国博电子股份有限公司 一种大电流pmos管与驱动器三维集成模块
US11961808B2 (en) 2021-10-14 2024-04-16 Advanced Semiconductor Engineering, Inc. Electronic package structure with reinforcement element
US20230411333A1 (en) 2022-05-31 2023-12-21 Deca Technologies Usa, Inc. Molded direct contact interconnect structure without capture pads and method for the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US6987031B2 (en) * 2002-08-27 2006-01-17 Micron Technology, Inc. Multiple chip semiconductor package and method of fabricating same
KR20040026530A (ko) * 2002-09-25 2004-03-31 삼성전자주식회사 반도체 패키지 및 그를 이용한 적층 패키지
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US8133762B2 (en) * 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
JP2008218926A (ja) * 2007-03-07 2008-09-18 Spansion Llc 半導体装置及びその製造方法
US7863088B2 (en) * 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound
US7704796B2 (en) * 2008-06-04 2010-04-27 Stats Chippac, Ltd. Semiconductor device and method of forming recessed conductive vias in saw streets
US8021907B2 (en) * 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
US7955942B2 (en) * 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
US8390108B2 (en) * 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8299595B2 (en) * 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8619431B2 (en) * 2010-12-22 2013-12-31 ADL Engineering Inc. Three-dimensional system-in-package package-on-package structure
US8883561B2 (en) * 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US8779588B2 (en) 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US20140057394A1 (en) * 2012-08-24 2014-02-27 Stmicroelectronics Pte Ltd. Method for making a double-sided fanout semiconductor package with embedded surface mount devices, and product made
US9287245B2 (en) * 2012-11-07 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contoured package-on-package joint

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018191380A1 (en) * 2017-04-13 2018-10-18 Invensas Corporation Fan-out wafer level package with resist vias
US10593563B2 (en) 2017-04-13 2020-03-17 Invensas Corporation Fan-out wafer level package with resist vias
US10269773B1 (en) 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10971477B2 (en) 2017-09-29 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US11682655B2 (en) 2017-09-29 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
KR20190055703A (ko) * 2017-11-15 2019-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 방법
US10784203B2 (en) 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11502039B2 (en) 2017-11-15 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
WO2021042094A1 (en) * 2019-08-28 2021-03-04 Micron Technology, Inc. Stacked die package including wire bonding and direct chip attachment, and related methods, devices and apparatuses
US11081468B2 (en) 2019-08-28 2021-08-03 Micron Technology, Inc. Stacked die package including a first die coupled to a substrate through direct chip attachment and a second die coupled to the substrate through wire bonding and related methods, devices and apparatuses
US11705432B2 (en) 2019-08-28 2023-07-18 Micron Technology, Inc. Stacked die package including a first die coupled to a substrate through direct chip attachment and a second die coupled to the substrate through wire bonding, and related methods and devices

Also Published As

Publication number Publication date
US20160284677A1 (en) 2016-09-29
US20170271311A1 (en) 2017-09-21
KR20140086812A (ko) 2014-07-08
CN103915413A (zh) 2014-07-09
US10269778B2 (en) 2019-04-23
KR101738786B1 (ko) 2017-05-22
CN103915413B (zh) 2017-10-24
US9673181B2 (en) 2017-06-06
TW201426965A (zh) 2014-07-01
US9368438B2 (en) 2016-06-14
US20140183731A1 (en) 2014-07-03
TWI543332B (zh) 2016-07-21

Similar Documents

Publication Publication Date Title
KR101738786B1 (ko) 반도체 다이 패키지 형성 방법
KR101752592B1 (ko) 3차원 팬 아웃 패키징 메커니즘
US10079225B2 (en) Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US10128226B2 (en) Mechanisms for forming package structure
US10950514B2 (en) Packaged semiconductor devices and methods of packaging semiconductor devices
US10134706B2 (en) Warpage control of semiconductor die package
US9799620B2 (en) Warpage reduction and adhesion improvement of semiconductor die package
US20150364344A1 (en) Integrated Circuit Packages and Methods of Forming Same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant