KR20150128309A - 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품 - Google Patents

글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20150128309A
KR20150128309A KR1020140055474A KR20140055474A KR20150128309A KR 20150128309 A KR20150128309 A KR 20150128309A KR 1020140055474 A KR1020140055474 A KR 1020140055474A KR 20140055474 A KR20140055474 A KR 20140055474A KR 20150128309 A KR20150128309 A KR 20150128309A
Authority
KR
South Korea
Prior art keywords
mol
glass
group
oxide
external electrode
Prior art date
Application number
KR1020140055474A
Other languages
English (en)
Other versions
KR102107032B1 (ko
Inventor
강범석
강희상
김휘영
이창주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140055474A priority Critical patent/KR102107032B1/ko
Priority to JP2014146683A priority patent/JP6104853B2/ja
Publication of KR20150128309A publication Critical patent/KR20150128309A/ko
Application granted granted Critical
Publication of KR102107032B1 publication Critical patent/KR102107032B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C03C8/18Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions containing free metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14Conductive material dispersed in non-conductive inorganic material
    • H01B1/16Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Glass Compositions (AREA)
  • Ceramic Capacitors (AREA)
  • Conductive Materials (AREA)

Abstract

본 발명의 일 실시형태에 의하면 금속 분말; 및 글래스(glass);를 포함하며, 상기 글래스(glass)는, 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물 및 아연(Zn) 산화물을 포함하며, 상기 글래스의 전체 조성을 기준으로 상기 아연 산화물을 19 내지 31 mol%로 포함하는 외부전극용 페이스트를 제공할 수 있다.

Description

글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품{Glass composition, paste for external electrode including the same and multi-layer ceramic electronic part}
본 발명은 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품에 관한 것이다.
일반적으로 커패시터, 인턱터, 압전체 소자, 바리스터, 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다. 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 그 크기가 작으면서 용량이 큰 고용량 제품이 요구되고 있다.
이런 경우, 외부전극 층의 두께를 감소시킴으로써 전체 칩 사이즈는 동일하게 유지하면서 적층 세라믹 커패시터의 소형화 및 대용량화를 시도하고 있다.
일본 공개특허문헌 제 2008-130720호
본 발명은 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품을 제공하고자 한다.
본 발명의 일 실시형태에 의하면 금속 분말; 및 글래스(glass);를 포함하며, 상기 글래스(glass)는, 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물 및 아연(Zn) 산화물을 포함하며, 상기 글래스의 전체 조성을 기준으로 상기 아연 산화물을 19 내지 31 mol%로 포함하는 외부전극용 페이스트를 제공할 수 있다.
본 발명의 일 실시형태에 의하면 상기 글래스의 전체 조성을 기준으로, 상기 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 a, 상기 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 b, 상기 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 c, 상기 아연(Zn) 산화물의 몰비를 d라 하면, 상기 a, b, c 및 d는 25(mol%) ≤ a ≤ 60(mol%), 5(mol%) ≤ b ≤ 30(mol%), 2(mol%) ≤ c ≤ 15(mol%) 및 19(mol%) ≤ d ≤ 31(mol%)을 만족할 수 있다.
상기 금속 분말은 구리(Cu)를 포함할 수 있다.
상기 금속 분말과 상기 글래스의 부피비는 100 : 5 내지 100 : 20일 수 있다.
상기 글래스는 글래스 프릿트의 형태로 포함될 수 있다.
상기 글래스 프릿트의 평균 입자 크기는 0.5μm 내지 5μm일 수 있다.
본 발명의 다른 일 실시형태는 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물; 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물; 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물; 및 아연(Zn) 산화물;을 포함하며, 상기 아연 산화물은 19 내지 31 mol%로 포함된 글래스 조성물을 제공할 수 있다.
본 발명의 일 실시형태에 의하면 상기 글래스 조성물 전체 조성을 기준으로, 상기 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 a, 상기 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 b, 상기 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 c, 상기 아연(Zn) 산화물의 몰비를 d라 하면, 상기 a, b, c 및 d는 25(mol%) ≤ a ≤ 60(mol%), 5(mol%) ≤ b ≤ 30(mol%), 2(mol%) ≤ c ≤ 15(mol%) 및 19(mol%) ≤ d ≤ 31(mol%)를 만족할 수 있다.
본 발명의 또 다른 일 실시형태는 복수의 유전체층 및 복수의 내부전극을 포함하는 세라믹 본체; 및 상기 내부전극와 전기적으로 접속되도록 상기 세라믹 본체의 외부면에 형성되며 도전성 금속 및 글래스(glass)를 포함하는 외부전극; 을 포함하며, 상기 글래스는 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물 및 아연(Zn) 산화물을 포함하며, 상기 아연 산화물을 전체 글래스 조성 중 19 내지 31 mol%로 포함하는 적층 세라믹 전자부품을 제공할 수 있다.
상기 글래스의 전체 조성을 기준으로, 포함된 상기 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 a, 상기 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 b, 상기 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 c, 상기 아연(Zn) 산화물의 몰비를 d라 하면, 상기 a, b, c 및 d는 25(mol%) ≤ a ≤ 60(mol%), 5(mol%) ≤ b ≤ 30(mol%), 2(mol%) ≤ c ≤ 15(mol%) 및 19(mol%) ≤ d ≤ 31(mol%)를 만족할 수 있다.
본 발명은 접착력이 우수하고 적층 세라믹 전자부품의 신뢰성 및 등가직렬저항 특성을 개선하는 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 이를 적용한 적층 세라믹 전자부품을 제공하고자 한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 나타내는 사시도이다.
도 2는 도 1의 A-A'를 따라 절단한 단면도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한 명세서 전체에서, "상에" 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
본 발명의 일 실시형태에 따르면, 금속 분말; 및 글래스(glass)를 포함하며, 상기 글래스(glass)는 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물 및 아연(Zn) 산화물을 포함하며, 상기 글래스의 전체 조성을 기준으로 상기 아연 산화물을 19 내지 31 mol%로 포함하는 외부전극용 페이스트를 제공할 수 있다.
상기 금속 분말은 외부전극 제조에 사용될 수 있는 것이라면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 니켈(Ni), 은(Ag) 중 하나 이상을 포함할 수 있다.
상기 외부전극용 페이스트를 제조하기 위한 금속 분말의 함량은 본 발명의 실시를 위해 다양하게 정해질 수 있으며, 특별히 제한되지 않는다.
본 실시형태에 따른 외부전극용 페이스트는 적층 세라믹 전자부품의 외부전극의 형성에 사용될 수 있으며, 특히 외부전극용 페이스트 도포 후 페이스트를 소성하여 외부전극을 형성하는 소성 타입 외부전극의 형성에 사용될 수 있다.
일반적인 적층 세라믹 커패시터, 인덕터, 압전체, 바리스터 및 서미스터 등과 같은 전자부품들은 세라믹 재료로 이루어진 본체와 본체 내부에 형성된 금속 내부전극 및 상기 내부전극과 접촉되도록 세라믹 본체 표면에 형성된 외부전극 등으로 구성될 수 있다.
적층 세라믹 전자부품의 소형화, 대용량화를 위해 외부전극의 두께가 얇아지게 되는데, 얇은 외부전극 두께에서 정상적인 용량을 구현하기 위해서는 내부전극과 외부전극 간에 전기적 연결성이 충분히 확보되어야 하며, 세라믹 본체와 외부전극이 물리적으로 충분한 강도를 가지고 접합되어야 한다.
전자부품의 외부전극은 금속 분말 및 글래스를 포함하는 페이스트를 이용하여 형성될 수 있으며, 상기 글래스는 페이스트 도포 후 소성과정에서 연화되어 외부전극을 세라믹 소체에 단단히 접합시키고, 내부전극이 노출된 본체의 끝단을 밀봉하는 역할을 수행할 수 있다. 그러나 글래스의 종류나 첨가량에 따라 그 성능에 차이가 있으며, 외부전극용 페이스트에 포함된 글래스의 물성이 저하되는 경우, 다음과 같은 문제가 발생할 수 있다.
① 외부전극용 페이스트 도포 후 소성 과정 중 외부전극과 세라믹 본체 사이에 글래스가 존재하지 않는 영역의 발생으로 일정 수준 이상의 접합 강도가 구현되지 않음.
② 외부전극용 페이스트 도포 후 소성 과정에서 소성된 금속 분말 사이에 발생한 빈 공간을 글래스가 채우지 못하는 경우, 상기 공간을 통해 도금 공정 중 도금액이 침투하여 신뢰성을 저하시킬 수 있음.
③ 외부전극용 페이스트 도포 후 소성 과정에서 글래스에 기포 또는 기공이 형성될 경우, 일정 수준 이상의 치밀도 구현이 되지 않아 등가직렬저항(ESR)이 상승할 있음.
본 발명의 일 실시형태에 따르면 상술한 문제점을 개선한 글래스 조성물 및 상기 글래스 조성의 글래스를 포함하는 외부전극용 페이스트를 제공할 수 있다.
외부전극에 적용되는 글라스는 다양한 산화물들이 혼합된 조성인데, 본 발명의 일 실시형태에 따르면 상술한 문제점을 해결하기 위해 글래스에 포함된 상기 산화물들의 종류나 조성비를 조절한다.
본 발명의 일 실시형태에 따른 외부전극용 페이스트에 포함된 글래스는 본 발명의 다른 일 실시형태에 따른 글래스 조성물과 동일한 조성으로 형성될 수 있다.
본 발명의 일 실시형태에 따르면 외부전극용 페이스트에 포함된 글래스는 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물 및 아연(Zn) 산화물을 포함할 수 있다.
상기 글래스(glass)는 a(Si, B)-b(Li, K, Ba)-c(V, Mn)-d(Zn)을 포함할 수 있으며, 상기 (Si, B)는 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 상기 (Li, K, Ba)는 리튬(Li), 칼륨(K) 및 바륨(Ba)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 상기 (V, Mn)은 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 상기 (Zn)은 아연(Zn) 산화물을 의미할 수 있다.
상기 글래스 조성물 전체 조성을 기준으로, 상기 a는 상기 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰 비, 상기 b는 상기 리튬(Li), 칼륨(K) 및 바륨(Ba)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비, 상기 c는 상기 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비, 상기 d는 상기 아연(Zn) 산화물의 몰비를 의미할 수 있다.
상기 글래스 조성물 전체 조성을 기준으로, 상기 아연(Zn) 산화물의 몰비는 19mol% 내지 31mol%일 수 있다. 즉, 19(mol%) ≤ d ≤ 31(mol%)를 만족할 수 있다. 상기 아연(Zn) 산화물이 19mol% 내지 31mol%로 포함되는 경우 치밀도 개선으로 신뢰성 및 등가직렬저항(ESR) 특성이 개선되며, 균일한 글래스 조성을 갖는 글래스 조성물을 얻을 수 있다.
상기 아연 산화물은 ZnO를 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 글래스는 아연 산화물을 19 내지 31 mol%로 포함함으로써 외부전극의 치밀도, 내식성, 기밀성 및 접착력을 향상시킬 수 있다. 상기 글래스가 아연 산화물을 19 내지 31 mol%로 포함함으로써 금속 모재에 대한 글래스의 젖음성(wettability)을 증가시켜 외부전극 페이스트 내에 존재하는 기공(pore)을 외부전극용 페이스트 밖으로 밀어냄으로써 치밀도 구현에 유리한 효과를 나타낼 수 있다.
아연 산화물이 19 mol% 미만으로 포함되는 경우 아연 산화물의 함량 부족으로 인해 치밀도가 일정 수준이상으로 구현되지 않으며, 이로 인해 신뢰성 및 등가직렬저항(ESR) 개선의 효과가 크게 나타나지 않을 수 있다. 또한, 아연 산화물이 31 mol%를 초과하여 포함되는 경우 과량의 아연 산화물로 인해 상 분리 현상이 발생하여 글래스 조성의 국부적 불균일을 발생시키며, 이로 인해 일정 수준이상의 접합 강도가 구현되지 않을 수 있다.
본 발명의 일 실시형태에 따르면 상기 a, b, c 및 d 는 25(mol%) ≤ a ≤ 60(mol%), 5(mol%) ≤ b ≤ 30(mol%), 2(mol%) ≤ c ≤ 15(mol%) 및 19(mol%) ≤ d ≤ 31(mol%)를 만족할 수 있다.
즉, 상기 글래스 조성물 전체 조성을 기준으로, 상기 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰 비는 25mol% 내지 60mol%, 상기 리튬(Li), 칼륨(K) 및 바륨(Ba)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비는 5mol% 내지 30mol%, 상기 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비는 2mol% 내지 15mol% 및 상기 아연(Zn) 산화물의 몰비는 19mol% 내지 31mol% 일 수 있다.
본 발명의 일 실시형태에 따라, 상기 a, b, c 및 d가 25(mol%) ≤ a ≤ 60(mol%), 5(mol%) ≤ b ≤ 30(mol%), 2(mol%) ≤ c ≤ 15(mol%) 및 19(mol%) ≤ d ≤ 31(mol%)를 만족하는 경우, 금속 입자에 대한 젖음성이 높아 치밀도 구현에 유리하며, 소성 과정 중 고르게 융착되어 외부전극을 세라믹 소체에 단단히 접합시킬 수 있으며, 외부전극이 형성된 세라믹 본체 단면의 기밀 봉지(hermetic sealing)가 가능한 글래스 조성물 및 상기 조성의 글래스를 포함하는 외부전극용 페이스트를 제공할 수 있다.
본 발명의 일 실시형태에 따르면 상기 a, b, c 및 d의 합 a+b+c+d=100(mol%)을 만족할 수 있다.
본 발명의 일 실시형태에 의하면 외부전극용 페이스트에 포함된 글래스의 성능을 강화함으로써, 외부전극 형성 시 높은 치밀도를 구현하여 도금액에 대한 내식성이 높고, 세라믹 본체 단면의 기밀봉지가 가능하며, 접착력이 향상되어 등가직렬저항(ESR) 특성이 우수한 외부전극용 페이스트를 제공할 수 있다.
본 발명의 일 실시형태에 의하면, 글래스 내에서 망목 형성물(network former)로 기능하는 상기 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물은 전체 글래스 조성을 기준으로 25 내지 60 mol%로 포함되는 것이 바람직하다.
상기 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물이 25 mol% 미만으로 포함되는 경우 글래스 상의 안정성이 떨어져 실투현상이 발생할 수 있으며, 60 mol%를 초과하여 포함되는 경우 글래스가 액상을 형성하는 온도가 높아져 전극 소성 온도에서 적절한 액상을 구현하지 못하는 문제가 발생할 수 있다.
상기 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물은 SiO2 및 B2O3 중 하나 이상을 포함할 수 있다.
상기 리튬(Li), 칼륨(K) 및 바륨(Ba)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물은 전체 글래스 조성을 기준으로 5 내지 30 mol%로 포함되는 것이 바람직하다. 상기 리튬(Li), 칼륨(K) 및 바륨(Ba)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물이 5 mol% 미만으로 포함되는 경우, 글래스 구성 성분 중 모디파이어(modifier)가 부족하여 글래스의 젖음 온도(Twet)에 대한 연화 온도(Ts)의 비인 Ts/Twet이 상승할 수 있으며, 30 mol%를 초과하여 포함되는 경우 글래스의 내산성이 저하되서 도금액에 쉽게 침식되는 문제가 발생할 수 있다.
상기 젖음 온도(Twet)는 기판 위에 글래스 파우더로 제작한 펠렛(Pellet)을 승온하여 연화한 후 기판과 이루는 각(angle)이 90°를 이루게 되는 온도를 의미한다.
상기 리튬(Li), 칼륨(K) 및 바륨(Ba)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물은 Li2O, K2O 및 BaO 중 하나 이상을 포함할 수 있다.
상기 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물은 전체 글래스 조성을 기준으로 2 내지 15 mol%로 포함되는 것이 바람직하다. 상기 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물이 2 mol% 미만으로 포함되는 경우 글래스의 고온유동성이 향상되는 효과가 나타나기 어려우며, 15 mol%를 초과하여 포함되는 경우 글래스 상의 안정성 저하로 인해 실투 현상이 발생할 수 있다.
상기 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물은 V2O5, MnO2 중 하나 이상을 포함할 수 있다.
상기와 같이, 본 발명의 일 실시형태에 따른 외부전극용 페이스트는 상술한 조성의 글래스를 포함함으로써, 소성과정 중 세라믹 본체와 외부전극의 계면에서 고르게 융착되어 외부전극을 세라믹 본체에 단단히 접합시켜 줄 수 있으며, 내부전극이 노출된 세라믹 본체 단면의 밀폐봉착(Hermetic sealing)에도 효과적인 특성을 나타낼 수 있다. 또한 본 발명의 일 실시형태에 따른 글래스는 상기 글래스를 포함한 외부전극용 페이스트의 소성과정에서 금속 분말로 형성된 금속 모재와 글래스 사이의 젖음성(wettability)를 증가시켜, 잔존하는 기포 또는 기공을 외부전극용 페이스트의 계면 밖으로 효율적으로 밀어냄으로써 치밀도 구현에 유리한 효과를 나타낼 수 있다. 이로 인해 외부전극 상에 도금층 형성 시 발생할 수 있는 도금액 침투에 의한 신뢰성 저하를 방지할 수 있다.
또한 본 발명의 일 실시형태에 의한 글래스 적용 시 외부전극의 치밀도 향상으로 전류(전자)가 이동할 수 있는 경로의 면적이 증가하여 등가직렬저항(ESR)을 저감할 수 있는 효과가 있다.
본 발명의 일 실시형태에 따른 외부전극용 페이스트에 포함된 글래스는 글래스 프릿트의 형태로 포함될 수 있으며, 금속 분말 특히 구리(Cu)와의 젖음성이 우수하면서도 도금액에 대한 내식성 강화의 효과를 동시에 얻기 위해 적절한 크기로 조절될 수 있다.
예를 들어, 상기 글래스 프릿트의 평균 입자 크기는 0.5μm 내지 5μm일 수 있다.
또한, 본 발명의 일 실시형태에 따른 외부전극용 페이스트에 포함된 상기 글래스의 함량은 본 발명의 목적에 따라 다양하게 적용될 수 있으며, 예를 들어, 상기 금속 분말 부피를 100으로 할 때 5 내지 20의 부피비율로 포함될 수 있다. 즉, 금속 분말과 상기 글래스의 부피비는 100 :5 내지 100 :20 일 수 있다.
상기 글래스의 함량이 100 : 5 미만일 경우에는 도금액의 침투를 막아 칩 신뢰성을 향상시키는 효과가 미비하고, 100 :20을 초과할 경우 글래스 용융 시 상 분리가 발생할 수 있어 문제가 된다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 나타내는 사시도이고, 도 2는 도 1의 A-A'를 따라 절단한 단면도이다.
본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 세라믹 본체(110); 상기 세라믹 본체(110) 내부에 형성된 내부전극(121, 122), 상기 내부전극과 전기적으로 연결된 외부전극(130)을 포함한다.
상기 세라믹 본체(110)는 복수의 유전체층(111)을 적층한 후에 소결시킨 것으로, 인접하는 유전체층끼리는 경계를 확인할 수 없을 정도로 일체화되어 있다.
상기 유전체층(111)은 높은 유전율을 갖는 세라믹 재료로 이루어질 수 있고, 이에 제한되는 것은 아니며, 예를 들면, 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.
상기 내부전극(121, 122)은 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 상기 제1 및 제2 내부전극은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 유전체층(111) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성된 것으로, 소결에 의하여 일 유전체 층을 사이에 두고, 상기 세라믹 본체 내부에 형성될 수 있다.
상기 제1 및 제2 내부전극(121, 122)은 유전체층을 사이에 두고 대향 배치되어 유전체층에 의해 서로 전기적으로 절연될 수 있다.
상기 내부전극(121, 122)의 일단은 서로 교대로 상기 세라믹 본체의 양 단면으로 노출될 수 있다. 상기 세라믹 본체의 단면으로 노출되는 내부전극(121, 122)의 일단은 외부전극(130)과 각각 전기적으로 연결될 수 있다.
상기 외부전극은 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극(131) 및 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극(132)을 포함할 수 있다.
상기 외부전극(131, 132)에 소정의 전압을 인가하면 서로 대향하는 내부전극(121, 122) 사이에는 전하가 축적되고, 적층 세라믹 전자부품의 정전용량은 내부전극(121, 122)의 면적의 크기에 비례한다.
상기 내부전극(121, 122)은 도전성 금속으로 형성되며, 상기 도전성 금속은 특별히 제한되지 않으며, 예를 들면, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 또는 구리(Cu) 등이 있고, 이들을 단독 또는 2종 이상 혼합하여 사용할 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 상술한 본 발명의 일 실시형태에 따른 외부전극용 페이스트의 소성에 의하여 형성된 것으로, 상기 페이스트의 조성 및 함량은 상술한 바와 같다. 즉, 상기 제1 및 제2 외부전극(131, 132)은 상술한 일 실시형태에 따른 외부전극용 페이스트를 내부전극이 노출된 세라믹 본체의 외부면에 도포한 다음 상기 페이스트를 소성하여 형성할 수 있으며, 금속 분말의 소성으로 형성된 금속 모재와 상술한 조성의 글래스를 포함할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 상기와 같이 내식성 및 젖음성이 우수한 글래스 조성물 및 이를 포함하는 외부전극용 페이스트에 의해 형성된 외부전극을 포함하므로, 도금액에 대한 내식성이 높고, 세라믹 본체 단면의 기밀봉지가 가능하여 신뢰성이 우수하며, 접착력이 높아 등가직렬저항(ESR) 특성이 개선될 수 있다.
실험 예
본 실험 예에서는 하기 표 1에 따라 각 성분을 조성비에 맞게 칭량하여 전기로(electric furnace)를 이용해 용융한 후 글래스를 0.5μm 내지 5μm의 크기를 갖는 글래스 프리트로 가공하였다. 상기와 같이 제조한 각 글래스 프릿트와 구리(Cu) 분말을 혼합하여 외부전극용 페이스트를 제조하였으며, 상기 외부전극용 페이스트는 구리 분말 100 부피부에 대하여 글래스 프릿트를 약 10부피부로 포함하며, 상기 구리분말의 평균 입경은 약 0.5μm 이었다.
다음으로, 상기 외부전극용 페이스트를 적층 세라믹 전자부품 형성을 위한 세라믹 본체에 도포한 후 소성하여 적층 세라믹 전자부품의 외부전극을 형성하였다.
상기 세라믹 본체는 하기와 같이 제적되었다.
티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film) 상에 도포 및 건조하여 약 1μm의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련한다.
다음으로, 상기 세라믹 그린 시트 상에 스크린 인쇄 공정으로 니켈을 포함하는 내부 전극용 도전성 페이스트를 도포하여 내부전극 패턴을 형성한다.
내부전극 패턴이 형성된 상기 세라믹 그린 시트를 적층한 적층체를 등압 압축성형(isostatic pressing) 하였다. 압착이 완료된 세라믹 적층체를 내부전극 패턴의 일단이 절단면을 통해 번갈아 노출되도록 개별 칩의 형태로 절단하였고, 절단된 칩은 탈바인더를 진행하였다.
이후, 내부전극이 산화되지 않도록 Ni/NiO 평형 산소분압보다 낮은 산소분압 하 환원분위기에서 소성하여 세라믹 본체를 형성하였다. 소성 후 세라믹 본체의 사이즈는 길이×폭×두께(L×W×T)은 약 0.6mm×0.3mm×0.3mm(L×W, 0603사이즈)이었다.
다음으로, 상술한 바와 같이 제조된 상기 외부전극용 페이스트를 상기 세라믹 본체에 도포한 다음 약 770℃에서 약 70분 동안 소성하여 외부전극을 형성하여 표 1의 조성으로 형성된 글래스를 포함하는 외부전극의 특성 및 적층 세라믹 커패시터의 특성을 평가하였다. 또한 도금액 침투에 대한 신뢰성 저하 및 등가직렬저항를 평가하기위해 상기 외부전극 상에 니켈(Ni) 도금층 형성 후 주석(Sn) 도금층을 형성하였다.
접합강도는 테이프테스트 방법으로 평가하였으며, 테이프를 부착하고 때어내는 작업을 10회 반복한 후 전극 형상이 온전하지 못한 경우 목표 스펙에서 벗어나는 것(spet-out)으로 판정하였다.
또한 신뢰성은 온도 약 85℃, 상대습도 약 85%의 조건에서 적층 세라믹 전자부품에 정격전압의 약 1.5배의 전압을 인가하여 6시간 가량 유지하였을 때, 절연저항이 급격히 감소하여 초기 절연저항 값의 1/10 이하가 되는 경우를 목표 스펙에서 벗어나는 것(spet-out)으로 판정하였다.
등가직렬저항(ESR)은 ESR 측정기를 이용하여 평가하였으며, 등가직렬저항이 70mΩ 이상인 경우를 목표 스펙에서 벗어나는 것(spet-out)으로 판정하였다.
샘플
(Si, B) (Li, K, Ba) (Zn) (V, Mn) 접착강도
신뢰성
ESR 특성
최종판정
B2O3 SiO2 Li2O K2O BaO ZnO V2O5 MnO2
1* 35 30 20 15 - - - - 100
2* 20 30 15 10 10 - 5 10 100 × ×
3* 20 30 15 5 5 - 15 10 100 × ×
4* 40 30 18 10 - - 1 1 100 × ×
5* 25 25 15 5 5 15 5 5 100 × ×
6* 24 25 15 5 5 16 5 5 100 × ×
7* 24 24 15 5 5 17 7 3 100
8* 23 24 15 5 5 18 7 3 100
9 23 23 15 5 5 19 7 3 100
10 22 23 15 5 5 20 7 3 100
11 14 14 15 10 15 22 7 3 100
12 25 25 5 5 5 24 4 7 100
13 15 15 5 10 15 26 7 7 100
14 15 15 5 10 15 28 5 7 100
15 10 10 5 10 15 29 10 4 100
16 25 25 5 5 5 30 3 2 100
17 25 25 5 5 5 31 3 1 100
18* 25 25 5 5 5 32 2 1 100
19* 25 25 5 5 5 33 1 1 100 × ×
20* 35 25 20 10 - - 5 5 100
21* 10 10 20 10 10 30 5 5 100 × × ×
22* 20 20 10 10 - 10 15 15 100 × × ×
*는 비교 예
각 조성의 단위 : mol%
접합강도 평가 기준
○ : 우수 (200개 시료에 대하여 외부전극 소성 후 접착강도 spet-out인 시료가 0개인 경우)
△ : 보통 (200개 시료에 대하여 외부전극 소성 후 접착강도 spet-out인 시료가 1~5개인 경우)
× : 불량 (200개 시료에 대하여 외부전극 소성 후 접착강도 spet-out인 시료가 5개 이상인 경우)
신뢰성 평가 기준
○ : 우수 (200개 시료에 대하여 도금층 형성 후 신뢰성 spet-out인 시료가 0개인 경우)
△ : 보통 (200개 시료에 대하여 도금층 형성 후 신뢰성 spet-out인 시료가 1~5개인 경우)
× : 불량 (200개 시료에 대하여 도금층 형성 후 신뢰성 spet-out인 시료가 5개 이상인 경우)
ESR 특성 평가 기준
○ : 우수 (200개 시료에 대하여 도금층 형성 후 등가직렬저항(ESR) spet-out인 시료가 0개인 경우)
△ : 보통 (200개 시료에 대하여 도금층 형성 후 등가직렬저항(ESR) spet-out인 시료가 1~5개인 경우)
× : 불량 (200개 시료에 대하여 도금층 형성 후 등가직렬저항(ESR) spet-out인 시료가 5개 이상인 경우)
이하에서 [표 1]의 글래스의 조성은 a(Si, B)-b(Li, K, Ba)-c(V, Mn)-d(Zn)로 표시하여 설명하도록 한다.
상술한 바와 같이 (Si, B)는 실리콘 및 바륨 산화물 중 하나 이상, (Li, K, Ba)는 리튬, 칼류 및 바륨 산화물 중 하나 이상, (V, Mn)는 바나듐 및 망간 산화물 중 하나 이상, (Zn)은 아연 산화물 중 하나 이상을 의미하며, a, b, c, d 는 이들 각각의 몰비(mol%)를 의미한다.
[표 1]의 샘플 1은 비교예의 산화물계 글래스의 조성을 나타내는 것으로 샘플 1의 조성의 글래스를 함유하는 통상의 외부전극용 페이스트의 적용 사례이다. 샘플 1의 글래스를 적용한 경우 접합강도, 신뢰성, ESR은 모두 보통 수준이며, 특히, 신뢰성에서 간간히 spet-out되는 경우가 발생하여 외부전극 페이스트용으로 사용하기에 불안정한 면이 존재한다.
샘플 2는 (Li, K, Ba)와 (Zn)의 함량, 즉 b및 d가 본 발명의 일 실시형태에 따른 범위를 벗어나고, 샘플 3은 (V, Mn) 및 (Zn)의 함량, 즉 c 및 d가 본 발명의 일 실시형태에 따른 범위를 벗어난다. 샘플 2 및 3의 경우 접합강도는 구현되지만 치밀도가 구현되지 않아 신뢰성 및 ESR 증가의 문제가 발생하였다.
샘플 4는 (Si, B) 및 (Zn) 함량, 즉 a, d가 본 발명의 일 실시형태에 따른 범위를 벗어나는 경우로서, 샘플 1과 유사한 수준의 치밀도를 나타내었지만 ESR이 높아 외부전극용 페이스트로 사용하기에 부적합한 것으로 판정되었다.
샘플 5 내지 8의 경우 (Zn) 함량, 즉 d가 본 발명의 일 실시형태에 따른 범위를 벗어나는 경우로서, 아연 산화물의 함량이 적어 치밀도가 목표치 만큼 구현되지 않았으며, 인로인해 신뢰성 및 ESR 특성의 저하가 나타났다.
또한 샘플 9 내지 17은 본 발명의 실시 예에 해당하는 것으로 25(mol%) ≤ a ≤ 60(mol%), 5(mol%) ≤ b ≤ 30(mol%), 2(mol%) ≤ c ≤ 15(mol%) 및 19(mol%) ≤ d ≤ 31(mol%)를 만족하는 경우이다. 샘플 9 내지 17의 경우 미세구조 분석 결과 치밀도가 매우 높은 수준으로 나타났으며 이로 인해 접착강도, 신뢰성 및 ESR 특성이 우수해 외부전극 페이스트로 사용 시 적층 세라믹 전자부품의 성능을 개선할 수 있는 것으로 확인되었다.
샘플 18 및 19의 경우 (Zn)의 함량, 즉 d가 본 발명의 일 실시형태에 따른 범위를 벗어나는 경우로서, 아연 산화물의 함량 과다로 상분리 현상이 발생하여 글래스 조성의 국부적 불균일을 발생시켜 접착강도가 구현되지 않는 문제가 발생하였다.
샘플 20의 경우 (Zn)의 함량, 즉 d가 본 발명의 일 실시형태에 따른 범위를 벗어나는 경우로서, 샘플 1과 유사한 수준의 접착강도, 신뢰성 및 ESR 특성을 나타내어 외부전극용 페이스트로 사용 시 적층 세라믹 전자부품의 성능 개선이 어려운 것을 확인할 수 있다.
샘플 21의 경우 (Li, K, Ba)의 함량, 즉 b가 본 발명의 일 실시형태에 따른 범위를 벗어나는 경우로서, Ts(발명 신고서에 Ts로 기재되어 있는데, 이것이 의미하는 바를 설명해주시길 요청드립니다.) 및 젖음온도(Twet)가 낮아 전소 구간에서 금속 분말의 액상 소결을 보조하는 역할을 하지 못하고 액상의 글래스가 과량 형성되어 물질이동 경로를 증가시키는 부효과를 나타내었다. 이로 인해 접착강도 및 신뢰성이 저하되는 문제를 동반하는 것을 확인할 수 있다.
샘플 22의 경우, (V, Mn)의 함량, 즉 c가 본 발명의 일 실시형태에 따른 범위를 벗어나는 경우로서, 글래스가 반응층을 과량 형성하여 세라믹 본체의 강도가 취약해져 접착강도 및 신뢰성에 나쁜 영향을 미치는 것을 확인할 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 : 적층 세라믹 전자부품
110 : 세라믹 본체
111 : 유전체층
121, 122 : 내부전극
130 : 외부전극

Claims (10)

  1. 금속 분말; 및 글래스(glass);를 포함하며,
    상기 글래스(glass)는,
    규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물,
    리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물,
    바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물 및
    아연(Zn) 산화물을 포함하며,
    상기 글래스의 전체 조성을 기준으로 상기 아연 산화물을 19 내지 31 mol%로 포함하는 외부전극용 페이스트.
  2. 제1항에 있어서,
    상기 글래스의 전체 조성을 기준으로, 상기 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 a, 상기 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 b, 상기 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 c, 상기 아연(Zn) 산화물의 몰비를 d라 하면, 상기 a, b, c 및 d는
    25(mol%) ≤ a ≤ 60(mol%),
    5(mol%) ≤ b ≤ 30(mol%),
    2(mol%) ≤ c ≤ 15(mol%) 및
    19(mol%) ≤ d ≤ 31(mol%)
    을 만족하는 외부전극용 페이스트.
  3. 제1항에 있어서,
    상기 금속 분말은 구리(Cu)를 포함하는 외부전극용 페이스트.
  4. 제1항에 있어서,
    상기 금속 분말과 상기 글래스의 부피비는 100 : 5 내지 100 : 20인 외부전극용 페이스트.
  5. 제1항에 있어서,
    상기 글래스는 글래스 프릿트의 형태로 포함되는 외부전극용 페이스트.
  6. 제5항에 있어서,
    상기 글래스 프릿트의 평균 입자 크기는 0.5μm 내지 5μm인 외부전극용 페이스트.
  7. 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물;
    리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물;
    바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물; 및
    아연(Zn) 산화물;을 포함하며,
    상기 아연 산화물은 19 내지 31 mol%로 포함된 글래스 조성물.
  8. 제7항에 있어서,
    상기 글래스 조성물 전체 조성을 기준으로, 상기 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 a, 상기 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 b, 상기 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 c, 상기 아연(Zn) 산화물의 몰비를 d라 하면, 상기 a, b, c 및 d는
    25(mol%) ≤ a ≤ 60(mol%),
    5(mol%) ≤ b ≤ 30(mol%),
    2(mol%) ≤ c ≤ 15(mol%) 및
    19(mol%) ≤ d ≤ 31(mol%)
    를 만족하는 글래스 조성물.
  9. 복수의 유전체층 및 복수의 내부전극을 포함하는 세라믹 본체; 및
    상기 내부전극와 전기적으로 접속되도록 상기 세라믹 본체의 외부면에 형성되며 금속 모재 및 글래스(glass)를 포함하는 외부전극; 을 포함하며,
    상기 글래스는 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물, 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물 및 아연(Zn) 산화물을 포함하며, 상기 아연 산화물을 전체 글래스 조성 중 19 내지 31 mol%로 포함하는 적층 세라믹 전자부품.
  10. 제9항에 있어서,
    상기 글래스의 전체 조성을 기준으로, 포함된 상기 규소(Si) 및 붕소(B)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 a, 상기 리튬(Li), 칼륨(K) 및 바륨(Ba)로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 b, 상기 바나듐(V) 및 망간(Mn)으로 이루어진 군에서 선택된 어느 하나 이상의 산화물의 몰비를 c, 상기 아연(Zn) 산화물의 몰비를 d라 하면, 상기 a, b, c 및 d는
    25(mol%) ≤ a ≤ 60(mol%),
    5(mol%) ≤ b ≤ 30(mol%),
    2(mol%) ≤ c ≤ 15(mol%) 및
    19(mol%) ≤ d ≤ 31(mol%)
    를 만족하는 적층 세라믹 전자부품.
KR1020140055474A 2014-05-09 2014-05-09 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품 KR102107032B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140055474A KR102107032B1 (ko) 2014-05-09 2014-05-09 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품
JP2014146683A JP6104853B2 (ja) 2014-05-09 2014-07-17 ガラス組成物、それを含有する外部電極用ペースト、及び積層セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140055474A KR102107032B1 (ko) 2014-05-09 2014-05-09 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20150128309A true KR20150128309A (ko) 2015-11-18
KR102107032B1 KR102107032B1 (ko) 2020-05-07

Family

ID=54752794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140055474A KR102107032B1 (ko) 2014-05-09 2014-05-09 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품

Country Status (2)

Country Link
JP (1) JP6104853B2 (ko)
KR (1) KR102107032B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170099544A (ko) 2016-02-24 2017-09-01 삼성전기주식회사 전자부품 및 그의 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102018309B1 (ko) * 2017-10-31 2019-09-04 삼성전기주식회사 커패시터 부품 및 이의 제조 방법
JP6702296B2 (ja) * 2017-12-08 2020-06-03 株式会社村田製作所 電子部品
JP6954130B2 (ja) * 2018-01-11 2021-10-27 Agc株式会社 ガラス、ガラス粉末、導電ペーストおよび太陽電池
JP7117256B2 (ja) * 2019-02-22 2022-08-12 日本山村硝子株式会社 ガラス組成物
JP7424340B2 (ja) 2021-04-02 2024-01-30 株式会社村田製作所 導電性ペースト、積層セラミックコンデンサの製造方法、積層セラミックコンデンサ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100526A (ja) * 2000-09-25 2002-04-05 Shoei Chem Ind Co 積層セラミック部品端子電極用導体ペースト
JP2003246644A (ja) * 2001-12-21 2003-09-02 Shoei Chem Ind Co ガラスおよびこれを用いた導体ペースト
KR20050048855A (ko) * 2003-11-20 2005-05-25 삼성전기주식회사 글라스 프릿트와 그 제조방법, 이를 이용하는 외부전극용페이스트 조성물 및 적층세라믹 커패시터
JP2008130720A (ja) 2006-11-20 2008-06-05 Tdk Corp 電極形成用組成物及びこれを用いた電子部品
JP2013232609A (ja) * 2012-05-02 2013-11-14 Noritake Co Ltd 太陽電池用導電性ペースト組成物
WO2014050703A1 (ja) * 2012-09-26 2014-04-03 株式会社村田製作所 導電性ペースト及び太陽電池

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100526A (ja) * 2000-09-25 2002-04-05 Shoei Chem Ind Co 積層セラミック部品端子電極用導体ペースト
JP2003246644A (ja) * 2001-12-21 2003-09-02 Shoei Chem Ind Co ガラスおよびこれを用いた導体ペースト
KR20050048855A (ko) * 2003-11-20 2005-05-25 삼성전기주식회사 글라스 프릿트와 그 제조방법, 이를 이용하는 외부전극용페이스트 조성물 및 적층세라믹 커패시터
JP2008130720A (ja) 2006-11-20 2008-06-05 Tdk Corp 電極形成用組成物及びこれを用いた電子部品
JP2013232609A (ja) * 2012-05-02 2013-11-14 Noritake Co Ltd 太陽電池用導電性ペースト組成物
WO2014050703A1 (ja) * 2012-09-26 2014-04-03 株式会社村田製作所 導電性ペースト及び太陽電池

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170099544A (ko) 2016-02-24 2017-09-01 삼성전기주식회사 전자부품 및 그의 제조방법
US10305018B2 (en) 2016-02-24 2019-05-28 Samsung Electro-Mechanics Co, Ltd. Manufacturing method of electronic component
US11031185B2 (en) 2016-02-24 2021-06-08 Samsung Electro-Mechanics Co., Ltd. Electronic component

Also Published As

Publication number Publication date
KR102107032B1 (ko) 2020-05-07
JP6104853B2 (ja) 2017-03-29
JP2015216091A (ja) 2015-12-03

Similar Documents

Publication Publication Date Title
KR102107032B1 (ko) 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품
JP4744609B2 (ja) セラミック部品要素、セラミック部品及びその製造方法
US9328014B2 (en) Ceramic electronic component and glass paste
KR101952843B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
US20050276001A1 (en) Multilayer chip varistor
KR101547677B1 (ko) 세라믹 전자부품
KR101771742B1 (ko) 적층 세라믹 전자부품
JP2013179269A (ja) セラミック電子部品及びその製造方法
US9466424B2 (en) Paste for external electrode, multilayer ceramic electronic component, and method of manufacturing the same
KR101558025B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US11031185B2 (en) Electronic component
CN110620012A (zh) 多层陶瓷电子组件以及用于多层陶瓷电子组件的安装的板
KR20140112881A (ko) 외부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
KR101594055B1 (ko) 세라믹 전자부품 및 그 제조방법
JP2012079864A (ja) セラミック電子部品
KR20160042609A (ko) 적층 세라믹 커패시터
JPH11340090A (ja) 粒界絶縁型積層セラミックコンデンサの製造方法
KR20130027784A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
JP2007005500A (ja) 酸化亜鉛積層型バリスタ及びその製造方法
JP2021015925A (ja) 積層セラミックコンデンサ
JP2003151805A (ja) チップ型電子部品およびその製造方法
KR20190019117A (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
JP2001135501A (ja) チップ型サーミスタ
US20230207205A1 (en) Multilayer electronic component
JP5585361B2 (ja) セラミック電子部品

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant