KR20150117732A - Test handler, pushing device and test tray for testhandler, interface board for tester - Google Patents
Test handler, pushing device and test tray for testhandler, interface board for tester Download PDFInfo
- Publication number
- KR20150117732A KR20150117732A KR1020140042815A KR20140042815A KR20150117732A KR 20150117732 A KR20150117732 A KR 20150117732A KR 1020140042815 A KR1020140042815 A KR 1020140042815A KR 20140042815 A KR20140042815 A KR 20140042815A KR 20150117732 A KR20150117732 A KR 20150117732A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- semiconductor element
- interface board
- terminal
- semiconductor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 반도체소자의 테스트에 사용되는 테스트핸들러, 테스트핸들러의 부속품인 푸싱장치와 테스트트레이, 테스터의 인터페이스보드에 관한 것이다.
The present invention relates to a test handler used for testing semiconductor devices, a pushing device which is an accessory of a test handler, a test tray, and an interface board of a tester.
테스트핸들러는 제조된 반도체소자를 테스터에 전기적으로 연결시킨다. 그리고 테스트핸들러는 반도체소자들을 테스트 결과에 따라 분류한다. 테스트핸들러는 대한민국 특허공개 2012-0106320호(이하 '제1 인용문헌'이라 함) 등에서 참조할 수 있다. The test handler electrically connects the fabricated semiconductor device to the tester. The test handler then classifies the semiconductor devices according to the test results. The test handler can be referred to in Korean Patent Publication No. 2012-0106320 (hereinafter referred to as "the first document").
반도체소자를 테스터에 전기적으로 연결시키기 위해, 테스트핸들러는 테스트트레이와 푸싱장치를 구비한다.In order to electrically connect the semiconductor device to the tester, the test handler has a test tray and a pushing device.
테스트트레이는 반도체소자들을 실을 수 있다. 반도체소자는 테스트트레이에 구비된 인서트에 안착된다. 대한민국 특허공개 10-2011-0011462호(이하 '제2 인용문헌'이라 함)에서와 같이, 인서트는 안착된 반도체소자를 유지하기 위한 래치장치를 가진다. 래치장치는 유지레버(제2 인용문헌에는 '래치부재'로 명명됨)와 탄성부재(제2 인용문헌에는 '복원스프링'으로 명명됨)로 구성된다. 유지레버는 정역회전에 의해 반도체소자를 유지하거나 유지를 해제한다. 탄성부재는 유지레버가 반도체소자를 유지시키도록 하는 정방향으로 탄성력을 가한다. 참고로 유지레버가 반도체소자의 유지를 해제할 경우에는, 별도의 개방장치에 의해 유지레버에 역방향으로 외력이 가해진다.The test tray may hold semiconductor elements. The semiconductor device is seated in an insert provided in the test tray. As in Korean Patent Publication No. 10-2011-0011462 (hereinafter referred to as "second cited document"), the insert has a latching device for holding the seated semiconductor device. The latch device is composed of a retention lever (referred to as "latch member" in the second citation) and an elastic member (referred to as "restoring spring" in the second citation). The holding lever holds or releases the semiconductor element by normal rotation. The elastic member exerts an elastic force in the forward direction so that the holding lever holds the semiconductor element. For reference, when the holding lever releases the holding of the semiconductor element, an external force is applied to the holding lever in a reverse direction by a separate opening device.
푸싱장치는 테스트트레이에 실린 반도체소자를 밀어 테스터의 인터페이스보드에 전기적으로 연결시킨다. 제1 인용문헌에서와 같이, 푸싱장치는 푸셔(제1 인용문헌에는 '푸싱유닛'으로 명명됨), 푸셔설치판(제1 인용문헌에는 '설치판'으로 명명됨) 및 이동원으로 구성된다. 푸셔는 반도체소자를 인터페이스보드의 테스트소켓에 대향하여 지지하거나 가압한다. 푸셔설치판에는 푸셔들이 설치된다. 이동원은 푸셔설치판을 인터페이스보드 측으로 이동시키거나 반대 방향으로 이동시킨다.The pushing device pushes the semiconductor device mounted on the test tray and electrically connects it to the interface board of the tester. As in the first document, the pushing device is composed of a pusher (referred to as a "pushing unit" in the first document), a pusher mounting plate (referred to as "mounting plate" in the first document) and a moving source. The pusher supports or presses the semiconductor device against the test socket of the interface board. Pushers are installed on the pusher mounting plate. The moving source moves the pusher mounting plate to the interface board side or to the opposite direction.
인터페이스보드는 일반적으로 테스터의 본체로부터 이격된 상태로 테스트핸들러와 결합된다. 대한민국 공개실용신안 2009-0002814호에서와 같이, 인터페이스보드는 반도체소자와 전기적으로 연결될 수 있는 테스트소켓을 가진다. 따라서 푸셔에 의해 지지되거나 가압되는 반도체소자는 테스트소켓에 전기적으로 연결된다.The interface board is typically coupled to the test handler, spaced from the body of the tester. As disclosed in Korean Utility Model Application No. 2009-0002814, an interface board has a test socket that can be electrically connected to a semiconductor device. The semiconductor element supported or pressed by the pusher is therefore electrically connected to the test socket.
위의 테스트트레이, 푸싱장치 및 인터페이스보드의 관계는 인용문헌1에서 도2를 참조하여 설명되어 있다.The above relationship between the test tray, the pushing device, and the interface board is described with reference to FIG.
한편 반도체소자는 외부의 전기적인 영향을 받아 오작동될 수 있다. 이러한 문제는 전자부품의 밀집도가 높을수록 빈번해질 수 있다. 특히 근래에는 전자제품의 다양한 기능 구현을 위해 전자부품의 밀집도가 높다. 따라서 반도체소자의 표면 을 차폐 처리한다. 반도체소자의 표면에 처리된 차폐층은 외부의 전기적인 작용에 따른 영향으로부터 반도체소자를 보호한다. 즉, 외부의 전기적인 작용은 접지된 차폐층을 통해 소거된다.On the other hand, the semiconductor device may be malfunctioned due to external electrical influences. This problem can be more frequent as the density of electronic components is higher. Especially in recent years, the density of electronic components is high for implementing various functions of electronic products. Therefore, the surface of the semiconductor element is shielded. The shielding layer treated on the surface of the semiconductor element protects the semiconductor element from the influence of external electrical action. That is, the external electrical action is canceled through the grounded shielding layer.
차폐층을 만드는 하나의 방법은 얇은 금속판으로 반도체소자의 표면을 덮는 것이다. 그러나 금속판으로 반도체소자의 표면을 덮는 공정이 번거롭고 생산성이 떨어진다.One way to create a shielding layer is to cover the surface of the semiconductor device with a thin metal plate. However, the process of covering the surface of the semiconductor element with the metal plate is troublesome and the productivity is low.
차폐층을 만드는 다른 방법은 전도성 재질로 반도체소자의 표면을 코팅하는 것이다. 이 방법은 공정이 단순하고 생산성은 좋다. 그러나 코팅불량이 있을 경우 확인이 곤란하다.Another method of making the shielding layer is to coat the surface of the semiconductor device with a conductive material. This method is simple in process and good in productivity. However, it is difficult to check if there is coating failure.
코팅불량은 반도체소자의 전기적인 특성 테스트에 영향을 미치지 않는다. 그래서 테스트를 통과한 코팅불량인 반도체소자가 전자제품에 적용될 수 있다. 이러한 경우, 코팅불량은 전자제품 자체의 불량으로 확대될 수 있다. The coating defects do not affect the electrical property test of the semiconductor device. Thus, a semiconductor element which has passed the test and is defective in coating can be applied to electronic products. In this case, the coating failure can be extended to the defects of the electronic product itself.
본 발명의 목적은 반도체소자의 전기적인 특성을 검사하는 과정에서 반도체소자의 표면에 차폐층이 적절히 형성되었는지를 확인할 수 있는 기술을 제공하는 것이다.
It is an object of the present invention to provide a technique for checking whether a shielding layer is appropriately formed on a surface of a semiconductor device in the process of inspecting electrical characteristics of the semiconductor device.
본 발명에 따른 테스트핸들러용 푸싱장치는, 반도체소자를 테스터의 인터페이스보드에 구비된 테스트소켓에 대향하여 지지함으로써 반도체소자를 상기 테스트소켓에 전기적으로 연결시키는 푸셔; 상기 푸셔가 설치되는 푸셔설치판; 상기 푸셔설치판을 상기 인터페이스보드 측으로 이동시키는 이동원; 상기 푸셔에 의해 상기 테스트소켓에 전기적으로 연결된 반도체소자의 표면에 접촉되는 접촉단자; 및 상기 접촉단자를 반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자에 전기적으로 연결시키는 연결회로; 를 포함한다.A pushing device for a test handler according to the present invention comprises: a pusher for electrically connecting a semiconductor device to a test socket by supporting a semiconductor device against a test socket provided on an interface board of a tester; A pusher mounting plate on which the pusher is installed; A moving source for moving the pusher mounting plate toward the interface board; A contact terminal contacting the surface of the semiconductor element electrically connected to the test socket by the pusher; And a connection circuit for electrically connecting the contact terminal to a measurement terminal for outputting a signal for measuring a surface resistance of the semiconductor element; .
상기 접촉단자 및 연결회로는 상기 푸셔에 설치될 수 있다.The contact terminal and the connection circuit may be installed in the pusher.
상기 접촉단자를 테스트소켓에 전기적으로 연결시키기 위한 연결단자; 를 더 포함할 수도 있고, 상기 연결회로는 상기 접촉단자와 상기 연결단자를 전기적으로 연결시킨다.A connection terminal for electrically connecting the contact terminal to the test socket; And the connection circuit electrically connects the contact terminal and the connection terminal.
본 발명에 따른 테스트핸들러는, 반도체소자가 안착될 수 있으며, 다수의 이송장치에 의해 정해진 폐쇄경로를 순환하는 테스트트레이; 상기 테스트트레이에 반도체소자를 로딩(loading)시키는 로딩장치; 상기 로딩장치에 의해 상기 테스트트레이에 로딩된 반도체소자를 테스터와 전기적으로 연결시키기 위해 상기 테스트트레이를 테스터의 인터페이스보드 측으로 미는 푸싱장치; 및 로딩되어 있는 반도체소자들의 테스트가 완료된 테스트트레이로부터 반도체소자를 언로딩(unloading)시키는 언로딩장치; 를 포함하며, 상기 푸싱장치는 상기한 접촉단자와 연결회로를 가지는 테스트핸들러용 푸싱장치이다.
A test handler according to the present invention comprises: a test tray in which a semiconductor element can be seated and in which a closed path determined by a plurality of transfer devices circulates; A loading device for loading a semiconductor device into the test tray; A pushing device for pushing the test tray toward the interface board of the tester so as to electrically connect the semiconductor device loaded on the test tray with the tester by the loading device; And an unloading device for unloading the semiconductor device from the test tray on which the loaded semiconductor elements have been tested. And the pushing device is a pushing device for a test handler having the contact terminal and the connecting circuit.
본 발명에 따른 테스터용 인터페이스보드는, 반도체소자에 전기적으로 연결되는 테스트소켓; 상기 테스트소켓이 설치되는 소켓설치판; 및 반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자; 를 포함한다.An interface board for a tester according to the present invention includes: a test socket electrically connected to a semiconductor device; A socket mounting plate on which the test socket is installed; And a measurement terminal for outputting a signal for measuring a surface resistance of the semiconductor element; .
상기 측정단자는 상기 테스트소켓에 설치될 수 있다.The measurement terminal may be installed in the test socket.
상기 측정단자는 상기 테스트소켓과 별개로 독립되어서 상기 소켓설치판에 설치될 수도 있다The measuring terminal may be installed on the socket mounting plate separately from the test socket
상기 측정단자는 반도체소자의 표면에 접속되는 접속단이 외력에 의해 휘어지거나 또는 회전될 수도 있으며, 이러한 경우 탄성 복원될 수 있다.
The connection terminal connected to the surface of the semiconductor element may be bent or rotated by an external force, and in this case, the measurement terminal may be resiliently restored.
본 발명에 따른 테스트핸들러용 테스트트레이는, 반도체소자가 안착될 수 있는 안착홈을 가지는 인서트; 및 상기 인서트가 설치되는 설치프레임; 을 포함하고, 상기 인서트는, 상기 안착홈이 형성된 인서트바디; 상기 안착홈에 안착된 반도체소자를 상기 안착홈에 유지시키거나 유지를 해제하며, 반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자에 반도체소자의 표면을 전기적으로 연결시키는 유지레버; 및 상기 유지레버가 반도체소자를 상기 안착홈에 유지시키도록 하는 방향으로 탄성력을 가하는 탄성부재; 를 포함하며, 상기 유지레버는, 상기 안착홈에 안착된 반도체소자를 상기 안착홈에 유지시키거나 유지를 해제하며, 반도체소자의 유지 시에 반도체소자의 표면에 접촉되는 유지단; 및 반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자에 접촉되는 접촉단; 을 포함한다.
A test tray for a test handler according to the present invention includes: an insert having a seating groove on which a semiconductor element can be seated; And an installation frame in which the insert is installed; Wherein the insert comprises: an insert body having the seating groove formed therein; A holding lever for electrically connecting the surface of the semiconductor element to a measurement terminal for outputting a signal for measuring a surface resistance of the semiconductor element, holding or releasing the semiconductor element seated in the seating groove in the seating groove; And an elastic member for applying an elastic force in a direction in which the holding lever holds the semiconductor element in the seating groove; Wherein the holding lever comprises: a holding end that holds or releases a semiconductor element seated in the seating recess in the seating recess, and contacts the surface of the semiconductor element when holding the semiconductor element; And a contact terminal contacting the measurement terminal for outputting a signal for measuring the surface resistance of the semiconductor element; .
본 발명에 따른 테스트핸들러용 푸싱장치는, 반도체소자가 안착될 수 있으며, 다수의 이송장치에 의해 정해진 폐쇄경로를 순환하는 테스트트레이; 상기 테스트트레이에 반도체소자를 로딩(loading)시키는 로딩장치; 상기 로딩장치에 의해 상기 테스트트레이에 로딩된 반도체소자를 테스터와 전기적으로 연결시키기 위해 상기 테스트트레이를 테스터의 인터페이스보드 측으로 미는 푸싱장치; 및 로딩되어 있는 반도체소자들의 테스트가 완료된 테스트트레이로부터 반도체소자를 언로딩(unloading)시키는 언로딩장치; 를 포함하며, 상기 테스트트레이는 상기한 접촉단이 있는 유지레버를 가지는 테스트핸들러용 테스트트레이이다.
A pushing device for a test handler according to the present invention comprises: a test tray on which a semiconductor device can be seated, and which circulates a closed path defined by a plurality of conveying devices; A loading device for loading a semiconductor device into the test tray; A pushing device for pushing the test tray toward the interface board of the tester so as to electrically connect the semiconductor device loaded on the test tray with the tester by the loading device; And an unloading device for unloading the semiconductor device from the test tray on which the loaded semiconductor elements have been tested. Wherein the test tray is a test tray for a test handler having a holding lever with the contact end.
본 발명에 따르면 반도체소자의 전기적인 특성을 검사하는 과정에서 반도체소자 표면의 차폐층이 적절히 형성되었는지 여부를 확인할 수 있다. 따라서 다음과 같은 효과가 있다.According to the present invention, it is possible to confirm whether or not a shielding layer on the surface of a semiconductor device is appropriately formed in the process of examining electrical characteristics of the semiconductor device. Therefore, the following effects can be obtained.
첫째, 테스트의 신뢰성을 향상시킬 수 있다.First, the reliability of the test can be improved.
둘째, 차폐층의 검사가 전기적인 특성 검사와 함께 이루어지기 때문에 별도의 검사 과정을 거칠 필요가 없다.
Second, since the inspection of the shielding layer is performed together with the electrical characteristic inspection, it is not necessary to undergo a separate inspection process.
도1은 본 발명에 따른 테스트핸들러와 인터페이스보드에 대한 개략적인 평면도이다.
도2는 도1의 테스트핸들러에 적용된 테스트트레이에 대한 개략적인 평면도이다.
도3 및 도4는 본 발명의 제1 실시예의 특징 부분에 대한 개념도이다.
도5 및 도6은 본 발명의 제2 실시예의 특징 부분에 대한 개념도이다.
도7 및 도8은 본 발명의 제3 실시예의 특징 부분에 대한 개념도이다.
도9는 도7의 인터페이스보드에 적용된 테스트소켓의 접속단에 대한 다른 변형예이다.
도10 및 도11은 본 발명의 제4 실시예의 특징 부분에 대한 개념도이다.
도12는 본 발명에 따른 테스트핸들러와 측정기 및 인터페이스보드에 대한 개략적인 구성도이다.
도13은 테스트핸들러의 다른 부속품에 접촉부분인 접촉단자가 설치되는 예를 도시하고 있다.1 is a schematic plan view of a test handler and an interface board according to the present invention.
Figure 2 is a schematic plan view of a test tray applied to the test handler of Figure 1;
Figs. 3 and 4 are conceptual diagrams of characteristic parts of the first embodiment of the present invention. Fig.
Figs. 5 and 6 are conceptual diagrams of characteristic parts of a second embodiment of the present invention.
Figs. 7 and 8 are conceptual diagrams of characteristic parts of a third embodiment of the present invention.
Fig. 9 is another variation of the connection terminal of the test socket applied to the interface board of Fig.
Figs. 10 and 11 are conceptual diagrams of characteristic parts of a fourth embodiment of the present invention. Fig.
12 is a schematic configuration diagram of a test handler, a measuring instrument, and an interface board according to the present invention.
Fig. 13 shows an example in which a contact terminal, which is a contact portion, is installed to another accessory of the test handler.
본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 설명의 간결함을 위해 중복되는 설명은 가급적 생략하거나 압축한다.
Preferred embodiments according to the present invention will be described with reference to the accompanying drawings. For the sake of brevity, redundant descriptions are preferably omitted or compressed.
<테스트핸들러 및 인터페이스보드의 기본 구성에 대한 설명><Description of basic configuration of test handler and interface board>
도1은 본 발명에 따른 테스트핸들러(100)와 인터페이스보드(200)에 대한 개략적인 평면도이다.1 is a schematic plan view of a
테스트핸들러(100)는 테스트트레이(110), 로딩장치(120), 소크챔버(130, SOAK CHAMBER), 테스트챔버(140, TEST CHAMBER), 푸싱장치(150), 디소크챔버(160, DESOAK CHAMBER), 언로딩장치(170) 등을 포함한다.The
테스트트레이(110)는 로딩위치(LP : LOADING POSITION), 테스트위치(TP : TEST POSITION), 언로딩위치(UP : UNLOADING POSITION)를 경유하는 폐쇄경로(C)를 따라 순환한다. 이러한 테스트트레이(110)에는 반도체소자들이 실릴 수 있다. 도2의 평면도에서와 같이 테스트트레이(110)는 복수개의 인서트(111)와 설치프레임(112)을 포함한다. 복수개의 인서트(111)는 설치프레임(112)에 설치된다. 반도체소자는 인서트(111)의 안착홈(S)에 안착된다. 물론, 배경기술에서처럼 인서트(111)는 유지레버와 탄성부재를 가진다.The
로딩장치(120)는 고객트레이(CT1)의 반도체소자를 로딩위치(LP)의 테스트트레이(110)로 로딩(loading)시킨다.The
소크챔버(130)는 로딩위치(LP)로부터 온 테스트트레이(110)의 반도체소자를 테스트 조건에 따라 예열(豫熱) 또는 예냉(豫冷)시키기 위해 마련된다.The soak
테스트챔버(140)는 소크챔버(130)를 거쳐 테스트위치(TP)로 온 테스트트레이(110)의 반도체소자를 테스트하기 위해 마련된다.The
푸싱장치(150)는 테스트챔버(140) 내에 있는 테스트트레이(110)를 테스터의 인터페이스보드(200) 측으로 민다. 이에 따라 테스트트레이(110)에 실린 반도체소자들이 인터페이스보드(200)에 전기적으로 연결된다. 물론, 배경기술에서처럼 푸싱장치(150)는 푸셔, 푸셔설치판 및 이동원(153)을 가진다.The pushing
디소크챔버(160)는 테스트챔버(140)로부터 온 테스트트레이(110)의 반도체소자를 상온(常溫)으로 회귀시키기 위해 마련된다.The
언로딩장치(170)는 디소크챔버(160)로부터 언로딩위치(UP)로 온 테스트트레이(110)의 반도체소자를 언로딩(unloading)시킨다. 이 때, 언로딩장치(170)는 반도체소자들을 테스트 등급별로 분류하여 고객트레이(CT2, CT3, CT4)에 적재한다.The
반도체소자의 표면에 형성된 차폐층의 불량 여부는 저항 측정을 통해 확인될 수도 있다. 즉, 반도체소자의 표면 저항이 기준 이상인지 이하인지에 따라 차폐층의 불량 여부를 확인할 수 있는 것이다. Whether or not the shielding layer formed on the surface of the semiconductor element is defective can be confirmed through resistance measurement. That is, depending on whether the surface resistance of the semiconductor device is higher than or equal to the reference, it is possible to confirm whether or not the shielding layer is defective.
따라서 테스트핸들러(100)는 반도체소자의 표면에 전기적으로 접촉할 수 있는 접촉부분을 가질 수도 있다. 접촉부분은 반도체소자의 표면 저항을 측정하는 데 이용된다. 이러한 접촉부분은 테스트트레이(110)나 푸싱장치(150)와 같은 부속품에 선택적으로 구성될 수도 있다.Thus, the
테스트핸들러(100)에 표면 저항을 측정하기 위한 접촉부분이 구비된 경우, 언로딩장치(150)의 분류 작동이 다양해 질 수 있다. 예를 들면, 도1에서 전기적 특성 테스트에서 불량 처리된 반도체소자는 부호 CT3의 고객트레이에 분류시키고, 표면 저항 측정에서 불량 처리된 반도체소자는 부호 CT4의 고객트레이에 분류시키며, 표면 저항 측정과 전기적 특성 테스트 모두 불량 처리된 반도체소자는 부호 CT5의 고객트레이에 분류시킬 수 있다. 물론, 전기적 특성 테스트에서의 불량 여부와 표면 저항 측정에서의 불량 여부를 구분하지 않고 전체적인 불량 여부만으로 분류시킬 수도 있다.When the
한편, 인터페이스보드(200)는 테스트소켓(210) 및 소켓설치판(220)을 포함한다.Meanwhile, the
테스트소켓(210)은 반도체소자의 인출단자들에 전기적으로 연결되는 다수의 테스트단자를 가진다.The
소켓설치판(220)에는 테스트소켓(210)들이 설치된다.The
그리고 본 발명에 따른 인터페이스보드(200)는 측정단자를 더 가질 수도 있다. 측정단자는 반도체소자의 표면 저항을 측정하기 위한 신호를 출력한다. 이러한 측정단자는 포고핀의 형태로 구비될 수 있다.
The
위와 같은 기본 구성을 가지는 테스트핸들러(100)와 인터페이스보드(200)의 구체적인 실시예들에 대하여 설명한다.
Specific embodiments of the
<제1 실시예>≪ Embodiment 1 >
도3은 제1 실시예의 특징 부분에 대한 개념도이다.FIG. 3 is a conceptual diagram of the characteristic portion of the first embodiment. FIG.
본 실시예에서는 접촉부분이 푸싱장치(150)의 푸셔(151)에 설치되고, 측정단자(MT)는 인터페이스보드(200)의 테스트소켓(210)에 설치된다.In this embodiment, the contact portion is provided in the
푸셔(151)에는 접촉단자(CT)와 연결회로(CC)가 설치된다. 여기서 접촉단자(CT)와 연결회로(CC)는 테스트핸들러(100)에 구비되는 접촉부분이다.The
접촉단자(CT)는 반도체소자(D)의 표면에 접촉된다. 접촉단자(CT)는 포고핀의 형태로 구비될 수 있다.The contact terminal CT is brought into contact with the surface of the semiconductor element D. The contact terminal CT may be provided in the form of a pogo pin.
연결회로(CC)는 접촉단자(CT)를 인터페이스보드(200)의 측정단자(MT)에 전기적으로 연결시키기 위해 구비된다.The connection circuit CC is provided for electrically connecting the contact terminal CT to the measurement terminal MT of the
도4는 반도체소자(D)가 테스트소켓(210)에 전기적으로 연결된 상태를 도시하고 있다.Fig. 4 shows a state in which the semiconductor element D is electrically connected to the
인서트(111)에 안착된 반도체소자(D)의 인출단자(OT)들은 테스트소켓(210)의 테스트단자(TT)들에 전기적으로 연결된다. 그리고 푸셔(151)에 설치된 접촉단자(CT)는 반도체소자(D)의 표면에 접촉되고, 측정단자(MT)는 연결회로(CC)에 접촉된다. 따라서 테스터에 의해 반도체소자의 전기적 특성과 표면 저항의 테스트가 함께 이루어진다.
The outgoing terminals OT of the semiconductor device D mounted on the
<제2 실시예>≪ Embodiment 2 >
도5는 제2 실시예의 특징 부분에 대한 개념도이다.5 is a conceptual diagram of a characteristic portion of the second embodiment.
본 실시예에서는 접촉부분으로서 인서트(111)의 유지레버(111a)가 활용된다. 여기서 유지레버(111a)는 테스트핸들러(100)에 구비되는 접촉부분이다.In this embodiment, the holding
유지레버(111a)는 전도성재질의 금속으로 구비된다. 이러한 유지레버(111a)는 회전점(LP)을 기준으로 양 측에 유지단(HP)과 접촉단(CP)을 가진다.The holding
유지단(HP)은 인서트바디(111c)의 안착홈(S)에 안착된 반도체소자(D)를 유지시키거나 유지를 해제한다. 물론, 탄성부재(111b)는 반도체소자(D)를 안착홈(S)에 유지시키도록 하는 방향으로 유지레버(111a)에 탄성력을 가한다. 그리고 유지단(HP)은 반도체소자의 표면에 접촉된다.The retaining end HP holds or releases the semiconductor element D seated in the seating groove S of the
접촉단(CP)은 안착홈(S)의 바깥 측으로 돌출된다. 이러한 접촉단(CP)은 측정단자(MT)에 접촉되기 위해 마련된다.The contact end CP protrudes to the outside of the seating groove S. This contact end CP is provided for contacting the measurement terminal MT.
도6은 반도체소자(D)가 테스트소켓(210)에 전기적으로 연결된 상태를 도시하고 있다. 즉, 인터페이스보드(200)의 측정단자(MT)는 유지레버(111a)를 통해 반도체소자(D)의 표면에 연결될 수 있다.6 shows a state in which the semiconductor element D is electrically connected to the
참고로 유지레버(111a)는 반도체소자(D)에 접촉되는 부분과 측정단자(MT)에 접촉되는 부분만 전도성재질이고, 양 측을 연결하는 배선을 가지도록 구현될 수도 있다. 즉, 유지레버(111a)가 반도체소자(D)의 표면과 측정단자(MT)를 전기적으로 연결시킬 수만 있으면 족하다.
For reference, the holding
<제3 실시예>≪ Third Embodiment >
도7은 제3 실시예의 특징 부분에 대한 개념도이다.Fig. 7 is a conceptual diagram of the characteristic portion of the third embodiment.
본 실시예에서는 인터페이스보드(200)의 측정단자(MT)에 특징이 있다.In this embodiment, the measurement terminal MT of the
측정단자(MT)는 그 끝단에 접속단(MTa)을 가진다. 양 접속단(MTa)은 서로 마주보는 방향으로 기울어진 상태를 유지한다.The measurement terminal MT has a connection terminal MTa at its end. Both connection ends MTa are kept tilted in directions opposite to each other.
도8은 반도체소자(D)가 테스트소켓(210)에 전기적으로 연결된 상태를 도시하고 있다.8 shows a state in which the semiconductor element D is electrically connected to the
본 실시예에서는 푸셔(151)에 의해 인서트(111)가 테스트소켓(210) 측으로 이동하면서 접속단(MTa)에 외력을 가한다. 따라서 접속단(MTa)이 반도체소자(D)의 표면에 직접 접속된다.In this embodiment, the
본 실시예에서의 접속단(MTa)은 휘어진 후 탄성 복원되는 경우를 상정하였다. 그러나 도9에서와 같이 측정단자(MT)의 접속단(MTa)이 외력에 의해 회전된 후 복원스프링(RS)에 의해 탄성 복원될 수 있도록 구비될 수도 있다.
It is assumed that the connection end MTa in this embodiment is elastically restored after being bent. However, as shown in FIG. 9, the connection terminal MTa of the measurement terminal MT may be provided so as to be elastically restored by the restoring spring RS after being rotated by an external force.
<제4 실시예><Fourth Embodiment>
도10은 제4 실시예의 특징 부분에 대한 개념도이다.10 is a conceptual diagram of a characteristic portion of the fourth embodiment.
본 실시예에서는 푸싱장치(150)의 푸셔설치판(152)에 설치되는 연결단자(LT)를 더 구비한다. 연결단자(LT)는 연결회로(CC)를 통해 푸셔(151)에 설치된 접촉단자(CT)와 전기적으로 연결된다. 그리고 측정단자(MT)는 인터페이스보드(200)의 소켓설치판(220)에 설치된다. 여기서 연결단자(LT)와 측정단자(MT)는 서로 대응되는 지점에 위치한다. 따라서 측정단자(MT)는 테스트소켓(210)과 별개로 독립되게 설치된다. 물론 도면에서와 같이 여러 개의 연결단자(LT)나 여러 개의 측정단자(MT)는 각각 하나의 소켓으로 묶여 함께 구비되는 것이 바람직하다. The present embodiment further includes a connection terminal LT installed on the
도11은 반도체소자(D)가 테스트소켓(210)에 전기적으로 연결된 상태를 도시하고 있다.11 shows a state in which the semiconductor element D is electrically connected to the
푸셔(151)에 설치된 접촉단자(CT)는 반도체소자(D)의 표면에 접촉되고, 측정단자(MT)는 연결단자(LT)에 접속된다. 물론 접촉단자(CT)와 연결단자(LT)는 연결회로(CC)에 의해 연결된다.The contact terminal CT provided on the
본 실시예에서는 접촉단자(CT), 연결회로(CC) 및 연결단자(LT)가 테스트핸들러(100)에 구비되는 접촉부분이 된다.
In this embodiment, the contact terminal CT, the connection circuit CC, and the connection terminal LT are the contact portions provided in the
위의 실시예들에서 접촉단자(CT)와 측정단자(MT)는 접촉 오류를 방지하기 위해 예를 들면 켈빈 프로브(Kelvin probe) 구조로 적용될 수 있다. In the above embodiments, the contact terminal CT and the measurement terminal MT may be applied, for example, in a Kelvin probe structure in order to prevent a contact error.
그리고 위의 제1 실시예, 제2 실시예 및 제4 실시예는 테스트핸들러(100)에 선택적으로 적용될 수 있다.The first, second, and fourth embodiments above may be selectively applied to the
참고로 상술한 실시예에서는 반도체소자의 전기적 특성 테스트와 반도체소자의 표면 저항 측정을 함께 수행하는 것을 설명하고 있다. 그러나 장비의 운용에 따라서는 반도체소자의 표면 저항 측정과 반도체소자의 전기적 특성 테스트를 선택적으로 수행하도록 할 수도 있다. 즉, 반도체소자의 전기적 특성 테스트와 표면 저항 측정을 병행하거나, 반도체소자의 전기적 특성 테스트와 표면 저항 측정 중 어느 하나만 선택적으로 수행하는 운용 방식을 취할 수 있다.
For reference, the above-described embodiments describe that the electrical characteristic test of the semiconductor device and the surface resistance measurement of the semiconductor device are performed together. However, depending on the operation of the equipment, the surface resistance measurement of the semiconductor device and the electrical characteristic test of the semiconductor device may be selectively performed. That is, it is possible to take an operation mode in which either the electric characteristic test of the semiconductor device and the surface resistance measurement are performed in parallel, or only the electric property test or the surface resistance measurement of the semiconductor device is selectively performed.
한편, 위의 실시예들은 테스터가 전기특성 테스트용 신호와 표면 저항 측정용 신호를 함께 출력시키는 경우를 가정하였다.On the other hand, in the above embodiments, it is assumed that the tester outputs a signal for electrical characteristic test and a signal for measuring surface resistance together.
그러나 실시하기에 따라서는 도12에서와 같이 테스터(TESTER)와는 다른 측정기(RTA)를 구비할 수도 있다. 측정기(RTA)는 반도체소자의 표면 저항을 측정하기 위한 신호를 출력한다. 이러한 예에서는 제1 실시예, 제2 실시예 및 제4 실시예에서 제시된 테스트핸들러(100)의 접촉부분은 측정기(RTA)와 관계된다. 따라서 인터페이스보드(200)에는 측정단자가 구비되지 않는다.
However, according to the embodiment of the present invention, a measuring instrument (RTA) different from the tester (TESTER) may be provided as shown in FIG. The measuring instrument (RTA) outputs a signal for measuring the surface resistance of the semiconductor element. In this example, the contact portion of the
또한, 상기한 실시예들에서는 접촉부분이 테스트트레이(110)나 푸싱장치(150)에 구성되는 예들만을 설명하고 있다. 그러나 실시하기에 따라서는 접촉부분이 테스트핸들러(100)의 다른 부속품들에 설치될 수도 있을 것이다. 물론, 접촉부분이 테스트핸들러(100)의 기존 부속품들과는 별개로 독립적으로 구비될 수도 있을 것이다. 예를 들면, 도13에서는 로딩장치나 언로딩장치에 구비되는 픽커(P)에 접촉단자(CT)를 구비시킬 수 있다. 여기서 픽커(P)는 진공 흡착에 의해 반도체소자(D)를 파지하거나 파지를 해제하는 소자이다. 도13과 같은 실시예에서는 반도체소자(D)의 전기적 특성 테스트와 표면 저항 측정이 동시에 수행되지 않고, 시간 간격을 두고 별도로 수행된다.
In the above-described embodiments, only the examples in which the contact portion is configured in the
상술한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌다. 그러나 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이다. 따라서 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 된다.
As described above, the present invention has been described in detail with reference to the accompanying drawings. However, the above-described embodiments are only illustrative of preferred embodiments of the present invention. Therefore, the present invention should not be construed as being limited to the above-described embodiments.
100 : 테스트핸들러
110 : 테스트트레이
111 : 인서트
111a : 유지레버
111b : 탄성부재
111c : 인서트바디
S : 안착홈
HP : 유지단
CP : 접촉단
112 : 설치프레임
120 : 로딩장치
150 : 푸싱장치
151 : 푸셔
152 : 푸셔설치판
153 : 이동원
170 : 언로딩장치
CT : 접촉단자
CC : 연결회로
200 : 인터페이스보드
210 : 테스트소켓
220 : 소켓설치판
MT : 측정단자
MTa : 접속단
100: Test handler
110: Test tray
111: insert
111a: Holding
111c: insert body
S: seat home HP: holding stage
CP: Contact stage
112: Installation frame
120: loading device
150: pushing device
151: pusher 152: pusher mounting plate
153:
170: Unloading device
CT: Contact terminal CC: Connection circuit
200: Interface board
210: Test socket
220: socket mounting plate
MT: Measuring terminal
MTa: connection stage
Claims (10)
상기 푸셔가 설치되는 푸셔설치판;
상기 푸셔설치판을 상기 인터페이스보드 측으로 이동시키는 이동원;
상기 푸셔에 의해 상기 테스트소켓에 전기적으로 연결된 반도체소자의 표면에 접촉되는 접촉단자; 및
상기 접촉단자를 반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자에 전기적으로 연결시키는 연결회로; 를 포함하는 것을 특징으로 하는
테스트핸들러용 푸싱장치.A pusher for electrically connecting the semiconductor element to the test socket by supporting the semiconductor element against a test socket provided on an interface board of a tester;
A pusher mounting plate on which the pusher is installed;
A moving source for moving the pusher mounting plate toward the interface board;
A contact terminal contacting the surface of the semiconductor element electrically connected to the test socket by the pusher; And
A connection circuit for electrically connecting the contact terminal to a measurement terminal that outputs a signal for measuring a surface resistance of the semiconductor element; ≪ RTI ID = 0.0 >
Pushing device for test handler.
상기 접촉단자 및 연결회로는 상기 푸셔에 설치되는 것을 특징으로 하는
테스트핸들러용 푸싱장치.The method according to claim 1,
And the contact terminal and the connection circuit are installed in the pusher
Pushing device for test handler.
상기 접촉단자를 테스트소켓에 전기적으로 연결시키기 위한 연결단자; 를 더 포함하고,
상기 연결회로는 상기 접촉단자와 상기 연결단자를 전기적으로 연결시키는 것을 특징으로 하는
테스트핸들러용 푸싱장치.The method according to claim 1,
A connection terminal for electrically connecting the contact terminal to the test socket; Further comprising:
And the connection circuit electrically connects the contact terminal and the connection terminal
Pushing device for test handler.
상기 테스트트레이에 반도체소자를 로딩(loading)시키는 로딩장치;
상기 로딩장치에 의해 상기 테스트트레이에 로딩된 반도체소자를 테스터와 전기적으로 연결시키기 위해 상기 테스트트레이를 테스터의 인터페이스보드 측으로 미는 푸싱장치; 및
로딩되어 있는 반도체소자들의 테스트가 완료된 테스트트레이로부터 반도체소자를 언로딩(unloading)시키는 언로딩장치; 를 포함하며,
상기 푸싱장치는 제1항 내지 제3항 중 어느 한 항에 따른 테스트핸들러용 푸싱장치인 것을 특징으로 하는
테스트핸들러.A test tray through which a semiconductor element can be seated and circulates a closed path determined by a plurality of conveying devices;
A loading device for loading a semiconductor device into the test tray;
A pushing device for pushing the test tray toward the interface board of the tester so as to electrically connect the semiconductor device loaded on the test tray with the tester by the loading device; And
An unloading device for unloading a semiconductor element from a test tray on which loaded semiconductor elements have been tested; / RTI >
Characterized in that the pushing device is a pushing device for a test handler according to any one of claims 1 to 3
Test handler.
상기 테스트소켓이 설치되는 소켓설치판; 및
반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자; 를 포함하는 것을 특징으로 하는
테스터용 인터페이스보드.A test socket electrically connected to the semiconductor device;
A socket mounting plate on which the test socket is installed; And
A measurement terminal for outputting a signal for measuring a surface resistance of the semiconductor element; ≪ RTI ID = 0.0 >
Interface board for testers.
상기 측정단자는 상기 테스트소켓에 설치되는 것을 특징으로 하는
테스터용 인터페이스보드.6. The method of claim 5,
And the measuring terminal is installed in the test socket.
Interface board for testers.
상기 측정단자는 상기 테스트소켓과 별개로 독립되어서 상기 소켓설치판에 설치되는 것을 특징으로 하는
테스터용 인터페이스보드.6. The method of claim 5,
And the measuring terminal is installed on the socket mounting plate independently of the test socket.
Interface board for testers.
상기 측정단자는 반도체소자의 표면에 접속되는 접속단이 외력에 의해 휘어지거나 또는 회전될 수 있으며, 탄성 복원될 수 있는 것을 특징으로 하는
테스터용 인터페이스보드. 6. The method of claim 5,
The measurement terminal is characterized in that the connection end connected to the surface of the semiconductor element can be bent or rotated by an external force and can be elastically restored
Interface board for testers.
상기 인서트가 설치되는 설치프레임; 을 포함하고,
상기 인서트는,
상기 안착홈이 형성된 인서트바디;
상기 안착홈에 안착된 반도체소자를 상기 안착홈에 유지시키거나 유지를 해제하며, 반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자에 반도체소자의 표면을 전기적으로 연결시키는 유지레버; 및
상기 유지레버가 반도체소자를 상기 안착홈에 유지시키도록 하는 방향으로 탄성력을 가하는 탄성부재; 를 포함하며,
상기 유지레버는,
상기 안착홈에 안착된 반도체소자를 상기 안착홈에 유지시키거나 유지를 해제하며, 반도체소자의 유지 시에 반도체소자의 표면에 접촉되는 유지단; 및
반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자에 접촉되는 접촉단; 을 포함하는 것을 특징으로 하는
테스트핸들러용 테스트트레이.An insert having a seating groove on which a semiconductor device can be seated; And
An installation frame on which the insert is installed; / RTI >
The insert
An insert body having the seating groove formed therein;
A holding lever for electrically connecting the surface of the semiconductor element to a measurement terminal for outputting a signal for measuring a surface resistance of the semiconductor element, holding or releasing the semiconductor element seated in the seating groove in the seating groove; And
An elastic member for applying an elastic force in a direction in which the holding lever holds the semiconductor element in the seating groove; / RTI >
The holding lever
A holding end holding or holding the semiconductor element seated in the seating recess in the seating recess and contacting the surface of the semiconductor element at the time of holding the semiconductor element; And
A contact terminal contacting a measurement terminal for outputting a signal for measuring a surface resistance of the semiconductor element; ≪ RTI ID = 0.0 >
Test trays for test handlers.
상기 테스트트레이에 반도체소자를 로딩(loading)시키는 로딩장치;
상기 로딩장치에 의해 상기 테스트트레이에 로딩된 반도체소자를 테스터와 전기적으로 연결시키기 위해 상기 테스트트레이를 테스터의 인터페이스보드 측으로 미는 푸싱장치; 및
로딩되어 있는 반도체소자들의 테스트가 완료된 테스트트레이로부터 반도체소자를 언로딩(unloading)시키는 언로딩장치; 를 포함하며,
상기 테스트트레이는 제9항에 따른 테스트핸들러용 테스트트레이인 것을 특징으로 하는
테스트핸들러.
A test tray through which a semiconductor element can be seated and circulates a closed path determined by a plurality of conveying devices;
A loading device for loading a semiconductor device into the test tray;
A pushing device for pushing the test tray toward the interface board of the tester so as to electrically connect the semiconductor device loaded on the test tray with the tester by the loading device; And
An unloading device for unloading a semiconductor element from a test tray on which loaded semiconductor elements have been tested; / RTI >
Characterized in that the test tray is a test tray for a test handler according to claim 9
Test handler.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140042815A KR102102830B1 (en) | 2014-04-10 | 2014-04-10 | Test handler, pushing device and test tray for testhandler, interface board for tester |
CN201510144784.XA CN104971908B (en) | 2014-04-10 | 2015-03-30 | Testing, sorting machine and its propulsion device, test pallet and test machine interface board |
TW104110738A TWI549219B (en) | 2014-04-10 | 2015-04-01 | Test sorting machine and its propulsion device, test tray and test machine interface board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140042815A KR102102830B1 (en) | 2014-04-10 | 2014-04-10 | Test handler, pushing device and test tray for testhandler, interface board for tester |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150117732A true KR20150117732A (en) | 2015-10-21 |
KR102102830B1 KR102102830B1 (en) | 2020-04-23 |
Family
ID=54269190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140042815A KR102102830B1 (en) | 2014-04-10 | 2014-04-10 | Test handler, pushing device and test tray for testhandler, interface board for tester |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR102102830B1 (en) |
CN (1) | CN104971908B (en) |
TW (1) | TWI549219B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102144806B1 (en) * | 2020-04-24 | 2020-08-14 | 티씨에스 주식회사 | Socket for electronic component testing apparatus |
US11243247B2 (en) | 2018-10-24 | 2022-02-08 | Samsung Electronics Co., Ltd. | Device and method for testing semiconductor device and test handler |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102470315B1 (en) * | 2016-01-29 | 2022-11-25 | (주)테크윙 | Insert for test handler |
KR102473315B1 (en) * | 2016-02-19 | 2022-12-02 | (주)테크윙 | Pushing apparatus of handler for testing electronic devices |
KR102664951B1 (en) * | 2016-09-09 | 2024-05-10 | (주)테크윙 | Handler for testing electronic devices |
CN107931154B (en) * | 2016-10-13 | 2019-07-26 | 泰克元有限公司 | Electronic component test sorting machine and its taught point method of adjustment |
TWI631066B (en) * | 2016-12-23 | 2018-08-01 | 典泰科技股份有限公司 | Bundling mechanism for strapping Tray disc fixing strap |
CN108325863B (en) * | 2018-01-19 | 2019-10-18 | 温州职业技术学院 | The sorting equipment of semiconductor chilling plate integral test system |
CN109013402B (en) * | 2018-09-26 | 2020-08-07 | 通富微电子股份有限公司 | Semiconductor test system, test sorting machine and test machine |
KR20200071357A (en) * | 2018-12-11 | 2020-06-19 | (주)테크윙 | Handler for testing electronic components |
JP6685526B1 (en) * | 2019-10-11 | 2020-04-22 | ハイソル株式会社 | Prober device and measuring jig |
KR20210156053A (en) * | 2020-06-17 | 2021-12-24 | (주)테크윙 | Handling system for testing electronic component |
CN116273994B (en) * | 2023-05-26 | 2023-07-21 | 北京京瀚禹电子工程技术有限公司 | Electrical equipment aging test equipment with intelligent feeding and sorting functions |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6946866B2 (en) * | 2003-05-30 | 2005-09-20 | Lsi Logic Corporation | Measurement of package interconnect impedance using tester and supporting tester |
JP2007163463A (en) * | 2005-11-16 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Inspection apparatus and method |
KR20090005875A (en) * | 2007-07-10 | 2009-01-14 | 삼성전자주식회사 | A socket, and test equipment and method with the socket |
KR20130074874A (en) * | 2011-12-27 | 2013-07-05 | (주)테크윙 | Test handler |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5325052A (en) * | 1990-11-30 | 1994-06-28 | Tokyo Electron Yamanashi Limited | Probe apparatus |
JP4018254B2 (en) * | 1998-08-20 | 2007-12-05 | 株式会社アドバンテスト | Testing method for electronic components |
JP2008076308A (en) * | 2006-09-22 | 2008-04-03 | Advantest Corp | Interface device for electronic component test equipment |
KR101532952B1 (en) * | 2010-06-23 | 2015-07-01 | (주)테크윙 | Method for unloading semiconductor device in testhandler |
-
2014
- 2014-04-10 KR KR1020140042815A patent/KR102102830B1/en active IP Right Grant
-
2015
- 2015-03-30 CN CN201510144784.XA patent/CN104971908B/en active Active
- 2015-04-01 TW TW104110738A patent/TWI549219B/en active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6946866B2 (en) * | 2003-05-30 | 2005-09-20 | Lsi Logic Corporation | Measurement of package interconnect impedance using tester and supporting tester |
JP2007163463A (en) * | 2005-11-16 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Inspection apparatus and method |
KR20090005875A (en) * | 2007-07-10 | 2009-01-14 | 삼성전자주식회사 | A socket, and test equipment and method with the socket |
KR20130074874A (en) * | 2011-12-27 | 2013-07-05 | (주)테크윙 | Test handler |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11243247B2 (en) | 2018-10-24 | 2022-02-08 | Samsung Electronics Co., Ltd. | Device and method for testing semiconductor device and test handler |
KR102144806B1 (en) * | 2020-04-24 | 2020-08-14 | 티씨에스 주식회사 | Socket for electronic component testing apparatus |
Also Published As
Publication number | Publication date |
---|---|
TWI549219B (en) | 2016-09-11 |
CN104971908B (en) | 2019-04-19 |
CN104971908A (en) | 2015-10-14 |
TW201539637A (en) | 2015-10-16 |
KR102102830B1 (en) | 2020-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102102830B1 (en) | Test handler, pushing device and test tray for testhandler, interface board for tester | |
US5539305A (en) | Calibration board for an electronic circuit tester | |
WO2018159190A1 (en) | Inspection system and malfunction analysis/prediction method for inspection system | |
TWI432746B (en) | Wiring board for testing loaded printed circuit board | |
GB2413642A (en) | Electrical circuit testing device | |
US7281181B2 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
US20070170939A1 (en) | Apparatus for testing semiconductor test system and method thereof | |
JP2014515095A (en) | Wireless probe card verification system and method | |
JP2007198750A (en) | Apparatus for inspecting of semiconductor device | |
CN110431431A (en) | The diagnostic method and inspection system of check device | |
CN108254671B (en) | Interpolator based test program evaluation | |
KR101954293B1 (en) | Test extend gender to test solid state disk | |
KR20120005941A (en) | Probe unit for inspection of circuit board and circuit board inspection device | |
KR20180001918A (en) | Method of inspecting insert assembly and test socket for inspecting semiconductor device | |
AU2018278163A1 (en) | Reflectometry system for detecting faults on a hardened multipoint connector of an electrical network | |
US6894513B2 (en) | Multipoint plane measurement probe and methods of characterization and manufacturing using same | |
KR20170119452A (en) | Insert assembly for receiving semiconductor device and test tray including the same | |
US20190162776A1 (en) | Apparatus for testing a signal speed of a semiconductor package and method of manufacturing a semiconductor package | |
JPH0513524A (en) | Method for inspecting semiconductor element | |
JP4863786B2 (en) | Contact test apparatus and contact test method | |
KR101388246B1 (en) | Semiconductor device test socket capable of testing wafer level package | |
KR20090128066A (en) | Test supporting method of test handler | |
US6512390B1 (en) | Detecting device for a switch matrix | |
US20060103369A1 (en) | Apparatus and method for making ground connection | |
JP2000258496A (en) | Inspection of semiconductor device and device thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |