JP2000258496A - Inspection of semiconductor device and device thereof - Google Patents
Inspection of semiconductor device and device thereofInfo
- Publication number
- JP2000258496A JP2000258496A JP11057950A JP5795099A JP2000258496A JP 2000258496 A JP2000258496 A JP 2000258496A JP 11057950 A JP11057950 A JP 11057950A JP 5795099 A JP5795099 A JP 5795099A JP 2000258496 A JP2000258496 A JP 2000258496A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- socket
- defective
- dut
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の検査
方法及び装置に関し、特に複数のDUTソケットを有す
るハンドラーにおける再選方法及び装置に関する。The present invention relates to a method and an apparatus for inspecting a semiconductor device, and more particularly to a method and an apparatus for reselecting a handler having a plurality of DUT sockets.
【0002】[0002]
【従来の技術】半導体装置の検査工程においては、LS
Iテスタ等の試験装置と一体化されたハンドラーがDU
T(Device Under Test;被試験デバイス)を載置する
トレー及びDUTを搬送及びハンドリングしてDUTを
ロードしてソケットにセットしテストを実行し、テスト
結果に基づき、カテゴリ(試験結果に基づくDUTの良
・不良品別の分類及びランク別け)毎にソートしてアン
ロードする一連の処理が行われる。2. Description of the Related Art In a semiconductor device inspection process, LS
A handler integrated with a test device such as an I tester is a DU
The tray and the DUT on which T (Device Under Test) is placed are transported and handled, the DUT is loaded and set in the socket, the test is executed, and based on the test result, the category (the DUT of the DUT based on the test result) is executed. A series of processing for sorting and unloading for each good / defective product classification and rank) is performed.
【0003】そしてテスト(検査)の結果、不良と判定
されたDUTの再検査を行う機能をもつ従来のハンドラ
ー装置において、初回の検査後、不良判定されたDUT
には、再検査トレー(「再検査待機トレー」ともいう)
に再配置され、検査が終了後、再検査トレーに格納され
ている再検査待ちのDUTを再検査するという構成とさ
れている。In a conventional handler apparatus having a function of retesting a DUT determined to be defective as a result of a test (inspection), a DUT determined to be defective after an initial test is performed.
Has a re-inspection tray (also called "re-inspection waiting tray")
After the inspection is completed, the DUT waiting for re-inspection stored in the re-inspection tray is re-inspected.
【0004】この場合、初回の検査後、不良判定された
DUTが、該検査が行われたソケットから再検査用トレ
ーにそのまま移動するため、検査時のソケットと再検査
時のソケットが同一となる場合がある。In this case, after the first inspection, the DUT determined to be defective moves from the socket where the inspection was performed to the tray for re-inspection as it is, so that the socket at the time of inspection and the socket at the time of re-inspection are the same. There are cases.
【0005】そして、同一のソケットにて、再検査を行
う場合、本来製品の実力的には、良品であるDUTも再
び不良品と判定されることになる。[0005] When re-inspection is performed using the same socket, a DUT that is originally a non-defective product is again judged as a defective product in terms of the actual performance of the product.
【0006】[0006]
【発明が解決しようとする課題】半導体装置の動作周波
数の高速化に伴い、試験装置の精度(能力)とDUTの
測定要求精度とが接近してきており、また半導体装置の
最高動作周波数が試験装置の能力を上回るものも出現し
ており、従来では顕在化していなかった、ソケット間の
特性ばらつきが顕著となるに至っている。As the operating frequency of a semiconductor device increases, the accuracy (capacity) of a test device and the required accuracy of a DUT measurement approach each other, and the maximum operating frequency of the semiconductor device increases. Some of them have surpassed the above-mentioned ability, and the characteristic variation between sockets, which has not been apparent in the past, has become remarkable.
【0007】すなわち、複数のソケットを有するハンド
ラー装置において、あるソケットで検査した測定結果と
他のソケットで検査した測定結果との測定結果のばらつ
きが問題となっている。That is, in a handler device having a plurality of sockets, there is a problem in that a measurement result obtained by inspection in one socket and a measurement result obtained by inspection in another socket are not uniform.
【0008】一方、試験装置においてDUTを検査する
ためのテストプログラムにおける各測定項目の測定規格
(測定結果がパスかフェイルかを判定し判定結果に応じ
ランク別け処理するための測定規格)は、半導体製造装
置の検査装置のもつソケット間の測定ばらつきを考慮し
て、その測定規格は、通常、最良条件の電気的特性値を
示すソケットを基準として、その補正値が決定されてい
る。On the other hand, the measurement standard of each measurement item in a test program for inspecting a DUT in a test apparatus (a measurement standard for determining whether a measurement result is a pass or a failure and performing a ranking process according to the determination result) is a semiconductor standard. In consideration of measurement variation between sockets of an inspection device of a manufacturing apparatus, a correction value of the measurement standard is usually determined on the basis of a socket showing an electrical characteristic value under the best condition.
【0009】すなわち、検査において、不良DUTは、
不良判定されるように、つまり不良DUTが良品と誤判
定されないように、補正値を設定して測定規格を決定し
ているため、最悪条件の電気的特性値を示すソケットに
セットされて検査が行われた場合、DUTは本来の実力
は良品であるにもかかわらず、検査結果は、良品の範囲
に到らず、不良判定されてしまう場合がある。That is, in the inspection, a defective DUT is
Since the measurement standard is determined by setting the correction value so that the defective DUT is determined, that is, so that the defective DUT is not erroneously determined as a non-defective product, it is set in a socket indicating the worst-case electrical characteristic value and the inspection is performed. If the inspection is performed, the inspection result may not reach the range of a non-defective product, and the DUT may be determined to be defective, although the original performance of the DUT is non-defective.
【0010】例えば、DUTの入力信号と出力信号の信
号伝搬遅延時間の測定において、最良条件の電気的特性
値を示す第1のソケットでのDUTの信号伝搬遅延時間
の測定結果(tpd1)を、最良条件の電気的特性値を示
すソケットを基準とした補正値(tpdCAL)に基づき補
正した場合、良品測定規格(tpdmax)以下となり、良
品判定されるという状態にあって、該DUTについて最
悪条件の電気的特性値を示す第2のソケットで信号伝搬
遅延時間を測定し、その測定結果(tpd2)に対して補
正値(tpdCAL)で補正しても、上記良品測定規格(t
pdmax)を超えてしまう場合があり、この場合、不良判
定され、同一ソケットで再検査を行っても再び不良とな
る。AC試験に限らず、DUTの電圧、電流測定等のD
C試験、及びファンクション試験における試験装置のタ
イミング設定、コンパレータにおける出力信号レベルの
設定の補正についても、最悪条件の電気的特性値を示す
(規格とのマージンの小さい)ソケットにセットされて
検査が行われたDUTは、本来の実力は良品であるにも
かかわらず、測定結果は、良品の範囲に到らず、不良判
定されてしまう。For example, in the measurement of the signal propagation delay time of the input signal and the output signal of the DUT, the measurement result (t pd1 ) of the signal propagation delay time of the DUT at the first socket showing the electric characteristic value of the best condition is obtained. When the correction is made based on the correction value (t pdCAL ) based on the socket showing the electrical characteristic value of the best condition, the DUT becomes less than or equal to the non-defective measurement standard (t pd max) and is judged to be non-defective. , The signal propagation delay time is measured by the second socket showing the worst-case electrical characteristic value, and the measurement result (t pd2 ) is corrected by the correction value (t pdCAL ). t
pd max) may be exceeded. In this case, the failure is determined, and the failure is again caused even if the same socket is retested. Not only AC test but also DUT voltage and current measurement etc.
Also for the timing setting of the test apparatus in the C test and the function test, and the correction of the output signal level setting in the comparator, the inspection is performed by setting the worst-case electrical characteristic value in a socket (with a small margin with respect to the standard). Although the actual performance of the DUT is good, the measurement result does not reach the range of the good product, and the DUT is determined to be defective.
【0011】このように、ソケット間の特性ばらつきに
より、DUTの良否判定、カテゴリ分けを正しく行うこ
とができない。As described above, due to the characteristic variation between the sockets, it is not possible to judge the acceptability of the DUT and categorize the DUT correctly.
【0012】なお、不良ソケットにDUTを装着して長
時間バーンイン試験を行うことを回避する装置として、
例えば特開平10−239388号公報には、バーンイ
ンボードのソケットに装着したDUTの試験を行うプリ
テスタを備えた構成が開示されている。As an apparatus for avoiding performing a burn-in test for a long time by mounting a DUT in a defective socket,
For example, Japanese Patent Laying-Open No. 10-239388 discloses a configuration including a pretester for testing a DUT mounted on a socket of a burn-in board.
【0013】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、本来製品の実力的
には良品であるものを不良品にしていたものを、再検査
により救済できる可能性を向上する検査方法及び装置を
提供することにある。Therefore, the present invention has been made in view of the above-mentioned problems, and an object of the present invention is to remedy what was originally a non-defective product in terms of its ability in practice by re-inspection. An object of the present invention is to provide an inspection method and an apparatus that improve the possibility.
【0014】[0014]
【課題を解決するための手段】前記目的を達成する本発
明は、被試験デバイスがセットされて検査が行われるソ
ケットを複数有し再検査機能を有する半導体検査装置の
検査方法において、検査の結果不良と判定された被試験
デバイスを再検査する際に、前記被試験デバイスを、前
記検査が行われたソケットとは別のソケットにセットし
て、再検査を行う。In order to achieve the above object, the present invention provides a method of inspecting a semiconductor inspection apparatus having a plurality of sockets on which a device under test is set and inspected and having a re-inspection function. When retesting the device under test determined to be defective, the device under test is set in a socket different from the socket on which the test was performed, and the test is performed again.
【0015】本発明においては、前記試験の結果不良と
判定された被試験デバイスを、再検査のために再検査待
機トレーに配置する場合、初回検査時のソケットとは異
なるソケットにて再検査されるように前記再検査待機ト
レーに配置する。In the present invention, when the device under test determined to be defective as a result of the test is placed in the re-test standby tray for re-test, the device is re-tested in a socket different from the socket at the time of the first test. So that it is placed on the re-inspection waiting tray.
【0016】[0016]
【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、被試験デバイス(DeviceUnder Tes
t;DUT)がセットされ、試験装置から電源、印加信
号が供給され、DUTの出力信号等を試験装置に出力す
るためのソケットを複数有し、再検査機能を有するハン
ドラー装置に、試験装置での検査の結果、不良判定され
たDUTを、再検査する際に、再検査されるDUTを、
前回検査が行われたソケットとは別のソケットにセット
して再検査を行う機能を具備している。Embodiments of the present invention will be described. The present invention relates to a device under test (DeviceUnder Tes
t; DUT) is set, a power supply and an applied signal are supplied from the test apparatus, and a plurality of sockets for outputting an output signal of the DUT to the test apparatus are provided. As a result of the inspection, when the DUT determined to be defective is re-inspected, the DUT to be re-inspected is
It has a function of setting it in a socket different from the socket on which the previous inspection was performed and performing an inspection again.
【0017】[0017]
【実施例】本発明の実施例について図面を参照して説明
する。本発明の一実施例は、複数のソケットを有し、再
検査を行う機能をもつハンドラー装置において、LSI
テスタ等の試験装置によるDUTの検査の結果、不良判
定されたDUTを、再検査用トレーに移動する前に、検
査時のソケットに対応するトレー毎に分類した後、再検
査トレーに再配置する際に、初回のソケットとは異なる
ソケットにて再選されるように、再検査トレーに再配置
する機能を備えている。Embodiments of the present invention will be described with reference to the drawings. One embodiment of the present invention relates to a handler device having a plurality of sockets and having a function of performing a re-check
As a result of inspection of the DUT by a test device such as a tester, the DUT determined to be defective is classified into trays corresponding to sockets at the time of inspection before being moved to the tray for reinspection, and then relocated to the tray for reinspection. At the time, a function is provided to relocate to the re-examination tray so that a socket different from the first socket may be selected again.
【0018】本発明は、公知の水平搬送方式のハンドラ
ー装置において、図6を参照すると、搬送されたDUT
を複数のソケットに収容し、DUTと試験装置との電気
的接続をとることで試験を行う検査部10と、検査部1
0での検査の結果から、良品、不良品として判定された
DUTをソケットから取り出す手段(アンローダ)11
と、良品判定されたDUTを収納し、不良品と判定され
たDUTを検査時のソケットに対応するトレー毎に分類
する手段12と、不良判定されたDUTを初回の検査時
のソケットとは異なるソケットにて再検査されるよう
に、再検査トレーに再配列する手段13と、再選モード
時に再配列された再検査トレーに収容されたDUTを複
数の測定ソケットにセットする手段(ローダ)14と、
を備え、複数のソケットに移動したDUTを再検査が行
われる。The present invention relates to a known horizontal transport type handler apparatus, which is shown in FIG.
And a testing unit 10 that accommodates the DUT in a plurality of sockets and conducts a test by making an electrical connection between the DUT and the test apparatus.
Means (unloader) 11 for taking out a DUT determined as a non-defective product or a defective product from the result of the inspection at 0
Means 12 for storing DUTs determined to be non-defective and classifying DUTs determined to be defective for each tray corresponding to the socket at the time of inspection, and differentiating the DUT determined to be defective from the socket at the time of the first inspection. Means 13 for re-arranging the DUT in the re-inspection tray so as to be re-inspected in the socket, and means (loader) 14 for setting the DUTs stored in the re-inspection tray rearranged in the re-selection mode to a plurality of measurement sockets. ,
And the DUT moved to the plurality of sockets is retested.
【0019】図1乃至図4は、本発明の一実施例の検査
装置の動作を説明するための図である。本発明の一実施
例の動作について説明する。FIGS. 1 to 4 are diagrams for explaining the operation of the inspection apparatus according to one embodiment of the present invention. The operation of one embodiment of the present invention will be described.
【0020】図1は、本発明の一実施例における検査部
のソケットの配置の一例を示したものであり、検査用ト
レーから複数のソケットA−HのそれぞれにDUT(サ
ンプル(Sample)A−H)を収納し、不図示の試験装置
からのDUTへの電気的信号の設定、DUTの測定結果
の判定等による電気的検査を行う。試験装置は、測定結
果(例えばDC試験、AC試験、ファンクション試験
等)から良品、不良品を判別する。FIG. 1 shows an example of an arrangement of sockets of an inspection section according to an embodiment of the present invention. A DUT (Sample A-A) is supplied from an inspection tray to each of a plurality of sockets A-H. H) is stored, and an electrical test is performed by setting an electrical signal from a test device (not shown) to the DUT, determining a measurement result of the DUT, and the like. The test apparatus discriminates a non-defective product from a measurement result (for example, a DC test, an AC test, a function test, and the like).
【0021】テストの結果、DUTは、不良、良品と不
良品に選別され、良品と判定されたDUTはソケットか
ら取り出され良品受け皿に移動される。その際、図2に
示すように、テスト結果に基づきランク別(良品1〜良
品n)にソートされる。As a result of the test, the DUT is classified as defective, non-defective, and defective, and the DUT determined to be non-defective is taken out of the socket and moved to a non-defective tray. At that time, as shown in FIG. 2, sorting is performed according to rank (good product 1 to good product n) based on the test result.
【0022】テストの結果、不良と判定されたDUTは
電気的検査が行われた複数のソケットに対応する複数の
検査用トレーに1次格納される。As a result of the test, the DUT determined to be defective is temporarily stored in a plurality of inspection trays corresponding to the plurality of sockets subjected to the electrical inspection.
【0023】検査用トレーに1次格納されたDUTは、
前回の検査が行われたソケットに対応する複数のトレー
から、再検査待機トレー(単に「再検査トレー」ともい
う)に移動する際に、再検査を行うソケットと、前回の
ソケットが異なるように、再検査待機トレーに配置する
(図3参照)。The DUT primarily stored in the inspection tray is
When moving from a plurality of trays corresponding to the socket on which the previous inspection was performed to the re-inspection standby tray (also referred to simply as "re-inspection tray"), the socket to be re-inspected should be different from the previous socket. Is placed on the re-examination standby tray (see FIG. 3).
【0024】そして図4に示すように、再検査待機トレ
ーに格納され、検査を待機していたDUTをソケットに
収容して再検査を行い、最終の良品不良品の判定を行
う。Then, as shown in FIG. 4, the DUT stored in the re-inspection waiting tray and waiting for the inspection is accommodated in the socket and re-inspected, and the final good / defective product is determined.
【0025】図5は、本発明の一実施例の処理手順を示
す流れ図である。図5を参照すると、一回目の電気的特
性検査後、良品と判定されたDUTはカテゴリ毎にソー
トされ分類される(ステップ101〜102)。FIG. 5 is a flowchart showing a processing procedure according to one embodiment of the present invention. Referring to FIG. 5, after the first electrical characteristic test, DUTs determined to be non-defective are sorted and classified for each category (steps 101 to 102).
【0026】一方、不良品と判定されたDUTは、個々
のDUTについて一回目に電気的特性を行なったソケッ
ト毎に分類し(ステップ103、104)、一回目の不
良品DUTを再検査トレーに移し替え、その際に、不良
判定DUTについて再検査時のソケットが一回目のソケ
ットとは異なるトレーに配置されるように配列する(ス
テップ105)。そして、1回目の測定終了後、再検査
トレーから不良判定DUTを各ソケットにセットして再
検査を行ない(ステップ106)、再検査結果に基づ
き、良、不良判定を行なう(ステップ107、10
8)。On the other hand, the DUT determined to be defective is classified into each socket for which the first electrical characteristic has been performed for each DUT (steps 103 and 104), and the first defective DUT is placed in a re-inspection tray. At this time, the sockets for re-inspection of the defect determination DUT are arranged in a tray different from that of the first socket (step 105). After the first measurement is completed, a defect determination DUT is set in each socket from the re-inspection tray, and re-inspection is performed (step 106). Based on the re-inspection result, good or bad is determined (steps 107 and 10).
8).
【0027】前記実施例においては、1回目の電気的測
定検査終了後、不良判定されたDUTを1次格納するた
めに、電気的検査したソケットに対応させて、複数のト
レーを用意しているが、複数のトレーを備えずに、ソケ
ットから直接、再検査待機トレーに移動し、その際1回
目の検査とは、異なるソケットにセットできるように配
列する、ようにしてもよい。In the above embodiment, after the first electrical measurement test, a plurality of trays are prepared corresponding to the electrically tested sockets in order to temporarily store the DUT determined to be defective. However, instead of having a plurality of trays, the tray may be moved directly from the socket to the re-examination standby tray, and then arranged so that it can be set in a different socket from the first inspection.
【0028】[0028]
【発明の効果】以上説明したように、本発明によれば、
再検査時に、初回検査時と異なるソケットにセットして
再検査を行うようにしたことにより、ソケット間のばら
つきによるDUTの選別誤りを抑止低減し、検査精度を
向上する、という効果を奏する。As described above, according to the present invention,
At the time of the re-inspection, the re-inspection is performed by setting the socket to a different socket from that at the time of the initial inspection, so that the DUT selection error due to the variation between the sockets is suppressed and the inspection accuracy is improved.
【図1】本発明の一実施例を説明するための図である。FIG. 1 is a diagram for explaining an embodiment of the present invention.
【図2】本発明の一実施例を説明するための図である。FIG. 2 is a diagram for explaining an embodiment of the present invention.
【図3】本発明の一実施例を説明するための図である。FIG. 3 is a diagram for explaining an embodiment of the present invention.
【図4】本発明の一実施例を説明するための図である。FIG. 4 is a diagram for explaining one embodiment of the present invention.
【図5】本発明の一実施例の処理手順を説明するための
流れ図である。FIG. 5 is a flowchart illustrating a processing procedure according to an embodiment of the present invention.
【図6】本発明の一実施例を構成を説明するためのブロ
ック図である。FIG. 6 is a block diagram for explaining the configuration of an embodiment of the present invention.
10 検査部 11 取出部(アンローダ) 12 分類部 13 再配列部 14 装着部(ローダ) A〜H ソケット Reference Signs List 10 inspection unit 11 extraction unit (unloader) 12 classification unit 13 rearrangement unit 14 mounting unit (loader) A to H socket
Claims (5)
れるソケットを複数有し再検査機能を有する半導体検査
装置の検査方法において、 検査の結果不良と判定された被試験デバイスを再検査す
る際に、前記被試験デバイスを、前記検査が行われたソ
ケットとは別のソケットにて再検査が行われるように再
配置する、ことを特徴とする半導体装置の検査方法。An inspection method for a semiconductor inspection apparatus having a plurality of sockets on which a device under test is set and inspected and having a re-inspection function, wherein a device under test determined to be defective as a result of the inspection is re-inspected. And re-arranging the device under test so that re-inspection is performed in a socket different from the socket in which the inspection is performed.
バイスを、再検査のために再検査トレーに配置する際
に、初回検査時のソケットとは異なるソケットにて再検
査されるように、前記再検査トレーに配置する、ことを
特徴とする半導体製造装置の検査方法。2. The method according to claim 1, wherein when the device under test determined to be defective as a result of the inspection is placed on a re-inspection tray for re-inspection, the device is re-inspected in a socket different from the socket at the time of the initial inspection. And disposing it on the re-inspection tray.
れるソケットを複数有し再検査機能を有する半導体検査
装置の検査方法において、 検査の結果不良と判定された被試験デバイスの各被試験
デバイスについて前記検査が行なわれたソケット毎に分
類し、不良と判定された前記被試験デバイスを再検査ト
レーに移し替える際に、不良と判定された前記被試験デ
バイスについて再検査が行われるソケットが前回検査時
のソケットとは異なるトレーに位置するように配置す
る、ことを特徴とする半導体検査装置の検査方法。3. A test method for a semiconductor test apparatus having a plurality of sockets on which a device under test is set and subjected to a test and having a retest function, wherein each test device of the device under test determined to be defective as a result of the test. Is classified for each socket subjected to the inspection, and when the device under test determined to be defective is transferred to a re-inspection tray, the socket for which re-inspection is performed for the device under test determined to be defective last time. An inspection method for a semiconductor inspection apparatus, wherein the semiconductor inspection apparatus is disposed so as to be located on a tray different from a socket at the time of inspection.
れるソケットを複数有し再検査機能を有する半導体検査
装置において、 検査の結果不良と判定された被試験デバイスを再検査す
る際に、前記被試験デバイスを、前記検査が行われたソ
ケットとは別のソケットにセットして再検査を行うよう
に制御する手段を備えた、ことを特徴とする半導体検査
装置。4. A semiconductor inspection apparatus having a plurality of sockets on which a device under test is set and subjected to an inspection and having a re-inspection function. A semiconductor inspection apparatus comprising: means for setting a device under test in a socket different from the socket on which the inspection has been performed, and performing re-inspection.
搬送された被試験デバイス(「DUT」という)を複数
のソケットに収容し、前記DUTと試験装置との電気的
接続をとることで試験を行うための手段と、 前記検査の結果から、良品、不良品として判定されたD
UTをソケットから取り出して選別する手段と、 良品判定されたDUTを収納する手段と、 不良品と判定されたDUTを検査時のソケットに対応す
るトレー毎に分類する手段と、 不良判定されたDUTを初回の検査時のソケットとは異
なるソケットにて再検査されるように、再検査トレーに
再配列する手段と、 再検査時に、再配列された再検査トレーに収容されたD
UTを前記複数のソケットにセットする手段と、 を備えたことを特徴とする半導体検査装置。5. A horizontal transfer type handler device,
Means for receiving the transported device under test (referred to as “DUT”) in a plurality of sockets and performing an electrical connection between the DUT and a test apparatus, and performing a test based on a result of the inspection; D determined as defective
Means for taking out a UT from a socket and selecting it, means for storing a DUT determined to be non-defective, means for classifying a DUT determined to be defective for each tray corresponding to the socket at the time of inspection, and a DUT determined to be defective Means for re-arranging the re-inspection tray in a re-inspection tray so as to be re-inspected in a socket different from the socket at the time of the initial inspection,
Means for setting a UT in the plurality of sockets.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11057950A JP2000258496A (en) | 1999-03-05 | 1999-03-05 | Inspection of semiconductor device and device thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11057950A JP2000258496A (en) | 1999-03-05 | 1999-03-05 | Inspection of semiconductor device and device thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000258496A true JP2000258496A (en) | 2000-09-22 |
Family
ID=13070325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11057950A Pending JP2000258496A (en) | 1999-03-05 | 1999-03-05 | Inspection of semiconductor device and device thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000258496A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100705655B1 (en) | 2005-10-19 | 2007-04-09 | (주) 인텍플러스 | Sorting method of semiconductor package |
JP2008521017A (en) * | 2004-11-22 | 2008-06-19 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | Method and machine for repeated testing of electrical components |
CN106841989A (en) * | 2017-02-13 | 2017-06-13 | 张家港市欧微自动化研发有限公司 | A kind of cmos sensor method of testing |
US10672470B1 (en) | 2018-12-04 | 2020-06-02 | Micron Technology, Inc. | Performing a test of memory components with fault tolerance |
-
1999
- 1999-03-05 JP JP11057950A patent/JP2000258496A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008521017A (en) * | 2004-11-22 | 2008-06-19 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | Method and machine for repeated testing of electrical components |
KR101164984B1 (en) * | 2004-11-22 | 2012-07-17 | 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 | Method and machine for repetitive testing of an electrical component |
KR100705655B1 (en) | 2005-10-19 | 2007-04-09 | (주) 인텍플러스 | Sorting method of semiconductor package |
CN106841989A (en) * | 2017-02-13 | 2017-06-13 | 张家港市欧微自动化研发有限公司 | A kind of cmos sensor method of testing |
US10672470B1 (en) | 2018-12-04 | 2020-06-02 | Micron Technology, Inc. | Performing a test of memory components with fault tolerance |
WO2020117907A1 (en) * | 2018-12-04 | 2020-06-11 | Micron Technology, Inc. | Performing a test of memory components with fault tolerance |
US11043269B2 (en) | 2018-12-04 | 2021-06-22 | Micron Technology, Inc. | Performing a test of memory components with fault tolerance |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7237158B2 (en) | Intelligent binning for electrically repairable semiconductor chips | |
US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
US6960908B2 (en) | Method for electrical testing of semiconductor package that detects socket defects in real time | |
US8036848B2 (en) | Semiconductor wafer testing apparatus and method of testing semiconductor wafer | |
KR20090056599A (en) | Method of testing packaged integrated circuits | |
US5654632A (en) | Method for inspecting semiconductor devices on a wafer | |
WO2007113968A1 (en) | Semiconductor integrated circuit testing method and information recording medium | |
JP4515815B2 (en) | Inspection method of semiconductor elements | |
US6380753B1 (en) | Screening method of semiconductor device and apparatus thereof | |
JPH08262102A (en) | Method for reinspecting device in handler for ic tester | |
JP2000258496A (en) | Inspection of semiconductor device and device thereof | |
JP3960872B2 (en) | Prober apparatus and semiconductor device inspection method | |
US7265568B2 (en) | Semi-conductor component test process and a system for testing semi-conductor components | |
US6230293B1 (en) | Method for quality and reliability assurance testing of integrated circuits using differential Iddq screening in lieu of burn-in | |
US6815969B2 (en) | Semiconductor inspection device capable of performing various inspections on a semiconductor device | |
JP4409687B2 (en) | Electronic component testing apparatus and electronic component testing method | |
Lee et al. | IC handler throughput evaluation for test process optimization | |
JP3865185B2 (en) | Semiconductor device, test apparatus and test method thereof | |
US7317323B2 (en) | Signal test procedure for testing semi-conductor components and a test apparatus for testing semi-conductor components | |
JP2984155B2 (en) | Wafer IC chip inspection method | |
JP2002156404A (en) | Method and apparatus for measuring semiconductor | |
JP2006201069A (en) | Method and device for selecting semiconductor device | |
JP2002214294A (en) | Method and device for inspecting semiconductor device | |
KR20070048280A (en) | Method of testing a semiconductor device and apparatus for testing a semiconductor device using the same | |
KR20100021359A (en) | Probe and sorting apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020409 |