JP2002156404A - Method and apparatus for measuring semiconductor - Google Patents

Method and apparatus for measuring semiconductor

Info

Publication number
JP2002156404A
JP2002156404A JP2000353350A JP2000353350A JP2002156404A JP 2002156404 A JP2002156404 A JP 2002156404A JP 2000353350 A JP2000353350 A JP 2000353350A JP 2000353350 A JP2000353350 A JP 2000353350A JP 2002156404 A JP2002156404 A JP 2002156404A
Authority
JP
Japan
Prior art keywords
test
semiconductor
electrical characteristic
inspection
semiconductor product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000353350A
Other languages
Japanese (ja)
Inventor
Satoru Uesugi
悟 上杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000353350A priority Critical patent/JP2002156404A/en
Publication of JP2002156404A publication Critical patent/JP2002156404A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method and an apparatus for measuring semiconductors which can more shorten an inspection time for the whole in a lot or a wafer including a plurality of good semiconductor products (IC chips). SOLUTION: A normal measurement of executing test items according to a normal program is carried out to a predetermined number of semiconductor products (process 1). A pass judgment Pass or a fail judgment Fail is determined (process 2). In the Fail case, the number of fail judgments is counted by a counter and identification numbers of corresponding test items are stored into a register (process 3). After the normal measurement for the predetermined number is finished in a process 4, test items that can be saved are selected from the results of the counter and the register (process 5). Electrical characteristics inspection of semiconductor products which includes a skip test, i.e., skipping test items regarded as not generating the fail judgment for the remaining semiconductor products (as generating a considerably low percentage defective) is carried out according to data obtained in the process 5 (process 6).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ウェハ状態または
チップ状態における半導体製品を検査するためテストシ
ステムの構築されたテスターと共に使用される半導体測
定方法及び半導体測定装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor measuring method and a semiconductor measuring apparatus used for testing a semiconductor product in a wafer state or a chip state together with a tester constructed with a test system.

【0002】[0002]

【従来の技術】LSI製造の組立工程前におけるウェハ
状態、あるいはベアチップ状態での半導体製品の電気的
特性検査(各種試験、測定を含めた検査)では、テスタ
ーと共に使用される半導体測定装置が利用される。
2. Description of the Related Art In an electrical characteristic inspection (inspection including various tests and measurements) of a semiconductor product in a wafer state or a bare chip state before an assembling process of LSI manufacturing, a semiconductor measuring device used together with a tester is used. You.

【0003】テスター本体には、被測定半導体製品にお
ける電気的特性検査に利用される信号の生成、解析に関
係するテストシステムが構築されている。すなわち、テ
ストシステムとして上記電気的特性検査に関る各テスト
項目が記述された全プログラムに従って、信号伝達系を
介し被測定半導体製品に対して電気的特性検査が実施さ
れる。
[0003] In the tester main body, a test system related to generation and analysis of signals used for electrical characteristic inspection of a semiconductor product to be measured is constructed. That is, as a test system, the electrical characteristics inspection is performed on the semiconductor product to be measured via the signal transmission system according to the entire program in which the test items related to the electrical characteristics inspection are described.

【0004】被測定半導体製品からの信号結果は、テス
ター本体へ伝達され、期待値と比較するなどして機能の
良否を判定したり、入出力信号、電源部分の電圧、電流
などのアナログ値等の測定、解析がなされる。このよう
な検査によって良品として選別されたLSIチップのみ
が組立工程へと回される。
The signal result from the semiconductor product to be measured is transmitted to the tester main body, and it is determined whether the function is good or not by comparing it with an expected value. Is measured and analyzed. Only the LSI chips selected as non-defective products by such inspection are sent to the assembly process.

【0005】[0005]

【発明が解決しようとする課題】半導体製品の電気的特
性検査(各種試験、測定を含めた検査)では、テスター
本体のテストシステムとして、上記電気的特性検査に関
る各テスト項目が記述された全プログラムについて実行
されるようになっている。これは、ロットやウェハ内に
おける全ての各半導体製品(ICチップ)について全く
不良判定が出ないテスト項目についても常に実施され
る。このため、良品の可能性が非常に高いロットやウェ
ハにおいても一通り検査は行われ、各半導体製品(IC
チップ)について検査時間が同じようにかかる。
In an electrical characteristic inspection (inspection including various tests and measurements) of a semiconductor product, each test item related to the electrical characteristic inspection is described as a test system of a tester body. It is executed for all programs. This is always performed for test items for which no defect is determined for all semiconductor products (IC chips) in a lot or wafer. For this reason, even a lot or a wafer having a very high possibility of a non-defective product is generally inspected, and each semiconductor product (IC
Inspection time is the same for chip).

【0006】本発明は上記のような事情を考慮してなさ
れたもので、良品の半導体製品(ICチップ)を複数含
むロットやウェハ内全体の検査時間をより短くし得る半
導体測定方法及び半導体測定装置を提供しようとするも
のである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has a semiconductor measuring method and a semiconductor measuring method capable of shortening the inspection time of a whole lot or a wafer including a plurality of non-defective semiconductor products (IC chips). It is intended to provide a device.

【0007】[0007]

【課題を解決するための手段】本発明に係る半導体測定
方法は、半導体製品の設置領域と、半導体製品における
電気的特性検査に関る信号の授受を担う信号伝達機構
と、前記電気的特性検査に利用されるための信号の生
成、解析に関係するテストシステムが構築されたテスタ
ー本体とを具備し、前記テスター本体におけるテストシ
ステムとして前記電気的特性検査に関る各テスト項目が
記述された全プログラムのうちから、テスト項目が選択
され前記電気的特性検査が実施されることを特徴とす
る。
According to the present invention, there is provided a semiconductor measuring method, comprising: an installation area for a semiconductor product; a signal transmission mechanism for transmitting and receiving a signal related to an electrical characteristic test on the semiconductor product; A tester body in which a test system related to generation and analysis of signals to be used for the tester is constructed, and each test item related to the electrical characteristic test is described as a test system in the tester body. A test item is selected from the program, and the electrical characteristic test is performed.

【0008】上記本発明に係る半導体測定方法によれ
ば、予め設定されているテスト項目の中から必要なテス
ト項目を選択できるテストシステムとなり得る。あるテ
スト項目を実施して非常に適切な値が確保できた場合
に、不良判定が出ないとみなせるようなテスト項目につ
いて実施を省くなどの変更が可能になる。
According to the semiconductor measuring method of the present invention, a test system capable of selecting a necessary test item from preset test items can be provided. If a very appropriate value can be secured by executing a certain test item, it is possible to make a change such as omitting the execution of a test item that can be regarded as not causing a failure determination.

【0009】本発明に係るより好ましい実施態様として
の半導体測定方法は、半導体製品の設置領域と、半導体
製品における電気的特性検査に関る信号の授受を担う信
号伝達機構と、前記電気的特性検査に利用されるための
信号の生成、解析に関係するテストシステムが構築され
たテスター本体とを具備し、前記テスター本体における
テストシステムとして前記電気的特性検査に関る各テス
ト項目が記述された全プログラムのうち、所定数の前記
半導体製品における前記電気的特性検査の判定結果に応
じて、残る予定数の前記半導体製品についてはテスト項
目が選択され前記電気的特性検査が実施されることを特
徴とする。
In a semiconductor measuring method according to a more preferred embodiment of the present invention, there is provided a semiconductor product installation area, a signal transmission mechanism for transmitting and receiving a signal related to an electrical characteristic test on the semiconductor product, and the electrical characteristic test. A tester body in which a test system related to generation and analysis of signals to be used for the tester is constructed, and each test item related to the electrical characteristic test is described as a test system in the tester body. In the program, a test item is selected for the remaining number of the semiconductor products according to a determination result of the electrical characteristic test on a predetermined number of the semiconductor products, and the electrical characteristic test is performed. I do.

【0010】上記本発明に係る半導体測定方法によれ
ば、予め設定されているテスト項目の中から必要なテス
ト項目を選択できるテストシステムとなり得る。あるロ
ット、ウェハ内などに属する全半導体製品のうち、一部
の半導体製品に対しあるテスト項目を実施して非常に適
切な値が確保できた場合に、残りの半導体製品に対し不
良判定が出ないとみなせるようなテスト項目については
実施を省くなどの変更が可能になる。
According to the semiconductor measuring method of the present invention, a test system capable of selecting a necessary test item from preset test items can be provided. Of all semiconductor products belonging to a certain lot, within a wafer, etc., if a certain test item is executed for some semiconductor products and a very appropriate value can be secured, a failure judgment is issued for the remaining semiconductor products. It is possible to change the test items that can be regarded as not present, such as omitting the execution.

【0011】さらに、本発明に係る好ましい実施態様と
しての半導体測定方法は、半導体製品の設置領域と、半
導体製品における電気的特性検査に関る信号の授受を担
う信号伝達機構と、前記電気的特性検査に利用されるた
めの信号の生成、解析に関係するテストシステムが構築
されたテスター本体とを具備し、前記テスター本体にお
けるテストシステムとして前記電気的特性検査に関る各
テスト項目が記述された全プログラムのうち、所定数の
前記半導体製品における前記電気的特性検査の結果、少
なくとも不良判定が与えられたテスト項目に対応する識
別番号、不良判定回数のデータを基に、不良率の低いテ
スト項目を除いて残る予定数の前記半導体製品の前記電
気的特性検査が実施されるようにしたことを特徴とす
る。
Further, according to a semiconductor measuring method as a preferred embodiment of the present invention, there are provided a semiconductor product installation area, a signal transmission mechanism for transmitting and receiving a signal relating to an electrical characteristic test on the semiconductor product, A tester main body in which a test system related to generation and analysis of a signal to be used for inspection is constructed, and each test item related to the electrical characteristic test is described as a test system in the tester main body. As a result of the electrical characteristic test on a predetermined number of the semiconductor products among all programs, at least an identification number corresponding to a test item given a failure determination, a test item having a low failure rate based on data of the number of times of failure determination. The electrical characteristic inspection is performed on the remaining number of the semiconductor products except for the above.

【0012】上記本発明に係る半導体測定方法によれ
ば、予め設定されているテスト項目の中から必要なテス
ト項目を選択できるテストシステムとなり得る。あるロ
ット、ウェハ内などに属する全半導体製品のうち、所定
数の半導体製品に対し一通りテスト項目に従って検査を
実施する。不良判定回数のデータ及びそれに対応するテ
スト項目の識別番号に従って、残りの半導体製品に対し
不良判定が出ない(不良率が極めて低い)とみなせるよ
うなテスト項目については実施を省くなどの変更が可能
になる。
According to the semiconductor measuring method of the present invention, a test system capable of selecting a necessary test item from preset test items can be provided. A predetermined number of semiconductor products among all the semiconductor products belonging to a certain lot or wafer are inspected according to the test items. According to the data of the number of failure judgments and the identification number of the test item corresponding to the data, the test items that can be regarded as having no failure judgment (extremely low failure rate) for the remaining semiconductor products can be changed, for example, by omitting the implementation. become.

【0013】また、本発明に係る半導体測定装置は、半
導体製品の設置領域、この半導体製品における電気的特
性検査に関る信号の授受を担う信号伝達機構、及び前記
電気的特性検査に利用されるための信号の生成、解析に
関係するテストシステムが構築されたテスター本体を備
えた半導体測定装置であって、前記テスター本体は、少
なくとも前記テストシステムとして前記電気的特性検査
に関る各テスト項目が記述された全プログラムのうち、
前記半導体製品の所定量について前記電気的特性検査の
結果、不良判定が与えられたテスト項目に対応した識別
番号を記憶するレジスタと、不良判定回数を計数するカ
ウンタを含むと共に、前記レジスタ、カウンタにおける
データを基に不良率の低いテスト項目を除いて残る予定
数の前記半導体製品の前記電気的特性検査が実施される
ような演算部を構成したことを特徴とする。
Further, the semiconductor measuring device according to the present invention is used for an installation area of a semiconductor product, a signal transmission mechanism for transmitting and receiving a signal related to an electrical characteristic test on the semiconductor product, and the electrical characteristic test. A semiconductor measurement device including a tester main body in which a test system related to generation and analysis of a signal for analysis is constructed, wherein the tester main body includes at least each test item related to the electrical characteristic test as the test system. Of all the programs described,
As a result of the electrical characteristic test for a predetermined amount of the semiconductor product, a register for storing an identification number corresponding to a test item given a failure determination, and a counter for counting the number of failure determinations, the register and the counter An arithmetic unit is configured such that the electrical characteristic inspection is performed on a predetermined number of the semiconductor products remaining after excluding test items having a low defect rate based on data.

【0014】上記本発明に係る半導体装置によれば、テ
スター本体に内蔵のレジスタ,カウンタを利用する。あ
るロット、ウェハ内などに属する全半導体製品のうち、
所定数の半導体製品に対し一通りテスト項目に従って検
査を実施する。不良判定されたテスト項目をレジスタで
記憶、そのテスト項目における不良判定回数をカウンタ
で計数する。不良判定の回数及びそのテスト項目に基
き、残りの半導体製品に対し不良判定が出ない(不良率
が極めて低い)とみなせるようなテスト項目と、実施が
必須なテスト項目を選別する。これにより、いわゆるス
キップテストを伴う半導体製品の電気的特性検査が実施
されるように構成される。
According to the semiconductor device of the present invention, a register and a counter built in the tester body are used. Of all semiconductor products belonging to a certain lot, inside a wafer, etc.,
Inspection is performed on a predetermined number of semiconductor products according to test items. The test item determined to be defective is stored in a register, and the number of failure determinations in the test item is counted by a counter. Based on the number of times of failure determination and the test items, test items that can be regarded as having no failure determination (very low failure rate) for the remaining semiconductor products and test items that must be performed are selected. As a result, the semiconductor device is configured to perform an electrical characteristic test involving a so-called skip test.

【0015】[0015]

【発明の実施の形態】図1は、本発明の一実施形態に係
る半導体測定方法を示すフローチャートである。ウェハ
状態、あるいはベアチップ状態での半導体製品の電気的
特性検査(各種試験、測定を含めた検査)の一例を示し
ており、テスターと共に使用される半導体測定装置が利
用される。
FIG. 1 is a flowchart showing a semiconductor measuring method according to an embodiment of the present invention. 1 shows an example of an electrical characteristic inspection (inspection including various tests and measurements) of a semiconductor product in a wafer state or a bare chip state, and a semiconductor measuring device used together with a tester is used.

【0016】テスター本体には、被測定半導体製品にお
ける電気的特性検査に利用される信号の生成、解析に関
係するテストシステムが構築されている。すなわち、テ
ストシステムとして上記電気的特性検査に関る各テスト
項目が記述された全プログラムを含む。
In the tester main body, a test system related to generation and analysis of signals used for inspection of electrical characteristics of a semiconductor product to be measured is constructed. That is, the test system includes all programs in which test items related to the electrical characteristic inspection are described.

【0017】この実施形態では、あるロット、ウェハ内
などに属する全半導体製品のうち、代表的な所定数の半
導体製品に対し、通常プログラムどおりにテスト項目を
実施する通常測定が行われる(処理1)。
In this embodiment, a normal measurement for executing test items in accordance with a normal program is performed on a representative predetermined number of semiconductor products among all the semiconductor products belonging to a certain lot, within a wafer, or the like (Process 1). ).

【0018】処理1における各テスト項目について優良
判定Pass/不良判定Failのいずれかが決定される(処理
2)。不良判定Failの場合、不良判定回数をカウンタで
計数し、対応するテスト項目の識別番号(カテゴリーN
o.でもよい)をレジスタに記憶する(処理3)。これ
らカウンタ及びレジスタはテスター本体に含まれている
ものを利用すればよい。
For each test item in the process 1, one of the excellent judgment Pass / failure judgment Fail is determined (process 2). In the case of failure determination Fail, the number of failure determinations is counted by a counter, and the corresponding test item identification number (category N
o. May be stored in a register (process 3). What is necessary is just to use what is contained in a tester main body for these counters and registers.

【0019】優良判定Pass/不良判定Failにかかわら
ず、規定数、つまり最初に代表的に決めた所定数の半導
体製品が通常測定を終えるまで処理1,2、場合によっ
て処理3が繰り返される(処理4)。
Regardless of the pass / fail judgment Pass / Fail judgment, Steps 1 and 2, and in some cases, Step 3 are repeated until the specified number, that is, the predetermined number of semiconductor products that are initially representatively determined, has been measured normally. 4).

【0020】処理4において通常測定が規定数を満たし
たとき、カウンタ及びレジスタの結果から、残りの半導
体製品に対し不良判定が出ない(不良率が極めて低い)
とみなせるようなテスト項目を選定する(処理5)。
In the process 4, when the normal measurement satisfies the specified number, no defect is judged for the remaining semiconductor products from the results of the counter and the register (the defect rate is extremely low).
A test item that can be regarded as (Step 5).

【0021】処理5のデータに従って、残りの半導体製
品に対し不良判定が出ない(不良率が極めて低い)とみ
なせるようなテスト項目を飛ばす、いわゆるスキップテ
スト伴う半導体製品の電気的特性検査が実施される(処
理6)。
In accordance with the data of the process 5, the electrical characteristics inspection of the semiconductor product accompanied by a so-called skip test is performed in which a test item that can be regarded as having no defect judgment (very low defect rate) is skipped for the remaining semiconductor products. (Process 6).

【0022】上記実施形態の方法によれば、予め設定さ
れているテスト項目の中から必要なテスト項目を選択で
きるテストシステムとなり得る。不良率の低いテスト項
目の実施を全て飛ばすのではなく、予め設定されている
テスト項目の中でのみ選択できるようにすることもでき
る。すなわち、特定のテスト項目を実施して非常に適切
な値が確保できた場合に、不良判定が出ないとみなせる
ようなテスト項目についてのみ実施を省くなどの変更が
可能になる。
According to the method of the above embodiment, a test system that can select a required test item from preset test items can be provided. Instead of skipping all test items with a low defect rate, the test items can be selected only from preset test items. That is, when a very appropriate value can be secured by executing a specific test item, it is possible to make a change such as omitting the execution only for a test item that can be regarded as not causing a failure determination.

【0023】図2は、上記半導体測定方法が適用される
半導体測定装置の一例を示す概略図である。ICハンド
ラ21は、次のような作業機構を含む。例えば図示しな
いトレイから測定ジグ22に複数のICデバイス23を
供給する。その後、検査のため、テスター24本体と接
続されるテストヘッド25の端子に各ICデバイス23
の端子を接触させる。検査後に各ICデバイス23は分
類収納される。
FIG. 2 is a schematic diagram showing an example of a semiconductor measuring device to which the above-described semiconductor measuring method is applied. The IC handler 21 includes the following working mechanism. For example, a plurality of IC devices 23 are supplied to the measurement jig 22 from a tray (not shown). Then, for inspection, each IC device 23 is connected to a terminal of a test head 25 connected to the tester 24 main body.
Terminals. After the inspection, the IC devices 23 are classified and stored.

【0024】上記テストヘッド25の端子に送られるI
Cデバイス23への信号(試験信号または試験パター
ン)は、テスター本体24からテストヘッド25を介し
て伝達される。ICデバイス23からの信号結果は、テ
ストヘッド25を介してテスター本体24へ伝達され
る。テスター本体24は、期待値と比較して被測定IC
デバイス23の機能の良否を判定したり、入出力信号、
電源部分の電圧、電流などのアナログ値等の測定、解析
をする。このような試験によって良品として選別された
ICデバイスのみが組立工程へと回される。
I sent to the terminal of the test head 25
A signal (test signal or test pattern) to the C device 23 is transmitted from the tester main body 24 via the test head 25. The signal result from the IC device 23 is transmitted to the tester main body 24 via the test head 25. The tester body 24 compares the measured IC with the expected value.
Whether the function of the device 23 is good or bad, input / output signals,
Measures and analyzes analog values such as voltage and current of the power supply. Only the IC devices selected as non-defective products by such a test are sent to the assembly process.

【0025】この実施形態では、テスター24側からの
情報を用い、上記図1に説明したようなフローを伴うテ
ストシステムによってロット内所定のICデバイス23
の電気的特性検査が実施される。テスター24におい
て、記憶部241は上記図1の処理3で示したカウン
タ、レジスタを含み、演算部242では、上記図1の処
理5で示したスキップテストの選定処理が含まれる。
In this embodiment, the information from the tester 24 is used, and a predetermined IC device 23 in the lot is executed by the test system having the flow described in FIG.
Of the electrical characteristics of the device. In the tester 24, the storage unit 241 includes the counter and the register shown in the process 3 in FIG. 1, and the arithmetic unit 242 includes the skip test selection process shown in the process 5 in FIG.

【0026】上記各実施形態の構成によれば、テスター
本体24に内蔵のレジスタ,カウンタが利用される。あ
るロットに属する全ICデバイスのうち、代表的な所定
数のICデバイスに対し一通りテスト項目に従って検査
を実施する。不良判定されたテスト項目をテスター24
の記憶部241におけるレジスタで記憶、そのテスト項
目における不良判定回数をカウンタで計数する。
According to the configuration of each of the above embodiments, the registers and counters built in the tester main body 24 are used. Inspection is performed on a typical predetermined number of IC devices among all IC devices belonging to a certain lot according to test items. Tester 24 determines test items that have been determined to be defective.
Is stored in a register of the storage unit 241, and the number of failure determinations in the test item is counted by a counter.

【0027】不良判定の回数及びそのテスト項目に基
き、残りのICデバイスに対し不良判定が出ない(不良
率が極めて低い)とみなせるようなテスト項目と、実施
が必須なテスト項目を選別する。これにより、いわゆる
スキップテストを伴うチップ製品の電気的特性検査が実
施されるようになる。
Based on the number of times of failure determination and the test items, a test item that can be regarded as having no failure determination for the remaining IC devices (a failure rate is extremely low) and a test item that must be performed are selected. As a result, an electrical characteristic test of a chip product accompanied by a so-called skip test is performed.

【0028】図3は、上記半導体測定方法が適用される
半導体測定装置の他の一例を示す概略図である。プロー
バー31内には半導体ウェハWFを載置する移動制御ス
テージ311及びプローブカード312、信号中継用の
回路基材313が配備されている。移動制御ステージ3
11によるウェハWFの移動制御により、プローブカー
ド312はウェハWFの被測定LSIチップ領域と対向
する。これにより、プローブカード312は、図示しな
い探針(プローブ針)をチップ領域上の所定パッドに接
触させ、試験信号または試験パターンを入力し、また、
結果としての出力信号を得る。
FIG. 3 is a schematic diagram showing another example of a semiconductor measuring apparatus to which the above-described semiconductor measuring method is applied. In the prober 31, a movement control stage 311 on which the semiconductor wafer WF is mounted, a probe card 312, and a circuit substrate 313 for signal relay are provided. Movement control stage 3
Due to the movement control of the wafer WF by the probe 11, the probe card 312 faces the measured LSI chip area of the wafer WF. Thus, the probe card 312 causes a probe (not shown) to contact a predetermined pad on the chip area, input a test signal or a test pattern, and
Obtain the resulting output signal.

【0029】上記プローバー31に送られるLSIチッ
プへの信号(試験信号または試験パターン)は、テスタ
ー33本体からテストヘッド32を介して伝達される。
プローバー31とテストヘッド32は、開閉支持部34
により電気的接続、開放がなされるようになっている
(矢印A)。テストヘッド32は針状の端子321を有
し、プローバー31上部の信号伝達用の端子(図示せ
ず)に接触させるようになっている。
The signal (test signal or test pattern) sent to the prober 31 to the LSI chip is transmitted from the tester 33 via the test head 32.
The prober 31 and the test head 32 are connected to an open / close support 34.
, Electrical connection and opening are performed (arrow A). The test head 32 has a needle-like terminal 321, and is brought into contact with a signal transmission terminal (not shown) on the upper part of the prober 31.

【0030】プローバー31によって得られるLSIチ
ップからの信号結果は、テストヘッド32を介してテス
ター本体33へ伝達される。テスター本体33は、期待
値と比較して被測定LSIチップの機能の良否を判定し
たり、入出力信号、電源部分の電圧、電流などのアナロ
グ値等の測定、解析をする。このようなウェハプロービ
ング試験によって良品として選別されたLSIチップの
みが組立工程へと回される。
The signal result from the LSI chip obtained by the prober 31 is transmitted to the tester main body 33 via the test head 32. The tester main body 33 compares the expected value with the expected value to determine the function of the LSI chip to be measured, and measures and analyzes input / output signals, analog values such as voltage and current of a power supply, and the like. Only LSI chips selected as non-defective products by such a wafer probing test are sent to the assembly process.

【0031】この実施形態では、テスター33側からの
情報を用い、上記図1に説明したようなフローを伴うテ
ストシステムによってウェハWF内所定のLSIチップ
領域の電気的特性検査が実施される。テスター33にお
いて、記憶部331は上記図1の処理3で示したカウン
タ、レジスタを含み、演算部332では、上記図1の処
理5で示したスキップテストの選定処理が含まれる。
In this embodiment, using the information from the tester 33, an electrical characteristic test of a predetermined LSI chip area in the wafer WF is performed by the test system having the flow described in FIG. In the tester 33, the storage unit 331 includes the counter and the register shown in the process 3 of FIG. 1 described above, and the arithmetic unit 332 includes the skip test selection process shown in the process 5 of FIG.

【0032】上記各実施形態の構成によれば、テスター
本体33に内蔵のレジスタ,カウンタが利用される。あ
るロットのウェハ内に属する全LSIチップ領域のう
ち、代表的な箇所の所定数のLSIチップ領域に対し一
通りテスト項目に従って検査を実施する。不良判定され
たテスト項目をテスター33の記憶部331におけるレ
ジスタで記憶、そのテスト項目における不良判定回数を
カウンタで計数する。
According to the configuration of each of the above embodiments, the registers and counters built in the tester main body 33 are used. Inspection is performed according to test items on a predetermined number of typical LSI chip areas among all the LSI chip areas belonging to a wafer of a certain lot. The test item determined to be defective is stored in a register in the storage unit 331 of the tester 33, and the number of times of failure determination in the test item is counted by a counter.

【0033】不良判定の回数及びそのテスト項目に基
き、残りのLSIチップ領域に対し不良判定が出ない
(不良率が極めて低い)とみなせるようなテスト項目
と、実施が必須なテスト項目を選別する。これにより、
いわゆるスキップテストを伴うウェハ製品の電気的特性
検査が実施されるようになる。
Based on the number of failure determinations and the test items, a test item that can be regarded as having no failure determination in the remaining LSI chip area (an extremely low failure rate) and a test item that must be performed are selected. . This allows
Inspection of electrical characteristics of a wafer product accompanied by a so-called skip test is performed.

【0034】以上のような各実施形態における半導体測
定方法、半導体測定装置によれば、テストプログラムを
書き換えることなく、テスト項目をスキップさせて電気
的特性検査ができるようになる。実際の測定結果から判
定させるため、ロットによるばらつきに対し、対応が可
能となる。
According to the semiconductor measuring method and the semiconductor measuring device in each of the embodiments described above, it is possible to skip the test items and perform the electrical characteristic inspection without rewriting the test program. Since the determination is made based on the actual measurement result, it is possible to cope with the variation due to the lot.

【0035】[0035]

【発明の効果】以上説明したように本発明によれば、テ
スター本体において予め設定された、電気的特性検査に
関る各テスト項目が記述された全プログラムはそのまま
に、テスト項目の中から必要なテスト項目を選択できる
テストシステムが実現される。この結果、良品の半導体
製品(ICチップ)を複数含むロットやウェハ内全体の
検査時間をより短くし得る半導体測定方法及び半導体測
定装置を提供することができる。
As described above, according to the present invention, all the programs in which each test item related to the electrical characteristic test set in the tester main body is described in advance are required from among the test items. A test system capable of selecting various test items is realized. As a result, it is possible to provide a semiconductor measuring method and a semiconductor measuring apparatus capable of shortening the inspection time of the whole lot or wafer including a plurality of good semiconductor products (IC chips).

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係る半導体測定方法を示
すフローチャートである。
FIG. 1 is a flowchart illustrating a semiconductor measurement method according to an embodiment of the present invention.

【図2】本発明の半導体測定方法が適用される半導体測
定装置の一例を示す概略図である。
FIG. 2 is a schematic diagram showing an example of a semiconductor measuring device to which the semiconductor measuring method of the present invention is applied.

【図3】本発明の半導体測定方法が適用される半導体測
定装置の他の一例を示す概略図である。
FIG. 3 is a schematic diagram showing another example of the semiconductor measuring device to which the semiconductor measuring method of the present invention is applied.

【符号の説明】[Explanation of symbols]

1〜6…各処理 21…ICハンドラ 22…測定ジグ 23…ICデバイス 24,33…テスター 241…記憶部 242…演算部 25,32…テストヘッド 31…プローバー 311…移動制御ステージ 312…プローブカード 313…信号中継用の回路基材 321…端子 WF…ウェハ 1-6 Each processing 21 ... IC handler 22 ... Measurement jig 23 ... IC device 24,33 ... Tester 241 ... Storage unit 242 ... Calculation unit 25,32 ... Test head 31 ... Prober 311 ... Movement control stage 312 ... Probe card 313 ... Circuit base material for signal relay 321 ... Terminal WF ... Wafer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体製品の設置領域と、 半導体製品における電気的特性検査に関る信号の授受を
担う信号伝達機構と、 前記電気的特性検査に利用されるための信号の生成、解
析に関係するテストシステムが構築されたテスター本体
と、を具備し、 前記テスター本体におけるテストシステムとして前記電
気的特性検査に関る各テスト項目が記述された全プログ
ラムのうちから、テスト項目が選択され前記電気的特性
検査が実施されることを特徴とする半導体測定方法。
1. An installation area for a semiconductor product, a signal transmission mechanism for transmitting and receiving a signal related to an electrical characteristic test on the semiconductor product, and a generation and analysis of a signal used for the electrical characteristic test. A tester having a test system constructed therein, wherein a test item is selected from among all programs in which each test item related to the electrical characteristic test is described as a test system in the tester body, A semiconductor measurement method characterized by performing a characteristic test.
【請求項2】 半導体製品の設置領域と、 半導体製品における電気的特性検査に関る信号の授受を
担う信号伝達機構と、 前記電気的特性検査に利用されるための信号の生成、解
析に関係するテストシステムが構築されたテスター本体
と、を具備し、 前記テスター本体におけるテストシステムとして前記電
気的特性検査に関る各テスト項目が記述された全プログ
ラムのうち、所定数の前記半導体製品における前記電気
的特性検査の判定結果に応じて、残る予定数の前記半導
体製品についてはテスト項目が選択され前記電気的特性
検査が実施されることを特徴とする半導体測定方法。
2. An installation area for a semiconductor product, a signal transmission mechanism for transmitting and receiving a signal related to an electrical characteristic test in the semiconductor product, and a generation and analysis of a signal used for the electrical characteristic test. A tester main body on which a test system is constructed, wherein, as a test system in the tester main body, among all programs in which each test item related to the electrical characteristic inspection is described, A semiconductor measuring method, wherein a test item is selected for the remaining number of the semiconductor products according to the determination result of the electrical characteristic inspection, and the electrical characteristic inspection is performed.
【請求項3】 半導体製品の設置領域と、 半導体製品における電気的特性検査に関る信号の授受を
担う信号伝達機構と、 前記電気的特性検査に利用されるための信号の生成、解
析に関係するテストシステムが構築されたテスター本体
と、を具備し、 前記テスター本体におけるテストシステムとして前記電
気的特性検査に関る各テスト項目が記述された全プログ
ラムのうち、所定数の前記半導体製品における前記電気
的特性検査の結果、少なくとも不良判定が与えられたテ
スト項目に対応する識別番号、不良判定回数のデータを
基に、不良率の低いテスト項目を除いて残る予定数の前
記半導体製品の前記電気的特性検査が実施されるように
したことを特徴とする半導体測定方法。
3. An installation area for a semiconductor product, a signal transmission mechanism for transmitting and receiving a signal related to an electrical characteristic test in the semiconductor product, and a generation and analysis of a signal used for the electrical characteristic test. A tester main body on which a test system is constructed, wherein, as a test system in the tester main body, among all programs in which each test item related to the electrical characteristic inspection is described, As a result of the electrical characteristic test, at least the identification number corresponding to the test item given the defect determination and the data of the number of times of the defect determination, based on the data of the number of times of the defect determination, the expected number of the electrical products of the semiconductor product to be removed except for the test items having a low defect rate. A semiconductor characteristic measuring method, wherein a semiconductor characteristic inspection is performed.
【請求項4】 半導体製品の設置領域、この半導体製品
における電気的特性検査に関る信号の授受を担う信号伝
達機構、及び前記電気的特性検査に利用されるための信
号の生成、解析に関係するテストシステムが構築された
テスター本体を備えた半導体測定装置であって、 前記テスター本体は、少なくとも前記テストシステムと
して前記電気的特性検査に関る各テスト項目が記述され
た全プログラムのうち、前記半導体製品の所定量につい
て前記電気的特性検査の結果、不良判定が与えられたテ
スト項目に対応した識別番号を記憶するレジスタと、不
良判定回数を計数するカウンタを含むと共に、前記レジ
スタ、カウンタにおけるデータを基に不良率の低いテス
ト項目を除いて残る予定数の前記半導体製品の前記電気
的特性検査が実施されるような演算部を構成したことを
特徴とする半導体測定装置。
4. An installation area for a semiconductor product, a signal transmission mechanism for transmitting and receiving a signal related to an electrical characteristic test on the semiconductor product, and a generation and analysis of a signal used for the electrical characteristic test. A semiconductor measuring device comprising a tester main body in which a test system to be constructed is constructed, wherein the tester main body is at least the test system, out of all programs in which each test item related to the electrical characteristic inspection is described. As a result of the electrical characteristic test for a predetermined amount of the semiconductor product, a register for storing an identification number corresponding to a test item given a failure determination, and a counter for counting the number of failure determinations, and data in the register and the counter are included. Based on the above, the electrical characteristics inspection of the expected number of the semiconductor products remaining excluding the test items with a low defect rate is performed. Semiconductor measuring device, characterized in that to constitute a power sale Do calculation unit.
JP2000353350A 2000-11-20 2000-11-20 Method and apparatus for measuring semiconductor Withdrawn JP2002156404A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000353350A JP2002156404A (en) 2000-11-20 2000-11-20 Method and apparatus for measuring semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000353350A JP2002156404A (en) 2000-11-20 2000-11-20 Method and apparatus for measuring semiconductor

Publications (1)

Publication Number Publication Date
JP2002156404A true JP2002156404A (en) 2002-05-31

Family

ID=18826127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000353350A Withdrawn JP2002156404A (en) 2000-11-20 2000-11-20 Method and apparatus for measuring semiconductor

Country Status (1)

Country Link
JP (1) JP2002156404A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006214769A (en) * 2005-02-01 2006-08-17 Fujitsu Ltd Semiconductor device testing system and testing method
CN108680580A (en) * 2018-05-03 2018-10-19 浙江海顺新能源有限公司 A kind of full-automatic silicon wafer detection sorting unit
JP2022517513A (en) * 2019-01-22 2022-03-09 株式会社アドバンテスト Automated test equipment using on-chip system test controller

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006214769A (en) * 2005-02-01 2006-08-17 Fujitsu Ltd Semiconductor device testing system and testing method
CN108680580A (en) * 2018-05-03 2018-10-19 浙江海顺新能源有限公司 A kind of full-automatic silicon wafer detection sorting unit
JP2022517513A (en) * 2019-01-22 2022-03-09 株式会社アドバンテスト Automated test equipment using on-chip system test controller
JP7295954B2 (en) 2019-01-22 2023-06-21 株式会社アドバンテスト Automated test equipment with on-chip system test controller

Similar Documents

Publication Publication Date Title
US6055463A (en) Control system and method for semiconductor integrated circuit test process
JP7105977B2 (en) Inspection system and failure analysis/prediction method for inspection system
EP0407029B1 (en) Method for a below a minute burn-in
US6414508B1 (en) Methods for predicting reliability of semiconductor devices using voltage stressing
WO2003003033A2 (en) Semiconductor programming and testing method and apparatus
JP4022297B2 (en) Semiconductor measurement equipment that can dynamically change criteria
US6031386A (en) Apparatus and method for defect testing of integrated circuits
US6639417B2 (en) Semiconductor parametric testing apparatus
WO2007113968A1 (en) Semiconductor integrated circuit testing method and information recording medium
JP2008002900A (en) Screening method, system, and program for semiconductor devices
JPH07176575A (en) Method and apparatus for testing semiconductor device
US6429677B1 (en) Method and apparatus for characterization of gate dielectrics
US7403027B2 (en) Apparatuses and methods for outputting signals during self-heat burn-in modes of operation
JP2002156404A (en) Method and apparatus for measuring semiconductor
Liu et al. Aging monitor reuse for small delay fault testing
US6230293B1 (en) Method for quality and reliability assurance testing of integrated circuits using differential Iddq screening in lieu of burn-in
KR100780849B1 (en) Method for testing wafer per shot
JPS6111465B2 (en)
JPH0252446A (en) Testing apparatus for integrated circuit
KR100718457B1 (en) Semiconductor testing device and testing method therewith
JP3398755B2 (en) IC tester current measuring device
JPS6321344B2 (en)
Mrowiec Economic tradeoffs of in-circuit and functional testing
Chen et al. Prerequisites on Fault Diagnosis
Deshpande et al. Digital Semiconductor Testing Methodologies

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205