JPS6321344B2 - - Google Patents

Info

Publication number
JPS6321344B2
JPS6321344B2 JP58103341A JP10334183A JPS6321344B2 JP S6321344 B2 JPS6321344 B2 JP S6321344B2 JP 58103341 A JP58103341 A JP 58103341A JP 10334183 A JP10334183 A JP 10334183A JP S6321344 B2 JPS6321344 B2 JP S6321344B2
Authority
JP
Japan
Prior art keywords
measurement
items
tester
data
product lot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58103341A
Other languages
Japanese (ja)
Other versions
JPS59228729A (en
Inventor
Katsuaki Utena
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP58103341A priority Critical patent/JPS59228729A/en
Publication of JPS59228729A publication Critical patent/JPS59228729A/en
Publication of JPS6321344B2 publication Critical patent/JPS6321344B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、複数の半導体装置(チツプ及びパツ
ケージ製品)の電気的特性を複数の項目について
測定する半導体測定装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a semiconductor measuring device for measuring electrical characteristics of a plurality of semiconductor devices (chip and package products) with respect to a plurality of items.

〔発明の技術的背景〕[Technical background of the invention]

従来、この種の電気的特性の測定は、一般的に
第1図に示すように行われている。すなわち、被
測定用IC1の電気的特性をテスタ2により、テ
ストプログラム3のプログラム順に自動的に測定
するものである。ここに、テストプログラム3に
は、被測定用IC1の電気的特性の測定に必要な
条件、例えば被測定用ICの入力端子、出力端子
への電圧、電流等の印加バイアス測定時間、判定
の為の規格値等、所謂その特性を測定し、良否を
判定する為の条件が測定項目毎にテスタ2の機能
(ソフト)仕様に合つたコードで作成されており、
各測定項目がテスタ2により順次自動的に測定さ
れるようになつている。
Conventionally, this type of electrical characteristic measurement has generally been carried out as shown in FIG. That is, the electrical characteristics of the IC 1 to be measured are automatically measured by the tester 2 in the program order of the test program 3. Here, the test program 3 includes the conditions necessary to measure the electrical characteristics of the IC under test 1, such as the voltage and current applied to the input terminal and output terminal of the IC under test, the bias measurement time, and the time for judgment. The conditions for measuring the so-called characteristics, such as standard values, and determining pass/fail are created in code that matches the functional (software) specifications of the tester 2 for each measurement item.
Each measurement item is automatically measured sequentially by the tester 2.

なお、被測定用IC1の搬送及びテスタ2にお
ける測定部への接続には、チツプの場合はプロー
バ、パツケージの場合にはハンドラ等の各種装置
が用いられる。
In addition, various devices such as a prober in the case of a chip and a handler in the case of a package are used to transport the IC 1 to be measured and to connect it to the measurement section of the tester 2.

〔背景技術の問題点〕[Problems with background technology]

このような測定システムにおいて、量産ベース
で製品を測定する場合、その測定能力は、製品毎
のテストプログラムにより決まつてくる。
In such a measurement system, when measuring products on a mass-produced basis, the measurement ability is determined by the test program for each product.

ところで、従来の測定システムは、第2図に示
すように製品毎に定められたテストプログラムに
より測定製品(製造単位として一般的にロツト毎
に扱われる。)ロツト4を全て測定している。
By the way, as shown in FIG. 2, the conventional measuring system measures all lots 4 of the measured products (generally treated as a manufacturing unit, each lot) using a test program determined for each product.

しかしながら、電気的特性項目の中には、測定
の結果、不良の全く発生しない項目及び品質保証
上全く問題のない不良率の項目が発生してくる。
処理能力を向上させるためには、これら項目をテ
ストプログラムから除くことが望ましい。しか
し、製品ロツトにより、不良発生率の低い又は無
い測定項目はまちまちであり、同一品種のテスト
プログラムを何種類も作成し、製品ロツトのレベ
ルに合せてテストプログラムを使用することは不
可能であつた。
However, among the electrical property items, as a result of measurement, there are items in which no defects occur at all, and items with defective rates that pose no problem in terms of quality assurance.
To improve processing performance, it is desirable to exclude these items from the test program. However, measurement items with a low or no defect rate vary depending on the product lot, and it is impossible to create multiple test programs for the same product and use the test programs according to the level of the product lot. Ta.

〔発明の目的〕[Purpose of the invention]

本発明は上記実情に鑑みてなされたもので、そ
の目的は、測定中の製品ロツトに最小限必要な測
定項目を自動的に選択して、測定項目を減少させ
ることにより、測定時間を短縮して処理能力を向
上させると共に製品の低価格化を図ることのでき
る半導体測定装置を提供することにある。
The present invention has been made in view of the above circumstances, and its purpose is to reduce measurement time by automatically selecting the minimum necessary measurement items for the product lot being measured and reducing the number of measurement items. An object of the present invention is to provide a semiconductor measuring device that can improve processing capacity and reduce the price of the product.

〔発明の概要〕[Summary of the invention]

本発明は、半導体製品の電気的特性を測定する
に際し、予め製品ロツトの品質管理を決定するに
必要な数のサンプルについて、定められた測定項
目全てを測定し、その結果、その製品ロツト上問
題のない項目についてはその項目を削除して最小
限必要な測定項目を再編集し、その後再編集され
た測定項目について残りの母体を測定するもので
ある。
When measuring the electrical characteristics of semiconductor products, the present invention measures all predetermined measurement items for the number of samples necessary to determine the quality control of the product lot in advance, and as a result, it is possible to detect problems in the product lot. For items without , those items are deleted and the minimum necessary measurement items are re-edited, and then the remaining samples are measured using the re-edited measurement items.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を参照して本発明の一実施例を説明
する。第3図において、テスタ11はテストプロ
グラム12のプログラム順に被測定用IC13の
電気的特性を測定する。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings. In FIG. 3, the tester 11 measures the electrical characteristics of the IC under test 13 in the order of the test program 12.

第4図は上記テスタ11の具体的な構成を示す
ものである。このテスタ11はコントロール部
(CPU)21、計測部22、計測電源部23、テ
ストヘツドマトリクス部24、テストプログラム
メモリ部25、システムメモリ部26、テスタメ
インパネル部27、プローバ(ハンドラ)I/O
部28及び入出力装置I/O部29により構成さ
れている。テストヘツドマトリクス部24は、被
測定用IC13とテストプログラム12で設定さ
れた各種測定条件とを接続するものである。テス
トプログラム12のプログラム入力は、入出力装
置30により入出力装置I/O部29を介してテ
ストプログラムメモリ部25に記憶される。測定
のスタート信号は、テスタメインパネル部27の
スタートスイツチ又はプローバ(又はハンドラ)
よりプローバ(又はハンドラ)I/O部28を介
して入力される。これにより、コントロール部
(CPU)21において、テストプログラムメモリ
部25の記憶内容に従い、計測部22、計測電源
部23、テストヘツドマトリクス部24等の制御
が行われ、測定のための被測定用IC13への入
力(供給)条件が設定される。被測定用IC13
の出力データは計測部22で測定され、テストプ
ログラム12に設定された各測定項目毎の良否判
定規格値と比較される。その良否の判定結果及び
測定データは図示しない表示部にて表示される。
FIG. 4 shows a specific configuration of the tester 11. This tester 11 includes a control section (CPU) 21, a measurement section 22, a measurement power supply section 23, a test head matrix section 24, a test program memory section 25, a system memory section 26, a tester main panel section 27, a prober (handler) I/O
28 and an input/output device I/O section 29. The test head matrix unit 24 connects the IC to be measured 13 and various measurement conditions set by the test program 12. The program input of the test program 12 is stored in the test program memory section 25 by the input/output device 30 via the input/output device I/O section 29 . The measurement start signal is sent from the start switch on the tester main panel section 27 or the prober (or handler).
The data is input via the prober (or handler) I/O section 28. As a result, the control unit (CPU) 21 controls the measurement unit 22, measurement power supply unit 23, test head matrix unit 24, etc. according to the contents stored in the test program memory unit 25, and controls the IC under test 13 for measurement. The input (supply) conditions are set. IC13 to be measured
The output data is measured by the measurement unit 22 and compared with standard values for quality determination for each measurement item set in the test program 12. The quality determination results and measurement data are displayed on a display section (not shown).

このテスタ11において得られた被測定用IC
13の各項目別の測定データ及び良否判定結果は
データアナライザ14に送られる。このデータア
ナライザ14は、第5図に示すように、コントロ
ール部(CPU)31、システムメモリ部32、
テストデータメモリ部33及びデータアナライ
ズ・データI/O部34により構成されている。
システムメモリ部32にはこのデータアナライザ
14を動作させるためのデータが記憶され、また
テストデータメモリ部33には上記テスタ11か
ら出力された各項目別の測定データ及び良否判定
結果が記憶される。このデータアナライザ14に
は、図示しないフロントパネルに、テスタ11に
おいて測定して製品ロツトの品質保証レベルを把
握するに必要なサンプル数を設定するサンプル数
設定部が設けられている。データアナライズ・デ
ータI/O部34は、このサンプル数設定部にお
いて設定されたサンプルについて、上記テスタ1
1においてテストプログラム12で設定された測
定項目すべてについて測定することにより得られ
た測定データ及び良否判定結果を分析し、その製
品ロツトに不要な電気的測定項目を選択(不要か
どうかの判定基準は、システムハード的に又は外
部より設定する。)するものである。このデータ
アナライズ・データI/O部34の分析結果は、
図示しないフロントパネルの表示部に表示される
ようになつている。コントロール部31からはデ
ータアナライザI/O部35を介してテスタ11
に対し、テストプログラム12で設定された測定
項目の中から上記不要な測定項目を除くよう制御
するテストスキツプ命令が送られるようになつて
いる。
IC to be measured obtained with this tester 11
The measurement data and pass/fail judgment results for each of the 13 items are sent to the data analyzer 14. As shown in FIG. 5, this data analyzer 14 includes a control unit (CPU) 31, a system memory unit 32,
It is composed of a test data memory section 33 and a data analysis/data I/O section 34.
The system memory section 32 stores data for operating the data analyzer 14, and the test data memory section 33 stores measurement data and pass/fail determination results for each item output from the tester 11. The data analyzer 14 is provided with a sample number setting section on the front panel (not shown) for setting the number of samples necessary for measuring in the tester 11 to determine the quality assurance level of the product lot. The data analysis/data I/O unit 34 analyzes the tester 1 with respect to the samples set in the sample number setting unit.
1, analyze the measurement data and pass/fail judgment results obtained by measuring all the measurement items set in the test program 12, and select electrical measurement items that are unnecessary for the product lot (the criteria for determining whether they are unnecessary or not is , set on the system hardware or externally). The analysis results of this data analysis data I/O section 34 are as follows:
It is displayed on a display section of the front panel (not shown). The tester 11 is connected to the control unit 31 via the data analyzer I/O unit 35.
In response, a test skip command is sent to control the unnecessary measurement items to be removed from the measurement items set in the test program 12.

すなわち、本発明の半導体測定装置において
は、先ず、データアナライザ14のサンプル数設
定部において第6図aに示すように、製品ロツト
41の品質保証レベルを把握するのに必要な数の
サンプル(被測定用IC)41aを設定する。こ
れにより、テスタ11において、テストプログラ
ム12に定められた測定項目(1〜30)全てにつ
いてサンプル41aの測定がなされ、各測定項目
毎に良否の判定がなされる。しかして、データア
ナライザ14は、このテスタ11から出力された
サンプル41aについての測定データ及び良否判
定結果を入力とし、各測定項目毎の品質分布を算
出する。その結果、その製品ロツト41の品質管
理上問題のない項目については第6図bに示すよ
うに項目を削除して、測定項目を再編集する。す
なわち、例えば少しのリーク電流がある等の軽不
良項目については、サンプル41aの中で1個も
不良品が存在しない項目(11〜13、15、16、18、
19、21、22、24〜29)は削除する。また、回路が
動作しない等の致命項目(1〜10)については削
除対象から外すものとする。その後、データアナ
ライザ14からはテストプログラム12で設定さ
れた測定項目(1〜30)の中から上記削除項目を
除くよう制御するテストスキツプ命令が送られ
る。これにより、テスタ11において、再編集さ
れた測定項目(1〜10、14、17、20、23)のプロ
グラムで、上記製品ロツト41の残る母体41b
が測定される。
That is, in the semiconductor measuring device of the present invention, first, as shown in FIG. Set the measurement IC) 41a. Thereby, the tester 11 measures the sample 41a for all the measurement items (1 to 30) defined in the test program 12, and determines whether each measurement item is good or bad. The data analyzer 14 receives the measurement data and the quality determination results for the sample 41a output from the tester 11, and calculates the quality distribution for each measurement item. As a result, as shown in FIG. 6b, the items for which there are no problems in quality control of the product lot 41 are deleted and the measurement items are re-edited. In other words, for minor defective items such as those with a small amount of leakage current, items with no defective items in sample 41a (11 to 13, 15, 16, 18,
19, 21, 22, 24-29) will be deleted. In addition, critical items (1 to 10) such as circuits not working are excluded from deletion targets. Thereafter, the data analyzer 14 sends a test skip command for controlling the deletion items to be removed from the measurement items (1 to 30) set in the test program 12. As a result, the tester 11 uses the program of the re-edited measurement items (1 to 10, 14, 17, 20, 23) to perform
is measured.

従つて、この装置によれば処理能力が大幅に向
上する。例えば、汎用C2MOSICレベルでは、製
品ロツト単位は約5000個で扱つており、そのロツ
トの品質管理を決定するのに必要なサンプル数は
約300〜500個で充分である。結果として、残る母
体4500〜4700個の製品は測定項目を削減でき、こ
のため製品ロツト全体の測定時間を短縮すること
ができる。
Therefore, this device significantly improves processing capacity. For example, at the general-purpose C 2 MOSIC level, the product lot unit is approximately 5000 pieces, and the number of samples required to determine the quality control of that lot is sufficient to be approximately 300 to 500 pieces. As a result, the number of measurement items for the remaining 4,500 to 4,700 products can be reduced, and therefore the measurement time for the entire product lot can be shortened.

また、製品ロツトの品質レベル差を通常の測定
ラインで自動的に把握し、自動的に測定項目を削
減できるため、製品ロツト毎にテスタ11のテス
トプログラム12を作成し直し入替える必要もな
い。
Furthermore, since the quality level difference between product lots can be automatically grasped on a normal measurement line and the number of measurement items can be automatically reduced, there is no need to create and replace the test program 12 of the tester 11 for each product lot.

その製品ロツトの測定終了後はデータアナライ
ザ14のフロントパネルにおけるメモリクリアス
イツチを押すのみで、その製品ロツトの分析結果
及びテスタ11へのテストスキツプ命令はクリア
され、初期状態に設定される。
After the measurement of the product lot is completed, simply pressing the memory clear switch on the front panel of the data analyzer 14 clears the analysis results of the product lot and the test skip command to the tester 11, and sets them to the initial state.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明によれば、複数の半導体製
品の電気的特性を測定するに際し、測定中の製品
ロツトに最小限必要な測定項目を自動的に測定し
て測定項目を減少させることができるので、測定
時間を大幅に短縮することができ、処理能力が向
上しこのため製品の低価格化を図ることが可能と
なる。
As described above, according to the present invention, when measuring the electrical characteristics of a plurality of semiconductor products, it is possible to reduce the number of measurement items by automatically measuring the minimum required measurement items for the product lot being measured. Therefore, the measurement time can be significantly shortened and the processing capacity can be improved, thereby making it possible to reduce the price of the product.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の半導体測定システムを示すブロ
ツク図、第2図は上記システムによる測定結果を
示す図、第3図は本発明の一実施例に係る半導体
測定システムを示すブロツク図、第4図は第3図
のシステムに用いられるテスタの構成を示すブロ
ツク図、第5図は同じくデータアナライザの構成
を示すブロツク図、第6図はロツトサンプリング
による不良品分布状態を示す図である。 11…テスタ、12…テストプログラム、13
…被測定用IC、14…データアナライザ、41
…製品ロツト、41a…サンプル。
FIG. 1 is a block diagram showing a conventional semiconductor measurement system, FIG. 2 is a diagram showing measurement results by the above system, FIG. 3 is a block diagram showing a semiconductor measurement system according to an embodiment of the present invention, and FIG. 4 3 is a block diagram showing the configuration of a tester used in the system of FIG. 3, FIG. 5 is a block diagram showing the configuration of a data analyzer, and FIG. 6 is a diagram showing the distribution of defective products by lot sampling. 11...Tester, 12...Test program, 13
...IC under test, 14...Data analyzer, 41
...Product lot, 41a...Sample.

Claims (1)

【特許請求の範囲】[Claims] 1 複数の半導体装置の電気的特性を測定するテ
スタと、前記半導体装置の製品ロツトの品質保障
レベルを把握するに必要なサンプル数を設定する
サンプル数設定手段と、このサンプル数設定手段
において設定されたサンプルについて所定の測定
項目を測定して得られたデータを分析して、前記
製品ロツトの品質管理に不要な測定項目を検出
し、その不要項目を前記テスタにおいて測定する
前記測定項目の中から除くように制御するデータ
アナライザとを具備したことを特徴とする半導体
測定装置。
1. A tester for measuring the electrical characteristics of a plurality of semiconductor devices, a sample number setting means for setting the number of samples necessary to ascertain the quality assurance level of a product lot of the semiconductor devices, and a sample number setting means for setting the number of samples necessary to ascertain the quality assurance level of a product lot of the semiconductor devices; Analyzing the data obtained by measuring predetermined measurement items on the sample, detecting measurement items unnecessary for quality control of the product lot, and detecting the unnecessary items from among the measurement items measured by the tester. A semiconductor measuring device characterized by comprising a data analyzer that controls the data to be removed.
JP58103341A 1983-06-09 1983-06-09 Method and device for measuring semiconductor Granted JPS59228729A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58103341A JPS59228729A (en) 1983-06-09 1983-06-09 Method and device for measuring semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58103341A JPS59228729A (en) 1983-06-09 1983-06-09 Method and device for measuring semiconductor

Publications (2)

Publication Number Publication Date
JPS59228729A JPS59228729A (en) 1984-12-22
JPS6321344B2 true JPS6321344B2 (en) 1988-05-06

Family

ID=14351437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58103341A Granted JPS59228729A (en) 1983-06-09 1983-06-09 Method and device for measuring semiconductor

Country Status (1)

Country Link
JP (1) JPS59228729A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01197674A (en) * 1988-02-03 1989-08-09 Mitsubishi Electric Corp Article inspecting method
JPH04143676A (en) * 1990-10-04 1992-05-18 Nec Corp Electronic parts measuring system
JP4867014B2 (en) * 2007-07-25 2012-02-01 富士通株式会社 Test method and apparatus
JP7206574B2 (en) * 2018-03-01 2023-01-18 株式会社東京精密 How to manage the measurement program

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593371A (en) * 1982-06-30 1984-01-10 Nec Corp Testing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593371A (en) * 1982-06-30 1984-01-10 Nec Corp Testing method of semiconductor device

Also Published As

Publication number Publication date
JPS59228729A (en) 1984-12-22

Similar Documents

Publication Publication Date Title
KR930007485B1 (en) Testing apparatus of electronic parts
JP2983938B2 (en) Apparatus and method for determining IDDQ
US6639417B2 (en) Semiconductor parametric testing apparatus
US6031386A (en) Apparatus and method for defect testing of integrated circuits
JP4022297B2 (en) Semiconductor measurement equipment that can dynamically change criteria
US5670892A (en) Apparatus and method for measuring quiescent current utilizing timeset switching
JPS6321344B2 (en)
US5631567A (en) Process for predicting propagation delay using linear interpolation
US5389990A (en) Method for measuring DC current/voltage characteristic of semiconductor device
US6738940B1 (en) Integrated circuit including a test signal generator
JPH0252446A (en) Testing apparatus for integrated circuit
US6101458A (en) Automatic ranging apparatus and method for precise integrated circuit current measurements
JP4314096B2 (en) Semiconductor integrated circuit inspection apparatus and semiconductor integrated circuit inspection method
JPH0429988B2 (en)
JP2002156404A (en) Method and apparatus for measuring semiconductor
JP3130838B2 (en) Semiconductor test apparatus and semiconductor device test method
JPS6243791A (en) Ic card
JP2521165B2 (en) Output display method of defective data by insert kit tester
JP2978812B2 (en) Semiconductor test apparatus and test method thereof
JP2806692B2 (en) IC test system
JPH01112176A (en) Testing device for semiconductor integrated circuit
KR0177987B1 (en) Multiple semiconductor chip test method
JPS61274335A (en) Method for testing wafer
JPH09321115A (en) Method for testing semiconductor integrated circuit and test controller
JPH04158275A (en) Method for selecting semiconductor device