JPS59228729A - Method and device for measuring semiconductor - Google Patents

Method and device for measuring semiconductor

Info

Publication number
JPS59228729A
JPS59228729A JP58103341A JP10334183A JPS59228729A JP S59228729 A JPS59228729 A JP S59228729A JP 58103341 A JP58103341 A JP 58103341A JP 10334183 A JP10334183 A JP 10334183A JP S59228729 A JPS59228729 A JP S59228729A
Authority
JP
Japan
Prior art keywords
measuring
measurement
items
tester
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58103341A
Other languages
Japanese (ja)
Other versions
JPS6321344B2 (en
Inventor
Katsuaki Utena
臺 克明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58103341A priority Critical patent/JPS59228729A/en
Publication of JPS59228729A publication Critical patent/JPS59228729A/en
Publication of JPS6321344B2 publication Critical patent/JPS6321344B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods

Abstract

PURPOSE:To improve the processing capacity by automatically selecting the minimum necessary measuring items in a plurality of semiconductor product lots driving measurement when measuring electric properties of the products to reduce the items, thereby shortening the measuring time. CONSTITUTION:A test program 12 and a data analyzer 14 are connected to a tester 11 of a semiconductor measuring system, and electric properties of an IC 13 to be measured are measured in the order of the program 12 by the tester 11. Various measuring conditions set by the IC13 and the program 12 are connected to the test head matrix 24 of the tester 11. The program input is stored by an input unit 30 through an input/output unit I/O 29, and a CPU21 in a test memory 25. A measuring unit 22, a measuring power source 23 and the matrix 24 are controlled by the CPU21 in accordance with the stored content of the memory 25, thereby setting the inputting conditions of the IC13. The measuring items are automatically selected to shorten the measuring time, thereby improving the processing capacity.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、複数の半導体装置(チップ及びパッケージ製
品)の電気的特性全複数の項目について測定する半導体
測定方法及び測定装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a semiconductor measuring method and a measuring device for measuring a plurality of items of electrical characteristics of a plurality of semiconductor devices (chips and packaged products).

〔発明の技術的背景〕[Technical background of the invention]

従来、この種の電気的特性の測定は、一般的に第1図に
示すように行われている。すなわち、被測定用IC1の
電気的特性をテスタ2により、テストプログラム3のプ
ログラム順に自動的に測定するものである。ここに、テ
ストプログラム3には、被測定用ICIの電気的特性の
測定に必要な条件、例えば被測定用ICの入力端子、出
力端子への電圧、電流等の印加バイアス測定時間、判定
の為の規格値等、所謂その特性を測定し、良否を判定す
る為の条件が測定項目毎にテスタ2の機能(ソフト)仕
様に合ったコードで作成されており、各測定項目がテス
タ2により順次自動的に測定されるようになっている。
Conventionally, this type of electrical characteristic measurement has generally been carried out as shown in FIG. That is, the tester 2 automatically measures the electrical characteristics of the IC under test 1 in the order of the test program 3. Here, the test program 3 includes the conditions necessary to measure the electrical characteristics of the ICI under test, such as the voltage and current applied to the input terminal and output terminal of the IC under test, the bias measurement time, and the time for judgment. The conditions for measuring the so-called characteristics, such as the standard values of It is automatically measured.

なお、被測定用工C1の搬送及びテスタ2における測定
部への接続には、テップの場合はプローバ、・やツケー
ジの場合にはハンドラ等の各種装置が用いられる。
In addition, various devices such as a prober in the case of a step and a handler in the case of a cage are used to transport the workpiece C1 to be measured and to connect it to the measurement section of the tester 2.

〔背景技術の問題点〕[Problems with background technology]

このような測定システムにおいて、叛意ベースで製品ン
測定する場合、その測定能力は、製品毎のテストプログ
ラムにより決まってくる。
In such a measurement system, when a product is measured on a rebellious basis, its measurement ability is determined by the test program for each product.

ところで、従来の測定システムは、第2図に示すように
製品毎に定められたテストプログラムにより測定製品(
製造単位として一般的にロット毎に扱われる。)ロット
ン全て測定している。
By the way, as shown in Fig. 2, conventional measurement systems test the measured products (
Generally, each lot is treated as a manufacturing unit. ) All rotons are measured.

しかしながら、電気的特性項目の中には、測定の結果、
不良の全く発生しない項目及び品質保証上全く問題のな
い不良率の項目が発生してくる。処理能力を向上させる
ためには、これら項目をテストプログラムから除くこと
が望ましい。しかし、製品ロットにより、不良発生率の
低い又は無い測定頂目はまちまちであり、同一品種のテ
ストプログラムZ伺種類も作成し、製品ロットのレベル
に合せてテストプログラム乞使用することは不可能でめ
った。
However, some of the electrical property items may vary depending on the measurement results.
There will be items with no defects and items with defect rates that pose no problem in terms of quality assurance. To improve processing performance, it is desirable to exclude these items from the test program. However, the number of measurement points with low or no defect rate varies depending on the product lot, and it is impossible to create test programs for the same product type and use them according to the level of the product lot. Rarely.

〔発明の目的〕[Purpose of the invention]

本発明は上記実情に鑑みてなされたもので、その目的は
、測定中の製品ロットに最小限必要な測定項目を自動的
に選択して、測定項目を減少さぜることVCより、測定
時間を短縮して処理能カン向上させると共に製品の低価
格化7図ることのできる半導体測定方法及び測定装置を
提供することにある。
The present invention has been made in view of the above circumstances, and its purpose is to reduce the number of measurement items by automatically selecting the minimum required measurement items for the product lot being measured. It is an object of the present invention to provide a semiconductor measuring method and a measuring device that can shorten the processing time, improve throughput, and lower the price of the product.

〔発明の概要〕[Summary of the invention]

本発明は、半導体製品の電気市特性を測定するに際し、
予め製品ロットの品質管理を決定するに必要な数のサン
プルについて、定められた測定項目全て!測定し、その
結果、その製品ロット上・−問題のない項目については
その項目、ン削除して最小限必要な測定項目を再編集し
、その後再編集された測定項目について残りの母体を測
定するものである。
The present invention provides the following features when measuring the electrical characteristics of semiconductor products:
All predetermined measurement items for the required number of samples to determine the quality control of product lots in advance! As a result, if there are any non-problematic items on the product lot, delete those items and re-edit the minimum necessary measurement items, and then measure the remaining samples for the re-edited measurement items. It is something.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を参照して本発明の一実施例〉説明する。第
3図において、テスタ11はテストグログラム12のプ
ログラム順に被測定用ICl3の電気的特性7測定する
An embodiment of the present invention will be described below with reference to the drawings. In FIG. 3, the tester 11 measures the electrical characteristics 7 of the ICl 3 to be measured in the program order of the test program 12.

第4図は上記テスタ11の具体的な構成!示すものであ
る。このテスタ11はコントロール部(CPU)22、
計測部22、計測電源部23、テストへラドマトリクス
部24、テストプログラムメモリ部25、システムメモ
リ部26、テスタメインノやネル部27、プローパ(ハ
ンドラ)I10部28及び入出力装置110部29によ
り構成されている。テストへラドマトリクス部24は、
被測定用ICI 3とテストプログラム12で設定され
た各種測定条件とを接続するものである。テストプログ
ラム12のプログラム入力は、入出力装置30により入
出力装置工ん部29を介してテストプログラムメモリ部
25に記憶される。測定のスタート信号は、テスタメイ
ンノぐネル部27のスタートスイッチ又はプローパ(又
はハンドラ)よりプローバ(又はハンドラ)110部2
8を介して入力される。これにより、コントロール1(
CPU)2ノにおいて、テストプログラムメモリ部25
の記憶内容に従い、計測部22、計測電源部23、テス
トへラドマトリクス部24等の制御が行われ、測定のた
めの被測定用ICI 3への入力(供給)条件が設定さ
れる。被測定用ICl3の出力データは計測部22で測
定され、テストプログラム12に設定された各測定項目
毎の良否判定規格値と比較される。その良否の判定結果
及び測定データは図示しない表示部にて表示される。
Figure 4 shows the specific configuration of the tester 11! It shows. This tester 11 includes a control unit (CPU) 22,
The measurement section 22, the measurement power supply section 23, the test rad matrix section 24, the test program memory section 25, the system memory section 26, the tester main node and channel section 27, the proper (handler) I10 section 28, and the input/output device 110 section 29. It is configured. The test rad matrix section 24 is
It connects the ICI 3 to be measured and various measurement conditions set in the test program 12. The program input of the test program 12 is stored in the test program memory section 25 by the input/output device 30 via the input/output device processing section 29 . The measurement start signal is sent from the start switch of the tester main channel section 27 or the prober (or handler) to the prober (or handler) 110 section 2.
8. This allows control 1 (
In the CPU) 2, the test program memory section 25
According to the stored contents, the measurement section 22, the measurement power supply section 23, the test RAD matrix section 24, etc. are controlled, and the input (supply) conditions to the ICI 3 to be measured for measurement are set. The output data of the ICl 3 to be measured is measured by the measurement unit 22 and compared with the quality determination standard value for each measurement item set in the test program 12. The quality determination results and measurement data are displayed on a display section (not shown).

このテスタ1ノにおいて得られた被測定用ICI 3の
各項目別の測定データ及び良否判足結果はデータアナラ
イザ14に送られる。このデータアナライザ14il−
i、加、5図に示すように、コントロール部(CP U
 ) 31、システムメモリ部32、テストデータメモ
リ部33及びデータアナライズ・データ■ん部34によ
り構成されている。システムメモリ部32にはこのデー
タアナライザ14’ll動作させるためのデータが記憶
され、またテストデータメモリ部33には上記テスタ1
1から出力された各項目別の測定データ及び良否判定結
果が記憶される。このデータアナライザ14には、図示
し、ないフロントノ4ネルに、テスタ11において測定
して製品ロットの品質保証レベルを把握するに必要なサ
ンプル数を設定するサンプル数設定部が設けられている
。データアナライズ・データエん部34は、このサンプ
ル数設定部において設定されたサングルについて、上記
テスタ11においてテストグログラム12で設定された
測定項目すべてについて測定でることにより得られた測
定データ及び良否判定結果Z分析し、その製品ロットに
不要な電気的測定項目Z選択(不要かとうかの判定基準
は、システムハード的に又は外部より設定する。)する
ものである。このデータアナライズ・データ1ん部34
の分析結果は、図示しないフロントパネルの表示部に表
示されるようになっている。コントロール部31からは
データアナライザ1ん部35f介してデスク11に対し
、テストプログラム12で設定された測定頂目の中から
上記不要な測定項目を除くよう制御するテストスキップ
命令が送られるようになっている。
The measurement data and pass/fail results for each item of the ICI 3 to be measured obtained by the tester 1 are sent to the data analyzer 14. This data analyzer 14il-
As shown in Figure 5, the control unit (CPU
) 31, a system memory section 32, a test data memory section 33, and a data analysis/data processing section 34. The system memory section 32 stores data for operating the data analyzer 14'll, and the test data memory section 33 stores the data for operating the data analyzer 14'll.
The measurement data for each item and the quality/failure determination results output from 1 are stored. The data analyzer 14 is provided with a sample number setting unit in the front channel (not shown) for setting the number of samples necessary for measuring in the tester 11 to determine the quality assurance level of a product lot. The data analysis/data processing unit 34 generates measurement data and pass/fail judgment results obtained by measuring all the measurement items set in the test grogram 12 in the tester 11 for the sample set in the sample number setting unit. Z analysis is performed to select electrical measurement items Z that are unnecessary for the product lot (the criteria for determining whether or not they are unnecessary is set by the system hardware or externally). This data analysis data 1 part 34
The analysis results are displayed on a display section of the front panel (not shown). A test skip command is now sent from the control unit 31 to the desk 11 via the data analyzer 1 unit 35f to control the unnecessary measurement items to be removed from the measurement peaks set in the test program 12. ing.

すなわち、本発明の半導体測定装置においては、先ず、
データアナライザ14のサンプル数設定部において第6
図(a)に示すように、製品ロット41の品質保証レベ
ルを把握するのに必要な数のサンプル(被測定用IC)
41aを設定する。これにより、テスタ11において、
テストプログラム12に足められた涜1j定項目(1〜
3り全てについてサンプル41FLの測定がなされ、各
測定項目毎に良否の判定がなされる。しかして、データ
アナライザ14は、このテスタ11から出力されたサン
プル41aについての測定データ及び良否判定結果?入
力とし、各測定項目毎の品質分布を算出する。その結果
、その製品ロット4)の品質管理上問題のない項目につ
いては第6図(b)に示すように項目を削除して、測定
頂目を再編集する。すなわち、例えは少しのリーク電流
かと、る等の軽不良項目については、サンプル41hの
中で1個も不良品が存在しなし)項目(11〜13.1
5.16.18.19.21.22.24〜29)は削
除する。
That is, in the semiconductor measuring device of the present invention, first,
In the sample number setting section of the data analyzer 14, the sixth
As shown in Figure (a), the number of samples (ICs to be measured) required to determine the quality assurance level of product lot 41.
41a. As a result, in the tester 11,
Defective items added to test program 12 (1 to 1)
The sample 41FL is measured for all three items, and the quality is determined for each measurement item. The data analyzer 14 then determines the measurement data and pass/fail judgment results for the sample 41a output from the tester 11. As input, the quality distribution for each measurement item is calculated. As a result, as for the items that do not cause problems in terms of quality control for the product lot 4), the items are deleted as shown in FIG. 6(b), and the measurement tops are re-edited. In other words, for minor defective items such as a small amount of leakage current, there are no defective items in sample 41h (items 11 to 13.1).
5.16.18.19.21.22.24-29) will be deleted.

また、回路が動作しない等の致命部[11(1〜10)
については削除対象から外すものとする。
In addition, fatal parts such as circuit not working [11 (1 to 10)]
will be excluded from deletion.

その後、データアナライザ14からはテストプログラム
12で設定された仰」定項目(1〜30)の中から上記
削除項目を除くよう制御するテストスキップ命令が送ら
れる。これにより、テスタ11において、再編集された
測定項目(1〜10.14.17.20.23)のプロ
グラムで、上記製品ロット41の外る母体41bが測定
される。
Thereafter, a test skip command is sent from the data analyzer 14 to control the deletion items to be removed from among the specified items (1 to 30) set in the test program 12. As a result, in the tester 11, the base body 41b of the product lot 41 is measured using the program of the re-edited measurement items (1 to 10.14.17.20.23).

従って、この装置によれは処理能力が大幅に向上する。Therefore, the processing capacity of this device is greatly improved.

例えば、汎用C2M08ICレベルでは、製品ロット単
位は約5000個で扱っており、そのロットの品質管理
を決定するのに必要なサンプル数は約300〜500個
で充分である。結果として、残る母体4500〜470
0個の製品は測定項目乞削減でき、このため製品ロット
全体の測定時間を短縮することかできる。
For example, at the general-purpose C2M08IC level, the product lot unit is about 5000 pieces, and the number of samples required to determine the quality control of the lot is about 300 to 500 pieces. As a result, the remaining mother body is 4500 to 470
With zero products, the number of measurement items can be reduced, and therefore the measurement time for the entire product lot can be shortened.

また、製品ロットの品質レベル差を通常の測定ラインで
自動的に:lt2握し、自動的に測定項目を削減できる
ため、製品ロット毎にテスタ11のテストプログラム1
2を作成し血し入替える必要もない。
In addition, the quality level difference between product lots can be automatically determined on the normal measurement line, and the number of measurement items can be automatically reduced.
There is no need to create and replace 2.

その製品ロットの測定終了後はデータアナライザ14の
フロントパイ・ルにおけるメモリクリアスイッチ苓′押
すのみで、その製品ロットの分析結果及びテスタ11へ
のテストスキップ命令はクリアされ、初期状態に設定さ
れる。
After completing the measurement for that product lot, simply press the memory clear switch on the front pile of the data analyzer 14, and the analysis results for that product lot and the test skip command to the tester 11 will be cleared and set to the initial state. .

〔発明の効果〕〔Effect of the invention〕

以上のように本発明によれば、複数の半導体製品の電気
的特性l測定するに際し、測定中の製品ロットに最lト
限必要な測定項目を自動的に測定して測定項目を減少さ
せることができるので、測定時間7犬幅に短縮すること
ができ、処理能力が向上しこのため製品の低価格化を図
ることが可能となる。
As described above, according to the present invention, when measuring the electrical characteristics of a plurality of semiconductor products, it is possible to reduce the number of measurement items by automatically measuring the most necessary measurement items for the product lot being measured. As a result, the measurement time can be shortened to 7 degrees, processing capacity is improved, and the price of the product can therefore be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

あ1図は従来の半導体測定システムビ示すブ、ロック図
、第2図は上記システムによる測定結果を示す図、第3
図は本発明の一実施例に係る半導体測定システムン示す
ブロック図、第4図は舘3図のシステムに用いられるテ
スタの構成Z示すブロック図、鋲5図目同じくデータア
ナライザの構成を示すブロック図、第6図はロットサン
プリングによる不良品分布状態を示す図である。 11・・・テスタ、12・・・テストプログラム、13
・・・被測定用IC114・・・データアナライザ、4
1°“°製品ロット、41m・・・サンプル。 出願人代理人  弁理士 鈴 江 武 彦41b 第6図 (a) (b)
Figure A1 is a block diagram showing the conventional semiconductor measurement system. Figure 2 is a diagram showing measurement results by the above system.
Figure 4 is a block diagram showing a semiconductor measurement system according to an embodiment of the present invention, Figure 4 is a block diagram showing the configuration of a tester used in the system shown in Figure 3, and Figure 5 is a block diagram showing the configuration of a data analyzer. FIG. 6 is a diagram showing the distribution of defective products based on lot sampling. 11...Tester, 12...Test program, 13
...IC114 to be measured...Data analyzer, 4
1°"°Product lot, 41m...sample. Applicant's agent Patent attorney Takehiko Suzue 41b Figure 6 (a) (b)

Claims (2)

【特許請求の範囲】[Claims] (1)複数の半導体装置の電気的特性を測定する半導体
測定方法において、前記半導体装置の製品ロットの品質
保証レペルン把握するに必要な数のサンプルについて、
所定の測定項目tialJ定し、その測定結果により前
記製品ロットの品質管理上不要な測定項目を検出し、こ
の不要測定項目を削除して最小限必要な測定項目につい
て、■」記製品ロットの残る母体の測定を行うことt%
徴とする半導体測定方法。
(1) In a semiconductor measurement method for measuring the electrical characteristics of a plurality of semiconductor devices, for the number of samples necessary to ascertain the quality assurance accuracy of a product lot of the semiconductor devices,
Predetermined measurement items are determined, and unnecessary measurement items are detected from the measurement results for quality control of the product lot, and the unnecessary measurement items are deleted and the remaining measurement items of the product lot are determined as follows. Performing maternal measurements t%
Semiconductor measurement method based on characteristics.
(2)  複数の半導体装置の電気的特性を測定するテ
スタと、前記半導体装置の製品ロットの品質保証レベル
を把握するに必要なサンプル数に設定するサンプル数設
定手段と、このサンプル数設定手段において設定された
サンプルについて所定の測定項目を測定して得られたデ
ータ!分析して、前記製品ロットの品質1理に不要な測
定項目を検出し、その不要頂目ン前記テスタにおいそ測
定する前記測定項目の中から除くよう制御するデータア
ナライザとを具備したことン特徴とする半導体測定方法
(2) A tester for measuring the electrical characteristics of a plurality of semiconductor devices, a sample number setting means for setting the number of samples to a number necessary to grasp the quality assurance level of a product lot of the semiconductor devices, and the sample number setting means Data obtained by measuring the specified measurement items on the set sample! A data analyzer that performs analysis to detect measurement items that are unnecessary for quality control of the product lot, and controls the tester to remove the unnecessary items from among the measurement items to be measured. A method for measuring semiconductors.
JP58103341A 1983-06-09 1983-06-09 Method and device for measuring semiconductor Granted JPS59228729A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58103341A JPS59228729A (en) 1983-06-09 1983-06-09 Method and device for measuring semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58103341A JPS59228729A (en) 1983-06-09 1983-06-09 Method and device for measuring semiconductor

Publications (2)

Publication Number Publication Date
JPS59228729A true JPS59228729A (en) 1984-12-22
JPS6321344B2 JPS6321344B2 (en) 1988-05-06

Family

ID=14351437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58103341A Granted JPS59228729A (en) 1983-06-09 1983-06-09 Method and device for measuring semiconductor

Country Status (1)

Country Link
JP (1) JPS59228729A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01197674A (en) * 1988-02-03 1989-08-09 Mitsubishi Electric Corp Article inspecting method
JPH04143676A (en) * 1990-10-04 1992-05-18 Nec Corp Electronic parts measuring system
JP2009031028A (en) * 2007-07-25 2009-02-12 Fujitsu Ltd Testing method and device
JP2019152485A (en) * 2018-03-01 2019-09-12 株式会社東京精密 Measurement program management method and device, and measurement system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593371A (en) * 1982-06-30 1984-01-10 Nec Corp Testing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593371A (en) * 1982-06-30 1984-01-10 Nec Corp Testing method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01197674A (en) * 1988-02-03 1989-08-09 Mitsubishi Electric Corp Article inspecting method
JPH04143676A (en) * 1990-10-04 1992-05-18 Nec Corp Electronic parts measuring system
JP2009031028A (en) * 2007-07-25 2009-02-12 Fujitsu Ltd Testing method and device
JP2019152485A (en) * 2018-03-01 2019-09-12 株式会社東京精密 Measurement program management method and device, and measurement system

Also Published As

Publication number Publication date
JPS6321344B2 (en) 1988-05-06

Similar Documents

Publication Publication Date Title
US6223098B1 (en) Control system for semiconductor integrated circuit test process
JP2983938B2 (en) Apparatus and method for determining IDDQ
US6031386A (en) Apparatus and method for defect testing of integrated circuits
US6639417B2 (en) Semiconductor parametric testing apparatus
US5670892A (en) Apparatus and method for measuring quiescent current utilizing timeset switching
JPS59228729A (en) Method and device for measuring semiconductor
EP0424825B1 (en) Method for measuring DC current/voltage characteristic of semi-conductor device
US5631567A (en) Process for predicting propagation delay using linear interpolation
JPH0429988B2 (en)
JP4314096B2 (en) Semiconductor integrated circuit inspection apparatus and semiconductor integrated circuit inspection method
JP2000321327A (en) Apparatus and method for inspecting semiconductor device
JPH0252446A (en) Testing apparatus for integrated circuit
JP2868462B2 (en) Semiconductor integrated circuit test method and test control device
JP3305632B2 (en) Semiconductor device parallel inspection method
JP3040233B2 (en) Inspection method for semiconductor device
JP2978812B2 (en) Semiconductor test apparatus and test method thereof
JPH01156681A (en) Circuit board inspecting method
JPH01112176A (en) Testing device for semiconductor integrated circuit
JP3130838B2 (en) Semiconductor test apparatus and semiconductor device test method
JP2002156404A (en) Method and apparatus for measuring semiconductor
JPS5951369A (en) Automatic characteristic measuring apparatus
KR0177987B1 (en) Multiple semiconductor chip test method
JPS63295981A (en) Electrostatic breakage tester for semiconductor device
JPH03197880A (en) Output display method for defective data by in-circuit tester
JPS63292639A (en) Apparatus for measuring and inspecting semiconductor integrated circuit device