JP3130838B2 - Semiconductor test apparatus and semiconductor device test method - Google Patents
Semiconductor test apparatus and semiconductor device test methodInfo
- Publication number
- JP3130838B2 JP3130838B2 JP09242586A JP24258697A JP3130838B2 JP 3130838 B2 JP3130838 B2 JP 3130838B2 JP 09242586 A JP09242586 A JP 09242586A JP 24258697 A JP24258697 A JP 24258697A JP 3130838 B2 JP3130838 B2 JP 3130838B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor device
- wafer
- semiconductor
- defective products
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の電気
的特性試験に関し、特に半導体ウェーハ上にマトリック
ス状に配置・形成された半導体装置の試験装置及び試験
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test for electrical characteristics of a semiconductor device, and more particularly to a test device and a test method for a semiconductor device arranged and formed in a matrix on a semiconductor wafer.
【0002】[0002]
【従来の技術】図10,図11は、それぞれ半導体装置
の電気的特性を試験する従来の半導体試験装置の構成の
一例を示すブロック図と、従来の半導体装置の試験方法
を示したフローチャートである。2. Description of the Related Art FIGS. 10 and 11 are a block diagram showing an example of the configuration of a conventional semiconductor test apparatus for testing the electrical characteristics of a semiconductor device and a flowchart showing a conventional method of testing a semiconductor device. .
【0003】従来の半導体試験装置300は、プローブ
カードを含む測定治具322とプロービング装置321
とからなるプローバ部320と、プロービング装置に装
填された被測定ウェーハ323上の半導体装置をあらか
じめ定められた測定条件や規格を基に作成されたテスト
プログラム330に従い測定治具322を介して試験す
る試験回路部311と前記試験により得られた試験結果
データを当該半導体装置の被測定ウェーハ323上の位
置座標情報と共に格納するデータ格納部312と前記格
納された試験結果データについて統計的演算処理を行う
データ処理部313とこのデータ処理部313で得られ
たデータを表示するデータ表示部315とからなるテス
タ部310とから構成されていた。A conventional semiconductor test apparatus 300 includes a measuring jig 322 including a probe card and a probing apparatus 321.
And a semiconductor device on the wafer to be measured 323 loaded in the probing apparatus are tested via a measuring jig 322 according to a test program 330 created based on predetermined measurement conditions and standards. A test circuit unit 311 and a data storage unit 312 for storing test result data obtained by the test together with positional coordinate information of the semiconductor device on the wafer 323 to be measured, and a statistical operation process is performed on the stored test result data. The tester unit 310 includes a data processing unit 313 and a data display unit 315 for displaying data obtained by the data processing unit 313.
【0004】また、従来の半導体装置の試験方法は、プ
ローブカードを含む測定治具をプロービング装置に装着
し、半導体装置が配置・形成されているウェーハをプロ
ービング装置に装填してこの半導体装置を試験するテス
トプログラムをテスタ部に供給する試験準備ステップS
21と、前記ウェーハ上の全ての半導体装置をこのテス
トプログラムに従って試験し、前記各半導体装置の試験
結果データを当該半導体装置の前記ウェーハ上の位置座
標情報と共にデータ格納部に格納する試験実施ステップ
S22と、この試験の結果前記ウェーハから得られた良
品半導体装置の良品数がウェーハの大きさや半導体装置
の機種に応じてあらかじめ定められた所定の歩留基準数
以上であるか否かを判定する歩留判定ステップS23
と、この歩留判定の結果、良品数が歩留基準数未満であ
った場合にデータ格納部に格納されている前記ウェーハ
上の半導体装置の試験結果データと対になっている位置
座標情報を参考にして選択した半導体装置内の特性チェ
ック用拡散素子の特性を測定する拡散素子特性手動調査
ステップS24とからなっている。In a conventional method for testing a semiconductor device, a measuring jig including a probe card is mounted on a probing device, and a wafer on which the semiconductor device is arranged and formed is loaded on the probing device to test the semiconductor device. Preparation step S for supplying a test program to be tested to the tester unit
21 and a test execution step S22 of testing all the semiconductor devices on the wafer according to the test program and storing test result data of each of the semiconductor devices in a data storage together with positional coordinate information of the semiconductor device on the wafer. And a step for determining whether or not the number of non-defective semiconductor devices obtained from the wafer as a result of the test is equal to or greater than a predetermined yield reference number predetermined according to the size of the wafer or the type of the semiconductor device. Stay determination step S23
As a result of the yield determination, when the number of non-defective products is less than the yield reference number, the position coordinate information paired with the test result data of the semiconductor device on the wafer stored in the data storage unit is obtained. A diffusion element characteristic manual investigation step S24 for measuring the characteristic of the characteristic checking diffusion element in the semiconductor device selected for reference.
【0005】したがって、従来の半導体装置の試験方法
では、得られた良品数が異常に低下しており不良解析が
必要と判断されたウェーハについては、上述の方法で得
られた半導体装置の電気的特性データと拡散素子の電気
的特性データとを基に、半導体装置の電気的特性不良項
目と拡散素子特性(hFEや抵抗等)との相関調査を行
い、不良解析が行われる。[0005] Therefore, in the conventional method of testing a semiconductor device, the number of non-defective products obtained is abnormally low, and for a wafer determined to require a failure analysis, the electrical characteristics of the semiconductor device obtained by the above method are determined. Based on the characteristic data and the electrical characteristic data of the diffusion element, a correlation analysis is performed between the electrical characteristic failure item of the semiconductor device and the diffusion element characteristic (hFE, resistance, etc.), and failure analysis is performed.
【0006】[0006]
【発明が解決しようとする課題】上述の従来の半導体試
験装置及び半導体装置の試験方法では、半導体装置の電
気的特性と当該半導体装置内の拡散素子特性を1対1に
対応させられるように試験データを自動収集させる機能
が備わっていなかったため、半導体装置の電気的特性試
験の結果、何らかの原因で特定のウェーハから得られた
良品数が歩留基準数未満となり、拡散素子の特性を調査
する必要が生じた場合、半導体試験装置のデータ格納部
に格納されている当該ウェーハ上の半導体装置の試験結
果データを基に、人間が不良となった半導体装置のウェ
ーハ上の位置を見て適切な半導体装置を選択し、拡散素
子の特性調査を行う為、不良解析に多大な時間を要する
と云う問題があった。In the above-described conventional semiconductor test apparatus and semiconductor device test method, a test is performed so that the electrical characteristics of the semiconductor device correspond to the characteristics of the diffusion elements in the semiconductor device on a one-to-one basis. Since there was no function to automatically collect data, as a result of electrical characteristics tests on semiconductor devices, the number of non-defective products obtained from a specific wafer for some reason was less than the yield standard number, and it was necessary to investigate the characteristics of diffusion elements When a failure occurs, based on the test result data of the semiconductor device on the wafer stored in the data storage unit of the semiconductor test device, a person can look at the position of the defective semiconductor device on the wafer, and Since a device is selected and the characteristics of the diffusion element are investigated, there is a problem that much time is required for failure analysis.
【0007】また、従来の半導体試験装置及び半導体装
置の試験方法では、解析対象となったウェーハ内で半導
体装置の良品と不良品とがバランス良く存在する領域を
選び、不良解析を行うにあたって最も有効なデータを自
動収集させる機能及び手順も有していなかった。Further, in the conventional semiconductor test apparatus and the method for testing a semiconductor device, a region where good and defective semiconductor devices exist in a well-balanced manner in a wafer to be analyzed is most effective in performing a failure analysis. It did not have a function and a procedure for automatically collecting important data.
【0008】本発明は、半導体装置の電気的特性試験に
おいて、得られた良品数が異常に少ないウェーハが生じ
不良解析を行うことが必要となった場合、このウェーハ
上の半導体装置の良品と不良品とがバランス良く存在す
る領域をあらかじめ定められた手順で選び、このウェー
ハの不良解析の最も重要な手段の一つである拡散素子の
電気的特性を半導体装置の電気的特性と1対1に対応づ
けて自動測定させることにより、不良解析を行うにあた
って最も有効なデータを自動収集させることができると
共に不良解析工数を大幅に低減することができる半導体
試験装置及び半導体装置の試験方法を提供すること目的
とするものである。According to the present invention, in a test of an electrical characteristic of a semiconductor device, when a wafer having an abnormally small number of obtained non-defective products is required and a failure analysis needs to be performed, the non-defective semiconductor device on the wafer is judged to be non-defective. A region where non-defective products exist in good balance is selected by a predetermined procedure, and the electrical characteristics of the diffusion element, which is one of the most important means of failure analysis of the wafer, is one-to-one with the electrical characteristics of the semiconductor device. To provide a semiconductor test apparatus and a semiconductor device test method capable of automatically collecting the most effective data in performing a failure analysis and automatically reducing the number of failure analysis steps by performing automatic measurement in association with each other. It is the purpose.
【0009】[0009]
【課題を解決するための手段】本発明の半導体試験装置
は、半導体装置の電気的特性試験を行うプローバ部及び
テスタ部からなる半導体試験装置において、プローバ部
が、半導体装置をマトリックス状に配置・形成したウェ
ーハを装填するプロービング装置及びこのプロービング
装置に装着されるプローブカードを含む測定治具からな
っており、テスタ部が、このテスタ部で選択したウェー
ハ上の座標位置の半導体装置をプロービングさせるよう
に前記プローバ部を制御する手段,前記半導体装置の電
気的特性試験結果データ及びこの半導体装置内に形成さ
れている特性チェック用拡散素子の測定結果データをそ
れぞれ当該半導体装置の前記ウェーハ上の位置座標情報
と対にして共に記憶する手段,前記ウェーハ上の全ての
前記半導体装置について電気的特性試験終了時に当該ウ
ェーハの歩留判定を行うデータ処理部並びに適切な解析
用データを収集するための解析用データ採取列選択処理
を行う機能を含むデータ判定部を有し、前記データ判定
部で選択された解析用データ採取列について前記半導体
装置の電気的特性試験結果データと当該半導体装置内の
特性チェック用拡散素子特性とを1対1に対応づけて自
動で測定可能としている。According to the present invention, there is provided a semiconductor test apparatus comprising a prober section and a tester section for performing an electrical characteristic test of a semiconductor device, wherein the prober section arranges the semiconductor devices in a matrix. It comprises a probing device for loading the formed wafer and a measuring jig including a probe card mounted on the probing device, and the tester unit probes the semiconductor device at the coordinate position on the wafer selected by the tester unit. Means for controlling the prober section, and power supply to the semiconductor device .
Gas characteristic test result data and its the measurement result data characteristic checking diffusion elements formed in the semiconductor device
Position coordinate information means for storing together as a pair on the wafer respectively the semiconductor device, all on the wafer
At the end of the electrical characteristic test on the semiconductor device,
Data processing unit for determining wafer yield and appropriate analysis
Data collection column selection process for collecting analysis data
A data determination unit including a function of performing the data determination.
With respect to the analysis data sampling sequence selected by the section, the electrical characteristic test result data of the semiconductor device and the
It is possible to automatically measure the characteristics of the diffusion element for characteristic checking in one-to-one correspondence.
【0010】また、本発明の半導体装置の試験方法は、
ウェーハ上の半導体装置のマトリックス状の配置の一方
の方向をX軸方向、これと直角の方向をY軸方向とした
とき、半導体装置の電気的特性試験の準備をする試験準
備ステップと、この半導体装置の電気的特性試験を半導
体試験装置で実施する試験実施ステップと、この試験実
施ステップの結果により当該ウェーハから得られた良品
数が歩留基準数以上であるか否かを判定する歩留判定ス
テップと、この歩留判定ステップで当該ウェーハから得
られた良品数が歩留基準数未満であった場合に前記X軸
方向,Y軸方向の全列について列毎の良品数と不良品数
とを集計し、更に全列について列毎に良品数と不良品数
の比(良品数/不良品数)を算出して、この算出結果が
解析の目的に応じてあらかじめ定められた所定の値(以
下、pとする)に最も近い列を抽出する解析データ採取
列抽出ステップと、この解析データ採取列抽出ステップ
で抽出された各列について良品数と不良品数の合計値
(良品数+不良品数)を計算し合計値が最も大きい列を
選択する解析データ採取列選択ステップと、この解析デ
ータ採取列選択ステップで選択された列の各半導体装置
の電気的特性試験を実施して得られた試験結果データを
当該半導体装置の座標情報と共に半導体試験装置のデー
タ格納部に格納する解析用データ採取ステップと、各半
導体装置内の拡散素子の特性測定の準備をする測定準備
ステップと、前述の解析データ採取列選択ステップで選
択された列の各半導体装置に含まれている拡散素子の電
気的特性を測定し得られたデータを当該半導体装置の位
置座標情報と共にデータ格納部に格納する測定データ採
取ステップとを含んでいる。Further, the method for testing a semiconductor device according to the present invention comprises:
A test preparation step for preparing an electrical characteristic test of the semiconductor device, wherein one direction of the matrix arrangement of the semiconductor devices on the wafer is an X-axis direction and a direction perpendicular to the X-axis direction is a Y-axis direction; A test execution step of performing an electrical characteristic test of the apparatus with a semiconductor test apparatus, and a yield determination for determining whether or not the number of non-defective products obtained from the wafer is equal to or greater than a yield reference number based on a result of the test execution step. And, if the number of non-defective products obtained from the wafer in the yield determination step is less than the yield reference number, the number of non-defective products and the number of non-defective products in each column in the X-axis direction and the Y-axis direction are determined. Tabulation is performed, and the ratio of the number of non-defective products to the number of defective products (the number of non-defective products / the number of defective products) is calculated for each column for all the columns. This calculation result is a predetermined value (hereinafter, p To) And the sum of the number of non-defective products and the number of defective products (the number of non-defective products + the number of defective products) is calculated for each of the columns extracted in the analysis data sampling column extraction step. An analysis data collection column selecting step of selecting a large column; and a test result data obtained by performing an electrical characteristic test of each semiconductor device in the column selected in the analysis data collection column selection step, the coordinates of the semiconductor device. The analysis data collection step of storing the information together with the information in the data storage unit of the semiconductor test apparatus, the measurement preparation step of preparing for measuring the characteristics of the diffusion elements in each semiconductor device, and the analysis data collection column selection step described above. The data obtained by measuring the electrical characteristics of the diffusion elements included in each semiconductor device in the column are stored in the data storage together with the position coordinate information of the semiconductor device. And a measurement data acquisition step that.
【0011】この半導体試験装置及び半導体装置の試験
方法によれば、半導体装置の電気的特性試験で良・不良
判定された半導体装置の位置座標情報と電気的特性試験
での良・不良判定結果データとが対になって共に全てデ
ータ格納部に格納される。次いで、この格納された情報
により、X軸方向及びY軸方向の全ての列について良品
数,不良品数が列毎に集計され、良品数と不良品数の比
(良品数/不良品数)が算出され、この比がpに最も近
い列が抽出される。更に、抽出された全ての列の中で良
品数と不良品数との合計値が最も大きい列を選択させる
ことで、良品と不良品がバランス良く存在する、不良解
析上最も有効な要素を含んだ列を選択出来る。According to the semiconductor test apparatus and the method for testing a semiconductor device, the position coordinate information of the semiconductor device determined to be good or defective in the electrical characteristic test of the semiconductor device and the good / bad determination result data in the electrical characteristic test Are paired and all are stored in the data storage unit. Next, based on the stored information, the number of non-defective products and the number of non-defective products are totaled for each column in all the columns in the X-axis direction and the Y-axis direction, and the ratio of the number of non-defective products to the number of defective products (the number of non-defective products / the number of defective products) is calculated. , The column whose ratio is closest to p is extracted. Furthermore, by selecting the column having the largest total value of the number of non-defective products and the number of non-defective products among all the extracted columns, the non-defective product and the non-defective product exist in a well-balanced manner, and include the most effective elements in the defect analysis. You can select a column.
【0012】選択された列に対して半導体装置の電気的
特性及び当該半導体装置内の拡散素子の電気的特性のデ
ータ採取を行い、データ採取位置座標情報と共に記憶さ
せるように半導体試験装置を制御することで、自動で最
も有効なデータを得ることが出来、不良解析工数の低減
がはかれる。[0012] Data of the electrical characteristics of the semiconductor device and the electrical characteristics of the diffusion element in the semiconductor device are sampled for the selected column, and the semiconductor test apparatus is controlled to store the data together with the data sampling position coordinate information. Thus, the most effective data can be obtained automatically, and the number of failure analysis steps can be reduced.
【0013】[0013]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
【0014】図1は、本発明の第1の実施形態の半導体
試験装置のブロック図である。FIG. 1 is a block diagram of a semiconductor test apparatus according to a first embodiment of the present invention.
【0015】この半導体試験装置100は、テスタ部1
10とプローバ部120とからなっている。The semiconductor test apparatus 100 includes a tester 1
10 and a prober section 120.
【0016】テスタ部110は、あらかじめ定められた
電圧・電流等を被測定対象に供給する電圧源・電流源な
どのソース系,測定端子の切替を行うマトリクス系及び
計測系(いずれも図示されていない)より構成される試
験回路部111と、図示されていない半導体メモリ,磁
気記録媒体又はこれらの組合せからなっているデータ格
納部112と、データ処理部113と、データ判定部1
14と、データ処理部113で統計処理された試験結果
データ等を表示するデータ表示部115とを含んで構成
されている。尚、データ処理部113及びデータ判定部
114は、例えば半導体試験装置100の図示されてい
ないCPUを制御するソフトウェアとして磁気記録媒
体,ネットワーク又はこれらの組合せ(いずれも図示さ
れていない)により供給することができる。 The tester section 110 includes a source system such as a voltage source and a current source for supplying a predetermined voltage and current to the object to be measured, a matrix system for switching measurement terminals, and a measurement system (all are illustrated). ), A data storage unit 112 composed of a semiconductor memory, a magnetic recording medium (not shown), or a combination thereof, a data processing unit 113, and a data determination unit 1.
14 and test results statistically processed by the data processing unit 113
And a data display unit 115 for displaying data and the like. The data processing unit 113 and the data determination unit
Reference numeral 114 denotes the semiconductor test apparatus 100, for example.
Magnetic recording medium as software to control CPU
Body, network or a combination of these (all shown
Not provided).
【0017】なお、半導体装置の電気的特性試験の結果
得られた良品数が異常に少ないウェーハの解析をする際
に、適切な解析用データの自動収集を可能にする解析用
データ採取列選択処理は、データ判定部114で実行さ
れている。When analyzing a wafer having an abnormally small number of non-defective products obtained as a result of an electrical characteristic test of a semiconductor device, an analysis data sampling column selection process enabling appropriate automatic collection of analysis data. Is executed by the data determination unit 114.
【0018】テストプログラム130は、磁気記録媒
体,ネットワーク又はこれらの組合せ(いずれも図示さ
れていない)により試験回路部111にディジタルデー
タとして供給される。The test program 130 is supplied as digital data to the test circuit unit 111 via a magnetic recording medium, a network, or a combination thereof (both are not shown).
【0019】次に、この半導体試験装置100の動作を
説明する。Next, the operation of the semiconductor test apparatus 100 will be described.
【0020】試験する半導体装置に対応したプローブカ
ード(図示されていない)を含む測定治具122をプロ
ービング装置121に装着し、試験する半導体装置が配
置・形成されている被測定ウェーハ123をプロービン
グ装置121に装填し、試験回路部111に当該半導体
装置の電気的特性試験用のテストプログラム130の読
み込みを行った後、被測定ウェーハ123上の各半導体
装置の電気的特性試験を行い、当該半導体装置のウェー
ハ上の位置座標情報と良・不良判定結果データとを対に
して共にデータ格納部112に格納していく。被測定ウ
ェーハ123上の全半導体装置の試験が終了する毎に、
データ処理部113で歩留判定を行い、歩留基準数以上
の良品数が得られず不良解析が必要となった場合、デー
タ判定部114で解析用データ採取列の選択処理を行
う。A measuring jig 122 including a probe card (not shown) corresponding to a semiconductor device to be tested is mounted on a probing device 121, and a wafer to be measured 123 on which the semiconductor device to be tested is arranged and formed is probed. After loading a test program 130 for testing the electrical characteristics of the semiconductor device into the test circuit unit 111, the test circuit unit 111 performs an electrical characteristics test on each semiconductor device on the wafer 123 to be measured. The position coordinate information on the wafer and the good / bad determination result data are paired and stored together in the data storage unit 112. Each time the test of all the semiconductor devices on the measured wafer 123 is completed,
The data processing unit 113 performs the yield determination. If the number of conforming products equal to or greater than the yield reference number is not obtained and the failure analysis is required, the data determination unit 114 performs a process of selecting an analysis data collection column.
【0021】この解析用データ採取列の選択処理は、デ
ータ格納部112に格納されている当該ウェーハ上の半
導体装置のウェーハ上の位置座標情報と良・不良判定結
果データとに基づき、X軸,Y軸のそれぞれの方向の全
列について良品数、不良品数を列毎に集計し、良品数と
不良品数の比(良品数/不良品数)を算出し、この比が
pに最も近い列を抽出し、更に、この抽出された全ての
列の中から各列の良品数と不良品数の合計値(良品数+
不良品数)が最も大きい列を選択することで、良品と不
良品がバランス良く存在し、不良解析上最も有効な要素
を含んだ列が選択される。The selection process of the analysis data collection column is performed based on the position coordinate information of the semiconductor device on the wafer on the wafer stored in the data storage unit 112 and the pass / fail judgment result data. The number of non-defective products and the number of defective products are totaled for each column in each direction of the Y-axis, the ratio of the number of non-defective products to the number of defective products (the number of non-defective products / the number of defective products) is calculated, and the column whose ratio is closest to p is extracted. Further, the total value of the number of non-defective products and the number of non-defective products in each of the extracted columns (the number of non-defective products +
By selecting the column with the largest number of defective products, the non-defective product and the defective product exist in a well-balanced manner, and the column containing the most effective element in the failure analysis is selected.
【0022】図2は、p=1として、前述の解析用デー
タ採取列選択処理の内容を具体的に説明するための図で
ある。半導体ウェーハ201上の半導体装置の電気的特
性試験の結果、良品半導体装置202と不良品半導体装
置203が図2のように分布しており、この半導体ウェ
ーハ201について解析用データを採取する必要がある
ときは、解析用データ採取列の選択は次のように行われ
る。FIG. 2 is a diagram for specifically explaining the contents of the above-described analysis data sampling column selection processing with p = 1. As a result of the electrical characteristic test of the semiconductor device on the semiconductor wafer 201, good semiconductor devices 202 and defective semiconductor devices 203 are distributed as shown in FIG. 2, and it is necessary to collect analysis data on the semiconductor wafer 201. At this time, the selection of the analysis data collection sequence is performed as follows.
【0023】まず、半導体ウェーハ201のX軸方向、
Y軸方向の全列について半導体装置の良品数と不良品数
を列毎に集計し、良品数と不良品数の比(良品数/不良
品数)を算出し、この比が1に最も近い列を抽出する。
図2の例では、A列が良品数5個、不良品数5個であ
り、B列が良品数7個、不良品数7個で、A列,B列共
良品数と不良品数の比が丁度1となっており、A列,B
列の2列が抽出される。次にこのA列,B列それぞれの
列の良品数と不良品数の合計値を算出すると、A列が1
0個、B列が14個であり、合計値が最も大きいB列が
解析用データ採取列として選択されることになる。First, the X-axis direction of the semiconductor wafer 201,
The number of non-defective products and the number of defective products of the semiconductor device for all the columns in the Y-axis direction are totaled for each column, the ratio of the number of non-defective products to the number of defective products (the number of non-defective products / the number of defective products) is calculated, and the column whose ratio is closest to 1 is extracted. I do.
In the example of FIG. 2, the row A has 5 non-defective products and 5 defective products, the B column has 7 non-defective products and 7 defective products, and the ratio between the non-defective products and the defective products in both the A and B columns is exactly the same. 1 and row A, B
Two columns are extracted. Next, the total value of the number of non-defective products and the number of defective products in each of the columns A and B is calculated.
There are 0 rows and 14 rows, and the B row with the largest total value is selected as the analysis data collection row.
【0024】次に、前述の解析用データ採取列選択処理
で選択された列の全半導体装置に対して再度電気的特性
試験を実施し、各半導体装置の位置座標情報と共に電気
的特性試験結果データをデータ格納部112に格納す
る。次いで、プローブカードを含む測定治具の交換を行
い、試験回路部111に拡散素子の特性測定用テストプ
ログラム130を読み込ませる。その後、前述の解析用
データ採取列選択処理で選択された列の全半導体装置内
の拡散素子について特性測定を実施し、測定対象となっ
た半導体装置の位置座標情報と共に拡散素子の特性測定
結果データをデータ格納部112に格納させる。Next, an electrical characteristic test is performed again on all the semiconductor devices in the column selected by the above-described analysis data sampling column selection process, and the electrical characteristic test result data is displayed together with the position coordinate information of each semiconductor device. Is stored in the data storage unit 112. Next, the measuring jig including the probe card is replaced, and the test circuit unit 111 is caused to read the test program 130 for measuring the characteristics of the diffusion element. After that, the characteristic measurement is performed on the diffusion elements in all the semiconductor devices in the column selected by the above-described analysis data sampling column selection processing, and the characteristic measurement result data of the diffusion element is displayed together with the position coordinate information of the semiconductor device to be measured. Is stored in the data storage unit 112.
【0025】また、この解析データ採取列選択処理で選
択された列の半導体装置の電気的特性試験及び拡散素子
の特性測定に際しては、既にデータ格納部112に格納
されている半導体装置の位置座標情報を利用して、テス
タ部110側から供給されるプロービング装置制御信号
140によりプロービング装置121を制御させること
で、選択された列の半導体装置の電気的特性試験結果デ
ータと当該半導体装置内の拡散素子の特性測定データを
1対1に対応させて自動で採取することが可能になって
いる。In the electrical characteristic test and the diffusion element characteristic measurement of the semiconductor device in the column selected in the analysis data sampling column selection process, the position coordinate information of the semiconductor device already stored in the data storage unit 112 is used. Is used to control the probing device 121 with the probing device control signal 140 supplied from the tester unit 110 side, so that the electrical characteristic test result data of the semiconductor device in the selected column and the diffusion element in the semiconductor device Can be automatically collected in one-to-one correspondence.
【0026】すなわち、本発明の第1の実施形態の半導
体試験装置によれば、半導体ウェーハ上に配置・形成さ
れた半導体装置の電気的特性試験の結果、当該ウェーハ
から得られた良品数が歩留基準数未満でありこのウェー
ハの不良解析が必要となったときに、既に半導体試験装
置のデータ格納部に格納されている当該ウェーハ上の半
導体装置の位置座標情報と電気的特性試験での良,不良
判定結果データとに基づいて、X軸,Y軸それぞれの方
向の全ての列について良品数,不良品数を列毎に集計さ
せ、良品数と不良品数の比(良品数/不良品数)を算出
させ、この比がpに最も近い列を抽出させ、抽出された
全ての列の中で「良品数+不良品数」が最も大きい列を
選択させることで、解析用データ採取列として、良品と
不良品がバランス良く存在する、不良解析上最も有効な
要素を含んだ列を選択出来、更に、選択された列に対し
て半導体装置の電気的特性及び当該半導体装置内の拡散
素子の電気的特性のデータ採取を行い、データ採取位置
座標情報と共に記憶させるように半導体試験装置を制御
することで、自動で最も有効なデータを得ることがで
き、不良原因の早期解明と共に不良解析に要する工数の
低減を実現できる。That is, according to the semiconductor test apparatus of the first embodiment of the present invention, as a result of the electrical characteristic test of the semiconductor device arranged and formed on the semiconductor wafer, the number of non-defective products obtained from the wafer increases. When the failure analysis of the wafer is necessary because the number is less than the retention reference number, the position coordinate information of the semiconductor device on the wafer already stored in the data storage unit of the semiconductor test apparatus and the goodness in the electrical characteristic test are obtained. The number of non-defective products and the number of defective products are totaled for each column in each of the X-axis and Y-axis directions based on the defect determination result data, and the ratio of the number of non-defective products to the number of defective products (the number of non-defective products / the number of defective products) is calculated. By calculating a column whose ratio is closest to p, and by selecting a column having the largest “number of non-defective products + number of defective products” among all the extracted columns, a non-defective item is determined as a data collection column for analysis. Defective products are balanced A column containing the most effective elements for failure analysis can be selected, and data collection of the electrical characteristics of the semiconductor device and the electrical characteristics of the diffusion element in the semiconductor device is performed on the selected column. The most effective data can be automatically obtained by controlling the semiconductor test apparatus so as to store the data together with the data collection position coordinate information, and the cause of the failure can be quickly clarified and the man-hour required for the failure analysis can be reduced.
【0027】尚、解析用データ採取列選択処理で列の抽
出の基準となっているあらかじめ定められた値「p」の
具体的な数値は、通常の不良解析においては、p=1が
望ましいが、解析の目的により適宜決定すればよい。The specific numerical value of the predetermined value "p" which is a reference for extracting a column in the analysis data sampling column selection process is preferably p = 1 in a normal failure analysis. It may be appropriately determined according to the purpose of the analysis.
【0028】図3は、本発明の第2の実施形態の半導体
装置の試験方法を示すフローチャートであり、図4〜図
9は、図3に示されているフローチャートの中のいくつ
かのステップを、更に詳細に示すフローチャートであ
る。FIG. 3 is a flowchart showing a method for testing a semiconductor device according to the second embodiment of the present invention. FIGS. 4 to 9 show some steps in the flowchart shown in FIG. It is a flowchart shown in more detail.
【0029】本発明の第2の実施形態の半導体装置の試
験方法は、半導体装置の電気的特性試験を実施するため
の事前準備をする試験準備ステップS1と、この半導体
装置の電気的特性試験を実施する試験実施ステップS2
と、この試験実施ステップS2の結果、当該ウェーハか
ら得られた良品数が、歩留基準数以上であるか否かを判
定する歩留判定ステップS3と、この歩留判定ステップ
S3で前記当該ウェーハから得られた良品数が歩留基準
数未満であった場合に、前記当該ウェーハのX軸方向、
Y軸方向の全列について列毎に良品数と不良品数とを集
計して良品数と不良品数の比(良品数/不良品数)を算
出し、この算出結果がpに最も近い列を抽出する解析用
データ採取列抽出ステップS4と、この解析用データ採
取列抽出ステップS4で抽出された各列について良品数
と不良品数の合計値(良品数+不良品数)を算出し合計
値が最も大きい列を選択する解析用データ採取列選択ス
テップS5と、この解析用データ採取列選択ステップS
5で選択された列の各半導体装置の電気的特性試験を実
施して、得られた試験結果データを当該半導体装置の位
置座標情報と共に半導体試験装置のデータ格納部に格納
する解析用データ採取ステップS6と、前記各半導体装
置内の拡散素子の特性測定の事前準備をする測定準備ス
テップS7と、前記解析用データ採取列選択ステップS
5で選択された列の各半導体装置内の拡散素子の電気的
特性を測定し、得られた測定データを当該半導体装置の
位置座標情報と共にデータ格納部に格納する測定データ
採取ステップS8とからなっている。The method for testing a semiconductor device according to the second embodiment of the present invention includes a test preparation step S1 for preparing in advance an electrical characteristic test for a semiconductor device, and an electrical characteristic test for the semiconductor device. Test execution step S2 to be performed
And a yield determination step S3 for determining whether or not the number of non-defective products obtained from the wafer as a result of the test execution step S2 is equal to or greater than a yield reference number. If the number of non-defective products obtained from is less than the yield reference number, the X-axis direction of the wafer,
The ratio of the number of non-defective products to the number of defective products (the number of non-defective products / the number of defective products) is calculated by summing up the number of non-defective products and the number of non-defective products for all the columns in the Y-axis direction, and the column whose calculation result is closest to p is extracted. The analysis data sampling column extraction step S4, and the sum of the number of non-defective products and the number of defective products (the number of non-defective products + the number of defective products) is calculated for each column extracted in the analysis data sampling column extraction step S4, and the column having the largest total value is calculated. Analysis data collection column selection step S5 for selecting the data, and the analysis data collection column selection step S
Performing an electrical characteristic test of each semiconductor device in the column selected in step 5 and storing the obtained test result data in a data storage unit of the semiconductor test device together with the position coordinate information of the semiconductor device; S6, a measurement preparation step S7 for preparing in advance the characteristic measurement of the diffusion element in each semiconductor device, and the analysis data collection column selection step S
5. A measurement data collection step S8 of measuring the electrical characteristics of the diffusion elements in each semiconductor device in the column selected in 5 and storing the obtained measurement data in the data storage together with the position coordinate information of the semiconductor device. ing.
【0030】半導体装置の電気的特性試験のためのプロ
ーブカードと当該半導体装置内の拡散素子の特性測定の
ためのプローブカードが異なる場合は、上述の試験準備
ステップS1は、図4にその詳細フローが示されるよう
に、半導体装置の電気的特性試験のためのプローブカー
ドを含む測定治具をプロービング装置に装着する試験治
具装着ステップS101と、ウェーハをプロービング装
置に装填する被測定ウェーハ装填ステップS102と、
当該半導体装置の電気的特性試験用のテストプログラム
をテスタ部に供給する試験プログラム読込ステップS1
03とからなり、測定準備ステップS7は、図8にその
詳細フローが示されるように、当該半導体装置内の拡散
素子の電気的特性を測定するためのプローブカードを含
む測定治具をプロービング装置に装着する測定治具装着
ステップS701と、この拡散素子の電気的特性測定用
のテストプログラムをテスタ部に供給する測定プログラ
ム読込ステップS702とからなっている。If the probe card for testing the electrical characteristics of the semiconductor device and the probe card for measuring the characteristics of the diffusion elements in the semiconductor device are different, the above-described test preparation step S1 is described in detail in FIG. As shown, a test jig mounting step S101 for mounting a measurement jig including a probe card for an electrical characteristic test of a semiconductor device on a probing apparatus, and a measured wafer loading step S102 for mounting a wafer on a probing apparatus. When,
A test program reading step S1 for supplying a test program for testing electrical characteristics of the semiconductor device to the tester unit
The measurement preparation step S7 includes, as shown in a detailed flow chart in FIG. 8, a measuring jig including a probe card for measuring the electric characteristics of the diffusion element in the semiconductor device, to the probing device. It comprises a measuring jig mounting step S701 to be mounted, and a measuring program reading step S702 for supplying a test program for measuring electric characteristics of the diffusion element to the tester unit.
【0031】また、半導体装置の電気的特性試験とこの
半導体装置内の拡散素子の電気的特性測定とのどちらも
が実施できる共用のプローブカードが適用できる場合
は、試験準備ステップS1は、プローブカードが半導体
装置の電気的特性試験専用のものから拡散素子の電気的
特性測定にも共用できるものに代わるのみで、その詳細
フローは図4に示される通りであるが、測定準備ステッ
プS7は、図9にその詳細フローが示されるように、当
該半導体装置内の拡散素子の電気的特性測定用のテスト
プログラムをテスタ部に供給する測定プログラム読込ス
テップS712のみからなる。If a common probe card capable of performing both the electrical characteristic test of the semiconductor device and the measurement of the electrical characteristics of the diffusion element in the semiconductor device can be applied, the test preparation step S1 is carried out in the probe preparation step S1. Is only used for testing the electrical characteristics of the semiconductor device, instead of the one that can also be used for measuring the electrical characteristics of the diffusion element. The detailed flow is as shown in FIG. As shown in a detailed flow chart in FIG. 9, the method includes only a measurement program reading step S712 for supplying a test program for measuring electric characteristics of the diffusion element in the semiconductor device to the tester unit.
【0032】次に、上述の本発明の第2の実施形態の半
導体装置の試験方法の作用を、図1の半導体試験装置を
参照しながら説明する。Next, the operation of the semiconductor device test method according to the second embodiment of the present invention will be described with reference to the semiconductor test apparatus of FIG.
【0033】半導体ウェーハ上にマトリックス状に配置
・形成された半導体装置の電気的特性試験を実施するに
際しては、まず試験準備ステップS1で試験する半導体
装置に対応したプローブカードを含む測定治具122を
半導体試験装置100のプロービング装置121に装着
し、当該被測定ウェーハ123をプロービング装置12
1に装填し、テスタ部110の試験回路部111に当該
半導体装置の電気的特性試験用のテストプログラム13
0の読込を行い、試験準備完了となる。When conducting an electrical characteristic test of a semiconductor device arranged and formed in a matrix on a semiconductor wafer, first, in a test preparation step S1, a measuring jig 122 including a probe card corresponding to the semiconductor device to be tested is loaded. The wafer 123 to be measured is mounted on the probing device 121 of the semiconductor test device 100 and the probing device 12
1 and a test program 13 for testing the electrical characteristics of the semiconductor device in the test circuit unit 111 of the tester unit 110.
0 is read, and the test preparation is completed.
【0034】次いで、試験実施ステップS2で、図5に
その詳細が示されているとおり、当該被測定ウェーハ1
23上の各半導体装置の電気的特性試験を順に行い、各
半導体装置の良・不良判定結果データ及び被測定ウェー
ハ123上の位置座標情報を対にして共にデータ格納部
112に格納していく。被測定ウェーハ123上の全て
の半導体装置の良・不良判定結果データ及び被測定ウェ
ーハ123上の位置座標情報がデータ格納部112に格
納されたら当該被測定ウェーハ123の試験終了とな
る。Next, in test execution step S2, as shown in detail in FIG.
The electrical characteristic test of each semiconductor device on the semiconductor device 23 is performed in order, and the good / bad judgment result data of each semiconductor device and the position coordinate information on the wafer 123 to be measured are paired and stored together in the data storage unit 112. The test of the wafer 123 is completed when the data of the good / bad judgment of all the semiconductor devices on the wafer 123 and the position coordinate information on the wafer 123 are stored in the data storage unit 112.
【0035】次の歩留判定ステップS3では、上述の試
験を終了した被測定ウェーハ123から得られた良品数
が、歩留基準数以上か否かをデータ格納部112に格納
されているデータに基づいてデータ処理部113で判定
する。この結果、歩留基準数以上の良品が得られたウェ
ーハは、標準的な生産手順(図示されていない)に従っ
て次の組立ステップに送られる。In the next yield judgment step S 3, it is determined whether the number of conforming products obtained from the wafer 123 to be measured which has completed the above-described test is equal to or greater than the yield reference number in the data stored in the data storage unit 112. The determination is made by the data processing unit 113 based on this. As a result, wafers having yields equal to or greater than the yield reference number are sent to the next assembly step according to a standard production procedure (not shown).
【0036】一方、歩留基準数以上の良品が得られず、
不良解析が必要と判断されたウェーハについては、解析
用データ採取列抽出ステップS4で、図6にその詳細が
示されているとおり、既にデータ格納部112に格納さ
れている当該ウェーハ上の半導体装置の良・不良判定結
果データ及び位置座標情報に基づき、当該ウェーハのX
軸方向、Y軸方向の全列について列毎の良品数と不良品
数を集計して列毎に良品数と不良品数の比(良品数/不
良品数)を算出し、この算出結果の中から当該ウェーハ
の中で良品数と不良品数の比がpに最も近い列を抽出す
る。On the other hand, non-defective products exceeding the yield standard number cannot be obtained.
As for the wafer for which the failure analysis is determined to be necessary, in the analysis data sampling column extraction step S4, as shown in detail in FIG. 6, the semiconductor device on the wafer already stored in the data storage unit 112 X of the wafer based on the pass / fail judgment result data and position coordinate information
The number of non-defective products and the number of non-defective products in each of the columns in the axial direction and the Y-axis direction are totaled, and the ratio of the number of non-defective products to the number of defective products (the number of non-defective products / the number of defective products) is calculated for each column. A row in which the ratio between the number of non-defective products and the number of defective products is closest to p is extracted.
【0037】解析用データ採取列選択ステップS5で
は、図7にその詳細が示されているとおり、解析用デー
タ採取列抽出ステップS4で抽出された全ての列につい
て列毎に良品数と不良品数の合計値を算出し、その合計
値が最も大きい列を解析用データ採取列として選択す
る。In the analysis data collection column selection step S5, as shown in detail in FIG. 7, the number of non-defective products and the number of defective products are determined for each column for all columns extracted in the analysis data collection column extraction step S4. The total value is calculated, and the column having the largest total value is selected as the analysis data collection column.
【0038】解析用データ採取ステップS6では、前述
の解析用データ採取列選択ステップS5で選択された列
の全半導体装置に対して再度電気的特性試験を実施し、
各半導体装置の位置座標情報と共に電気的特性試験結果
データをデータ格納部112に格納する。In the analysis data collection step S6, an electrical characteristic test is performed again on all the semiconductor devices in the column selected in the analysis data collection column selection step S5.
The electrical characteristic test result data is stored in the data storage unit 112 together with the position coordinate information of each semiconductor device.
【0039】次に、測定準備ステップS7で、プローブ
カードを含む測定治具を半導体装置の電気的特性試験用
のものから拡散素子の特性測定用のものにの交換してプ
ローバ部120に装着し、試験回路部111に拡散素子
の電気的特性測定用テストプログラム130を読み込ま
せる。Next, in the measurement preparation step S7, the measuring jig including the probe card is replaced from the one for testing the electrical characteristics of the semiconductor device to the one for measuring the characteristics of the diffusion element, and attached to the prober unit 120. Then, the test circuit unit 111 is caused to read the test program 130 for measuring the electrical characteristics of the diffusion element.
【0040】この後、測定データ採取ステップS8で、
前述の解析用データ採取列選択ステップS5で選択され
た列の全半導体装置内の拡散素子について特性測定を実
施し、測定対象となった半導体装置の位置座標情報と共
に拡散素子の特性測定結果データをデータ格納部112
に格納する。Thereafter, in a measurement data collection step S8,
The characteristic measurement is performed on the diffusion elements in all the semiconductor devices in the column selected in the above-described analysis data sampling column selection step S5, and the characteristic measurement result data of the diffusion element is stored together with the position coordinate information of the semiconductor device to be measured. Data storage unit 112
To be stored.
【0041】上述の作用の結果、本発明の第2の実施形
態の半導体装置の試験方法においても、半導体ウェーハ
上に配置・形成された半導体装置の電気的特性試験の結
果、当該ウェーハから得られた良品数が歩留基準数未満
でありこのウェーハの不良解析が必要となったときに
は、解析用データ採取列として、良品と不良品がバラン
ス良く存在する、不良解析上最も有効な要素を含んだ列
を選択出来、更に、選択された列に対して半導体装置の
電気的特性及び当該半導体装置内の拡散素子の電気的特
性のデータ採取を行い、データ採取位置座標情報と共に
記憶させるように半導体試験装置を制御することで、自
動で最も有効なデータを得ることが出来、不良原因の早
期解明と共に不良解析に要する工数の低減が実現でき
る。As a result of the above-described operation, in the semiconductor device test method according to the second embodiment of the present invention, as a result of the electrical characteristic test of the semiconductor device arranged and formed on the semiconductor wafer, the semiconductor device is obtained from the wafer. When the number of non-defective products was less than the yield standard number and a defect analysis of this wafer was required, the analysis data collection column included the most effective elements for defect analysis, where non-defective and defective products exist in a well-balanced manner. A column can be selected, and furthermore, a semiconductor test is performed so that data of the electrical characteristics of the semiconductor device and the electrical characteristics of the diffusion element in the semiconductor device are sampled for the selected column and stored together with the data sampling position coordinate information. By controlling the apparatus, the most effective data can be automatically obtained, and the cause of the failure can be quickly clarified and the number of steps required for the failure analysis can be reduced.
【0042】[0042]
【発明の効果】以上述べた通り、本発明の半導体試験装
置及び半導体装置の試験方法によれば、半導体ウェーハ
上に配置・形成された半導体装置の電気的特性試験の結
果、当該ウェーハから得られた良品数が歩留基準数未満
であり、このウェーハの不良解析が必要となったとき
に、既に半導体試験装置のデータ格納部に格納されてい
る当該ウェーハ上の半導体装置の位置座標情報と電気的
特性試験での良・不良判定結果データとに基づいて、X
軸,Y軸それぞれの方向の全ての列について良品数,不
良品数を列毎に集計し、良品数と不良品数の比(良品数
/不良品数)を算出し、この比がpに最も近い列を抽出
し、抽出された全ての列の中で良品数と不良品数の合計
値が最も大きい列を選択することで、解析用データ採取
列として、良品と不良品がバランス良く存在する、不良
解析上最も有効な要素を含んだ列を選択出来、更に、選
択された列に対して半導体装置の電気的特性及び当該半
導体装置内の拡散素子の電気的特性のデータ採取を行
い、データ採取位置座標情報と共にデータ格納部に格納
させるように半導体試験装置を制御することで、自動で
最も有効なデータを得ることが出来、不良原因の早期解
明と共に不良解析に要する工数の低減を実現できるとい
う効果が得られる。As described above, according to the semiconductor test apparatus and the method for testing a semiconductor device of the present invention, the result of the electrical characteristic test of the semiconductor device arranged and formed on the semiconductor wafer is obtained from the wafer. When the number of non-defective products is less than the yield reference number and the failure analysis of this wafer is required, the position coordinate information of the semiconductor device on the wafer already stored in the data storage unit of the semiconductor test equipment and the electrical X based on the pass / fail judgment result data in the dynamic characteristic test
The number of non-defective products and the number of defective products are totaled for each column in each of the directions of the axis and the Y-axis, and the ratio of the number of non-defective products to the number of defective products (the number of non-defective products / the number of defective products) is calculated. By selecting the column with the largest sum of the number of non-defective products and the number of defective products among all the extracted columns, a defect analysis that has good-balanced non-defective and non-defective products as analysis data collection columns The column containing the most effective element can be selected, and data of the electrical characteristics of the semiconductor device and the electrical characteristics of the diffusion elements in the semiconductor device are collected for the selected column, and the data collection position coordinates By controlling the semiconductor test equipment so that it is stored in the data storage unit together with the information, the most effective data can be obtained automatically, and the effect of early elucidation of the cause of failure and reduction of the man-hour required for failure analysis can be realized. can get.
【図1】本発明の半導体試験装置の構成を示すブロック
図である。FIG. 1 is a block diagram illustrating a configuration of a semiconductor test apparatus according to the present invention.
【図2】本発明の半導体試験装置における、解析用デー
タ採取列選択処理の内容を具体的に説明するための図で
ある。FIG. 2 is a diagram for specifically explaining the content of an analysis data sampling column selection process in the semiconductor test apparatus of the present invention.
【図3】本発明の半導体装置の試験方法を示したフロー
チャートである。FIG. 3 is a flowchart showing a method for testing a semiconductor device according to the present invention.
【図4】本発明の半導体装置の試験方法における試験準
備ステップS1の詳細を示すフローチャートである。FIG. 4 is a flowchart showing details of a test preparation step S1 in the semiconductor device test method of the present invention.
【図5】本発明の半導体装置の試験方法における試験実
施ステップS2の詳細を示すフローチャートである。FIG. 5 is a flowchart showing details of a test execution step S2 in the semiconductor device test method of the present invention.
【図6】本発明の半導体装置の試験方法における解析用
データ採取列抽出ステップS4の詳細を示すフローチャ
ートである。FIG. 6 is a flowchart showing details of an analysis data sampling column extraction step S4 in the semiconductor device test method of the present invention.
【図7】本発明の半導体装置の試験方法における解析用
データ採取列選択ステップS5の詳細を示すフローチャ
ートである。FIG. 7 is a flowchart showing details of an analysis data sampling column selection step S5 in the semiconductor device test method of the present invention.
【図8】本発明の半導体装置の試験方法における測定準
備ステップS7の詳細を示すフローチャートである。FIG. 8 is a flowchart showing details of a measurement preparation step S7 in the semiconductor device test method of the present invention.
【図9】本発明の半導体装置の試験方法において、半導
体装置の電気的特性試験とこの半導体装置内の拡散素子
の電気的特性測定とのどちらもが実施できる共用のプロ
ーカードが適用される場合の、測定準備ステップS7の
詳細を示すフローチャートである。FIG. 9 is a diagram illustrating a method for testing a semiconductor device according to the present invention, in which a shared probe card that can perform both an electrical characteristic test of a semiconductor device and an electrical characteristic measurement of a diffusion element in the semiconductor device is applied. 5 is a flowchart showing details of a measurement preparation step S7.
【図10】従来の半導体試験装置の構成を示すブロック
図である。FIG. 10 is a block diagram illustrating a configuration of a conventional semiconductor test apparatus.
【図11】従来の半導体装置の試験方法を示すフローチ
ャートである。FIG. 11 is a flowchart showing a conventional semiconductor device test method.
100,300 半導体試験装置 110,310 テスタ部 111,311 試験回路部 112,312 データ格納部 113,313 データ処理部 114 データ判定部 115,315 データ表示部 120,320 プローバ部 121,321 プロービング装置 122,322 測定治具 123,323 被測定ウェーハ 130,330 テストプログラム 140 プロービング装置制御信号 100, 300 Semiconductor test apparatus 110, 310 Tester section 111, 311 Test circuit section 112, 312 Data storage section 113, 313 Data processing section 114 Data determination section 115, 315 Data display section 120, 320 Prober section 121, 321 Probing apparatus 122 , 322 Measurement jig 123, 323 Measurement target wafer 130, 330 Test program 140 Probing device control signal
Claims (5)
置・形成された半導体装置の電気的特性試験を行うプロ
ーバ部及びテスタ部からなる半導体試験装置において、
前記プローバ部は、前記ウェーハが装填されるプロービ
ング装置及びこのプロービング装置に装着されるプロー
ブカードを含む測定治具からなっており、前記テスタ部
は、このテスタ部で選択した前記ウェーハ上の座標位置
の半導体装置をプロービングさせるように前記プローバ
部を制御する手段,前記半導体装置の電気的特性試験結
果データ及びこの半導体装置内に形成されている特性チ
ェック用拡散素子の測定結果データをそれぞれ当該半導
体装置の前記ウェーハ上の位置座標情報と対にして共に
記憶する手段,前記ウェーハ上の全ての前記半導体装置
について電気的特性試験終了時に当該ウェーハの歩留判
定を行うデータ処理部並びに適切な解析用データを収集
するための解析用データ採取列選択処理を行う機能を含
むデータ判定部を有し、前記データ判定部で選択された
解析用データ採取列について前記半導体装置の電気的特
性試験結果データと当該半導体装置内の特性チェック用
拡散素子特性とを1対1に対応づけて自動で測定できる
ようにしたことを特徴とする半導体試験装置。1. A semiconductor tester comprising a prober section and a tester section for performing an electrical characteristic test of a semiconductor device arranged and formed in a matrix on a semiconductor wafer,
The prober unit includes a probing device on which the wafer is loaded and a measuring jig including a probe card mounted on the probing device, and the tester unit has a coordinate position on the wafer selected by the tester unit. means for controlling the prober portion of the semiconductor device so as to probing, electrical characteristic test binding of said semiconductor device
Result data and position coordinate information means for storing together as a pair on the wafer, respectively the semiconductor device measurement result data of characteristic checking diffusion elements formed within the semiconductor device, all on the wafer The semiconductor device
At the end of the electrical characteristics test
Data processing unit for setting and collecting appropriate analysis data
Function to select the data collection column for analysis
It has a non-data determination unit, selected by the data determining section
It is possible to automatically measure an electrical characteristic test result data of the semiconductor device and a diffusion element characteristic for characteristic check in the semiconductor device in a one-to-one correspondence with respect to an analysis data collection column. Characteristic semiconductor test equipment.
・電流等を被測定対象に供給するソース系,測定端子の
切替を行うマトリックス系及び計測系からなる試験回路
部と、データ格納部と、データ処理部と、データ判定部
と、データ表示部とを含む請求項1記載の半導体試験装
置。2. A test circuit unit comprising a source system for supplying a predetermined voltage / current or the like to a measurement object, a matrix system for switching measurement terminals and a measurement system, a data storage unit , a data processing unit, and a data judging unit, the semiconductor test apparatus of claim 1 further comprising a data display unit.
成された半導体装置の電気的特性試験を行う半導体装置
の試験方法において、前記ウェーハ上の半導体装置のマ
トリックス状の配置の一方の方向をX軸方向、これと直
角の方向をY軸方向としたとき、前記電気的特性試験の
準備をする試験準備ステップと、前記電気的特性試験を
半導体試験装置を用いて実施する試験実施ステップと、
前記試験実施ステップの結果により当該ウェーハから得
られた良品半導体装置の良品数がウェーハの大きさや半
導体装置の機種に応じてあらかじめ定められた所定の歩
留基準数以上であるか否かを判定する歩留判定ステップ
と、前記歩留判定ステップで前記当該ウェーハから得ら
れた良品数が前記歩留基準数未満であり不良解析が必要
となった場合に前記X軸方向,Y軸方向の全列について
列毎の良品数と不良品数とを集計し、更に全列について
列毎に良品数と不良品数の比(良品数/不良品数)を算
出して、前記算出結果が解析の目的に応じてあらかじめ
定められた所定の値に最も近い列を抽出する解析データ
採取列抽出ステップと、前記解析データ採取列抽出ステ
ップで抽出された各列について良品数と不良品数の合計
値(良品数+不良品数)を計算し合計値が最も大きい列
を選択する解析データ採取列選択ステップと、前記解析
データ採取列選択ステップで選択された列の前記電気的
特性試験を実施して得られた試験結果データを当該半導
体装置の位置座標情報と共に前記データ格納部に格納す
る解析用データ採取ステップと、前記拡散素子の特性測
定の準備をする測定準備ステップと、前記解析データ採
取列選択ステップで選択された列の前記半導体装置に含
まれている前記拡散素子の電気的特性を前記半導体試験
装置で測定し得られたデータを前記当該半導体装置の位
置座標情報と共に前記データ格納部に格納する測定デー
タ採取ステップとを含むことを特徴とする半導体装置の
試験方法。3. A semiconductor device test method for performing an electrical characteristic test of semiconductor devices arranged and formed on a wafer in a matrix, wherein one direction of the matrix arrangement of the semiconductor devices on the wafer is an X-axis. Direction, when a direction perpendicular to the direction is the Y-axis direction, a test preparation step of preparing for the electrical characteristic test, and a test performing step of performing the electrical characteristic test using a semiconductor test device,
It is determined whether or not the number of non-defective semiconductor devices obtained from the wafer is equal to or larger than a predetermined yield reference number predetermined according to the size of the wafer or the type of the semiconductor device based on the result of the test execution step. A yield determination step, and when the number of conforming products obtained from the wafer in the yield determination step is less than the yield reference number and a failure analysis is required, all columns in the X-axis direction and the Y-axis direction are required. For each row, the number of non-defective products and the number of non-defective products are tabulated, and the ratio of the number of non-defective products to the number of non-defective products (the number of non-defective products / the number of defective products) is calculated for each of all the columns. An analysis data collection column extraction step of extracting a column closest to a predetermined value, and a total value of the number of non-defective products and the number of defective products (the number of non-defective products + defective products) for each column extracted in the analysis data collection column extraction step Number) and an analysis data collection column selection step of selecting a column having the largest total value, and test result data obtained by performing the electrical characteristic test on the column selected in the analysis data collection column selection step A data collection step for storing the data in the data storage unit together with the position coordinate information of the semiconductor device, a measurement preparation step for preparing the characteristic measurement of the diffusion element, and a column selected in the analysis data collection column selecting step. A measurement data collection step of storing data obtained by measuring the electrical characteristics of the diffusion element included in the semiconductor device with the semiconductor test device together with position coordinate information of the semiconductor device in the data storage unit; A method for testing a semiconductor device, comprising:
スタ部を備えた半導体試験装置のプロービング装置に前
記半導体装置の電気的特性試験を実施するためのプロー
ブカードを含む測定治具を装着する試験治具装着ステッ
プと、前記ウェーハを前記プロービング装置に装填する
ウェーハ装填ステップと、前記半導体装置の電気的特性
試験用のテストプログラムを前記テスタ部に供給する試
験プログラム読込ステップとからなっており、測定準備
ステップが、前記プローブカードを含む測定治具を前記
プロービング装置に装着する測定治具装着ステップと、
前記電気的特性測定用のテストプログラムを前記テスタ
部に供給する測定プログラム読込ステップとからなって
いる請求項3記載の半導体装置の試験方法。4. The test preparation step includes a prober unit and a table.
A test jig mounting step of mounting a measurement jig including a probe card for performing an electrical characteristic test of the semiconductor device on a probing device of a semiconductor test device having a star portion, and loading the wafer into the probing device. Wafer loading step, and a test program reading step of supplying a test program for testing the electrical characteristics of the semiconductor device to the tester unit, the measurement preparation step, the measurement jig including the probe card, Mounting a measuring jig to be mounted on the probing device;
4. The method for testing a semiconductor device according to claim 3, further comprising a measurement program reading step of supplying the test program for measuring the electrical characteristics to the tester unit.
スタ部を備えた半導体試験装置のプロービング装置に前
記半導体装置の電気的特性試験と前記半導体装置内の拡
散素子の電気的特性測定とのどちらもが実施できる共用
のプローブカードを含む測定治具を装着する試験治具装
着ステップと、前記ウェーハを前記プロービング装置に
装填するウェーハ装填ステップと、前記電気的特性試験
用のテストプログラムを前記テスタ部に供給する試験プ
ログラム読込ステップとからなっており、前記測定準備
ステップが、前記電気的特性測定用のテストプログラム
を前記テスタ部に供給する測定プログラム読込ステップ
とからなる請求項3記載の半導体装置の試験方法。5. A test preparation step, the prober unit and Te
A probing device of a semiconductor test device having a star portion is provided with a measuring jig including a common probe card capable of performing both an electrical characteristic test of the semiconductor device and an electrical characteristic measurement of a diffusion element in the semiconductor device. A test jig mounting step of mounting, a wafer loading step of loading the wafer into the probing apparatus, and a test program reading step of supplying a test program for the electrical characteristic test to the tester unit, 4. The semiconductor device test method according to claim 3, wherein the measurement preparation step includes a measurement program reading step of supplying the test program for measuring the electrical characteristics to the tester unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09242586A JP3130838B2 (en) | 1997-09-08 | 1997-09-08 | Semiconductor test apparatus and semiconductor device test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09242586A JP3130838B2 (en) | 1997-09-08 | 1997-09-08 | Semiconductor test apparatus and semiconductor device test method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1187439A JPH1187439A (en) | 1999-03-30 |
JP3130838B2 true JP3130838B2 (en) | 2001-01-31 |
Family
ID=17091269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09242586A Expired - Fee Related JP3130838B2 (en) | 1997-09-08 | 1997-09-08 | Semiconductor test apparatus and semiconductor device test method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3130838B2 (en) |
-
1997
- 1997-09-08 JP JP09242586A patent/JP3130838B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1187439A (en) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6857090B2 (en) | System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices | |
JP2983938B2 (en) | Apparatus and method for determining IDDQ | |
US6782331B2 (en) | Graphical user interface for testing integrated circuits | |
JPH08242100A (en) | Manufacturing defect analyser | |
US6639417B2 (en) | Semiconductor parametric testing apparatus | |
US6872582B2 (en) | Selective trim and wafer testing of integrated circuits | |
JP3130838B2 (en) | Semiconductor test apparatus and semiconductor device test method | |
US6601201B1 (en) | Method and apparatus for displaying test results and recording medium | |
US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
JP3235594B2 (en) | Semiconductor device inspection apparatus and semiconductor device inspection method | |
JP2000243794A (en) | Analysis of semiconductor wafer | |
US20110172941A1 (en) | Screening apparatus, screening method, and program | |
JPH0252446A (en) | Testing apparatus for integrated circuit | |
JP3696009B2 (en) | Semiconductor test apparatus, semiconductor test method, and recording medium | |
US6101458A (en) | Automatic ranging apparatus and method for precise integrated circuit current measurements | |
US20010027547A1 (en) | Automated system for estimating ring oscillator reliability and testing AC response and method of operation thereof | |
JPH11211793A (en) | Ic tester | |
JPS6321344B2 (en) | ||
JPH07153298A (en) | Fail data processing device | |
JP2978812B2 (en) | Semiconductor test apparatus and test method thereof | |
US11195592B2 (en) | Memory inspecting method and memory inspecting system | |
JP2005140555A (en) | Semiconductor integrated circuit inspection device and semiconductor integrated circuit inspection method | |
JP2521165B2 (en) | Output display method of defective data by insert kit tester | |
JPH0572245A (en) | Device for discriminating probe contact state | |
JP2002156404A (en) | Method and apparatus for measuring semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
LAPS | Cancellation because of no payment of annual fees |