KR20170119452A - Insert assembly for receiving semiconductor device and test tray including the same - Google Patents

Insert assembly for receiving semiconductor device and test tray including the same Download PDF

Info

Publication number
KR20170119452A
KR20170119452A KR1020160047477A KR20160047477A KR20170119452A KR 20170119452 A KR20170119452 A KR 20170119452A KR 1020160047477 A KR1020160047477 A KR 1020160047477A KR 20160047477 A KR20160047477 A KR 20160047477A KR 20170119452 A KR20170119452 A KR 20170119452A
Authority
KR
South Korea
Prior art keywords
insert
insulating pad
connection
semiconductor device
test apparatus
Prior art date
Application number
KR1020160047477A
Other languages
Korean (ko)
Other versions
KR102287237B1 (en
Inventor
최정화
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020160047477A priority Critical patent/KR102287237B1/en
Publication of KR20170119452A publication Critical patent/KR20170119452A/en
Application granted granted Critical
Publication of KR102287237B1 publication Critical patent/KR102287237B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Abstract

반도체 소자를 수납하기 위한 인서트 조립체와 이를 포함하는 테스트 트레이가 개시된다. 상기 인서트 조립체는, 반도체 소자를 수납하기 위한 개구를 갖는 인서트 본체와, 상기 인서트 본체의 하부에 장착되어 상기 개구를 닫고 상기 반도체 소자를 지지하기 위한 서포트 부재를 포함하며, 상기 서포트 부재는, 상기 인서트 본체에 장착되는 절연성 패드와, 상기 반도체 소자를 테스트 장치와 연결하기 위하여 상기 반도체 소자와 상기 테스트 장치의 접속 단자들과 접촉되도록 상기 절연성 패드를 통해 배치되는 접속 매개 단자들을 포함한다.An insert assembly for accommodating semiconductor devices and a test tray including the insert assembly are disclosed. Wherein the insert assembly includes an insert body having an opening for receiving a semiconductor element and a support member mounted on a lower portion of the insert body to close the opening to support the semiconductor element, An insulating pad mounted on the main body, and connection intermediate terminals disposed through the insulating pad so as to be in contact with the connection terminals of the semiconductor device and the test apparatus to connect the semiconductor device with the test apparatus.

Description

반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이{Insert assembly for receiving semiconductor device and test tray including the same}[0001] The present invention relates to an insert assembly for receiving a semiconductor package and a test tray including the insert assembly.

본 발명의 실시예들은 인서트 조립체와 이를 포함하는 테스트 트레이에 관한 것이다. 보다 상세하게는, 반도체 소자에 대한 전기적인 검사 공정을 수행하기 위하여 상기 반도체 소자를 수납하는 인서트 조립체와 이를 포함하는 테스트 트레이에 관한 것이다.Embodiments of the present invention relate to an insert assembly and a test tray comprising the same. More particularly, the present invention relates to an insert assembly for accommodating semiconductor devices for performing an electrical inspection process on semiconductor devices and a test tray including the same.

일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 상기와 같이 형성된 반도체 소자들은 다이싱 공정과 본딩 공정 및 패키징 공정을 통하여 반도체 패키지들로 제조될 수 있다.In general, semiconductor devices may be formed on a silicon wafer used as a semiconductor substrate by repeatedly performing a series of manufacturing processes, and the semiconductor devices formed as described above may be formed into semiconductor packages through a dicing process, a bonding process, and a packaging process .

상기와 같이 제조된 반도체 소자들은 전기적 특성 검사를 통하여 양품 또는 불량품으로 판정될 수 있다. 상기 전기적 특성 검사에는 상기 반도체 소자들을 핸들링하는 테스트 핸들러와 상기 반도체 소자들을 검사하기 위한 테스터가 사용될 수 있다.The semiconductor devices manufactured as described above can be judged as good or defective through electrical property inspection. For the electrical characteristic inspection, a test handler for handling the semiconductor elements and a tester for inspecting the semiconductor elements may be used.

상기 전기적 특성 검사의 경우 테스트 트레이에 장착되는 인서트 조립체에 상기 반도체 소자를 수납한 후 상기 인서트 조립체에 수납된 반도체 소자의 외부 접속용 단자들과 상기 테스터를 전기적으로 연결한 후 검사 공정이 수행될 수 있다.In the electrical characteristic inspection, after inserting the semiconductor device into the insert assembly mounted on the test tray, the external connection terminals of the semiconductor device accommodated in the insert assembly are electrically connected to the tester, have.

상기 인서트 조립체는 상기 반도체 소자가 수납되는 포켓을 가질 수 있으며 상기 테스터는 상기 반도체 소자의 외부 접속용 단자들 예를 들면 솔더볼들과의 접촉을 위한 포고핀 또는 프로브핀 등과 같은 콘택핀들이 구비된 테스트 소켓을 포함할 수 있다. 또한, 상기 인서트 조립체는 상기 포켓에 수납된 반도체 소자의 이탈을 방지하기 위한 래치들을 포함할 수 있다.The insert assembly may have a pocket in which the semiconductor device is received and the tester may be tested with external contact terminals of the semiconductor device, for example contact pins such as pogo pins or probe pins for contact with solder balls Lt; / RTI > socket. In addition, the insert assembly may include latches to prevent dislodgment of the semiconductor devices housed in the pockets.

일 예로서, 대한민국 등록특허공보 제10-1535245호에는 반도체 소자가 삽입되는 개구를 갖는 인서트 본체와, 상기 인서트 본체의 하부에 부착되며 상기 반도체 소자를 지지하는 필름 형태의 지지부재를 포함하는 인서트 조립체가 개시되어 있다. 특히, 상기 지지부재는 상기 반도체 소자의 접속 단자들이 삽입되는 복수의 관통공들을 가질 수 있다.As an example, Korean Patent Registration No. 10-1535245 discloses an insert assembly including an insert body having an opening into which a semiconductor device is inserted, and a film-like support member attached to a lower portion of the insert body, . In particular, the support member may have a plurality of through holes into which connection terminals of the semiconductor device are inserted.

상기와 같은 인서트 조립체의 경우 상기 지지부재의 관통공들에 상기 반도체 소자의 외부 접속 단자들이 끼이는 문제점이 발생될 수 있다. 또한, 최근 반도체 소자의 접속 단자들의 크기 및 피치가 감소됨에 따라 상기 관통공들을 가공하기 어려운 문제점이 있으며 또한 상기 지지부재의 두께를 상기 접속 단자들의 높이보다 얇게 하는 경우 상기 지지부재를 상기 인서트 본체에 부착하는 과정에서 상기 지지부재가 변형되는 등의 추가적인 문제점이 발생될 수 있다.In the case of the above-described insert assembly, the external connection terminals of the semiconductor device may be inserted into the through holes of the support member. In addition, when the sizes and pitches of the connection terminals of the semiconductor device are reduced, it is difficult to process the through holes. Also, when the thickness of the support member is made thinner than the height of the connection terminals, The support member may be deformed during the attachment process.

본 발명의 실시예들은 필름 형태의 지지부재를 사용하지 않고 아울러 테스트 장치에 구비되는 테스트 소켓을 제거할 수 있는 인서트 조립체 및 이를 포함하는 테스트 트레이를 제공하는데 그 목적이 있다.It is an object of the present invention to provide an insert assembly capable of removing a test socket provided in a test apparatus without using a supporting member in the form of a film, and a test tray including the insert assembly.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 인서트 조립체는, 반도체 소자를 수납하기 위한 개구를 갖는 인서트 본체와, 상기 인서트 본체의 하부에 장착되어 상기 개구를 닫고 상기 반도체 소자를 지지하기 위한 서포트 부재를 포함할 수 있으며, 상기 서포트 부재는, 상기 인서트 본체에 장착되는 절연성 패드와, 상기 반도체 소자를 테스트 장치와 연결하기 위하여 상기 반도체 소자와 상기 테스트 장치의 접속 단자들과 접촉되도록 상기 절연성 패드를 통해 배치되는 접속 매개 단자들을 포함할 수 있다.According to an aspect of the present invention, there is provided an insert assembly including: an insert body having an opening for receiving a semiconductor element; a support member mounted on a lower portion of the insert body, And the support member may include an insulating pad mounted on the insert body and an insulating pad connected to the connection terminals of the semiconductor device and the test apparatus to connect the semiconductor element to the test apparatus, Lt; RTI ID = 0.0 > terminal < / RTI >

본 발명의 실시예들에 따르면, 상기 절연성 패드는 고무 재질로 이루어질 수 있으며, 상기 접속 매개 단자들은 도전성 고무로 이루어질 수 있다.According to embodiments of the present invention, the insulating pad may be made of a rubber material, and the connection mediation terminals may be made of conductive rubber.

본 발명의 실시예들에 따르면, 상기 반도체 소자를 지지하는 상기 절연성 패드의 제1 면에는 상기 반도체 소자의 접속 단자들이 삽입되는 복수의 리세스들이 구비될 수 있으며, 상기 접속 매개 단자들은 상기 리세스들의 중앙 부위들을 통해 노출될 수 있다.According to embodiments of the present invention, the first surface of the insulating pad supporting the semiconductor element may be provided with a plurality of recesses into which the connection terminals of the semiconductor element are inserted, Lt; RTI ID = 0.0 > of the < / RTI >

본 발명의 실시예들에 따르면, 상기 리세스들은 깔때기 형태를 가질 수 있다.According to embodiments of the present invention, the recesses may have a funnel shape.

본 발명의 실시예들에 따르면, 상기 테스트 장치와 마주하는 상기 절연성 패드의 제2 면에는 상기 테스트 장치의 접속 단자들이 삽입되는 복수의 리세스들이 구비될 수 있으며, 상기 접속 매개 단자들은 상기 리세스들의 중앙 부위들을 통해 노출될 수 있다.According to embodiments of the present invention, a plurality of recesses into which the connection terminals of the test apparatus are inserted may be provided on the second surface of the insulating pad facing the test apparatus, Lt; RTI ID = 0.0 > of the < / RTI >

본 발명의 실시예들에 따르면, 상기 테스트 장치와 마주하는 상기 절연성 패드의 제2 면에는 상기 테스트 장치의 접속 단자들과의 접속을 위한 접속 패드들이 구비될 수 있다.According to embodiments of the present invention, the second surface of the insulating pad facing the test apparatus may be provided with connection pads for connection with connection terminals of the test apparatus.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 테스트 트레이는, 반도체 소자를 수납하기 위한 개구를 갖는 인서트 본체 및 상기 인서트 본체의 하부에 장착되어 상기 개구를 닫고 상기 반도체 소자를 지지하기 위한 서포트 부재를 포함하는 인서트 조립체와, 상기 인서트 조립체가 장착되는 제2 개구를 갖는 트레이 본체를 포함할 수 있다. 특히, 상기 서포트 부재는, 상기 인서트 본체에 장착되는 절연성 패드와, 상기 반도체 소자를 테스트 장치와 연결하기 위하여 상기 반도체 소자와 상기 테스트 장치의 접속 단자들과 접촉되도록 상기 절연성 패드를 통해 배치되는 접속 매개 단자들을 포함할 수 있으며, 상기 인서트 조립체는 상기 서포트 부재가 상기 트레이 본체의 하부로 돌출되도록 상기 제2 개구에 장착될 수 있다.According to another aspect of the present invention, there is provided a test tray comprising: an insert body having an opening for receiving a semiconductor element; a support member mounted on a lower portion of the insert body to close the opening, And a tray body having a second opening through which the insert assembly is mounted. In particular, the support member may include: an insulating pad mounted on the insert body; a connection medium disposed through the insulating pad to be in contact with connection terminals of the semiconductor device and the test apparatus for connecting the semiconductor device to the test apparatus; And the insert assembly may be mounted to the second opening such that the support member protrudes below the tray body.

본 발명의 실시예들에 따르면, 상기 절연성 패드는 고무 재질로 이루어질 수 있으며, 상기 접속 매개 단자들은 도전성 고무로 이루어질 수 있다.According to embodiments of the present invention, the insulating pad may be made of a rubber material, and the connection mediation terminals may be made of conductive rubber.

본 발명의 실시예들에 따르면, 상기 반도체 소자를 지지하는 상기 절연성 패드의 제1 면에는 상기 반도체 소자의 접속 단자들이 삽입되는 복수의 제1 리세스들이 구비되고, 상기 테스트 장치와 마주하는 상기 절연성 패드의 제2 면에는 상기 테스트 장치의 접속 단자들이 삽입되는 복수의 제2 리세스들이 구비되며, 상기 접속 매개 단자들은 상기 제1 및 제2 리세스들의 중앙 부위들을 통해 노출될 수 있다.According to the embodiments of the present invention, the first surface of the insulating pad supporting the semiconductor element is provided with a plurality of first recesses into which connection terminals of the semiconductor element are inserted, and the insulating property The second surface of the pad is provided with a plurality of second recesses through which the connection terminals of the test apparatus are inserted, and the connection mediation terminals can be exposed through the central portions of the first and second recesses.

본 발명의 실시예들에 따르면, 상기 제1 및 제2 리세스들은 깔때기 형태를 가질 수 있다.According to embodiments of the present invention, the first and second recesses may have a funnel shape.

상술한 바와 같은 본 발명의 실시예들에 따르면, 테스트 트레이에 장착되어 반도체 소자를 수납하기 위한 인서트 조립체는, 상기 반도체 소자를 수납하기 위한 개구를 갖는 인서트 본체와, 상기 인서트 본체의 하부에 장착되어 상기 개구를 닫고 상기 반도체 소자를 지지하기 위한 서포트 부재를 포함하며, 상기 서포트 부재는, 상기 인서트 본체에 장착되는 절연성 패드와, 상기 반도체 소자를 테스트 장치와 연결하기 위하여 상기 반도체 소자와 상기 테스트 장치의 접속 단자들과 접촉되도록 상기 절연성 패드를 통해 배치되는 접속 매개 단자들을 포함할 수 있다.According to the embodiments of the present invention as described above, the insert assembly for accommodating semiconductor devices mounted on a test tray includes an insert body having an opening for accommodating the semiconductor device, And a support member for supporting the semiconductor element by closing the opening, wherein the support member comprises: an insulating pad mounted on the insert body; and a support member for supporting the semiconductor element and the test apparatus to connect the semiconductor element to the test apparatus. And connection terminal terminals disposed through the insulating pad to be in contact with the connection terminals.

따라서, 종래 기술에서 사용되었던 필름 형태의 지지부재가 필요하지 않으며 이에 따라 상기 지지부재의 관통홀에 상기 반도체 소자의 접속 단자들이 끼이는 문제점이 제거될 수 있다. 또한, 상기 반도체 소자들의 크기 및 피치 감소에 용이하게 대응할 수 있으며 상기 인서트 조립체의 제조가 용이해질 수 있다.Therefore, the support member in the form of a film used in the prior art is not necessary, and thus the problem of the connection terminals of the semiconductor element being caught in the through hole of the support member can be eliminated. Further, it is possible to easily cope with the size and pitch reduction of the semiconductor elements, and manufacture of the insert assembly can be facilitated.

추가적으로, 종래 기술에서 사용되었던 테스트 장치의 테스트 소켓이 불필요하므로 상기 테스트 장치의 인터페이스 보드의 제작이 용이해지고 아울러 그 제조 비용이 절감될 수 있다.In addition, since the test socket of the test apparatus used in the prior art is unnecessary, the interface board of the test apparatus can be easily manufactured and its manufacturing cost can be reduced.

도 1은 본 발명의 일 실시예에 따른 인서트 조립체와 이를 포함하는 테스트 트레이를 설명하기 위한 개략적인 구성도이다.
도 2는 도 1에 도시된 반도체 소자의 검사 공정을 설명하기 위한 개략적인 구성도이다.
도 3은 도 1에 도시된 서포트 부재의 일 예를 설명하기 위한 개략적인 확대 단면도이다.
도 4는 도 1에 도시된 서포트 부재의 다른 예를 설명하기 위한 개략적인 확대 단면도이다.FIG. 1 is a schematic block diagram illustrating an insert assembly and a test tray including the insert assembly according to an embodiment of the present invention. Referring to FIG.
FIG. 2 is a schematic diagram for explaining a process of inspecting the semiconductor device shown in FIG. 1. FIG.
3 is a schematic enlarged sectional view for explaining an example of the support member shown in Fig.
4 is a schematic enlarged cross-sectional view for explaining another example of the support member shown in Fig.

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention should not be construed as limited to the embodiments described below, but may be embodied in various other forms. The following examples are provided so that those skilled in the art can fully understand the scope of the present invention, rather than being provided so as to enable the present invention to be fully completed.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when one element is described as being placed on or connected to another element, the element may be disposed or connected directly to the other element, . Alternatively, if one element is described as being placed directly on another element or connected, there can be no other element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or portions, but the items are not limited by these terms .

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is used for the purpose of describing specific embodiments only, and is not intended to be limiting of the present invention. Furthermore, all terms including technical and scientific terms have the same meaning as will be understood by those skilled in the art having ordinary skill in the art, unless otherwise specified. These terms, such as those defined in conventional dictionaries, shall be construed to have meanings consistent with their meanings in the context of the related art and the description of the present invention, and are to be interpreted as being ideally or externally grossly intuitive It will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic illustrations of ideal embodiments of the present invention. Thus, changes from the shapes of the illustrations, e.g., changes in manufacturing methods and / or tolerances, are those that can be reasonably expected. Accordingly, the embodiments of the present invention should not be construed as being limited to the specific shapes of the regions described in the drawings, but include deviations in the shapes, and the elements described in the drawings are entirely schematic and their shapes Is not intended to describe the exact shape of the elements and is not intended to limit the scope of the invention.

도 1은 본 발명의 일 실시예에 따른 인서트 조립체와 이를 포함하는 테스트 트레이를 설명하기 위한 개략적인 구성도이고, 도 2는 도 1에 도시된 반도체 소자의 검사 공정을 설명하기 위한 개략적인 구성도이다.FIG. 1 is a schematic diagram for explaining an insert assembly and a test tray including the insert assembly according to an embodiment of the present invention. FIG. 2 is a schematic diagram for explaining a process of inspecting the semiconductor device shown in FIG. 1 to be.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 인서트 조립체(200)와 이를 포함하는 테스트 트레이(100)는 반도체 소자(10)에 대한 전기적인 특성 검사를 위한 테스트 핸들러에서 상기 반도체 소자(10)를 핸들링하기 위해 사용될 수 있다. 특히, 상기 반도체 소자(10)를 수납하고 상기 반도체 소자(10)를 테스트 장치와 연결하기 위해 사용될 수 있다.1 and 2, an insert assembly 200 and a test tray 100 including the same according to an embodiment of the present invention includes a test handler for testing electrical characteristics of the semiconductor device 10, May be used to handle the device 10. In particular, it can be used to house the semiconductor device 10 and to connect the semiconductor device 10 with a test device.

본 발명의 일 실시예에 따르면, 상기 인서트 조립체(200)는 반도체 소자(10)를 수납하기 위한 개구(212)를 갖는 인서트 본체(210) 및 상기 인서트 본체(210)의 하부에 장착되어 상기 개구(212)를 닫고 상기 반도체 소자(10)를 지지하기 위한 서포트 부재(220)를 포함할 수 있다. 상기 테스트 트레이(100)는 상기 인서트 조립체(200)가 장착되는 제2 개구(112)를 갖는 트레이 본체(110)를 포함할 수 있으며, 상기 인서트 조립체(200)는 상기 서포트 부재(220)가 상기 트레이 본체(110)의 하부로 돌출되도록 상기 제2 개구(112)에 장착될 수 있다.According to one embodiment of the present invention, the insert assembly 200 includes an insert body 210 having an opening 212 for receiving a semiconductor element 10 and a second insert 210 mounted on a lower portion of the insert body 210, And a support member 220 for closing the semiconductor element 212 and supporting the semiconductor element 10. The test tray 100 may include a tray body 110 having a second opening 112 in which the insert assembly 200 is mounted, And may be mounted to the second opening 112 so as to protrude to the lower portion of the tray body 110.

특히, 상기 서포트 부재(220)는 상기 인서트 본체(210)에 부착되는 절연성 패드(222) 및 상기 반도체 소자(10)를 상기 테스트 장치와 연결하기 위하여 상기 반도체 소자(10)의 접속 단자들(12)과 상기 테스트 장치의 접속 단자들(302)과 접촉되도록 상기 절연성 패드(222)를 통해 배치되는 접속 매개 단자들(224)을 포함할 수 있다.In particular, the support member 220 may include an insulating pad 222 attached to the insert body 210 and connection terminals 12 of the semiconductor device 10 to connect the semiconductor device 10 with the test apparatus. And connection medium terminals 224 disposed through the insulating pad 222 to contact the connection terminals 302 of the test apparatus.

상기 테스트 장치는 상기 반도체 소자(10)에 검사 신호를 전달하기 위한 인터페이스 보드(300)를 포함할 수 있으며, 상기 인터페이스 보드(300) 상에는 상기 반도체 소자(10)와의 연결을 위한 접속 단자들(302)이 구비될 수 있다. 예를 들면, 상기 인터페이스 보드(300) 상에는 복수의 포고 핀들 또는 콘택 핀들이 구비될 수 있다.The test apparatus may include an interface board 300 for transmitting an inspection signal to the semiconductor device 10 and connection terminals 302 for connection with the semiconductor device 10 May be provided. For example, a plurality of pogo pins or contact pins may be provided on the interface board 300.

상기 반도체 소자(10)가 상기 테스트 트레이(100)의 인서트 조립체(200) 내에 수납된 후 상기 테스트 트레이(100)는 상기 인터페이스 보드(300) 상에 배치될 수 있다. 이때, 도시된 바와 같이 상기 테스트 트레이(100)의 상부에는 상기 반도체 소자(10)를 가압하기 위한 푸셔(410)가 구비된 매치 플레이트(400)가 배치될 수 있으며, 상기 테스트 트레이(100)가 상기 인터페이스 보드(300) 상에 배치된 후 상기 반도체 소자(10)는 상기 푸셔(410)에 의해 상기 인터페이스 보드(300)를 향해 가압될 수 있다. 이에 따라, 상기 반도체 소자(10)의 접속 단자들(12)은 상기 서포트 부재(220)의 접속 매개 단자들(224)을 통해 상기 인터페이스 보드(300)의 접속 단자들(302)과 전기적으로 연결될 수 있다.The test tray 100 may be disposed on the interface board 300 after the semiconductor device 10 is housed in the insert assembly 200 of the test tray 100. At this time, a match plate 400 having a pusher 410 for pressing the semiconductor device 10 may be disposed on the test tray 100 as shown in FIG. The semiconductor device 10 may be pressed toward the interface board 300 by the pusher 410 after being disposed on the interface board 300. [ The connection terminals 12 of the semiconductor device 10 are electrically connected to the connection terminals 302 of the interface board 300 via the connection connection terminals 224 of the support member 220 .

한편, 상기 인서트 조립체(200)는 상기 반도체 소자(10)가 수납된 후 상기 개구(212)를 닫기 위한 래치들(230)을 구비할 수 있으며, 상기 인터페이스 보드(300) 상에는 상기 테스트 트레이(100)와의 정렬을 위한 가이드 부재(310)가 배치될 수 있다. 특히, 상기 매치 플레이트(400)와 상기 가이드 부재(310)에는 정렬을 위한 가이드 핀들이 구비될 수 있으며, 도시되지는 않았으나, 상기 인서트 조립체(200) 및/또는 트레이 본체(100)에는 상기 가이드 핀들과 대응하는 가이드 홀들이 구비될 수 있다.The insert assembly 200 may include latches 230 for closing the opening 212 after the semiconductor device 10 is received and the test tray 100 And a guide member 310 for alignment with the guide member 310. Particularly, the match plate 400 and the guide member 310 may be provided with guide pins for alignment. Although not shown, the insert assembly 200 and / And corresponding guide holes may be provided.

도 3은 도 1에 도시된 서포트 부재의 일 예를 설명하기 위한 개략적인 확대 단면도이다.3 is a schematic enlarged sectional view for explaining an example of the support member shown in Fig.

도 3을 참조하면, 상기 서포트 부재(220)는 절연성 패드(222)와 상기 절연성 패드(222) 내에 배치되어 상기 반도체 소자(10)와 상기 인터페이스 보드(300)의 접속 단자들(302)을 서로 연결하기 위한 접속 매개 단자들(224)을 포함할 수 있다.3, the support member 220 includes an insulating pad 222 and an insulating pad 222 disposed in the insulating pad 222 to connect the semiconductor element 10 and the connection terminals 302 of the interface board 300 to each other And connection connection terminals 224 for connection.

본 발명의 일 실시예에 따르면, 상기 절연성 패드(222)와 접속 매개 단자들(224)은 상기 반도체 소자(10)의 검사 과정에서 상기 반도체 소자(10)의 손상을 방지하기 위하여 유연성을 갖는 물질로 이루어지는 것이 바람직하다. 예를 들면, 상기 절연성 패드(222)는 고무 재질로 이루어질 수 있으며, 상기 접속 매개 단자들(224)은 도전성 고무로 이루어질 수 있다.According to an embodiment of the present invention, the insulating pad 222 and the connection terminal terminals 224 may be formed of a material having flexibility to prevent damage to the semiconductor device 10 during the inspection of the semiconductor device 10 . For example, the insulating pad 222 may be made of a rubber material, and the connection mediating terminals 224 may be made of a conductive rubber.

상기 절연성 패드(222)는 상기 인서트 본체(210)에 부착되는 제1 면(222A)과 상기 반도체 소자(10)의 검사시 상기 인터페이스 보드(300)와 마주하는 제2 면(222B)을 포함할 수 있으며, 상기 접속 매개 단자들(224)은 상기 제1 및 제2 면들(222A, 222B)을 통해 노출될 수 있다.The insulative pad 222 includes a first surface 222A attached to the insert body 210 and a second surface 222B facing the interface board 300 during inspection of the semiconductor device 10 And the connection medial terminals 224 may be exposed through the first and second sides 222A and 222B.

본 발명의 일 실시예에 따르면, 상기 절연성 패드(222)의 제1 면(222A)에는 상기 반도체 소자(10)의 접속 단자들(12)이 삽입되는 복수의 제1 리세스들(226)이 구비될 수 있으며, 상기 절연성 패드(222)의 제2 면(222B)에는 상기 인터페이스 보드(300)의 접속 단자들(302)이 삽입되는 제2 리세스들(228)이 구비될 수 있다. 이때, 상기 접속 매개 단자들(224)은 상기 제1 및 제2 리세스들(226, 228)의 중앙 부위들을 통해 노출될 수 있다.A plurality of first recesses 226 into which the connection terminals 12 of the semiconductor device 10 are inserted are formed on the first surface 222A of the insulating pad 222, And second recesses 228 through which the connection terminals 302 of the interface board 300 are inserted may be formed on the second surface 222B of the insulating pad 222. [ At this time, the connection mediation terminals 224 may be exposed through the central portions of the first and second recesses 226 and 228.

상기 제1 및 제2 리세스들(226, 228)은 상기 반도체 소자(10)의 접속 단자들(12)과 상기 접속 매개 단자들(224) 및 상기 인터페이스 보드(300)의 접속 단자들(302)이 서로 용이하게 정렬되도록 하기 위해 사용될 수 있다. 예를 들면, 상기 제1 및 제2 리세스들(226, 228)은 도시된 바와 같이 깔때기 형태를 갖는 것이 바람직하다.The first and second recesses 226 and 228 are electrically connected to the connection terminals 12 of the semiconductor device 10 and the connection terminals 224 and the connection terminals 302 of the interface board 300 Can be easily aligned with each other. For example, the first and second recesses 226 and 228 preferably have a funnel shape as shown.

도 4는 도 1에 도시된 서포트 부재의 다른 예를 설명하기 위한 개략적인 확대 단면도이다. 도 4를 참조하면, 상기 절연성 보드(222)의 제2 면(222B) 상에는 상기 접속 매개 단자들(224)과 연결되는 복수의 접속 패드들(229)이 구비될 수 있다.4 is a schematic enlarged cross-sectional view for explaining another example of the support member shown in Fig. Referring to FIG. 4, a plurality of connection pads 229 may be provided on the second surface 222B of the insulative board 222 to be connected to the connection mediating terminals 224.

한편, 상기 서포트 패드(220)는 상기 인서트 본체(210)의 하부에 접착제를 통해 부착될 수 있다. 다른 예로서, 상기 서포트 패드(220)는 상기 인서트 본체(210)의 하부면 상에서 일체로 성형될 수도 있으며, 볼트 등의 체결 부재를 이용하여 상기 인서트 본체(210)에 결합될 수도 있다.Meanwhile, the support pad 220 may be attached to the lower portion of the insert body 210 through an adhesive. As another example, the support pad 220 may be integrally formed on the lower surface of the insert body 210, or may be coupled to the insert body 210 using a fastening member such as a bolt.

상술한 바와 같은 본 발명의 실시예들에 따르면, 테스트 트레이(100)에 장착되어 반도체 소자(10)를 수납하기 위한 인서트 조립체(200)는, 상기 반도체 소자(10)를 수납하기 위한 개구(212)를 갖는 인서트 본체(210)와, 상기 인서트 본체(210)의 하부에 장착되어 상기 개구(212)를 닫고 상기 반도체 소자(10)를 지지하기 위한 서포트 부재(220)를 포함하며, 상기 서포트 부재(220)는, 상기 인서트 본체(210)에 장착되는 절연성 패드(222)와, 상기 반도체 소자(10)를 테스트 장치와 연결하기 위하여 상기 반도체 소자(10)와 상기 테스트 장치의 접속 단자들(302)과 접촉되도록 상기 절연성 패드(222)를 통해 배치되는 접속 매개 단자들(224)을 포함할 수 있다.The insert assembly 200 mounted in the test tray 100 for receiving the semiconductor device 10 includes an opening 212 for receiving the semiconductor device 10, And a support member (220) mounted on a lower portion of the insert body (210) to close the opening (212) and support the semiconductor element (10), wherein the support member (220) includes an insulating pad (222) mounted on the insert body (210), connection terminals (302) of the semiconductor device (10) and the test apparatus to connect the semiconductor element The connection pads 224 disposed through the insulating pad 222 to be in contact with the pad 222. [

따라서, 종래 기술에서 사용되었던 필름 형태의 지지부재가 필요하지 않으며 이에 따라 상기 지지부재의 관통홀에 상기 반도체 소자(10)의 접속 단자들이 끼이는 문제점이 제거될 수 있다. 또한, 상기 반도체 소자(10)의 크기 및 피치 감소에 용이하게 대응할 수 있으며 상기 인서트 조립체(200)의 제조가 용이해질 수 있다.Therefore, the support member in the form of a film used in the prior art is not required, and thus the problem of the connection terminals of the semiconductor element 10 being caught in the through-hole of the support member can be eliminated. In addition, the size and pitch of the semiconductor device 10 can be easily reduced and manufacturing of the insert assembly 200 can be facilitated.

추가적으로, 종래 기술에서 사용되었던 테스트 장치의 테스트 소켓이 불필요하므로 상기 테스트 장치의 인터페이스 보드(300)의 제작이 용이해지고 아울러 그 제조 비용이 절감될 수 있다.In addition, since the test socket of the test apparatus used in the prior art is unnecessary, the interface board 300 of the test apparatus can be easily manufactured and its manufacturing cost can be reduced.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the following claims. It will be understood.

10 : 반도체 소자 12 : 접속 단자
100 : 테스트 트레이 110 : 트레이 본체
112 : 제2 개구 200 : 인서트 조립체
210 : 인서트 본체 212 : 개구
220 : 서포트 부재 222 : 절연성 패드
224 : 접속 매개 단자 226 : 제1 리세스
228 : 제2 리세스 229 : 접속 패드
230 : 래치 300 : 인터페이스 보드
302 : 접속 단자 310 : 가이드 부재
400 : 매치 플레이트 410 : 푸셔10: Semiconductor device 12: Connection terminal
100: Test tray 110:
112: second opening 200: insert assembly
210: insert body 212: opening
220: Support member 222: Insulation pad
224: connection terminal 226: first recess
228: second recess 229: connection pad
230: latch 300: interface board
302: connection terminal 310: guide member
400: match plate 410: pusher

Claims (10)

반도체 소자를 수납하기 위한 개구를 갖는 인서트 본체; 및
상기 인서트 본체의 하부에 장착되어 상기 개구를 닫고 상기 반도체 소자를 지지하기 위한 서포트 부재를 포함하되,
상기 서포트 부재는, 상기 인서트 본체에 장착되는 절연성 패드와, 상기 반도체 소자를 테스트 장치와 연결하기 위하여 상기 반도체 소자와 상기 테스트 장치의 접속 단자들과 접촉되도록 상기 절연성 패드를 통해 배치되는 접속 매개 단자들을 포함하는 것을 특징으로 하는 인서트 조립체.An insert body having an opening for accommodating semiconductor elements; And
And a support member mounted on a lower portion of the insert body to close the opening and support the semiconductor element,
Wherein the support member includes an insulating pad mounted on the insert body and connection terminal portions disposed through the insulating pad so as to be in contact with the connection terminals of the semiconductor device and the test apparatus to connect the semiconductor element to the test apparatus, The insert assembly comprising: 제1항에 있어서, 상기 절연성 패드는 고무 재질로 이루어지며, 상기 접속 매개 단자들은 도전성 고무로 이루어지는 것을 특징으로 하는 인서트 조립체.The insert assembly of claim 1, wherein the insulating pad is made of a rubber material, and the connection mediation terminals are made of conductive rubber. 제1항에 있어서, 상기 반도체 소자를 지지하는 상기 절연성 패드의 제1 면에는 상기 반도체 소자의 접속 단자들이 삽입되는 복수의 리세스들이 구비되며, 상기 접속 매개 단자들은 상기 리세스들의 중앙 부위들을 통해 노출되는 것을 특징으로 하는 인서트 조립체.The semiconductor device according to claim 1, wherein a plurality of recesses are formed on a first surface of the insulating pad for supporting the semiconductor element, the connection terminals being inserted into the recesses, Wherein the insert is exposed. 제3항에 있어서, 상기 리세스들은 깔때기 형태를 갖는 것을 특징으로 하는 인서트 조립체.4. The insert assembly of claim 3, wherein the recesses have a funnel shape. 제1항에 있어서, 상기 테스트 장치와 마주하는 상기 절연성 패드의 제2 면에는 상기 테스트 장치의 접속 단자들이 삽입되는 복수의 리세스들이 구비되며, 상기 접속 매개 단자들은 상기 리세스들의 중앙 부위들을 통해 노출되는 것을 특징으로 하는 인서트 조립체.The test apparatus according to claim 1, wherein a plurality of recesses are formed on the second surface of the insulating pad facing the test apparatus, into which the connection terminals of the test apparatus are inserted, Wherein the insert is exposed. 제1항에 있어서, 상기 테스트 장치와 마주하는 상기 절연성 패드의 제2 면에는 상기 테스트 장치의 접속 단자들과의 접속을 위한 접속 패드들이 구비되는 것을 특징으로 하는 인서트 조립체.2. The insert assembly of claim 1, wherein connection pads are provided on a second side of the insulative pad facing the test device for connection with connection terminals of the test device. 반도체 소자를 수납하기 위한 개구를 갖는 인서트 본체 및 상기 인서트 본체의 하부에 장착되어 상기 개구를 닫고 상기 반도체 소자를 지지하기 위한 서포트 부재를 포함하는 인서트 조립체; 및
상기 인서트 조립체가 장착되는 제2 개구를 갖는 트레이 본체를 포함하되,
상기 서포트 부재는, 상기 인서트 본체에 장착되는 절연성 패드와, 상기 반도체 소자를 테스트 장치와 연결하기 위하여 상기 반도체 소자와 상기 테스트 장치의 접속 단자들과 접촉되도록 상기 절연성 패드를 통해 배치되는 접속 매개 단자들을 포함하며,
상기 인서트 조립체는 상기 서포트 부재가 상기 트레이 본체의 하부로 돌출되도록 상기 제2 개구에 장착되는 것을 특징으로 하는 테스트 트레이.An insert assembly comprising: an insert body having an opening for receiving a semiconductor element; and a support member mounted on a lower portion of the insert body to close the opening and support the semiconductor element; And
And a tray body having a second opening through which the insert assembly is mounted,
Wherein the support member includes an insulating pad mounted on the insert body and connection terminal portions disposed through the insulating pad so as to be in contact with the connection terminals of the semiconductor device and the test apparatus to connect the semiconductor element to the test apparatus, ≪ / RTI &
Wherein the insert assembly is mounted to the second opening such that the support member protrudes into the lower portion of the tray body. 제7항에 있어서, 상기 절연성 패드는 고무 재질로 이루어지며, 상기 접속 매개 단자들은 도전성 고무로 이루어지는 것을 특징으로 하는 테스트 트레이.8. The test tray according to claim 7, wherein the insulating pad is made of a rubber material, and the connection mediation terminals are made of conductive rubber. 제7항에 있어서, 상기 반도체 소자를 지지하는 상기 절연성 패드의 제1 면에는 상기 반도체 소자의 접속 단자들이 삽입되는 복수의 제1 리세스들이 구비되고,
상기 테스트 장치와 마주하는 상기 절연성 패드의 제2 면에는 상기 테스트 장치의 접속 단자들이 삽입되는 복수의 제2 리세스들이 구비되며,
상기 접속 매개 단자들은 상기 제1 및 제2 리세스들의 중앙 부위들을 통해 노출되는 것을 특징으로 하는 테스트 트레이.8. The semiconductor device according to claim 7, wherein the first surface of the insulating pad supporting the semiconductor element is provided with a plurality of first recesses into which connection terminals of the semiconductor element are inserted,
A plurality of second recesses for inserting connection terminals of the test apparatus are provided on a second surface of the insulating pad facing the test apparatus,
Wherein the connection medial terminals are exposed through central portions of the first and second recesses. 제9항에 있어서, 상기 제1 및 제2 리세스들은 깔때기 형태를 갖는 것을 특징으로 하는 테스트 트레이.10. The test tray of claim 9, wherein the first and second recesses have a funnel shape.
KR1020160047477A 2016-04-19 2016-04-19 Insert assembly for receiving semiconductor device and test tray including the same KR102287237B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160047477A KR102287237B1 (en) 2016-04-19 2016-04-19 Insert assembly for receiving semiconductor device and test tray including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160047477A KR102287237B1 (en) 2016-04-19 2016-04-19 Insert assembly for receiving semiconductor device and test tray including the same

Publications (2)

Publication Number Publication Date
KR20170119452A true KR20170119452A (en) 2017-10-27
KR102287237B1 KR102287237B1 (en) 2021-08-09

Family

ID=60300256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160047477A KR102287237B1 (en) 2016-04-19 2016-04-19 Insert assembly for receiving semiconductor device and test tray including the same

Country Status (1)

Country Link
KR (1) KR102287237B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190135153A (en) * 2018-05-28 2019-12-06 세메스 주식회사 Socket board assembly
KR102144806B1 (en) * 2020-04-24 2020-08-14 티씨에스 주식회사 Socket for electronic component testing apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990045554A (en) * 1997-11-27 1999-06-25 바우만 러셀 이. Socket device suitable for BGA type semiconductor devices
KR20110018426A (en) * 2008-07-08 2011-02-23 가부시키가이샤 아드반테스트 Electronic component testing method, insert, tray, and electronic component testing apparatus
KR20140003763A (en) * 2012-06-28 2014-01-10 세메스 주식회사 Insert assembly
KR20140034430A (en) * 2012-09-11 2014-03-20 주식회사 아이에스시 Insert for handler
KR20140141881A (en) * 2013-05-31 2014-12-11 신종천 Semiconductor chip test device and method
KR20150003955A (en) * 2013-07-01 2015-01-12 (주)티에스이 Insert and Apparatus for testing semiconductor package including the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990045554A (en) * 1997-11-27 1999-06-25 바우만 러셀 이. Socket device suitable for BGA type semiconductor devices
KR20110018426A (en) * 2008-07-08 2011-02-23 가부시키가이샤 아드반테스트 Electronic component testing method, insert, tray, and electronic component testing apparatus
KR20140003763A (en) * 2012-06-28 2014-01-10 세메스 주식회사 Insert assembly
KR20140034430A (en) * 2012-09-11 2014-03-20 주식회사 아이에스시 Insert for handler
KR20140141881A (en) * 2013-05-31 2014-12-11 신종천 Semiconductor chip test device and method
KR20150003955A (en) * 2013-07-01 2015-01-12 (주)티에스이 Insert and Apparatus for testing semiconductor package including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190135153A (en) * 2018-05-28 2019-12-06 세메스 주식회사 Socket board assembly
KR102144806B1 (en) * 2020-04-24 2020-08-14 티씨에스 주식회사 Socket for electronic component testing apparatus

Also Published As

Publication number Publication date
KR102287237B1 (en) 2021-08-09

Similar Documents

Publication Publication Date Title
US8242794B2 (en) Socket, and test apparatus and method using the socket
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US8939784B2 (en) Test socket having a housing with clamping devices to connect the housing to a floating guide
JP6478949B2 (en) High temperature ceramic socket configured to test packaged semiconductor devices
KR100907337B1 (en) Socket for test
US9039425B2 (en) Electrical interconnect device
KR101350606B1 (en) Insert assembly
KR20170142610A (en) Insert assembly of receiving semiconductor device and test tray having the same
KR101957961B1 (en) Socket board assembly
KR102287237B1 (en) Insert assembly for receiving semiconductor device and test tray including the same
KR101469222B1 (en) Film type contact member for semiconductor package test socket, film type contact complex, and the socket comprising the same
KR101105866B1 (en) test device for multi stacked package
KR101425606B1 (en) Manufacturing mathod of film type contact complex for semiconductor package test socket
KR102124550B1 (en) Method of inspection of electrical properties
KR101421048B1 (en) Device For Testing Semiconductor On Mounted Active Element Chip
KR101864939B1 (en) Apparatus for testing semiconductor devices
US10816594B2 (en) Apparatus for testing a signal speed of a semiconductor package and method of manufacturing a semiconductor package
KR101380280B1 (en) A test device
KR102220334B1 (en) Insert assembly for receiving electronic device
KR101627869B1 (en) Apparatus for inspecting a hi-fix board
JP7130897B2 (en) Evaluation socket device and LSI measurement evaluation method
KR100844486B1 (en) Test socket for semiconductor chip
US6888158B2 (en) Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier
JP3072591B2 (en) Method and apparatus for packaging and testing semiconductor dies
KR101705097B1 (en) Semiconductor packages reliability test unit

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant