KR100844486B1 - Test socket for semiconductor chip - Google Patents
Test socket for semiconductor chip Download PDFInfo
- Publication number
- KR100844486B1 KR100844486B1 KR1020070010838A KR20070010838A KR100844486B1 KR 100844486 B1 KR100844486 B1 KR 100844486B1 KR 1020070010838 A KR1020070010838 A KR 1020070010838A KR 20070010838 A KR20070010838 A KR 20070010838A KR 100844486 B1 KR100844486 B1 KR 100844486B1
- Authority
- KR
- South Korea
- Prior art keywords
- probe
- clip
- coupled
- top cover
- test socket
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0425—Test clips, e.g. for IC's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
- G01R1/07328—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Abstract
Description
도 1 - 본 발명에 따른 반도체 칩 테스트 소켓의 분해 사시도.1-exploded perspective view of a semiconductor chip test socket according to the present invention;
도 2 - 본 발명에 따른 반도체 칩 테스트 소켓의 사시도.2-a perspective view of a semiconductor chip test socket according to the invention;
도 3 - 도 2의 A-A'에 대한 단면도.3-A cross-sectional view taken along line AA 'of FIG.
도 4 - 도 2의 B-B'에 대한 단면도.4B is a cross sectional view taken along line BB ′ in FIG. 2.
<도면에 사용된 주요부호에 대한 설명><Description of Major Symbols Used in Drawings>
100 : 하우징 110 : 탑커버수용부100: housing 110: top cover receiving portion
111 : 중앙프로브수용공 120 : 베이스커버수용부111: center probe accommodation hole 120: base cover accommodation portion
200 : 프로브 300 : 클립200: probe 300: clip
310 : 프로브접촉수용홈 400 : 탑커버310: probe contact groove 400: top cover
410 : 상부프로브수용공 500 : 베이스커버410: upper probe accommodation hole 500: base cover
510 : 하부프로브수용공510: lower probe accommodation
본 발명은 반도체 칩 테스트 소켓에 관한 것으로서, 특히 프로브 상측에 별도의 단면형상이 사각형을 이루는 클립을 결합시키므로써 반도체 칩의 아웃리드와 의 접촉성을 개선시킨 반도체 칩 테스트 소켓에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip test socket, and more particularly, to a semiconductor chip test socket having improved contact with an outlead of a semiconductor chip by coupling a clip having a separate cross-sectional shape to form a quadrangle on an upper side of a probe.
일반적으로 전자제품 내에는 다수의 전자소자가 장착되어 있으며, 이들 전자소자는 전자제품의 성능을 결정하는 중요한 역할을 수행한다. 전자소자는 대부분 전류를 통과시키는 도체로 이루어지는 것이 대부분이나, 최근에는 도체와 부도체의 중간정도의 저항을 갖는 반도체가 많이 사용되고 있으며, 다수의 소자가 집적된 칩의 형태로 제공되고 있다.In general, a plurality of electronic devices are mounted in electronic products, and these electronic devices play an important role in determining the performance of electronic products. In most cases, electronic devices are made of a conductor through which a current passes. However, in recent years, many semiconductors having intermediate resistances between conductors and non-conductors have been used, and a plurality of devices have been provided in the form of integrated chips.
이러한 반도체 칩은 기판에 실장될 때의 실장 밀도를 높이기 위하여 다양한 형태의 패키지 형태로 개발되고 있으며, 특히 복수의 반도체 칩 패키지를 수직으로 적층하여 실장하는 것이 가능한 반도체 칩, 예를 들면 TSOP, TSSOP, SOP, SSOP, FP, PFP, QFP,... 타입의 패키지는 그 크기가 비교적 작으면서 동일한 실장 영역 내에서 실장 집적도를 향상시키는 장점을 가지고 있다.Such semiconductor chips are being developed in various types of packages in order to increase the mounting density when they are mounted on a substrate. In particular, semiconductor chips capable of vertically stacking and mounting a plurality of semiconductor chip packages, for example, TSOP, TSSOP, Packages of the SOP, SSOP, FP, PFP, QFP, ... type have the advantages of being relatively small in size and improving the integration density in the same mounting area.
그리고, 상기 타입의 패키지는 그 형태가 기존의 비지에이(BGA, Ball Grid Array) 타입의 패키지와는 그 구조가 완전히 다른 것으로 패키지의 양측 모서리에 아웃리드(out lead)가 형성되어 패키지의 양측으로 전기적으로 접촉되는 구조를 가지고 있다.In addition, the type of the package is different from the existing BGA (BGA) type package, and its structure is completely different, and an out lead is formed at both edges of the package to both sides of the package. It has a structure in electrical contact.
상기 반도체 칩은 전자제품에 장착되어 제품의 성능을 결정하는 중요한 역할을 수행한다. 따라서, 전자제품에 칩이 장착되어 전자제품이 조립완성되기 전에, 생산된 반도체 칩이 제 성능을 가지는 양품인지 불량품인지를 검사해야 할 필요가 있으며, 이를 위해 칩 테스트용 소켓이 필요하게 된다.The semiconductor chip is mounted on an electronic product to play an important role in determining the performance of the product. Therefore, before the chip is mounted on the electronic product and the electronic product is assembled, it is necessary to check whether the produced semiconductor chip is a good product or a defective product, and a chip test socket is required for this purpose.
이러한 테스트 소켓은 칩이 제대로 동작하는지를 테스트하기 위한 테스트 장 비의 인쇄회로 기판(PCB, Printed Circuit Board)에 결합되는 것으로서, 그 내부에 테스트할 칩을 장착하여 인쇄회로 기판으로부터 오는 각종 신호를 칩으로 전달하고 그 반응으로 되돌아오는 신호를 인쇄회로 기판에 반송하는 장치이며, 칩의 종류나 형상에 따라 여러 가지 형태로 만들어지게 된다.The test socket is coupled to a printed circuit board (PCB) of a test device for testing whether the chip is operating properly. The test socket is equipped with a chip to be tested therein to transmit various signals from the printed circuit board to the chip. It is a device that transmits and returns a signal returned by the reaction to a printed circuit board, and is made in various forms depending on the type and shape of the chip.
특히, 테스트 소켓은 칩 및 인쇄회로기판과의 전기적 접촉이 안정적으로 이루어지도록 하여야 하며, 칩의 단자가 손상되지 않도록 하여야 하고, 칩과의 접촉시 기판의 인쇄회로에 손상을 주지 않아야 한다.In particular, the test socket should ensure stable electrical contact with the chip and the printed circuit board, and should not damage the terminal of the chip, and should not damage the printed circuit of the board when contacted with the chip.
상기 타입의 반도체 칩 패키지는 일반적으로 양측 모서리에서 아웃리드가 돌출되게 형성되는데, 여기에서는 대표적으로 TSOP에 대해 살펴보고자 한다.A semiconductor chip package of this type is generally formed to protrude outlead at both edges, and here, representatively, the TSOP will be described.
TSOP의 경우에는 패키지의 양측모서리에서 아웃리드가 돌출되어 형성되며, 상기 TSOP의 아웃리드는 일반적으로 패키지 몸체에서 두 번 정도 꺾여 테스트 소켓과의 전기적 접촉면이 볼형상이 아닌 사각형상의 평면상으로 형성되게 된다.In the case of TSOP, the outlead is formed to protrude from both edges of the package, and the outlead of the TSOP is generally bent twice in the package body so that the electrical contact surface with the test socket is formed in a rectangular plane rather than a ball shape. do.
이러한 TSOP의 형상에 따라 테스트 소켓도 이에 대응되게 형성되어야 한다. 종래의 TSOP용 테스트 소켓으로써, 출원번호 20-1997-0044142호, 20-1998-0026316호, 10-2003-0096700호, 10-2002-0029090호, 20-2003-0004066호, 20-2003-0004521호, 20-2003-0004065호 등이 있다.According to the shape of the TSOP, a test socket must be formed correspondingly. As a conventional test socket for TSOP, Application Nos. 20-1997-0044142, 20-1998-0026316, 10-2003-0096700, 10-2002-0029090, 20-2003-0004066, 20-2003-0004521 20-2003-0004065.
그러나, 상기 종래 기술들은 접촉핀이 결합되는 테스트 소켓의 가공 및 조립이 어려울 뿐만 아니라, TSOP의 아웃리드와 소켓의 접촉핀과의 접촉면적이 적어 전기적으로 안정적으로 접속되지 않으며, 접촉핀과의 접촉시 가해지는 압력에 의해 아웃리드가 위쪽으로 구부려지거나 이의 가압력으로 접촉핀에 의해 기판의 인쇄회 로가 손상되는 문제점이 있다.However, the conventional techniques are difficult to fabricate and assemble the test socket to which the contact pins are coupled, and the contact area between the outlead of the TSOP and the contact pins of the socket is small, so that the contact pins are not electrically and stably connected. There is a problem that the printed circuit board of the substrate is damaged by the contact pins due to the pressure applied during the outlead bent upwards or the pressing force thereof.
본 발명은 상기 문제점을 해결하기 위해 안출된 것으로서, 테스트 소켓에 장착되는 프로브 상측에 별도의 클립을 결합시키므로써 반도체 칩의 아웃리드와 프로브와의 접촉성을 개선시킨 반도체 칩 테스트 소켓의 제공을 그 목적으로 한다.The present invention has been made to solve the above problems, and provides a semiconductor chip test socket that improves contact between the outlead of the semiconductor chip and the probe by coupling a separate clip on the upper side of the probe mounted on the test socket. The purpose.
상술한 바와 같은 목적 달성을 위해 본 발명은, 판상의 절연체로 형성되고, 상면에는 상하로 관통하는 중앙프로브수용공이 일렬로 구비된 탑커버수용부가 대향되게 형성되며, 하면에는 상기 탑커버수용부에 대응되는 위치에 베이스커버수용부가 형성된 하우징과, 도전체로 형성되고, 하측부가 기판에 접촉되며, 상기 중앙프로브수용공에 결합되는 프로브와, 도전체로 형성되고, 상측부가 칩의 아웃리드에 접촉되고, 상기 프로브 상측에 결합되어 접촉되며, 단면형상이 사각형을 이루는 클립과, 상기 하우징의 탑커버수용부에 결합되며, 상기 중앙프로브수용공에 대응되어 이에 연통하는 상부프로브수용공이 형성되어, 상기 프로브 및 클립의 상측부를 수용하도록 형성된 탑커버와, 상기 하우징의 베이스커버수용부에 결합되며, 상기 중앙프로브수용공에 대응되어 이에 연통하는 하부프로브수용공이 형성되어, 상기 프로브의 하측부를 수용하도록 형성된 베이스커버;를 포함하여 구성되는 것을 특징으로 하는 반도체 칩 테스트 소켓을 기술적 요지로 한다.In order to achieve the object as described above, the present invention is formed of a plate-shaped insulator, the upper surface is formed to face the top cover receiving portion provided in a row with a central probe receiving hole penetrating up and down, the bottom cover the receiving portion A housing formed with a base cover accommodating portion at a corresponding position, a conductor, a lower portion contacting the substrate, a probe coupled to the central probe accommodation hole, a conductor, and an upper portion contacting the outlead of the chip; The probe is coupled to the upper side of the probe, the clip having a cross-sectional shape of a square, and the upper probe receiving hole is coupled to the top cover receiving portion of the housing, and correspond to and communicate with the central probe receiving hole, the probe and The top cover is formed to accommodate the upper side of the clip, and coupled to the base cover receiving portion of the housing, the central probe receiving hole The semiconductor chip test socket, characterized in that it comprises a; the lower probe receiving hole is formed in communication with the corresponding, the base cover is formed to accommodate the lower portion of the probe.
또한, 상기 클립은, 칩의 아웃리드의 형상에 대응되게 단면형상이 사각형을 이루도록 형성되고, 상단부에는 요철형상의 접촉구가 형성되며, 하측부에는 프로브 접촉수용홈이 형성되는 것이 바람직하다.In addition, the clip, the cross-sectional shape is formed to form a rectangle to correspond to the shape of the outlead of the chip, the upper end portion is formed with a concave-convex contact hole, the lower portion is preferably formed in the probe contact receiving groove.
또한, 상기 클립은, 최외측 싸이드에 형성된 프로브에 접촉되는 것이 바람직하다.In addition, the clip is preferably in contact with the probe formed on the outermost side.
여기에서, 상기 탑커버의 상부프로브수용공은, 상기 클립의 단면형상에 대응되게 형성되는 것이 바람직하다.Here, the upper probe receiving hole of the top cover is preferably formed to correspond to the cross-sectional shape of the clip.
이에 따라, 테스트 소켓의 가공 및 테스트 소켓에 결합되는 프로브와의 조립이 용이하며, 테스트 소켓에 결합되는 프로브 상측에 단면형상이 사각형인 클립을 결합시키므로써 반도체 칩의 아웃리드와 프로브와의 접촉면적을 향상시켜, 반도체 칩과 테스트 소켓 그리고 이에 접속되는 기판과의 전기적 접촉을 안정적으로 유지시킬 뿐만 아니라, 반도체 칩을 보호하고, 기판의 인쇄회로를 손상시키지 않으면서 전기적 테스트를 수행할 수 있는 이점이 있다.Accordingly, the test socket can be easily machined and assembled with the probe coupled to the test socket, and the contact area between the outlead of the semiconductor chip and the probe is bonded by engaging a clip having a rectangular cross section on the probe coupled to the test socket. In addition to maintaining a stable electrical contact between the semiconductor chip and the test socket and the substrate connected thereto, it also protects the semiconductor chip and allows electrical tests to be performed without damaging the printed circuit of the substrate. have.
이하에서는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.
도 1은 본 발명에 따른 반도체 칩 테스트 소켓의 분해 사시도이고, 도 2 는 본 발명에 따른 반도체 칩 테스트 소켓의 사시도이고, 도 3은 도 2의 A-A'에 대한 단면도이고, 도 4는 도 2의 B-B'에 대한 단면도이다.1 is an exploded perspective view of a semiconductor chip test socket according to the present invention, FIG. 2 is a perspective view of a semiconductor chip test socket according to the present invention, FIG. 3 is a cross-sectional view taken along line A-A 'of FIG. It is sectional drawing about BB 'of 2.
도시된 바와 같이 본 발명에 따른 반도체 칩 테스트 소켓은, 하우징(100), 프로브(200), 클립(300), 탑커버(400) 및 베이스커버(500)로 크게 구성되며, 아웃리드가 양측으로 돌출되게 형성된 타입의 반도체 칩 패키지 중에서 TSOP(티에스오 피, Thin Small Outline Package) 타입 패키지를 예를 들어 설명하고자 한다.As shown, the semiconductor chip test socket according to the present invention includes a
먼저, 상기 하우징(100)은 테스트 소켓의 중심부에 형성되는 것으로, 한쪽의 모서리 길이가 다른 쪽의 모서리 길이에 비해 상대적으로 더 긴 직사각 형상으로 형성되며, 전체적으로는 판상의 절연체로 형성된다.First, the
상기 하우징(100)의 상면에는 탑커버수용부(110) 한 쌍이 서로 이격되어 대향되게 형성되어 있으며, 상기 탑커버수용부(110)에는 하우징(100) 상하로 관통하는 다수개의 중앙프로브수용공(111)이 일렬로 구비되어 있다. 상기 탑커버수용부(110)는 하우징(100)의 상면에서 상측으로 돌출되어 내부에 수용공간이 형성되도록 형성되며, 이에 후술할 탑커버(400)가 수용되어 결합되는 것으로, 상기 중앙프로브수용공(111)은 후술할 상부프로브수용공(410) 및 하부프로브수용공(510)과 서로 연통되게 형성되어 프로브(200)가 결합되게 된다.On the upper surface of the
그리고, 상기 하우징(100)의 하면에는 상기 탑커버수용부(110)에 대응되는 위치에 형성되고 내측으로 함몰되게 형성된 베이스커버수용부(120)가 형성되어 있다. 상기 베이스커버수용부(120)에는 후술할 베이스커버(500)가 결합되게 된다.The base
또한, 상기 하우징(100)에는 후술할 탑커버(400) 및 베이스커버(500)와의 조립을 위하여 각 대응되는 위치에 나사공이 형성되어 있으며, 상기 나사공에는 볼트가 결합되어 각 구성요소 간에 용이하게 조립할 수 있도록 한다.In addition, the
다음으로, 상기 프로브(200)는 도전체로 형성되고, 하측부가 기판에 접촉되며, 상기 중앙프로브수용공(111)에 결합되게 된다. 상기 프로브(200)는 상기 중앙프로브수용공(111)에 수용되고, 탑커버(400)의 탑커버수용부(110)에의 결합에 의해 상부프로브수용공(410)으로 상측부가 수용되며, 베이스커버(500)의 베이스커버수용부(120)에의 결합에 의해 하부프로브수용공(510)으로 하측부가 수용되는 방식으로 순차적으로 조립이 되어, 프로브(200)가 고정 결합되게 된다.Next, the
그리고, 상기 프로브(200)는 일반적으로 포고핀(pogo pin)으로 불리우는 구조를 가지는 것으로, 원통형상으로 형성되어 상하단부에 요철 형상의 접촉핀이 형성되어, 상기 접촉핀이 상하로 탄성적으로 칩 및 기판에 접촉되는 구조를 이루고 있다. 이러한 프로브(200)는 일반적으로 상부 또는 하부 접촉핀 중 하나만 탄성유동되어 접속되도록 형성된 싱글엔디드 프로브(single ended probe) 구조를 갖거나 상,하부 접촉핀이 탄성유동되어 접속되도록 형성된 더블엔디드 프로브(double ended probe) 구조를 갖도록 형성된다. 상기 프로브(200)의 탄성유동되는 접촉핀에 의해 칩의 가압접촉에도 기판 및 칩을 보호할 수 있도록 한 것이며, 이에 의해 전기적 접속상태를 안정되게 만들게 된다.In addition, the
다음으로, 클립(300)에 대해 설명하고자 한다. 상기 클립(300)은 도전체로 형성되고, 상측부가 TSOP의 아웃리드에 접촉되며, 상기 프로브(200) 상측에 결합되어 프로브(200)와 전기적으로 접촉되며, 단면형상이 사각형을 이루도록 형성된다.Next, the
상기 클립(300)은 프로브(200) 상측에 결합되어 하측부가 프로브(200)와 접촉되어 기판과 전기적으로 연결되며, 상측부는 TSOP의 아웃리드에 접촉되게 된다. TSOP의 아웃리드의 형상은 패키지의 모서리에서 소정 각도로 굽어져 수평으로 뻗은 형상을 지니고 있으므로, 상기 클립(300)의 형상은 전체적으로 이에 대응되는 형상인 단면형상인 사각형인 사각면체 형상을 이루어 아웃리드와의 안정적인 전기적 접 촉을 꾀하도록 한 것이다.The
그리고, 상기 클립(300)은 상기 TSOP의 아웃리드가 완벽한 수평이 아니거나, 표면이 거친 경우 등에도 전기적으로 안정적으로 가급적 넓은 면적에서 접촉할 수 있도록 상단부에는 요철 형상의 접촉구가 형성되어 있다. 또한 이러한 TSOP의 아웃리드의 미세한 결함으로 인한 접촉시 불균일하게 발생하게 되는 가압력에 의해 기판의 인쇄회로를 보호하고 더욱 안정적인 접촉을 위해 상기 클립(300) 하측부에 접촉핀이 탄성유동되는 프로브(200)를 결합하여 사용한 것이다.In addition, the
그리고, 상기 클립(300)의 하측부에는 클립(300)의 하측에서 결합될 프로브(200)와의 안정적인 결합을 위해 프로브접촉수용홈(310)이 형성되는 것이 바람직하며, 상기 프로브접촉수용홈(310)은 프로브(200)를 완전히 수용할 수 있도록 내부에 홈이 형성된 원통형상으로 형성되거나, 내부에 홈이 형성된 사각면체 형상으로 형성될 수 있다. 본 발명의 바람직한 실시예로는 상기 클립(300)이 TSOP의 아웃리드의 형상에 대응되어 단면형상이 사각면체 형상으로 형성되게 되는데, 이의 일체감 있는 디자인의 조성과 제조의 편리성을 위해 상기 프로브접촉수용홈(310)은 내부에 홈이 형성된 사각면체 형상으로 형성되는 것이 바람직하며, 이러한 프로브접촉수용홈(310)은 프로브(200)를 수용하기 위한 공간 확보하기 위한 홈을 형성하여야 하므로, 클립(300)의 상측부보다는 전체적으로 좀 더 넓은 단면적을 가지고 있는 것이 바람직하다.Further, the probe
또한, 상기 클립(300)은 TSOP의 형태나 종류, 특성에 따라 다수개로 일렬로 정렬된 프로브(200) 중에서 최외측 싸이드에 형성된 프로브(200) 상측에만 또는 아 니면 프로브(200) 전체에 각각 결합되도록 할 수 있다.In addition, the
다음으로, 상기 탑커버(400)는 상기 하우징(100)의 탑커버수용부(110)에 결합되며, 상기 중앙프로브수용공(111)에 대응되어 이에 연통하는 상부프로브수용공(410)이 형성되어, 상기 프로브(200) 및 클립(300)의 상측부를 수용하도록 형성된다. 여기에서, 상기 상부프로브수용공(410)이 클립(300)을 수용하는 경우에는, 클립(300)의 형상에 대응되어 상부프로브수용공(410)이 형성되도록 하여 클립(300)이 외부로 무단 이탈되지 않도록 한다.Next, the
상기 탑커버(400)는 상기 하우징(100)의 탑커버수용부(110)에 수용되어 결합되게 되므로, 상기 탑커버수용부(110)의 형상에 대응되어 형성되며, 상기 중앙프로브수용공(111)에 결합된 프로브(200)를 상측에서 고정시켜주는 역할을 하게 되며, 프로브(200)의 상측부가 상기 상부프로브수용공(410)에 결합되게 된다.Since the
또한, 상기 탑커버(400)의 탑커버수용부(110)에의 결합을 위하여 각 대응되는 위치에 나사공이 형성되어 있으며, 상기 나사공에는 볼트가 결합되어 조립되도록 한다.In addition, a screw hole is formed in each corresponding position for coupling to the top
다음으로, 상기 베이스커버(500)는 상기 하우징(100)의 베이스커버수용부(120)에 결합되며, 상기 중앙프로브수용공(111)에 대응되어 이에 연통하는 하부프로브수용공(510)이 형성되어, 상기 프로브(200)의 하측부를 수용하도록 형성되며, 상기 중앙프로브수용공(111)에 결합된 프로브(200)를 하측에서 고정시켜주는 역할을 하게 되며, 프로브(200)의 하측부가 상기 하부프로브수용공(510)에 결합되게 된다.Next, the
또한 상기 베이스커버(500)의 베이스커버(500)스용부에의 결합을 위하여 각 대응되는 위치에 나사공이 형성되어 있으며, 상기 나사공에는 볼트가 결합되어 조립되도록 한다.In addition, a screw hole is formed at each corresponding position for coupling to the
이하에서는 본 발명에 따른 반도체 칩 테스트 소켓의 조립 방법에 대해 설명하고자 한다.Hereinafter, a method of assembling a semiconductor chip test socket according to the present invention will be described.
먼저, 하우징(100)의 탑커버수용부(110)에 형성된 중앙프로브수용공(111)에 프로브(200)를 결합시키고, 원하는 위치의 프로브(200)에 클립(300)을 끼운다. 상기 탑커버(400)의 상부프로브수용공(410)에 상기 프로브(200) 상측부 및 클립(300)의 상측부를 끼우고, 상기 탑커버(400)의 나사공과 이에 대응되게 형성된 탑커버수용부(110)의 나사공을 볼트로 결합하여 하우징(100)과 탑커버(400)를 조립 고정시킨다. 이 경우 클립(300)의 형상 및 프로브(200)의 형상이 상측부의 단면이 더 좁게 형성되도록 하여, 클립(300)이나 프로브(200)가 탑커버(400) 외측으로 무단 이탈되지 않게 된다.First, the
그 다음, 상기 베이스커버(500)의 하부프로브수용공(510)에 상기 프로브(200) 하측부를 끼우고, 상기 베이스커버(500)의 나사공과 이에 대응되게 형성된 하우징(100)의 나사공을 볼트로 결합하여 하우징(100)과 베이스커버(500)를 조립 고정시킨다. 이 경우 프로브(200)의 형상이 하측부의 단면이 더 좁게 형성되도록 하여 프로브(200)가 베이스커버(500) 외측으로 무단 이탈되지 않게 된다.Subsequently, the lower part of the
이와 같은 과정에 의해 반도체 칩 테스트 소켓의 조립이 완료되게 되며, 테 스트 소켓을 인쇄회로 기판에 형성된 가이드공에 결합 고정시킨 후, 반도체 칩의 아웃리드가 상기 클립(300)의 접촉구에 접촉되도록 위치시켜 반도체 칩의 전기적 테스트가 시작되게 된다.By the above process, the assembly of the semiconductor chip test socket is completed, and the test socket is fixed to the guide hole formed in the printed circuit board. Then, the outlead of the semiconductor chip is brought into contact with the contact hole of the
상기 구성에 의한 본 발명은, 테스트 소켓의 가공 및 테스트 소켓에 결합되는 프로브와의 조립이 용이하며, 테스트 소켓에 결합되는 프로브 상측에 단면형상이 사각형인 클립을 결합시키므로써 반도체 칩의 아웃리드와 프로브와의 접촉면적을 향상시켜, 반도체 칩과 테스트 소켓 그리고 이에 접속되는 기판과의 전기적 접촉을 안정적으로 유지시킬 뿐만 아니라, 반도체 칩을 보호하고, 기판의 인쇄회로를 손상시키지 않으면서 전기적 테스트를 수행할 수 있는 효과가 있다.According to the present invention, the test socket can be easily machined and assembled with a probe coupled to the test socket, and an outlead of the semiconductor chip is coupled to the upper side of the probe coupled to the test socket by engaging a clip having a rectangular cross section. Improves the contact area with the probe, which not only keeps the electrical contact between the semiconductor chip and the test socket and the substrate connected thereto, but also protects the semiconductor chip and performs electrical tests without damaging the printed circuit of the substrate. It can work.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070010838A KR100844486B1 (en) | 2007-02-02 | 2007-02-02 | Test socket for semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070010838A KR100844486B1 (en) | 2007-02-02 | 2007-02-02 | Test socket for semiconductor chip |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100844486B1 true KR100844486B1 (en) | 2008-07-07 |
Family
ID=39823948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070010838A KR100844486B1 (en) | 2007-02-02 | 2007-02-02 | Test socket for semiconductor chip |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100844486B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101000735B1 (en) * | 2008-07-17 | 2010-12-14 | 리노공업주식회사 | Test socket |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990004085U (en) * | 1998-10-15 | 1999-01-25 | 김창수 | water tap |
KR19990030682U (en) * | 1997-12-30 | 1999-07-26 | 김영환 | Test device of semiconductor device |
-
2007
- 2007-02-02 KR KR1020070010838A patent/KR100844486B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990030682U (en) * | 1997-12-30 | 1999-07-26 | 김영환 | Test device of semiconductor device |
KR19990004085U (en) * | 1998-10-15 | 1999-01-25 | 김창수 | water tap |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101000735B1 (en) * | 2008-07-17 | 2010-12-14 | 리노공업주식회사 | Test socket |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
KR20090005875A (en) | A socket, and test equipment and method with the socket | |
KR100928228B1 (en) | Inspection socket for semiconductor chip test | |
JPH10185947A (en) | Probe adapter | |
KR19990064101A (en) | Semiconductor device test equipment | |
JP2016197120A (en) | High-temperature ceramic socket configured to test packaged semiconductor device | |
JP2007304051A (en) | Socket for semiconductor integrated circuit | |
KR101051032B1 (en) | Test socket for semiconductor chip | |
KR101497608B1 (en) | Semiconductor test socket and method for manufacturing a vertical pitch converter | |
KR100844486B1 (en) | Test socket for semiconductor chip | |
KR101340842B1 (en) | Test unit for integrated circuit | |
KR200354142Y1 (en) | socket device for chip testing | |
JP5865846B2 (en) | Inspection socket | |
KR100992966B1 (en) | Test socket | |
KR20100034142A (en) | Probe | |
KR102287237B1 (en) | Insert assembly for receiving semiconductor device and test tray including the same | |
KR200316878Y1 (en) | Test socket for ball grid array package | |
JP2002071750A (en) | Carrier and pusher for handler device and handler device | |
KR101026992B1 (en) | test socket for memory module | |
KR100982001B1 (en) | test socket for semiconductor chip | |
KR100948822B1 (en) | Test socket for semiconductor package | |
KR101000735B1 (en) | Test socket | |
KR100970898B1 (en) | test socket for memory module | |
KR200356022Y1 (en) | a socket for BGA chip test | |
KR100486531B1 (en) | Apparatus for testing ic package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130702 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140702 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160701 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180703 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190702 Year of fee payment: 12 |