KR20150114999A - 전기 회로 및 박막 열 구조 응용들을 위한 탄소 나노튜브 시트 물질을 식각하는 방법들 - Google Patents
전기 회로 및 박막 열 구조 응용들을 위한 탄소 나노튜브 시트 물질을 식각하는 방법들 Download PDFInfo
- Publication number
- KR20150114999A KR20150114999A KR1020157024018A KR20157024018A KR20150114999A KR 20150114999 A KR20150114999 A KR 20150114999A KR 1020157024018 A KR1020157024018 A KR 1020157024018A KR 20157024018 A KR20157024018 A KR 20157024018A KR 20150114999 A KR20150114999 A KR 20150114999A
- Authority
- KR
- South Korea
- Prior art keywords
- cnt
- carbon nanotube
- mask
- thin film
- solution
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
- C25F3/14—Etching locally
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- C01B31/0253—
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B32/00—Carbon; Compounds thereof
- C01B32/15—Nano-sized carbon materials
- C01B32/158—Carbon nanotubes
- C01B32/168—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02606—Nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Chemical & Material Sciences (AREA)
- Electrochemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Carbon And Carbon Compounds (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- ing And Chemical Polishing (AREA)
- Weting (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
Abstract
전기 회로 및 박막 열 구조들을 위한 탄소 나노튜브(CNT) 시트 물질을 식각하기 위한 방법이 개시된다. 상기 방법은 전기적으로 도전성인 CNT 물질 상에 마스크를 형성하는 단계 및 상기 CNT 물질의 마스크되지 않은 부분들을 전기화학적으로 제거하는 단계를 포함한다.
Description
본 발명은 대체로 탄소 나노튜브(CNT) 시트 물질에 관한 것이며, 보다 상세하게는 전기 회로 및 박막 열 구조(thermal structure)들을 위한 탄소 나노튜브(CNT) 시트 물질을 식각하는 방법들에 관한 것이다.
해당 기술 분야에 알려진 바와 같이, 전기 회로 및 박막 열 구조들의 분야에서 탄소 나노튜브 물질의 성장은 작은 치수들(~밀스(mils))과 연결되는 복합한 형상들의 다양한 세트를 생성하기에 불충분한 방법론들에 의해 제한을 받는다. 핸드 또는 수동 절단은 지루하고 다루기 힘들며, 필요한 정확한 치수들로 제작하기 어려울 수 있다. 레이저 절단이 사용 가능하지만, 이후에 플랫폼으로 전송되어야 하는 한 번에 하나의 구조를 생산할 수 있다. 회로 기판 산업에서 관찰되는 바와 같은 대량 생산에 의해 수득되는 규모의 경제가 얻어지지 못한다.
CNT 물질들의 식각은 CNT 튜브들의 단일의 작은 묶음들이 전자 부품들을 형성하도록 미세회로 구성들로 배향되는 나노-치수 레벨로 일어났었다. 반도체 제조에 사용되는 통상적인 산성 또는 염기성의 식각제들 뿐만 아니라 오존이 미세한 구성 요소의 레벨(<미크론)에서 전기적 회로부를 제조하는 데 사용되고 있다. 안테나 회로 구조들도 수동 절단 및 레이저 절단에 의해 제조되고 있다. 밀리미터 내지 미터 크기의 구조들의 예들 또한 보고되었다.
본 발명은 전기 회로 및 박막 열 구조 응용들을 위한 탄소 나노튜브 시트 물질을 식각하는 방법들을 제공한다.
본 발명에 따르면, 탄소 나노튜브 물질의 마스크되지 않은 부분들을 전기화학적으로 제거하는 단계를 포함하는 탄소 나노튜브 물질을 패터닝하기 위한 방법이 제공된다.
일 실시예에 있어서, 전기 회로 및 박막 열 구조들을 위한 탄소 나노튜브(CNT) 시트 물질을 식각하기 위한 방법이 제공된다. 상기 방법은 전기적으로 도전성인 CNT 물질의 시트 상에 마스크를 형성하는 단계 및 전기화학적으로 상기 CNT 물질 마스크되지 않은 부분들을 전기화학적으로 제거하는 단계를 포함한다.
일 실시예에 있어서, 상기 방법은 제거된 CNT 물질을 기판에 결합시키는 단계를 포함한다.
일 실시예에 있어서, 상기 마스크는 상기 CNT로부터 전기화학적으로 제거된다.
일 실시예에 있어서, 상기 CNT의 전기화학적인 제거는 상기 마스크된 CNT 물질을 용액 내에 배치하는 단계 및 상기 용액과 상기 전기적으로 도전성인 CNT 사이에 전위를 인가하는 단계를 포함한다.
일 실시예에 있어서, 상기 마스크는 전기적으로 도전성이다.
일 실시예에 있어서, 상기 용액은 용융된 질산나트륨(sodium nitrate)이다.
일 실시예에 있어서, 상기 용액은 농축된 수산화나트륨(sodium hydroxide)이다.
본 발명의 세부 사항과 하나 또는 그 이상의 실시예들은 첨부된 도면들 및 다음의 설명에 설시된다. 본 발명의 다른 특징들, 목적들 및 이점들은 다음의 설명과 도면들로부터와 특허 청구 범위로부터 분명해질 것이다.
단일의 도면인 도 1은 본 발명에 따른 전기 회로 및 박막 열 구조들을 위한 탄소 나노튜브(CNT) 시트 물질을 식각하는 방법의 흐름도이다.
이제 단일 도면을 참조하면, 본 발명에 따른 전기 회로 및 박막 열 구조(thermal structure)들을 위한 탄소 나노튜브(CNT) 시트 물질을 식각하기 위한 방법의 흐름도가 도시된다. 상기 방법(100)은 전기적으로 도전성인 CNT 물질(110)의 시트 상에 마스크를 형성하는 단계; 상기 CNT 물질(120)의 마스크되지 않은 부분들을 전기화학적으로 제거하는 단계; 그리고 상기 CNT 물질(130)로부터 상기 마스크를 제거하는 단계를 포함한다.
보다 상세하게는, 상기 방법은 다음 단계들을 포함한다.
(A) 전기적으로 도전성인 CNT의 시트, 여기서 예를 들면, 0.5밀스(mils) 내지 2밀스의 범위 내의 두께를 갖는, 여기서는 예들 들면, 나노콤프 테크놀로지(Nanocomp Technology)(57 다이넬 웹스터 하이웨이 메리맥(Daniel Webster Highway Merrimack), NH03054)로부터 입수한 CNT의 독립된(free standing) 시트를 제공하는 단계.
(B) 상기 CNT 시트를 예를 들면, 대략 0.1밀스부터 약 1.0밀스까지의 두께를 갖는 구리의 플래시(flash)인 전기 도전체로 전기 도금하는 단계.
(C) 원하는 전기 회로 또는 아래에 있는 CNT 내에 형성되는 열적 도체 패턴 상부에 마스크된 부분들을 남기면서, 구리의 선택된 표면 부분들을 마스크하도록 제1 마스크를 상기 구리에 부착하는 단계(여기서, 예를 들면, 상기 마스킹 물질은 인쇄 회로 기판 제조에 사용되는 접착 테이트 또는 광 이미지화 가능한 레지스트(photo-imagable resist) 물질들이다).
(D) 상기 제1 마스크를 이용하여, 전기적으로 도전성인 마스크, 야기서는 상기 패터닝된 구리 마스크에 부착된 상기 아래에 있는 CNT를 남기는 구리 마스크를 형성하도록 상기 구리의 마스크되지 않은 부분을 H2SO4로 식각하는 단계.
(E) 상기 패터닝된 구리 마스크 및 CNT 구조로부터 상기 제1 마스크를 스트리핑(stripping)하는 단계.
(F) 약 400℃-500℃의 온도에서 용융된 질산나트륨(sodium nitrate)을 포함하는 용기를 제공하는 단계. 선택적으로는, 약 125℃ 내지 170℃에서 물 속에 25% 내지 65%의 수산화나트륨(sodium hydroxide)의 농축된 용액을 포함하는 용기를 제공하는 단계.
(G) 단계 (E)의 결과로 얻어진 상기 구조를 용융된 질산나트륨, 또는 선택적으로는 단계 (F)에서 제공된 수산화나트륨 용액에 침지시키는 단계;
(H) 상기 용융된 질산나트륨 용액 또는 수산화나트륨 용액을 갖는 상기 용기 내에 상기 구조를 배치하고, 상기 구리 마스크의 식각된 부분들에 의해 노출되는 상기 CNT의 부분들을 식각하기 위해 약 10초 내지 1분 동안 상기 CNT 시트 상의 전압의 하나의 전위 및 상기 용액 내의 다른 하나의 전위로 10볼트 DC를 인가하는 단계.
(I) 상기 용기로부터 상기 구조를 제거하는 단계, 상기 제거된 구조를 냉각시키는 단계, 그리고 H2O 내의 임의의 응고된 질산나트륨 또는 수산화나트륨을 세정하는 단계.
(J) 상기 제거되고, 냉각되며 세정된 구조를 대략 10퍼센트의 H2SO4인 H2SO4 및 H20의 용액을 포함하는 용기 내에 배치하는 단계.
(K) 상기 CNT에 인가된 전압의 양의 전위로 상기 용액과 상기 CNT 사이에 대략 0.5볼트 내지 5볼트 DC의 전압을 인가하는 단계. 이는 상기 구리 마스크를 제거하고 CNT 물질의 독립되고 패터닝된 시트를 남기는 전기화학적 프로세스이다.
(L) 상기 패터닝되고 독립된 CNT를, 예를 들면 FR-4 혹은 G-10 유리-강화 에폭시 라미네이트(epoxy laminate)들과 같은 액정 폴리머 또는 회로 기판 유전체와 같이 임의의 적절한 유전체에 접착제로 접합시키는 단계.
본 발명은 배스(bath) 내에서 상기 CNT 물질을 식각하는 능력을 구비하는 회로 기판-유사 프로세스를 설명한다. 정의된 커버리지(coverage)의 패턴들 내에 구리의 플래시의 사용은 상기 구리 마스크와의 사이에 우선적인 식각을 가능하게 하였다.
이제, 본 발명에 따른 전기 회로 및 박막 열 구조들을 위한 탄소 나노튜브(CNT) 시트 물질을 식각하기 위한 방법이 전기적으로 도전성인 CNT 물질 상에 마스크를 형성하는 단계; 및 상기 CNT 물질의 마스크되지 않은 부분들을 전기화학적으로 제거하는 단계를 포함하는 점이 이해되어야 할 것이다. 본 발명은 또한 다음의 특징들의 하나 또는 그 이상을 교시한다: 제거된 CNT 물질을 기판에 결합시키는 단계를 포함하고; 여기서 상기 마스크는 상기 CNT로부터 제거되며; 여기서 상기 CNT의 전기화학적인 제거는 상기 마스크된 CNT 물질을 용액 속에 배치하는 단계 및 상기 용액과 상기 전기적으로 도전성인 CNT 사이에 전위(electrical potential)를 인가하는 단계를 포함하고; 여기서 상기 마스크는 전기적으로 도전성이고, 여기서 상기 마스크는 전기화학적으로 제거되며; 여기서 상기 용액은 용융된 질산나트륨이고; 여기서 상기 용액은 농축된 수산화나트륨이다.
또한, 본 발명이 상기 탄소 나노튜브 물질의 마스크되지 않은 부분들을 전기화학적으로 제거하는 단계를 포함하는 탄소 나노튜브 물질을 패터닝하기 위한 방법도 교시하는 점이 이해되어야 할 것이다.
본 발명의 많은 실시예들이 기술되었다. 그럼에도 불구하고, 다양한 변경들이 본 발명의 사상과 범주를 벗어나지 않고 이루어질 수 있는 점이 이해될 것이다. 예를 들면, 전기적으로 도전성인 마스크가 상기 CNT 상에 사용되었지만, 상기 마스크가 전기적으로 도전성일 필요는 없으며, 여기서 상기 마스크의 제거는 전기화학적 것 이외의 프로세스로 수행될 수 있다. 이에 따라, 다른 실시예들도 다음의 특허 청부 범위의 범주에 속한다.
Claims (8)
- 전기 회로 및 박막 열 구조(thermal structure)들을 위한 탄소 나노튜브(CNT) 시트 물질을 식각하기 위한 방법에 있어서,
전기적으로 도전성인 CNT 물질의 시트 상에 마스크를 형성하는 단계; 및
상기 CNT 물질의 마스크되지 않은 부분들을 전기화학적으로 제거하는 단계를 포함하는 것을 특징으로 하는 방법. - 제 1 항에 있어서, 제거된 CNT 물질을 기판에 결합시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 마스크는 상기 CNT로부터 제거되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 CNT의 전기화학적인 제거는 상기 마스크된 CNT 물질을 용액 속에 배치하는 단계 및 상기 용액과 상기 전기적으로 도전성인 CNT 사이에 전위(electrical potential)를 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 마스크는 전기적으로 도전성이고, 상기 마스크는 전기화학적으로 제거되는 것을 특징으로 하는 방법.
- 제 4 항에 있어서, 상기 용액은 용융된 질산나트륨(sodium nitrate)인 것을 특징으로 하는 방법.
- 제 4 항에 있어서, 상기 용액은 농축된 수산화나트륨(sodium hydroxide)인 것을 특징으로 하는 방법.
- 탄소 나노튜브 물질의 마스크되지 않은 부분들을 전기화학적으로 제거하는 단계를 포함하는 상기 탄소 나노튜브 물질을 패터닝하기 위한 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/838,606 | 2013-03-15 | ||
US13/838,606 US9074295B2 (en) | 2013-03-15 | 2013-03-15 | Methods of etching carbon nanotube sheet material for electrical circuit and thin film thermal structure applications |
PCT/US2013/047480 WO2014143123A1 (en) | 2013-03-15 | 2013-06-25 | Methods of etching carbon nanotube sheet material for electrical circuit and thin film thermal structure applications |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20150114999A true KR20150114999A (ko) | 2015-10-13 |
Family
ID=48782633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157024018A KR20150114999A (ko) | 2013-03-15 | 2013-06-25 | 전기 회로 및 박막 열 구조 응용들을 위한 탄소 나노튜브 시트 물질을 식각하는 방법들 |
Country Status (8)
Country | Link |
---|---|
US (1) | US9074295B2 (ko) |
EP (1) | EP2969916B1 (ko) |
JP (1) | JP6121609B2 (ko) |
KR (1) | KR20150114999A (ko) |
CA (1) | CA2896715C (ko) |
IL (1) | IL239630B (ko) |
TW (2) | TW201815670A (ko) |
WO (1) | WO2014143123A1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111333054B (zh) * | 2020-03-11 | 2022-10-14 | 中山大学 | 一种基于激光刻蚀的直立碳纳米管阵列转移方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002515847A (ja) * | 1997-05-29 | 2002-05-28 | ウィリアム・マーシュ・ライス・ユニバーシティ | 単層カーボンナノチューブ類から形成された炭素繊維類 |
US7160432B2 (en) * | 2001-03-14 | 2007-01-09 | Applied Materials, Inc. | Method and composition for polishing a substrate |
US6802954B1 (en) * | 2002-07-18 | 2004-10-12 | Pacesetter, Inc. | Creation of porous anode foil by means of an electrochemical drilling process |
WO2004005193A2 (en) | 2002-07-03 | 2004-01-15 | Xintek, Inc. | Fabrication and activation processes for nanostructure composite field emission cathodes |
US20060281306A1 (en) * | 2005-06-08 | 2006-12-14 | Florian Gstrein | Carbon nanotube interconnect contacts |
US7479421B2 (en) | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
WO2010109731A1 (ja) | 2009-03-25 | 2010-09-30 | シャープ株式会社 | 照明装置、表示装置、及びテレビ受信装置 |
EP2415849A4 (en) | 2009-03-30 | 2014-12-17 | Toray Industries | CONDUCTIVE FILM ELIMINATING AGENT AND METHOD FOR REMOVING CONDUCTIVE FILM |
JP5912109B2 (ja) | 2010-06-22 | 2016-04-27 | モレキュラー レバー デザイン エルエルシー | カーボンナノチューブ組成物 |
CN103298981A (zh) * | 2010-12-28 | 2013-09-11 | 独立行政法人产业技术综合研究所 | Cnt金属复合材料及其制造方法 |
TWI426157B (zh) | 2011-05-18 | 2014-02-11 | Uwin Nanotech Co Ltd | 剝金組成物以及使用方法 |
CN103367074B (zh) * | 2012-03-29 | 2015-08-26 | 清华大学 | 碳纳米管场发射体的制备方法 |
-
2013
- 2013-03-15 US US13/838,606 patent/US9074295B2/en active Active
- 2013-06-25 KR KR1020157024018A patent/KR20150114999A/ko active Search and Examination
- 2013-06-25 CA CA2896715A patent/CA2896715C/en active Active
- 2013-06-25 JP JP2016500084A patent/JP6121609B2/ja active Active
- 2013-06-25 WO PCT/US2013/047480 patent/WO2014143123A1/en active Application Filing
- 2013-06-25 EP EP13735520.2A patent/EP2969916B1/en active Active
- 2013-07-03 TW TW106131040A patent/TW201815670A/zh unknown
- 2013-07-03 TW TW102123827A patent/TWI644356B/zh active
-
2015
- 2015-06-25 IL IL239630A patent/IL239630B/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TW201436024A (zh) | 2014-09-16 |
TWI644356B (zh) | 2018-12-11 |
TW201815670A (zh) | 2018-05-01 |
EP2969916B1 (en) | 2020-01-01 |
JP6121609B2 (ja) | 2017-04-26 |
CA2896715C (en) | 2018-01-16 |
CA2896715A1 (en) | 2014-09-18 |
IL239630B (en) | 2019-01-31 |
EP2969916A1 (en) | 2016-01-20 |
IL239630A0 (en) | 2015-08-31 |
WO2014143123A1 (en) | 2014-09-18 |
US9074295B2 (en) | 2015-07-07 |
US20140262821A1 (en) | 2014-09-18 |
JP2016516299A (ja) | 2016-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102237844B1 (ko) | 프린트 배선판의 제조방법 | |
US7285229B2 (en) | Etchant and replenishment solution therefor, and etching method and method for producing wiring board using the same | |
US11317514B2 (en) | Method for forming circuits using seed layer and etchant composition for selective etching of seed layer | |
CN104378923A (zh) | 一种印刷线路板的蚀刻方法 | |
US11089691B2 (en) | Microcircuit forming method and etching fluid composition | |
TWI404465B (zh) | 印刷電路板及其製造方法 | |
CN101418449A (zh) | 用于铜/钼金属的蚀刻液组成物及蚀刻方法 | |
KR20150114999A (ko) | 전기 회로 및 박막 열 구조 응용들을 위한 탄소 나노튜브 시트 물질을 식각하는 방법들 | |
KR20170049464A (ko) | 플렉시블 구리 배선판의 제조 방법, 및 그것에 이용되는 지지 필름을 갖는 플렉시블 구리 클래드 적층판 | |
KR20180117550A (ko) | 인쇄회로기판 제조방법 | |
KR20150047002A (ko) | 금속 박막을 포함하는 캐리어 필름 제조 방법 및 이를 이용한 복합필름. | |
TW201241236A (en) | Process for etching a recessed structure filled with tin or a tin alloy | |
US20140144674A1 (en) | Electrical components and methods of manufacturing electrical components | |
TWI817108B (zh) | 液晶高分子薄膜電氣圖樣製造方法 | |
JP4571436B2 (ja) | 配線板の製造方法 | |
JP2012229460A (ja) | 銅または銅合金表面用処理剤 | |
KR100938248B1 (ko) | 단결정 인쇄회로기판의 제조방법 및 그 단결정인쇄회로기판 | |
JP2009094330A (ja) | 配線基板用基材及び配線基板用基材の製造方法 | |
KR101607821B1 (ko) | 미세패턴 인쇄회로기판 제조방법 | |
JPH10303532A (ja) | プリント配線板の製造方法 | |
TWM616420U (zh) | 液晶高分子薄膜電氣圖樣構造 | |
TWI568326B (zh) | 導電配線的製作方法 | |
KR20100137362A (ko) | 프린트 배선 기판 및 그 제조 방법 | |
TW201218885A (en) | Method for manufacturing printed circuit board | |
JP2010205803A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment |