KR100938248B1 - 단결정 인쇄회로기판의 제조방법 및 그 단결정인쇄회로기판 - Google Patents

단결정 인쇄회로기판의 제조방법 및 그 단결정인쇄회로기판 Download PDF

Info

Publication number
KR100938248B1
KR100938248B1 KR1020080027806A KR20080027806A KR100938248B1 KR 100938248 B1 KR100938248 B1 KR 100938248B1 KR 1020080027806 A KR1020080027806 A KR 1020080027806A KR 20080027806 A KR20080027806 A KR 20080027806A KR 100938248 B1 KR100938248 B1 KR 100938248B1
Authority
KR
South Korea
Prior art keywords
single crystal
board
printed circuit
circuit board
etching
Prior art date
Application number
KR1020080027806A
Other languages
English (en)
Other versions
KR20090102390A (ko
Inventor
정세영
조채용
박상언
조용찬
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Priority to KR1020080027806A priority Critical patent/KR100938248B1/ko
Publication of KR20090102390A publication Critical patent/KR20090102390A/ko
Application granted granted Critical
Publication of KR100938248B1 publication Critical patent/KR100938248B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 단결정 인쇄회로기판의 제조방법 및 그 단결정 인쇄회로기판에 관한 것으로, 금, 구리, 은, 알루미늄, 니켈로 구성된 그룹 중 어느 하나의 금속으로 단결정을 육성시키는 단결정 육성단계와; 상기 육성된 단결정을 판상의 조각으로 절단시키는 단결정 절단단계와; 상기 판상의 조각을 평행하게 배열하여, 인쇄회로기판의 상부보드의 외형에 대응되게 상기 판상의 조각의 테두리를 동시에 절단하여 상부보드의 외형을 가공시키는 외형가공단계와; 상기 외형 가공된 상부보드를 인쇄회로기판의 하부보드 상면에 접착시키는 보드접착단계와; 상기 상부보드를 회로 배선에 대응되게 에칭시키는 에칭단계;를 포함하여 이루어지는 것을 특징으로 하는 단결정 인쇄회로기판의 제조방법 및 이에 의해 제조된 단결정 인쇄회로기판을 그 기술적 요지로 한다. 이에 따라 단결정 고유의 특성을 활용하여 전기 전도성 또는 열 전도성이 우수한 점을 활용할 수 있는 전기, 전자 분야에 사용되는 단결정 인쇄회로기판을 제조할 수 있으며, 최근의 전기, 전자 제품의 소형화 및 고집적화에 따른 고효율의 부품 및 소자를 제공할 수 있는 이점이 있다.
단결정 인쇄회로기판 하부보드 상부보드 에칭 접착

Description

단결정 인쇄회로기판의 제조방법 및 그 단결정 인쇄회로기판{single crystal PCB manufacturing method and the single crystal PCB}
본 발명은 단결정 인쇄회로기판의 제조방법 및 그 단결정 인쇄회로기판에 관한 것으로, 특히 단결정 육성 방법을 이용하여 단결정을 성장시킨 후, 제조된 단결정을 이용하여 회로 배선이 형성된 인쇄회로기판의 상부보드로 가공시켜 단결정 인쇄회로기판을 형성시키는 단결정 인쇄회로기판의 제조방법 및 그 단결정 인쇄회로기판에 관한 것이다.
일반적으로 단결정은 어떤 고체 안에 존재하는 원자·이온·분자가 규칙적인 배열을 가지는 것으로, 전체적으로 내부 원자 배열이 규칙적이면서 완전한 구조를 갖는 것을 말한다. 이러한 단결정은 내부 원자의 규칙적인 배열에 의해 광택이 뛰어나고 깊은 색채감을 느낄 수 있으며, 격자결함이 없고 광택이 오래가게 된다. 또한 구조가 빈틈없이 완벽하므로 일반금속보다 더 단단한 성질을 가지고 있다.
이러한 단결정 중 금속 단결정은 전기 전도성이나 열 전도성이 뛰어나게 되며, 특히 단결정 금속이 아닌 일반 금속인 금, 구리, 은, 알루미늄, 니켈 등은 본래 전기 전도성이나 열 전도성이 어느 정도 우수한 성질을 가지고 있어, 전기, 전 자 부품이나, 소자로 널리 사용되고 있는 실정이었다.
특히 이러한 전기, 전자 부품이나 소자 중에 전기 전도율이 우수한 금속은 CPU 등의 인쇄회로기판(PCB)에 사용되고 있으나, 최근의 전기, 전자 제품의 소형화 및 고집적화에 따른 추세에 맞춰 일반 금속으로 이루어진 인쇄회로기판을 이용한 전기, 전자 부품이나 소자가 그 효율을 따라가지 못하는 문제점이 있다.
따라서, 본 발명은 상기한 종래기술들의 문제점을 해결하기 위해 안출된 것으로서, 종자결정을 사용하여 금속 단결정을 육성한 뒤 가공하여 금속 단결정을 인쇄회로기판의 상부도드로 사용한 단결정 인쇄회로기판의 제조방법 및 그 단결정 인쇄회로기판을 그 해결과제로 한다.
상기 과제를 해결하기 위해 본 발명은, 금, 구리, 은, 알루미늄, 니켈로 구성된 그룹 중 어느 하나의 금속으로 단결정을 육성시키는 단결정 육성단계와; 상기 육성된 단결정을 판상의 조각으로 절단시키는 단결정 절단단계와; 상기 판상의 조각을 평행하게 배열하여, 인쇄회로기판의 상부보드의 외형에 대응되게 상기 판상의 조각의 테두리를 동시에 절단하여 상부보드의 외형을 가공시키는 외형가공단계와; 상기 외형 가공된 상부보드를 인쇄회로기판의 하부보드 상면에 접착시키는 보드접착단계와; 상기 상부보드를 회로 배선에 대응되게 에칭시키는 에칭단계;를 포함하여 이루어지는 것을 특징으로 하는 단결정 인쇄회로기판의 제조방법 및 이에 의해 제조된 단결정 인쇄회로기판을 그 기술적 요지로 한다.
또한, 상기 외형가공단계는, 금형프레스법, 와이어컷 방전가공법, 워터젯 방전가공법 및 3차원 방전가공법 중에 어느 하나의 방법을 사용하거나, 이들을 혼용하여 사용하는 것이 바람직하다.
또한, 상기 에칭단계는, 상기 상부보드 상면에 마스크를 안착시켜 물리적으 로 에칭시키는 것이 바람직하며, 또한 상기 에칭단계는, 상기 상부보드 상면에 레지스트를 코팅시켜 사진식각에 의해 에칭시키는 것이 바람직하다.
상기 구성에 의한 본 발명은 단결정 고유의 특성을 활용하여 전기 전도성 또는 열 전도성이 우수한 점을 활용할 수 있는 전기, 전자 분야에 사용되는 단결정 인쇄회로기판을 제조할 수 있으며, 최근의 전기, 전자 제품의 소형화 및 고집적화에 따른 고효율의 부품 및 소자를 제공할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따라 육성시킨 금속 단결정 사진을 나타낸 도((a)은 단결정, (b)구리 단결정)이고, 도 2는 본 발명의 실시예에 따라 형성시킨 단결정 판상의 조각 사진을 나타낸 도((a)은 단결정, (b)구리 단결정)이며, 도 3은 본 발명의 실시예에 따라 형성시킨 단결정 인쇄회로기판의 제조방법에 대한 모식도이다.
도시된 바와 같이, 본 발명에 따른 단결정 인쇄회로기판 제조방법은 단결정 육성단계, 단결정 절단단계, 외형가공단계, 보드접착단계 및 에칭단계로 크게 이루어진다.
먼저, 상기 단결정 육성단계에 대해 설명하고자 한다.
육성하고자 하는 금속 덩어리(금, 구리, 은, 알루미늄, 니켈)를 성장도가니(BN도가니, 석영도가니, 흑연도가니, 알루미나도가니 등)에 넣어서, 상기 금속덩어리가 포함되어 있는 성장도가니를 유도코일을 이용한 유도가열 또는 탄소히터를 이용하여 상기 금속덩어리를 용융시킨다.
본 발명에서는 성장도가니로 흑연도가니를 사용하거나 또는 흑연도가니를 외부도가니로 사용하고 BN도가니, 석영도가니, 알루미나도가니 중 하나를 내부도가니로 사용하는 이중 구조도가니를 이용하였다.
본 발명에서는 은 단결정을 육성하는 방법에 대해 상세히 기술하기로 한다.
여기서 은이 탄소와 화학적 결합을 하지 않으므로 성장도가니를 흑연도가니 또는 외부도가니가 흑연도가니인 이중 구조도가니를 사용하였다. 성장도가니를 발열체로 사용하는 이유는 금속 단결정이 육성되어지면서 도가니에 잔류한 용융상태의 덩어리 양이 감소되는 경우에 유도 가열의 온도 조절이 어렵다는 것이다. 그래서 성장도가니를 발열체로 사용하여 도가니 자체의 온도를 제어하는 것이 금속 단결정을 육성하는데 용이하다는 것이다. 성장도가니와 일반 은은 RF코팅을 이용하여 금속의 녹는점까지 유도가열한다. 은의 녹는점이 962℃이므로 녹는점보다 30℃ 정도 높은 온도까지 가열하여 은을 완전히 녹인다.
그리고 원하는 결정구조를 지닌 종자결정을 제조하여 초크랄스키 방법에 의해 단결정 시드를 육성시키게 되는바, 종자결정인 단결정 시드는 (100), (110), (111) 방향으로 막대모양으로 각각 제조하였다. 또한 은 단결정을 육성하기 위해 성장온도는 1000℃~900℃의 범위 내에서 실시하였고, 액상의 온도를 0.1~1℃/min 정도 조절해가면서 성장시키는 종자결정인 단결정 시드를 이용한 초크랄스키 방법으로 은의 고순도 단결정을 육성한다. 이렇게 육성된 단결정(10)은 도 1((a)은 단결정, (b)구리 단결정))에 도시하였다.
상기에서는 초크랄스키 방법에 의해 단결정을 육성하는 방법에 대해 설명하였으나 브리지만 방법에 의해 단결정을 형성하여도 무방하다.
다음은 상기 단결정 절단단계는, 상기 육성된 단결정(10)을 판상의 조각(20)으로 절단시키게 되는데, 와이어컷(wire-cut) 방전가공 또는 선반가공을 실시하여 원하는 두께의 조각으로 절단시키게 된다. 일반적으로 육성된 단결정(10)은 원통형상에 가까우므로, 절단된 육성된 단결정은 원판형상으로 형성되게 된다.
여기에서 원형 판상의 조각(20)의 두께는 인쇄회로기판의 상부 회로배선층의 두께에 맞춰서 절단되며, 이를 도 2((a)은 단결정, (b)구리 단결정))에 도시하였다.
그 다음, 상기 외형가공단계에 대해 설명하고자 한다.
상기 판상의 조각(20)을 평행하게 배열하여, 인쇄회로기판의 상부보드(400)의 크기에 대응되게 테두리를 절단하여 상부보드(400)의 외형을 가공하는 것이다. 여기에서 상부보드(400)의 외형은, 일반적으로 인쇄회로기판은 사각형상에 가까우므로 절단된 판상의 조각으로부터 테두리를 절단시켜 사각형상이 되며, 인쇄회로기판의 외형에 따라 다양한 형상으로 가공될 수도 있다.
그리고, 육성된 단결정(10)으로부터 절단된 판상의 조각(20)은 두께에 따라 다수개가 나오게 되는데, 상기 판상의 조각(20)을 평행하게 배열하여 테두리를 동시에 절단함으로서, 테두리가 가공된 상부보드(400)를 다수개 형성시키도록 한 것이다. 이는 생산성의 향상을 위하여 평행하게 배열시키고 동시에 외형 가공공정을 거치도록 한 것이다.
또한, 상기 테두리가공단계는 금형프레스법이나 방전가공법(와이어컷 방전가공법, 워터젯 방전가공법, 3차원 방전가공법) 중에 어느 하나의 방법을 사용하거나, 이들을 혼용하여 사용할 수도 있다.
만약, 금형프레스법에 의할 경우에는 금형(200) 내부에 평행하게 배열시키고, 방전가공법 특히 와이어컷(100)에 의할 경우에는 외부 고정대에 평행하게 배열시켜 전도성 접착제 또는 전도성 지그(jig) 등으로 고정시켜 와이어컷(100)에 의해 동시에 외형을 가공할 수 있도록 한다.
또한 상기 금형프레스법 또는 방전가공법을 거친 후에는 단결정 기판의 측면 또는 단면에 대한 응력의 일부를 완전히 제거하기 위해 0.3㎛ 입자의 크기를 지닌 알루미나 분말을 이용하여 표면을 연마할 수도 있다.
그 다음, 상기 보드접착단계에 대해 설명하고자 한다.
일반적으로 인쇄회로기판은 절연재로 형성된 하부보드(300)와, 상기 하부보드(300) 상면에 회로 배선이 형성된 도전성의 회로배선층이 형성되며, 본 발명에서는 하부보드(300) 상면의 회로배선층을 상부보드(400)라 하며, 상기 하부보드(300) 상면에 상기 상부보드(400)를 접착시킨다. 여기에서 접착은 도전성 접착제로 하부보드(300) 및 상부보드(400)의 접촉면 전체를 접착시키거나 전도성 지그(jig) 등으로 부분적으로 접착시킬 수도 있다.
상기 전도성 접착제(electroconductive adhesive)는 에폭시 수지에 은, 니켈, 구리 또는 카본블랙 등을 배합한 것을 사용하며, 상기 하부보드(300)의 상면에 전도성 접착제를 일정량 도포한 후, 상기 외형이 가공된 상부보드(400)를 접착시킨 다.
다음으로, 상기 에칭단계에 대해 설명하고자 한다.
상기 에칭단계는, 상기 하부보드(300) 상면에 단결정으로 형성된 상부보드(400)를 접착시킨 후, 상부보드(400)를 회로 배선에 대응되게 에칭시키는 것이다.
여기에서 에칭단계는 상기 상부보드(400) 상면에 마스크를 안착시켜 물리적으로 에칭시키거나, 상기 상부보드(400) 상면에 레지스트를 코팅시켜 사진식각에 의해 에칭시키는 방법이 있다.
먼저, 물리적 에칭 방법은, 상기 상부보드(400) 상면에 회로 배선의 문양에 대응되는 부분은 막혀있고, 회로 배선 문양이 형성되지 않은 부분은 뚫려 있는 마스크를 안착시킨다. 상기 마스크가 안착된 상부보드(400)에 물리적 에칭, 즉 이온빔에칭 장치나 레이저 에칭 장치에 투입하여 회로 배선의 문양만 남기고 나머지 부분은 에칭시킴으로써, 회로 배선의 문양이 형성된 상부보드(400)를 완성시키게 되는 것이다.
또한, 상기 사진식각에 의한 에칭 방법은, 상기 상부보드(400) 상면에 포토 레지스트를 코팅하여 이를 경화시킨 후, 회로 배선의 문양은 가려져 있고, 회로 배선 문양이 형성되지 않은 부분은 투명한 마스크(또는 포토 레지스트의 종류에 따라 그 반대)를 안착시킨 후, 이를 자외선에 일정 시간 노출시키고, 아세톤이나 알콜 또는 질산용액에 담그면 회로 배선의 문양만 남고 나머지는 깎여져 나가게 됨으로써, 회로 배선의 문양이 형성된 상부보드(400)를 완성시키게 되는 것이다.
이렇게 완성된 회로배선층이 단결정으로 형성된 단결정 인쇄회로기판(500)은 용도에 따라 적절한 결합공을 형성시켜, 각 전기, 전자 제품의 내부에 결합시켜 사용되며, 이에 의해 전기, 전자 제품의 고효율을 도모할 수 있게 되는 것이다.
도 1 - 본 발명의 실시예에 따라 육성시킨 금속 단결정 사진을 나타낸 도((a)은 단결정, (b)구리 단결정).
도 2 - 본 발명의 실시예에 따라 형성시킨 단결정 판상의 조각 사진을 나타낸 도((a)은 단결정, (b)구리 단결정).
도 3 - 본 발명의 실시예에 따라 형성시킨 단결정 인쇄회로기판의 제조방법에 대한 모식도.
<도면에 사용된 주요부호에 대한 설명>
10 : 육성된 단결정 20 : 판상의 조각
100 : 와이어컷 200 : 금형
300 : 하부보드 400 : 상부보드
500 : 단결정 인쇄회로기판

Claims (5)

  1. 금, 구리, 은, 알루미늄, 니켈로 구성된 그룹 중 어느 하나의 금속으로 단결정을 육성시키는 단결정 육성단계와;
    상기 육성된 단결정을 판상의 조각으로 절단시키는 단결정 절단단계와;
    상기 판상의 조각을 평행하게 배열하여, 인쇄회로기판의 상부보드(400)의 외형에 대응되게 상기 판상의 조각의 테두리를 동시에 절단하여 상부보드(400)의 외형을 가공시키는 외형가공단계와;
    상기 외형 가공된 상부보드(400)를 인쇄회로기판의 하부보드(300) 상면에 접착시키는 보드접착단계와;
    상기 상부보드(400)를 회로 배선에 대응되게 에칭시키는 에칭단계;를 포함하여 이루어지는 것을 특징으로 하는 단결정 인쇄회로기판의 제조방법.
  2. 제 1항에 있어서, 상기 외형가공단계는,
    금형프레스법, 와이어컷 방전가공법, 워터젯 방전가공법 및 3차원 방전가공법 중에 어느 하나의 방법을 사용하거나, 이들을 혼용하여 사용하는 것을 특징으로 하는 단결정 기판의 제조방법.
  3. 제 1항에 있어서, 상기 에칭단계는,
    상기 상부보드(400) 상면에 마스크를 안착시켜 물리적으로 에칭시키는 것을 특징으로 하는 단결정 인쇄회로기판의 제조방법.
  4. 제 1항에 있어서, 상기 에칭단계는,
    상기 상부보드(400) 상면에 레지스트를 코팅시켜 사진식각에 의해 에칭시키는 것을 특징으로 하는 단결정 인쇄회로기판의 제조방법.
  5. 절연재로 형성된 하부보드(300)와;
    상기 하부보드(300) 상면에 접착형성되며, 금, 구리, 은, 알루미늄, 니켈로 구성된 그룹 중 어느 하나의 금속으로 육성된 단결정을 판상의 조각으로 절단하여 회로 배선의 형상으로 에칭시켜 형성된 상부보드(400);를 포함하여 구성되는 것을 특징으로 하는 단결정 인쇄회로기판.
KR1020080027806A 2008-03-26 2008-03-26 단결정 인쇄회로기판의 제조방법 및 그 단결정인쇄회로기판 KR100938248B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080027806A KR100938248B1 (ko) 2008-03-26 2008-03-26 단결정 인쇄회로기판의 제조방법 및 그 단결정인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080027806A KR100938248B1 (ko) 2008-03-26 2008-03-26 단결정 인쇄회로기판의 제조방법 및 그 단결정인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20090102390A KR20090102390A (ko) 2009-09-30
KR100938248B1 true KR100938248B1 (ko) 2010-01-22

Family

ID=41359867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027806A KR100938248B1 (ko) 2008-03-26 2008-03-26 단결정 인쇄회로기판의 제조방법 및 그 단결정인쇄회로기판

Country Status (1)

Country Link
KR (1) KR100938248B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168342B1 (ko) * 2010-12-20 2012-07-24 부산대학교 산학협력단 단결정을 이용한 4-포인트 프로브 홀더의 제조방법 및 이에 의해 제조된 단결정 4-포인트 프로브 홀더

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124815A (ja) * 1994-09-28 1996-05-17 Toono Seiki:Kk サファイヤ製ダミーウエハの製造方法
JP2003327499A (ja) 2002-05-09 2003-11-19 Nippon Kessho Kogaku Kk 単結晶の製造方法
KR20080078961A (ko) * 2007-02-26 2008-08-29 부산대학교 산학협력단 단결정 기판의 제조방법 및 그 단결정 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124815A (ja) * 1994-09-28 1996-05-17 Toono Seiki:Kk サファイヤ製ダミーウエハの製造方法
JP2003327499A (ja) 2002-05-09 2003-11-19 Nippon Kessho Kogaku Kk 単結晶の製造方法
KR20080078961A (ko) * 2007-02-26 2008-08-29 부산대학교 산학협력단 단결정 기판의 제조방법 및 그 단결정 기판

Also Published As

Publication number Publication date
KR20090102390A (ko) 2009-09-30

Similar Documents

Publication Publication Date Title
CN109207919B (zh) 蒸镀掩模、蒸镀掩模装置、蒸镀掩模的制造方法和蒸镀掩模装置的制造方法
TWI798279B (zh) 使用保護性材料的貫穿玻璃通孔的製造
CN108668428B (zh) 一种激光lds 3d立体电路细线路板制作工艺
CN103866230B (zh) 一种oled显示面板生产用荫罩板的制作方法
CN101315897A (zh) 印刷电路板的制造方法以及使用该方法获得的具备灌封围坝的印刷电路板
CN104812178B (zh) 具有分段式金手指的电路板的制作方法
KR100938248B1 (ko) 단결정 인쇄회로기판의 제조방법 및 그 단결정인쇄회로기판
JP2007103586A (ja) 配線回路基板の製造方法
KR100861478B1 (ko) 단결정 기판의 제조방법 및 그 단결정 기판
KR101522534B1 (ko) 금속 박막을 포함하는 캐리어 필름 제조 방법 및 이를 이용한 복합필름.
JP2018010964A (ja) 回路モジュールの製造方法および成膜装置
US20110227229A1 (en) Semiconductor wafer processing
CN106550544A (zh) 一种小尺寸陶瓷pcb板的制作方法
US9281264B2 (en) Electronic packaging substrate with etching indentation as die attachment anchor and method of manufacturing the same
CN109219253B (zh) 一种无悬镍无引线pcb制作工艺
TWI644356B (zh) 蝕刻用於電路及薄膜熱結構的碳奈米管片材之方法
KR100813474B1 (ko) 단매 인쇄회로기판의 제조 방법
CN109920640A (zh) 一种在印制电路板平面集成薄膜磁芯电感的方法及相关薄膜磁芯电感
CN109324432A (zh) 一种显示面板的制作方法及其显示面板
JP2006066830A (ja) ハイアスペクト導体デバイスの製造方法
JPH04245132A (ja) チップヒューズ用基板及びそれを用いたチップヒューズ
WO2019033752A1 (zh) 石墨烯电路图案的制备方法、基板和电子产品
KR101138553B1 (ko) 관통공이 형성되며 연성기판 양표면에 음각이 동시에 형성되는 연성기판 및 그 제조 방법과 장치
CN106385768A (zh) 一种透明介质线路板及其制造方法
KR200419791Y1 (ko) 질화알루미늄 커버플레이트

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150527

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee