KR20150113297A - 표시장치 어레이 기판 - Google Patents

표시장치 어레이 기판 Download PDF

Info

Publication number
KR20150113297A
KR20150113297A KR1020140036185A KR20140036185A KR20150113297A KR 20150113297 A KR20150113297 A KR 20150113297A KR 1020140036185 A KR1020140036185 A KR 1020140036185A KR 20140036185 A KR20140036185 A KR 20140036185A KR 20150113297 A KR20150113297 A KR 20150113297A
Authority
KR
South Korea
Prior art keywords
shorting bar
cell
common electrode
display region
region
Prior art date
Application number
KR1020140036185A
Other languages
English (en)
Other versions
KR102140042B1 (ko
Inventor
박정수
김종석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140036185A priority Critical patent/KR102140042B1/ko
Priority to US14/558,379 priority patent/US9331104B2/en
Priority to CN201410858250.9A priority patent/CN104950537B/zh
Publication of KR20150113297A publication Critical patent/KR20150113297A/ko
Application granted granted Critical
Publication of KR102140042B1 publication Critical patent/KR102140042B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Abstract

본 발명의 일 실시예에 따른 표시장치 어레이 기판은 복수의 화소로 이루어진 표시영역과 상기 표시영역을 제외한 비표시영역을 포함하는 복수의 셀부, 상기 복수의 셀부들을 각각 포함하는 제1 셀영역 및 제2 셀영역, 및 상기 제1 셀영역과 상기 제2 셀영역을 둘러싸며, 이들의 사이마다 배치된 쇼팅바를 포함하며, 상기 표시영역은 복수의 화소에 각각 형성된 화소 전극과, 상기 화소 전극 상에 형성되며 상기 표시영역 전체에 형성된 공통 전극을 포함하고, 상기 비표시영역은 상기 화소 전극에 신호를 인가하는 구동 IC부 및 상기 표시영역에 신호를 인가하는 FPC 패드부를 포함하며, 상기 제1 셀영역의 공통 전극 및 상기 제2 셀영역의 FPC 패드부는 상기 쇼팅바에 연결되는 것을 특징으로 한다.

Description

표시장치 어레이 기판{ARRAY SUBSTRATE FOR DISPLAY DEVICE}
본 발명은 표시장치 어레이 기판에 관한 것으로, 보다 자세하게는 전극에 차징되는 정전기에 의한 불량을 방지할 수 있는 표시장치 어레이 기판에 관한 것이다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
액정표시장치는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 구조가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. 상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판과 화소 전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다. 그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다. 횡전계형 액정표시장치는 화소 전극과 공통 전극 간의 수평 전계를 이용해 액정을 구동함으로써, 시야각이 향상되는 이점이 있다. 횡전계형 액정표시장치의 최상부에 위치하는 전극은 배향막과 직접 컨택되는데, 배향막의 러빙공정에 의해 발생되는 정전기가 전극에 차징될 수 있다. 그러나, 차징된 정전기는 전극으로부터 방전될 수 있는 통로가 없기 때문에 정전기가 차징된 채로 패널 스크라이빙이 이루어지고, 차징되어 있는 정전기는 액정을 구동시킨 채로 유지되어 AP 점등 검사 시 화면 백화 불량을 유발하는 문제점이 있다.
본 발명은 전극에 차징되는 정전기에 의한 불량을 방지할 수 있는 표시장치 어레이 기판을 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시장치 어레이 기판은 복수의 화소로 이루어진 표시영역과 상기 표시영역을 제외한 비표시영역을 포함하는 복수의 셀부, 상기 복수의 셀부들을 각각 포함하는 제1 셀영역 및 제2 셀영역, 및 상기 제1 셀영역과 상기 제2 셀영역을 둘러싸며, 이들의 사이마다 배치된 쇼팅바를 포함하며, 상기 표시영역은 복수의 화소에 각각 형성된 화소 전극과, 상기 화소 전극 상에 형성되며 상기 표시영역 전체에 형성된 공통 전극을 포함하고, 상기 비표시영역은 상기 화소 전극에 신호를 인가하는 구동 IC부 및 상기 표시영역에 신호를 인가하는 FPC 패드부를 포함하며, 상기 제1 셀영역의 공통 전극 및 상기 제2 셀영역의 FPC 패드부는 상기 쇼팅바에 연결된다.
상기 제1 셀영역은 상기 쇼팅바를 기준으로 위쪽에 위치하고, 상기 제2 셀영역은 상기 쇼팅바를 기준으로 아래쪽에 위치한다.
상기 공통 전극 및 상기 쇼팅바는 일체형으로 이루어진다.
상기 쇼팅바는 상기 제1 셀영역의 공통 전극을 연결시키기 위한 쇼팅바 제1 분기부 및 상기 제2 셀영역의 FPC 패드부를 연결시키기 위한 쇼팅바 제2 분기부를 포함한다.
상기 쇼팅바는 제1 쇼팅바 및 제2 쇼팅바를 포함하며, 상기 제1 셀영역의 공통 전극은 상기 제1 쇼팅바에 연결되고, 상기 제2 셀영역의 FPC 패드부는 상기 제2 쇼팅바에 연결된다.
상기 제1 쇼팅바와 상기 제2 쇼팅바는 서로 인접하여 나란하게 배치된다.
상기 제1 쇼팅바는 상기 제1 셀영역의 공통 전극을 연결시키기 위한 제1 쇼팅바 분기부를 포함하고, 상기 제2 쇼팅바는 상기 제2 셀영역의 FPC 패드부를 연결시키기 위한 제2 쇼팅바 분기부를 포함한다.
또한, 본 발명의 일 실시예에 따른 표시장치 어레이 기판은 표시영역 및 비표시영역을 포함하는 기판, 상기 기판의 표시영역 상에 위치하는 박막트랜지스터, 상기 박막트랜지스터 상에 위치하는 제1 패시베이션막, 상기 제1 패시베이션막 상에 위치하며 상기 박막트랜지스터에 연결된 화소 전극, 상기 화소 전극 상에 위치하는 제2 패시베이션막, 및 상기 제2 패시베이션막 상에 위치하며, 상기 표시영역에 대응하는 공통 전극 및 상기 비표시영역에 대응하는 쇼팅바를 포함하며, 상기 공통 전극은 상기 쇼팅바에 연결된다.
상기 공통 전극 및 상기 쇼팅바는 일체형으로 이루어진다.
상기 화소 전극은 상기 표시영역에 형성된 화소 별로 형성되고, 상기 공통 전극은 상기 표시영역 전체에 형성된다.
상기 쇼팅바는 상기 공통 전극을 연결시키기 위한 쇼팅바 제1 분기부 및 상기 비표시영역에 위치한 FPC 패드부를 연결시키기 위한 쇼팅바 제2 분기부를 포함한다.
본 발명의 실시예들에 따른 표시장치 어레이 기판은 공통 전극이 화소 전극 위에 형성된 구조에서 쇼팅바에 공통 전극을 연결함으로써, 공통 전극에 차징되는 정전기로 인한 AP 점등 검사의 화면 백화 불량을 방지할 수 있는 이점이 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타낸 평면도.
도 2는 본 발명의 일 실시예에 따른 표시장치의 화소 구조를 나타낸 단면도.
도 3은 본 발명의 제1 실시예에 따른 표시장치 어레이 기판을 포함하는 원장기판을 나타낸 평면도.
도 4는 도 3의 A 영역을 확대한 평면도.
도 5는 도 4의 A-A'에 따라 절취한 단면도.
도 6은 본 발명의 제2 실시예에 따른 표시장치 어레이 기판을 포함하는 원장기판을 나타낸 평면도.
도 7은 도 6의 B 영역을 확대한 평면도.
도 8은 도 7의 B-B'에 따라 절취한 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시 예들을 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타낸 평면도이고, 도 2는 본 발명의 일 실시예에 따른 표시장치의 화소 구조를 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 실시예에서 개시하는 표시장치는 액정표시장치를 예로 설명한다. 본 발명의 일 실시예에 따른 표시장치(10)는 표시영역(20)과 비표시영역(30)이 형성되어 있다. 표시영역(20)은 박막트랜지스터 어레이 기판과 컬러필터 기판 사이에 액정층이 형성되어 화상이 표시되는 액티브 영역(active area, A/A)이다.
표시영역(20)의 컬러필터 어레이 기판 상에는 블랙 매트릭스 및 컬러필터를 포함한다. 박막트랜지스터 어레이 기판 상에는 데이터 라인들과 게이트 라인들(또는 스캔 라인들)이 상호 교차되도록 형성되고, 데이터 라인들과 게이트 라인들에 의해 정의된 셀 영역들에 픽셀들이 매트릭스 형태로 배치된 박막 트랜지스터 어레이가 형성된다. 표시영역(20)의 픽셀들 각각은 박막 트랜지스터에 접속되어 화소 전극과 공통 전극 사이의 전계에 의해 구동된다. 공통 전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 컬러필터 기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소 전극과 함께 박막 트랜지스터 기판 상에 형성된다. 표시영역(20)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있으나, 본 발명의 실시예에서는 IPS 모드를 예로 설명한다.
표시영역(20)은 대표적으로 백라이트 유닛으로부터의 빛을 변조하는 투과형 액정표시패널이 선택될 수 있다. 백라이트 유닛은 백라이트 유닛 구동부로부터 공급되는 구동전류에 따라 점등하는 광원, 도광판(또는 확산판), 다수의 광학시트 등을 포함한다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛, 또는 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 백라이트 유닛의 광원들은 HCFL(Hot Cathode Fluorescent Lamp), CCFL(Cold Cathode Fluorescent Lamp), EEFL(External Electrode Fluorescent Lamp), LED(Light Emitting Diode) 중 어느 하나의 광원 또는 두 종류 이상의 광원들을 포함할 수 있다.
상기 비표시영역(30)에는 표시영역(20)에 구동신호를 인가하기 위한 구동 IC부(D-IC)(40)와, 구동 IC부(40)에 외부의 구동신호를 인가하는 FPC가 부착되는 FPC 패드부(FPC Pad)(50)가 위치한다. 비표시영역(30)에 대한 자세한 설명은 후술하기로 한다.
이하, 도 2를 참조하여 본 발명의 액정표시장치의 화소 구조를 살펴보면 다음과 같다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(10)는 기판(100) 상에 차광층(110)이 위치한다. 차광층(110)은 차광층(110) 상부에 위치하는 반도체층에 광이 입사되어 원치않은 광전류가 생성되는 것을 차단하는 역할을 한다. 차광층(110)은 카본 블랙 등의 광을 차단할 수 있는 재료로 이루어진다. 차광층(110) 상에 버퍼층(115)이 위치하고, 버퍼층(115) 상에 반도체층(120)이 위치한다. 반도체층(120)은 비정질 실리콘, 다결정 실리콘 또는 금속산화물 중 선택된 어느 하나로 이루어지며, 상기 다결정 실리콘은 저온 폴리 공정(LTPS)으로 형성될 수 있다.
반도체층(120) 상에 게이트 절연막(125)이 위치하고, 게이트 절연막(125) 상게 게이트 전극(130)이 위치한다. 게이트 전극(130)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 금(Au) 및 티타늄(Ti) 중 선택된 어느 하나로 이루어질 수 있으며, 1층 또는 적어도 2층 이상의 다층 구조로 이루어질 수 있다. 본 발명에서는 하나의 반도체층(120)에 두 개의 게이트 전극(130)이 형성되는 더블 게이트 구조로 이루어진다. 그러나, 본 발명은 이에 한정되지 않으며 하나의 게이트 전극이 위치할 수도 있다. 게이트 전극(130) 상에 층간 절연막(135)이 위치하고 게이트 절연막(125)과 층간 절연막(135)을 관통하여 상기 반도체층(120)의 양측 단부를 노출하는 콘택홀(137a, 137b)이 위치한다. 그리고, 층간 절연막(135) 상에 위치하고 콘택홀(137a, 137b)을 통해 반도체층(120)과 각각 접속하는 소스 전극(140a) 및 드레인 전극(140b)이 위치한다. 소스 전극(140a) 및 드레인 전극(140b)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 금(Au) 및 티타늄(Ti) 중 선택된 어느 하나로 이루어진다. 따라서, 반도체층(120), 게이트 전극(130), 소스 전극(140a) 및 드레인 전극(140b)을 포함하는 박막트랜지스터(TFT)를 구성한다.
박막트랜지스터(TFT) 상에 제1 패시베이션막(150)이 위치하며, 제1 패시베이션막(150)에 드레인 전극(140b)을 노출하는 비어홀(155)이 위치한다. 제1 패시베이션막(150)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 또는 아크릴계 수지 중 선택된 어느 하나로 이루어질 수 있으며, 바람직하게는 아크릴계 수지의 일종인 포토아크릴(PAC)로 이루어진다. 제1 패시베이션막(150) 상에 화소 전극(160)이 위치하여 상기 비어홀(155)을 통해 박막트랜지스터(TFT)의 드레인 전극(140b)에 접속된다. 화소 전극(160)은 투명한 전극으로 ITO, IZO 및 ITZO 중 선택된 어느 하나로 이루어질 수 있다. 화소 전극(160)은 각 화소 단위로 패터닝되어 있되 판(plate) 형상으로 이루어져 공통 전극과의 수평 및 수직 전계를 형성한다. 화소 전극(160) 상에 제2 패시베이션막(170)이 위치하고, 제2 패시베이션막(170) 상에 공통 전극(180)이 위치한다. 공통 전극(180)은 화소 전극(160)과 동일하게 투명한 전극으로 이루어지며, ITO, IZO 및 ITZO 중 선택된 어느 하나로 이루어질 수 있다. 공통 전극(180)은 화소 전극(160)과 수평 및 수직 전계를 형성하도록 복수의 슬릿(slit)을 포함하되 , 화소 전극(160)처럼 각 화소 별로 패터닝되지 않고 액정표시장치의 표시영역 전체를 덮는 판 형상으로 이루어진다. 따라서, 상하로 위치한 화소 전극(160)과 공통 전극(180)이 수평 및 수직 전계를 형성하는 액정표시장치(10)를 구성한다.
이하, 전술한 본 발명의 실시예들에 따른 표시장치 어레이 기판에 대해 설명하면 다음과 같다. 도 3은 본 발명의 제1 실시예에 따른 표시장치 어레이 기판을 포함하는 원장기판을 나타낸 평면도이고, 도 4는 도 3의 A 영역을 확대한 평면도이며, 도 5는 도 4의 A-A'에 따라 절취한 단면도이다.
도 3을 참조하면, 원장기판(MS)은 각각이 액정표시장치의 패널로 형성되는 복수의 셀부(cell portion, CP)를 포함한다. 셀부(CP)는 x 방향으로 서로 인접한 복수의 행(Rx..Rx +3)으로 원장기판(MS)에 배열된다. 예를 들어, 각각의 행들(Rx..Rx +3)은 4 개의 셀부가 하나의 행을 이루도록 배열될 수 있다. 그리고, 원장기판(MS)의 셀부(CP)를 둘러싸는 쇼팅바(SB)가 배치되어 셀부의 소자에서 발생하는 정전기를 방전시킨다. 쇼팅바(SB)는 셀부(CP)들로 구성된 복수의 행(Rx..Rx +3)의 사이마다 배치되며, 첫번째 행과 마지막 행을 모두 둘러싸도록 배치된다.
도 4를 참조하여, 전술한 표시장치 어레이 기판(10)에서 셀부(CP)와 쇼팅바(SB)의 연결에 대해 구체적으로 살펴본다. 도 4를 참조하면, 표시장치 어레이 기판(10)은 제1 셀영역(FP), 제2 셀영역(SP) 및 이들 사이에 위치한 쇼팅바(SB)를 포함한다. 여기서, 제1 셀영역(FP)은 쇼팅바(SB)를 기준으로 위쪽에 배치된 복수의 셀부(CP)이고, 제2 셀영역(SP)은 쇼팅바(SB)를 기준으로 아래쪽에 배치된 복수의 셀부(CP)이다. 제1 셀영역(FP)과 제2 셀영역(SP) 각각은 표시영역(20)과 비표시영역(30)을 포함한다. 표시영역(20)은 복수의 게이트 라인(210)과 복수의 데이터 라인(220)이 매트릭스(matrix)형상으로 배열되어 복수의 화소들이 정의된다. 복수의 화소들에는 각각 박막트랜지스터가 배치되고 박막트랜지스터에 연결된 화소 전극 및 화소 전극과 대향하는 공통 전극이 형성된다.
비표시영역(30)은 구동 IC부(40)와 FPC 패드부(50)를 포함한다. 구동 IC부(40)는 구동 IC(D-IC)가 부착되는 영역으로 복수의 제1 범프(228)와 복수의 제2 범프(229)를 포함한다. 복수의 제1 범프(228)는 구동 IC의 출력핀과 대응되도록 위치하고 복수의 데이터 링크(225)를 통해 복수의 데이터 라인(220)에 연결되어 표시영역(20)에 신호를 공급한다. 복수의 제2 범프(229)는 구동 IC의 입력핀과 대응되도록 위치하고 FPC 패드부(50)로부터 신호를 구동 IC에 공급한다. 구동 IC는 외부로부터 공급되는 타이밍 신호와 데이터 영상 신호에 따라 표시영역에 데이터 신호를 공급하는 역할을 하며, 외부로부터 공급되는 타이밍 신호 외에 별도의 타이밍 신호를 내부에서 생성할 수 있고 게이트 구동 신호를 생성 또는 공급할 수도 있다.
FPC 패드부(50)는 모듈공정에서 연성인쇄회로기판(flexible printed circuit, FPC)이 부착되는 영역으로 복수의 제3 범프(55) 및 제4 범프(57)를 포함한다. 복수의 제3 범프(55)는 연성인쇄회로기판에 접속되어 구동 링크(60)를 통해 제2 범프(229)에 신호를 공급한다. 복수의 제4 범프(57)는 연성인쇄회로기판에 접속되며, 공통 배선(58)을 통해 표시영역(20)에 형성된 공통 전극(180)에 신호를 공급한다. 공통 전극(180)은 별도의 공통 배선(58)이 존재하여 공통 전극(180)과 연결될 수 있으나, 별도의 공통 배선이 없을 수도 있다.
쇼팅바(SB)는 복수의 셀부(CP)의 사이에 위치하고 예를 들어, 제1 셀영역(FP)과 제2 셀영역(SP)의 사이에 위치한다. 쇼팅바(SB)는 제1 셀영역(FP)의 공통 전극(180)을 쇼팅바(SB)에 연결시키기 위한 쇼팅바 제1 분기부(SBP1)와 제2 셀영역(SP)의 FPC 패드부(50)의 제3 범프(55)를 연결시키기 위한 쇼팅바 제2 분기부(SBP2)를 포함한다. 쇼팅바 제1 분기부(SBP1)는 쇼팅바(SB)로부터 분기되어 제1 셀영역(FP)의 공통 전극(180)과 연결되고, 쇼팅바 제2 분기부(SBP2)는 쇼팅바(SB)로부터 분기되어 제2 셀영역(SP)의 제3 범프(55)에 연결된다. 여기서, 쇼팅바 제1 분기부(SBP1)와 쇼팅바 제2 분기부(SBP2)는 쇼팅바(SB)와 동일한 물질로 일체(one body)로 이루어지며 공통 전극(180)과도 동일한 물질로 일체로 이루어진다.
상기 쇼팅바 제1 분기부(SBP1)는 공통 전극(180)에 발생되는 정전기의 방전 통로 역할을 한다. 특히, 러빙 공정에서 공통 전극(180)과 러빙포의 마찰에 의해 발생하는 정전기를 쇼팅바 제1 분기부(SBP1)를 통해 쇼팅바(SB)로 유도하여 외부로 방전시킬 수 있다. 만약, 공통 전극(180)에 차징된 정전기가 빠져나가지 못한다면, 정전기가 차징된 채로 패널 스크라이빙이 이루어지고, 차징되어 있는 정전기는 액정을 구동시킨 채로 유지되어 AP 점등 검사 시 화면 백화 불량을 유발할 수 있으므로, 정전기가 방전되도록 쇼팅바(SB)에 연결한다. 따라서, 공통 전극(180)으로부터 적어도 하나 이상의 쇼팅바 제1 분기부(SBP1)를 형성하되 효율적인 정전기 방전을 위해 둘 이상의 쇼팅바 제1 분기부(SBP1)를 구비한다.
이하, 제1 셀영역(FP)의 공통 전극(180), 쇼팅바(SB) 및 제2 셀영역(SP)의 FPC 패드부(50)의 단면 구조를 살펴보면 다음과 같다. 전술한 도 2에 설명에 이어 도 5를 참조하면, 버퍼층(115), 게이트 절연막(125) 및 층간 절연막(135)이 적층된 기판(110)의 제2 셀영역(SP)에는 박막트랜지스터의 소스 전극 및 드레인 전극과 동일한 재료로 이루어진 제3 범프(55)가 위치한다. 그리고, 기판(110) 전면에 제1 패시베이션막(150)이 위치하고, 제1 셀영역(FP)의 표시영역에 화소 전극(160)이 위치한다. 화소 전극(160)이 위치한 기판(110)에 제1 패시베이션막(170)이 위치하고, 제1 패시베이션막(170) 상에 공통 전극(180), 쇼팅바 제1 분기부(SBP1), 쇼팅바(SB) 및 쇼팅바 제2 분기부(SBP2)가 위치한다. 여기서, 공통 전극(180), 쇼팅바 제1 분기부(SBP1), 쇼팅바(SB) 및 쇼팅바 제2 분기부(SBP2)는 모두 동일한 재료로 동시에 형성된다. 따라서, 공통 전극(180), 쇼팅바 제1 분기부(SBP1), 쇼팅바(SB) 및 쇼팅바 제2 분기부(SBP2)는 모두 일체로 이루어진다. 제2 셀영역(SP)에 위치한 쇼팅바 제2 분기부(SBP2)는 제1 패시베이션막(150)과 제2 패시베이션막(170)을 개구하는 개구부(152)를 통해 제3 범프(55)와 접속된다.
다시 도 4를 참조하면, 상기 쇼팅바 제1 분기부(SBP1)와 쇼팅바 제2 분기부(SBP2)를 포함하는 쇼팅바(SB)가 형성된 복수의 표시장치 어레이 기판(10)을 가지는 원장기판은 후속되는 셀 공정에서 컬러필터 어레이 기판과 결합되어 액정이 주입된다. 이후 셀 단위로 스크라이빙(scribing)되어 단위 패널을 형성하게 된다. 표시장치 어레이 기판(10)에 형성된 쇼팅바(SB)는 스크라이빙 라인(SL)을 따라 스크라이빙되어 쇼팅바 제1 분기부(SBP1)와 쇼팅바 제2 분기부(SBP2)가 절단된다. 여기서, 스크라이빙 라인(SL)은 쇼팅바 제1 분기부(SBP1)와 쇼팅바 제2 분기부(SBP2)를 가로지르도록 형성된다. 따라서, 최종 스크라이빙된 표시장치 어레이 기판(10)에는 비표시영역(30)에 쇼팅바 제1 분기부(SBP1)와 쇼팅바 제2 분기부(SBP2)의 일부만이 남게 된다. 위와 같이 스크라이빙된 단위 패널은 연성인쇄회로기판 및 구동 IC가 부착된 후 백라이트 유닛과 조립하는 모듈 공정을 거쳐서 완성된다.
전술한 바와 같이, 본 발명의 제1 실시예에 따른 표시장치 어레이 기판은 공통 전극이 화소 전극 위에 형성된 구조에서 쇼팅바에 공통 전극을 연결함으로써, 공통 전극에 차징되는 정전기로 인한 AP 점등 검사의 화면 백화 불량을 방지할 수 있는 이점이 있다.
이하, 본 발명의 제2 실시예에 따른 표시장치 어레이 기판에 대해 설명하기로 한다. 하기에서는 전술한 제1 실시예와 동일한 구성에 대해 동일한 도면부호를 붙이고 설명을 간략히 하도록 한다. 도 6은 본 발명의 제2 실시예에 따른 표시장치 어레이 기판을 포함하는 원장기판을 나타낸 평면도이고, 도 7은 도 6의 B 영역을 확대한 평면도이며, 도 8은 도 7의 B-B'에 따라 절취한 단면도이다.
도 6을 참조하면, 원장기판(MS)은 복수의 셀영역(cell portion, CP)을 포함하고, 복수의 셀부(CP)는 x 방향으로 서로 인접한 복수의 행(Rx..Rx +3)으로 배열된다. 그리고, 원장기판(MS)의 셀부(CP)를 둘러싸는 쇼팅바(SB)가 배치되어 셀부(CP)의 소자에서 발생하는 정전기를 방전시킨다. 쇼팅바(SB)는 셀부(CP)들로 구성된 복수의 행(Rx..Rx +3)의 사이마다 배치되며, 첫번째 행과 마지막 행을 모두 둘러싸도록 배치된다. 본 발명의 제2 실시예에서는 전술한 제1 실시예와는 다르게, 첫 행(Rx)과 두번째 행(Rx +1) 사이에 제1 쇼팅바(SB1) 및 제2 쇼팅바(SB2)가 배치된다.
보다 자세하게, 도 7을 참조하면, 표시장치 어레이 기판(10)은 제1 셀영역(FP), 제2 셀영역(SP) 및 이들 사이에 위치한 제1 쇼팅바(SB1)와 제2 쇼팅바(SB2)를 포함한다. 여기서, 제1 셀영역(FP)은 제1 쇼팅바(SB1)와 제2 쇼팅바(SB2)를 기준으로 위쪽에 배치된 복수의 셀부(CP)이고, 제2 셀영역(SP)은 제1 쇼팅바(SB1)와 제2 쇼팅바(SB2)를 기준으로 아래쪽에 배치된 복수의 셀부(CP)이다.
제1 쇼팅바(SB1)와 제2 쇼팅바(SB2)는 제1 셀영역(FP)과 제2 셀영역(SP)의 사이에 위치한다. 제1 쇼팅바(SB1)는 제1 셀영역(FP)의 공통 전극(180)을 제1 쇼팅바(SB1)에 연결시키기 위한 제1 쇼팅바 분기부(SB1P)를 포함하고, 제2 쇼팅바(SB2)는 제2 셀영역(SP)의 FPC 패드부(50)의 제3 범프(55)를 제2 쇼팅바(SB2)에 연결시키기 위한 제2 쇼팅바 분기부(SB2P)를 포함한다. 제1 쇼팅바 분기부(SB1P)는 제1 쇼팅바(SB1)로부터 분기되어 제1 셀영역(FP)의 공통 전극(180)과 연결되고, 제2 쇼팅바 분기부(SB2P)는 제2 쇼팅바(SB2)로부터 분기되어 제2 셀영역(SP)의 제3 범프(55)에 연결된다. 여기서, 제1 쇼팅바 분기부(SB1P)와 제2 쇼팅바 분기부(SB2P)는 제1 쇼팅바(SB1) 및 제2 쇼팅바(SB2)와 동일한 물질로 일체(one body)로 이루어지며 공통 전극(180)과도 동일한 물질로 일체로 이루어진다.
상기 제1 쇼팅바 분기부(SB1P)는 공통 전극(180)에 발생되는 정전기의 방전 통로 역할을 한다. 특히, 러빙 공정에서 공통 전극(180)과 러빙포의 마찰에 의해 발생하는 정전기를 제1 쇼팅바 분기부(SB1P)를 통해 제1 쇼팅바(SB1)로 유도하여 외부로 방전시킬 수 있다. 만약, 공통 전극(180)에 차징된 정전기가 빠져나가지 못한다면, 정전기가 차징된 채로 패널 스크라이빙이 이루어지고, 차징되어 있는 정전기는 액정을 구동시킨 채로 유지되어 AP 점등 검사 시 화면 백화 불량을 유발할 수 있으므로, 정전기가 방전되도록 제1 쇼팅바(SB1)에 연결한다. 따라서, 공통 전극(180)으로부터 적어도 하나 이상의 제1 쇼팅바 분기부(SB1P)를 형성하되 효율적인 정전기 방전을 위해 둘 이상의 제1 쇼팅바 분기부(SB1P)를 구비한다.
이하, 제1 셀영역(FP)의 공통 전극(180), 제1 쇼팅바(SB1), 제2 쇼팅바(SB2) 및 제2 셀영역(SP)의 FPC 패드부(50)의 단면 구조를 살펴보면 다음과 같다. 전술한 도 2에 설명에 이어 도 8을 참조하면, 버퍼층(115), 게이트 절연막(125) 및 층간 절연막(135)이 적층된 기판(110)의 제2 셀영역(SP)에는 박막트랜지스터의 소스 전극 및 드레인 전극과 동일한 재료로 이루어진 제3 범프(55)가 위치한다. 그리고, 기판(110) 전면에 제1 패시베이션막(150)이 위치하고, 제1 셀영역(FP)의 표시영역에 화소 전극(160)이 위치한다. 화소 전극(160)이 위치한 기판(110)에 제1 패시베이션막(170)이 위치한다. 제1 패시베이션막(170) 상에 공통 전극(180), 제1 쇼팅바 분기부(SB1P), 제1 쇼팅바(SB1), 제2 쇼팅바(SB2) 및 제2 쇼팅바 분기부(SB2P)이 위치한다. 여기서, 공통 전극(180), 제1 쇼팅바 분기부(SB1P), 제1 쇼팅바(SB1), 제2 쇼팅바(SB2) 및 제2 쇼팅바 분기부(SB2P)은 모두 동일한 재료로 동시에 형성된다. 따라서, 공통 전극(180), 제1 쇼팅바 분기부(SB1P), 제1 쇼팅바(SB1), 제2 쇼팅바(SB2) 및 제2 쇼팅바 패턴(SB2P)은 모두 일체로 이루어진다. 제2 셀영역(SP)에 위치한 제2 쇼팅바 분기부(SB2P)는 제1 패시베이션막(150)과 제2 패시베이션막(170)을 개구하는 개구부(152)를 통해 제3 범프(55)와 접속된다.
다시 도 7을 참조하면, 상기 제1 쇼팅바 분기부(SB1P)를 포함하는 제1 쇼팅바(SB1)와 제2 쇼팅바 분기부(SB2P)를 포함하는 제2 쇼팅바(SB2)가 형성된 복수의 표시장치 어레이 기판(10)을 가지는 원장기판은 후속되는 셀 공정에서 컬러필터 어레이 기판과 결합되어 액정이 주입된다. 이후 셀 단위로 스크라이빙되어 단위 패널을 형성하게 된다. 표시장치 어레이 기판(10)에 형성된 쇼팅바(SB)는 스크라이빙 라인(SL)을 따라 스크라이빙되어 제1 쇼팅바 분기부(SB1P)와 제2 쇼팅바 분기부(SB2P)가 절단된다. 따라서, 최종 스크라이빙된 표시장치 어레이 기판(10)에는 비표시영역(30)에 제1 쇼팅바 분기부(SB1P)와 제2 쇼팅바 분기부(SB2P)의 일부만이 남게 된다. 위와 같이 스크라이빙된 단위 패널은 연성인쇄회로기판 및 구동 IC가 부착된 후 백라이트 유닛과 조립하는 모듈 공정을 거쳐서 완성된다.
전술한 본 발명의 제2 실시예에 따른 표시장치 어레이 기판은 공통 전극이 화소 전극 위에 형성된 구조에서 쇼팅바에 공통 전극을 연결함으로써, 공통 전극에 차징되는 정전기로 인한 AP 점등 검사의 화면 백화 불량을 방지할 수 있는 이점이 있다.
이상 설명한 본 발명의 제1 실시예 및 제2 실시예에 따른 표시장치 어레이 기판은 종래 AP 점등 검사 시 발생하던 백화 불량률을 56.36%에서 0%로 완전히 개선할 수 있었다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 표시장치 어레이 기판 20 : 표시영역
30 : 비표시영역 40 : 구동 IC부
50 : FPC 패드부 180 : 공통 전극
SB : 쇼팅바 SL : 스크라이빙 라인
FP : 제1 셀영역 SP : 제2 셀영역

Claims (11)

  1. 복수의 화소로 이루어진 표시영역과 상기 표시영역을 제외한 비표시영역을 포함하는 복수의 셀부;
    상기 복수의 셀부들을 각각 포함하는 제1 셀영역 및 제2 셀영역; 및
    상기 제1 셀영역과 상기 제2 셀영역을 둘러싸며, 이들의 사이마다 배치된 쇼팅바;를 포함하며,
    상기 표시영역은 복수의 화소에 각각 형성된 화소 전극과, 상기 화소 전극 상에 형성되며 상기 표시영역 전체에 형성된 공통 전극을 포함하고,
    상기 비표시영역은 상기 화소 전극에 신호를 인가하는 구동 IC부 및 상기 표시영역에 신호를 인가하는 FPC 패드부를 포함하며,
    상기 제1 셀영역의 공통 전극 및 상기 제2 셀영역의 FPC 패드부는 상기 쇼팅바에 연결되는 표시장치 어레이 기판.
  2. 제1 항에 있어서,
    상기 제1 셀영역은 상기 쇼팅바를 기준으로 위쪽에 위치하고, 상기 제2 셀영역은 상기 쇼팅바를 기준으로 아래쪽에 위치하는 표시장치 어레이 기판.
  3. 제1 항에 있어서,
    상기 공통 전극 및 상기 쇼팅바는 일체형으로 이루어진 표시장치 어레이 기판.
  4. 제1 항에 있어서,
    상기 쇼팅바는 상기 제1 셀영역의 공통 전극을 연결시키기 위한 쇼팅바 제1 분기부 및 상기 제2 셀영역의 FPC 패드부를 연결시키기 위한 쇼팅바 제2 분기부를 포함하는 표시장치 어레이 기판.
  5. 제1 항에 있어서,
    상기 쇼팅바는 제1 쇼팅바 및 제2 쇼팅바를 포함하며,
    상기 제1 셀영역의 공통 전극은 상기 제1 쇼팅바에 연결되고, 상기 제2 셀영역의 FPC 패드부는 상기 제2 쇼팅바에 연결되는 표시장치 어레이 기판.
  6. 제5 항에 있어서,
    상기 제1 쇼팅바와 상기 제2 쇼팅바는 서로 인접하여 나란하게 배치되는 표시장치 어레이 기판.
  7. 제6 항에 있어서,
    상기 제1 쇼팅바는 상기 제1 셀영역의 공통 전극을 연결시키기 위한 제1 쇼팅바 분기부를 포함하고, 상기 제2 쇼팅바는 상기 제2 셀영역의 FPC 패드부를 연결시키기 위한 제2 쇼팅바 분기부를 포함하는 표시장치 어레이 기판.
  8. 표시영역 및 비표시영역을 포함하는 기판;
    상기 기판의 표시영역 상에 위치하는 박막트랜지스터;
    상기 박막트랜지스터 상에 위치하는 제1 패시베이션막;
    상기 제1 패시베이션막 상에 위치하며 상기 박막트랜지스터에 연결된 화소 전극;
    상기 화소 전극 상에 위치하는 제2 패시베이션막; 및
    상기 제2 패시베이션막 상에 위치하며, 상기 표시영역에 대응하는 공통 전극 및 상기 비표시영역에 대응하는 쇼팅바를 포함하며,
    상기 공통 전극은 상기 쇼팅바에 연결되는 표시장치 어레이 기판.
  9. 제8 항에 있어서,
    상기 공통 전극 및 상기 쇼팅바는 일체형으로 이루어진 표시장치 어레이 기판.
  10. 제8 항에 있어서,
    상기 화소 전극은 상기 표시영역에 형성된 화소 별로 형성되고, 상기 공통 전극은 상기 표시영역 전체에 형성된 표시장치 어레이 기판.
  11. 제8 항에 있어서,
    상기 쇼팅바는 상기 공통 전극을 연결시키기 위한 쇼팅바 제1 분기부 및 상기 비표시영역에 위치한 FPC 패드부를 연결시키기 위한 쇼팅바 제2 분기부를 포함하는 표시장치 어레이 기판.
KR1020140036185A 2014-03-27 2014-03-27 표시장치 어레이 기판 KR102140042B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140036185A KR102140042B1 (ko) 2014-03-27 2014-03-27 표시장치 어레이 기판
US14/558,379 US9331104B2 (en) 2014-03-27 2014-12-02 Array substrate for display device
CN201410858250.9A CN104950537B (zh) 2014-03-27 2014-12-24 显示装置的阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140036185A KR102140042B1 (ko) 2014-03-27 2014-03-27 표시장치 어레이 기판

Publications (2)

Publication Number Publication Date
KR20150113297A true KR20150113297A (ko) 2015-10-08
KR102140042B1 KR102140042B1 (ko) 2020-08-03

Family

ID=54165303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140036185A KR102140042B1 (ko) 2014-03-27 2014-03-27 표시장치 어레이 기판

Country Status (3)

Country Link
US (1) US9331104B2 (ko)
KR (1) KR102140042B1 (ko)
CN (1) CN104950537B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931986A (zh) * 2016-05-18 2016-09-07 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
CN106449664B (zh) * 2016-11-30 2019-07-26 厦门天马微电子有限公司 一种显示面板以及电子设备
CN106773387B (zh) * 2016-12-28 2019-07-02 武汉华星光电技术有限公司 液晶显示面板的静电防护结构
TWI621900B (zh) * 2017-04-28 2018-04-21 友達光電股份有限公司 顯示裝置與其製作方法
JP7045185B2 (ja) * 2017-12-27 2022-03-31 株式会社ジャパンディスプレイ アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
CN108231798A (zh) * 2018-01-05 2018-06-29 京东方科技集团股份有限公司 一种待检测的显示面板、显示面板及显示装置
CN109742115B (zh) * 2019-01-08 2021-01-26 京东方科技集团股份有限公司 阵列基板和显示装置
WO2020147041A1 (zh) * 2019-01-16 2020-07-23 深圳市柔宇科技有限公司 Amoled显示面板及显示器
JP7180538B2 (ja) * 2019-05-24 2022-11-30 富士通オプティカルコンポーネンツ株式会社 光デバイス、試験方法、光送受信装置、および製造方法
CN110928079B (zh) * 2019-12-18 2022-10-11 京东方科技集团股份有限公司 显示面板的制备方法、显示面板及显示装置
CN112230485B (zh) * 2020-10-27 2022-05-20 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
KR20220090837A (ko) * 2020-12-23 2022-06-30 엘지디스플레이 주식회사 투명 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097304A (zh) * 2006-06-27 2008-01-02 中华映管股份有限公司 主动元件阵列母基板
KR20090017991A (ko) * 2007-08-16 2009-02-19 엡슨 이미징 디바이스 가부시키가이샤 액정 표시 장치
KR20120033689A (ko) * 2010-09-30 2012-04-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043971A (en) * 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package
US7295279B2 (en) * 2002-06-28 2007-11-13 Lg.Philips Lcd Co., Ltd. System and method for manufacturing liquid crystal display devices
KR20080078089A (ko) * 2007-02-22 2008-08-27 삼성전자주식회사 표시기판 및 이의 제조 방법, 표시장치
JP4911169B2 (ja) * 2008-12-25 2012-04-04 三菱電機株式会社 アレイ基板及び表示装置
CN102566167B (zh) * 2010-12-27 2015-04-22 上海天马微电子有限公司 一种阵列基板
CN103676370B (zh) * 2012-09-19 2017-04-12 上海中航光电子有限公司 Tft阵列基板及其液晶面板
KR102107383B1 (ko) * 2012-12-27 2020-05-07 엘지디스플레이 주식회사 디스플레이 장치용 어레이 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097304A (zh) * 2006-06-27 2008-01-02 中华映管股份有限公司 主动元件阵列母基板
KR20090017991A (ko) * 2007-08-16 2009-02-19 엡슨 이미징 디바이스 가부시키가이샤 액정 표시 장치
KR20120033689A (ko) * 2010-09-30 2012-04-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법

Also Published As

Publication number Publication date
KR102140042B1 (ko) 2020-08-03
US9331104B2 (en) 2016-05-03
US20150279868A1 (en) 2015-10-01
CN104950537A (zh) 2015-09-30
CN104950537B (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
KR102140042B1 (ko) 표시장치 어레이 기판
US7956945B2 (en) Array substrate for liquid crystal display device
CN105372894B (zh) 一种阵列基板及液晶显示装置
KR100444538B1 (ko) 액티브 매트릭스형 액정 표시 장치
US8717523B2 (en) Array substrate for liquid crystal display device and liquid crystal display device including the same
US11604392B2 (en) Active matrix substrate and display panel
US9395586B2 (en) Liquid crystal display device
US9746729B2 (en) Liquid crystal display
KR20090090708A (ko) 횡전계 방식 액정표시장치용 어레이 기판
CN110764329A (zh) 阵列基板及其制备方法、液晶显示面板、显示装置
JP6378949B2 (ja) 液晶表示装置
JP2019184945A (ja) 配線基板及び表示装置
US9280023B2 (en) Liquid crystal display device
JP2019184864A (ja) 表示装置
KR20120136681A (ko) 액정표시장치
WO2015064252A1 (ja) 透明液晶表示装置
KR20090126764A (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
CN106547138A (zh) 显示器及其显示面板
KR20140095927A (ko) 액정표시장치 어레이 기판
KR20110070173A (ko) 액정표시장치
KR100998021B1 (ko) 수평전계 방식 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant