KR20150098230A - 유기막의 에칭 방법 - Google Patents

유기막의 에칭 방법 Download PDF

Info

Publication number
KR20150098230A
KR20150098230A KR1020150024349A KR20150024349A KR20150098230A KR 20150098230 A KR20150098230 A KR 20150098230A KR 1020150024349 A KR1020150024349 A KR 1020150024349A KR 20150024349 A KR20150024349 A KR 20150024349A KR 20150098230 A KR20150098230 A KR 20150098230A
Authority
KR
South Korea
Prior art keywords
organic film
etching
film
gas
hard mask
Prior art date
Application number
KR1020150024349A
Other languages
English (en)
Inventor
미치하루 야마모토
슌이치 다테마쓰
?이치 다테마쓰
류스케 야마시타
노리히코 하마다
고에이 겜바
Original Assignee
아이치 세이코우 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이치 세이코우 가부시키가이샤 filed Critical 아이치 세이코우 가부시키가이샤
Publication of KR20150098230A publication Critical patent/KR20150098230A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

[과제] 하드 마스크층의 패턴을 정확하게 전사할 수 있고, 또한 에칭 레이트가 빠른, 유기막의 에칭 방법을 제공한다.
[해결 수단] 하드 마스크층(2)에 의해 표면이 선택적으로 보호된 유기막(1)을 에칭한다. 이때, 부분 에칭 공정과 성막 공정을 반복하여 실시한다. 부분 에칭 공정에서는, 실리콘 산화막을 이방성 에칭하는 가스와, 실리콘 산화막을 에칭하지 않고 유기막(1)을 등방성 에칭하는 가스와의 혼합 가스를 사용하여, 유기막(1)을, 당해 유기막(1)의 막 두께의 일부만 에칭한다. 또한, 성막 공정에 있어서는, 부분 에칭 공정에 있어서 형성한 오목상부(10)의 측면(12) 및 저면(11)과, 하드 마스크층(2)에, 실리콘 산화막으로 이루어진 보호막(3)을 성장시킨다.

Description

유기막의 에칭 방법{METHOD FOR ETCHING ORGANIC FILM}
본 발명은, 도금 레지스트 등의 유기막을 선택적으로 에칭하는 방법에 관한 것이다.
전자 부품 등을 제조하는 과정에 있어서, 기판 위에 도금 레지스트 등의 유기막을 도포하고, 이 유기막을 선택적으로 에칭하는 공정을 실시하는 경우가 있다. 이 공정에서는, 예를 들면, SiO2 등으로 이루어진 하드 마스크층을 사용하여, 상기 유기막의 표면을 부분적으로 보호하고, 그 후, 드라이 에칭을 실시하여, 유기막 중 하드 마스크로부터 노출된 부위를 제거한다.
상기 유기막의 에칭 방법으로는, 예를 들면, 산소 라디칼을 사용하여 유기막을 등방성 에칭하는 방법이 알려져 있다. 이 방법은, 유기막의 에칭 레이트가 빠른 것이 특징이다.
또한, 다른 방법으로서, CH계 가스와 NH3 가스를 혼합한 에칭 가스를 사용하여, 유기막을 이방성 에칭하는 방법이 알려져 있다(하기 특허문헌 1 참조). 이 방법을 사용하면, 에칭시에, 유기막과 상기 에칭 가스가 화학 반응하여, 측면에 보호막이 형성된다. 이로 인해, 측면을 보호하면서 에칭을 실시할 수 있어, 상기 하드 마스크층의 패턴을, 유기막에 정확하게 전사할 수 있다.
일본 공개특허공보 특개2005-79192호
그러나, 상기 산소 라디칼을 사용하는 방법은, 에칭 레이트는 빠르지만, 등방성 에칭이기 때문에, 유기막의 두께가 두꺼운 경우 등에, 하드 마스크층의 패턴을 유기막에 정확하게 전사하는 것이 곤란해진다는 문제가 있다. 예를 들면, 수 ㎛ 이상의 큰 단차(段差)가 있는 기판 위에 배선 패턴을 형성하는 경우에는, 유기막(도금 레지스트)의 두께를 두껍게 할 필요가 있다. 등방성 에칭은, 측벽에도 에칭이 진행되기 때문에, 유기막의 두께가 두꺼우면, 하드 마스크층의 패턴을 유기막에 정확하게 전사하는 것이 곤란해진다. 특히, 유기막의 두께가 두껍고, 미세한 배선 패턴을 형성할 필요가 있을 때에는, 등방성 에칭에서는, 하드 마스크층의 미세한 패턴을 유기막에 정확하게 전사하는 것은 곤란하다.
또한, 상기 CH계 가스와 NH3 가스를 혼합한 에칭 가스를 사용하여, 유기막을 이방성 에칭하는 방법은, 하드 마스크층의 패턴을 유기막에 정확하게 전사할 수 있지만, 에칭 레이트가 느리기 때문에, 상기한 바와 같이 유기막의 막 두께를 두껍게 할 필요가 있는 경우에는, 에칭에 장시간을 요하게 된다. 이로 인해, 이들 에칭 가스는, 적용이 곤란하다.
본 발명은, 이러한 배경을 감안하여 이루어진 것으로, 큰 단차를 갖는 기판에 형성한 유기막을 에칭하는 경우와 같이, 막 두께가 두꺼운 유기막을 에칭하는 경우에도, 하드 마스크층의 패턴을 정확하게 전사할 수 있고, 에칭 레이트가 빨라, 단시간에 처리가 가능한, 유기막의 에칭 방법을 제공하고자 하는 것이다.
본 발명의 일 형태는, 하드 마스크층에 의해 표면이 선택적으로 보호된 유기막을 에칭하는 방법으로서,
실리콘 산화막을 이방성 에칭하는 가스와, 상기 실리콘 산화막을 에칭하지 않고 상기 유기막을 등방성 에칭하는 가스와의 혼합 가스를 사용하여, 상기 유기막을, 당해 유기막의 막 두께의 일부만 에칭하는 부분 에칭 공정과,
당해 부분 에칭 공정에 있어서 상기 유기막에 형성된 오목상부(凹狀部)의 측면 및 저면(底面)에, 상기 실리콘 산화막으로 이루어진 보호막을 성장시키는 성막 공정
을 교호로 복수회 실시하는 것을 특징으로 하는, 유기막의 에칭 방법에 있다.
상기 유기막의 에칭 방법에서는, 상기 부분 에칭 공정과, 상기 성막 공정을 교호로 복수회 실시한다. 이와 같이 하면, 유기막의 표면에서부터 깊은 개소까지, 에칭 패턴을 크게 변화시키지 않고 에칭을 진행할 수 있다. 이로 인해, 큰 단차를 갖는 기판에 형성한 유기막을 에칭하는 경우와 같이, 막 두께가 두꺼운 유기막을 에칭하는 경우에도, 하드 마스크층의 패턴을 유기막에 정확하게 전사할 수 있고, 에칭 레이트를 빠르게 할 수 있다.
즉, 상기 혼합 가스에는, 실리콘 산화막(보호막)을 이방성 에칭하는 가스가 함유되어 있기 때문에, 이 혼합 가스를 사용하여 부분 에칭 공정을 실시하면, 직전의 성막 공정에 있어서 상기 측면에 형성된 보호막을 크게 에칭하지 않고, 상기 저면에 형성된 보호막을 주로 에칭하여, 당해 저면의 유기막을 노출시킬 수 있다. 그리고, 이어서 부분 에칭 공정을 실시함으로써, 혼합 가스에 함유되는, 실리콘 산화막(보호막)을 에칭하지 않고 유기막을 등방성 에칭하는 가스에 의해, 노출된 저면의 유기막을 에칭할 수 있다.
이 부분 에칭 공정과 상기 성막 공정을 교호로 반복하면, 측면을 보호막에 의해 보호하면서, 유기막을 막 두께 방향으로 에칭하는 것이 가능해진다. 또한, 유기막 중 등방성 에칭 가스에 의해 새롭게 에칭되는 부위는, 그 측면에도 에칭이 진행되지만, 막 두께 방향으로의 에칭량을 적절히 조정함으로써, 측면의 에칭량은, 근소한 양으로 억제할 수 있다. 또한, 이어서 실시되는 성막 공정에서 보호막이 형성되기 때문에, 이 성막 공정 후에 실시되는 부분 에칭 공정에 있어서, 측면을 보호막에 의해 보호할 수 있어, 측면이 크게 에칭되지 않도록 할 수 있다. 이것에 의해, 에칭의 이방성을 높일 수 있어, 하드 마스크층의 패턴을 유기막에 정확하게 전사하는 것이 가능해진다. 또한, 등방성 에칭 가스는, 상기한 CH계 가스와 NH3 가스의 혼합 가스와 비교하여 에칭 레이트가 빠르기 때문에, 부분 에칭 공정과 성막 공정을 교호로 실시해도, 전체의 에칭 레이트를 비교적 빠르게 할 수 있다.
이상과 같이, 본 발명에 의하면, 하드 마스크층의 패턴을 정확하게 전사할 수 있고, 에칭 레이트가 빠른, 유기막의 에칭 방법을 제공할 수 있다.
도 1은 실시예 1에 있어서의, 유기막의 에칭 방법을 사용한 도금 방법을 설명하기 위한 단면도.
도 2는 도 1에 이어지는 단면도.
도 3은 도 2에 이어지는 단면도.
도 4는 도 3에 이어지는 단면도.
도 5는 도 4에 이어지는 요부(要部) 확대도로서, 부분 에칭 공정의 설명도.
도 6은 도 5에 이어지는 요부 확대도로서, 성막 공정의 설명도.
도 7은 도 6에 이어지는 요부 확대도로서, 부분 에칭 공정의 설명도.
도 8은 도 7에 이어지는 요부 확대도로서, 부분 에칭 공정의 설명도.
도 9는 도 8에 이어지는 요부 확대도로서, 부분 에칭 공정의 설명도.
도 10은 실시예 1에 있어서의, 부분 에칭 공정과 성막 공정을 복수회, 반복하여 실시한 후의 단면도.
도 11은 도 10에 이어지는 단면도.
도 12는 도 11에 이어지는 단면도.
도 13은 도 12에 이어지는 단면도.
도 14는 실시예 2에 있어서의, MI 센서의 제조 방법을 설명하기 위한 상면도.
도 15는 도 14의 XV-XV 단면도.
도 16은 도 15에 이어지는 단면도.
도 17은 도 16에 이어지는 도면으로서, MI 센서의 상면도.
도 18은 도 17의 XVIII-XVIII 단면도.
도 19는 실시에 3에 있어서의, MI 센서의 제조 방법을 설명하기 위한 단면도.
도 20은 도 19에 이어지는 도면.
도 21은 도 20에 이어지는 도면.
도 22는 실험예 1에 있어서의, 플로우 차트.
도 23은 실험예 1에 있어서의, 에칭된 유기막의 단면 SEM 사진.
도 24는 비교 실험에 있어서의, 플로우 차트.
도 25는 비교 실험에 있어서의, 에칭된 유기막의 단면 SEM 사진.
도 26은 비교예에 있어서의, 유기막의 단면도.
상기 유기막의 에칭 방법에 있어서, 상기 혼합 가스는, O2 가스와 Ar 가스를 함유하고, 상기 부분 에칭 공정에 있어서, 상기 혼합 가스를 사용하여 Ar+와 산소 라디칼을 발생시키고, 상기 Ar+에 의해 상기 실리콘 산화막을 이방성 에칭하는 동시에, 상기 산소 라디칼에 의해 상기 유기막을 등방성 에칭하는 것이 바람직하다.
Ar은, Ar+가 되어 유기막에 조사(照射)했을 때에, 저면의 유기막을 활성화하여, 반응성을 높이는 효과가 있고, O2 가스와 함께 사용함으로써, O2 단독인 경우와 비교하여, 에칭 레이트를 향상시키는 효과를 수득할 수 있다. 또한, 산소 라디칼을 사용하면, 유기막을 등방성 에칭할 때의 에칭 레이트를 특히 빠르게 할 수 있다.
또한, 상기 유기막은, 당해 유기막의 막 두께 방향으로 단차가 있는 배선층을 도금 형성하기 위한 도금 레지스트인 것이 바람직하다.
막 두께 방향으로 단차가 있는 배선층을 도금하기 위해서는, 막 두께가 두꺼운 도금 레지스트(유기막)를 사용할 필요가 있다. 이 경우, 상기 에칭 방법을 사용하면, 에칭 레이트가 빠르기 때문에, 도금 레지스트(유기막)의 막 두께가 두꺼워도 단시간에 에칭하는 것이 가능해진다. 또한, 상기 에칭 방법은 상기한 바와 같이, 유기막의 표면에서부터 깊은 위치까지, 하드 마스크층의 패턴을 크게 변화시키지 않고 정확하게 전사할 수 있기 때문에, 유기막의 막 두께가 두꺼워도, 폭 치수가 작은 배선층을 용이하게 형성하는 것이 가능해진다.
또한, 상기 배선층에 의해, 기판 위에 배치된 감자체(感磁體)와, 당해 감자체를 권회(卷回)하는 코일을 갖는 MI 센서에 있어서의, 상기 코일을 구성하고 있고, 상기 유기막은, 상기 코일을 도금 형성하기 위한 도금 레지스트인 것이 바람직하다.
MI 센서의 검출 코일은, 감자체나 기판에 의해 형성된 큰 단차에 걸치듯이 하여 형성할 필요가 있다. 따라서, 이 검출 코일을 도금 형성하기 위한 도금 레지스트(유기막)는, 단차를 메우기 위해, 막 두께를 두껍게 할 필요가 특히 높다. 또한, 최근, MI 센서에 관해서 소형화, 고감도화의 요구가 높아지고, 이에 따라, 상기 검출 코일의 폭을 좁게 하여, 권수(卷數)를 많게 하는 것에 의한 고감도화의 필요성이 높아지고 있다. 검출 코일은, 폭을 좁게 하고, 권수를 많게 하면, 보다 높은 출력을 수득할 수 있기 때문이다. 이와 같이, MI 센서의 코일용 도금 레지스트(유기막)는, 막 두께를 두껍게 하고, 폭 치수를 좁게 할 필요성이 높기 때문에, 상기 에칭 방법과 같이, 에칭 레이트가 빠르고, 패턴을 정확하게 전사할 수 있는 방법을 사용한 경우의 효과는 크다. 또한, MI 센서에서는, 검출 코일 이외에, 바이어스 자장을 인가하기 위한 코일이나, 피드백 코일을 형성하는 경우도 있고, 이 경우에도 마찬가지로 본 발명을 적용할 수 있다.
또한, 본 발명은, MI 센서의 코일 이외의 코일을 형성하는 경우에 사용할 수도 있다. 패턴이 미세하고, 큰 단차에 걸치는 코일을 도금 형성하기 위해서는, 두꺼운 도금 레지스트(유기막)를 사용하고, 폭 치수를 좁게 할 필요성이 높기 때문에, 본 발명을 사용했을 때의 효과가 크다.
[실시예]
(실시예 1)
상기 유기막의 에칭 방법에 따르는 실시예에 관해서, 도 1 내지 도 13을 사용하여 설명한다. 도 4 내지 도 10에 도시하는 바와 같이, 본 예의 에칭 방법에서는, 하드 마스크층(2)에 의해 표면이 선택적으로 보호된 유기막(1)을 에칭한다. 또한, 본 예에서는, 부분 에칭 공정(도 7 내지 도 9 참조)과, 성막 공정(도 6 참조)을 반복하여 실시한다.
도 7 내지 도 9에 도시하는 바와 같이, 부분 에칭 공정에서는, 실리콘 산화막을 이방성 에칭하는 가스와, 실리콘 산화막을 에칭하지 않고 유기막(1)을 등방성 에칭하는 가스와의 혼합 가스를 사용하여, 유기막(1)을, 당해 유기막(1)의 막 두께의 일부만 에칭한다.
또한, 도 6에 도시하는 바와 같이, 성막 공정에 있어서는, 부분 에칭 공정에 있어서 유기막(1)에 형성된 오목상부(10)의 측면(12) 및 저면(11)에, 실리콘 산화막으로 이루어진 보호막(3)을 성장시킨다.
본 예의 유기막(1)은, 전자 부품의 배선층(7)을 도금 형성할 때에 사용되는, 도금 레지스트이다. 이하, 본 예의 에칭 방법을 사용한 도금 방법에 관해서 설명한다.
본 예에서는, 기판(5)(도 13을 참조)에, 도시하지 않은 큰 단차가 형성되어 있고, 이 단차에 걸치도록 배선층(7)을 형성한다. 이 배선층(7)을 도금 형성하기 위해서는, 막 두께가 두꺼운 도금 레지스트(유기막(1): 도 12 참조)를 사용할 필요가 있다. 이러한 막 두께가 두꺼운 도금 레지스트(유기막(1))는, 직접 노광하려고 해도, 노광 장치의 초점이 맞지 않는다. 이로 인해 도 1에 도시하는 바와 같이, 유기막(1) 위에 하드 마스크층(2)과 포토레지스트(63)를 형성하고, 이 포토레지스트(63) 및 하드 마스크층(2)을 먼저 패터닝한 후(도 2 내지 도 4 참조), 유기막(1)을 에칭하여(도 5 내지 도 10 참조), 하드 마스크층(2)의 패턴을 유기막(1)에 전사할 필요가 있다. 이하, 본 예의 도금 방법에 관해서 상세하게 설명한다.
우선, 도 1에 도시하는 바와 같이, 실리콘으로 이루어진 기판(5) 위에, 시드층(61)과, 시드 보호층(62)과, 유기막(1)과, 하드 마스크층(2)과, 포토레지스트(63)를 이 순서로 형성한다. 시드층(61)은, 후술하는 도금 공정에 있어서, 도금 성장의 핵이 되는 층이다. 시드층(61)으로서는, 예를 들면, Cu를 사용할 수 있다. 또한, 시드 보호층(62)은, 유기막(1)을 에칭할 때에 시드층(61)을 보호하기 위한 층이다. 시드 보호층(62)으로서는, 예를 들면, 실리콘 산화막을 사용할 수 있다.
유기막(1)은, 후술하는 도금 공정(도 12, 도 13 참조)을 실시할 때에 사용되는, 도금 레지스트이다. 유기막(1)으로서는, 예를 들면, 에폭시 수지를 사용할 수 있다. 하드 마스크층(2)은, 유기막(1)을 에칭할 때의 패턴을 형성하기 위한 층이고, 예를 들면, 실리콘 산화막을 사용할 수 있다.
이와 같이, 기판(5) 위에 시드층(61) 내지 포토레지스트(63)를 순차 적층한 후, 도 2에 도시하는 바와 같이, 노광 현상 공정을 실시하여, 포토레지스트(63)를 패터닝한다. 그 후, 도 3에 도시하는 바와 같이, 하드 마스크층(2)을 드라이 에칭한다. 이어서, 도 4에 도시하는 바와 같이, 포토레지스트(63)를 박리한다. 이상의 공정을 실시함으로써, 유기막(1)의 표면을 하드 마스크층(2)에 의해 선택적으로 보호한 피처리체(19)를 제조한다.
이 후에, 도 5에 도시하는 바와 같이, 부분 에칭 공정을 실시한다. 부분 에칭 공정에서는, 상기한 바와 같이, 실리콘 산화막을 이방성 에칭하는 가스와, 실리콘 산화막을 에칭하지 않고 유기막(1)을 등방성 에칭하는 가스와의 혼합 가스를 사용한다. 본 예에서는, 등방성 에칭을 하는 가스로서, O2 가스를 사용하고, 이방성 에칭을 하는 가스로서, Ar 가스를 사용한다. 또한, 부분 에칭 공정에서는, 반응성 이온 에칭(RIE: Reactive Ion Etching)을 실시한다. 즉, 챔버 내에 있어서, 혼합 가스에 전자파를 조사함으로써, 혼합 가스 중의 O2를 분해하여 산소 라디칼을 발생시키는 동시에, Ar을 이온화시켜 Ar+로 한다. 이 산화 라디칼과 유기막(1)이 화학 반응하여, 유기막(1)이 등방적으로 에칭된다. 여기서, 산소 라디칼을 발생시킬 때에, 동시에 산소 이온이 발생하고, 이 산소 이온에 의해 Si 산화막이 에칭될 가능성이 있지만, 그 양은 근소하기 때문에, 큰 문제는 되지 않는다. 또한, 부분 에칭 공정에서는, 유기막(1)을, 막 두께(d)(도 2 참조)의 일부만 에칭한다. Ar+는, 유기막(1)의 표면을 활성화하여, 유기막(1)과 산소 라디칼을 화학 반응하기 쉽게 한다. 또한, Ar+에 의해서도, 유기막(1)이 물리적으로 에칭된다.
부분 에칭 공정을 실시한 후, 도 6에 도시하는 바와 같이, 성막 공정을 실시한다. 이 공정에서는, 부분 에칭 공정에 있어서 형성한 오목상부(10)의 저면(11) 및 측면(12)에, 실리콘 산화막으로 이루어진 보호막(3)을 형성한다. 이때, 하드 마스크층(2)에도 보호막(3)이 형성된다. 본 예에서는, O2와 TMS(테트라메틸실란)를 함유하는 원료 가스를 사용하여, 화학 기상 성장법(CVD)에 의해, 실리콘 산화막을 성장시킨다. 성막 공정에서는, 챔버 내에 있어서 플라즈마화된 O와 Si가, 피처리체(19)의 표면에서 결합하여, 실리콘 산화막이 형성된다. CVD법은, 챔버 내에 전계를 가하지 않고 실시하기 때문에, 반응은 등방적으로 일어난다. 이로 인해, 상기 저면(11)과, 측면(12)과, 하드 마스크층(2)에, 각각 실리콘 산화막으로 이루어진 보호막(3)이 형성된다.
성막 공정을 실시한 후, 도 7 내지 도 9에 도시하는 바와 같이, 다시 부분 에칭 공정을 실시한다. 상기한 바와 같이, 부분 에칭 공정에서는, 실리콘 산화막을 이방성 에칭하는 가스(Ar 가스)와, 유기막(1)을 등방성 에칭하는 가스(O2 가스)의 혼합 가스를 사용하여, RIE를 실시한다. 즉, 챔버 내에 있어서 혼합 가스에 전자파를 조사하여, Ar+와 산소 라디칼을 발생시키는 동시에, 챔버 내에 전계를 발생시킨다. 그리고, 도 7에 도시하는 바와 같이, Ar+를 전계에 의해 막 두께 방향(Z 방향)으로 가속시켜, 보호막(3)에 충돌시킨다. 이와 같이 하면, 도 8에 도시하는 바와 같이, 측면(12)에 형성된 보호막(3)은 크게 에칭되지 않고, 저면(11)과 하드 마스크층(2) 위에 형성된 보호막(3)이 주로 에칭된다. 이로 인해, 저면(11)으로부터 유기막(1)이 노출된다.
이어서 부분 에칭 공정을 실시하면, 도 8, 도 9에 도시하는 바와 같이, 상기 산소 라디칼에 의해, 오목상부(10)의 저면(11)이 등방성 에칭된다. 이때, 상기의 부분 에칭 공정(도 5 참조)에 있어서 에칭한 부위의 측면(121)은, 보호막(1)에 의해 보호되어 있기 때문에, 에칭되지 않는다. 또한, 새롭게 에칭되는 부위의 측면(122)은, X 방향(Z 방향에 직교하는 방향)으로도 에칭이 진행되지만, 1회의 부분 에칭 공정에 있어서의, Z 방향으로의 에칭량을 적절히 조정함으로써, 상기 측면(122)의 X 방향으로의 에칭량을 근소하게 할 수 있다.
본 예에서는, 상기 부분 에칭 공정(도 8, 도 9 참조)과, 상기 성막 공정(도 6 참조)을 교호로 복수회 실시한다. 이와 같이 하면, 이미 에칭한 부위의 측면(121)을, 성막 공정에서 형성되는 보호막(1)에 의해 보호할 수 있고, 또한, 새롭게 에칭하는 부위의 측면(122)이 X 방향으로 크게 에칭되는 것을 억제할 수 있다. 이로 인해, 도 10에 도시하는 바와 같이, 2개의 공정을 반복하여 실시함으로써, 하드 마스크층(2)의 패턴을, 유기막(1)에 정확하게 전사할 수 있다. 또한, 산소 라디칼에 의한 유기막(1)의 에칭 레이트는 빠르기 때문에, 성막 공정과 부분 에칭 공정을 교호로 실시한다고 해도, 전체의 에칭 레이트를 충분히 빠르게 할 수 있다.
유기막(1)의 에칭이 완료된 후, 도 11에 도시하는 바와 같이, 웨트 에칭 처리를 실시하여, 하드 마스크층(2)과 시드 보호층(62)을 제거한다. 한편, 이 공정은, CF4 가스 등을 사용한 드라이 에칭에 의해 실시할 수도 있다.
하드 마스크층(2)과 시드 보호층(62)을 제거한 후, 도 12에 도시하는 바와 같이, 도금 공정을 실시하여, 노출된 시드층(61) 위에 배선층(7)을 성장시킨다. 도금 공정이 완료된 후, 도 13에 도시하는 바와 같이, 유기막(1)을 박리하고, 또한, 시드 보호층(62)과 시드층(61)을 에칭한다. 이와 같이 하여, 목적의 배선층(7)을 형성한다.
본 예의 작용 효과에 관해서 설명한다. 본 예에서는, 부분 에칭 공정(도 7 내지 도 9 참조)과, 성막 공정(도 6 참조)을 교호로 복수회 실시한다. 이로 인해, 하드 마스크층(2)의 패턴을 유기막(1)에 정확하게 전사할 수 있고, 또한 에칭 레이트를 빠르게 할 수 있다.
즉, 상기 혼합 가스에는, 실리콘 산화막(보호막(3))을 이방성 에칭하는 가스가 함유되어 있기 때문에, 이 혼합 가스를 사용하여 부분 에칭 공정을 실시하면, 직전의 성막 공정에 있어서 측면(12)에 형성된 보호막(3)을 크게 에칭하지 않고, 저면(11)에 형성된 보호막(3)을 주로 에칭하여, 당해 저면(11)의 유기막(1)을 노출시킬 수 있다. 그리고, 이어서 부분 에칭 공정을 실시함으로써, 혼합 가스에 함유되는, 유기막(1)을 등방성 에칭하는 가스에 의해, 노출된 저면(11)의 유기막(1)을 에칭할 수 있다.
이 부분 에칭 공정과 성막 공정을 교호로 반복하면, 측면(12)을 보호막(3)에 의해 보호하면서, 유기막(1)을 Z 방향으로 에칭할 수 있다. 또한, 유기막(1) 중 등방성 에칭 가스에 의해 새롭게 에칭되는 부위는, 그 측면(122)(도 9 참조)에도 에칭이 진행되지만, 1회의 부분 에칭 공정에 있어서의 Z 방향으로의 에칭량을 적절히 조정함으로써, 측면(122)의 X 방향으로의 에칭량을 근소하게 할 수 있다. 이것에 의해, 에칭의 이방성을 높일 수 있고, 하드 마스크층(2)의 패턴을 유기막(1)에 정확하게 전사하는 것이 가능해진다. 또한, 등방성 에칭 가스(O2)는 에칭 레이트가 빠르기 때문에, 부분 에칭 공정과 성막 공정을 교호로 실시해도, 전체의 에칭 레이트를 비교적 빠르게 할 수 있다.
여기서 가령, 상기 부분 에칭 공정과 성막 공정을 교호로 실시하지 않고, 등방성 에칭 공정만을 실시하여, 유기막을 에칭한다고 하면, 도 26에 도시하는 바와 같이, 유기막(91)의 측면(9)이 X 방향으로 크게 에칭되어 버린다. 이로 인해, 에칭이 필요한 유기막의 두께(Z 방향 치수)가 커질수록, 하드 마스크층(92)의 패턴의, 유기막(91)으로의 전사 정밀도가 저하될 우려가 높아진다. 또한, 유기막(91)이 붕괴될 가능성도 있다. 그러나, 본 예와 같이 부분 에칭 공정과 성막 공정을 교호로 실시하면, 측면(12)(도 7 내지 도 9 참조)을 보호막(3)에 의해 보호하면서 에칭할 수 있기 때문에, 이러한 문제가 발생하기 어렵다.
본 예의 에칭 방법은, 유기막(1)의 막 두께가 두껍고, 또한 정확한 패턴 전사가 요구되는 경우에, 특히 유효하다. 본 예에서는 상기한 바와 같이, 기판(5) 위에 큰 단차가 있기 때문에, 이 단차를 유기막(1)에 의해 메울 필요가 발생하여, 유기막(1)의 막 두께가 부분적으로 두꺼워진다. 이 경우에도, 본 예에서는, 에칭 레이트가 빠르기 때문에, 유기막(1)의 에칭을 단시간에 완료시킬 수 있다. 또한, 패턴의 전사가 정확하기 때문에, 배선층(7)(도 13 참조)을 미세화하기 쉽다.
또한, 본 예의 혼합 가스에는, O2 가스와 Ar 가스가 함유된다. 그리고, 부분 에칭 공정(도 7 내지 도 9 참조)에 있어서, 산소 라디칼과 Ar+를 발생시키고, 이 Ar+에 의해, 보호막(3)을 이방성 에칭하는 동시에, 산소 라디칼에 의해, 유기막(1)을 등방성 에칭시키고 있다.
Ar 가스는, Ar+가 되어 유기막에 조사되었을 때에, 저면의 유기막을 활성화하고, 반응성을 높이는 효과가 있다. 이로 인해, Ar을 O2 가스와 조합하여 사용함으로써, 산소 라디칼에 의한 유기막의 에칭 레이트를 더 빠르게 할 수 있다.
또한, 본 예에서는, 등방성 에칭 가스로서 O2 가스를 사용했지만, 그 밖에 N2 가스를 사용할 수도 있다. 단, 에칭 레이트를 고려하면, O2 가스가 가장 적합하다. 또한, O2 가스와 N2 가스의 혼합 가스를 사용할 수도 있다. 이 경우에는, O2 가스의 비율이 높을수록, 에칭 레이트의 점에서 유리하다.
이상과 같이, 본 예에 의하면, 하드 마스크층의 패턴을 정확하게 전사할 수 있고, 또한 에칭 레이트가 빠른, 유기막의 에칭 방법을 제공할 수 있다.
또한, 본 예에서는, 상기 성막 공정에 있어서, 원료 가스로서, O2 가스와 TMS(테트라메틸실란)을 혼합한 가스를 사용했지만, 본 발명은 이것으로 한정되는 것은 아니다. 즉, TMS 대신, 다른 유기 Si 가스, 예를 들면, 테트라메톡시실란(TMOS), 메틸트리메톡시실란(MTMOS), 디메틸메톡시실란(DMDMOS), 메톡시트리메틸실란(MOTMS) 등을 사용할 수도 있다.
또한, 본 예에서는, 실리콘 산화막을 이방성 에칭하는 가스로서 Ar 가스를 사용했지만, Kr이나 Xe 등의, 다른 희가스를 사용할 수도 있다. 단, Ar 가스는 희가스 중에서는 염가이기 때문에, Ar 가스의 사용이 바람직하다.
또한, 상기 「실리콘 산화막」은, SiO2로 한정되지 않으며, Si와 O의 조성비가 1:2에서 약간 벗어난 것도 포함된다. 예를 들면, CVD의 성막 조건에 따라서는, Si와 O의 조성비가 1:2에서 약간 벗어난 것을 성막하는 것도 가능하다.
(실시예 2)
본 예는, 상기한 유기막(1)의 에칭 방법을 사용하여, MI 센서(4)(Magneto-Impedance Sensor)에 있어서의, 비정질 와이어 주위에 권회되는 검출 코일(79)을 형성하는 예이다. 도 14, 도 15에 도시하는 바와 같이, MI 센서(4)를 제조함에 있어서, 우선, 실리콘제의 기판(5) 위에 제1 배선층(7a)을 형성하고, 그 위에 수지제(樹脂製)의 보지부(保持部)(41)를 도포한다. 이 보지부(41)에 선상의 감자체(40)를 보지시키고, 그 후, 열을 가하여 보지부(41)를 경화시킨다. 제1 배선층(7a)은, 주지의 도금 공정을 사용하여 형성할 수 있다.
이 후에, 도 16에 도시하는 바와 같이, 시드층(61)과, 시드 보호층(62)과, 유기막(1)(도금 레지스트)과, 하드 마스크층(2)과, 포토레지스트(63)를 이 순서로 적층한다. 이들 시드층(61) 내지 포토레지스트(63)의 재질 등은, 실시예 1과 같다.
이 후에, 실시예 1과 같이, 노광 현상 공정(도 2 참조), 드라이 에칭 공정(도 3 참조), 레지스트 박리 공정(도 4 참조)을 순차 실시하고, 또한, 부분 에칭 공정(도 7 내지 도 9)과 성막 공정(도 6 참조)을 교호로 복수회 실시한다.
본 예에서는 도 16에 도시하는 바와 같이, 감자체(40)와 보지부(41)에 의해 큰 단차가 형성되어 있다. 이로 인해, 유기막(1)을 사용하여 이 단차를 메울 필요가 있고, 유기막(1)의 두께를 두껍게 하지 않을 수 없다. 또한, 유기막(1)에는, 얇은 부위(D1)와 두꺼운 부위(D2)가 있다. 이로 인해, 예를 들면, 유기막(1)을 감광성 레지스트에 의해 형성하고, 이 감광성 레지스트를 직접, 노광하려고 해도, 노광 장치의 초점이 맞지 않게 된다. 이로 인해, 일단, 포토레지스트(63)를 노광하여, 하드 마스크층(2)을 에칭하고(도 3 참조), 이 하드 마스크층(2)의 패턴을 유기막(1)에 전사할 필요성이 있다.
상기한 바와 같이, 부분 에칭 공정과 성막 공정을 교호로 실시하여, 유기막(1) 전체를 에칭한 후, 도금 공정(도 12, 도 13)을 실시한다. 이것에 의해, 도 17, 도 18에 도시하는 바와 같이, 제2 배선층(7b)을 도금 형성한다. 제2 배선층(7b)은, 감자체(40) 및 보지부(41)에 걸치도록 형성되어 있다. 또한, 제2 배선층(7b)은, 제1 배선층(7a)의 양 단부(710)에 각각 접속하고 있다. 이들 제1 배선층(7a)과 제2 배선층(7b)에 의해, 검출 코일(79)을 형성하고 있다.
본 예의 작용 효과에 관해서 설명한다. 본 예의 유기막(1)은, Z 방향으로 단차가 있는 배선층(7)(제2 배선층(7b))을 도금 형성하기 위한 도금 레지스트이다.
Z 방향으로 단차가 있는 배선층(7)을 도금하기 위해서는, 막 두께가 두꺼운 도금 레지스트(유기막(1))를 사용할 필요가 있다. 이 경우, 상기 에칭 방법을 사용하면, 에칭 레이트가 빠르기 때문에, 도금 레지스트(유기막(1))의 막 두께가 두꺼워도 단시간에 에칭하는 것이 가능해진다. 또한, 배선의 폭이나 패턴 간격 등을 좁게 하면, 단락(短絡)되거나 단선(斷線)되거나 하는 문제가 발생하기 쉬워져, 배선의 형성이 어려워지지만, 상기 에칭 방법은 패턴을 정확하게 전사할 수 있기 때문에, 종래의 방법에 비해 배선층(7)을 보다 미세화하는 것이 가능해진다.
또한, 본 예에서는, 상기 배선층(7)(제2 배선층(7b))을 사용하여, MI 센서의 검출 코일(79)을 형성하고 있다.
MI 센서(4)의 검출 코일(79)을 구성하는 배선층(7)(제2 배선층(7b))은, 감자체(40)나 보지부(41)에 의해 형성된 큰 단차에 걸칠 필요가 있다. 따라서, 이 검출 코일(79)을 도금 형성하기 위한 도금 레지스트(유기막(1))는, 단차를 메우기 위해, 막 두께를 두껍게 할 필요가 특히 높다. 또한, 최근, MI 센서(4)의 소형화 및 고감도화의 요구가 높아지고, 이에 따라, 검출 코일(79)의 패턴을, 상기한 바와 같이 미세화할 필요성이 높아지고 있다. 이와 같이, 검출 코일(79)을 형성하기 위한 도금 레지스트는, 막 두께를 두껍게 하고, 또한 패턴을 미세화할 필요성이 높기 때문에, 상기 에칭 방법과 같이, 에칭 레이트가 빠르고, 또한 하드 마스크층(2)의 패턴을 정확하게 전사할 수 있는 방법을 사용한 경우의 효과는 크다.
그 밖에, 실시예 1과 같은 구성 및 작용 효과를 구비한다.
(실시예 3)
본 예는, MI 센서(4)의 형상을 변경한 예이다. 본 예의 MI 센서(4)를 제조하는 경우에는, 도 19에 도시하는 바와 같이, 우선 기판(5)에 홈부(50)를 형성하고, 시드층(61) 및 시드 보호층(62)을 성막한다. 이때, 홈부(50)의 측면(51)과 저면(52)에도, 시드층(61) 및 시드 보호층(62)을 성막한다. 이어서, 유기막(1)(도금 레지스트), 하드 마스크층(2), 포토레지스트(63)를 형성한다.
그 후, 실시예 2와 같이, 노광 현상 공정(도 2 참조), 드라이 에칭 공정(도 3 참조), 레지스트 박리 공정(도 4 참조)을 순차 실시한다. 또한, 부분 에칭 공정(도 7 내지 도 9 참조)과 성막 공정(도 6 참조)을 교호로 복수회 실시하여, 유기막(1)을 Z 방향으로 에칭한다. 그 후, 도금 공정(도 12, 도 13)을 실시하여, 도 20에 도시하는 바와 같이, 제1 배선층(7a)을 도금 형성한다. 이 후에, 도 21에 도시하는 바와 같이, 홈부(50) 내에 감자체(40)를 배치하고, 수지제의 보지부(41)를 사용하여 홈부(50)를 충전한다. 그 후, 제2 배선층(7b)을 형성한다. 제2 배선층(7b)은, 주지의 도금 방법을 사용하여 형성할 수 있다. 제1 배선층(7a)과 제2 배선층(7b)에 의해, 검출 코일(79)이 형성된다.
본 예에서는, 도 19, 도 20에 도시하는 바와 같이, 검출 코일(79)의 제1 배선층(7a)을 형성할 때에, 유기막(1)(도금 레지스트)을 사용하여 홈부(50)를 메울 필요가 있기 때문에, 유기막(1)의 두께를 두껍게 할 필요가 있다. 또한, MI 소자(4)의 최근의 고감도화 요구에 대응하려고 하면, 검출 코일(79)을 구성하는 배선층(7)의 폭이나 간격을 좁게 하는 등, 패턴을 미세화할 필요성이 높다. 이로 인해, 상기 에칭 방법과 같이, 유기막(1)의 에칭 레이트가 빠르고, 또한 패턴을 정확하게 전사할 수 있는 방법을 사용한 경우의 효과는 크다.
(실험예 1)
본 발명의 효과를 확인하기 위한 실험을 실시하였다. 우선, 실리콘제의 기판(5)(도 1 참조) 위에, Cu로 이루어진 시드층(61)과, SiO2로 이루어진 시드 보호층(62)과, 에폭시계 수지로 이루어진 유기막(1)과, SiO2로 이루어진 하드 마스크층(2)과, 포토레지스트(63)를 이 순서로 적층하였다. 각 층 사이에는, 밀착성을 높이기 위해, Ti 박막을 개재시켰다(포토레지스트(63)의 바로 아래는 제외). 유기막(1)에는, JSR제 THB-126N을 사용하였다. 유기막(1)의 막 두께는 40㎛로 하였다. 또한, 포토레지스트(63)에는, 도쿄오카사 제조 TMMR P-W1000PM을 사용하였다. 포토레지스트(63)의 막 두께는 4㎛로 하였다. 시드 보호층(62)과 하드 마스크층(2)은, 각각 막 두께를 0.5㎛로 하였다.
상기 공정을 실시한 후, 노광 현상 공정(도 2 참조)을 실시하여, 잔부(630)의 폭(W1)과, 발부(拔部)(631)의 폭(W2)이 각각 5.0㎛가 되도록 에칭 패턴을 형성하였다. 그 후, CF4 가스를 사용한 드라이 에칭 공정을 실시하여, 하드 마스크층(2)을 에칭하고(도 3 참조), 이어서, 포토레지스트(63)를 박리하였다(도 4 참조). 이상의 공정을 실시함으로써, 피처리체(19)를 제조하였다.
그 후, 부분 에칭 공정(도 7 내지 도 9 참조)과 성막 공정(도 6 참조)을 교호로 실시함으로써, 유기막(1)을 Z 방향으로 에칭하는 공정을 실시하였다. 에칭 장치에는, Oxford사제 Plasmalab System 100을 사용하였다. 에칭 공정에서는, 도 22에 도시하는 바와 같이, 우선, 챔버 내의 02 가스와 Ar 가스를 도입하고, 기판 온도를 안정시키기 위해, 5분간 대기하였다(스텝 S1). 그 후, 챔버를 진공 배기하고, 에칭용 가스를 도입하였다(스텝 S2). 이 스텝에서는, 챔버에 02 가스를 3.38×10-2m3/s로 도입한 후, Ar 가스를 3.38×10-22m3/s로 도입하였다. 그리고, 이들 O2 가스와 Ar 가스를, 챔버 내에 있어서 혼합하였다.
이어서, 부분 에칭 공정을 실시하였다(스텝 S3). 부분 에칭 공정에서는, 챔버 내의 기압을 0.266Pa로 하고, 피처리체(19)의 온도를 25±10℃로 하였다.
부분 에칭 공정 후, 챔버를 진공 배기하고, 보호막(3)의 원료 가스를 도입하였다(스텝 S4). 이 스텝에서는, 챔버 내에 02 가스를 1.35×10-22m3/s로 도입하고, 그 후, TMS(테트라메틸실란)을 3.38×10-32m3/s로 도입하였다. 스텝 S4에 이어서, 성막 공정(스텝 S5)을 실시하였다. 이 스텝에서는, 챔버 내의 압력을 0.266Pa로 하고, 피처리체(19)의 온도를 25±10℃로 하였다. 그리고, 보호막(3)을 10nm 형성하였다.
상기 스텝(S2 내지 S5)을 25회 반복한 후, 종료 처리(스텝 S6)를 실시하였다. 성막 공정(스텝 S5)을 포함한 전체의 에칭 레이트는, 0.43㎛/min이었다. 이 에칭 레이트는, 후술하는 비교 실험에 있어서의 에칭 레이트(0.47㎛/min)와 큰 차가 없는 것을 확인할 수 있었다.
또한, 종래와 같이, CH계 가스와 NH3 가스의 혼합 가스를 사용하여 에칭한 경우에는, 에칭 레이트가 0.15㎛/min이다. 이 값과 비교하여, 본 발명은, 에칭 레이트(0.43㎛/min)를 대폭 개선할 수 있는 것을 알 수 있다.
유기막(1) 전체를 에칭한 후의 단면 SEM 사진을 도 23에 도시한다. 이 사진으로부터, 유기막(1)의 측면(12)은 X 방향으로 크게 에칭되어 있지 않고, 포토레지스트(63)의 패턴이 정확하게 전사되어 있는 것을 알 수 있다. 한편, 오목상부(10)의 최대 폭은 5.7㎛이고, 패턴의 변환 오차는 14%이었다.
(비교 실험)
본 발명에 포함되지 않는 비교 실험을 실시하였다. 우선, 실험예 1과 동일한 피처리체(19)를 제조하였다. 그리고, 보호막(도 6 참조)을 형성하지 않고, 에칭만을 실시하여, 유기막 전체를 에칭하였다. 즉, 도 24에 도시하는 바와 같이, 챔버에 가스를 도입하고 5분간 대기(스텝 S11)한 후, 챔버에 에칭 가스를 도입하였다(스텝 S12). 이 스텝에서는, O2 가스를 3.38×10-22m3/s로 도입하고, 이어서 Ar 가스를 3.38×10-22m3/s로 도입하였다.
이어서, 유기막의 에칭을 실시하였다(스텝 S13). 이 스텝에서는, 챔버 내의 압력을 0.266Pa로 하고, 피처리체(19)의 온도를 25±10℃로 하였다. 그리고, 보호막을 형성하지 않고, 1회의 에칭 공정으로, 유기막을 Z 방향으로 모두 에칭하였다.
유기막의 에칭 레이트는, 0.47㎛/min이었다. 유기막을 에칭한 후의 단면 SEM 사진을 도 23에 도시한다. 이 사진으로부터, 유기막(91)의 측면(912)은 X 방향으로 크게 에칭되어 있고, 포토레지스트(63)의 패턴이 정확하게 전사되어 있지 않은 것을 알 수 있다. 한편, 오목상부(10)의 최대 폭은 8.3㎛이고, 패턴의 변환 오차는 66%이었다. 이것으로부터, 비교 실험에서는, 실험예 1보다도 패턴의 변환 오차가 큰 것을 알 수 있다.
1 유기막
10 오목상부
11 저면
12 측면
2 하드 마스크층
3 보호막

Claims (4)

  1. 하드 마스크층에 의해 표면이 선택적으로 보호된 유기막을 에칭하는 방법으로서,
    실리콘 산화막을 이방성 에칭하는 가스와, 상기 실리콘 산화막을 에칭하지 않고 상기 유기막을 등방성 에칭하는 가스와의 혼합 가스를 사용하여, 상기 유기막을, 당해 유기막의 막 두께의 일부만 에칭하는 부분 에칭 공정과,
    당해 부분 에칭 공정에 있어서 상기 유기막에 형성된 오목상부(凹狀部)의 측면 및 저면(底面)에, 상기 실리콘 산화막으로 이루어진 보호막을 성장시키는 성막 공정
    을 교호로 복수회 실시하는 것을 특징으로 하는, 유기막의 에칭 방법.
  2. 제1항에 있어서, 상기 혼합 가스는, O2 가스와 Ar 가스를 함유하고, 상기 부분 에칭 공정에 있어서, 상기 혼합 가스를 사용하여 Ar+와 산소 라디칼을 발생시키고, 상기 Ar+에 의해 상기 실리콘 산화막을 이방성 에칭하는 동시에, 상기 산소 라디칼에 의해 상기 유기막을 등방성 에칭하는 것을 특징으로 하는, 유기막의 에칭 방법.
  3. 제1항 또는 제2항에 있어서, 상기 유기막은, 당해 유기막의 막 두께 방향으로 단차(段差)가 있는 배선층을 도금 형성하기 위한 도금 레지스트인 것을 특징으로 하는, 유기막의 에칭 방법.
  4. 제3항에 있어서, 상기 배선층에 의해, 기판 위에 배치된 감자체(感磁體)와, 당해 감자체를 권회(卷回)하는 코일을 갖는 MI 센서에 있어서의, 상기 코일을 구성하고 있고, 상기 유기막은, 상기 코일을 도금 형성하기 위한 도금 레지스트인 것을 특징으로 하는, 유기막의 에칭 방법.

KR1020150024349A 2014-02-19 2015-02-17 유기막의 에칭 방법 KR20150098230A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014029708A JP6331452B2 (ja) 2014-02-19 2014-02-19 有機膜のエッチング方法
JPJP-P-2014-029708 2014-02-19

Publications (1)

Publication Number Publication Date
KR20150098230A true KR20150098230A (ko) 2015-08-27

Family

ID=52465290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150024349A KR20150098230A (ko) 2014-02-19 2015-02-17 유기막의 에칭 방법

Country Status (4)

Country Link
US (1) US9376748B2 (ko)
EP (1) EP2911185B1 (ko)
JP (1) JP6331452B2 (ko)
KR (1) KR20150098230A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI545332B (zh) * 2015-09-10 2016-08-11 旺玖科技股份有限公司 電磁阻抗感測元件及其製作方法
TWI578547B (zh) * 2015-09-10 2017-04-11 旺玖科技股份有限公司 電磁阻抗感測元件及其製作方法
JP7321059B2 (ja) * 2019-11-06 2023-08-04 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
WO2024020152A1 (en) * 2022-07-22 2024-01-25 Lam Research Corporation High aspect ratio carbon etch with simulated bosch process

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360168B2 (ja) * 1999-04-08 2002-12-24 ミネベア株式会社 磁気インピーダンス素子
JP2001358218A (ja) * 2000-04-13 2001-12-26 Canon Inc 有機膜のエッチング方法及び素子の製造方法
JP2005079192A (ja) 2003-08-28 2005-03-24 Ulvac Japan Ltd 有機膜のドライエッチング方法
US7205226B1 (en) * 2005-02-24 2007-04-17 Lam Research Corporation Sacrificial layer for protection during trench etch
SG140538A1 (en) * 2006-08-22 2008-03-28 Lam Res Corp Method for plasma etching performance enhancement
JP5067068B2 (ja) * 2007-08-17 2012-11-07 東京エレクトロン株式会社 半導体装置の製造方法及び記憶媒体
US8277670B2 (en) * 2008-05-13 2012-10-02 Lam Research Corporation Plasma process with photoresist mask pretreatment
WO2010097932A1 (ja) * 2009-02-27 2010-09-02 愛知製鋼株式会社 マグネトインピーダンスセンサ素子及びその製造方法
US7759239B1 (en) * 2009-05-05 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing a critical dimension of a semiconductor device
JP2011151263A (ja) * 2010-01-22 2011-08-04 Tokyo Electron Ltd エッチング方法、エッチング装置及びリング部材
JP2013046006A (ja) * 2011-08-26 2013-03-04 Elpida Memory Inc 半導体装置及びその製造方法
JP5912616B2 (ja) * 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6331452B2 (ja) 2018-05-30
EP2911185B1 (en) 2017-12-13
JP2015154054A (ja) 2015-08-24
US9376748B2 (en) 2016-06-28
EP2911185A1 (en) 2015-08-26
US20150232984A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
CN103959380B (zh) 用于氧化硅化学气相沉积光刻胶平坦化的方法
CN109643639B (zh) 用于间隔件和硬掩模应用的硼烷介导的从硅烷和烷基硅烷物质脱氢的工艺
JP5356516B2 (ja) 凹凸パターン形成方法
KR20150098230A (ko) 유기막의 에칭 방법
JP2001223207A (ja) エッチングポリマーを利用した半導体素子の製造方法及び半導体素子
KR102336347B1 (ko) 붕소-도핑된 비정질 탄소 하드 마스크 및 방법
CN107667415A (zh) 用于先进图案化的线边缘粗糙度降低的保形可剥离碳膜
KR102562862B1 (ko) 에칭 중의 로우-k 트렌치 보호용 원자층 성막
CN108780749A (zh) 等离子体蚀刻方法
US20190140167A1 (en) Angled surface removal process and structure relating thereto
CN104979153B (zh) 蚀刻方法
CN104170068B (zh) 用于低蚀刻速率硬模膜的具有氧掺杂的pvd氮化铝膜
CN105174207B (zh) 一种三轴磁传感器的制造方法
CN107039345A (zh) 元件芯片的制造方法以及元件芯片
TWI253101B (en) Method for manufacturing semiconductor device
US8822141B1 (en) Front side wafer ID processing
US10636656B2 (en) Methods of protecting structure of integrated circuit from rework
US10811251B2 (en) Dielectric gap-fill material deposition
CN102437026B (zh) 沟槽刻蚀方法以及半导体器件制造方法
US20020102500A1 (en) Method for raising etching selectivity of oxide to photoresist
CN106876322A (zh) 一种硅的深沟槽形成方法和半导体结构
CN118108177A (zh) 一种电子器件的制备方法及电子器件
CN104916775A (zh) 一种3d磁传感器的制作方法
JPH0319335A (ja) パターン形成方法
JP2009231372A (ja) パターン形成方法