KR20150074872A - 인터포저 기판 및 그의 제조 방법 - Google Patents

인터포저 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20150074872A
KR20150074872A KR1020130163059A KR20130163059A KR20150074872A KR 20150074872 A KR20150074872 A KR 20150074872A KR 1020130163059 A KR1020130163059 A KR 1020130163059A KR 20130163059 A KR20130163059 A KR 20130163059A KR 20150074872 A KR20150074872 A KR 20150074872A
Authority
KR
South Korea
Prior art keywords
substrate
groove
metal
glass
interposer substrate
Prior art date
Application number
KR1020130163059A
Other languages
English (en)
Inventor
박종철
김준철
김동수
육종민
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020130163059A priority Critical patent/KR20150074872A/ko
Publication of KR20150074872A publication Critical patent/KR20150074872A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명에 따른 인터포저 기판의 제조 방법은 제1 마스크를 정렬하고, 제1 노광량을 이용하여 기판을 감광하는 단계, 상기 제1 마스크와 다른 패턴을 가진 제2 마스크를 정렬하고, 제2 노광량을 이용하여 기판을 감광하는 단계, 상기 감광된 기판을 식각하여 홈을 형성하는 단계, 그리고 상기 홈을 금속으로 채워서 상기 기판에 금속 배선을 형성하는 단계를 포함한다.

Description

인터포저 기판 및 그의 제조 방법{INTERPOSER SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 인터포저 기판 및 그의 제조 방법에 관한 것이다.
금속 배선은 일반적으로 포토레지스트(photoresist)와 전기 도금을 이용해 형성되는데, 포토레지스트의 두께 및 단차비(aspect ratio: depth/diameter) 한계로 인해서 높은 단차비의 특성을 갖는 두꺼운 금속 배선 형성에 한계가 있다. 또한 기판 표면에 두껍게 형성된 구조체의 경우 그 두께로 인해 전체적인 모듈의 두께를 증가시킨다.
따라서 일반적인 박막 인덕터의 경우 10um 이하의 금속 두께로 제작이 되고 있으며 이러한 얇은 두께로 인해 높은 품질을 가지는 인덕터를 구현하기가 어렵다.
또한, 일반적인 실리콘 기판의 경우 전기적 손실에 매우 높아 특수한 고저항 실리콘을 사용해야만 하며, 또한 실리콘 기판을 건식 에칭하기 위해서는 고가의 deep RIE(Reactive Ion Etching, 반응성 이온 식각) 장비와 독성이 강한 가스(예를 들어, SF6, C4F8 등)를 사용해야 하는 어려움이 있다.
특히, 건식 식각 기술을 이용할 경우에는 형성되는 비아 홀과 트렌치 홈들이 동일한 깊이로 형성되기 때문에, 기판에 형성되는 금속 두께를 항상 동일한 깊이로 제작해야만 하는 기술적 제약이 발생한다.
본 발명은 다양한 두께의 금속 배선을 쉽게 형성할 수 있는 인터포저 기판 및 그의 제조 방법을 제공하고자 한다.
본 발명의 인터포저 기판의 제조 방법은 인터포저 기판을 제조하는 방법에서, 제1 마스크를 정렬하고, 제1 노광량을 이용하여 기판을 감광하는 단계, 상기 제1 마스크와 다른 패턴을 가진 제2 마스크를 정렬하고, 제2 노광량을 이용하여 기판을 감광하는 단계, 상기 감광된 기판을 식각하여 홈을 형성하는 단계, 그리고 상기 홈을 금속으로 채워서 상기 기판에 금속 배선을 형성하는 단계를 포함한다.
상기 기판은. 유리 기판을 포함할 수 있다.
상기 제2 노광량을 이용하여 기판을 감광하는 단계는, 상기 제1 노광량과 다른 크기의 상기 제2 노광량을 이용하여 상기 기판을 감광하는 단계를 포함할 수 있다.
상기 홈을 형성하는 단계는, 상기 제1 노광량에 의해 감광된 기판을 식각하여 제1 홈을 형성하고, 상기 제2 노광량에 의해 감광된 기판을 식각하여 상기 제1 홈과 깊이가 다른 제2 홈을 형성하는 단계를 포함할 수 있다.
상기 금속 배선을 형성하는 단계는, 상기 제1 홈을 금속으로 채워서 제1 금속 배선을 형성하는 단계, 그리고 상기 제2 홈을 금속으로 채워서 제2 금속 배선을 형성하는 단계를 포함할 수 있다.
상기 금속 배선은, 반도체 공정 기술을 적용한 나선형 인덕터 또는 신호 전송선을 포함하고, 상기 제1 홈에 형성된 상기 제1 금속 배선은, 상기 나선형 인덕터의 나선형의 권선 패턴을 형성하거나, 상기 신호 전송선의 전송 선로를 형성하고, 상기 제2 홈에 형성된 상기 제2 금속 배선은, 다른 기판과의 연결을 위한 관통 유리 비아(through glass via, TGV)를 형성할 수 있다.
본 발명의 인터포저 기판은 유리 기판, 마스크들의 형태에 따라서 상기 유리 기판을 식각하여 형성되는 제1 홈, 상기 유리 기판을 식각하여 형성되되, 상기 제1 홈과 깊이가 다른 제2 홈, 그리고 상기 제1 홈 또는 상기 제2 홈을 금속으로 채워서 형성되는 금속 배선을 포함한다.
상기 금속 배선은, 반도체 공정 기술을 적용한 나선형 인덕터 또는 신호 전송선을 포함할 수 있다.
본 발명의 실시예에 따르면 유리 기판에 다단 감광 공정을 적용해 다양한 두께의 금속 구조를 쉽게 동시에 구현 가능하므로, 저가격의 고성능 수동소자를 내장한 인터포저 기판을 제공한다.
도 1은 본 발명의 한 실시 예에 따른 인터포저 기판의 일 예를 나타낸 도면이다.
도 2는 도 1의 A-B 절단선을 따라 절단한 단면도이다.
도 3은 본 발명의 한 실시예에 따른 인터포저 기판의 제조 방법을 설명하는 흐름도이다.
도 4 내지 도 8은 각각 본 발명의 한 실시 예에 따른 인터포저 기판의 제조 방법을 나타낸 도면이다.
도 9는 본 발명의 한 실시 예를 따른 인터포저 기판의 단면을 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 층 등의 부분이 다른 부분의 "상부 또는 위에" 있다고 할 때, 이는 다른 부분의 "바로 상부 또는 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 상부 또는 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하, 도면을 참조로 하여 본 발명의 실시예에 따른 인터포저 기판 및 그의 제조 방법에 대하여 상세히 설명한다.
도 1은 본 발명의 한 실시 예에 따른 인터포저 기판의 일 예를 나타낸 도면이다.
도 1을 참고하면, 인터포저(interposer) 기판 예를 들면, 유리 기판(100)에 반도체 공정 기술을 적용한 소자가 형성될 수 있다.
인터포저 기판에는 나선형의 권선 패턴을 가지는 나선형 인덕터(10)가 형성되고, 신호 전송선의 전송 선로(20) 및 접지용 금속 배선(30a, 30b)이 형성된다.
이러한, 나선형 인덕터(10), 전송 선로(20) 및 접지용 금속 배선(GND)(30a, 30b)은 유리 기판(100)에 형성되며, 특히 본 발명의 한 실시예에 따라 감광성 유리 기판에 형성될 수 있다.
또한, 인터포저 기판에는 다른 기판과의 연결을 위한 관통 유리 비아(through glass via, TGV)(40)가 형성된다.
이때, 유리 기판(100)에 형성된 금속 배선들은 다단 리소그래피(Multi-step lithography) 기술을 적용해 다양한 두께의 금속 배선들이 형성되며, 각각의 금속 배선들은 각각의 기능 및 두께에 따라 나선형 인덕터(10), 전송 선로(20), 접지용 금속 배선(30a, 30b) 및 관통 유리 비아(40)를 형성할 수 있다.
그리고, 나선형 인덕터(10)는 금속 배선(12)을 포함하고, 관통 유리 비아(40) 또는 전송 선로(20)와 연결되는 제3 및 제4 금속 배선(50, 60)을 포함한다.
따라서, 본 발명의 한 실시예에 따른 인터포저 기판은 감광성 유리 기판을 활용함으로서, 반도체 소자의 제조를 위한 고가의 반도체 식각 장비가 요구되지 않으며, 대형 패널 형태의 유리를 활용할 경우 대량 생산이 쉬워 낮은 가격을 갖는 기판 제조가 가능하다.
또한, 본 발명의 한 실시예에 따른 인터포저 기판은 전송선로 측면에 전면 금속 벽 형성이 가능하므로, 차폐 구조 구현이 쉽고, 적은 면적으로도 충분한 효과를 갖는 ground 구조 구현이 가능하다.
따라서, 본 발명의 실시예에 따르면 기존의 박막 공정을 이용해 제작되는 금속 배선의 낮은 두께 문제와 실리콘을 패키지 기판으로 활용할 때 발생되는 전기적 문제, 대형 양산화 공정의 어려움 등을 극복할 수 있다.
또한, 본 발명의 실시예에 따르면 기존 박막 배선과 비교해 수배 이상의 두꺼운 구조의 금속 배선과 수동소자를 내장한 인터포저 기판을 대형 패널 크기로 양산 할 수 있다. 따라서, 본 발명의 실시예는 다단 감광 공정을 통해 다양한 두께의 금속 구조를 쉽게 동시에 구현 가능하므로, 저가격의 고성능 수동소자 내장형 인터포저 기판의 제조가 가능하다.
도 2는 도 1의 A-B 절단선을 따라 절단한 단면도이다.
도 2를 보면, 유리 기판(100)에 나선형의 권선 패턴에 따라서 홈을 형성하고 나선형의 권선 패턴에 따라서 형성된 홈에 금속을 채워 넣어서 제1 금속 배선(12)이 형성된다. 관통 유리 비아(40) 또는 전송 선로(20)와 연결되는 제3 금속 배선(50) 및 제4 금속 배선(60)은 유리 기판(100) 위에 절연층(80)을 두고 절연층(80) 위에 형성된다.
이와 같이, 인터포저 기판에는 나선형 인덕터(10)의 제1 금속 배선(12)이 유리 기판(100)에 나선형의 권선 패턴에 따라서 수직으로 홈을 형성하고 홈에 금속을 채워 넣어서 형성되므로, 높은 단차비 특성을 이용하여 두꺼운 금속 배선을 형성할 수 있으며 이에 따라서 고품질 계수를 갖는 인덕터의 형성이 가능해진다. 또한 수십 um 이상의 홈을 형성할 수 있으므로 포토레지스트를 이용한 금속 배선과 동일한 면적을 가지더라도 낮은 손실을 갖는 나선형 인덕터(10)를 구현할 수 있다.
또한 제1 금속 배선(12)을 두껍게 형성하여도 유리 기판(100)의 외부로 나오지 않으므로, 전체 모듈의 두께에 영향을 주지 않을 수도 있다.
그리고, 유리 기판(100)는 나선형 인덕터(10)의 제1 금속 배선(12)과 동일한 두께의 전송 선로(20)가 형성되고, 제4 금속 배선(60) 및 제5 금속 배선(70)을 통해 나선형 인덕터(10)의 제1 금속 배선(12) 및 관통 유리 비아(40)와 연결된다.
이때, 관통 유리 비아(40)에 형성된 제2 금속 배선의 두께는 나선형 인덕터(10) 및 전송 선로(20)의 두께와 달리 형성된다.
그리고, 유리 기판(100)의 하부 표면으로 금속을 노출시킨 후 노출된 금속에 연결 전극(42)을 형성한다. 연결 전극(42)에는 범프(44)가 형성될 수 있다. 이러한 연결 전극(42)을 통해서 다른 기판의 반도체 소자와 나선형 인덕터(10)가 연결될 수 있으며, 연결 전극(42)은 유리 기판(100)의 하부에 배선 공정을 통해서 형성될 수 있다.
따라서, 본 발명의 한 실시예에 따른 인터포저 기판은 고 단차비 효과를 이용해 적은 면적을 갖는 낮은 손실의 전송선 구현이 가능하고, 두꺼운 금속 구조를 가짐에도 불구하고 배선 구조가 기판에 내장되므로 얇은 두께의 모듈 또는 패키지 기판 구현이 가능하다.
또한, 본 발명의 한 실시예에 따른 인터포저 기판은 감광성 기능을 갖는 유리 기판을 활용하여 쉽게 높은 단차비를 갖는 비아홀 또는 식각 홈 구현이 가능하고, 유리가 갖는 낮은 전기적 손실 및 우수한 절연 특성으로 인해 실리콘 기판과 비교해 별도의 절연층 형성 없이도 고주파 영역에서 우수한 성능을 갖는 수동 소자 구현이 가능하다.
그리고, 유리 기판은 대구경 및 다양한 형태의 기판으로 가공이 가능하기 때문에 대량 생산 및 양산화에 유리하다.
도 3은 본 발명의 한 실시예에 따른 인터포저 기판의 제조 방법을 설명하는 흐름도이다.
도 3을 참조하면, 본 발명의 한 실시예에 따른 인터포저 기판의 제조 방법은 유리 기판(10)위에 제1 마스크를 정렬하고, 제1 노광량을 이용하여 기판을 감광한다(S100).
그리고, 유리 기판(10)위에 제2 마스크를 정렬하고, 제2 노광량을 이용하여 기판을 감광한다(S110). 이때, 제2 마스크는 제1 마스크와 다른 패턴을 가지며, 상기 제1 노광량과 다른 크기의 상기 제2 노광량을 이용하여 상기 기판을 감광한다.
또한, 인터포저 기판의 제조 방법은 감광된 기판을 식각하여 깊이가 다른 홈들을 형성한다(S120). 여기서, 제1 노광량에 의해 감광된 기판을 식각하여 제1 홈을 형성하고, 상기 제2 노광량에 의해 감광된 기판을 식각하여 상기 제1 홈과 깊이가 다른 제2 홈을 형성할 수 있다.
그리고, 인터포저 기판의 제조 방법은 식각된 홈을 금속으로 채워서 유리 기판에 금속 배선을 형성한다(S130). 이때, 금속 배선은 반도체 공정 기술을 적용한 나선형 인덕터 또는 신호 전송선을 포함하고, 다른 기판과의 연결을 위한 관통 유리 비아를 형성할 수 있다.
도 4 내지 도 8은 각각 본 발명의 한 실시 예에 따른 인터포저 기판의 제조 방법을 나타낸 도면이다.
도 4 및 도 5를 참고하면, 유리 기판(100) 위에 제1 마스크(110)를 정렬하고, 제1 노광량을 이용하여 유리 기판(100)을 감광한다. 그리고, 제1 마스크(110)와 다른 패턴을 가진 제2 마스크(120)를 정렬하고, 제2 노광량을 이용하여 유리 기판(100)을 감광한다.
인터포저 기판의 제조 방법은 제1 노광량을 이용하여 나선형 인덕터(10)이 배선 위치(12a) 및 전송 선로(20)의 배선 위치(20a)에 감광하고, 이와 깊이가 다른 홈을 형성하기 위해서 제2 노광량을 이용해 관통 유리 비아(40)의 배선 위치(40a)에 감광한다.
이때, 각각의 노광의 순서는 바뀌어도 상관이 없고, 좀더 다양한 깊이의 금속 구조를 구현하고자 할 경우에는 마스크 종류와 노광량을 추가하여 감광한다.
본 발명의 한 실시 예에 따른 인터포저 기판의 제조 방법은 이종의 각기 다른 노광량을 이용하여 감광성 유리를 감광한다. 따라서, 본 발명의 한 실시 예에 따른 인터포저 기판의 제조 방법은 관통 실리콘 비아(through silicon via, TSV) 공정과 달리 포토레지스트(photoresist) 공정이 필요 없다.
도 6을 참고하면, 노광 공정이 끝난 후에 열처리를 통해 감광된 유리를 결정화하고, 묽은 불산을 이용해 식각한다. 따라서, 마스크 패턴 및 노광 조건에 따라 다양한 깊이를 갖는 비아 홀(via hole)과 트렌치(trench)를 형성할 수 있다.
따라서, 유리 기판에는 제1 노광량에 의해 감광된 부분을 식각하여 제1 홈이 형성되고, 제2 노광량에 의해 감광된 부분을 식각하여 제1 홈과 깊이가 다른 제2 홈이 형성된다.
일반적으로 감광성 유리는 노광량이 많을 경우 유리 두께 전체를 감광하여 식각시 후면 감광 영역도 동시에 식각되는 특성이 있으나, 본 제조 과정에서는 설명의 편의를 위해 이러한 후면 식각 특성은 생략한다.
도 7을 참조하면, 또한, 전면 구리 도금을 통해 비아 홀 및 트렌치를 금속으로 채우고(filling), 평탄화 과정을 통해 나선형 인덕터(10), 전송 선로(20) 및 관통 유리 비아(40)의 배선을 형성한다.
다음 도 8을 참조하면, 유리 기판(100) 위에 절연층(80)을 형성하고, 제3 내지 제5 금속 배선(50, 60, 70)을 통해 나선형 인덕터(10), 전송 선로(20) 및 관통 유리 비아(40) 등을 전기적으로 연결한다. 그리고, 후면 공정을 통해 플립 칩(flip chip) 적층을 위한 범프(bump) 구조를 구현한다.
도 9는 본 발명의 한 실시 예를 따른 인터포저 기판의 단면을 나타낸 도면이다.
도 9를 참고하면, 유리 기판(100)에는 나선형 인덕터(10)의 제1 금속 배선(12)이 형성되고, 제1 배선과 깊이가 다른 관통 유리 비아(40)이 형성된다.
그리고 유리 기판(100)에는 반도체 공정 기술을 적용하여 박막 커패시터나 박막 레지스터 등의 박막 소자(90)가 형성된다. 이와 같이, 박막 소자(90)가 기판에 형성되는 경우, 제4 금속 배선(60)이 박막 소자(90)와 나선형 인덕터(10)를 연결하고, 제5 금속 배선(70)이 박막 소자(90)와 관통 유리 비아(40)를 연결할 수 있다.
이와 같이, 인터포저 기판은 유리 기판을 통해 형성될 수 있으며, 박막형 수동소자를 결합하여 구현 가능한 고집적 수동소자를 내장할 수 있다.
따라서, 본 발명의 한 실시 예를 따른 인터포저 기판은 우수한 성능을 갖는 나선형 인덕터(spiral inductor)와 전송 선로에 박막형 캐패시터(capacitor) 등을 결합하여 고주파 응용을 위한 필터(filter), 발룬(balun), 정합 회로(matching circuit) 등의 구현이 가능하다.
이와 같이, 본 발명의 한 실시 예를 따른 인터포저 기판은 PR과 전기 도금을 통해 금속 패턴을 형성하지 않고, 유리 기판에 수직 식각된 홈을 이용해 금속 패턴을 형성하며, 수직 식각된 홈에 금속을 채워 넣어 배선 또는 인덕터 라인을 형성하므로, 두꺼운 금속 구조를 형성하여도 기판 외부로 튀어 나오는 구조가 없다.
그리고, 본 발명의 한 실시 예를 따른 인터포저 기판은 감광성 기능을 갖는 유리를 활용하여 쉽게 높은 단차비를 갖는 비아 홀 또는 식각 홈 구현이 가능하고, 유리가 갖는 낮은 전기적 손실 및 우수한 절연 특성으로 인해 실리콘 기판과 비교해 별도의 절연층 형성 없이도 고주파 영역에서 우수한 성능을 갖는 수동 소자 구현이 가능하다.
특히, 기존 실리콘을 이용한 건식 에칭(dry etching)의 경우, 깊이가 다른 비아 홀 또는 트렌치의 홈을 형성화기 위해서는 2회 이상의 포토레지스트 코팅(photoresist coating), UV lithography, PR 현상, 건식 에칭 등의 복잡한 단계를 거쳐야 하나, 그러나 감광성 유리를 이용한 step lithography 기술의 경우 PR 공정 없이 각기 다른 이종의 마스크를 이용해 각기 다른 노광 노출을 실시한다.
이와 같이, 본 발명의 한 실시 예를 따른 인터포저 기판은 다양한 두께를 갖는 금속 구조물을 동시에 구현하는 것이 가능하다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (8)

  1. 인터포저 기판을 제조하는 방법에서,
    제1 마스크를 정렬하고, 제1 노광량을 이용하여 기판을 감광하는 단계,
    상기 제1 마스크와 다른 패턴을 가진 제2 마스크를 정렬하고, 제2 노광량을 이용하여 기판을 감광하는 단계,
    상기 감광된 기판을 식각하여 홈을 형성하는 단계, 그리고
    상기 홈을 금속으로 채워서 상기 기판에 금속 배선을 형성하는 단계
    를 포함하는 인터포저 기판의 제조 방법.
  2. 제1항에,
    상기 기판은.
    유리 기판을 포함하는 인터포저 기판의 제조 방법.
  3. 제1항에,
    상기 제2 노광량을 이용하여 기판을 감광하는 단계는,
    상기 제1 노광량과 다른 크기의 상기 제2 노광량을 이용하여 상기 기판을 감광하는 단계
    를 포함하는 인터포저 기판의 제조 방법.
  4. 제3항에,
    상기 홈을 형성하는 단계는,
    상기 제1 노광량에 의해 감광된 기판을 식각하여 제1 홈을 형성하고, 상기 제2 노광량에 의해 감광된 기판을 식각하여 상기 제1 홈과 깊이가 다른 제2 홈을 형성하는 단계
    를 포함하는 인터포저 기판의 제조 방법.
  5. 제4항에,
    상기 금속 배선을 형성하는 단계는,
    상기 제1 홈을 금속으로 채워서 제1 금속 배선을 형성하는 단계, 그리고
    상기 제2 홈을 금속으로 채워서 제2 금속 배선을 형성하는 단계
    를 포함하는 인터포저 기판의 제조 방법.
  6. 제5항에,
    상기 금속 배선은,
    반도체 공정 기술을 적용한 나선형 인덕터 또는 신호 전송선을 포함하고,
    상기 제1 홈에 형성된 상기 제1 금속 배선은,
    상기 나선형 인덕터의 나선형의 권선 패턴을 형성하거나, 상기 신호 전송선의 전송 선로를 형성하고,
    상기 제2 홈에 형성된 상기 제2 금속 배선은,
    다른 기판과의 연결을 위한 관통 유리 비아(through glass via, TGV)를 형성하는
    인터포저 기판의 제조 방법.
  7. 유리 기판,
    마스크들의 형태에 따라서 상기 유리 기판을 식각하여 형성되는 제1 홈,
    상기 유리 기판을 식각하여 형성되되, 상기 제1 홈과 깊이가 다른 제2 홈, 그리고
    상기 제1 홈 또는 상기 제2 홈을 금속으로 채워서 형성되는 금속 배선
    을 포함하는 인터포저 기판.
  8. 제7항에,
    상기 금속 배선은,
    반도체 공정 기술을 적용한 나선형 인덕터 또는 신호 전송선을 포함하는 인터포저 기판.
KR1020130163059A 2013-12-24 2013-12-24 인터포저 기판 및 그의 제조 방법 KR20150074872A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130163059A KR20150074872A (ko) 2013-12-24 2013-12-24 인터포저 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130163059A KR20150074872A (ko) 2013-12-24 2013-12-24 인터포저 기판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150074872A true KR20150074872A (ko) 2015-07-02

Family

ID=53787912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130163059A KR20150074872A (ko) 2013-12-24 2013-12-24 인터포저 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20150074872A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019512169A (ja) * 2016-02-25 2019-05-09 スリーディー グラス ソリューションズ，インク３Ｄ Ｇｌａｓｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ ３ｄキャパシタ、及び光活性基板を作製するキャパシタアレイ
KR20220051703A (ko) * 2020-10-19 2022-04-26 한국전자기술연구원 감광성 유리를 이용한 반도체 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019512169A (ja) * 2016-02-25 2019-05-09 スリーディー グラス ソリューションズ，インク３Ｄ Ｇｌａｓｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ ３ｄキャパシタ、及び光活性基板を作製するキャパシタアレイ
KR20220051703A (ko) * 2020-10-19 2022-04-26 한국전자기술연구원 감광성 유리를 이용한 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US10629469B2 (en) Solder resist layers for coreless packages and methods of fabrication
US20130174417A1 (en) Interposer-on-Glass Package Structure
CN203536430U (zh) 集成电路裸片
DE112016007567T5 (de) Gehäusesubstrat mit hochdichte-zwischenverbindungsschicht mit säulen- und via-verbindungen zur fan-out-skalierung
US10629647B2 (en) Semiconductor devices and methods for forming patterned radiation blocking on a semiconductor device
DE102018204575A1 (de) Integriertes schaltungs-package mit mikrostreifen-leitungsführung und einer externen masseebene
KR101519760B1 (ko) 금속 배선의 형성 방법 및 이에 의해 제조된 금속 배선 기판
TW201509249A (zh) 具有貫通電極的配線基板、其製造方法及半導體裝置
TW201828440A (zh) 在半導體互連件中的通孔及間隙
JP2018078133A (ja) コイル内蔵ガラス基板およびビルドアップ基板
CN105374692A (zh) 封装基板及其制法
JP2016514909A (ja) 酸化層を備える低コストインターポーザ
KR20150074872A (ko) 인터포저 기판 및 그의 제조 방법
TWI618214B (zh) 具有重佈線路層的晶片結構
US10008442B2 (en) Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used
TW201720247A (zh) 線路板結構及其製作方法
EP3132469B1 (en) Pattern between pattern for low profile substrate
TWI591780B (zh) 使用微影圖案化聚合物基板之無載體矽中介層
TWI742138B (zh) 半導體互連中的通孔及間隙
TWM522542U (zh) 線路板結構
WO2015001662A1 (ja) 半導体装置およびその製造方法
JP5880508B2 (ja) 配線基板およびその製造方法
TW200931490A (en) Semiconductor structure having alignment marks and method of forming the same
CN116387276A (zh) 具有用于容纳管芯的玻璃内盲腔和穿通腔的封装架构
CN112599492A (zh) 一种厚转接板结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application