KR20150059117A - 도금의 전처리 방법 및 기억 매체 - Google Patents

도금의 전처리 방법 및 기억 매체 Download PDF

Info

Publication number
KR20150059117A
KR20150059117A KR1020140162645A KR20140162645A KR20150059117A KR 20150059117 A KR20150059117 A KR 20150059117A KR 1020140162645 A KR1020140162645 A KR 1020140162645A KR 20140162645 A KR20140162645 A KR 20140162645A KR 20150059117 A KR20150059117 A KR 20150059117A
Authority
KR
South Korea
Prior art keywords
substrate
heating
catalyst particle
treatment
dispersant
Prior art date
Application number
KR1020140162645A
Other languages
English (en)
Other versions
KR102384772B1 (ko
Inventor
타카시 타나까
노부타카 미즈타니
유스케 사이토
미츠아키 이와시타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150059117A publication Critical patent/KR20150059117A/ko
Application granted granted Critical
Publication of KR102384772B1 publication Critical patent/KR102384772B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1893—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/002—Pretreatement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/10—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by other chemical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

촉매 금속 나노 입자를 하지막 상에 양호하게 정착시킨다. 도금의 전처리 방법은, 물을 포함하는 용제에 촉매 금속 나노 입자 및 분산제를 분산시켜 이루어지는 촉매 입자 용액을 기판에 공급하여, 기판의 표면에 촉매 입자 함유막을 형성하는 촉매 입자 함유막 형성 공정과, 상기 기판을 제 1 온도로 가열하여, 적어도 상기 촉매 입자 함유막에 포함되는 수분을 제거하는 제 1 가열 공정과, 상기 제 1 가열 공정 후에, 상기 기판을 상기 제 1 온도보다 높은 제 2 온도로 가열함으로써 상기 분산제를 중합시켜 시트화하여, 이에 의해, 이 시트화된 분산제에 의해 상기 촉매 금속 나노 입자를 덮고, 또한 하지층에 고착하는 제 2 가열 공정을 구비한다.

Description

도금의 전처리 방법 및 기억 매체{PRE-TREATMENT METHOD FOR PLATING AND STORAGE MEDIUM}
본 발명은 기판에 형성된 오목부를 도금에 의해 매립하기 전에 하지(下地) 처리로서 행해지는 전처리를 행하는 방법에 관한 것이다.
최근, LSI 등의 반도체 장치는 실장(實裝) 면적의 공간 절약화 또는 처리 속도의 개선과 같은 과제에 대응하기 위하여, 한층 더 고밀도화될 것이 요구되고 있다. 고밀도화를 실현하는 기술의 일례로서, 복수의 배선 기판을 적층함으로써 3 차원 LSI 등의 다층 기판을 제작하는 다층 배선 기술이 알려져 있다.
다층 배선 기술에서는 일반적으로, 배선 기판 간의 도통을 확보하기 위하여, 배선 기판을 관통하고 또한 구리 등의 도전성 재료가 매립된 관통 비아홀(TSV(Through Silicon Via))이 배선 기판에 형성되어 있다. 도전성 재료가 매립된 TSV를 제작하기 위한 기술의 일례로서, 무전해 도금법이 알려져 있다.
무전해 도금에 의해 금속막을 성막하는 경우에는, 하지와 금속막의 밀착성 향상이 과제가 된다. 이 때문에, 종래부터 실란 커플링제 또는 티탄 커플링제 등의 커플링제에 의해 하지 상에 자기 조직화 단분자막(SAM)을 형성하고, 자기 조직화 단분자막을 개재하여 팔라듐 입자 등의 촉매 금속을 하지에 정착시키고 있다. 예를 들면, 특허 문헌 1에 기재된 바와 같이, PVP(폴리비닐 피롤리돈) 등의 분산제에 의해 피복 된 팔라듐 나노 입자를 포함하는 촉매 입자 용액을 기판에 공급함으로써, 촉매 금속을 자기 조직화 단분자막 상에 흡착시킬 수 있다.
그러나, 팔라듐 나노 입자의 정착성은 충분하지 않고, 후공정의 무전해 도금에 의한 배리어층 형성 처리 전에 행해지는 세정 처리 등에 의해 탈락하는 경우가 있어, 건전한 배리어층이 형성되지 않는다고 하는 문제가 있다. 배리어층의 건전성이 낮으면, 그 위에 형성되는 시드층, 배선을 구성하는 구리 도금층의 건전성도 낮아질 우려가 있다.
일본특허공개공보 2013-067856호
본 발명은 촉매 금속 나노 입자를 하지막 상에 양호하게 정착시키고, 그 위에 충분한 밀착성을 가지는 균일한 도금을 형성하는 것을 가능하게 하는 도금의 전처리 방법을 제공하는 것이다.
본 발명은, 물을 포함하는 용제에 촉매 금속 나노 입자 및 분산제를 분산시켜 이루어지는 촉매 입자 용액을 기판에 공급하여, 기판의 표면에 촉매 입자 함유막을 형성하는 촉매 입자 함유막 형성 공정과, 상기 기판을 제 1 온도로 가열하여, 적어도 상기 촉매 입자 함유막에 포함되는 수분을 제거하는 제 1 가열 공정과, 상기 제 1 가열 공정 후에, 상기 기판을 상기 제 1 온도보다 높은 제 2 온도로 가열함으로써 상기 분산제를 중합시켜 시트화하여, 이에 의해, 이 시트화된 분산제에 의해 상기 촉매 금속 나노 입자를 덮고, 또한 하지층에 고착하는 제 2 가열 공정을 구비한 것을 특징으로 하는 도금의 전처리 방법을 제공한다.
본 발명에 따르면, 제 1 가열 공정에 의해 촉매 입자 함유막으로부터 수분을 제거한 후에, 제 1 가열 공정보다 고온으로 제 2 가열 공정을 행함으로써, 중합 반응도 촉진되고, 고품질의 시트화된 분산제의 층이 형성된다. 이 층이, 촉매 금속 나노 입자를 하지에 강고하게 고착시키기 때문에, 이 후에 금속 나노 입자를 촉매로서 행해지는 도금에 의해 형성되는 도금막의 품질을 향상시킬 수 있다.
본 발명은 또한, 도금 처리 시스템에 상기의 도금의 전처리 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체를 제공한다.
도 1a 및 도 1b는 실란 커플링 처리 및 티탄 커플링 처리에 대하여 설명하기 위한 오목부 근방에서의 기판의 단면도이다.
도 2a ~ 도 2f는 TSV의 형성 공정을 설명하기 위한 오목부 근방에서의 기판의 단면도이다.
도 3a ~ 도 3c는 도금의 전처리에 사용하는 장치의 구성을 개략적으로 도시한 도이다.
도 4는 도금의 전처리를 포함하는 일련의 처리를 실시하기 위한 도금 처리 시스템의 일례를 도시한 개략 평면도이다.
이하에 도면을 참조하여, 기판에 형성된 오목부(관통 비아홀(TSV)이 되는 오목부)에 Cu(구리)를 매립하기 위한 일련의 공정에 대하여 설명한다. 이 일련의 공정에는 발명의 일실시예에 따른 도금 전처리 방법의 각 공정이 포함된다.
미리 TSV가 되는 오목부(홀)(2a)가 형성된 기판(실리콘 기판)(2)이 준비된다. 오목부(2a)는, 예를 들면 포토리소그래피 기술을 이용하여 공지된 드라이 에칭 프로세스, 예를 들면 ICP - RIE(유도 결합 플라즈마 반응성 이온 에칭)에 의해 형성할 수 있다.
이하에 도금의 전처리에 대하여 설명한다.
(친수화 처리)
먼저, 기판(2)에 대하여 친수화 처리가 실시된다. 친수화 처리는 UV(자외선) 조사 처리, 플라즈마 산화 처리, SPM 처리(피라냐 세정) 등의 임의의 공지된 방법에 의해 실시할 수 있다. 이 친수화 처리에 의해, 기판 표면이, 후술하는 커플링제가 결합되기 쉬운 상태가 된다. 친수화 처리가 SPM 처리에 의해 행해지는 경우에는, SPM 처리 후에 DIW(순수)에 의한 린스 처리가 실시된다.
(실란 커플링 처리)
이어서, 실란 커플링제를 오목부(2a)의 내측 표면을 포함하는 기판의 표면에 흡착시켜 실란계 결합층(21a)(도 1a 참조)을 형성하는 실란 커플링 처리가 행해진다. ‘실란계 결합층’이란, 실란 커플링제 유래의 자기 조직화 단분자막(SAM)으로 이루어지는 층으로서, 당해 층의 하지(여기서는 실리콘)와 상층(후술하는 촉매 입자 함유층(22))과의 사이에 개재되어 양자의 결합을 강화하는 층이다.
본 실시예에서는, 실란 커플링 처리를 진공 증착 처리에 의해 행한다. 진공 증착 처리는, 예를 들면 도 3a에 개략적으로 도시한 구성을 가지는 진공 증착 장치(30)를 이용하여 행할 수 있다. 이 경우, 진공(감압) 분위기가 된 처리 챔버(31) 내에 설치한 재치대(載置臺)(32) 상에 기판(2)을 재치하고, 재치대(32)의 내부에 설치한 히터(33)에 의해 기판(2)을 예를 들면 100℃ 정도로 가열한다. 이 상태에서, 탱크(34) 내에 저류된 액체 상태의 실란 커플링제를 히터(35)에 의해 가열하여 기화시키고, 캐리어 가스 공급원(36)으로부터 공급되는 캐리어 가스에 실어 처리 챔버(31) 내로 공급한다.
실란 커플링 처리는 액 처리에 의해 행하는 것도 가능하다. 액 처리로서는, 후술하는 티탄 커플링 처리에서 이용하는 스피너(회전식 액 처리 장치)를 이용한 스핀 온(SPIN-ON) 처리, 실란 커플링제의 배스에 기판을 침지하는 침지 처리를 이용할 수 있다. 또한 액 처리에 의해 실란 커플링 처리를 행한 경우에는, 다음의 티탄 커플링 처리로 이행하기 전에 별도의 베이크 처리를 행할 필요가 있다.
오목부(2a)의 애스펙트비가 높은 경우(예를 들면 본 실시예와 같이 오목부(2a)가 고애스펙트비의 TSV인 경우)에는, 액 처리로는 오목부(2a)의 바닥 부분까지 실란 커플링제를 도달시키는 것이 불가능 혹은 곤란하거나, 또는 생산 기술적으로 허용되기 어려운 장시간이 필요해지기 때문에, 진공 증착 처리에 의해 실란 커플링 처리를 행하는 것이 바람직하다. 이 때문에, 본 실시예에서는 실란 커플링 처리를 진공 증착 처리에 의해 행하고 있다.
실란 커플링 처리가 종료된 시점의 상태가 도 1a에 도시되어 있다. 실란 커플링제 유래의 막, 즉 실란계 결합층(21a)은, 오목부(2a)의 내측의 표면 전체, 그리고 오목부(2a)의 외측의 기판(2)의 표면(상면) 전체에 부착되어 있다.
(티탄 커플링 처리)
이어서, 티탄 커플링제를 오목부의 내측 표면을 포함하는 기판의 표면에 흡착시켜 티탄계 결합층(21b)(도 1b를 참조)을 형성하는 티탄 커플링 처리가 행해진다. ‘티탄계 결합층’이란, 티탄 커플링제 유래의 자기 조직화 단분자막으로 이루어지는 층으로서, 당해 층의 하지와 상층과의 사이에 개재되어 양자의 결합을 강화하는 층이다.
티탄 커플링 처리는 액 처리에 의해 행할 수 있다. 액 처리로서는, 티탄 커플링제의 배스에 기판을 침지하는 침지 처리, 혹은 도 3b에 개략적으로 구성을 도시한 스피너(회전식 액 처리 장치)(40)를 이용한 스핀 온 처리 등을 이용할 수 있다. 본 실시예에서는 티탄 커플링 처리를 스핀 온 처리에 의해 행하고 있다.
스핀 온 처리는, 도 3b에 도시한 바와 같이 스핀 척(41)에 의해 기판(2)을 수평 자세로 보지(保持)하여 수직축선을 중심으로 회전시키고, 이 회전하는 기판(2)의 표면 중앙부를 향해 노즐(42)로부터 티탄 커플링제를 토출함으로써 행할 수 있다. 기판(2)의 표면 중앙부로 공급된 액상의 티탄 커플링제는 원심력에 의해 기판 주연부를 향해 확산되고, 이에 의해, 기판의 표면에 티탄 커플링제 유래의 막, 즉 티탄계 결합층(21b)이 형성된다. 이 처리는 상온의 공기 중에서 행할 수 있다.
티탄 커플링 처리가 종료되면, 오목부(2a)의 내부 및 그 주변에는 도 1b에 개략적으로 도시한 태양으로 실란계 결합층(21a) 및 티탄계 결합층(21b)이 형성된다. 먼저 형성된 실란계 결합층(21a) 중 티탄 커플링제가 작용한 부분은 티탄계 결합층(21b)으로 변화되어 있다. 본 실시예에서는, 티탄 커플링 처리는 비교적 단시간에 행하고, 오목부(2a)의 내부에 티탄 커플링제가 들어가지 않도록 하고 있다. 따라서, 오목부(2a)의 내부의 표면은 실란계 결합층(21a)이 남아 있다.
도금의 밀착성이 특히 문제가 되는 것은 오목부(2a)의 입구 엣지부의 근방 영역이다. 이 영역에는 도금막에 높은 내부 응력이 발생하고, 또한 후공정의 CMP(화학 기계 연마)를 행할 시에 응력 집중이 생기기 쉬우므로, 특히 높은 밀착성이 요망된다. 한편, 오목부(2a)의 내부에서는, 상기 영역만큼의 밀착성은 요구되지 않고, 결함이 없는 균일한 도금을 형성하는 것이 중시된다. 따라서 도 1b에 도시한 바와 같이, 응력에 견뎌야 하는 영역에 고결합력의 티탄계 결합층(21a)을 형성하고, 그 이외의 부분은 고커버리지의 성막이 가능한 실란계 결합층(21b)을 형성함으로써 상기의 상반되는 요구를 만족시킬 수 있다. 또한, 오목부(2a)의 내부까지 티탄 커플링제가 들어가지 않는다고 함으로써, 후공정인 소성 처리를 용이하게 행할 수 있다고 하는 이점도 있다.
(소성 처리)
티탄 커플링 처리가 종료되면, 티탄 커플링제의 소성 처리를 행한다. 이 소성 처리는, 저산소 분위기 예를 들면 질소 가스 분위기에서 기판을 가열함으로써 행할 수 있다. 구체적으로, 예를 들면 도 3c에 개략적으로 도시한 구성을 가지는 가열 장치(베이크 장치)(50)를 이용하여, 질소 가스 분위기가 된 처리 챔버(51) 내에 설치한 재치대(52) 상에 기판(2)을 재치하고, 재치대(52)의 내부에 설치한 히터(53)에 의해 기판(2)을 예를 들면 100℃ 정도로 가열한다. 이 소성 처리에 의해 티탄계 결합층(21b)이 완성된다.
이 이후의 공정에 대해서는 도 2a ~ 도 2f를 참조하여 설명한다. 도 2a ~ 도 2f에서는 도면의 간략화를 위하여, 실란계 결합층(21a)과 티탄계 결합층(21b)을 구별하지 않고 단일 결합층(21)으로서 표기하고 있다. 도 2a는 상기 소성 처리가 종료된 시점의 상태를 도시하고 있다.
(촉매 입자 함유막 형성 처리)
이어서, 금속 촉매 입자로서의 Pd 나노 입자(Pd - NPs)와, Pd 나노 입자를 피복하는 분산제로서의 폴리비닐 피롤리돈(PVP)을 용매 중에 분산시켜 이루어지는 Pd 나노 콜로이드 용액, 즉 촉매 입자 용액을 기판에 공급하여 촉매 입자 함유막 형성 처리를 행한다.
촉매 입자 함유막 형성 처리는, 예를 들면 도 3b에 개략적으로 도시한 구성을 가지는 스피너(40)를 이용하여, 스핀 척(41)에 의해 기판(2)을 수평 자세로 보지하여 수직축선을 중심으로 회전시키고, 이 회전하는 기판의 표면 중앙부를 향해 노즐로부터 촉매 입자 용액을 토출함으로써 행할 수 있다. 이에 의해 도 2b에 도시한 바와 같이, 오목부(2a)의 내측의 표면 및 오목부(2a)의 외측의 기판의 표면에서 결합층(21) 상에 금속 촉매 입자를 함유하는 촉매 입자 함유막(22)이 형성된다.
(제 1 가열 처리)
촉매 입자 함유막 형성 처리가 종료되면, 제 1 가열 처리를 행한다. 제 1 가열 처리는 진공(감압) 분위기에서 기판(2)을 가열함으로써 행할 수 있다. 구체적으로 예를 들면, 도 3c에 개략적으로 도시한 구성을 가지는 가열 장치(50)를 이용하여, 진공(감압) 분위기로 한 처리 챔버(51) 내(질소 가스는 공급하지 않고, 진공 배기할 뿐)에서, 기판(2)을 재치대(52) 상에 재치하여, 기판(2)을 100℃ 정도의 온도로 가열함으로써 제 1 가열 처리를 행할 수 있다.
(제 2 가열 처리)
제 1 가열 처리가 종료되면, 제 1 가열 처리의 처리 온도보다 높은 온도, 예를 들면 200 ~ 280℃, 여기서는 250℃에서 제 2 가열 처리를 행한다. 제 2 가열 처리는 저산소 분위기(바람직하게는 산소 농도 1% 미만), 예를 들면 질소 가스 분위기에서 기판(2)을 가열함으로써 행할 수 있다. 구체적으로 예를 들면, 도 3c에 개략적으로 도시한 구성을 가지는 가열 장치(50)를 이용하여, 질소 가스 분위기로 한 처리 챔버(51) 내에서, 기판(2)을 재치대(52) 상에 재치하여, 기판(2)을 250℃ 정도의 온도로 가열함으로써 제 2 가열 처리를 행할 수 있다. 제 2 가열 처리가 종료되면, 촉매 입자 함유막(22)이 하지의 결합층(21)에 강고하게 결합한 상태가 된다.
이상에 의해 도금의 전처리가 종료된다.
(배리어층 형성 처리)
제 2 가열 처리가 종료되면, 도 2c에 도시한 바와 같이 공지된 무전해 도금 기술에 의해, Co - W계의(코발트 및 텅스텐을 포함하는 것) 배리어층(23)을 형성한다. 이 때, 촉매 입자는 무전해 도금의 촉매로서 작용한다.
(시드층 형성 처리)
배리어층 형성 처리가 종료되면, 도 2d에 도시된 바와 같이 공지된 무전해 도금 기술에 의해, 배리어층(23) 상에 Cu 시드층(24)을 형성한다.
(매립 처리)
시드층 형성 처리가 종료되면, 공지된 전해 도금 기술에 의해, 도 2e에 도시한 바와 같이 Cu 시드층(24) 상에 Cu 도금층(25)을 형성하고, 이 Cu 도금층(25)에 의해 오목부(2a)를 완전히 매립한다.
매립 처리가 종료되면, 기판(2)의 이면을 CMP에 의해 깎아, Cu 도금층(25)이 이면에 노출되도록 한다. 이상에 의해 일련의 TSV의 매립 처리가 종료된다.
이하에, 본 실시예에서의 촉매 입자 함유막 형성 처리 후의 2 단계 가열 처리(제 1 가열 처리 및 제 2 가열 처리)에 대하여 더 상세하게 설명한다.
촉매 입자 함유막 형성 처리에 의해, Pd 나노 콜로이드 용액(촉매 입자 용액)으로 이루어지는 막을 기판 상에 부착시킨 후, 우선 비교적 저온(본 실시예에서는 100℃)으로 가열하고, 그 후에, 비교적 고온(본 실시예에서는 250℃)으로 가열함으로써, 기판(2)의 표면에 고착되는 촉매 금속 나노 입자(Pd 나노 입자)의 수가 비약적으로 증대하는 것이 실험에 의해 확인되었다.
실험에서는, 촉매 입자 함유막 형성 처리에 의해 기판의 표면에 단위 면적당 20000 개의 Pd 나노 입자를 부착시킨 후에,
조건 1 : (100℃ 가열 없이 250℃ 가열을 실시),
조건 2 : (100℃ 가열을 실시하고 250℃ 가열 없음),
조건 3 : (100℃ 가열의 실시 후 250℃ 가열을 실시),
조건 4 : (100℃ 가열 및 250℃ 가열 양방 모두 없음)
로 가열 처리를 행했다.
또한 100℃ 가열은 진공 분위기 중에서, 250℃ 가열은 질소 가스 분위기 중에서 행했다.
가열 처리 후의 단위 면적당 Pd 나노 입자의 수는, 조건 1에서 5000 개, 조건 3에서 9000 ~ 10000 개, 조건 4에서 0 개였다. 조건 2에서는, 개수의 데이터는 없지만, 그 후에 생성한 배리어층(무전해 도금에 의한 Co - W계의 막)의 밀도 저하가 발생했기 때문에, 조건 1과 동일한 정도이거나 그 이하의 개수라고 상정된다.
상기의 실험 결과에 대한 완전한 해석이 완료되어 있는 것은 아니지만, 발명자는 상기 실험 결과에 대하여 하기와 같이 생각하고 있다.
250℃ 정도의 비교적 고온으로 제 2 가열 공정을 행함으로써, 유기 재료로 이루어지는 분산제(여기서는 폴리비닐 피롤리돈(PVP))가 중합(Polymerization)하여, 시트 형상(필름 형상)의 폴리머가 형성된다. 이 시트화된 폴리머가, 촉매 금속 나노 입자(여기서는 Pd 나노 입자)를 덮어 그 내부에 밀봉하고, 또한 하지의 결합층(커플링 처리에 의해 형성한 층)에 강고하게 결합한다. 이 때문에, 시트화된 폴리머에 의해 촉매 금속 나노 입자가 하지의 결합층 상에 강고하게 고정되고, 또한 이후에 행해지는 무전해 도금 시에서의 촉매 금속 나노 입자의 도금액에 대한 내식성도 향상시킨다.
PVP와 같은 분산제는 수분을 흡수하기 쉬워, 촉매 금속 분산액이 물을 포함하고 있기 때문에, 분산제 중에는 많은 수분이 포함된다. 분산제 중에 포함되는 수분은, 제 2 가열 공정 중에 발생하는 중합 반응을 저해한다. 또한 수분은, 하지의 결합층의 결합기(예를 들면 종단의 NH기)와 촉매 금속 나노 입자와의 건전한 결합을 저해한다.
이 때문에, 제 2 가열 공정에 앞서 비교적 저온으로 제 1 가열 공정을 행하여 분산제 중의 수분을 미리 제거해 둠으로써, 제 2 가열 공정 중에 발생하는 중합 반응이 원활히 진행하는 것이라고 생각된다. 또한, 제 2 가열 공정에 앞서 제 1 가열 공정을 행하는 것이 유리한 것의 부가적인 이유로서, 비교적 저온으로 제 1 가열 공정을 행함으로써 분산제의 유동성이 더해지고, 그 결과로서 형성되는 막이 균일화되는 것은 아닌가라고 하는 것도 하나의 가설로서 생각된다.
본 발명은 상기의 원리에 한정되지는 않지만, 2 단계의 가열 처리에 의해 금속 나노 입자의 고착 수가 현저하게 개선되는 것은 실험 결과로부터 명백하다.
상기 실시예에서는, 촉매 입자 용액에 포함되는 금속 촉매 입자가 팔라듐(Pd)이었으나, 이에 한정되지 않고, 예를 들면 금(Au), 백금(Pt), 루테늄(Ru)이어도 된다.
상기 실시예에서는, 촉매 입자 용액에 포함되는 분산제가 폴리비닐 피롤리돈(PVP)이었으나, 이에 한정되지 않고, 예를 들면 폴리아크릴산(PAA), 폴리에틸렌이민(PEI), 테트라메틸암모늄(TMA), 구연산이어도 된다.
상기 실시예에서는, 실란 커플링 처리 및 티탄 커플링 처리의 양방을 행했으나, 어느 일방만, 예를 들면 실란 커플링 처리만을 행해도 된다. 티탄 커플링 처리를 행하지 않는다면, 소성 처리를 생략하여, 진공 증착에 의해 행해지는 실란 커플링 처리 후에 촉매 입자 함유막 형성 처리로 이행해도 된다. 상기의 2 단계 가열 처리를 행하면, 도금의 밀착성을 큰 폭으로 향상시킬 수 있기 때문에, 실란 커플링 처리뿐이라도, 실용상 문제 없는 도금의 밀착성을 얻을 수 있다. 또한, 커플링 처리가 실란 커플링 처리 및 티탄 커플링 처리의 어느 경우에서도, 촉매 입자 함유막 형성 처리 후의 2 단계 가열 처리는 유익하다.
상기 실시예에서는, 가열 공정을 저산소 농도 분위기 또는 진공 분위기에서 행했으나, 대기(공기) 분위기에서 행하는 것도 가능하다. 이 경우, 저산소 농도 분위기 또는 진공 분위기에서 가열 처리를 행한 경우와 비교하면 밀착성이 저하되는 경향에 있으나, 저하된 밀착성의 레벨이 허용 가능하다면, 처리 코스트 저감의 관점에서 대기(공기) 분위기에서의 가열 처리를 채용해도 된다.
상기 실시예에서는 배리어층(23)이 Co - W계의 것이었으나, 이에 한정되지 않고, 다른 공지된 적당한 배리어층 재료, 예를 들면 Ni - W계(니켈 및 텅스텐을 포함하는 것) 재료로 이루어지는 배리어층을 형성할 수도 있다. 또한 배리어층은, 본건 출원인의 선행 출원에 따른 일본특허공개공보 제2013-194306호에 기재되어 있는 바와 같이 2 층으로 형성해도 된다.
상기 실시예에서는 시드층(24) 및 도금층(25)이 구리(Cu)였으나, 텅스텐(W), 코발트(Co), 니켈(Ni) 또는 그 합금이어도 된다. 배리어층(23)은 시드층(24) 및 도금층(25)의 재질에 따라 적절히 변경할 수 있다.
상기 실시예에서는 오목부(2a)는 TSV였으나, 이에 한정되지 않고, 오목부는 통상의 비아, 트렌치 등이어도 된다. 또한, 처리 대상의 기판은 오목부가 있는 것에 한정되지 않는다.
상술한 일련의 처리, 즉 친수화 처리, 실란 커플링 처리, 티탄 커플링 처리, 소성 처리, 촉매 입자 함유막 형성 처리, 제 1 및 제 2 가열 처리, 배리어층 형성 처리, 시드층 형성 처리 및 매립 처리는, 예를 들면 도 4에 개략적으로 도시된 도금 처리 시스템에 의해 실행할 수 있다.
도 4에 도시한 도금 처리 시스템(100)에서, 반입출 스테이션(200)에 설치된 기판 반송 장치(13)가 캐리어 재치부(11)에 재치된 캐리어(C)로부터 기판(2)을 취출하고, 취출한 기판(2)을 전달부(14)에 재치한다. 처리 스테이션에 설치된 처리 유닛(16)은 상기의 일련의 처리 중 적어도 어느 하나를 실행할 수 있도록 구성되어 있다. 즉, 처리 유닛(16) 중 몇 개는 도 3a ~ 도 3c에 도시한 장치(30, 40, 50)이다. 전달부(14)에 재치된 기판(2)은, 처리 스테이션(300)의 기판 반송 장치(17)에 의해 전달부(14)로부터 취출되어, 상기의 처리에 대응하는 처리 유닛(16)으로 순차 반입되고, 각 처리 유닛(16)에서 소정의 처리가 실시된다. 일련의 처리가 종료된 후, 기판(2)은 처리 유닛(16)으로부터 반출되어 전달부(14)에 재치된다. 그리고, 전달부(14)에 재치된 처리 완료된 기판(2)은 기판 반송 장치(13)에 의해 캐리어 재치부(11)의 캐리어(C)로 되돌려진다.
도금 처리 시스템(100)은 제어 장치(400)를 구비한다. 제어 장치(400)는 예를 들면 컴퓨터이며, 제어부(401)와 기억부(402)를 구비한다. 기억부(402)에는, 도금 처리 시스템(100)에서 실행되는 각종 처리를 제어하는 프로그램이 저장된다. 제어부(401)는, 기억부(402)에 기억된 프로그램을 독출하여 실행함으로써 도금 처리 시스템(100)의 동작을 제어한다. 즉, 제어 장치(400)는, 도금에 관련되는 상술한 일련의 처리를 실시하기 위하여, 각 처리 유닛(16)의 동작과, 기판 반송 장치(13, 17)에 의한 기판(2)의 반송 동작을 제어한다.
또한 이러한 프로그램은, 컴퓨터에 의해 판독 가능한 기억 매체에 기록되어 있던 것으로서, 그 기억 매체로부터 제어 장치(400)의 기억부(402)에 인스톨된 것이어도 된다. 컴퓨터에 의해 판독 가능한 기억 매체로서는, 예를 들면 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등이 있다.
2 : 기판
21, 21a, 21b : 결합층
22 : 촉매 입자 함유막
23 : 배리어층

Claims (8)

  1. 물을 포함하는 용제에 촉매 금속 나노 입자 및 분산제를 분산시켜 이루어지는 촉매 입자 용액을 기판에 공급하여, 기판의 표면에 촉매 입자 함유막을 형성하는 촉매 입자 함유막 형성 공정과,
    상기 기판을 제 1 온도로 가열하여, 적어도 상기 촉매 입자 함유막에 포함되는 수분을 제거하는 제 1 가열 공정과,
    상기 제 1 가열 공정 후에, 상기 기판을 상기 제 1 온도보다 높은 제 2 온도로 가열함으로써 상기 분산제를 중합시켜 시트화하여, 이에 의해, 이 시트화된 분산제에 의해 상기 촉매 금속 나노 입자를 덮고, 또한 하지층에 고착하는 제 2 가열 공정을 구비한 것을 특징으로 하는 도금의 전처리 방법.
  2. 제 1 항에 있어서,
    상기 제 2 가열 공정은, 저산소 농도 분위기 또는 진공 분위기에서 실행되는 도금의 전처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 가열 공정은, 저산소 농도 분위기 또는 진공 분위기에서 실행되는 도금의 전처리 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 촉매 금속 나노 입자가 팔라듐, 금, 백금 및 루테늄으로 이루어지는 군으로부터 선택된 적어도 하나의 재료로 이루어지는 도금의 전처리 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 분산제가 폴리비닐 피롤리돈(PVP), 폴리아크릴산(PAA), 폴리에틸렌이민(PEI), 테트라메틸암모늄(TMA) 또는 구연산인 도금의 전처리 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 촉매 입자 함유막 형성 공정보다 전에 행해지는 커플링 처리 공정을 더 구비하고, 상기 커플링 처리 공정에 의해 형성된 결합층 상에 상기 촉매 입자 함유막이 형성되는 도금의 전처리 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 가열 공정 후에, 상기 촉매 금속 나노 입자를 촉매로 하는 무전해 도금에 의해 배리어층을 형성하는 배리어층 형성 공정을 더 구비한 도금의 전처리 방법.
  8. 도금 처리 시스템에 도금의 전처리 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서,
    상기 전처리 방법은,
    물을 포함하는 용제에 촉매 금속 나노 입자 및 분산제를 분산시켜 이루어지는 촉매 입자 용액을 기판에 공급하여, 기판의 표면에 촉매 입자 함유막을 형성하는 촉매 입자 함유막 형성 공정과,
    상기 기판을 제 1 온도로 가열하여, 적어도 상기 촉매 입자 함유막에 포함되는 수분을 제거하는 제 1 가열 공정과,
    상기 제 1 가열 공정 후에, 상기 기판을 상기 제 1 온도보다 높은 제 2 온도로 가열함으로써 상기 분산제를 중합시켜 시트화하여, 이에 의해, 이 시트화된 분산제에 의해 상기 촉매 금속 나노 입자를 덮고, 또한 하지층에 고착하는 제 2 가열 공정을 구비한 것을 특징으로 하는 기억 매체.
KR1020140162645A 2013-11-21 2014-11-20 도금의 전처리 방법, 무전해 도금 방법 및 기억 매체 KR102384772B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013241080A JP6177670B2 (ja) 2013-11-21 2013-11-21 めっきの前処理方法、無電解めっき方法および記憶媒体
JPJP-P-2013-241080 2013-11-21

Publications (2)

Publication Number Publication Date
KR20150059117A true KR20150059117A (ko) 2015-05-29
KR102384772B1 KR102384772B1 (ko) 2022-04-08

Family

ID=53173730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140162645A KR102384772B1 (ko) 2013-11-21 2014-11-20 도금의 전처리 방법, 무전해 도금 방법 및 기억 매체

Country Status (4)

Country Link
US (1) US9653350B2 (ko)
JP (1) JP6177670B2 (ko)
KR (1) KR102384772B1 (ko)
TW (1) TWI593823B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6211478B2 (ja) * 2014-07-14 2017-10-11 東京エレクトロン株式会社 触媒層形成方法、触媒層形成システムおよび記憶媒体
JP6855687B2 (ja) * 2015-07-29 2021-04-07 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理装置のメンテナンス方法及び記憶媒体
KR102481255B1 (ko) * 2016-10-27 2022-12-26 도쿄엘렉트론가부시키가이샤 도금 처리 방법, 도금 처리 장치 및 기억 매체
JP6771613B2 (ja) * 2019-05-09 2020-10-21 東京エレクトロン株式会社 めっき処理方法及びめっき処理部品並びにめっき処理システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000264761A (ja) * 1999-03-16 2000-09-26 Mitsuboshi Belting Ltd セラミックス基材メッキ用表面処理剤および該処理剤を用いたメッキ方法
JP2011195896A (ja) * 2010-03-19 2011-10-06 Seiko Epson Corp 金属膜形成方法、透過率制御板の製造方法及び配線基板の製造方法
JP2012216722A (ja) * 2011-04-01 2012-11-08 Kansai Univ 基板中間体、基板及び貫通ビア電極形成方法
JP2013067856A (ja) 2011-09-09 2013-04-18 Kansai Univ 触媒の吸着処理方法および吸着処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390053B2 (ja) * 1992-08-12 2003-03-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 無電解法でブラックマトリックスを製造する方法
KR100472496B1 (ko) * 1997-07-23 2005-05-16 삼성에스디아이 주식회사 투명도전성조성물,이로부터형성된투명도전막및그제조방법
JP2000212754A (ja) * 1999-01-22 2000-08-02 Sony Corp めっき方法及びその装置、並びにめっき構造
JP4918994B2 (ja) * 2005-05-30 2012-04-18 住友電気工業株式会社 金属被膜の形成方法および金属配線
WO2007102577A1 (ja) * 2006-03-09 2007-09-13 Bridgestone Corporation 光透過性電磁波シールド材の製造方法、光透過性電磁波シールド材、およびディスプレイ用フィルタ
WO2008013198A1 (en) * 2006-07-28 2008-01-31 The Furukawa Electric Co., Ltd. Method for producing fine particle dispersion and fine particle dispersion
JP4436441B2 (ja) * 2007-06-08 2010-03-24 大日本印刷株式会社 電磁波シールド材及びその製造方法
JP5968657B2 (ja) * 2012-03-22 2016-08-10 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000264761A (ja) * 1999-03-16 2000-09-26 Mitsuboshi Belting Ltd セラミックス基材メッキ用表面処理剤および該処理剤を用いたメッキ方法
JP2011195896A (ja) * 2010-03-19 2011-10-06 Seiko Epson Corp 金属膜形成方法、透過率制御板の製造方法及び配線基板の製造方法
JP2012216722A (ja) * 2011-04-01 2012-11-08 Kansai Univ 基板中間体、基板及び貫通ビア電極形成方法
JP2013067856A (ja) 2011-09-09 2013-04-18 Kansai Univ 触媒の吸着処理方法および吸着処理装置

Also Published As

Publication number Publication date
US20150140816A1 (en) 2015-05-21
JP2015101737A (ja) 2015-06-04
JP6177670B2 (ja) 2017-08-09
TWI593823B (zh) 2017-08-01
TW201533265A (zh) 2015-09-01
US9653350B2 (en) 2017-05-16
KR102384772B1 (ko) 2022-04-08

Similar Documents

Publication Publication Date Title
KR102384772B1 (ko) 도금의 전처리 방법, 무전해 도금 방법 및 기억 매체
KR102309928B1 (ko) 도금의 전처리 방법 및 기억 매체
US20150030774A1 (en) Plating method, plating system and storage medium
KR102369080B1 (ko) 도금의 전처리 방법, 기억 매체 및 도금 처리 시스템
KR102570852B1 (ko) 반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체
KR102461711B1 (ko) 촉매층 형성 방법, 촉매층 형성 시스템 및 기억 매체
WO2021060037A1 (ja) 基板液処理方法及び基板液処理装置
JP6040123B2 (ja) 接合方法および接合システム
TWI659125B (zh) 鍍敷前處理方法、鍍敷處理系統及記憶媒體
KR20160008472A (ko) 촉매층 형성 방법, 촉매층 형성 시스템 및 기억 매체
KR102560933B1 (ko) 배선층 형성 방법, 배선층 형성 시스템 및 기억 매체
JP6316768B2 (ja) 密着層形成方法、密着層形成システムおよび記憶媒体
TW201316426A (zh) 具有側面保護之半導體晶圓製程方法及系統

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant