KR20150038022A - 단일 기판 시스템 상에 포토레지스트를 스트립핑하는 방법 - Google Patents

단일 기판 시스템 상에 포토레지스트를 스트립핑하는 방법 Download PDF

Info

Publication number
KR20150038022A
KR20150038022A KR1020157003337A KR20157003337A KR20150038022A KR 20150038022 A KR20150038022 A KR 20150038022A KR 1020157003337 A KR1020157003337 A KR 1020157003337A KR 20157003337 A KR20157003337 A KR 20157003337A KR 20150038022 A KR20150038022 A KR 20150038022A
Authority
KR
South Korea
Prior art keywords
substrate
cleaning
process time
chemistry
rotational speed
Prior art date
Application number
KR1020157003337A
Other languages
English (en)
Other versions
KR101695111B1 (ko
Inventor
이안 제이. 브라운
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150038022A publication Critical patent/KR20150038022A/ko
Application granted granted Critical
Publication of KR101695111B1 publication Critical patent/KR101695111B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

단일 기판 툴을 이용하여 이온 주입 레지스트를 스트립핑하거나 포스트-애시 클린을 수행하기 위한 방법 및 시스템이 제공된다. 클리닝 목표들 및 클리닝 동작 변수들이 최적화를 위해 선택된다. 제 1 단계는 동시에 UV 광으로 기판을 조사하면서 제 1 처리 화학물에 기판을 침지하며, 프로세스는 기판의 제 1 프로세스 시간, 제 1 유량 및 제 1 회전 속도로 완료된다. 제 2 단계는 제 2 온도 및 제 2 조성에서 제 2 처리 화학물을 기판 상에 제공하며, 제 2 처리 화학물은 제공 온도로 제공되며 제 2 프로세스 시간 및 제 2 회전 속도로 완료된다. 2개 이상의 선택 클리닝 동작 변수들은 UV 파장, UV 파워, 제 1 농도, 제 1 회전 속도, 제 1 유량, 제 2 프로세스 시간, 제 2 회전 속도, 잔여물 제거의 퍼센티지 및 제공 온도를 포함한다.

Description

단일 기판 시스템 상에 포토레지스트를 스트립핑하는 방법{METHOD OF STRIPPING PHOTORESIST ON A SINGLE SUBSTRATE SYSTEM}
37 C.F.R. §1.78(a)(4)에 의거하여, 본 출원은 본원에 인용에 의해 명시적으로 통합되는 2012년 7월 9일에 출원된, 사전 출원되어 공동-계류중인 가 출원 일련번호 제 61/669663 호에 대한 이익 및 우선권을 주장한다.
본 출원은 일반적으로 반도체 프로세싱에 관한 것으로 구체적으로 제 1 화학 처리에서 침지(immersion)하며 동시에 자외선(ultra-violet: UV) 광으로 기판을 조사하는(irradiating) 제 1 단계 및 제 2 화학 처리를 이용하여 습식 클린(clean) 프로세스를 이용하는 제 2 단계를 이용하는 기판 상의 클리닝 프로세스에 관한 것이다.
반도체 프로세싱에서, 원하는 재료의 제거 효율성, 프로세스 시간 및 기판 상에 존재하는 다른 재료들에 대한 선택성에 관하여 클리닝 프로세스들을 최적화하기 위해 활성 화학 종들(chemical species)의 발생 및 수명의 제어가 중요하다. 수성 및 플라즈마 화학에서, 라디칼들(radicals)의 발생은 재료를 제거하기 위해 고도의 반응성 및 타겟된(targeted) 종들을 발생시키기 위한 편리한 방법이다. 라디칼들은 2개 이상의 화학물들의 혼합에 의해(예를 들어, 히드록실 라디칼들(hydroxyl radicals)을 형성하기 위한 황산 및 과산화수소) 또는 에너지, 예를 들어 광, 열, 전기/자기력, 전기화학 또는 기계적 에너지의 적용에 의해 발생된다. 포토레지스트(photoresist) 상의 주입 프로세스 동안 하드 크러스트(hard crust) 층이 형성하기 때문에 이온 주입 포토레지스트는 제거하기 위한 도전과제이다. 레지스트 상에 이온들을 주입하기 위해 특정범위의 투여량들(doses) 및 에너지들이 이용될 때, 이들 하드 크러스트 층들은 플라즈마 애싱(plasma ashing) 단계를 이용하여 제거되어야 한다.
Figure pct00001
이상의 레벨들에서 이온 주입 레지스트를 제거하기 위해 알려진 2가지 방법들이 존재한다. 제 1 방법은 잔여 유기물들을 제거하기 위해 플라즈마 애쉬를 산화/감소시키는 단계 및 120-140 ℃ 유황 및 과산화물 혼합물(sulfuric and peroxide mixture: SPM) 습식 프로세스를 이용하는 2-단계 프로세스이다. 이러한 프로세스에서의 도전과제는 후속하는 습식 클린들에서 도펀트(dopant)의 손실을 유도하는 실리콘 기판의 산화이다. 제 2 방법은 SPM 화학을 이용하는 완전한 습식 제거 방식이다.
완전한 습식 프로세스 제거 또는 습식 벤치들(benches)에서의 도전과제는 원하는 레지스트 제거 성능을 달성하기 위해 250 ℃에 근사한 온도들까지 그리고 제조를 위해 실용적인 제거 레이트에서 가열되어야 한다는 것이다. 습식 벤치들은 전형적으로 최대 140℃의 SPM 온도들로 동작한다. 250 ℃의 SPM 온도들에 도달하기 위해, 원-패스(one-pass) 단일 기판 프로세스 툴들이 요구된다. 그러나, 시간이 흐르면서, 황산이 그 클리닝 활동(activity)을 유지하기 위해 요구되는 과산화수소의 연속적인 보충에 의해 희석됨에 따라 SPM은 그 활동성을 잃는다. SPM으로, SPM에서 90 wt% 총산(total acid)을 초과하여 달성된다. 80 wt% 총산 미만의 SPM은 매우 열악한 클리닝 성능을 가지며 98-96 wt% 황산의 프레시 배치(fresh batch)가 종종 이용된다. 황산의 사용 수명을 연장하기 위해 재순환(recycled) SPM으로부터 또는 전기분해 황산을 이용하여 과잉수(excess water)를 제거하기 위한 방법들이 존재한다. 양쪽 방법들은 레지스트 스트립(resist strip) 프로세서의 복잡도, 자본 비용 및 동작 비용들을 상당히 증가시킨다. 유사한 고려사항들이 또한 애싱 프로세스 후의 기판들의 클리닝에 적용가능하다.
이온 주입 레지스트를 스트립하거나 포스트-애시(post ash) 클리닝을 클린하거나 수행하기 위해 이용될 수 있는 프로세스 화학물의 최저 농도에 대해 프로세스 윈도우를 확장하는데 더하여 소유권 및 더 높은 신뢰성의 관점에서 경쟁력있는 단일 기판 프로세스 툴들을 제조하는 스트립핑 방법 및 시스템에 대한 필요성이 존재한다.
단일 기판 툴을 이용하여 이온 주입 레지스트를 스트립핑하거나 포스트-애시 클린을 수행하기 위한 방법 및 시스템이 제공된다. 클리닝 목표들 및 클리닝 동작 변수들이 최적화를 위해 선택된다. 제 1 단계는 제 1 처리 화학물에 기판을 침지하는 한편, 동시에 기판을 UV 광으로 조사하며, 프로세스는 기판의 제 1 프로세스 시간, 제 1 유량(flow rate) 및 제 1 회전 속도로 완료된다. 제 2 단계는 기판 상에 제 2 온도 및 제 2 조성에서의 제 2 처리 화학물을 제공하며, 제 2 처리 화학물은 제공 온도에서 제공되며, 그리고 제 2 프로세스 시간에서 완료되며 기판이 제 2 회전 속도에 있는 동안 수행된다. 2개 이상의 선택된 클리닝 동작 변수들은 UV 파장, UV 파워(power), 제 1 회전 속도, 제 1 유량, 제 2 프로세스 시간, 제 2 회전 속도, 잔여물 제거의 퍼센티지(percentage) 및 제공 온도를 포함한다.
도 1은 배치 에칭 프로세스에서 종래의 클리닝 방법을 예시하는 아키텍처 도(architectural diagram)이다.
도 2a는 기판 표면 및 근처 에지 비즈 구역(bead region)에 용해된 크러스트(crust)를 가지는 구조 프로파일의 예시적인 종래의 아키텍처 도를 도시한다.
도 2b는 탄화 층에 대한 레지스트의 온도 함수로서 상대적인 스트립 레이트(strip rate)의 예시적인 종래 그래프를 도시한다. 2006년 5월 4일에 텍사스 오스틴에서의 FSI International, Surface Preparation and Cleaning Conference에서 "ASH-FREE, WET STRIPPING OF HEAVILY IMPLANTED PHOTORESIST"에 관한 Butterbaugh Presentation을 참조한다.
도 3은 애싱이 요구되는 곳을 강조하는, 레지스트를 스트립하도록 요구되는 에너지의 함수로서 이온 주입 투여량의 예시적인 종래의 그래프를 도시한다. 2006년 5월 4일에 텍사스 오스틴에서의 FSI International, Surface Preparation and Cleaning Conference에서 "ASH-FREE, WET STRIPPING OF HEAVILY IMPLANTED PHOTORESIST"에 관한 Butterbaugh Presentation을 참조한다.
도 4는 이온 주입 레지스트 층을 스트립핑하기 위한 UV 과산화물 프로세스의 제 1 단계의 단일 기판 구현의 예시적인 종래의 아키텍처 도를 도시한다.
도 5는 UV 투여량을 변화시키고 일정한 농도의 과산화수소를 이용함으로써 샘플들에 대한 레지스트 제거 퍼센티지의 범위를 도시하는 예시적인 종래의 그래프를 도시한다. 아리조나 대학(University of Arizona)에서의 Department of Materials Science and Engineering의 "Effect of pretreatment of high dose implanted resists by UV activated hydrogen peroxide solutions for their effective removal by conventional sulfuric-peroxide mixtures"인 Govindarajan, PhD Thesis를 참조한다.
도 6은 일정한 UV 투여량을 가지며 클리닝 동작 변수들을 변화시킨 샘플들에 대한 레지스트 제거 퍼센티지의 범위를 도시하는 예시적인 그래프를 도시한다.
도 7은 본 발명의 예시적인 실시예에서 2-단계 UV-과산화물(UV-peroxide: UVP)의 예시적인 아키텍처 도를 도시한다.
도 8은 기판 상의
Figure pct00002
포토레지스트를 제거하기 위한, 단일 단계 SPM-만을 이용하는 클리닝의 결과인 이미지 A 대 2-단계 UVP 및 SPM을 이용한 클리닝의 결과인 이미지 B의 예시적인 최상면도들을 도시한다.
도 9a는 본 발명의 일 실시예에서 기판의 중심에 가까운 액상 막 두께 및
Figure pct00003
농도의 함수로서 기판 표면에서 예시적인 정규화 OH 라디컬 발생 레이트이다.
도 9b는 본 발명의 다른 실시예에서의 기판의 중심 및 에지에 가까운 액상 막 두께 및
Figure pct00004
농도의 함수로서 기판 표면에서 예시적인 정규화 OH 라디컬 발생 레이트이다.
도 9c는 본 발명의 다른 실시예에서 기판의 중심 및 에지에 가까운 액상 막 두께 및
Figure pct00005
농도의 함수로서 기판 표면에서 예시적인 정규화 OH 라디컬 발생 레이트이다.
도 10a는 본 발명의 전용 스핀 챔버들(dedicated spin chambers) 실시예 및 올-인-원(all-in-one) 스핀 챔버(spin chamber) 실시예의 스택의 예시적인 도면이다.
도 10b는 서로 다른 하드웨어 구성들을 위한 단위 스루풋(throughput) 당 소유 비용의 서로 다른 컴포넌트들의 예시적인 그래프이다.
도 11은 본 발명의 일 실시예의 예시적인 방법 흐름도이다.
도 12는 본 발명의 2개 이상의 목표들을 충족시키기 위해 하나 이상의 처리 동작 변수들을 조정하는 예시적인 흐름도이다.
도 13은 광학 및 프로세스 계측 툴들을 활용하는 본 발명의 실시예에서의 단일 기판 레지스트 처리 시스템의 예시적인 아키텍처 도이다.
도 1은 배치 에칭 프로세스에서의 종래의 클리닝 방법을 예시하는 아키텍처 도이다. 본 발명의 설명을 용이하게 하기 위해, 반도체 기판이 그 개념의 적용들을 예시하기 위해 활용된다. 방법들 및 프로세스들은 웨이퍼, 디스크, 메모리 등과 같은 다른 워크피스들(workpieces)에 동일하게 적용한다. 유사하게, 본 발명에서 처리 액을 예시하기 위해 수성 황산 및 과산화수소 혼합물이 활용될 수 있다. 이하에 언급된 바와 같이, 다른 처리 액들이 대안적으로 이용될 수 있다. 처리 액은 1차, 2차 및 3차 화학물들, 하나 이상의 프로세스 가스들 및 반응 생성물들을 포함할 수 있다. 본 출원에서, 본 발명은 이온-주입 레지스트를 스트립핑하며 제 2 처리 화학물로서 SPM을 이용하는 예를 이용함으로써 설명된다. 황산 및 오존 혼합물(sulfuric acid and ozone mixture: SOM) 등이 또한 활용될 수 있다. 더욱이, 상기에 서술된 바와 같이, 본 발명의 개념들 및 원리들은 애싱 프로세스 후의 기판의 클리닝에 동일하게 적용가능하다.
도 1을 참조하면, 아키텍처 도(10)는 배치 에칭 프로세스에서의 클리닝과 같은 표면 처리 시스템의 종래 방법을 예시하며, 여기서 에칭 화학물들(에천트들(etchants))은 복수의 기판들(26)이 포지셔닝되는 에칭 프로세싱 챔버(44) 상에 하나 이상의 입력 스트림들(34 및 38)을 이용하여 제공된다. 에천트들은 오버플로우 탱크(overflow tank)(42) 및 오버플로우 스파우트(spout)(18)를 이용하여 재사용, 재순환 또는 배치될 수 있다. 예를 들어, 히터들(heaters)(도시되지 않음)은 프로세싱 챔버(44)의 측면들 또는 바닥에 히터들을 가지게 함으로써 제공될 수 있다. 히터들은 외부에 있거나 직렬로(inline) 있을 수 있다.
도 2a는 기판(228)에서의 구조(204)의 포인트들(224)인, 표면에 용해된 크러스트(208)를 가지는 구조의 프로파일 및 포인트들(220)인 표면에 용해되는 크러스트가 없는 인접한 구조(216)의 프로파일의 예시적인 종래 아키텍처 도(200)를 도시한다. 이전의 프로세스에서 이용되는 높은 투여량 이온들(212)은 클리닝을 어렵게 하는 크러스트(208)의 발달을 야기시킬 수 있다. 크러스트(208)의 형성은 기판(228)에서의 구조(204)의 포인트들(224)인 표면에 또는 기판(228)의 에지 비즈 구역(도시되지 않음)에서 이루어질 수 있다. 레지스트 스트립 성능은 이온 주입 투여량 및 에너지에 의존한다. 레지스트 스트립 성능의 효율성은 레지스트의 제거 퍼센티지, 프로세스의 속도 및 이하에 논의될 소유 비용의 범위에 대해 상관된다. 도 2b는 도 2a에서의 크러스트(208)와 같은 탄화 층의 온도와 비교되는 레지스트의 온도의 함수로서 상대적인 스트립률의 예시적인 종래 그래프들(250)을 도시한다. 레지스트에 대한 상대적인 스트립률 그래프(254)는 탄화 층의 상대적 스트립률 그래프(258)가 340℃에서 0.20 이하의 상대적 스트립률 그래프(258)와 비교하여 온도가 100℃로부터 350℃로 진행하여 1.00 상대적 스트립률로 종료함에 따라 더 큰 오르막 기울기(up-slope)를 가진다. 더욱이, 레지스트를 스트립핑하는데 이용되는 에너지는 탄화 층을 스트립핑하는데 이용되는 에너지인
Figure pct00006
와 비교하여 훨씬 작은 Ea = 0.17 ev이며, 탄화 층은 훨씬 더 낮은 상대적 스트립률을 가진다.
도 3은 애싱이 요구되는 곳(312)을 강조하는, 이온 주입을 수행하기 위해 요구되는 에너지의 함수로서 이온 주입 투여량의 예시적인 종래기술의 그래프(300)를 도시한다. 곡선(316) 아래는 황산 및 과산화수소를 이용하여 습식 스트립 표준 피라냐(piranha) 프로세스로 적절하게 수행될 수 있는 스트립 프로세스들(304)이다. 곡선(316) 위에는, 특정 레지스트 프로세싱이 완전히 레지스트들을 스트립할 수 있는 한편, 다른 곳들에서는 애싱이 요구된다(312). 애싱은 전형적으로 마이크로웨이브(microwave) 또는 무선 주파수(radio frequency: RF) 여기(excitation)를 이용하는 플라즈마와 관련하는 건식 스트립핑 프로세스를 이용한다. 애싱과 같은 건식 스트립핑 프로세스들은 전형적으로 표준 피라냐 프로세스보다 더 높은 소유 비용을 가진다. 그래프(300)에서, 스트립핑 프로세스 2(소스-드레인 확장) 및 3(CMOS 리트로그레이드 웰들(retrograde wells))은 여전히 완전 습식 표준 피라냐 프로세스를 이용하여 처리될 수 있다. 그러나, 스트립핑 프로세스 1(소스 드레인 접촉) 및 6(폴리실리콘 도핑), 그룹(308)은 이온 주입 레지스트를 제거하기 위해 애싱을 필요로 한다. 스트립핑 프로세스들 4(사전 무정형화(preamorphization)) 및 5(래치-업(latch-up) 정전기 방전 보호)는 기판 적용에 기초하여 애싱을 요구하거나 요구하지 않거나의 어느 한쪽일 수 있다. 상기에 언급된 바와 같이,
Figure pct00007
보다 큰 투여량 및 1,000 keV보다 큰 에너지 레벨을 가지는 이온 주입은 전형적으로 이온 주입 레지스트를 제거하기 위해 애싱을 필요로 한다.
도 4는 이온 주입 레지스트 층을 스트립핑하기 위한 UV 과산화물 프로세스의 제 1 단계의 단일 기판 구현의 예시적인 종래기술의 아키텍처 도(400)를 도시한다. 회전 기판(420) 상에 과산화수소수(412)를 제공하기 위해 제공 노즐(408)이 이용되며 여기서 기판(420)은 이온 주입 레지스트 층(416)을 가지며 기판(420)은 과산화수소수(412)에 침지되었다. UV 램프(404)는 과산화수소수(412) 상에 동시에 조사를 향하게 한다. 제 2 단계는 제 1 단계에서 제거되지 않은 레지스트 층(416)의 나머지를 더 제거하기 위해 유황 과산화물 혼합물(SPM)의 이용을 포함한다. 현재 기술분야의 클리닝 기술들은 일반적으로 254 nm UV 램프들, 25 내지 60℃에서 1 내지 30 wt%에서의 과산화수소수(412) 및 황산 대 과산화물이 2:1 비를 가지는 SPM을 이용한다. 현재 기술분야에 대한 최소 레지스트 스트립 성능은 제 1 단계에서 5 wt% 과산화수소수 및 제 1 및 제 2 단계들을 완료하기 위한 총 15분으로 획득되었다.
도 5는 클리닝 프로세스, 제 1 프로세스 시간 및 제 2 프로세스 시간을 변화시킴으로써 샘플들에 대한 레지스트 제거 퍼센티지의 범위를 나타내는 예시적인 종래 기술의 그래프(500)를 도시한다. 샘플 A에서, 블랭킷 포토레지스트 기판이 제로 범위의 제거 퍼센티지를 가지는 제어부로서 이용된다. 샘플 B에서, 기판은 UV 조사로 제 1 단계에서 15분 동안 또한 촉매화 과산화수소로 칭해지는 촉매를 가지는 과산화수소에 침지되어, 약 5% 범위의 레지스트 제거 퍼센티지를 발생시킨다. 샘플 C에서, 기판은 80 ℃에서의 SPM을 이용하여, 15분간 SPM 습식 프로세스로 프로세싱되어, 약 26% 범위의 레지스트 제거 퍼센티지를 발생시킨다. 샘플 D에서, 기판은 UV 조사 다음에 5분 동안의 SPM 습식 프로세스를 가지는 제 1 단계에서 15분 동안 촉매화 과산화수소에 침지되며, 제 2 단계에서 80℃에서 SPM을 이용하여, 레지스트 스트립핑 프로세스를 위해 총 20분을 이용하여 레지스트의 약 100% 범위의 제거 퍼센티지를 발생시킨다. 상기 클리닝 프로세스의 상세한 설명에 대해서는, 2012년 3월 1일에 공개된 Raghavan et al에 의한 "ENHANCED STRIPPING OF IMPLANTED RESIST"란 명칭의 미국 공개공보 20120052687을 참조한다.
발명자는 속도 및 소유권의 단위 비용의 관점에서 실행가능하며 다른 대안적인 프로세스들에 필적하는 단일 기판 클리닝을 구현하는 총 프로세스 시간을 얻기 위한 목적으로 테스트들을 수행하였다. 수행된 테스트들로부터의 결과들은 후속하는 그래프들을 발생시키고 도 7에 도시되는 클리닝 시스템을 위한 배치를 개발하기 위해 이용되었다. 도 6을 참조하면, 일정한 UV 투여량을 가지며 기판을 침지하기 위해 이용되는 과산화수소수의 농도들을 변화시키는 한편, 동시에 제 1 단계에서의 일정한 프로세스 시간 동안 일정한 UV 램프 파워를 가지는 하나 이상의 UV 램프들로 기판을 조사하는 샘플들에 대한 레지스트 제거 퍼센티지의 범위를 나타내는 예시적인 그래프(530)가 도시된다. 샘플 1에서, 블랭킷 막들을 가지는 표준 테스트 기판인, 블랭킷 기판은 레지스트 제거 프로세스가 전혀 이루어지지 않는 제어 기판으로서 이용되며, 따라서 제로 % 범위의 제거 퍼센티지를 나타낸다. 샘플 2는 1% 과산화수소 농도를 이용하여 약 2.2% 범위의 제거 퍼센티지를 나타내었다; 샘플 3에서, 프로세스는 5% 과산화수소 농도를 이용하여 약 7.5% 범위의 제거 퍼센티지를 나타내었다; 샘플 4에서, 프로세스는 10% 과산화수소 농도를 이용하여 약 1.0% 범위의 제거 퍼센티지를 나타내었다; 샘플 5에서, 프로세스는 15% 과산화수소 농도를 이용하여 0.9% 범위의 제거 퍼센티지를 나타내었다; 그리고 샘플 6에서, 프로세스는 20% 과산화수소 농도를 이용하여 0.7% 범위의 제거 퍼센티지를 나타내었다. 레지스트 제거 퍼센티지의 범위는 과산화수소 농도에 대해 선형 상관관계를 가지지 않는다.
상기에 논의된 스트립핑 동작 변수들의 다양한 상관관계들로부터, 발명자는 이전의 연구들에서 이전에는 강조되지 않은 특정 동작 변수들이 원하는 재료의 제거 효율성, 프로세스 시간 및 기판 상에 존재하는 다른 재료들에 대한 선택성에 관하여 클리닝 프로세스들을 최적화하는 목표를 충족시키기 위해 더 유용한 것으로 증명됨을 알게 되었다. 예를 들어, 테스트들을 위한 하드웨어 셋업(hardware setup)에 기초하여 고정 값으로 크기 설정된 동작 변수는 기판의 회전 속도이다. 300 내지 1,000 rpm 이상의 범위로 회전 속도를 증가시키는 것은 기판을 SPM으로 프로세싱하는 후속적인 제 2 단계로 레지스트 스트립 성능을 상당히 개선하였다. 추가로, 예를 들어, 10 내지 35wt%인 더 높은 과산화수소의 농도, 침지 프로세스에서 이용되는 과산화수소의 더 높은 온도들, 예를 들어, 140 내지 200 ℃인 SPM에서의 황산의 더 높은 온도, 예를 들어, 140 내지 160 ℃의 범위에서 제공되는 SPM은 동시에 최적화될 때 개선된 레지스트 스트립 성능의 관점에서 최상의 결과들을 산출하였다.
일 테스트에서, 클리닝은 10wt% 과산화수소, 222nm 파장에서의 하나 이상의 UV 램프들, 500 rpm의 제 1 회전 속도 및 침지하며 동시에 하나 이상의 UV 램프들로 기판을 조사하는 1분의 제 1 프로세스 시간을 이용하는 제 1 단계(UV 과산화물 단계(UV Peroxide Step))로 수행되었다. 제 2 단계인 SPM 프로세스는 300 rpm의 제 2 회전 속도로 20개 부분들을 170 ℃에서의 황산 용액으로 그리고 1개 부분을 25 ℃에서의 과산화수소수로 이용하는 SPM으로 수행되었으며, 여기서 SPM은 약 60초동안 제공되었다. 프로세싱된 기판들의 조사는 이전의 완성 클리닝이 이전의 시도들에서 15분들을 필요로 한 것과 비교하여 약 2분으로 상기에 개략된 바와 같은 제 1 및 제 2 단계 방식을 이용하여 100% 클리닝의 성공을 나타내었다.
도 7은 본 발명의 예시적인 실시예에서 2-단계 UV-과산화물(UVP) 및 유황 과산화물 혼합물(SPM) 프로세스들의 예시적인 아키텍처 도(600)를 도시한다. 단계 1(제 1 단계)에서, 레지스트 층을 가지는 기판(620)이 프로세싱 챔버(도시되지 않음)에 포지셔닝되며, 300 내지 12,000 rpm의 제 1 회전 속도에서 회전하는 기판은 하나 이상의 노즐들로부터 10wt%
Figure pct00008
(616)에 침지된다. 침지된 기판(620)은 하나 이상의 UV 램프들(608)로 동시에 조사되며 여기서 발생된 UV 광(604)은 254 nm이다. 단계 2(제 2 단계)에서, 황상 대 과산화수소의 약 20:1의 비를 가지는 SPM(634)을 제공하기 위해 노즐(638)이 이용되며 여기서 SPM(634)은 약 150 ℃에서 기판(620) 상에 제공되며 기판(620)은 300 내지 1,000 rpm의 제 2 회전 속도에 있다. SPM(634)은 재순환 서브시스템(638)으로 선택적으로 재순환될 수 있으며 여기서 포인트(644)에서 황산 대 과산화수소의 목표 비를 유지하기 위해 새로운 과산화수소가 도입될 수 있다.
도 8은 기판 상의
Figure pct00009
포토레지스트를 제거하기 위해 SPM만(단일 단계) 대
Figure pct00010
및 SPM(2개 단계들)을 이용하는 클리닝의 예시적인 최상면도들(700)을 도시한다. "A - 모든곳의 잔여물"로서 라벨링된 것은 SPM에 이용된 황산액이 150℃에서 제공되는 SPM, 20:1의 황산 대 과산화수소의 비에서 그리고 60초동안 기판 표면의 일부분 상에 제공된 SPM의 단일 단계 처리로 프로세싱되는 기판의 일부분의 최상면도 이미지이다. 이미지(730)는 정해진 임계 치수(704)를 가지는 반복 구조의 라인들 및 공간들의 제 1 세트, 및 반복 구조(712)의 라인들 및 공간들의 제 2 세트를 도시하며, 라인들 중 일부는 직선이 아니며, 서로 다른 피치들(pitches)을 가지며, 측정 영역은 다양한 크기들 및 형상들의 잔여물(708)로 어질러져 있다. "B - 잔여물 없음"으로 라벨링된 것은 더 높은 스핀 또는 회전 레이트가 이용된
Figure pct00011
및 SPM의 2-단계 처리로 프로세싱되는 기판의 일부분의 최상면도 이미지이며, 기판을 침지하기 위해 이용되는 과산화물은 10wt%였으며 UV 조사는 1분에 완료되었으며, SPM에 이용되는 황산 용액은 170℃였으며, SPM은 20:1의 황산 대 과산화수소의 비에서 그리고 60초동안 기판 표면의 일부분 상에 제공되었다. 이미지(740)는 균일한 피치를 가지는 라인들 및 공간들의 일 세트를 도시하며, 여기서 라인들은 직선이며 명확하게 정의되며, 측정 영역은 어떠한 잔여물도 가지지 않는다.
다음의 3개 도면들, 도 9a, 9b, 및 9c는 2-단계 클리닝 프로세스의 제 1 단계에서 기판의 다양한 회전 속도들에서의 과산화수소 농도의 함수로서 정규화된 하이드록실(OH) 발생 레이트를 도시한다. 도 9a는 기판의 중심에서의
Figure pct00012
농도의 함수로서 기판 표면에서의 정규화된 OH 라디컬 발생 레이트의 예시적인 그래프(820)이며, 여기서 다양한 그래프들은 기판의 여러 제 1 회전 속도에서 수집된 데이터를 나타낸다. 예를 들어, 100 rpm에서의
Figure pct00013
단계인, 기판의 제 1 회전 속도에 대응하는 그래프(812)는 약
Figure pct00014
인 포인트(814)에서의 최대 정규화된 OH 발생 레이트를 도시한다; 1,000 rpm에서 기판의 제 1 회전 속도에 대응하는 그래프(818)는 약
Figure pct00015
에서 포인트(810)에서의 최대 정규화된 OH 발생 레이트를 도시한다; 그리고 3,000 rpm에서의 기판의 제 1 회전 속도에 대응하는 그래프(806)는
Figure pct00016
에서 포인트(826)에서의 최대 정규화된 OH 발생 레이트를 도시한다. 최고로 정규화된 OH 발생 레이트인 3.10은 3,000 rpm의 제 1 회전 속도 및 17.5 wt% 과산화수소에 대응한다.
도 9b는 기판의 중심 및 에지에 가까운 액상 막 두께 및
Figure pct00017
농도의 함수로서 기판 표면에서의 정규화된 OH 라디컬 발생 레이트의 예시적인 그래프(880)이다. 100, 1,000, 3,000 rpm 및 기판의 에지에서의 기판의 제 1 회전 속도들에 대응하는 그래프들(856, 852, 848 및 844)은 그래프(844)를 제외하고 도 9a에서의 그래프들과 유사하다. 예를 들어, 100 rpm에서 기판의 제 1 회전 속도에 대응하는 그래프(856)에서, 최대 정규화된 OH 발생은 포인트(854)에서 약
Figure pct00018
이다; 1,000 rpm에서 기판의 제 1 회전 속도에 대응하는 그래프(852)에서, 최대 정규화된 OH 발생은 포인트(854)에서 약
Figure pct00019
이다; 그리고 3,000 rpm에서 기판의 제 1 회전 속도에 대응하는 그래프(852)에서, 최대 정규화된 OH 발생은 포인트(856)에서 약
Figure pct00020
이다. 그래프(844)를 참조하면, 최대 정규화된 OH 발생 레이트는 포인트(842)에서 약
Figure pct00021
이며
Figure pct00022
과산화수소이다.
도 9c는 기판의 중심 및 에지에 가까운 액상 막 두께 및
Figure pct00023
농도의 함수로서 기판 표면에서의 정규화된 OH 라디컬 발생 레이트의 예시적인 그래프(860)이다. 100, 1,000, 3,000 rpm 및 기판의 에지에서의 기판의 제 1 회전 속도들에 대응하는 그래프들(876, 872, 868 및 864)은 그래프(864)를 제외하고 도 9b에서의 그래프들과 유사하다. 예를 들어, 100 rpm에서 기판의 제 1 회전 속도에 대응하는 그래프(876)에서, 최대 정규화된 OH 발생은 포인트(874)에서 약
Figure pct00024
이다; 1,000 rpm에서 기판의 제 1 회전 속도에 대응하는 그래프(872)에서, 최대 정규화된 OH 발생은 포인트(870)에서 약
Figure pct00025
이다; 그리고 3,000 rpm에서 제 1 회전 속도에 대응하는 그래프(868)에서, 최대 정규화된 OH 발생은 포인트(866)에서 약
Figure pct00026
이다. 기판의 에지인 그래프(864)를 참조하면, 최대 정규화된 OH 발생 레이트는 포인트(878)에서 약 4.50 atoms/cm2이며
Figure pct00027
농도는 약 20 wt%이다.
도 10a는 본 발명의 올-인-원 스핀 챔버(922) 실시예 및 전용 스핀 챔버(912) 실시예의 스택의 예시적인 아키텍처 도(900)이다. 전용 스핀 챔버(912)는 기판의 제 1 회전 속도에서 제 1 프로세스 시간 동안 기판(도시되지 않음)이 로딩되고, 과산화수소수에 침지되며 동시에 하나 이상의 UV 광 디바이스들로 조사되는 UV-과산화물(UVP) 챔버들(908)의 하나 이상의 스택들일 수 있다. 과산화수소에 더하여 다른 산화제들이 또한 이용될 수 있다. 기판들(도시되지 않음)은 UVP 챔버들(908)로부터 언로딩(unloaded)되며 재순환 SPM(rSPM) 프로세싱 챔버(904) 상에 로딩되며, 여기서 레지스트는 기판의 제 2 회전 속도에서 제 2 프로세스 시간 동안 SPM으로 처리된다. 다른 실시예에서, 올-인-원 스핀 챔버들(922)은 각각 UVP 챔버(914) 및 rSPM 챔버(918)를 더 포함하는 프로세싱 챔버들 중 하나 이상의 스택들일 수 있다. 일 실시예에서, UVP 챔버(914) 및 rSPM 챔버(918)는 과산화수소수 및/또는 SPM을 제공하기 위한 하나 이상의 노즐들을 가지는 단일 프로세싱 챔버일 수 있다. 대안적으로, 서로 다른 노즐들이 과산화수소수 및 SPM을 제공하기 위해 이용될 수 있다. 다른 실시예들에서, 황산과 다른 산들 및 과산화수소와 다른 산화제들이 또한 이용될 수 있다.
도 10b는 레지스트 스트립 프로세싱을 위한 서로 다른 하드웨어 구성들을 위한 단위 스루풋 당 소유 비용(cost-of-owenership: COO)의 서로 다른 컴포넌트들의 예시적인 그래프(950)이다. 하드웨어 구성 A는 레지스트 스트립을 위해 이용되는 화학물들의 비용, 소모품들의 비용, 예를 들어 UV 램프 교체들 및 예를 들어, 기판 당인, 스루풋의 단위 당 총 약 $2.23인 자본 장비의 감가상각이 후속되는, 최상부에서의 유틸리티들을 도시하는 바 그래프(954)를 가진다. 다른 하드웨어 구성 B는 기판당 총계 약 $1.95인 동일한 COO 컴포넌트들을 가지는 유사한 바 그래프(958)를 가진다. 본 발명의 예시적인 실시예에서 상기의 구성 A 및 B와 동일한 COO 항목들 및 한번의 화학물들을 이용하는 본 발명의 하드웨어 구성 C는 주로 유틸리티들 및 화학물들의 더 적은 비용들로 인해, 기판 당 총계 약 $1.60인 바 그래프(962)에 도시된다. 다른 예시적인 실시예에서 상기의 구성 A 및 B에서와 동일한 COO 항목들로 화학물들이 재순환되는 본 발명의 하드웨어 구성 D는 재순환 장비를 설명하기 위해 장비의 감가상각에서의 약간의 증가로 주로 유틸리티들, 화학물들 및 소모품들의 더 적은 비용으로 인해 기판 당 총 약 $1.20인 바 그래프(966)에 도시된다. 단위 스루풋(970) 당 COO의 감소는 COO의 다양한 컴포넌트들이 감소함에 따라 하향 기울기를 도시한다. 본 발명의 2개의 실시예들에 대한 COO에서의 감소는 테스트들 이전에 발명자에 의해 예상된 것보다 그리고 도 11, 12 및 13과 관련한 논의에 커버될 2개 이상의 클리닝 동작 변수들을 최적화함으로써 획득된 것보다 더 많다.
도 11은 기판 레지스트 스트립핑 프로세스가 설명되는 본 발명의 실시예의 예시적인 흐름도(1000)이다. 상기에 언급된 바와 같이, 본 발명의 개념들 및 원리들은 기판 포스트 애시 클리닝 프로세스에 동일하게 적용가능하다. 동작(1004)에서, 레지스트 스트립핑 시스템이 프로세싱 챔버 및 처리액 전달 시스템을 포함하는 경우의 레지스트 스트립핑 시스템에 기판이 제공된다. 이온 주입 레지스트를 가지는 기판 또는 포스트 애시 기판이 도 7에 관련하여 설명된 바와 같이 제공되며 여기서 예시적인 2-단계 UV-과산화물(UVP) 및 황산 과산화물 혼합물(SPM) 프로세스들이 도시된다. 도 10a에 관련하여 언급된 바와 같이, UVP 시스템은 각각의 rSPM 프로세싱 챔버들의 스택 및 UVP 프로세싱 챔버들의 스택 또는 기판의 자동화된 로딩 및 언로딩이 활용될 수 있는 조합된 rSPM 및 UVP 프로세싱 챔버들의 스택일 수 있다. 동작(1008)에서, 2개 이상의 레지스트 스트립핑 목표들, 예를 들어 단위 스루풋 당 COO 및 잔여물 제거의 퍼센티지가 선택된다. 단위 스루풋 당 COO는 $1.00 내지 $4.00의 범위에 있을 수 있다. 잔여물 제거의 퍼센티지는 90% 내지 100% 또는 95% 이상의 범위일 수 있다. 다른 레지스트 스트립핑 목표들은 UVP 프로세스를 위한 제 1 프로세스 시간, rSPM 프로세스를 위한 제 2 프로세스 시간 및 제 1 프로세스 시간 및 제 2 프로세스 시간의 합계와 동일한 레지스트 스트립핑을 위한 총 프로세스 시간을 포함할 수 있다.
동작(1012)에서, 2개 이상의 레지스트 스트립핑 목표들을 달성하기 위해 최적화될 2개 이상의 레지스트 스트립핑 동작 변수들이 선택된다. 레지스트 스트립핑 동작 변수들은 기판의 제 1 온도, 제 1 조성, 제 1 처리 화학물의 제 1 유량, 제 1 프로세스 시간 및 제 1 회전 속도, 제 1 잔여물 제거 퍼센티지, UV 파장, UV 파워, 기판의 제 2 온도, 제 2 조성, 제 2 처리 화학물의 제 2 유량, 제 2 프로세스 시간 및 제 2 회전 속도, 제 2 잔여물 제거 퍼센티지, 총 잔여물 제거 퍼센티지, 및 제 2 화학물의 제공 온도를 포함할 수 있다. 다른 클리닝 동작 변수들이 또한 최적화를 위해 추가될 수 있다.
동작(1016)에서, 제 1 회전 속도에서의 기판은 제 1 온도, 제 2 농도 및 제 1 전달 디바이스를 이용하는 제 1 유량으로 침지된다. 제 1 전달 디바이스는 하나 이상의 노즐들을 포함할 수 있다. 동시에, 프로세싱 챔버에 커플링되며 UV 광 디바이스가 파장에서 UV 광 및 UV 파워를 발생시키며 기판이 제 1 회전 속도에서 회전되는 제 1 프로세스 시간동안 기판의 표면의 일부분을 조사하도록 구성되며, 상기 침지 및 조사는 제 1 프로세스 시간에서 완료된다. 제 1 처리 화학물은 예를 들어, 10 내지 35wt%의 농도, 5 내지 1,000 mL 또는 5 내지 70 mL의 유량 및 25 내지 90℃의 온도를 가지는 과산화수소인 산화제일 수 있다. UV 광 디바이스는 Ushio Excimer Lamp System, in 5440 Cerritos Ave., Cypress CA 90630과 같이 187 내지 300 nm 또는 222 nm의 파장을 가질 수 있다. 기판은 300 내지 12,000 rpm 또는 500 rpm의 회전 속도를 가질 수 있으며 제 1 프로세스 시간은 15 내지 180 초의 범위에 있을 수 있다.
동작(1020)에서, 기판의 일부분 상에 제 2 전달 디바이스를 이용하여 제 2 처리 화학물이 제공되며, 여기서 제 2 처리 화학물은 황산 대 화산화수소의 비가 2:1 내지 30:1 또는 20:1의 범위에 있을 수 있는 SPM일 수 있으며; 황산은 약 170℃이며, 과산화수소는 약 25℃이며, 기판 제 2 회전 속도는 300 내지 12,000 rpm 또는 300 rpm의 범위에 있을 수 있으며 제 2 프로세스 시간은 15 내지 180초의 범위에 있을 수 있으며, 제 2 처리 화학물은 80 내지 200℃, 또는 160℃ 이하의 범위에서 제공될 수 있다; 그리고 제 2 프로세스 시간은 15 내지 180 초의 범위에 있다. 제 2 전달 디바이스는 하나 이상의 노즐들을 포함할 수 있다. 제 1 프로세스 시간 및 제 2 프로세스 시간의 합계는 총 프로세스 시간이며 240초 이하의 범위에 있을 수 있다. 동작(1024)에서, 제 1 및 제 2 처리 화학물들은 선택적으로 재순환된다. 특정 애플리케이션들에 대해, 단일 이용 처리 화학물들이 요구될 수 있으며 따라서 재순환되지 않는다. 제 1 처리 화학물이 과산화수소이며 제 2 처리 화학물이 SPM인 실시예에서, 이들 화학물들은 재순환되지 않는다. 2개의 처리 화학물들을 이용하는 다른 실시예에서, 이들 화학물들은 재순환될 수 있으며 처리액 전달 시스템은 신선한 제 1 및 제 2 처리 화학물들을 추가하도록 구성될 수 있으며 재순환 전달 서브시스템은 재순환을 처리하기 위해 추가될 수 있다. 레지스트 처리 시스템들을 위한 처리액 재순환의 상세한 설명을 위해, 2012년 3월 7일에 출원된 브라운에 의한 "SEQUENTIAL STAGE MIXING FOR A RESIST BATCH STRIP PROCESS"란 명칭의 미국 출원번호 제 13/414,554 호 및 2012년 3월 6일에 출원된 브라운에 의한 "SEQUENTIAL STAGE MIXING FOR SINGLE SUBSTRATE STRIP PROCESSING"이란 명칭의 미국 출원번호 제 13/413,620 호를 참조하며, 이들은 본원에 인용에 의해 그 전체가 포함된다.
동작(1028)에서, 2개 이상의 클리닝 목표들이 충족되지 않으면, 하나 이상의 선택 동작 변수들이 2개 이상의 클리닝 목표들을 충족시키기 위해 조정된다. 도 12는 본 발명의 2개 이상의 목표들을 충족시키기 위해 하나 이상의 처리 동작 변수들을 조정하기 위한 예시적인 흐름도(1100)를 제공한다. 예를 들어, 2개 이상의 스트립핑 목표들은 98% 이상의 잔여문 제거 퍼센티지 및 120 초 이하의 총 프로세스 시간을 포함한다. 2개 이상의 선택 동작 변수들은 100 내지 5,000 rpm의 제 1 회전 속도, 예를 들어 15 내지 30wt%의 과산화수소인 제 1 처리 화학물의 농도를 포함하는 것으로 더 가정한다. 도 12를 참조하면, 동작(1104)에서, 잔여물 제거 퍼센티지 및 총 프로세스 시간을 계산하기 위한 측정들이 획득된다. 측정들은 잔여물 제거 퍼센티지를 측정하기 위해 클리닝 프로세스 후에 기판의 최상면도 이미지들을 획득하는 것 및 제 1 프로세스 시간 및 제 2 프로세스 시간을 기록하는 것을 포함할 수 있다. 동작(1108)에서, 2개 이상의 스트립핑 목표들의 계산 값들은 98% 이상의 잔여물 제거율 및 120초 이하의 총 프로세스 시간과 비교된다.
동작(1112)에서, 2개 이상의 스트립핑 목표들이 충족되지 않으면, 상기 예에서 2개 이상의 선택 동작 변수들인, 제 1 회전 속도 및 제 1 처리 화학물의 농도는 2개 이상의 클리닝 목표들이 충족될 때까지 조정된다. 상기에 언급된 바와 같이, 테스트들은 5 wt%를 초과하는 더 높은 과산화수소의 농도들 및 약 300rpm의 더 높은 회전 속도들 및 예상 결과들보다 더 양호하게 발생됨을 나타내었다. 다른 동작 변수들은 약 222 nm UV 광 디바이스의 이용, UVP 단계를 위한 약 60초의 제 1 프로세스 시간 및 300 rpm의 제 2 회전 속도로 기판을, 약 60 초 동안 25℃로 제공되는 1개 부분 과산화수소에 약 20개 부분의 170℃ 황산으로 혼합한 SPM의 이용을 포함하였다. 기판 상의 SPM의 제공은 150℃ 이하에서 수행될 수 있다. SPM의 더 낮은 제공 온도는 실리콘 질화물 손실을 감소시키는데 있어서 중요하다. 실리콘 질화물 손실을 감소시키는데 있어서 더한 상세들에 대해, 2011년 3월 30일에 출원된, 브라운에 의한 "ETCH SYSTEM AND METHOD FOR SINGLE SUBSTRATE PROCESSING"이란 명칭의 미국 출원번호 제 13/076,396 호를 참조한다.
일 실시예에서, 제 1 처리 화학물의 제 1 조성, 제 1 유량 및 제 1 회전 속도를 포함하는 3개의 레지스트 스트립핑 동작 변수들이 선택될 수 있다. 예를 들어, 제 1 조성은 10 내지 35wt%의 과산화수소일 수 있으며, 제 1 유량은 과산화수소 5 내지 1,000 mL/min 또는 75 mL/min일 수 있다. 제 1 회전 속도는 300 내지 12,000 rpm일 수 있다. 제 1 유량을 위해 75 ml/min이 선택되며 기판의 완전한 습윤이 달성될 수 없는 것으로 가정하면, 제 1 유량은 하나 이상의 노즐들의 유량들을 조정함으로써 제 1 전달 디바이스의 어그리게이트(aggregate) 유량이 75 mL/min로 유지하도록 조정될 수 있다. 예를 들어, (기판의 중심에 근접하게 위치되는) 중심 노즐의 유량은 기판의 완전한 습윤을 보장하기 위해 2개 이상의 노즐들이 중심 노즐로부터 5 내지 145 mm의 거리에서 공급하는 곳에서 조정될 수 있다. 상기에 언급된 바와 같이, 선택된 레지스트 스트립핑 동작 변수들은 2개 이상의 스트립핑 목표들이 충족될 때까지 조정된다.
140℃ 미만으로 높은 투여량 이온 주입 레지스트를 스트립하며 단일 기판 툴 상에 원-패스 SPM을 이용하는 250℃ SPM 프로세싱 또는 플라즈마 애싱과 관련되는 재료 손실 도전과제들을 회피하는 능력은 UVP 단계에서 더 높은 투여량의 과산화수소를 그리고 더 높은 제 1 및 제 2 회전 속도들을 이용하여, UVP 및 rSPM 단계들을 최적화함으로써 가능해진다. 일 실시예에서, 희석된 과산화수소 및 SPM 둘 다가 단일 기판 툴 상의 재순환 모드에서 이용될 수 있기 때문에 화학물 사용량이 최소화된다. 도 11 및 12에 관련하여 설명되는 동작들은 약 120 초 이하에서의 총 프로세스 시간으로 rSPM 단계에서 약 100% 잔여물 제거를 산출하였다. UV 과산화물 레지스트 스트립 프로세스를 개선하는 것은 UV 조사 하에서 과산화수소의 더 높은 농도들의 이용을 가능하게 함으로써 그리고 더 높은 단일 기판 회전 속도들을 이용함으로써 달성되었다. 제 1 및 제 2 회전 속도들의 1000 rpm으로부터 12,000 rpm으로의 추가로 증가시키며 2개 이상의 클리닝 동작 변수들의 최적화를 더 높이는 발명자의 프로젝트들은 본 발명의 개념들 및 원리들을 이용하여 단일 기판 클리닝 시스템의 총 프로세스 시간 및 소유 비용을 감소시키는데 있어서 추가적인 개선들을 제공할 것이다.
이온 주입 레지스트를 스트립핑하는 것, 기판 포스트 애시 클린 및 유사한 클리닝 애플리케이션들을 포함하는 본 발명을 설명하기 위해, 용어들 "레지스트 스트립핑 목표들", "레지스트 스트립핑 동작 변수들", "스트립핑 층" 등은 일부 청구범위들에서 "클리닝 목표들", "클리닝 동작 변수들", "클리닝 층" 및 유사한 용어들로 지칭될 것이다.
도 13은 광학 및 프로세스 계측 툴들을 활용하는 본 발명의 일 실시예에서의 단일 기판 레지스트 처리 시스템의 예시적인 아키텍처 도(1200)이다. 레지스트 처리 시스템(1204)은 2개 이상의 광학 계측 디바이스들(1208)을 이용할 수 있다. 광학 방출 분광(optical emission spectroscopy: OES) 디바이스(1270)는 프로세싱 구역(1215)으로부터 광학 방출을 측정하기 위한 포지션에서 프로세싱 챔버(1210)에 커플링될 수 있다. 추가로, 광학 계측 디바이스들(1260)의 다른 세트는 프로세싱 챔버(1210) 상에 배치될 수 있다. 4개의 광학 계측 디바이스들(1260)이 도시되더라도, 광학 계측 디바이스들의 많은 다른 대안 및 서로 다른 구성들이 복수의 광학 계측 디바이스들을 이용하여 설계 목표들을 구현하기 위해 포지셔닝될 수 있다. 4개의 광학 계측 디바이스들(1260)은 분광 반사측정 디바이스들 및/또는 간섭 측정 디바이스들일 수 있다. 예를 들어, OES 디바이스(1270) 및 광학 게측 디바이스들(1260)의 세트인 2개 이상의 광학 계측 디바이스들(1208)로부터의 측정들은 임계 치수 값이 추출되는 계측 프로세서(도시되지 않음)에 전송된다. 측정 시스템(1208)은 하나 이상의 광학 계측 디바이스들(1208) 및 하나 이상의 잔여물 센서 디바이스들(1264 및 1268)을 이용할 수 있다.
상기에 언급된 바와 같이, 프로세스 센서 디바이스, 예를 들어, 남아있는 잔여물의 퍼센티지, 또는 잔여물 제거의 퍼센티지와 실질적인 상관관계를 가지는 레지스트 처리 동작 변수는 프로세싱 챔버(1210)에 커플링될 수 있다. 적어도 하나 이상의 프로세스 센서 디바이스들의 선택은 이들 연관성들을 식별하기 위해 프로세스 데이터, 계측 데이터(회절 신호들) 및 프로세스 성능 데이터의 세트들을 이용하는 다변량(multivariate) 분석을 이용하여 이루어질 수 있다. 2개 이상의 광학 계측 디바이스들, 예를 들어 OES 디바이스(1270) 및 광학 계측 디바이스들(1260)의 세트로부터의 측정들 및 센서 디바이스(1264 및/또는 1268)로부터의 측정은 동작 변수 값이 추출되는 계측 프로세서(도시되지 않음)에 전송된다.
여전히 도 13을 참조하면, 레지스트 처리 시스템(1204)은 복수의 광학 계측 디바이스들(1260), 광학 방출 분광(OES) 디바이스(1270) 및 하나 이상의 에칭 센서 디바이스들(1264 및 1268)을 포함하는 2개 이상의 광학 계측 측정 디바이스들(1208)에서의 서브-제어기들(sub-controllers)에 커플링되는 제어기(1290)를 포함한다. 하나 이상의 화학물 모니터들(1292)은 제 1 및 제 2 처리 화학물들의 농도가 설정된 범위들 내에 있음을 보장하기 위해 프로세싱 챔버에 커플링될 수 있다. 다른 서브-제어기(1294)는 제어기(1290)에 커플링되는 모션 제어 시스템(1220)에 포함될 수 있으며 UVP 및 rSPM 단게들에 대해 모션 제어 시스템(1220)에 의해 제공되는 제 1 및 제 2 회전 속도를 조정할 수 있다. 제어기(1290)는 레지스트 동작 변수들을 최적화하기 위해 그리고 2개 이상의 클리닝 목표들을 달성하기 위해 인트라넷에 또는 인터넷을 통해 다른 제어기들에 접속될 수 있다.
예시적인 실시예들이 설명되었더라도, 본 발명의 정신 및/또는 범위로부터 이탈하지 않고서 다양한 수정들이 이루어질 수 있다. 예를 들어, 본 발명은 기판 상의 레지스트의 스트립핑을 활용하여 예시되고 설명되었다. 기판 상의 다른 층들 또는 구조들은 명세서에 설명되는 동일한 방법들 및 시스템들을 이용하여 프로세싱될 수 있다. 더욱이, 다른 산들 및 산화제들 및 처리 화학물들의 조합은 또한 상술한 방법 및 시스템으로 이용될 수 있다. 따라서, 본 발명은 도면들에 도시되며 상술한 특정 형태들로 제한되는 것으로 해석되어서는 안 된다. 따라서, 모든 그와 같은 수정들은 본 발명의 범위 내에 포함되도록 의도된다.

Claims (35)

  1. 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑(stripping)하기 위한 방법으로서, 상기 기판은 클리닝될 층 상의 표면을 가지며, 상기 방법은:
    2개 이상의 클리닝 목표들(objectives)을 선택하는 단계;
    상기 2개 이상의 클리닝 목표들을 달성하기 위해 최적화될 2개 이상의 동작 변수들을 선택하는 단계;
    제 1 처리 화학물을 포함하는 처리액(treatment liquid)에 상기 기판을 침지하는(immersing) 단계―상기 제 1 처리 화학물은 제 1 온도, 제 1 유량 및 제 1 조성에 있으며, 상기 침지는 제 1 전달 디바이스로 수행되며 그리고 동시에 자외선(ultra-violet: UV) 광으로 상기 기판의 표면의 일부분을 동시에 조사하며, 상기 UV 광은 파장 및 UV 파워(power)를 가지며, 상기 조사는 제 1 프로세스 시간에서 완료되도록 동작적으로 구성되며, 상기 조사는 상기 기판이 제 1 회전 속도에 있는 동안 수행됨―; 및
    제 2 전달 디바이스를 이용하여 제 2 처리 화학물을 상기 기판 상에 제공하는 단계를 포함하며, 상기 제 2 처리 화학물은 제 2 온도, 제 2 유량 및 제 2 조성에 있으며, 상기 제 2 처리 화학물은 제공 온도에서 상기 기판 표면의 일부분 상에 제공되며, 상기 제공은 제 2 프로세스 시간에서 완료되도록 동작적으로 구성되며 상기 제공은 상기 기판이 제 2 회전 속도에 있는 동안 수행되며;
    상기 2개 이상의 클리닝 동작 변수들은 상기 제 1 온도, 상기 제 1 조성, 상기 UV 파장, 상기 UV 파워, 상기 제 1 프로세스 시간, 상기 제 1 회전 속도, 상기 제 2 온도, 상기 제 2 조성, 상기 제 2 프로세스 시간, 상기 제 2 회전 속도, 잔여물 제거의 퍼센티지(percentage) 및 제공 온도 중 2개 또는 그 이상을 포함하는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 클리닝될 층은 이온 주입 동안 잔여물을 형성한 이온 주입 레지스트(ion implanted resist)이거나 상기 클리닝될 층은 애싱(ashing) 프로세스 후의 최상층이며, 상기 2개 이상의 클리닝 목표들은 잔여물 제거의 퍼센티지 및 총 시간을 포함하며, 상기 총 시간은 상기 제 1 프로세스 시간 및 상기 제 2 프로세스 시간의 합계인 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  3. 제 2 항에 있어서,
    상기 제 1 처리 화학물 및 상기 제 2 처리 화학물을 재순환시키는(recycling) 단계를 더 포함하는, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 제 1 처리 화학물은 과산화수소수(hydrogen peroxide solution)이며 상기 제 2 처리 화학물은 황산 과산화물 혼합물(sulfuric acid peroxide mixture: SPM)이며, 상기 UV 광의 파장은 200 내지 300 nm의 범위에 있는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  5. 제 4 항에 있어서,
    상기 잔여물 제거의 퍼센티지는 95.0 퍼센트 또는 그 이상이며 상기 UV 광은 실질적으로 222 nm인 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  6. 제 4 항에 있어서,
    상기 총 시간은 140초 또는 그 미만이거나, 120초 또는 그 미만인 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  7. 제 4 항에 있어서,
    상기 제 1 프로세스 시간은 40 내지 80초 범위에 있으며 상기 제 2 프로세스 시간은 40 내지 80초의 범위에 있는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  8. 제 4 항에 있어서,
    상기 제 1 회전 속도는 300 내지 4,000 rpm의 범위에 있는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  9. 제 4 항에 있어서,
    상기 과산화수소수는 10wt% 내지 35wt%의 범위에 있는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  10. 제 4 항에 있어서,
    상기 제 1 온도는 섭씨 25 내지 90 도의 범위에 있는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  11. 제 4 항에 있어서,
    상기 제 2 처리 화학물은 섭씨 140 내지 200 도의 범위에 있는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  12. 제 4 항에 있어서,
    상기 제 2 처리 화학물은 섭씨 150 도 또는 그 미만에서 상기 기판 상에 제공되는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  13. 제 4 항에 있어서,
    상기 SPM은 20:1 또는 10:1 내지 30:1의 범위에 있는 황산액 대 과산화수소의 혼합물을 포함하는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  14. 제 4 항에 있어서,
    상기 2개 이상의 클리닝 목표들을 계산하기 위한 측정들을 획득하며, 2개 이상의 계산된 클리닝 값들을 발생시키는 단계;
    상기 2개 이상의 계산된 클리닝 값들을 상기 2개 이상의 클리닝 목표들과 비교하는 단계; 및
    상기 2개 이상의 클리닝 목표들이 충족되지 않으면, 상기 선택된 2개 이상의 클리닝 동작 변수들을 조정하거나 서로 다른 2개 이상의 클리닝 동작 변수들을 선택하며 상기 측정들을 획득하는 것을 반복하며, 상기 2개 이상의 계산된 클리닝 값들을 상기 2개 이상의 클리닝 목표들과 비교하며, 상기 2개 이상의 클리닝 목표들이 충족될 때까지 상기 2개 이상의 선택된 동작 변수들을 조정하는 단계를 더 포함하는, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  15. 제 14 항에 있어서,
    상기 2개 이상의 클리닝 동작 변수들은 상기 제 1 회전 속도 및 상기 제 2 회전 속도를 포함하는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  16. 제 3 항에 있어서,
    상기 2개 이상의 클리닝 목표들은 상기 잔여물 제거의 퍼센티지 및 총 프로세스 시간을 포함하는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  17. 제 3 항에 있어서,
    상기 2개 이상의 클리닝 목표들은 단위 스루풋 당 소유 비용 및 총 프로세스 시간을 포함하는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  18. 제 3 항에 있어서,
    상기 클리닝을 위한 단일 기판 툴은 2개 이상의 자외선 과산화물(ultra-viloet peroxide: UVP) 유닛들의 스택 및 2개 이상의 재순환 황산 과산화물 혼합물(recycle sulfuric acid peroxide mixture: rSPM) 유닛들의 스택을 포함하는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  19. 제 3 항에 있어서,
    상기 클리닝을 위한 단일 기판 툴은 각각 조합된 자외선 과산화물(UVP) 및 재순환 황산 과산화물 혼합물(rSPM) 유닛들을 더 포함하는 올-인-원(all-in-one) 스핀 챔버들의 2개 이상의 스택들의 스택을 포함하는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  20. 제 3 항에 있어서,
    상기 제 1 전달 디바이스는 상기 제 2 전달 디바이스와 동일한 것인, 단일 기판 툴을 이용하여 기판 상에 층을 스트립핑하기 위한 방법.
  21. 단일 기판 툴을 이용하여 기판 상에 층을 클리닝하는 것을 제어하는 방법으로서, 상기 기판은 상기 클리닝될 층 상에 표면을 가지며, 상기 방법은:
    2개 이상의 클리닝 목표들을 선택하는 단계;
    2개 이상의 클리닝 동작 변수들을 선택하는 단계;
    상기 선택된 2개 이상의 클리닝 목표들을 달성하기 위해 상기 선택된 2개 이상의 클리닝 동작 변수들을 최적화하는 단계;
    제 1 처리 화학물을 포함하는 처리액(treatment liquid)에 상기 기판을 침지하는(immersing) 단계―상기 제 1 처리 화학물은 제 1 온도 및 제 1 조성에 있으며, 상기 침지는 제 1 전달 디바이스로 수행되며 그리고 동시에 자외선(ultra-violet: UV) 광으로 상기 기판의 표면의 일부분을 동시에 조사하며, 상기 UV 광은 파장 및 UV 파워(power)를 가지며, 상기 조사는 제 1 프로세스 시간에서 완료되도록 동작적으로 구성되며, 상기 조사는 상기 기판이 제 1 회전 속도에 있는 동안 수행됨―; 및
    제 2 전달 디바이스를 이용하여 제 2 처리 화학물을 상기 기판 상에 제공하는 단계 ― 상기 제 2 처리 화학물은 제 2 온도 및 제 2 조성에 있으며, 상기 제 2 처리 화학물은 제공 온도에서 상기 기판 표면의 일부분 상에 제공되며, 상기 제공은 제 2 프로세스 시간에서 완료되도록 동작적으로 구성되며 상기 기판이 제 2 회전 속도에 있는 동안 수행됨 ―;
    상기 2개 이상의 클리닝 목표들을 계산하기 위한 측정들을 획득하며, 2개 이상의 계산된 클리닝 값들을 발생시키는 단계;
    상기 2개 이상의 계산된 클리닝 값들을 상기 2개 이상의 클리닝 목표들과 비교하는 단계; 및
    상기 2개 이상의 클리닝 목표들이 충족되지 않으면, 상기 선택된 2개 이상의 클리닝 동작 변수들을 조정하거나 서로 다른 2개 이상의 클리닝 동작 변수들을 선택하며 상기 측정들을 획득하는 것을 반복하며, 상기 2개 이상의 계산된 클리닝 값들을 상기 2개 이상의 클리닝 목표들과 비교하며, 상기 2개 이상의 클리닝 목표들이 충족될 때까지 상기 2개 이상의 선택된 동작 변수들을 조정하는 단계를 더 포함하며;
    상기 2개 이상의 클리닝 동작 변수들은 상기 제 1 온도, 상기 제 1 조성, 상기 UV 파장, 상기 UV 파워, 상기 제 1 프로세스 시간, 상기 제 1 회전 속도, 상기 제 2 온도, 상기 제 2 조성, 상기 제 2 프로세스 시간, 상기 제 2 회전 속도, 잔여물 제거의 퍼센티지(percentage) 및 제공 온도 중 2개 또는 그 이상을 포함하는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 클리닝하는 것을 제어하는 방법.
  22. 제 21 항에 있어서,
    상기 클리닝될 층은 이온 주입 동안 잔여물을 형성한 이온 주입 레지스트이거나 상기 클리닝될 층은 애싱(ashing) 프로세스 후의 최상층이며, 상기 2개 이상의 클리닝 목표들은 잔여물 제거의 퍼센티지 및 총 시간을 포함하며, 상기 총 시간은 상기 제 1 프로세스 시간 및 상기 제 2 프로세스 시간의 합계이며 상기 제 1 처리 화학물 및 상기 제 2 처리 화학물을 재순환시키는(recycling) 단계를 더 포함하는, 단일 기판 툴을 이용하여 기판 상에 층을 클리닝하는 것을 제어하는 방법.
  23. 제 22 항에 있어서,
    상기 제 1 처리 화학물은 과산화수소수이며 상기 제 2 처리 화학물은 황산 과산화물 혼합물(sulfuric acid peroxide mixture: SPM)이며 상기 UV 광의 파장은 200 내지 300 nm의 범위에 있는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 클리닝하는 것을 제어하는 방법.
  24. 제 22 항에 있어서,
    상기 잔여물 제거의 퍼센티지는 95.0 퍼센트 이상이며 상기 UV 광은 실질적으로 222 nm인 것인, 단일 기판 툴을 이용하여 기판 상에 층을 클리닝하는 것을 제어하는 방법.
  25. 제 22 항에 있어서,
    상기 총 시간은 140초 이하이거나 상기 제 1 프로세스 시간은 40 내지 80 초의 범위에 있으며 상기 제 2 프로세스 시간은 40 내지 80 초의 범위에 있는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 클리닝하는 것을 제어하는 방법.
  26. 청구항 26
  27. 제 22 항에 있어서,
    상기 제 1 회전 속도는 300 내지 4,000 rpm의 범위에 있는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 클리닝하는 것을 제어하는 방법.
  28. 제 23 항에 있어서,
    상기 과산화수소수는 10wt% 내지 35wt%의 범위에 있으며 및/또는 상기 제 1 온도는 섭씨 25 내지 90도의 범위에 있는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 클리닝하는 것을 제어하는 방법.
  29. 제 23 항에 있어서,
    상기 제 2 처리 화학물은 섭씨 140 내지 200도의 범위에 있으며 및/또는 상기 제 2 처리 화학물은 섭씨 150도 이하에서 상기 기판 상에 제공되는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 클리닝하는 것을 제어하는 방법.
  30. 제 22 항에 있어서,
    상기 2개 이상의 클리닝 동작 변수들은 제 1 회전 속도, 제 2 회전 속도, 제 1 온도 및 제 2 온도를 포함하는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 클리닝하는 것을 제어하는 방법.
  31. 제 22 항에 있어서,
    상기 2개 이상의 클리닝 목표들은 상기 잔여물 제거의 퍼센티지 및 총 프로세스 시간을 포함하는 것인, 단일 기판 툴을 이용하여 기판 상에 층을 클리닝하는 것을 제어하는 방법.
  32. 단일 기판 툴을 이용하는 레지스트 프로세싱을 위한 시스템으로서,
    이온 주입 레지스트를 포함하는 층 상에 표면을 가지는 기판 ― 상기 주입 레지스트는 이온 주입 동안 잔여물 또는 상기 층을 형성함 ―;
    레지스트 프로세싱 시스템을 포함하며,
    상기 레지스트 프로세싱 시스템은:
    상기 기판을 홀드(hold)하도록 구성되는 프로세싱 챔버;
    상기 프로세싱 챔버에 커플링되며 제 1 프로세스 시간 동안 상기 기판을 침지하기(immerse) 위해 제 1 처리 화학물을 전달하도록 구성되는 제 1 전달 디바이스;
    상기 프로세싱 챔버에 커플링되며 상기 제 1 프로세스 시간 동안 상기 기판의 표면을 UV 광으로 조사하도록 구성되는 UV 광 디바이스 ― 상기 UV 광 디바이스는 파장 및 UV 파워(power)를 가짐 ―;
    상기 프로세싱 챔버에 커플링되며 제 2 프로세스 시간 동안 상기 기판의 표면 상에 제 2 처리 화학물을 전달하도록 구성되는 제 2 처리 화학물 전달 시스템(명세서에 설명됨?);
    상기 프로세싱 챔버에 커플링되며 상기 제 1 프로세스 시간 동안 제 1 회전 속도로 그리고 상기 제 2 프로세스 시간 동안 제 2 회전 속도로 상기 기판을 제공하도록 구성되는 모션(motion) 제어 시스템;
    상기 프로세스 챔버에 커플링되며 상기 제 1 및 제 2 처리 화학물들을 재순환시키도록(recycle) 구성되는 선택적 재순환 서브시스템을 포함하며; 및
    상기 레지스트 프로세싱 시스템에 커플링되며 2개 이상의 클리닝 목표들을 달성하기 위해 2개 이상의 클리닝 동작 변수들을 최적화하도록 구성되는 제어기를 포함하는, 단일 기판 툴을 이용하는 레지스트 프로세싱을 위한 시스템.
  33. 제 32 항에 있어서,
    상기 2개 이상의 클리닝 목표들은 잔여물 제거의 퍼센티지 및 총 프로세스 시간을 포함하며, 상기 총 프로세스 시간은 상기 제 1 프로세스 시간 및 상기 제 2 프로세스 시간의 합계인 것인, 단일 기판 툴을 이용하는 레지스트 프로세싱을 위한 시스템.
  34. 제 33 항에 있어서,
    상기 제 1 처리 화학물은 과산화수소수(hydrogen peroxide solution)이며 상기 제 2 처리 화학물은 황산 과산화물 혼합물(sulfuric acid peroxide mixture: SPM)이며, 상기 UV 광의 파장은 200 내지 300 nm의 범위에 있는 것인, 단일 기판 툴을 이용하는 레지스트 프로세싱을 위한 시스템.
  35. 제 33 항에 있어서,
    상기 총 프로세스 시간은 140초 또는 그 미만이며 상기 2개 이상의 클리닝 동작 변수들은 제 1 회전 속도, 제 2 회전 속도, 제 1 농도, 제 1 유량, UV 파장 및 UV 파워를 포함하는 것인, 단일 기판 툴을 이용하는 레지스트 프로세싱을 위한 시스템.
KR1020157003337A 2012-07-09 2013-07-09 단일 기판 시스템 상에 포토레지스트를 스트립핑하는 방법 KR101695111B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261669663P 2012-07-09 2012-07-09
US61/669,663 2012-07-09
US13/670,381 US9875916B2 (en) 2012-07-09 2012-11-06 Method of stripping photoresist on a single substrate system
US13/670,381 2012-11-06
PCT/US2013/049760 WO2014011657A2 (en) 2012-07-09 2013-07-09 Method of stripping photoresist on a single substrate system

Publications (2)

Publication Number Publication Date
KR20150038022A true KR20150038022A (ko) 2015-04-08
KR101695111B1 KR101695111B1 (ko) 2017-01-10

Family

ID=48808543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157003337A KR101695111B1 (ko) 2012-07-09 2013-07-09 단일 기판 시스템 상에 포토레지스트를 스트립핑하는 방법

Country Status (4)

Country Link
US (1) US9875916B2 (ko)
JP (1) JP6088052B2 (ko)
KR (1) KR101695111B1 (ko)
WO (1) WO2014011657A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222817B2 (ja) * 2013-09-10 2017-11-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US10464107B2 (en) * 2013-10-24 2019-11-05 SCREEN Holdings Co., Ltd. Substrate processing method and substrate processing apparatus
WO2017031661A1 (zh) * 2015-08-24 2017-03-02 华为技术有限公司 一种设备关联方法以及相关设备
TWI629720B (zh) 2015-09-30 2018-07-11 東京威力科創股份有限公司 用於濕蝕刻製程之溫度的動態控制之方法及設備
US9741585B1 (en) * 2016-04-12 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Reactive radical treatment for polymer removal and workpiece cleaning

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806476B1 (ko) * 2001-10-23 2008-02-21 유겐가이샤 유에무에스 유기 피막의 제거 장치
US20120052687A1 (en) * 2010-09-01 2012-03-01 Arizona Board Of Regents On Behalf Of The University Of Arizona Enhanced stripping of implanted resists

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900337A (en) * 1974-04-05 1975-08-19 Ibm Method for stripping layers of organic material
US5269850A (en) * 1989-12-20 1993-12-14 Hughes Aircraft Company Method of removing organic flux using peroxide composition
KR100434485B1 (ko) * 1999-10-08 2004-06-05 삼성전자주식회사 포토레지스트 스트립퍼 조성물 및 이를 이용한 포토레지스트 스트립 방법
JP2001118850A (ja) * 1999-10-18 2001-04-27 Nec Corp 半導体装置の製造方法
US6503693B1 (en) * 1999-12-02 2003-01-07 Axcelis Technologies, Inc. UV assisted chemical modification of photoresist
JP2001196348A (ja) * 2000-01-12 2001-07-19 Seiko Epson Corp 有機物の分解方法、および半導体素子の製造方法
US6524936B2 (en) 2000-12-22 2003-02-25 Axcelis Technologies, Inc. Process for removal of photoresist after post ion implantation
US7374696B2 (en) * 2003-02-14 2008-05-20 Applied Materials, Inc. Method and apparatus for removing a halogen-containing residue
JP2006528553A (ja) * 2003-05-13 2006-12-21 イーケーシー テクノロジー，インコーポレイティド 超臨界二酸化炭素を用いた、ワークピースの洗浄システムおよび方法
TWI377453B (en) * 2003-07-31 2012-11-21 Akrion Technologies Inc Process sequence for photoresist stripping and/or cleaning of photomasks for integrated circuit manufacturing
US8530359B2 (en) * 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
JP2005183937A (ja) 2003-11-25 2005-07-07 Nec Electronics Corp 半導体装置の製造方法およびレジスト除去用洗浄装置
JP4369325B2 (ja) 2003-12-26 2009-11-18 東京エレクトロン株式会社 現像装置及び現像処理方法
JP4439956B2 (ja) * 2004-03-16 2010-03-24 ソニー株式会社 レジスト剥離方法およびレジスト剥離装置
US20110061679A1 (en) * 2004-06-17 2011-03-17 Uvtech Systems, Inc. Photoreactive Removal of Ion Implanted Resist
US20090032188A1 (en) * 2004-11-10 2009-02-05 Mimasu Semiconductor Industry Co., Ltd. Single-wafer processor
US7921859B2 (en) 2004-12-16 2011-04-12 Sematech, Inc. Method and apparatus for an in-situ ultraviolet cleaning tool
JP4761907B2 (ja) * 2005-09-28 2011-08-31 株式会社Ｓｏｋｕｄｏ 基板処理装置
KR20090130197A (ko) 2005-11-23 2009-12-18 에프 에스 아이 인터내셔날,인코포레이티드 기판으로부터의 물질 제거 공정
DE102006062035B4 (de) 2006-12-29 2013-02-07 Advanced Micro Devices, Inc. Verfahren zum Entfernen von Lackmaterial nach einer Implantation mit hoher Dosis in einem Halbleiterbauelement
JP5014811B2 (ja) * 2007-01-22 2012-08-29 東京エレクトロン株式会社 基板の処理方法
JP2009170554A (ja) 2008-01-11 2009-07-30 Panasonic Corp 半導体装置の製造方法
US20110226280A1 (en) 2008-11-21 2011-09-22 Axcelis Technologies, Inc. Plasma mediated ashing processes
KR20100067814A (ko) * 2008-12-12 2010-06-22 삼성전자주식회사 표시 기판 및 이의 제조 방법
EP2226834B1 (en) * 2009-03-06 2020-04-29 IMEC vzw Method for physical force assisted cleaning with reduced damage
JP2011228438A (ja) * 2010-04-19 2011-11-10 Panasonic Corp 基板洗浄方法及び基板洗浄装置
KR101665036B1 (ko) * 2010-04-27 2016-10-24 티이엘 에프에스아이, 인코포레이티드 기판 표면 근방의 유체 혼합을 제어하는 마이크로전자 기판의 습식 처리
US9257292B2 (en) 2011-03-30 2016-02-09 Tokyo Electron Limited Etch system and method for single substrate processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806476B1 (ko) * 2001-10-23 2008-02-21 유겐가이샤 유에무에스 유기 피막의 제거 장치
US20120052687A1 (en) * 2010-09-01 2012-03-01 Arizona Board Of Regents On Behalf Of The University Of Arizona Enhanced stripping of implanted resists

Also Published As

Publication number Publication date
WO2014011657A3 (en) 2014-11-27
US9875916B2 (en) 2018-01-23
JP2015523735A (ja) 2015-08-13
WO2014011657A2 (en) 2014-01-16
KR101695111B1 (ko) 2017-01-10
JP6088052B2 (ja) 2017-03-01
US20140007902A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
US9735026B2 (en) Controlling cleaning of a layer on a substrate using nozzles
KR101695111B1 (ko) 단일 기판 시스템 상에 포토레지스트를 스트립핑하는 방법
JP6598420B2 (ja) 改良されたデバイスインテグリティのためのフォトレジスト剥離プロセス
US6350391B1 (en) Laser stripping improvement by modified gas composition
US10347503B2 (en) Method and hardware for enhanced removal of post etch polymer and hardmask removal
US20170301567A9 (en) System of controlling treatment liquid dispense for spinning substrates
US20100216312A1 (en) Resist removing method, semiconductor manufacturing method, and resist removing apparatus
TWI686866B (zh) 用以提升光阻剝除性能及改質有機膜的過氧化物蒸氣處理
TWI647756B (zh) 清潔基板用之處理氣體產生
JP2012129496A (ja) 液処理方法、その液処理方法を実行させるためのプログラムを記録した記録媒体及び液処理装置
JP5936717B2 (ja) 単一基板剥離プロセシングのための逐次的段階混合
JP5586077B2 (ja) 水素ベースの化学反応による高用量注入後の剥離（ｈｄｉｓ）
US10249509B2 (en) Substrate cleaning method and system using atmospheric pressure atomic oxygen
US20140116464A1 (en) Method for cleaning metal gate semiconductor
CN113614889A (zh) 衬底处理方法及衬底处理装置
TWI517908B (zh) 旋轉基板用處理液體分配之控制系統
Christenson et al. All wet stripping of implanted photoresist
JP2022041077A (ja) 基板処理方法および基板処理装置
WO2021212330A1 (en) Method and apparatus for removing particles or photoresist on substrates

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 4