KR20150016486A

KR20150016486A - 표면 실장 기판에의 전자부품 실장 방법

Info

Publication number: KR20150016486A
Application number: KR1020147027954A
Authority: KR
Inventors: 고키치 오카모토; 다카히로 다쿠치
Original assignee: 후지 덴키 기기세이교 가부시끼가이샤
Priority date: 2012-05-18
Filing date: 2013-04-11
Publication date: 2015-02-12
Also published as: JP6024200B2; EP2852263B1; CN104206035A; EP2852263A1; JP2013243222A; WO2013171967A1; KR102037553B1; US9144186B2; CN104206035B; EP2852263A4; US20150014398A1

Abstract

본 발명은, 칩 부품의 스탠드 오프 높이를 정확하게 설정할 수 있는 표면 실장 기판에의 전자부품 실장 방법을 제공하는 것을 목적으로 한다. 전자부품을 실장하는 한 쌍의 랜드를 포함하는 배선 패턴을 형성한 표면 실장 기판의 실장면에 후막 코팅 장치에 의해 레지스트를 도포하여 후막 레지스트층을 형성하는 공정과, 형성된 후막 레지스트층을 프리큐어하는 공정과, 이 후막 레지스트층의 상기 전자부품 아래가 되는 랜드의 내측 영역을 노광 영역으로 하고, 다른 영역을 비노광 영역으로 하는 마스크를 사용하여 노광하는 공정과, 상기 비노광 영역의 후막 레지스트층을 에칭 제거하고, 상기 전자부품 아래가 되는 상기 한 쌍의 랜드의 내측 영역에 후막 레지스트층을 형성하는 공정과, 상기 후막 레지스트층을 포스트큐어하는 공정과, 상기 랜드의 내측 영역을 제외한 영역에 솔더 페이스트를 인쇄하는 공정과, 상기 솔더 페이스트 상에 상기 전자부품을 배치하여 리플로우 납땜를 행하는 공정을 구비하고 있다.

Description

표면 실장 기판에의 전자부품 실장 방법{METHOD FOR MOUNTING ELECTRONIC COMPONENT ON SURFACE-MOUNTING SUBSTRATE}

본 발명은, 전자부품을 표면 실장 기판에 표면 실장하는, 표면 실장 기판에의 전자부품 실장 방법에 관한 것이다.

이 종류의 표면 실장 기판에서는, 리드선부를 갖지 않는 저항, 콘덴서 등의 칩 부품을 표면 실장 기판에 리플로우 납땜하는 경우에는, 표면 실장 기판의 열 변형 등에 의한 표면 실장 기판과 칩 부품의 변위의 갭을 줄이기 위해서, 칩 아래의 땜납 높이, 즉 스탠드 오프(stand-off) 높이를 높게 하는 것이 행해지고 있다.

이 스탠드 오프 높이를 확보하기 위해서, 종래, 단부면 전극을 갖는 칩 부품 등의 기판 표면 실장 부품의, 각각 단부면 전극을 따라 땜납이 젖는 것을 방지하도록, 단부면 전극의 전부 또는 일부를 땜납에 의해 젖지 않는 재료로 커버하도록 한 땜납 젖음 억제 구조를 설치하는 것이 알려져 있다(특허문헌 1 참조).

특허문헌 1 : 일본 특허 공개 제2005-251904호 공보

그런데, 상기 특허문헌 1에 기재된 종래예에 있어서는, 기판 표면 실장 부품의 단부면 전극에 땜납의 젖음을 억제하는 커버 등의 땜납 젖음 억제 구조를 설치하도록 하고 있다.

그러나, 상기 종래예에서는, 기판 표면 실장 부품의 단부면 전극에 땜납 젖음 억제 구조를 설치할 필요가 있어, 공정수가 증가한다고 하는 미해결의 과제가 있다.

또한, 기판 표면 실장 부품의 단부면 전극에의 땜납의 젖음을 억제할 수 있으나, 스탠드 오프 높이는, 땜납 페이스트의 도포량에 따라서도 좌우되며, 일정한 스탠드 오프 높이를 확보할 수 없다고 하는 미해결의 과제가 있다.

그래서, 본 발명은, 상기 종래예의 미해결 과제에 착안하여 이루어진 것으로, 칩 부품의 스탠드 오프 높이를 정확하게 설정할 수 있는 표면 실장 기판에의 전자부품 실장 방법을 제공하는 것을 목적으로 하고 있다.

상기 목적을 달성하기 위해서, 본 발명에 따른 표면 실장 기판에의 전자부품 실장 방법의 제1 양태는, 전자부품을 실장하는 한 쌍의 랜드를 포함하는 배선 패턴을 형성한 표면 실장 기판의 실장면에 후막 코팅 장치에 의해 레지스트를 도포하여 후막 레지스트층을 형성하는 공정과, 형성된 후막 레지스트층을 프리큐어(precure)하는 공정과, 이 후막 레지스트층의 상기 전자부품 아래가 되는 상기 한 쌍의 랜드의 내측 영역을 노광 영역으로 하고, 다른 영역을 비노광 영역으로 하는 마스크를 사용하여 노광하는 공정과, 상기 비노광 영역의 후막 레지스트층을 에칭 제거하고, 상기 전자부품 아래가 되는 랜드의 내측 영역에 후막 레지스트층을 형성하는 공정과, 상기 후막 레지스트층을 포스트큐어(postcure)하는 공정과, 상기 랜드의 내측 영역을 제외한 납땜 영역에 솔더 페이스트를 인쇄하는 공정과, 상기 솔더 페이스트 상에 상기 전자부품을 배치하는 리플로우 납땜을 행하는 공정을 구비하고 있다.

이 제1 양태에 따르면, 양단에 전극부를 갖는 칩 부품을 실장하는 한 쌍의 랜드의 내측 영역에 후막 코팅 장치에 의해 예컨대 사진 현상형 액상 솔더 레지스트, 사진 현상형 드라이 솔더 레지스트 등의 레지스트를 사용하여 후막 레지스트층을 형성하고, 이 후막 레지스트층을 제외한 랜드 상에 솔더 페이스트를 인쇄하고 나서 리플로우 납땜을 행하도록 하고 있다. 이 때문에, 한 쌍의 랜드와 전자부품 사이에 일정 거리의 스탠드 오프 높이를 확보할 수 있다.

또한, 본 발명에 따른 표면 실장 기판에의 전자부품 실장 방법의 제2 양태는, 상기 레지스트가 필러를 혼입한 레지스트로 구성되어 있다.

이 제2 양태에 따르면, 레지스트에 필러가 혼입되어 있기 때문에, 필러에 의한 형상 유지 효과를 발휘하여 두꺼운 후막 레지스트층을 형성할 수 있다.

또한, 본 발명에 따른 표면 실장 기판에의 전자부품 실장 방법의 제3 양태는, 상기 후막 코팅 장치가, 커튼 코터, 스프레이 코터 및 스크린 인쇄기 중 어느 하나로 구성되어 있다.

이 제3 양태에 따르면, 후막 코팅 장치를 커튼 코터, 스프레이 코터, 또는 스크린 인쇄기로 구성함으로써, 후막 레지스트층의 두께를 고정밀도로 조정할 수 있다. 특히, 커튼 코터 또는 스프레이 코터를 사용하는 경우에는, 표면 실장 기판을 배치하는 컨베이어의 반송 속도를 제어함으로써, 후막 레지스트층의 두께를 고정밀도로 조정할 수 있다.

본 발명에 따른 표면 실장 기판에의 전자부품 실장 방법의 제4 양태는, 전자부품을 실장하는 한 쌍의 랜드를 포함하는 배선 패턴을 형성한 표면 실장 기판의 실장면에 사진 현상형 드라이 솔더 레지스트로서의 드라이 포토 필름 레지스트를 라미네이트하여 후막 레지스트층을 형성하는 공정과, 형성된 후막 레지스트층의 상기 전자부품 아래가 되는 랜드의 내측 영역을 노광 영역으로 하고, 다른 영역을 비노광 영역으로 하는 마스크를 사용하여 노광하는 공정과, 상기 비노광 영역의 후막 레지스트층을 현상 제거하고, 상기 전자부품 아래가 되는 상기 한 쌍의 랜드의 내측 영역에 후막 레지스트층을 형성하는 공정과, 상기 후막 레지스트층을 포스트큐어하는 공정과, 상기 랜드의 내측 영역을 제외한 영역에 솔더 페이스트를 인쇄하는 공정과, 상기 솔더 페이스트 상에 상기 전자부품을 배치하여 리플로우 납땜을 행하는 공정을 구비하고 있다.

이 제4 양태에 따르면, 드라이 필름 포토레지스트를 사용하여, 실장 기판 상의 부품 아래가 되는 한 쌍의 랜드의 내측 영역에 후막 레지스트층을 형성하기 때문에, 고가의 도포 장치를 사용하지 않고 후막 레지스트층을 정확하고 용이하게 형성할 수 있다.

본 발명에 따르면, 표면 실장 기판에 형성한 한 쌍의 랜드 상의 내측 영역에 후막 코팅 장치로 레지스트를 도포하거나 또는 드라이 필름 포토레지스트를 사용하여 후막 레지스트층을 형성하고, 이 후막 레지스트층을 형성한 랜드의 외측 영역에 솔더 페이스트를 인쇄하고 나서 리플로우 납땜을 행한다. 이 때문에, 후막 레지스트층에 의해 전자부품 및 랜드 사이의 스탠드 오프 높이를 정확하게 확보할 수 있다.

도 1은 본 발명에 따른 표면 실장 기판을 도시한 단면도이다.
도 2는 본 발명에 따른 표면 실장 기판에의 전자부품 실장 방법을 도시한 설명도이다.

이하, 본 발명의 실시형태를 도면에 기초하여 설명한다.

도 1은 본 발명에 따른 표면 실장 기판을 도시한 단면도, 도 2는 본 발명에 따른 전자부품 실장 방법을 도시한 설명도이다.

도면 중, 부호 1은 예컨대 전자 접촉기의 전자석 유닛을 구동하는 구동 회로를 구성하는 전자부품을 표면 실장한 1장의 기재로 형성된 표면 실장 기판이다. 이 표면 실장 기판(1)은, 표면에 형성된 배선 패턴 상의 랜드(2)에, 예컨대 정류 다이오드, 쇼트키 다이오드, 전계 효과 트랜지스터 등의 반도체 부품으로 이루어진 대형 부품(3)이 리플로우 납땜되어 있고, 다른 한 쌍의 랜드(4a, 4b)에 저항, 콘덴서, 코일 등의 칩 부품(5)이 리플로우 납땜되어 있다.

여기서, 대형 부품(3)의 실장면 및 랜드(2)에는 서로 대향하는 전체면에 땜납층(6)이 형성되어 있다. 이 땜납층(6)은, 대형 부품의 측면에 젖음부(6a, 6b)가 형성되어 있다.

이것에 대하여, 칩 부품(5)의 랜드(4a, 4b)에는, 칩 부품(5)의 하측에 대향하고, 또한 양 랜드(4a, 4b)의 대향면측의 내측 영역(7a, 7b)에 후막 레지스트층(8a, 8b)이 형성되어 있다. 또한, 양 랜드(4a, 4b)에는, 내측 영역(7a, 7b)의 외측의 외측 영역(9a, 9b)에 땜납층(10a, 10b)이 형성되어 있다. 이들 땜납층(10a, 10b)은, 칩 부품(5)의 양단의 전극부(5a 및 5b) 측에 젖음부(11a, 11b)가 형성되어 있다.

그리고, 표면 실장 기판(1)에 대형 부품(3)을 표면 실장하기 위해서는, 후술하는 바와 같이 리플로우 납땜을 행함으로써, 용이하게 실장할 수 있다.

이것에 대하여, 표면 실장 기판(1)에 칩 부품(5)을 표면 실장하기 위해서는, 우선, 도 2의 (a)에 도시된 바와 같이, 예컨대 동박으로 이루어진 배선 패턴을 형성함으로써, 대형 부품(3) 및 칩 부품(5)을 실장하는 랜드(2 및 4a, 4b)를 형성한 표면 실장 기판(1)을 준비한다.

계속해서, 도 2의 (b)에 도시된 바와 같이, 표면 실장 기판(1) 상에, 실장면에 예컨대 커튼 코터 및 스프레이 코터 중 어느 한쪽으로 구성되는 후막 코팅 장치에 의해 일반적인 감광성 수지 조성물로 이루어진 사진 현상형 액상 솔더 레지스트를 도포하여 후막 레지스트층(21)을 형성한다. 여기서, 후막 코팅 장치에서는, 레지스트를 토출하는 코팅부에 대향하는 컨베이어 상에 표면 실장 기판(1)을 배치하고, 컨베이어 벨트의 반송 속도를 조정함으로써, 원하는 두께(예컨대 100 ㎛)의 후막 레지스트층(21)을 형성한다. 또한, 후막 레지스트층(21)을 형성하기 위해서는, 스크린 인쇄기를 사용하여 사진 현상형 액상 솔더 레지스트를 스크린 인쇄에 의해 형성하도록 하여도 좋다.

계속해서, 후막 레지스트층(21)을 형성한 표면 실장 기판(1)을 예컨대 80℃ 정도에서 20∼30분 가열하는 프리큐어를 행한다.

계속해서, 도 2의 (c)에 도시된 바와 같이, 네거 필름 등의 마스크를 사용하여 자외선을 조사하는 노광을 행한다. 여기서, 랜드(4a, 4b)의 내측 영역(7a 및 7b)에 대해서는 자외선을 조사하는 노광 영역으로서 레지스트를 경화시키고, 그 밖의 영역에는 자외선의 조사를 차단하여 비노광 영역으로 하여, 레지스트의 경화를 억제한다.

계속해서, 도 2의 (d)에 도시된 바와 같이, 알칼리계의 현상액으로 에칭 처리를 행하여, 비노광 영역의 후막 레지스트층을 에칭 제거하고, 칩 부품(5)의 하측이 되는 한 쌍의 랜드(4a, 4b)의 내측 영역(7a, 7b)에 후막 레지스트층(8a, 8b)을 형성한다.

계속해서, 후막 레지스트층(8a, 8b)을 예컨대 150℃에서 50∼60분 정도 가열하여 완전히 경화시키는 포스트큐어를 행한다.

계속해서, 도 2의 (e)에 도시된 바와 같이, 랜드(4a, 4b) 상의 내측 영역(7a, 7b)을 제외한 외측 영역(9a, 9b)에 무연 솔더 페이스트(22a, 22b)를 예컨대 스크린 인쇄한다. 이 때, 대형 부품(3)의 랜드(2) 상에도 무연 솔더 페이스트(23)를 인쇄한다.

계속해서, 도 2의 (f)에 도시된 바와 같이, 무연 솔더 페이스트(22a, 22b)와 후막 레지스트층(8a, 8b) 상부에 칩 부품(5)을 배치하고, 무연 솔더 페이스트(23) 상에 대형 부품(3)을 배치하고 나서 리플로우 납땜을 행하여 땜납층(10a, 10b 및 6)을 형성하고, 표면 실장 기판(1)에의 대형 부품(3) 및 칩 부품(5)의 표면 실장을 완료한다.

여기서, 리플로우 납땜은, 무연 솔더 페이스트(23 및 22a, 22b) 상에 대형 부품(3) 및 칩 부품(5)을 탑재하고 나서 리플로우로에서 가열한다. 이 때, 리플로우로 내에서는 예열과 본 가열을 행한다. 예열은, 부품에의 급격한 열충격의 완화, 플럭스의 활성화 촉진, 유기 용제의 기화 등을 행하기 위해서, 기판과 부품을 일반적으로는 150℃∼170℃ 정도로 예열한다. 그 후, 땜납이 녹는 온도까지, 단시간 고온으로 하는(일반적으로는 220℃∼260℃) 본 가열을 행한다. 이 본 가열에서는, 땜납 성분 조성에 따라 용융 온도가 상이하지만, 무연 땜납의 경우 고온으로 할 필요가 있다. 그 후, 대형 부품(3) 및 칩 부품을 실장한 표면 실장 기판(1)을 냉각시켜 땜납층(6 및 10a, 10b)을 형성한다.

그리고, 대형 부품(3) 및 칩 부품(5)이 실장된 표면 실장 기판(1)은, 예컨대 고전압·고전류의 직류 전류로에 개삽(介揷)되는 전자 접촉기에 내장되고, 전자 접촉기의 전자석 유닛의 여자 코일의 통전을 제어한다.

이와 같이, 상기 실시형태에 따르면, 커튼 코터나 스프레이 코터나 스크린 인쇄기와 같은 후막 코팅 장치로 칩 부품(5)의 하측이 되는 랜드(4a, 4b)의 내측 영역(7a, 7b)에 후막 레지스트층(8a, 8b)을 형성한다. 또한, 랜드(4a, 4b)의 외측 영역(9a, 9b)에 무연 솔더 페이스트(22a, 22b)를 도포한다. 그리고, 이들 후막 레지스트층(8a, 8b) 및 무연 솔더 페이스트(22a, 22b) 상에 칩 부품(5)을 배치한 상태에서, 표면 실장 기판(1)을 리플로우로에 넣어 리플로우 납땜을 행한다.

이 때문에, 표면 실장 기판(1)을 리플로우 납땜했을 때에, 무연 솔더 페이스트(22a, 22b)에 젖음이 발생한 경우라도, 랜드(4a, 4b)와 칩 부품(5) 사이의 리프트 오프 높이를 후막 레지스트층(8a, 8b)에 의해 확실하게 확보할 수 있다.

게다가, 후막 레지스트층(8a, 8b)의 형성을, 커튼 코터나 스프레이 코터로 구성되는 후막 코팅 장치에 의해 행하는 경우에는, 표면 실장 기판(1)을 배치하여 반송하는 컨베이어 벨트의 속도를 제어함으로써, 후막 레지스트층(8a, 8b)의 두께를 정확하게 조정할 수 있다.

또한, 상기 실시형태에 있어서는, 레지스트로서 일반적인 감광성 수지 조성물을 사용한 경우에 대해서 설명하였다. 그러나, 본 발명은, 상기 구성에 한정되지 않고, 레지스트로서 감광성 수지 조성물에 필러를 혼입시켜 필러 혼입 감광성 수지 조성물을 적용하도록 하여도 좋다. 이 경우에는, 레지스트로서 필러 혼입 감광성 수지 조성물을 적용하기 때문에, 후막 레지스트층(8a, 8b)을 형성한 경우에, 100 ㎛ 이상의 후막을 늘어지지 않게 형상을 유지한 상태로 정확하게 형성할 수 있다.

또한, 상기 실시형태에 있어서는, 1회의 후막 코팅 처리로 후막 레지스트층(21)을 형성하는 경우에 대해서 설명하였으나, 이것에 한정되지 않고, 막 두께에 따라서는 후막 코팅 처리를 복수 회 반복하여 후막 레지스트층(21)을 형성하도록 하여도 좋다.

또한, 상기 실시형태에 있어서는, 사진 현상형 액상 솔더 레지스트를 사용하여 후막 레지스트층(8a, 8b)을 형성하는 경우에 대해서 설명하였으나, 이것에 한정되지 않고, 드라이 필름 포토레지스트를 사용하여 후막 레지스트층(8a, 8b)을 형성하도록 하여도 좋다. 이 경우에는, 전자부품을 실장하는 한 쌍의 랜드를 포함하는 배선 패턴을 형성한 표면 실장 기판의 실장면에 스탠드 오프 높이를 확보하는 원하는 두께(예컨대 100 ㎛ 정도)의 드라이 필름 포토레지스트를 라미네이트하여 후막 레지스트층을 형성하는 공정과, 형성된 후막 레지스트층의 상기 전자부품 아래가 되는 랜드의 내측 영역을 노광 영역으로 하고, 다른 영역을 비노광 영역으로 하는 마스크를 사용하여 노광하는 공정과, 상기 비노광 영역의 후막 레지스트층을 현상 제거하고, 상기 전자부품 아래가 되는 상기 한 쌍의 랜드의 내측 영역에 후막 레지스트층을 형성하는 공정과, 상기 후막 레지스트층을 포스트큐어하는 공정과, 상기 랜드의 내측 영역을 제외한 영역에 솔더 페이스트를 인쇄하는 공정과, 상기 솔더 페이스트 상에 상기 전자부품을 배치하여 리플로우 납땜을 행하는 공정을 마련하도록 하면 좋다. 이와 같이, 드라이 필름 포토레지스트를 사용하면, 고가의 도포 장치를 사용하지 않고 후막 레지스트층(8a, 8b)을 정확하고 용이하게 형성할 수 있다.

본 발명에 따르면, 실장 기판 상의 부품 아래가 되는 한 쌍의 랜드의 내측 영역에 후막 레지스트층을 형성하기 때문에, 칩 부품의 스탠드 오프 높이를 정확하게 설정할 수 있는 표면 실장 기판에의 전자부품 실장 방법을 제공할 수 있다.

1 : 표면 실장 기판
2 : 랜드
3 : 대형 부품
4a, 4b : 랜드
5 : 칩 부품
6 : 땜납층
6a, 6b : 젖음부
7a, 7b : 내측 영역
8a, 8b : 후막 레지스트층
9a, 9b : 외측 영역
10a, 10b : 땜납층
11a, 11b : 젖음부
21 : 후막 레지스트층
22a, 22b : 무연 솔더 페이스트

Claims

전자부품을 실장하는 한 쌍의 랜드를 포함하는 배선 패턴을 형성한 표면 실장 기판의 실장면에 후막 코팅 장치에 의해 레지스트를 도포하여 후막 레지스트층을 형성하는 공정과,
형성된 후막 레지스트층을 프리큐어하는 공정과,
상기 후막 레지스트층의 상기 전자부품 아래가 되는 랜드의 내측 영역을 노광 영역으로 하고, 다른 영역을 비노광 영역으로 하는 마스크를 사용하여 노광하는 공정과,
상기 비노광 영역의 후막 레지스트층을 에칭 제거하고, 상기 전자부품 아래가 되는 상기 한 쌍의 랜드의 내측 영역에 후막 레지스트층을 형성하는 공정과,
상기 후막 레지스트층을 포스트큐어하는 공정과,
상기 랜드의 내측 영역을 제외한 영역에 솔더 페이스트를 인쇄하는 공정과,
상기 솔더 페이스트 상에 상기 전자부품을 배치하여 리플로우 납땜을 행하는 공정
을 구비한 것을 특징으로 하는 표면 실장 기판에의 전자부품 실장 방법.
제1항에 있어서, 상기 레지스트는 필러가 혼입되어 있는 것을 특징으로 하는 표면 실장 기판에의 전자부품 실장 방법.
제1항 또는 제2항에 있어서, 상기 후막 코팅 장치는, 커튼 코터, 스프레이 코터 및 스크린 인쇄기 중 어느 하나로 구성되어 있는 것을 특징으로 하는 표면 실장 기판에의 전자부품 실장 방법.
전자부품을 실장하는 한 쌍의 랜드를 포함하는 배선 패턴을 형성한 표면 실장 기판의 실장면에 드라이 필름 포토레지스트를 라미네이트하여 후막 레지스트층을 형성하는 공정과,
형성된 후막 레지스트층의 상기 전자부품 아래가 되는 랜드의 내측 영역을 노광 영역으로 하고, 다른 영역을 비노광 영역으로 하는 마스크를 사용하여 노광하는 공정과,
상기 비노광 영역의 후막 레지스트층을 현상 제거하고, 상기 전자부품 아래가 되는 상기 한 쌍의 랜드의 내측 영역에 후막 레지스트층을 형성하는 공정과,
상기 후막 레지스트층을 포스트큐어하는 공정과,
상기 랜드의 내측 영역을 제외한 영역에 솔더 페이스트를 인쇄하는 공정과,
상기 솔더 페이스트 상에 상기 전자부품을 배치하여 리플로우 납땜을 행하는 공정
을 구비한 것을 특징으로 하는 표면 실장 기판에의 전자부품 실장 방법.