JPH05218135A - フリップチップの実装方法 - Google Patents
フリップチップの実装方法Info
- Publication number
- JPH05218135A JPH05218135A JP4024392A JP4024392A JPH05218135A JP H05218135 A JPH05218135 A JP H05218135A JP 4024392 A JP4024392 A JP 4024392A JP 4024392 A JP4024392 A JP 4024392A JP H05218135 A JPH05218135 A JP H05218135A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- photoresist
- solder
- substrate
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10165—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ＩＣチップと基板との半田接合部の高さを確
保し、接合の信頼性を向上させる。 【構成】 基板４上のＩＣチップ１の実装位置にフォト
レジスト１２の硬化層１２ａを設け、ＩＣチップ１の基
板４上の高さを規制し、半田接合部の横への広がりを防
止してブリッジの発生を防ぎ、高さを確保して実装の信
頼性を向上させる。
保し、接合の信頼性を向上させる。 【構成】 基板４上のＩＣチップ１の実装位置にフォト
レジスト１２の硬化層１２ａを設け、ＩＣチップ１の基
板４上の高さを規制し、半田接合部の横への広がりを防
止してブリッジの発生を防ぎ、高さを確保して実装の信
頼性を向上させる。
Description
【０００１】
【産業上の利用分野】本発明は、裸のＩＣチップを基板
に直接フェイスダウンで接続するフリップチップの実装
方法に関する。
に直接フェイスダウンで接続するフリップチップの実装
方法に関する。
【０００２】
【従来の技術】近年、基板の高密度化、ＩＣの高集積化
によるＩＣチップの多ピン化、実装間隔の狭ピッチ化に
伴い、樹脂封止をしていない裸のＩＣチップを直接フェ
イスダウンで接続するフリップチップ実装が注目されて
いる。このフリップチップ実装の従来のプロセスは、ま
ず図８に示すようにＩＣチップ１の電極パッド２に半田
バンプ３を接着し、電極パッド２と基板４上に形成され
たランド５とを位置合わせする。次に、図９に示すよう
に半田バンプ３をランド５上にマウントして加熱し、リ
フローを行なって半田バンプ３を溶融し、電極パッド２
とランド５とを接合する。
によるＩＣチップの多ピン化、実装間隔の狭ピッチ化に
伴い、樹脂封止をしていない裸のＩＣチップを直接フェ
イスダウンで接続するフリップチップ実装が注目されて
いる。このフリップチップ実装の従来のプロセスは、ま
ず図８に示すようにＩＣチップ１の電極パッド２に半田
バンプ３を接着し、電極パッド２と基板４上に形成され
たランド５とを位置合わせする。次に、図９に示すよう
に半田バンプ３をランド５上にマウントして加熱し、リ
フローを行なって半田バンプ３を溶融し、電極パッド２
とランド５とを接合する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のフリップチップ実装プロセスによると、リ
フロー時に半田バンプ３が完全に溶融する温度に設定す
ると、ＩＣチップ１が自重で沈み込み、図１０の左側に
示すように半田接合部が横に広がる。このときＩＣチッ
プ１の自重が重かったり、電極パッド２間のピッチが例
えば８０μｍ乃至１５０μｍと狭い場合には、図１０の
右側に示すように半田接合部にブリッジが生ずる。また
半田接合部の高さも半田が横に広がるために確保でき
ず、例えば電極パッド２間のピッチが１５０μｍの場合
２０μｍ乃至３０μｍとかなり薄くなる。
ような従来のフリップチップ実装プロセスによると、リ
フロー時に半田バンプ３が完全に溶融する温度に設定す
ると、ＩＣチップ１が自重で沈み込み、図１０の左側に
示すように半田接合部が横に広がる。このときＩＣチッ
プ１の自重が重かったり、電極パッド２間のピッチが例
えば８０μｍ乃至１５０μｍと狭い場合には、図１０の
右側に示すように半田接合部にブリッジが生ずる。また
半田接合部の高さも半田が横に広がるために確保でき
ず、例えば電極パッド２間のピッチが１５０μｍの場合
２０μｍ乃至３０μｍとかなり薄くなる。
【０００４】一方、ＩＣチップ１のサイズが大きい場合
には、ＩＣチップ１と基板４との熱膨張係数が異なるた
め、熱による伸縮が不整合となる。このため接合部であ
る半田バンプ３に応力が加わるので、半田接合部の高さ
は高いほうが熱サイクルに対する寿命は長くなる。従っ
て前述したように半田接合部が薄いとこの部分の信頼性
を確保することができない。逆に、半田接合部の高さを
確保するために、半田が半溶融状態になるようにリフロ
ー温度を設定すると、ＩＣチップ１の自重による沈み込
みはある程度防止できるが、基板４に対する半田コート
が均一にならず、基板４の反りなどによる未半田部分が
発生するおそれがある。このような未半田部分の発生を
防止するためには、基板４側及びＩＣチップ１側の半田
バンプ３の高さを均一にしなければならず、高度の技術
が必要となる。
には、ＩＣチップ１と基板４との熱膨張係数が異なるた
め、熱による伸縮が不整合となる。このため接合部であ
る半田バンプ３に応力が加わるので、半田接合部の高さ
は高いほうが熱サイクルに対する寿命は長くなる。従っ
て前述したように半田接合部が薄いとこの部分の信頼性
を確保することができない。逆に、半田接合部の高さを
確保するために、半田が半溶融状態になるようにリフロ
ー温度を設定すると、ＩＣチップ１の自重による沈み込
みはある程度防止できるが、基板４に対する半田コート
が均一にならず、基板４の反りなどによる未半田部分が
発生するおそれがある。このような未半田部分の発生を
防止するためには、基板４側及びＩＣチップ１側の半田
バンプ３の高さを均一にしなければならず、高度の技術
が必要となる。
【０００５】本発明はこのような状況に鑑みてなされた
ものであり、ＩＣチップと基板との半田接合部の高さを
確保し、接合の信頼性を向上させることのできるフリッ
プチップの実装方法を提供することを目的とする。
ものであり、ＩＣチップと基板との半田接合部の高さを
確保し、接合の信頼性を向上させることのできるフリッ
プチップの実装方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のフリップチップ
の実装方法は、ＩＣチップ１に設けられた電極パッド２
を基板４に対向させ、半田バンプ３を介して電極パッド
２と基板４上に形成されたランド５とを接続するフリッ
プチップの実装方法において、ランド５以外の表面に予
めレジスト層１１が形成された基板４の表面にフォトレ
ジスト１２を塗布する第１の工程と、ランド５以外の表
面の少なくとも一部を被覆する前記フォトレジスト１２
を露光硬化する第２の工程と、露光硬化されない部分の
フォトレジスト１２を現像剥膜する第３の工程と、ＩＣ
チップ１の電極パッド２に供給された半田バンプ３を基
板４上のランド５上に位置決め搭載し、残存するフォト
レジストの硬化層１２ａを介してＩＣチップ１の高さ規
制を行なって半田バンプ３のリフローを行なう第４の工
程とを備えたことを特徴とする。
の実装方法は、ＩＣチップ１に設けられた電極パッド２
を基板４に対向させ、半田バンプ３を介して電極パッド
２と基板４上に形成されたランド５とを接続するフリッ
プチップの実装方法において、ランド５以外の表面に予
めレジスト層１１が形成された基板４の表面にフォトレ
ジスト１２を塗布する第１の工程と、ランド５以外の表
面の少なくとも一部を被覆する前記フォトレジスト１２
を露光硬化する第２の工程と、露光硬化されない部分の
フォトレジスト１２を現像剥膜する第３の工程と、ＩＣ
チップ１の電極パッド２に供給された半田バンプ３を基
板４上のランド５上に位置決め搭載し、残存するフォト
レジストの硬化層１２ａを介してＩＣチップ１の高さ規
制を行なって半田バンプ３のリフローを行なう第４の工
程とを備えたことを特徴とする。
【０００７】
【作用】上記のフリップチップの実装方法によると、Ｉ
Ｃチップ１を基板４上に搭載して半田バンプ３のリフロ
ーを行なうとき、基板４上に形成された硬化層１２ａが
スペーサの作用をなし、ＩＣチップ１の基板４に対する
高さが規制される。従って半田が横に広がることがな
く、ランド５の間隔が狭い場合でもブリッジの発生を防
止することができる。またスペーサにより半田接続部の
厚さが厚くなるので、熱サイクルによる半田接続部の寿
命を長くすることができる。さらに半田を完全に溶融し
ても、スペーサによりＩＣチップ１が沈み込むことがな
いので、半田バンプ３の高さのバラツキを吸収すること
ができ、未半田の発生を防止して確実な実装を行なうこ
とができる。
Ｃチップ１を基板４上に搭載して半田バンプ３のリフロ
ーを行なうとき、基板４上に形成された硬化層１２ａが
スペーサの作用をなし、ＩＣチップ１の基板４に対する
高さが規制される。従って半田が横に広がることがな
く、ランド５の間隔が狭い場合でもブリッジの発生を防
止することができる。またスペーサにより半田接続部の
厚さが厚くなるので、熱サイクルによる半田接続部の寿
命を長くすることができる。さらに半田を完全に溶融し
ても、スペーサによりＩＣチップ１が沈み込むことがな
いので、半田バンプ３の高さのバラツキを吸収すること
ができ、未半田の発生を防止して確実な実装を行なうこ
とができる。
【０００８】
【実施例】以下、本発明のフリップチップの実装方法の
一実施例を図面を参照して説明する。
一実施例を図面を参照して説明する。
【０００９】図１乃至図６に本発明の一実施例による実
装方法を示す。これらの図において、図７に示す従来例
の部分と対応する部分には同一の符号を付してあり、そ
の説明は適宜省略する。配線パターンが形成されたセラ
ミックなどの基板４の表面は、図１に示すようにランド
５の部分以外がレジスト層１１で被覆されている。レジ
スト層１１の厚さは通常２０μｍ±５μｍであり、厚い
場合は３０μｍ乃至４０μｍである。図２に示す第１の
工程において、基板４のランド５が形成された側の表面
に厚さ約８０μｍのフォトレジスト１２を塗布する。
装方法を示す。これらの図において、図７に示す従来例
の部分と対応する部分には同一の符号を付してあり、そ
の説明は適宜省略する。配線パターンが形成されたセラ
ミックなどの基板４の表面は、図１に示すようにランド
５の部分以外がレジスト層１１で被覆されている。レジ
スト層１１の厚さは通常２０μｍ±５μｍであり、厚い
場合は３０μｍ乃至４０μｍである。図２に示す第１の
工程において、基板４のランド５が形成された側の表面
に厚さ約８０μｍのフォトレジスト１２を塗布する。
【００１０】次に第２の工程において、所定の部分のみ
光を透過する図示しないフォトマスクをフォトレジスト
１２上の所定の位置に密着装着する。フォトマスクの透
光部の形状は例えば図３に示すように、基板４上に正方
形状に配設された複数個のランド５の中央部に十字状に
形成されたものである。そしてフォトマスクを介してフ
ォトレジスト１２を露光することにより、図３に示す十
字状の硬化層１２ａが形成される。
光を透過する図示しないフォトマスクをフォトレジスト
１２上の所定の位置に密着装着する。フォトマスクの透
光部の形状は例えば図３に示すように、基板４上に正方
形状に配設された複数個のランド５の中央部に十字状に
形成されたものである。そしてフォトマスクを介してフ
ォトレジスト１２を露光することにより、図３に示す十
字状の硬化層１２ａが形成される。
【００１１】次に第３の工程において、フォトレジスト
１２に剥膜液を供給し、硬化されていない部分のフォト
レジスト１２を現像剥膜し、図４に示すように硬化層１
２ａのみを残す。硬化層１２ａの厚さは約８０μｍであ
るので、下層のレジスト層の厚さが約２０μｍとした場
合は、硬化層１２ａの上面の基板４の表面からの高さは
約１００μｍとなる。
１２に剥膜液を供給し、硬化されていない部分のフォト
レジスト１２を現像剥膜し、図４に示すように硬化層１
２ａのみを残す。硬化層１２ａの厚さは約８０μｍであ
るので、下層のレジスト層の厚さが約２０μｍとした場
合は、硬化層１２ａの上面の基板４の表面からの高さは
約１００μｍとなる。
【００１２】次に第４の工程において、図５に示すよう
にＩＣチップ１の電極パッド２に供給された半田バンプ
３を基板４上のランド５に位置合わせし、図６に示すよ
うに半田バンプ３をランド５に当接させて加熱し、半田
バンプ３のリフローを行なう。このとき、ＩＣチップ１
が自重で沈み込んでも、フォトレジスト１２の硬化層１
２ａによって高さ規制がなされる。
にＩＣチップ１の電極パッド２に供給された半田バンプ
３を基板４上のランド５に位置合わせし、図６に示すよ
うに半田バンプ３をランド５に当接させて加熱し、半田
バンプ３のリフローを行なう。このとき、ＩＣチップ１
が自重で沈み込んでも、フォトレジスト１２の硬化層１
２ａによって高さ規制がなされる。
【００１３】本実施例によれば、ＩＣチップ１の実装時
に基板４に対する高さが規制されるので、半田が横に広
がることはない。この結果ランド５の間隔が狭い場合で
もブリッジの発生を防止することができる。また半田接
続部の厚さを厚くすることができるので、熱サイクルに
よる半田接続部の寿命を長くすることができる。さらに
半田を完全に溶融しても硬化層１２ａによってＩＣチッ
プ１が沈み込むことがないので、半田バンプ３の高さの
バラツキを吸収することができ、未半田の発生を防止し
て確実な実装を行なうことができる。
に基板４に対する高さが規制されるので、半田が横に広
がることはない。この結果ランド５の間隔が狭い場合で
もブリッジの発生を防止することができる。また半田接
続部の厚さを厚くすることができるので、熱サイクルに
よる半田接続部の寿命を長くすることができる。さらに
半田を完全に溶融しても硬化層１２ａによってＩＣチッ
プ１が沈み込むことがないので、半田バンプ３の高さの
バラツキを吸収することができ、未半田の発生を防止し
て確実な実装を行なうことができる。
【００１４】なお、フォトレジスト１２の硬化層１２ａ
の形状は本実施例に示したものに限定されるものではな
く、スペーサの作用を有するものであれば他の形状であ
ってもよい。例えば図７に示すように、正方形状に配設
されたランド５の内部及び外周に設けてもよい。また上
記実施例では半田バンプ３をＩＣチップ１の電極パッド
２側に設けた場合について説明したが、半田バンプ３を
基板４のランド５側に設けてもよいし、両側に設けても
よい。
の形状は本実施例に示したものに限定されるものではな
く、スペーサの作用を有するものであれば他の形状であ
ってもよい。例えば図７に示すように、正方形状に配設
されたランド５の内部及び外周に設けてもよい。また上
記実施例では半田バンプ３をＩＣチップ１の電極パッド
２側に設けた場合について説明したが、半田バンプ３を
基板４のランド５側に設けてもよいし、両側に設けても
よい。
【００１５】
【発明の効果】以上説明したように、本発明のフリップ
チップの実装方法によれば、基板上にＩＣチップの高さ
を規制するフォトレジストの硬化層を設けたので、ＩＣ
チップ実装時に半田バンプが横に広がらず、厚さが厚く
なるので、半田ブリッジの発生を防止し、熱サイクルに
対する半田接合部の寿命を長くすることができ、実装の
信頼性を向上することができる。
チップの実装方法によれば、基板上にＩＣチップの高さ
を規制するフォトレジストの硬化層を設けたので、ＩＣ
チップ実装時に半田バンプが横に広がらず、厚さが厚く
なるので、半田ブリッジの発生を防止し、熱サイクルに
対する半田接合部の寿命を長くすることができ、実装の
信頼性を向上することができる。
【図１】本発明のフリップチップの実装構造の一実施例
に用いられる基板の構成を示す縦断面図である。
に用いられる基板の構成を示す縦断面図である。
【図２】本実施例における第１の工程を示す縦断面図で
ある。
ある。
【図３】本実施例における第２の工程を示す平面図であ
る。
る。
【図４】本実施例における第３の工程を示す縦断面図で
ある。
ある。
【図５】本実施例における第４の工程を示す縦断面図で
ある。
ある。
【図６】本実施例により実装されたＩＣチップを示す縦
断面図である。
断面図である。
【図７】本発明の他の実施例による硬化層の形状を示す
平面図である。
平面図である。
【図８】従来のフリップチップの実装方法の一例のＩＣ
チップと基板との位置合わせの工程を示す側面図であ
る。
チップと基板との位置合わせの工程を示す側面図であ
る。
【図９】図８のＩＣチップの基板へのマウント工程を示
す側面図である。
す側面図である。
【図１０】図９の半田リフロー時の状態を示す側面図で
ある。
ある。
１ ＩＣチップ ２ 電極パッド ３ 半田バンプ ４ 基板 ５ ランド １１ レジスト層 １２ フォトレジスト １２ａ 硬化層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田原 浩樹 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (1)
- 【請求項１】 ＩＣチップに設けられた電極パッドを基
板に対向させ、半田バンプを介して前記電極パッドと前
記基板上に形成されたランドとを接続するフリップチッ
プの実装方法において、 前記ランド以外の表面に予めレジスト層が形成された前
記基板の表面にフォトレジストを塗布する第１の工程
と、 前記ランド以外の表面の少なくとも一部を被覆する前記
フォトレジストを露光硬化する第２の工程と、 露光硬化されない部分の前記フォトレジストを現像剥膜
する第３の工程と、 前記ＩＣチップの前記電極パッドに供給された前記半田
バンプを前記基板上の前記ランド上に位置決め搭載し、
残存する前記フォトレジストの硬化層を介して前記ＩＣ
チップの高さ規制を行なって前記半田バンプのリフロー
を行なう第４の工程とを備えたことを特徴とするフリッ
プチップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4024392A JPH05218135A (ja) | 1992-01-30 | 1992-01-30 | フリップチップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4024392A JPH05218135A (ja) | 1992-01-30 | 1992-01-30 | フリップチップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218135A true JPH05218135A (ja) | 1993-08-27 |
Family
ID=12575274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4024392A Pending JPH05218135A (ja) | 1992-01-30 | 1992-01-30 | フリップチップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218135A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854520A2 (en) * | 1997-01-20 | 1998-07-22 | Oki Electric Industry Co., Ltd. | Method for mounting optical semiconductor device on supporting substrate |
| WO2008007326A2 (en) * | 2006-07-10 | 2008-01-17 | Nxp B.V. | Transponder and method of producing a transponder |
| CN104206035A (zh) * | 2012-05-18 | 2014-12-10 | 富士电机机器制御株式会社 | 向表面安装基板安装电子部件的方法 |
-
1992
- 1992-01-30 JP JP4024392A patent/JPH05218135A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854520A2 (en) * | 1997-01-20 | 1998-07-22 | Oki Electric Industry Co., Ltd. | Method for mounting optical semiconductor device on supporting substrate |
| EP0854520A3 (en) * | 1997-01-20 | 1999-06-16 | Oki Electric Industry Co., Ltd. | Method for mounting optical semiconductor device on supporting substrate |
| US6087194A (en) * | 1997-01-20 | 2000-07-11 | Oki Electric Industry Co., Ltd. | Composite unit of optical semiconductor device and supporting substrate and method for mounting optical semiconductor device on supporting substrate |
| WO2008007326A2 (en) * | 2006-07-10 | 2008-01-17 | Nxp B.V. | Transponder and method of producing a transponder |
| WO2008007326A3 (en) * | 2006-07-10 | 2008-03-13 | Nxp Bv | Transponder and method of producing a transponder |
| US8448870B2 (en) | 2006-07-10 | 2013-05-28 | Nxp B.V. | Transponder and method of producing a transponder |
| CN104206035A (zh) * | 2012-05-18 | 2014-12-10 | 富士电机机器制御株式会社 | 向表面安装基板安装电子部件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
| US8278144B2 (en) | Flip chip interconnect solder mask | |
| US6190940B1 (en) | Flip chip assembly of semiconductor IC chips | |
| US6454159B1 (en) | Method for forming electrical connecting structure | |
| US20060216860A1 (en) | Flip chip interconnection having narrow interconnection sites on the substrate | |
| US7901983B2 (en) | Bump-on-lead flip chip interconnection | |
| US6169022B1 (en) | Method of forming projection electrodes | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JP2006351935A (ja) | 半導体チップ実装基板及びそれを用いた半導体装置 | |
| JPH05218135A (ja) | フリップチップの実装方法 | |
| JPH06151506A (ja) | フリップチップ実装用基板の電極構造 | |
| JPH11163044A (ja) | プリント配線板および電子部品実装方法 | |
| JP4326105B2 (ja) | フリップチップ実装方法 | |
| JP3175786B2 (ja) | フリップチップの実装方法 | |
| JPH05218134A (ja) | フリップチップの実装構造 | |
| JP2000277898A (ja) | ボールグリッドアレイパッケージ実装用基板 | |
| JP2000164774A (ja) | 半導体装置及びその製造方法 | |
| JPS633422A (ja) | Ｉｃチツプの実装方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP3269211B2 (ja) | 半導体装置の製造方法 | |
| JPH08181239A (ja) | フリップチップ実装用回路基板 | |
| JP2980402B2 (ja) | 回路部品搭載用中間基板の製造法 | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 | |
| JPH08191179A (ja) | 半田バンプ用半田ダムの形成方法及び半田バンプの形成方法 | |
| JPH08264677A (ja) | 半田バンプ及びこの半田バンプを備えた半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010627 |