KR20150008631A

KR20150008631A - 적층 세라믹 커패시터 및 그 실장 기판

Info

Publication number: KR20150008631A
Application number: KR1020130082818A
Authority: KR
Inventors: 박민철; 박흥길
Original assignee: 삼성전기주식회사
Priority date: 2013-07-15
Filing date: 2013-07-15
Publication date: 2015-01-23
Also published as: CN104299782A; US9281126B2; KR101994717B1; US20150014036A1; CN104299782B

Abstract

본 발명은, 복수의 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체; 상기 세라믹 본체 내에 형성되며, 제1 및 제2 단면으로 노출된 제1 내부전극과 제1 주면으로 노출된 리드를 갖는 제2 내부전극을 포함하는 커패시터부; 상기 세라믹 본체 내에 형성되며, 제1 및 제2 주면으로 노출된 내부 연결도체; 및 상기 세라믹 본체의 외측에 형성되며, 상기 제1, 제2 내부전극 및 내부 연결도체와 전기적으로 연결된 제1 내지 제4 외부 전극;을 포함하며, 상기 내부 연결도체는 상기 커패시터부와 직렬로 연결된 적층 세라믹 커패시터 및 그 실장기판을 제공한다.

Description

적층 세라믹 커패시터 및 그 실장 기판{Multi-layered ceramic capacitor and board for mounting the same}

본 발명은 적층 세라믹 커패시터 및 그 실장 기판에 관한 것이다.

적층 칩 전자 부품의 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.

이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.

상기 적층 세라믹 커패시터는 복수의 유전체층과, 상기 유전체층 사이에 서로 다른 극성의 내부 전극이 번갈아 적층된 구조를 가질 수 있다.

특히, 컴퓨터 등의 중앙 처리 장치(CPU)를 위한 전원 공급장치는 낮은 전압을 제공하는 과정에서 부하 전류의 급격한 변화로 인한 전압 노이즈가 발생하는 문제가 있다.

따라서, 이러한 전압 노이즈를 억제하기 위한 디커플링 커패시터 용도로 적층형 커패시터가 전원 공급장치에 널리 사용되고 있다.

디커플링용 적층 세라믹 커패시터는 동작 주파수가 증가됨에 따라 보다 낮은 ESL 값을 가질 것이 요구되며, 이러한 ESL를 감소시키기 위한 많은 연구가 활발히 이루어지고 있다.

또한, 더 안정적인 전원공급을 위해서, 디커플링용 적층 세라믹 커패시터는 조절가능한 ESR 특성이 요구된다.

적층 세라믹 커패시터의 ESR 값이 요구되는 수준보다 낮은 경우에는, 커패시터의 ESL과 마이크로 프로세서 패키지의 플레인 커패시턴스(plane capacitance)로 인하여 발생하는 병렬 공진주파수에서의 임피던스 피크가 높아지고 커패시터의 직렬 공진주파수에서의 임피던스는 지나치게 낮아지는 문제가 있다.

따라서, 사용자가 전력분배망의 평탄한(flat) 임피던스 특성을 구현할 수 있도록 디커플링용 적층 세라믹 커패시터의 ESR 특성을 용이하게 조절하여 제공되는 것이 바람직하다.

ESR 조절과 관련하여, 외부 전극 및 내부 전극을 높은 전기적인 저항을 갖는 재료를 사용하는 방안이 고려될 수 있다. 이러한 재료변경을 통한 방안은 종래의 저 ESL 구조를 유지하면서 높은 ESR 특성을 제공할 수 있다는 장점이 있다.

하지만, 고저항 물질을 외부 전극에 사용하는 경우에 핀홀(pin hole)로 인한 전류집중 현상이 야기하는 국부적 열점(localized heat spot)이 발생하는 문제점이 있다. 또한, 내부 전극에 고저항 재료를 사용할 경우에 고용량화에 따른 세라믹 재료과의 매칭을 위해서 내부 전극의 재료도 계속 변경해야 하는 단점이 있다.

따라서, 종래의 ESR 조절방안은 상기와 같은 단점이 존재하므로, ESR을 조절할 수 있는 적층 세라믹 커패시터의 연구는 여전히 필요한 실정이다.

또한, 최근의 태블릿(Tablet) PC나 울트라북(Ultra Book) 등 모바일(Mobile) 단말기의 급속한 발전과 더불어 마이크로 프로세서(Micro Processor)도 소형 고집적 제품으로 전환되고 있다.

이로 인하여 인쇄회로기판의 면적은 줄어들고, 마찬가지로 디커플링 커패시터의 실장 공간도 제한되어 이를 만족할 수 있는 적층 세라믹 커패시터의 요구가 계속되고 있다.

한국공개특허공보 2010-0068056

본 발명의 일 측면은, 복수의 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체; 상기 세라믹 본체 내에 형성되며, 제1 및 제2 단면으로 노출된 제1 내부전극과 제1 주면으로 노출된 리드를 갖는 제2 내부전극을 포함하는 커패시터부; 상기 세라믹 본체 내에 형성되며, 제1 및 제2 주면으로 노출된 내부 연결도체; 및 상기 세라믹 본체의 외측에 형성되며, 상기 제1, 제2 내부전극 및 내부 연결도체와 전기적으로 연결된 제1 내지 제4 외부 전극;을 포함하며, 상기 내부 연결도체는 상기 커패시터부와 직렬로 연결된 적층 세라믹 커패시터를 제공한다.

본 발명의 일 실시 예에서, 상기 제1 및 제2 외부 전극은 상기 세라믹 본체의 서로 마주보는 제1 및 제2 단면에 배치되고, 상기 제3 및 제4 외부 전극은 상기 세라믹 본체의 서로 마주보는 제1 및 제2 주면에 배치될 수 있다.

본 발명의 일 실시 예에서, 상기 내부 연결도체는 상기 제2 내부전극과 제4 외부전극을 통해 연결될 수 있다.

본 발명의 일 실시 예에서, 상기 세라믹 본체의 제1 주면 상에는 더미 패턴이 더 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 적층 세라믹 커패시터의 등가직렬저항(ESR)은 상기 내부 연결도체에 의해 조절되는 것을 특징으로 할 수 있다.

본 발명의 다른 실시 예에서, 상기 제1 내부전극은 상기 제1 및 제2 주면으로 더 노출될 수 있다.

본 발명의 다른 측면은, 복수의 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체; 상기 세라믹 본체 내에 형성되며, 제1 및 제2 단면으로 노출된 제1 내부전극과 제2 주면으로 노출된 리드를 갖는 제2 내부전극을 포함하는 제1 커패시터부와 상기 제2 내부전극과 제1 주면으로 노출된 리드를 갖는 제3 내부전극을 포함하는 제2 커패시터부; 상기 세라믹 본체 내에 형성되며, 제1 및 제2 주면으로 노출된 내부 연결도체; 및 상기 세라믹 본체의 외측에 형성되며, 상기 제1 내지 제3 내부전극 및 내부 연결도체와 전기적으로 연결된 제1 내지 제4 외부 전극;을 포함하며, 상기 내부 연결도체는 상기 제2 커패시터부와 직렬로 연결된 적층 세라믹 커패시터를 제공한다.

본 발명의 다른 실시 예에서, 상기 제1 및 제2 외부 전극은 상기 세라믹 본체의 서로 마주보는 제1 및 제2 단면에 배치되고, 상기 제3 및 제4 외부 전극은 상기 세라믹 본체의 서로 마주보는 제1 및 제2 주면에 배치될 수 있다.

본 발명의 다른 실시 예에서, 상기 내부 연결도체는 상기 제2 내부전극과 제3 외부전극을 통해 연결될 수 있다.

본 발명의 다른 실시 예에서, 상기 내부 연결도체는 상기 제3 내부전극과 제4 외부전극을 통해 연결될 수 있다.

본 발명의 다른 실시 예에서, 상기 세라믹 본체의 제1 주면 상에는 더미 패턴이 더 형성될 수 있다.

본 발명의 다른 실시 예에서, 상기 적층 세라믹 커패시터의 등가직렬저항(ESR)은 상기 내부 연결도체에 의해 조절되는 것을 특징으로 할 수 있다.

본 발명의 또 다른 측면은, 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 상기 적층 세라믹 커패시터;를 포함하는 적층 세라믹 커패시터의 실장 기판을 제공한다.

본 발명에 따르면, 1종류의 ESR과 커패시터를 가지며 각각의 값을 제어할 수 있다.

이로 인하여, 종래 구조에 비하여 보다 넓은 주파수 영역에서 임피던스 (Impedance)의 저감 및 조절이 용이하며, 부품 감소에 따른 실장 공간과 비용을 줄일 수 있다.

또한, 전원 품질(Power Integrity) 설계의 주요 부품인 적층 세라믹 커패시터에 있어서 ESR의 제어가 가능하여 전원 품질(Power Integrity) 설계에 매우 효과적이다.

또한, 본 발명에 따르면, 적층 세라믹 커패시터의 내부저항에 의해서 누설 전류의 검출이 용이하고 외부 응력에 따른 크랙 등 돌발적인 절연 저항의 저하의 경우에도 신뢰성 저하를 막아 신뢰성이 우수한 효과가 있다.

종래에는 누설 전류 검출에는 외부에 별도의 저항이 필요했지만, 본 발명에 따르면, 적층 세라믹 커패시터 내의 내부저항을 사용하여 상기 누설 전류를 검출할 수 있기 때문에 부품의 제작 비용 및 실장 공간을 줄일 수 있다.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 도 1에 도시된 적층 세라믹 커패시터에 채용가능한 제1 및 제2 내부 전극을 나타내는 평면도이다.
도 4는 도 3에 도시된 제1 및 제2 내부 전극과 함께 사용가능한 내부 연결도체를 나타내는 평면도이다.
도 5는 도 1에 도시된 적층 세라믹 커패시터에 채용가능한 다른 실시형태에 따른 제1 및 제2 내부 전극을 나타내는 평면도이다.
도 6은 도 5에 도시된 제1 및 제2 내부 전극과 함께 사용가능한 내부 연결도체를 나타내는 평면도이다.
도 7은 도 1에 도시된 적층 세라믹 커패시터의 등가회로도이다.
도 8은 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 사시도이다.
도 9는 도 8의 A-A' 단면도이다.
도 10은 도 8에 도시된 적층 세라믹 커패시터에 채용가능한 제1 내지 제3 내부 전극을 나타내는 평면도이다.
도 11은 도 10에 도시된 제1 내지 제3 내부 전극과 함께 사용가능한 내부 연결도체를 나타내는 평면도이다.
도 12는 도 8에 도시된 적층 세라믹 커패시터의 등가회로도이다.
도 13은 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.

본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.

적층 세라믹 커패시터

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 사시도이다.

도 2는 도 1의 A-A' 단면도이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 복수의 유전체층(111)을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체(110)를 포함할 수 있다.

본 실시형태에서, 상기 세라믹 본체(110)는 서로 대향하는 제1 주면(5) 및 제 2주면(6)과 상기 제1 주면 및 제2 주면을 연결하는 제1 측면(3), 제2 측면(4), 제1 단면(1) 및 제2 단면(2)을 가질 수 있다.

상기 세라믹 본체(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 제2 주면(6)이 기판의 실장면으로 제공될 수 있으나, 반드시 이에 제한되는 것은 아니다.

상기 세라믹 본체(110)는 복수의 유전체층이 적층됨으로써 형성되며, 상기 세라믹 본체(110)의 내에는 제1 및 제2 내부 전극(121, 122)이 유전체층(111)을 사이에 두고 서로 분리되어 배치될 수 있다.

상기 세라믹 본체(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.

상기 유전체층(111)은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO₃)계 재료, 티탄산스트론튬(SrTiO₃)계 재료 등을 사용할 수 있다.

상기 적층 세라믹 커패시터(100)는 상기 세라믹 본체(110) 내에 형성되며, 제1 및 제2 단면(1, 2)으로 노출된 제1 내부전극(121)과 제1 주면(5)으로 노출된 리드(122a)를 갖는 제2 내부전극(122)을 포함하는 커패시터부를 포함할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 내부전극(121, 122)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.

상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.

유전체층을 형성하는 세라믹 그린시트 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통하여 도전성 페이스트로 내부 전극층을 인쇄할 수 있다.

내부전극이 인쇄된 세라믹 그린시트를 번갈아가며 적층하고 소성하여 세라믹 본체를 형성할 수 있다.

또한, 상기 적층 세라믹 커패시터(100)는 상기 세라믹 본체(110) 내에서 상기 유전체층(111)을 사이에 두고 배치된 내부 연결도체(123)를 포함할 수 있다.

상기 내부 연결도체(123)는 특별히 제한되는 것은 아니며, 예를 들어 상기 제1 및 제2 내부전극(121, 122)과 유사하게 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.

또한, 적층 세라믹 커패시터(100)는 상기 세라믹 본체(110)의 외측에 형성되며, 상기 제1, 제2 내부전극(121, 122) 및 내부 연결도체(123)와 전기적으로 연결된 제1 내지 제4 외부 전극(131, 132, 133, 134)을 포함할 수 있다.

상기 제1 및 제2 외부 전극(131, 132)은 상기 세라믹 본체(110)의 서로 마주보는 제1 및 제2 단면(1, 2)에 배치되고, 제3 및 제4 외부 전극(133, 134)은 서로 마주보는 제1 및 제2 주면(5, 6)에 배치될 수 있다.

본 발명의 일 실시형태에 따르면, 전원 라인과 연결을 위한 외부 단자로 사용되는 제1 및 제2 외부 전극(131, 132)을 제외한 2개의 외부 전극(133, 134)은 ESR 조정용 외부 전극으로 사용되는 형태로 이해할 수 있다.

다만, 외부 단자로 사용되는 제1 및 제2 외부 전극은 원하는 ESR 특성에 맞게 임의로 선택될 수 있으므로, 특별히 제한되는 것은 아니다.

또한, 상기 ESR 조정용 외부 전극인 제3 및 제4 외부전극(133, 134)은 검출용 회로에 연결되어, 누설 전류의 검출에 사용될 수 있다.

상기 제1 내지 제4 외부전극(131, 132, 133, 134)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.

상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 주석(Sn), 또는 이들의 합금일 수 있다.

상기 도전성 페이스트는 절연성 물질을 더 포함할 수 있으며, 이에 제한되는 것은 아니나, 예를 들어 상기 절연성 물질은 글라스일 수 있다.

상기 제1 내지 제4 외부전극(131, 132, 133, 134)을 형성하는 방법은 특별히 제한되지 않으며, 상기 세라믹 본체를 디핑(dipping)하여 형성할 수도 있으며, 도금 등의 다른 방법을 사용할 수도 있음은 물론이다.

본 실시형태에 따른 적층 세라믹 커패시터는 3단자 수직 적층형 커패시터일 수 있다. “수직 적층형(vertically laminated or vertical multilayer)”은 커패시터 내의 적층된 내부전극이 회로기판의 실장 영역 면에 수직으로 배치되는 것을 의미하고, “3단자(3-terminal)”는 커패시터의 단자로서 3개의 단자가 회로기판에 접속됨을 의미한다.

본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(110)의 제1 주면(5) 상에는 더미 패턴(101)이 더 형성될 수 있다.

상기 더미 패턴(101)은 상기 적층 세라믹 커패시터를 회로기판에 실장시 그 방향을 인식하기 위하여 사용되는 것으로서, 재질, 위치 또는 크기에 특별히 제한은 없다.

상기 더미 패턴(101)의 형성 방법은 특별히 제한되지 않으며, 이하의 설명에서와 같이 유전체층(111)에 전극 패턴을 형성하는 단계에서, 상기 세라믹 본체(110)의 제1 주면(5)에 해당하는 상기 유전체층(111)의 상단부에 패턴을 추가함으로써 형성할 수 있다.

도 3은 도 1에 도시된 적층 세라믹 커패시터에 채용가능한 제1 및 제2 내부 전극을 나타내는 평면도이다.

도 4는 도 3에 도시된 제1 및 제2 내부 전극과 함께 사용가능한 내부 연결도체를 나타내는 평면도이다.

이하, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)의 구성 중 내부전극(121, 122), 내부 연결도체(123) 및 외부전극(131, 132, 133, 134)에 대하여 도 2 내지 도 4를 참조하여 자세히 설명하도록 한다.

상기 커패시터부는 상기 세라믹 본체(110) 내에 형성되며, 제1 및 제2 단면(1, 2)으로 노출된 제1 내부전극(121)과 제1 주면(5)으로 노출된 리드(122a)를 갖는 제2 내부전극(122)을 포함하여, 정전 용량을 형성할 수 있다.

상기 커패시터부는 상기 세라믹 본체(110) 내에서 특별히 제한 없이 배치될 수 있으며, 목표 용량값을 구현하기 위하여 복수개가 적층될 수 있다.

상기 제1 및 제2 내부 전극(121, 122)은 상기 내부 연결도체(123)와 함께 유전체층(111)을 사이에 두고 교대로 배치될 수 있다.

도 3에 도시된 제1 및 제2 내부 전극(121, 122)은 각각 하나씩 도시되어 있으나, 실제 적용되는 형태에서는 특정 그룹의 내부 전극이 복수 개일 수 있다.

이와 유사하게, 도 4에 도시된 내부 연결도체(123)는 하나가 도시되어 있으나, 적어도 일 극성의 내부 연결도체는 복수개로 제공될 수 있다.

한편, 도 3 및 도 4에 도시된 순서에 따라 적층될 수 있으나, 필요에 따라 다양한 순서로 적층될 수 있다.

예를 들어, 도 2에 도시된 바와 같이 내부 연결도체(123)가 복수개의 내부전극의 사이에 위치하도록 배치될 수 있다.

특히, 내부 연결도체(123)의 폭, 길이 및 층수를 변경함으로써 원하는 ESR 특성을 보다 정밀하게 조절할 수 있다.

본 발명의 일 실시 예에서, 상기 내부 연결도체(123)는 상기 제2 내부전극(122)과 제4 외부전극(134)을 통해 연결될 수 있다.

본 발명의 일 실시 예에서, 상기 적층 세라믹 커패시터(100)의 등가직렬저항(ESR)은 상기 내부 연결도체(123)에 의해 조절되는 것을 특징으로 할 수 있다.

상기와 같이 적층 세라믹 커패시터(100)의 등가직렬저항(ESR)을 내부 연결도체(123)에 의해 조절함으로써, 고주파 영역에서의 임피던스가 높아지지 않도록 하여 리플(Ripple) 제거 효과나 노이즈 제거 효과가 저하되는 영향을 감소시킬 수 있다.

또한, 리크(Leak) 전류나 과전류의 검출에도 용이한 범위의 저항으로서 우수한 효과를 나타낼 수 있다.

도 4에 도시된 상기 내부 연결도체(123)의 패턴 형상은 본 발명의 일 실시형태에 따른 것에 불과하며, ESR을 조절하기 위하여 다양한 패턴 형상을 가질 수 있음은 물론이다.

예를 들면, 도 3에 도시된 제1 및 제2 내부 전극(121, 122)의 패턴 형상과 동일한 형태일 수도 있다.

본 발명의 일 실시 형태에 따르면, 상기 내부 연결도체(123)에 의해 상기 적층 세라믹 커패시터의 등가직렬저항(ESR)이 조절될 수 있으며, 특히, 검출용 회로에 연결되어, 누설 전류의 검출에 사용될 수 있다.

또한, 상기 내부 연결도체(123)는 상기 커패시터부와 직렬로 연결될 수 있다.

상기와 같은 연결을 통하여, 상기 내부 연결도체(123)는 상기 적층 세라믹 커패시터의 등가직렬저항(ESR)을 조절할 수 있으며, 검출용 회로에 연결되어, 누설 전류의 검출에 사용될 수 있다.

또한, 종래에는 누설 전류 검출에는 외부에 별도의 저항이 필요했지만, 본 발명에 따르면, 적층 세라믹 커패시터(100) 내의 내부저항을 사용하여 상기 누설 전류를 검출할 수 있기 때문에 부품의 제작 비용 및 실장 공간을 줄일 수 있다.

도 5는 도 1에 도시된 적층 세라믹 커패시터에 채용가능한 다른 실시형태에 따른 제1 및 제2 내부 전극을 나타내는 평면도이다.

도 6은 도 5에 도시된 제1 및 제2 내부 전극과 함께 사용가능한 내부 연결도체를 나타내는 평면도이다.

도 5 및 도 6을 참조하면, 본 발명의 다른 실시예에 따른 적층 세라믹 커패시터는 제1 및 제2 내부전극(121', 122')과 내부 연결도체(123')를 상술한 본 발명의 일 실시예에 따른 것과 다른 패턴 형상으로 포함할 수 있다.

상기 제1 및 제2 내부전극(121', 122')과 내부 연결도체(123')는 유전체층(111')을 사이에 두고 서로 분리되어 배치될 수 있다.

본 발명의 다른 실시 예에서, 상기 제1 내부전극(121')은 제1 및 제2 단면(1, 2) 뿐만 아니라 상기 제1 및 제2 주면(5, 6)으로 더 노출될 수 있다.

이로 인하여, 전류 경로가 단축되어 등가직렬인덕턴스(ESL)의 값을 낮출 수 있다.

또한, 상술한 본 발명의 일 실시예와 유사하게 더미 패턴(101')이 형성될 수 있으며, 도 5에 도시된 바와 같이, 2개가 형성될 수도 있으며 특별히 제한되지 않는다.

도 7은 도 1에 도시된 적층 세라믹 커패시터의 등가회로도이다.

도 7을 참조하면, 상기 제1 내부전극(121)과 제2 내부전극(122)을 포함하는 커패시터부와 상기 내부 연결도체(123)는 직렬로 연결될 수 있다.

상기와 같이 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 1종류의 커패시터와 하나의 저항을 가지며 각각의 값을 제어할 수 있다.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상술한 내부전극 (121, 122), 내부 연결도체(123) 및 외부전극(131, 132, 133, 134)의 구조를 가짐으로써, 종래 구조에 비하여 보다 넓은 주파수 영역에서 임피던스 (Impedance)의 저감 및 조절이 용이하며, 부품 감소에 따른 실장 공간과 비용을 줄일 수 있다.

또한, 종래에 비하여, 적층 세라믹 커패시터 내의 내부저항을 사용하여 누설 전류를 검출할 수 있기 때문에 부품의 제작 비용 및 실장 공간을 줄일 수 있다.

도 8은 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 사시도이다.

도 9는 도 8의 A-A' 단면도이다.

도 8 및 도 9를 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터(200)는 복수의 유전체층(211)을 포함하며, 서로 마주보는 제1, 제2 주면(5, 6), 서로 마주보는 제1, 제2 측면(3, 4) 및 서로 마주보는 제1, 제2 단면(1, 2)을 가지는 세라믹 본체(210); 상기 세라믹 본체(210) 내에 형성되며, 제1 및 제2 단면(1, 2)으로 노출된 제1 내부전극(221)과 제2 주면(6)으로 노출된 리드(222a)를 갖는 제2 내부전극(222)을 포함하는 제1 커패시터부와 상기 제2 내부전극(222)과 제1 주면(5)으로 노출된 리드(223a)를 갖는 제3 내부전극(223)을 포함하는 제2 커패시터부; 상기 세라믹 본체(210) 내에 형성되며, 제1 및 제2 주면(5, 6)으로 노출된 내부 연결도체(224); 및 상기 세라믹 본체(210)의 외측에 형성되며, 상기 제1 내지 제3 내부전극(221, 222, 223) 및 내부 연결도체(224)와 전기적으로 연결된 제1 내지 제4 외부 전극(231, 232, 233, 234);을 포함하며, 상기 내부 연결도체(224)는 상기 제2 커패시터부와 직렬로 연결될 수 있다.

이하에서는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터를 설명하되, 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 설명과 동일한 것은 중복을 피하기 위하여 여기서는 생략하도록 한다.

본 발명의 다른 실시 예에서, 상기 내부 연결도체(224)는 상기 제2 내부전극(222)과 제3 외부전극(233)을 통해 연결될 수 있다.

본 발명의 다른 실시 예에서, 상기 내부 연결도체(224)는 상기 제3 내부전극(223)과 제4 외부전극(234)을 통해 연결될 수 있다.

본 발명의 다른 실시 예에서, 상기 세라믹 본체(210)의 제1 주면(5) 상에는 더미 패턴(201)이 더 형성될 수 있다.

도 10은 도 8에 도시된 적층 세라믹 커패시터에 채용가능한 제1 내지 제3 내부 전극을 나타내는 평면도이다.

도 11은 도 10에 도시된 제1 내지 제3 내부 전극과 함께 사용가능한 내부 연결도체를 나타내는 평면도이다.

도 10 내지 도 11을 참조하면, 상기 제1 커패시터부는 제1 및 제2 단면(1, 2)으로 노출된 제1 내부전극(221)과 제2 주면(6)으로 노출된 리드(222a)를 갖는 제2 내부전극(222)을 포함하며, 상기 제2 커패시터부는 상기 제2 내부전극(222)과 제1 주면(5)으로 노출된 리드(223a)를 갖는 제3 내부전극(223)을 포함하여 형성될 수 있다.

또한, 상기 내부 연결도체(224)는 상기 세라믹 본체(210) 내에 형성되며, 제1 및 제2 주면(5, 6)으로 노출된 형태를 가질 수 있다.

도 12는 도 8에 도시된 적층 세라믹 커패시터의 등가회로도이다.

도 12를 참조하면, 제1 및 제2 단면(1, 2)으로 노출된 제1 내부전극(221)과 제2 주면(6)으로 노출된 리드(222a)를 갖는 제2 내부전극(222)을 포함하는 상기 제1 커패시터부와 상기 제2 내부전극(222)과 제1 주면(5)으로 노출된 리드(223a)를 갖는 제3 내부전극(223)을 포함하는 제2 커패시터부는 서로 병렬로 연결될 수 있다.

또한, 상기 내부 연결도체(224)는 상기 제2 내부전극(222)과 제1 주면(5)으로 노출된 리드(223a)를 갖는 제3 내부전극(223)을 포함하는 제2 커패시터부와 직렬로 연결될 수 있다.

상기와 같이 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터는 2종류의 커패시터와 하나의 저항을 가지며 각각의 값을 제어할 수 있다.

적층 세라믹 커패시터의 실장 기판

도 13은 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.

도 13을 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)의 실장 기판(300)은 적층 세라믹 커패시터(100)가 수직하도록 실장되는 인쇄회로기판(310)과, 인쇄회로기판(310)의 상면에 서로 이격되게 형성된 제1 내지 제3 전극 패드(321, 322, 323)을 포함한다.

이때, 적층 세라믹 커패시터(100)는 제1 및 제2 외부 전극(131, 132)이 각각 제1 및 제2 전극 패드(321, 322) 위에 접촉되게 위치하고, 제3 외부전극(133)이 제3 전극 패트(323) 위에 접촉되게 위치한 상태에서 솔더링에 의해 인쇄회로기판(310)과 전기적으로 연결될 수 있다.

도면에 명시적으로 도시하지는 않았으나, 상기 실장 기판(300)에 실장되는 적층 세라믹 커패시터는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터(200)일 수도 있다.

상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 특징과 중복되는 설명은 여기서 생략하도록 한다.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.

100, 200 ; 적층 세라믹 커패시터 110, 210 ; 세라믹 본체
111, 111', 211 ; 유전체층
121, 122, 121', 122', 221, 222, 223 ; 제1 내지 제3 내부 전극
123, 123', 224 ; 내부 연결도체
122a, 122'a 222a, 223a ; 리드
131, 132, 133, 134, 231, 232, 233, 234 ; 제1 내지 제4 외부 전극
300 ; 실장 기판 310 ; 인쇄회로기판 321, 322, 323 ; 제1 내지 제3 전극 패드

Claims

복수의 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체;
상기 세라믹 본체 내에 형성되며, 제1 및 제2 단면으로 노출된 제1 내부전극과 제1 주면으로 노출된 리드를 갖는 제2 내부전극을 포함하는 커패시터부;
상기 세라믹 본체 내에 형성되며, 제1 및 제2 주면으로 노출된 내부 연결도체; 및
상기 세라믹 본체의 외측에 형성되며, 상기 제1, 제2 내부전극 및 내부 연결도체와 전기적으로 연결된 제1 내지 제4 외부 전극;을 포함하며,
상기 내부 연결도체는 상기 커패시터부와 직렬로 연결된 적층 세라믹 커패시터.
제1항에 있어서,
상기 제1 및 제2 외부 전극은 상기 세라믹 본체의 서로 마주보는 제1 및 제2 단면에 배치되고, 상기 제3 및 제4 외부 전극은 상기 세라믹 본체의 서로 마주보는 제1 및 제2 주면에 배치된 적층 세라믹 커패시터.
제1항에 있어서,
상기 내부 연결도체는 상기 제2 내부전극과 제4 외부전극을 통해 연결되는 적층 세라믹 커패시터.
제1항에 있어서,
상기 세라믹 본체의 제1 주면 상에는 더미 패턴이 더 형성된 적층 세라믹 커패시터.
제1항에 있어서,
상기 적층 세라믹 커패시터의 등가직렬저항(ESR)은 상기 내부 연결도체에 의해 조절되는 것을 특징으로 하는 적층 세라믹 커패시터.
제1항에 있어서,
상기 제1 내부전극은 상기 제1 및 제2 주면으로 더 노출된 적층 세라믹 커패시터.
복수의 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체;
상기 세라믹 본체 내에 형성되며, 제1 및 제2 단면으로 노출된 제1 내부전극과 제2 주면으로 노출된 리드를 갖는 제2 내부전극을 포함하는 제1 커패시터부와 상기 제2 내부전극과 제1 주면으로 노출된 리드를 갖는 제3 내부전극을 포함하는 제2 커패시터부;
상기 세라믹 본체 내에 형성되며, 제1 및 제2 주면으로 노출된 내부 연결도체; 및
상기 세라믹 본체의 외측에 형성되며, 상기 제1 내지 제3 내부전극 및 내부 연결도체와 전기적으로 연결된 제1 내지 제4 외부 전극;을 포함하며,
상기 내부 연결도체는 상기 제2 커패시터부와 직렬로 연결된 적층 세라믹 커패시터.
제7항에 있어서,
상기 제1 및 제2 외부 전극은 상기 세라믹 본체의 서로 마주보는 제1 및 제2 단면에 배치되고, 상기 제3 및 제4 외부 전극은 상기 세라믹 본체의 서로 마주보는 제1 및 제2 주면에 배치된 적층 세라믹 커패시터.
제7항에 있어서,
상기 내부 연결도체는 상기 제2 내부전극과 제3 외부전극을 통해 연결되는 적층 세라믹 커패시터.
제7항에 있어서,
상기 내부 연결도체는 상기 제3 내부전극과 제4 외부전극을 통해 연결되는 적층 세라믹 커패시터.
제7항에 있어서,
상기 세라믹 본체의 제1 주면 상에는 더미 패턴이 더 형성된 적층 세라믹 커패시터.
제7항에 있어서,
상기 적층 세라믹 커패시터의 등가직렬저항(ESR)은 상기 내부 연결도체에 의해 조절되는 것을 특징으로 하는 적층 세라믹 커패시터.
상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
상기 인쇄회로기판 위에 설치된 제1항 내지 제12항 중 어느 한 항의 적층 세라믹 커패시터;를 포함하는 적층 세라믹 커패시터의 실장 기판.