KR20150006757A - 상호접속 구조물 및 이의 제조 방법 - Google Patents

상호접속 구조물 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150006757A
KR20150006757A KR1020130135445A KR20130135445A KR20150006757A KR 20150006757 A KR20150006757 A KR 20150006757A KR 1020130135445 A KR1020130135445 A KR 1020130135445A KR 20130135445 A KR20130135445 A KR 20130135445A KR 20150006757 A KR20150006757 A KR 20150006757A
Authority
KR
South Korea
Prior art keywords
layer
molding compound
bump
passivation
compound layer
Prior art date
Application number
KR1020130135445A
Other languages
English (en)
Other versions
KR101570272B1 (ko
Inventor
웬-슝 루
슈안-팅 쿠오
쳉-팅 첸
아이-티 앙
밍-다 쳉
청-시 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20150006757A publication Critical patent/KR20150006757A/ko
Application granted granted Critical
Publication of KR101570272B1 publication Critical patent/KR101570272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13561—On the entire surface of the core, i.e. integral coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

구조물은 반도체 기판 위에 형성된 패시베이션 층, 패시베이션 층에 의해 에워싸인 접속 패드, 패시베이션 층 위에 형성되며 접속 패드에 접속된 재배선 층, 재배선 층 위에 형성되며 재배선 층에 접속된 범프 및 재배선 층 위에 형성된 몰딩 컴파운드 층을 포함한다. 몰딩 컴파운드 층은 평평한 부분과 돌출 부분을 포함하며, 범프의 하부 부분은 몰딩 컴파운드 층의 평평한 부분에 매립되고, 범프의 중간 부분은 몰딩 컴파운드 층의 돌출 부분에 의해 둘러싸인다.

Description

상호접속 구조물 및 이의 제조 방법{INTERCONNECT STRUCTURE AND METHOD OF FABRICATING SAME}
본 발명은 반도체 분야에 관한 것이다.
반도체 산업은 다양한 전자 컴포넌트(예를 들어, 트랜지스터, 다이오드, 저항, 커패시터 등)의 집적 밀도의 지속적인 개선으로 인해 급격한 성장을 겪어 왔다. 대체로 집적 밀도의 이러한 개선은 최소 특징부(feature) 크기의 반복되는 축소로부터 온 것이며, 이는 주어진 영역에 더 많은 컴포넌트들이 집적될 수 있게 해준다. 점점 더 작은 전자 디바이스에 대한 요구가 최근에 늘어남에 따라, 반도체 다이의 더 작고 보다 창의적인 패키징 기술에 대한 필요성도 증가하였다.
반도체 기술이 발달함에 따라, 웨이퍼 레벨 칩 스케일 패키지 구조는 반도체 디바이스의 물리적 크기를 더 감소시키기 위한 효과적인 대안으로서 부상하였다. 웨이퍼 레벨 칩 스케일 패키지 구조에 있어서, 트랜지스터 등과 같은 능동 디바이스는 웨이퍼 레벨 칩 스케일 패키지 구조의 기판의 상부 표면에 형성된다. 상호접속 구조를 포함한 다양한 금속화 층은 기판 위에 형성된다. 금속 패드가 상부 금속화 층 위에 형성되고 상호접속 구조에 전기적으로 연결된다. 패시베이션 층 및 제1 폴리머 층이 금속 패드 위에 형성될 수 있다. 금속 패드는 패시베이션 층 및 제1 폴리머 층 내의 개구를 통해 노출된다.
그 다음, 제1 폴리머 층 상에 제1 시드 층이 형성된다. 제1 시드 층 상에 제1 포토 레지스트 층을 형성 및 패터닝하고, 제1 포토 레지스 트 층 내의 개구에 있는 PPI 금속 라인 및 패드를 플레이팅한 다음, 제1 포토 레지스트 층을 제거하는 것과 같은 적합한 제조 기술을 사용함으로써, 포스트 패시베이션 상호접속(PPI; post-passivation interconnect) 금속 라인 및 패드가 제1 시드 층 위에 형성될 수 있다. 또한, 제1 포토 레지스트 층에 의해 전에 덮여있던 제1 시드 층의 부분은 적합한 에칭 프로세스를 사용함으로써 제거된다.
제2 폴리머 층이 PPI 라인 및 패드 위에 형성될 수 있다. 패터닝과 같은 적합한 제조 기술을 사용함으로써 UBM(under bump metallization) 구조를 위한 제2 개구가 형성된다. 제2 시드 층이 제2 폴리머 층 위에 형성된다. UBM 구조는 제2 폴리머 층 내의 제2 개구 안으로 연장하여 형성되며, UMB 구조는 PPI 금속 라인 및 패드에 전기적으로 접속된다. UBM 구조의 제조 단계들은, 제2 시드 층 위에 제2 포토 레지스트 층을 형성하고, 제2 포토 레지스트 층을 패터닝하고, 제2 시드 층 상에 UBM 구조를 형성하고, 제2 포토 레지스트 층을 제거하고, 제2 포토 레지스트 층에 의해 전에 덮여있던 제2 시드 층의 부분을 제거하는 것을 포함한다.
구조물은 반도체 기판 위에 형성된 패시베이션 층, 패시베이션 층에 의해 에워싸인 접속 패드, 패시베이션 층 위에 형성되며 접속 패드에 접속된 재배선 층, 재배선 층 위에 형성되며 재배선 층에 접속된 범프 및 재배선 층 위에 형성된 몰딩 컴파운드 층을 포함한다. 몰딩 컴파운드 층은 평평한 부분과 돌출 부분을 포함하며, 범프의 하부 부분은 몰딩 컴파운드 층의 평평한 부분에 매립되고, 범프의 중간 부분은 몰딩 컴파운드 층의 돌출 부분에 의해 둘러싸인다.
본 개시 및 이의 이점의 보다 완전한 이해를 위해, 이제 첨부 도면과 함께 다음의 상세한 설명을 참조한다.
도 1은 본 개시의 다양한 실시예에 따른 칩 스케일 패키징 특징부를 갖는 반도체 디바이스의 단면도를 예시한다.
도 2는 본 개시의 다양한 실시예에 따라 반도체 디바이스의 금속 라인 상에 실장된 범프를 예시한다.
도 3은 본 개시의 다양한 실시예에 따라 반도체 디바이스 위에 중간 액상 몰딩 컴파운드 층이 형성된 후의, 도 2에 도시된 반도체 디바이스의 단면도를 예시한다.
도 4는 본 개시의 다양한 실시예에 따라 액상 몰딩 컴파운드 층을 가압하는데 사용되는 이형 필름을 예시한다.
도 5는 본 개시의 다양한 실시예에 따라 최종 액상 몰딩 컴파운드 층을 형성하도록 중간 액상 몰딩 컴파운드 층을 가압하는 방법을 예시한다.
도 6은 본 개시의 다양한 실시예에 따라 이형 필름을 제거한 후의, 도 5에 도시된 반도체 디바이스의 단면도를 예시한다.
도 7은 본 개시의 다양한 실시예에 따라 얇은 몰딩 컴파운드 층을 제거한 후의, 도 6에 도시된 반도체 디바이스의 단면도를 예시한다.
도 8은 본 개시의 다양한 실시예에 따른 칩 스케일 패키징 특징부를 갖는 또다른 반도체 디바이스의 단면도를 예시한다.
도 9는 본 개시의 다양한 실시예에 따른 칩 스케일 패키징 특징부를 갖는 또다른 반도체 디바이스의 단면도를 예시한다.
도 10은 본 개시의 다양한 실시예에 따라 반도체 디바이스가 패키징 기판 상에 실장된 후의, 도 1에 도시된 반도체 디바이스의 단면도를 예시한다.
도 11은 본 개시의 다양한 실시예에 따라 반도체 디바이스가 패키징 기판 상에 실장된 후의, 도 8에 도시된 반도체 디바이스의 단면도를 예시한다.
도 12는 본 개시의 다양한 실시예에 따라 반도체 디바이스가 패키징 기판 상에 실장된 후의, 도 9에 도시된 반도체 디바이스의 단면도를 예시한다.
상이한 도면들에서 대응하는 번호 및 부호는 달리 나타내지 않는 한 일반적으로 대응하는 부분을 지칭한다. 도면은 다양한 실시예의 관련 양상을 명확하게 예시하고자 도시된 것이며, 반드시 실제 축척대로 도시된 것은 아니다.
본 실시예를 형성하고 사용하는 것이 아래에 상세하게 설명된다. 그러나, 본 개시는 광범위하게 다양한 구체적 상황에서 구현될 수 있는 수많은 적용가능한 발명의 개념을 제공하는 것임을 알아야 한다. 설명되는 구체적 실시예는 단지 본 개시의 실시예를 형성하고 사용하기 위한 구체적 방식을 예시한 것이며, 본 개시의 범위를 한정하지 않는다.
본 개시는 구체적 상황의 실시예, 즉 칩 스케일 패키징 특징부(chip scale packaging feature)를 갖는 반도체 디바이스의 제조 단계 및 구조물에 대해 기재할 것이다. 그러나 본 개시의 실시예는 또한 다양한 반도체 디바이스에 적용될 수 있다. 이하, 첨부 도면을 참조하여 다양한 실시예가 상세하게 설명될 것이다.
도 1은 본 개시의 다양한 실시예에 따른 칩 스케일 패키징 특징부를 갖는 반도체 디바이스의 단면도를 예시한다. 도 1에 도시된 바와 같이, 반도체 디바이스(100)는 기판(112)을 포함한다. 기판(112)은 실리콘, 실리콘 게르마늄, 실리콘 카바이드 등으로 형성될 수 있다. 대안으로서, 기판(112)은 SOI(silicon-on-insulator) 기판일 수 있다. SOI 기판은 실리콘 기판에 형성되는 절연체 층(예를 들어, 매립 산화물 등) 위에 형성된 반도체 재료(예를 들어, 실리콘, 게르마늄 등)의 층을 포함할 수 있다. 또한, 사용될 수 있는 다른 기판으로는 다층 기판, 구배 기판, 하이브리드 배향 기판 등을 포함한다.
기판(112)은 다양한 전기 회로(도시되지 않음)를 더 포함할 수 있다. 기판(112) 상에 형성된 전기 회로는 특정 애플리케이션에 적합한 임의의 유형의 회로일 수 있다. 일부 실시예에 따르면, 전기 회로는 트랜지스터, 커패시터, 저항, 다이오드, 포토 다이오드, 퓨즈 등과 같은 다양한 n 타입 금속 산화물 반도체(NMOS; n-type metal-oxide semiconductor) 및/또는 p 타입 금속 산화물 반도체(PMOS; p-type metal-oxide semiconductor) 디바이스를 포함할 수 있다. 전기 회로는 하나 이상의 기능을 수행하도록 상호접속될 수 있다. 기능은 메모리 구조, 프로세싱 구조, 센서, 증폭기, 파워 분포, 입력/출력 회로 등을 포함할 수 있다.
당해 기술 분야에서의 통상의 지식을 가진 자라면 상기 예는 본 개시의 응용을 더 설명하기 위해 예시적인 목적으로 제공된 것이며 어떠한 방식으로든 본 개시를 한정하는 의미가 아니라는 것을 알 것이다.
기판(112)의 상면 상에 층간 유전체 층(122)이 형성된다. 층간 유전체 층(122)은 예를 들어 실리콘 산화물과 같은 로우 k(low-k) 유전체 재료로 형성될 수 있다. 층간 유전체 층(122)은 스피닝, 화학적 기상 증착(CVD; chemical vapor deposition) 및 플라즈마 강화 화학적 기상 증착(PECVD; plasma enhanced chemical vapor deposition)과 같이 당해 기술 분야에 공지된 임의의 적합한 방법에 의해 형성될 수 있다. 또한 유의해야 할 점으로서, 당해 기술 분야에서의 숙련자라면 층간 유전체 층(122)이 복수의 유전체 층을 더 포함할 수 있다는 것을 인지할 것이다.
층간 유전체 층(122) 위에 하부 금속화(metallization) 층(132) 및 상부 금속화 층(142)이 형성된다. 도 1에 도시된 바와 같이, 하부 금속화 층(132)은 제1 금속 라인(131)을 포함한다. 마찬가지로, 상부 금속화 층(142)은 제2 금속 라인(141)을 포함한다. 금속 라인(131 및 141)은 구리 또는 구리 합금 등과 같은 금속 재료로 형성된다. 금속화 층(132 및 142)은 임의의 적합한 기술(예를 들어, 증착, 다마신 등)을 통해 형성될 수 있다. 일반적으로, 기판(112) 내의 전기 회로를 서로 상호접속시켜 기능 회로를 형성하고 외부 전기 접속을 더 제공하도록 하나 이상의 금속간 유전체 층 및 관련 금속화 층이 사용된다.
유의해야 할 점으로서, 도 1은 하부 금속화 층(132) 및 상부 금속화 층(142)을 도시하고 있지만, 당해 기술 분야에서의 숙련자라면 하부 금속화 층(132)과 상부 금속화 층(142) 사이에 하나 이상의 금속간 유전체 층(도시되지 않음) 및 관련 금속화 층(도시되지 않음)이 형성된다는 것을 알 것이다. 구체적으로, 하부 금속화 층(132)과 상부 금속화 층(142) 사이의 층은 유전체(예를 들어, 매우 낮은 k의 유전체 재료)와 전도성 재료(예를 들어, 구리)의 교대 층들에 의해 형성될 수 있다.
상부 금속화 층(142)의 상면 상에 패시베이션 층(152)이 형성된다. 실시예에 따르면, 패시베이션 층(152)은 미도핑 실리케이트 유리, 실리콘 질화물, 실리콘 산화물 등과 같은 비유기 재료로 형성된다. 대안으로서, 패시베이션 층(152)은 탄소 도핑된 산화물 등과 같은 로우 k 유전체로 형성될 수 있다. 또한, 다공성 탄소 도핑된 실리콘 이산화물과 같은 ELK(extremely low-k) 유전체가 패시베이션 층(152)을 형성하는데 채용될 수 있다.
패시베이션 층(152)은 CVD와 같은 임의의 적합한 기술을 통해 형성될 수 있다. 도 1에 도시된 바와 같이, 패시베이션 층(152)에 형성된 개구가 존재할 수 있다. 개구는 상부 금속 패드(151)를 수용하는데 사용된다.
도 1에 도시된 바와 같이, 상부 금속 패드(151)는 패시베이션 층(152) 내에 매립된다(embedded). 구체적으로, 상부 금속 패드(151)는 반도체 디바이스(100)의 포스트 패시베이션 상호접속 구조(160)와 금속 라인(141) 사이의 전도성 채널을 제공한다. 상부 금속 패드(151)는 구리, 구리 합금, 알루미늄, 은, 금, 및 이들의 임의의 조합, 및/또는 이들의 다층과 같은 금속성 재료로 제조될 수 있다. 상부 금속 패드(151)는 CVD와 같은 적합한 기술에 의해 형성될 수 있다. 대안으로서, 상부 금속 패드(151)는 스퍼터링, 전해도금 등에 의해 형성될 수 있다.
패시베이션 층(152)의 상면 상에 제1 유전체 층(162)이 형성된다. 제1 유전체 층(162)은 에폭시, 폴리이미드 등과 같은 폴리머 재료로 제조된다. 대안으로서, 제1 유전체 층(162)은 PBO(polybenzoxazole) 등과 같은 적합한 폴리머 유전체 재료로 형성될 수 있다. 설명 전반에 걸쳐, 제1 유전체 층(162)은 대안으로서 제1 폴리머 층(162)으로도 지칭될 수 있다. 제1 폴리머 층(162)은 스핀 코팅 및/또는 기타와 같은 당해 기술 분야에 공지된 임의의 적합한 방법에 의해 제조될 수 있다.
제1 폴리머 층(162)에 포스트 패시베이션 상호접속 구조(160)가 형성된다. 도 1에 도시된 바와 같이, 포스트 패시베이션 상호접속 구조(160)는 시드 층(164) 및 시드 층(164) 위에 형성된 금속 라인(166)을 포함할 수 있다. 포스트 패시베이션 상호접속 구조(160)는 금속 패드(151)를 반도체 디바이스(100)의 입력/출력 단자(예를 들어, 범프(180))와 접속시킨다. 보다 구체적으로, 포스트 패시베이션 상호접속 구조(160)는 반도체 디바이스(100)의 입력/출력 단자(예를 들어, 범프(180))와 금속 라인(예를 들어, 금속 라인(141)) 사이의 전도성 경로를 제공한다. 포스트 패시베이션 상호접속 구조의 동작 원리는 당해 기술 분야에 잘 알려져 있고, 따라서 여기에서는 상세하게 설명되지 않는다. 설명 전반에 걸쳐, 포스트 패시베이션 상호접속 구조(160)는 대안으로서 재배선(redistribution) 층(160)으로도 지칭될 수 있다.
금속 라인(166) 상에 범프(180)가 실장된다. 일부 실시예에 따르면, 범프(180)는 도 1에 도시된 바와 같이 금속 코팅 층(184)을 포함한 솔더 볼(182)일 수 있다. 일부 실시예에 따르면, 금속 코팅 층(184)은 구리로 형성된다. 설명 전반에 걸쳐, 금속 코팅 층(184)은 대안으로서 구리 코팅 층(184)으로도 지칭된다.
다른 실시예에 따르면, 범프(180)는 솔더 볼(182), 구리 코팅 층(184) 및 솔더 층(186)을 포함할 수 있다. 솔더 볼(182) 및 솔더 층(186)은 임의의 적합한 재료로 제조될 수 있다. 실시예에 따르면, 솔더 볼(182) 및 솔더 층(182)은 SAC405로 형성될 수 있다. SAC405는 95.5% Sn, 4.0% Ag 및 0.5% Cu를 포함한다.
실시예에 따르면, 구리 코팅 층(184)은 스퍼터링, 전해도금, 이들의 임의의 조합 및/또는 기타와 같은 적합한 반도체 패키징 기술에 의해 형성될 수 있다. 구리 코팅 층(184)의 두께는 약 2 ㎛ 내지 약 20 ㎛ 범위이다.
반도체 디바이스(100)는 액상 몰딩 컴파운드 층(liquid molding compound layer)(172)을 더 포함할 수 있다. 도 1에 도시된 바와 같이, 액상 몰딩 컴파운드 층(172)은 제1 폴리머 층(162) 및 금속 라인(166) 위에 형성된다. 구체적으로, 범프(180)는 액상 몰딩 컴파운드 층(172)에 부분적으로 매립된다. 도 1에 도시된 바와 같이, 액상 몰딩 컴파운드 층(172)의 상부 표면은 범프(180)에 인접한 경사(slope)가 존재하는 것을 제외하고는 대략적으로 평면이다. 액상 몰딩 컴파운드 층(172)의 경사와 상부 표면은 각도(173)를 형성할 수 있다. 일부 실시예에서, 각도(173)는 약 10 도 내지 약 60 도 범위이다. 설명 전반에 걸쳐, 액상 몰딩 컴파운드 층(172)의 경사 부분은 대안으로서 액상 몰딩 컴파운드 층(172)의 돌출 부분으로도 지칭될 수 있다.
실시예에 따르면, 액상 몰딩 컴파운드 층(172)은 반도체 디바이스(100)의 상부 표면 상에 분사되는 에폭시와 같은 적합한 재료로 형성될 수 있다. 에폭시는 액상 형태로 도포될 수 있으며, 경화 프로세스 후에 굳어질 수 있다. 액상 몰딩 컴파운드 층(172)의 평평한 부분의 두께는 약 50 ㎛ 내지 약 350 ㎛ 범위이다.
액상 몰딩 컴파운드 층(172)을 갖는 것의 유리한 특징은, 액상 몰딩 컴파운드 층(172)이 보호 층으로서 기능하여 범프(180) 뿐만 아니라 반도체 디바이스(100)의 다른 부분도 열, 충격, 습도 및 부식으로부터 보호할 수 있다는 것이다.
또한, 액상 몰딩 컴파운드 층(172)은 범프(180)가 열 사이클링 프로세스(thermal cycling process)와 같은 신뢰성 테스트 동안 균열을 일으키는 것을 막도록 돕는다. 또한, 액상 몰딩 컴파운드 층(172)은 반도체 디바이스(100)의 제조 프로세스 동안 기계적 및 열 스트레스를 감소시키도록 도울 수 있다.
도 2 내지 도 7은 실시예에 따라 도 1에 도시된 반도체 디바이스(100)를 형성하는데 있어서 중간 단계들의 단면도들이다. 도 2는 본 개시의 다양한 실시예에 따라 반도체 디바이스의 금속 라인 상에 실장된 범프를 예시한다. 범프(180)는 금속 라인(166)의 상부 표면 상에 실장된다. 일부 실시예에서, 범프(180)가 금속 라인(166) 상에 본딩되도록 솔더 층(186)의 하부 부분을 용융시키기 위해 리플로우(reflow) 프로세스가 채용될 수 있다. 도 2에 도시된 다른 구성요소들은 도 1에 관련하여 상세하게 기재되었고, 따라서 불필요한 반복을 피하기 위해 여기서는 반복되지 않는다.
금속 라인(166) 상에 범프(180)를 실장하는 것의 하나의 유리한 특징은, 금속 라인(166) 상의 범프(180)의 직접 본딩은 웨이퍼 레벨 칩 스케일 패키지의 제조 비용을 감소시키도록 돕는다는 것이다. 예를 들어, 종래의 제조 프로세스에서는, UBM(under bump metallization) 구조 상에 범프를 실장하기 위하여, 제조 프로세스 동안 4개의 마스크 층이 형성될 수 있다. 도 2에 관련하여 상기 기재한 이 직접 본딩 기술을 채용함으로써, UBM 구조를 형성하기 위한 마스크 층이 절약될 수 있다. 그 결과, 웨이퍼 레벨 칩 스케일 패키지의 신뢰성 뿐만 아니라 제조 비용도 개선된다.
도 3은 본 개시의 다양한 실시예에 따라 중간 액상 몰딩 컴파운드 층이 반도체 디바이스 위에 형성된 후의, 도 2에 도시된 반도체 디바이스의 단면도를 예시한다. 도 3에 도시된 바와 같이, 액상 몰딩 컴파운드 층(172)을 형성하도록 액상 몰딩 컴파운드 재료가 반도체 디바이스(100) 상에 도포된다. 실시예에 따르면, 액상 몰딩 컴파운드 층(172)은 에폭시로 형성될 수 있다. 도 3에 도시된 바와 같이, 범프(180)가 액상 몰딩 컴파운드 층(172)에 매립된다.
도 4는 본 개시의 다양한 실시예에 따라 액상 몰딩 컴파운드 층을 가압하는데 사용되는 이형 필름(release film)을 예시한다. 이형 필름(404)은 ETFE(Ethylene Tetrafluoroethylene)과 같은 연성 재료로 형성된다. 도 4에 도시된 바와 같이, 연성 재료 층이 금속 플레이트(402)에 부착된다.
도 5는 본 개시의 다양한 실시예에 따라 최종 액상 몰딩 컴파운드 층을 형성하도록 중간 액상 몰딩 컴파운드 층을 가압하는 방법을 예시한다. 금속 플레이트(402)로부터 압력이 인가됨에 따라, 범프(180)의 일부는 이형 필름 층(404) 안으로 가압된다. 또한, 이형 필름 층(404)은 반도체 디바이스(100)의 상부 표면으로부터 멀어지는 방향으로 액상 몰딩 컴파운드 층(172)의 일부를 밀어낼 수 있다. 그 결과, 이형 필름 층(404)의 하부 표면이 범프(180)의 상단부보다 더 낮을 수 있다.
또한, 액상 몰딩 컴파운드 층(172)에 경화(curing) 프로세스가 적용될 수 있다. 이러한 경화 프로세스는 몰딩 컴파운드 층을 고체 형태로 생성하도록 액상 몰딩 컴파운드를 고형화할 수 있다.
도 6은 본 개시의 다양한 실시예에 따라 이형 필름을 제거한 후의, 도 5에 도시된 반도체 디바이스의 단면도를 예시한다. 이형 필름(404)이 반도체 디바이스(100)로부터 제거된 후에, 범프(180)의 상부 표면 상에 몰딩 컴파운드 잔여물(도시되지 않음)의 얇은 층이 남아있을 수 있다. 액상 몰딩 컴파운드 층(172)의 나머지 부분은 범프(180)의 상단부보다 더 낮다.
도 7은 본 개시의 다양한 실시예에 따라 얇은 몰딩 컴파운드 층을 제거한 후의, 도 6에 도시된 반도체 디바이스의 단면도를 예시한다. 범프(180)의 상부 표면 상의 얇은 몰딩 컴파운드 층은 습식 또는 플라즈마 에칭 프로세스와 같은 적합한 에칭 기술에 의해 제거될 수 있다.
도 8은 본 개시의 다양한 실시예에 따른 칩 스케일 패키징 특징부를 갖는 또다른 반도체 디바이스의 단면도를 예시한다. 도 8에 도시된 반도체 디바이스(800)는 제1 폴리머 층(162)과 액상 몰딩 컴파운드 층(172) 사이에 위치된 제2 폴리머 층(192)이 존재한다는 것을 제외하고는 도 1에 도시된 반도체 디바이스(100)와 유사하다.
도 8에 도시된 바와 같이, 제2 폴리머 층(192)은 제1 폴리머 층(162)의 상면 상에 형성된다. 제2 폴리머 층(192)은 에폭시, 폴리이미드 등과 같은 폴리머 재료로 제조된다. 대안으로서, 제2 폴리머 층(192)은 PBO와 같은 적합한 폴리머 유전체 재료로 형성될 수 있다. 제2 폴리머 층(192)은 약 4 ㎛ 내지 약 10 ㎛ 범위의 두께로 이루어질 수 있다. 제2 폴리머 층(192)은 스핀 코팅 및/또는 기타와 같은 당해 기술 분야에 공지된 임의의 적합한 방법에 의해 제조될 수 있다.
범프(180)가 금속 라인(166) 상에 직접 실장된다는 것을 주목하여야 한다. 범프(180)의 하부 부분은 제2 폴리머 층(192)에 의해 둘러싸인다. 도 8에 도시된 바와 같이, 솔더 층(186)의 솔더는 제2 폴리머 층(192)과 금속 코팅 층(184) 사이의 갭을 채울 수 있다.
도 9는 본 개시의 다양한 실시예에 따른 칩 스케일 패키징 특징부를 갖는 또다른 반도체 디바이스의 단면도를 예시한다. 도 9에 도시된 반도체 디바이스(900)는 범프(180)가 UBM(under bump metallization) 구조 위에 형성된다는 것을 제외하고는 도 8에 도시된 반도체 디바이스(800)와 유사하다. 일부 실시예에서, 제2 폴리머 층(192)은 개구를 형성하도록 패터닝된다. 패터닝 프로세스는 레이저 식각 프로세스 및/또는 기타와 같은 적합한 반도체 제조 기술을 사용함으로써 구현될 수 있다.
도 9에 도시된 바와 같이, UBM 구조는 UBM 시드 층(186) 및 전도성 재료 층(188)을 포함할 수 있다. UBM 시드 층(186)은 제2 폴리머 층(192)의 개구 상에 증착된다. UBM 시드 층(186)은 구리와 같은 전도성 재료를 포함할 수 있다. UBM 시드 층(186)은 스퍼터링, CVD 등과 같은 적합한 제조 기술을 사용함으로써 구현될 수 있다.
도 9에 도시된 바와 같이, 신뢰성있는 UBM 구조를 얻기 위하여, 추가의 전도성 층(188)을 형성하도록 UBM 시드 층(186)의 상면 상에 추가의 전도성 재료가 등각의 방식으로 증착될 수 있다. 전도성 재료는 구리일 수 있지만, 구리 합금, 알루미늄, 텅스텐, 은 및 이들의 조합과 같은 임의의 적합한 전도성 재료일 수 있다. 전도성 층(188)은 무전해 도금 프로세스와 같은 적합한 기술에 의해 형성될 수 있다.
도 10은 본 개시의 다양한 실시예에 따라 패키징 기판 상에 반도체 디바이스가 실장된 후의, 도 1에 도시된 반도체 디바이스의 단면도를 예시한다. 패키징 기판(1002)은 접속 패드(1004)를 포함할 수 있다. 보다 구체적으로, 도 10에 도시된 바와 같이, 접속 패드(1004)는 패키징 기판(1002)의 상부 표면 위로 돌출해 있다.
반도체 디바이스(100)는 리플로우 프로세스를 통해 패키징 기판(1002) 상에 실장될 수 있다. 리플로우 프로세스 후에, 범프(180)와 접속 패드(1004)는 도 10에 도시된 바와 같은 접합(joint) 구조를 형성한다. 도 10에 도시된 바와 같이, 범프(180)의 직경은 X1로 정의된다. 접속 패드(1004)의 길이는 X2로 정의된다. 일부 실시예에서, X2에 대한 X1의 비는 약 1 내지 약 1.2 범위이다.
액상 몰딩 컴파운드 층(172)의 평평한 부분의 두께는 H1로 정의된다. 액상 몰딩 컴파운드 층(172)의 상부 표면과 패키징 기판(1002) 사이에는 갭이 존재할 수 있다. 갭은 치수 H2로 이루어진다. 일부 실시예에 따르면, H1은 약 50 ㎛ 내지 약 350 ㎛ 범위이다. H2는 약 20 ㎛ 내지 약 150 ㎛ 범위이다.
구리 코팅 층(184)을 갖는 것의 하나의 유리한 특징은, 구리 코팅 층(184)은 리플로우 프로세스 동안 범프의 형상을 유지하도록 돕는다는 것이다. 그리하여, 패키징 기판(1002)은 반도체 디바이스(100)로부터 더 높이 유지된다. 이러한 증가된 갭은 미세 피치 반도체 디바이스(100)의 신뢰성을 개선하기 위해 솔더 접합 유연성을 증가시키도록 돕는다.
도 11은 본 개시의 다양한 실시예에 따라 반도체 디바이스가 패키징 기판 상에 실장된 후의, 도 8에 도시된 반도체 디바이스의 단면도를 예시한다. 도 11에 도시된 치수는 도 10에 도시된 치수와 유사하고, 따라서 불필요한 반복을 피하도록 여기에서는 설명되지 않는다.
도 12는 본 개시의 다양한 실시예에 따라 반도체 디바이스가 패키징 기판 상에 실장된 후의, 도 9에 도시된 반도체 디바이스의 단면도를 예시한다. 도 12에 도시된 치수는 도 10에 도시된 치수와 유사하고, 따라서 불필요한 반복을 피하도록 여기에서는 설명되지 않는다.
실시예에 따르면, 구조물은 반도체 기판 위에 형성된 패시베이션 층, 패시베이션 층에 의해 에워싸인 접속 패드, 패시베이션 층 위에 형성되며 접속 패드에 접속된 재배선 층, 및 재배선 층 위에 형성된 범프를 포함하고, 범프는 재배선 층에 접속되고 금속 코팅 층을 포함한다.
구조물은 재배선 층 위에 형성된 몰딩 컴파운드 층을 더 포함하고, 몰딩 컴파운드 층은 평평한 부분과 돌출 부분을 포함하며, 범프의 하부 부분은 몰딩 컴파운드 층의 평평한 부분에 매립되고, 범프의 중간 부분은 몰딩 컴파운드 층의 돌출 부분에 의해 둘러싸이며, 몰딩 컴파운드 층의 돌출 부분과 몰딩 컴파운드 층의 평평한 부분은 약 10 도 내지 약 60 도 범위의 각도를 형성한다.
실시예에 따르면, 디바이스는 기판 위의 상호접속 구조물, 상호접속 구조물 위의의 패시베이션 층 - 금속 패드가 패시베이션 층에 매립되고 패시베이션 층의 개구를 통해 노출됨 - , 패시베이션 층 위에 형성된 제1 유전체 층, 제1 유전체 층에 형성된 포스트 패시베이션 상호접속 구조물 - 포스트 패시베이션 상호접속 구조물은 제1 유전체 층에 형성된 금속 라인을 포함하고, 금속 라인은 금속 패드에 전기적으로 연결됨 - , 금속 라인 위에 형성되며 금속 코팅 층을 포함한 범프, 및 몰딩 컴파운드 층을 포함한다.
몰딩 컴파운드 층은 금속 라인 위에 형성되고, 몰딩 컴파운드 층은 평평한 부분과 돌출 부분을 포함하며, 범프의 하부 부분은 평평한 부분에 매립되고, 범프의 중간 부분은 돌출 부분에 의해 둘러싸이며, 몰딩 컴파운드 층의 돌출 부분과 몰딩 컴파운드 층의 평평한 부분은 약 10 도 내지 약 60 도 범위의 각도를 형성한다.
실시예에 따르면, 방법은 반도체 기판 위에 패시베이션 층을 형성하고 - 금속 패드가 패시베이션 층에 매립되고 패시베이션 층의 개구를 통해 노출됨 - , 패시베이션 층 상에 제1 폴리머 층을 증착하고, 제1 폴리머 층 위에 재배선 층을 형성하고, 재배선 층 위에, 재배선 층에 전기적으로 연결된 범프를 실장하고, 패시베이션 층 위에 액상 몰딩 컴파운드 층을 형성하고 - 범프가 액상 몰딩 컴파운드 층에 매립됨 - , 이형 필름의 일부분이 범프의 상부 표면보다 더 낮아질 때까지 액상 몰딩 컴파운드 층을 가압하는 것을 포함한다.
본 개시의 실시예 및 이의 이점이 상세하게 기재되었지만, 첨부된 청구항에 의해 정의되는 대로 본 개시의 사상 및 범위에서 벗어나지 않고서 여기에 다양한 변경, 치환 및 대안이 행해질 수 있다는 것을 이해하여야 한다.
또한, 본 출원의 범위는 명세서에 기재된 프로세스, 기계, 제조, 물질 조성물, 수단, 방법 및 단계의 특정 실시예에 한정되고자 하는 것이 아니다. 당해 기술 분야에서의 통상의 지식을 가진 자라면 본 개시로부터 용이하게 알 수 있듯이, 여기에 기재된 대응하는 실시예와 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성하는, 현재 존재하거나 추후에 개발될, 프로세스, 기계, 제조, 물질 조성물, 수단, 방법, 또는 단계가 본 개시에 따라 이용될 수 있다. 따라서, 첨부된 청구항은 이러한 프로세스, 기계, 제조, 물질 조성물, 수단, 방법 또는 단계를 본 발명의 범위 내에 포함하고자 한다.
100: 반도체 디바이스 112: 기판
122: 층간 유전체 층 131, 141: 금속 라인
132: 하부 금속화 층 142: 상부 금속화 층
151: 상부 금속 패드 152: 패시베이션 층
160: 포스트 패시베이션 상호접속 구조
162: 제1 유전체 층 164: 시드 층
166: 금속 라인 172: 액상 몰딩 컴파운드 층
180: 범프 182: 솔더 볼
184: 금속 코팅 층

Claims (10)

  1. 반도체 기판 위에 형성된 패시베이션 층;
    상기 패시베이션 층에 의해 에워싸인 접속 패드;
    상기 패시베이션 층 위에 형성되며, 상기 접속 패드에 접속된 재배선 층(redistribution layer) - ;
    상기 재배선 층 위에 형성되며, 상기 재배선 층에 접속되고, 금속 코팅 층을 포함하는 범프; 및
    상기 재배선 층 위에 형성된 몰딩 컴파운드 층을 포함하고,
    상기 몰딩 컴파운드 층은 평평한 부분과 돌출 부분을 포함하며,
    상기 범프의 하부 부분은 상기 몰딩 컴파운드 층의 평평한 부분에 매립되고(embedded),
    상기 범프의 중간 부분은 상기 몰딩 컴파운드 층의 돌출 부분에 의해 둘러싸이며,
    상기 몰딩 컴파운드 층의 돌출 부분과 상기 몰딩 컴파운드 층의 평평한 부분은 10 도 내지 60 도 범위의 각도를 형성하는 것인 구조물.
  2. 청구항 1에 있어서,
    상기 패시베이션 층과 상기 재배선 층 사이에 형성된 제1 폴리머 층을 더 포함하는 구조물.
  3. 청구항 1에 있어서,
    상기 재배선 층과 상기 몰딩 컴파운드 층 사이에 형성된 제2 폴리머 층을 더 포함하고,
    상기 범프는 상기 제2 폴리머 층에 부분적으로 매립되는 것인 구조물.
  4. 반도체 기판 위에 패시베이션 층을 형성하는 단계 - 금속 패드가 상기 패시베이션 층에 매립되고 상기 패시베이션 층의 개구를 통해 노출됨 - ;
    상기 패시베이션 층 상에 제1 폴리머 층을 증착하는 단계;
    상기 제1 폴리머 층 위에 재배선 층을 형성하는 단계;
    상기 재배선 층 위에, 상기 재배선 층에 전기적으로 연결된 범프를 실장하는 단계;
    상기 패시베이션 층 위에 액상 몰딩 컴파운드 층을 형성하는 단계 - 상기 범프가 상기 액상 몰딩 컴파운드 층에 매립됨 - ; 및
    이형 필름(release film)의 일부분이 상기 범프의 상부 표면보다 더 낮아질 때까지 상기 액상 몰딩 컴파운드 층을 가압하는 단계를 포함하는 방법.
  5. 청구항 4에 있어서,
    몰딩 컴파운드 층을 형성하도록 상기 액상 몰딩 컴파운드 층을 경화하는 단계를 더 포함하는 방법.
  6. 청구항 4에 있어서,
    상기 패시베이션 층 위에 제2 폴리머 층을 증착하는 단계;
    상기 제2 폴리머 층에 패터닝 프로세스를 적용하여 개구를 형성하는 단계;
    상기 개구 위에 시드 층을 형성하는 단계;
    상기 시드 층 위에 UBM(under bump metallization) 구조물을 형성하는 단계; 및
    상기 UBM 구조물 위에 상기 범프를 실장하는 단계를 더 포함하는 방법.
  7. 청구항 4에 있어서,
    제1 리플로우 프로세스를 통해 상기 재배선 층 상에 상기 범프를 실장하는 단계를 더 포함하는 방법.
  8. 청구항 4에 있어서,
    제2 리플로우 프로세스를 통해 패키징 기판 상에 상기 반도체 기판을 본딩하는 단계를 더 포함하고, 상기 범프와 상기 패키징 기판 상의 패드가 접합(joint) 구조를 형성하는 것인 방법.
  9. 기판 위의 상호접속 구조물;
    상기 상호접속 구조물 위의 패시베이션 층 - 금속 패드가 상기 패시베이션 층에 매립되고 상기 패시베이션 층의 개구를 통해 노출됨 - ;
    상기 패시베이션 층 위에 형성된 제1 유전체 층;
    상기 제1 유전체 층에 형성된 포스트 패시베이션 상호접속 구조물(post passivation interconnect structure)로서,
    상기 제1 유전체 층에 형성되며, 상기 금속 패드에 전기적으로 연결된 금속 라인
    을 포함하는 상기 포스트 패시베이션 상호접속 구조물;
    상기 금속 라인 위에 형성되며, 금속 코팅 층을 포함하는 범프; 및
    상기 금속 라인 위에 형성된 몰딩 컴파운드 층을 포함하고,
    상기 몰딩 컴파운드 층은 평평한 부분과 돌출 부분을 포함하며,
    상기 범프의 하부 부분은 상기 평평한 부분에 매립되고,
    상기 범프의 중간 부분은 상기 돌출 부분에 의해 둘러싸이고,
    상기 몰딩 컴파운드 층의 돌출 부분과 상기 몰딩 컴파운드 층의 평평한 부분은 10 도 내지 60 도 범위의 각도를 형성하는 것인 디바이스.
  10. 청구항 9에 있어서,
    상기 제1 유전체 층 위에 형성된 제2 유전체 층을 더 포함하는 디바이스.
KR1020130135445A 2013-07-09 2013-11-08 상호접속 구조물 및 이의 제조 방법 KR101570272B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/937,599 US9437564B2 (en) 2013-07-09 2013-07-09 Interconnect structure and method of fabricating same
US13/937,599 2013-07-09

Publications (2)

Publication Number Publication Date
KR20150006757A true KR20150006757A (ko) 2015-01-19
KR101570272B1 KR101570272B1 (ko) 2015-11-18

Family

ID=52276490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130135445A KR101570272B1 (ko) 2013-07-09 2013-11-08 상호접속 구조물 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9437564B2 (ko)
KR (1) KR101570272B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9368398B2 (en) * 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9171782B2 (en) * 2013-08-06 2015-10-27 Qualcomm Incorporated Stacked redistribution layers on die
US9159678B2 (en) * 2013-11-18 2015-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9184143B2 (en) 2013-12-05 2015-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with bump adjustment and manufacturing method thereof
US10020275B2 (en) * 2013-12-26 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductive packaging device and manufacturing method thereof
US9576918B2 (en) 2015-05-20 2017-02-21 Intel IP Corporation Conductive paths through dielectric with a high aspect ratio for semiconductor devices
KR102440135B1 (ko) 2015-08-21 2022-09-05 삼성전자주식회사 재배선 영역을 갖는 전자 소자
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
KR102579880B1 (ko) * 2016-05-12 2023-09-18 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법
US9922896B1 (en) 2016-09-16 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
US10529650B2 (en) * 2017-11-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10763199B2 (en) * 2018-12-24 2020-09-01 Nanya Technology Corporation Semiconductor package structure and method for preparing the same

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072520A (en) 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US6037065A (en) * 1995-12-19 2000-03-14 The Westaim Corporation Spheres useful in a detachable connective medium for ball grid array assemblies
TW448524B (en) 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JP3070514B2 (ja) 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
US6369451B2 (en) 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
US6158644A (en) * 1998-04-30 2000-12-12 International Business Machines Corporation Method for enhancing fatigue life of ball grid arrays
JP2000106482A (ja) 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
KR100269540B1 (ko) 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6930390B2 (en) 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
JP2000311921A (ja) 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
US6225206B1 (en) 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
US6654816B1 (en) 2000-05-31 2003-11-25 Hewlett-Packard Development Company, L.P. Communication interface systems for locally analyzing computers
US6841862B2 (en) 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
JP4977937B2 (ja) 2001-09-25 2012-07-18 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
US6610559B2 (en) 2001-11-16 2003-08-26 Indium Corporation Of America Integrated void-free process for assembling a solder bumped chip
US6586322B1 (en) 2001-12-21 2003-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate using multiple photoresist layers
US6622380B1 (en) 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
US6740577B2 (en) 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
US6696644B1 (en) 2002-08-08 2004-02-24 Texas Instruments Incorporated Polymer-embedded solder bumps for reliable plastic package attachment
KR100521081B1 (ko) 2002-10-12 2005-10-14 삼성전자주식회사 플립 칩의 제조 및 실장 방법
JP4057921B2 (ja) 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
TWI231555B (en) 2003-06-30 2005-04-21 Advanced Semiconductor Eng Wafer level package and fabrication process thereof
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US7187068B2 (en) 2004-08-11 2007-03-06 Intel Corporation Methods and apparatuses for providing stacked-die devices
DE102005040213A1 (de) 2004-08-17 2006-03-09 Samsung Electronics Co., Ltd., Suwon Halbleiterbauelement mit Elektrode und Herstellungsverfahren
KR100630698B1 (ko) 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
KR100596452B1 (ko) 2005-03-22 2006-07-04 삼성전자주식회사 볼 랜드와 솔더 볼 사이에 에어 갭을 갖는 웨이퍼 레벨 칩스케일 패키지와 그 제조 방법
US20070045840A1 (en) 2005-09-01 2007-03-01 Delphi Technologies, Inc. Method of solder bumping a circuit component and circuit component formed thereby
FI118872B (fi) 2005-10-10 2008-04-15 Pulse Finland Oy Sisäinen antenni
US20070102815A1 (en) 2005-11-08 2007-05-10 Kaufmann Matthew V Bumping process with self-aligned A1-cap and the elimination of 2nd passivation layer
KR100652443B1 (ko) * 2005-11-17 2006-12-01 삼성전자주식회사 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법
KR20070076846A (ko) 2006-01-20 2007-07-25 삼성전자주식회사 수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100744126B1 (ko) 2006-02-07 2007-08-01 삼성전자주식회사 메탈을 용융시켜서 재배선하는 웨이퍼 레벨 패키지 제조방법
US20070267745A1 (en) 2006-05-22 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including electrically conductive bump and method of manufacturing the same
US8592977B2 (en) 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
US7749882B2 (en) 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
JP4980709B2 (ja) 2006-12-25 2012-07-18 ローム株式会社 半導体装置
TW200903756A (en) 2007-06-18 2009-01-16 Samsung Electronics Co Ltd Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
SG149807A1 (en) 2007-07-30 2009-02-27 Stats Chippac Ltd Semiconductor device and method of providing common voltage bus and wire bondable redistribution
KR101387706B1 (ko) 2007-08-17 2014-04-23 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
KR101213175B1 (ko) 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
US8492263B2 (en) 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US10074553B2 (en) 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
TW200926379A (en) 2007-12-05 2009-06-16 Phoenix Prec Technology Corp Package substrate having electrical connecting structure and method of fabricating the same
US7868453B2 (en) 2008-02-15 2011-01-11 International Business Machines Corporation Solder interconnect pads with current spreading layers
KR20090120215A (ko) 2008-05-19 2009-11-24 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR101660430B1 (ko) 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
US9049807B2 (en) 2008-06-24 2015-06-02 Intel Corporation Processes of making pad-less interconnect for electrical coreless substrate
GB0817831D0 (en) 2008-09-30 2008-11-05 Cambridge Silicon Radio Ltd Improved packaging technology
KR20100131180A (ko) 2009-06-05 2010-12-15 삼성전자주식회사 반도체 패키지, 반도체 모듈 및 반도체 패키지의 제조방법
US20100096754A1 (en) 2008-10-17 2010-04-22 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor module, and method for fabricating the semiconductor package
US8368214B2 (en) 2008-12-09 2013-02-05 Marvell World Trade Ltd. Alpha shielding techniques and configurations
US7977783B1 (en) * 2009-08-27 2011-07-12 Amkor Technology, Inc. Wafer level chip size package having redistribution layers
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
TWM390545U (en) 2009-11-12 2010-10-11 Mao Bang Electronic Co Ltd Integrated circuit with layout structure
US20110121438A1 (en) 2009-11-23 2011-05-26 Xilinx, Inc. Extended under-bump metal layer for blocking alpha particles in a semiconductor device
US8264089B2 (en) 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US20110278739A1 (en) 2010-05-11 2011-11-17 Yi-Shao Lai Semiconductor Package
US9620469B2 (en) 2013-11-18 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming post-passivation interconnect structure
US8755196B2 (en) 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5732884B2 (ja) 2011-02-09 2015-06-10 富士通株式会社 半導体装置及びその製造方法、電源装置
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8735273B2 (en) * 2011-07-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Forming wafer-level chip scale package structures with reduced number of seed layers
US9385076B2 (en) 2011-12-07 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with bump structure on an interconncet structure
US8748232B2 (en) 2012-01-03 2014-06-10 Maxim Integrated Products, Inc. Semiconductor device having a through-substrate via
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9607921B2 (en) * 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9355978B2 (en) 2013-03-11 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods of manufacture thereof
US9082776B2 (en) * 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US8742599B2 (en) * 2012-08-30 2014-06-03 Freescale Semiconductor, Inc. Identification mechanism for semiconductor device die
US10192796B2 (en) * 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
US9082870B2 (en) 2013-03-13 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging semiconductor devices
US9484318B2 (en) 2014-02-17 2016-11-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR101570272B1 (ko) 2015-11-18
US9437564B2 (en) 2016-09-06
US20150014851A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
KR101570272B1 (ko) 상호접속 구조물 및 이의 제조 방법
US11043463B2 (en) Interconnect structures and methods of forming same
US10854567B2 (en) 3D packages and methods for forming the same
US10867810B2 (en) Substrate pad structure
US11335658B2 (en) Multi-chip package and method of formation
KR101497789B1 (ko) 금속 범프 조인트 구조
KR20200010521A (ko) 반도체 디바이스 및 그 제조 방법
US8299616B2 (en) T-shaped post for semiconductor devices
TWI508199B (zh) 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法
US8097953B2 (en) Three-dimensional integrated circuit stacking-joint interface structure
US20140015122A1 (en) Method of Forming Post Passivation Interconnects
US9673125B2 (en) Interconnection structure
US20140264858A1 (en) Package-on-Package Joint Structure with Molding Open Bumps
US9748189B2 (en) Multi-chip package structure and method of forming same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 5