KR20150005618A - 회로 접속 재료 및 이것을 사용한 실장체의 제조 방법 - Google Patents

회로 접속 재료 및 이것을 사용한 실장체의 제조 방법 Download PDF

Info

Publication number
KR20150005618A
KR20150005618A KR20147031952A KR20147031952A KR20150005618A KR 20150005618 A KR20150005618 A KR 20150005618A KR 20147031952 A KR20147031952 A KR 20147031952A KR 20147031952 A KR20147031952 A KR 20147031952A KR 20150005618 A KR20150005618 A KR 20150005618A
Authority
KR
South Korea
Prior art keywords
adhesive layer
resin
polyvinyl acetal
polymerization initiator
circuit connecting
Prior art date
Application number
KR20147031952A
Other languages
English (en)
Other versions
KR102036570B1 (ko
Inventor
요시또 다나까
료따 아이자끼
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20150005618A publication Critical patent/KR20150005618A/ko
Application granted granted Critical
Publication of KR102036570B1 publication Critical patent/KR102036570B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

우수한 저온 경화성을 갖는 회로 접속 재료 및 이것을 사용한 실장체의 제조 방법을 제공한다. 폴리비닐아세탈 수지와, 양이온 중합성 수지와, 양이온 중합 개시제와, 도전성 입자를 함유하는 제1 접착제층과, 양이온 중합성 수지와, 양이온 중합 개시제를 함유하는 제2 접착제층이 적층된 2층 구조로 한다. 이에 의해, 저온에서 압착한 경우에도 도전성 입자의 높은 포착 효율이 얻어져, 저온 경화성이 개선된다.

Description

회로 접속 재료 및 이것을 사용한 실장체의 제조 방법{CIRCUIT CONNECTION MATERIAL, AND MANUFACTURING METHOD FOR ASSEMBLY USING SAME}
본 발명은 도전성 입자가 분산된 회로 접속 재료 및 그것을 사용한 실장체의 제조 방법에 관한 것이다.
본 출원은, 일본에서 2012년 4월 19일에 출원된 일본 특허 출원 번호 특원2012-95522에 기초하여 우선권을 주장하는 것이며, 이 출원을 참조함으로써, 본 출원에 원용된다.
도전성 입자가 분산된 이방성 도전 필름(ACF: Anisotropic Conductive Film) 등의 회로 접속 재료는, 주로 에폭시 수지에 대한 양이온 경화형, 음이온 경화형, 아크릴 수지에 대한 라디칼 경화형 등으로 분류된다. 이들 중에서도, 특히 COG(Chip on Glass; 칩 온 글래스)의 분야에서는 저온 경화성, 접착력의 관점에서, 양이온 경화형의 회로 접속 재료가 사용된다(예를 들어, 특허문헌 1 참조).
일본 특허 공개 제2011-181525호 공보
양이온 경화형의 회로 접속 재료는, 경화성이 높은 개시제나 경화성이 높은 에폭시 수지를 선정함으로써, 저온 경화성의 향상을 도모하는 것을 시도할 수 있지만, 가부착성과 막성의 밸런스를 고려하면 배합에 제약이 있다.
본 발명은, 이러한 종래의 실정에 감안하여 제안된 것이며, 우수한 저온 경화성을 갖는 회로 접속 재료 및 이것을 사용한 실장체의 제조 방법을 제공한다.
본건 발명자는, 예의 검토를 행한 결과, 도전성 입자를 갖는 ACF층과 절연성 수지를 포함하는 NCF(Non Conductive Film; 비도전성 필름)층이 적층된 2층 구조로 하고, 적어도 ACF층에 폴리비닐아세탈 수지를 배합함으로써, 저온 경화성이 개선되는 것을 발견했다.
즉, 본 발명에 따른 회로 접속 재료는, 폴리비닐아세탈 수지와, 양이온 중합성 수지와, 양이온 중합 개시제와, 도전성 입자를 함유하는 제1 접착제층과, 양이온 중합성 수지와, 양이온 중합 개시제를 함유하는 제2 접착제층을 갖는 것을 특징으로 한다.
또한, 본 발명에 따른 실장체의 제조 방법은, 폴리비닐아세탈 수지와, 양이온 중합성 수지와, 양이온 중합 개시제와, 도전성 입자를 함유하는 제1 접착제층과, 양이온 중합성 수지와, 양이온 중합 개시제를 함유하는 제2 접착제층을 갖는 회로 접속 재료의 제1 접착제층측을 제1 전자 부품의 전극 위에 가부착하는 가부착 공정과, 상기 회로 접속 재료 위에 제2 전자 부품을 배치하고, 해당 제2 전자 부품의 상면으로부터 압착 헤드에 의해 가압하는 가압 공정을 갖는 것을 특징으로 한다.
또한, 본 발명에 따른 실장체는, 폴리비닐아세탈 수지와, 양이온 중합성 수지와, 양이온 중합 개시제와, 도전성 입자를 함유하는 제1 접착제층과, 양이온 중합성 수지와, 양이온 중합 개시제를 함유하는 제2 접착제층을 갖는 회로 접속 재료에 의해, 제1 전자 부품의 전극과, 제2 전자 부품의 전극이 전기적으로 접속되어 이루어지는 것을 특징으로 한다.
본 발명에 따르면, 저온에서 압착한 경우에도 도전성 입자의 높은 포착 효율이 얻어져, 저온 경화성을 개선할 수 있다.
이하, 본 발명의 실시 형태에 대하여, 도면을 참조하면서 하기의 순서로 상세하게 설명한다.
1. 회로 접속 재료 및 그의 제조 방법
2. 실장체 및 그의 제조 방법
3. 실시예
<1. 회로 접속 재료 및 그의 제조 방법>
본 실시 형태에 있어서의 회로 접속 재료는, 도전성 입자를 함유하는 제1 접착제층과, 제2 접착제층이 적층된 2층 구조에 의해, 우수한 입자 포착성을 갖는 것이다.
제1 접착제층은, 폴리비닐아세탈 수지와, 양이온 중합성 수지와, 양이온 중합 개시제와, 도전성 입자를 함유한다.
폴리비닐아세탈 수지는, 하기 화학식 (1)에 표시한 바와 같이, 폴리비닐알코올(PVA: polyvinyl alcohol)과 알데히드의 아세탈화 반응에 의해 합성된다.
Figure pct00001
또한, 폴리비닐아세탈 수지의 하나인 폴리비닐부티랄 수지는, 폴리비닐알코올과 부틸알데히드의 부티랄화 반응에 의해 합성되지만, 완전히 부티랄화되지 않기 때문에, 하기 화학식 (2)에 표시한 바와 같이 아세틸기 및 수산기가 남는다.
Figure pct00002
이렇게 폴리비닐부티랄 수지로 대표되는 폴리비닐아세탈 수지는, 중합도나, 아세탈기(부티랄기), 아세틸기, 수산기 등의 조직의 비율에 따라, 열적·기계적 성질, 용융 점도가 좌우된다.
본 실시 형태에 있어서의 폴리비닐아세탈 수지는, 수산기를 갖기 때문에, 양이온 중합을 활성화시켜, 저온 경화성을 향상시킬 수 있다. 구체적인 폴리비닐아세탈 수지의 수산기율은, 20mol％ 이상 40mol％ 이하인 것이 바람직하고, 30mol％ 이상 40mol％ 이하인 것이 보다 바람직하다. 폴리비닐아세탈 수지의 수산기율이 상기 범위 내인 것에 의해, 저온 경화성을 향상시킬 수 있다.
또한, 폴리비닐아세탈 수지의 상온에서의 점도는, 50mPa·s 이상 200mPa·s 이하인 것이 바람직하다. 폴리비닐아세탈 수지의 상온에서의 점도가 상기 범위 내인 것에 의해, 상온에서의 SUS에의 부착을 방지하여, 막성을 향상시킴과 함께, 가부착 온도의 상승을 억제하여, 가부착성을 향상시킬 수 있다. 또한, 폴리비닐아세탈 수지의 점도는, 에탄올/톨루엔=1/1의 5％ 용액 또는 10％ 용액을 용제로 하고, 측정 온도 20℃에서 회전 점도계(BM형)를 사용하여 측정한 것이다.
또한, 폴리비닐아세탈 수지의 유리 전이 온도(Tg)는, 50℃ 이상 100℃ 이하인 것이 바람직하고, 80℃ 이상 100℃ 이하인 것이 보다 바람직하다. 폴리비닐아세탈 수지의 유리 전이 온도(Tg)가 상기 범위 내인 것에 의해, 압착 시의 유동성을 억제하여, 도전성 입자의 포착성을 향상시킬 수 있다.
또한, 폴리비닐아세탈 수지의 함유량은, 제1 접착제층의 수지 성분의 합계100질량부에 대하여 5 내지 30질량부인 것이 바람직하다. 폴리비닐아세탈 수지의 함유량이 상기 범위 내인 것에 의해, 우수한 저온 경화성, 가부착성 및 막성을 얻을 수 있다.
양이온 중합성 수지로서는, 에틸렌옥시드, 프로필렌옥시드, 부틸렌옥시드, 스티렌옥시드, 페닐글리시딜에테르, 부틸글리시딜에테르 등의 1관능성 에폭시 화합물; 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 페놀노볼락형 에폭시 수지, 지환식 에폭시 수지, 트리글리시딜이소시아네이트, 히단토인에폭시 등의 복소환 함유 에폭시 수지; 수소 첨가 비스페놀 A형 에폭시 수지, 프로필렌글리콜디글리시딜에테르, 펜타에리트리톨-폴리글리시딜에테르 등의 지방족계 에폭시 수지; 방향족, 지방족 또는 지환식의 카르복실산과 에피클로로히드린의 반응에 의해 얻어지는 에폭시 수지; 스피로환 함유 에폭시 수지; o-알릴-페놀노볼락 화합물과 에피클로로히드린의 반응 생성물인 글리시딜에테르형 에폭시 수지; 비스페놀 A의 각각의 수산기의 오르토 위치에 알릴기를 갖는 디알릴비스페놀 화합물과 에피클로로히드린의 반응 생성물인 글리시딜에테르형 에폭시 수지; 쉬프계 화합물, 스틸벤 화합물 및 아조벤젠 화합물의 디글리시딜에테르형 에폭시 수지; (1,1,1,3,3,3-헥사플루오로-2-히드록시이소프로필)시클로헥산과 에피클로로히드린의 반응 생성물 등의 불소 함유 지환식, 방향환식 에폭시 수지 등을 사용할 수 있다. 이들 중에서도, 특히 비스페놀 A형 에폭시 수지, 페녹시 수지 등의 양이온 중합성 수지를 단독 또는 혼합하여 사용하는 것이 바람직하다.
양이온 중합 개시제는, 양이온종이 에폭시 수지 말단의 에폭시기를 개환시켜, 에폭시 수지끼리를 자기 가교시키는 것이다. 이러한 양이온 중합 개시제로서는, 방향족 술포늄염, 방향족 디아조늄염, 요오도늄염, 포스포늄염, 셀레노늄염 등의 오늄염을 들 수 있다. 특히, 방향족 술포늄염은, 저온에서의 반응성이 우수하고, 가용 시간이 길기 때문에, 양이온 중합 개시제로서 적합하다.
도전성 입자는, 예를 들어 니켈, 금, 구리 등의 금속 입자, 수지 입자에 금 도금 등을 실시한 것, 수지 입자에 금 도금을 실시한 입자의 최외층에 절연 피복을 실시한 것 등을 사용할 수 있다. 또한, 도전성 입자의 평균 입경은, 도통 신뢰성의 관점에서, 1 내지 20㎛로 하는 것이 바람직하다.
또한, 그 밖의 첨가 조성물로서, 실란 커플링제를 첨가하는 것이 바람직하다. 실란 커플링제로서는, 에폭시계, 아미노계, 머캅토·술피드계, 우레이도계 등을 사용할 수 있다. 이에 의해, 유기 재료와 무기 재료의 계면에 있어서의 접착성을 향상시킬 수 있다. 또한, 무기 필러를 첨가시킬 수도 있다. 무기 필러로서는, 실리카, 탈크, 산화티타늄, 탄산칼슘, 산화마그네슘 등을 사용할 수 있고, 무기 필러의 종류는 특별히 한정되는 것은 아니다. 무기 필러의 함유량에 따라 유동성을 제어하여, 입자 포착률을 향상시킬 수 있다. 또한, 고무 성분 등도 접합체의 응력을 완화시킬 목적으로, 적절히 사용할 수도 있다.
또한, 제2 접착제층은, 양이온 중합성 수지와, 양이온 중합 개시제를 함유한다. 양이온 중합성 수지 및 양이온 중합 개시제는, 제1 에폭시 수지와 마찬가지이기 때문에, 설명을 생략한다. 또한, 그 밖의 첨가 조성물로서, 제1 에폭시 수지와 마찬가지로, 실란 커플링제를 첨가하는 것이 바람직하다. 또한, 무기 필러, 고무 성분 등을 첨가할 수도 있다.
또한, 제1 접착제층과 마찬가지로, 제2 접착제층에 폴리비닐아세탈 수지를 함유시킬 수도 있다. 이 경우, 폴리비닐아세탈 수지의 함유량을 제1 접착제층의 폴리비닐아세탈 수지의 함유량보다도 적게 하면 된다.
이러한 구성을 포함하는 회로 접속 재료는, 제1 접착제층과 제2 접착제층의 2층 구조를 갖고, 제1 접착제층에 폴리비닐아세탈 수지가 함유되어 있기 때문에, 저온에서 압착한 경우에도 도전성 입자의 높은 포착 효율이 얻어져, 우수한 저온 경화성을 얻을 수 있다.
이어서, 전술한 회로 접속 재료가 막상으로 형성된 이방성 도전 필름의 제조 방법에 대하여 설명한다. 본 실시 형태에 있어서의 회로 접속 재료의 제조 방법은, 제1 접착제층과 제2 접착제층을 접합하는 것이며, 제1 접착제층을 제작하는 공정과, 제2 접착제층을 제작하는 공정과, 제1 접착제층과 제2 접착제층을 부착하는 공정을 갖는다.
제1 접착제층을 제작하는 공정에서는, 양이온 중합성 수지와, 양이온 중합 개시제를 함유하는 접착제 조성물을 용제에 용해시키고, 도전성 입자를 첨가한다. 용제로서는, 톨루엔, 아세트산에틸 등, 또는 이들의 혼합 용제를 사용할 수 있다. 제1 접착제층의 수지 조성물을 조정한 후, 바 코터, 도포 장치 등을 사용하여 박리 기재 위에 도포한다.
박리 기재는, 예를 들어 실리콘 등의 박리제를 PET(Poly Ethylene Terephthalate; 폴리에틸렌테레프탈레이트), OPP(Oriented Polypropylene; 배향 폴리프로필렌), PMP(Poly-4-methylpentene-1; 폴리-4-메틸펜텐-1), PTFE(Polytetrafluoroethylene; 폴리테트라플루오로에틸렌) 등의 기재 위에 도포한 적층 구조로 이루어진다.
이어서, 박리 기재 위에 도포된 수지 조성물을 열오븐, 가열 건조 장치 등에 의해 건조시킨다. 이에 의해, 두께 5 내지 50㎛ 정도의 제1 접착제층을 얻을 수 있다.
또한, 제2 접착제층을 제작하는 공정은, 제1 접착제층과 마찬가지로, 양이온 중합성 수지와, 양이온 중합 개시제를 함유하는 접착제 조성물을 용제에 용해시킨다. 그리고, 제2 접착제층의 수지 조성물을 조정한 후, 이것을 박리 기재 위에 도포하고, 용제를 휘발시킴으로써, 제2 접착제층을 얻을 수 있다.
다음의 제1 접착제층과 제2 접착제층을 부착하는 공정에서는, 제1 접착제층과 제2 접착제층을 부착하고 적층하여, 2층 구조의 이방성 도전 필름을 제작한다.
또한, 상술한 실시 형태에서는 제1 접착제층과 제2 접착제층을 부착하여 제조하는 것으로 했지만, 이것에 한정되는 것은 아니며, 한쪽 접착제층을 형성한 후, 다른 쪽 접착제층의 수지 조성물을 도포하고, 건조시켜 제조할 수도 있다.
<2. 실장체의 제조 방법>
이어서, 상술한 회로 접속 재료를 사용한 실장체의 제조 방법에 대하여 설명한다. 본 실시 형태에 있어서의 실장체의 제조 방법은, 상술한 회로 접속 재료의 제1 접착제층측을 제1 전자 부품의 전극 위에 가부착하는 가부착 공정과, 회로 접속 재료 위에 제2 전자 부품을 배치하고, 제2 전자 부품의 상면으로부터 압착 헤드에 의해 가압하는 가압 공정을 갖는다. 이에 의해, 제1 전자 부품의 전극과, 제2 전자 부품의 전극이 전기적으로 접속되어 이루어지는 실장체를 얻을 수 있다.
제1 전자 부품으로서는, 유리 기판에 IZO(Indium Zinc Oxide; 인듐 아연 산화물)막이 코팅된 IZO 코팅 유리, 유리 기판에 SiNx(실리콘 질화)막이 코팅된 SiNx 코팅 유리 등을 들 수 있다. 또한, 제2 전자 부품으로서는, COF(Chip On Film; 칩 온 필름), IC(Integrated Circuit; 집적 회로) 등을 들 수 있다.
본 실시 형태에서는, 폴리비닐아세탈 수지와, 양이온 중합성 수지와, 양이온 중합 개시제와, 도전성 입자를 함유하는 제1 접착제층과, 양이온 중합성 수지와, 양이온 중합 개시제를 함유하는 제2 접착제층이 적층된 2층 구조의 회로 접속 재료를 사용함으로써, 저온에서 경화시킨 경우에도 도전성 입자의 높은 포착 효율이 얻어져, 우수한 접속 신뢰성을 얻을 수 있다.
실시예
<3. 실시예>
이하, 본 발명의 실시예에 대하여 설명한다. 본 실시예에서는, 폴리비닐아세탈 수지를 함유하는 ACF층과 NCF층을 적층시킨 2층 구조의 이방성 도전 필름을 제작하고, 이 이방성 도전 필름을 사용하여 실장체를 제작하여, 반응성, 저온 경화성, 가부착성 및 막성의 평가를 행했다. 또한, 본 발명은 이들 실시예에 한정되는 것은 아니다.
반응성, 저온 경화성, 가부착성 및 막성의 평가는, 다음과 같이 행했다.
[반응성의 평가]
시차 주사 열량계 DSC200(세이꼬 덴시 고교)을 사용하여, 시료 10㎎을 30℃부터 250℃까지 10℃/min으로 승온시켰을 때의 발열 피크를 측정했다.
[저온 경화성]
150℃의 온도 조건 또는 160℃의 온도 조건에서 압착한 실장체에 대하여, 디지털 멀티미터(디지털 멀티미터 7555, 요꼬가와 덴끼샤제)를 사용하여 4단자법으로 전류 1mA를 흘렸을 때의 각 핀의 도통 저항을 측정하여, 최댓값 및 최솟값을 구했다.
[가부착성의 평가]
평가용 유리 기판(IZO(인듐 아연 산화물) 250㎚ 코팅 유리) 위에 1.5㎜ 폭으로 슬릿된 이방성 도전 필름을 1.5㎜ 폭의 툴의 가압착기에 의해 2MPa-1sec의 조건에서 가압착하여, 전착 가능한 온도의 하한값을 구했다.
[막성의 평가]
상온에서 이방성 도전성 필름을 스테인리스판(SUS304)에 부착하고, 박리했을 때의 스테인리스판에 대한 수지의 부착 유무를 조사했다. 또한, 스테인리스는, 이방성 도전 필름의 테이프를 둘러치는 롤의 재료이다.
[실시예 1]
(이방성 도전 필름의 제작)
페녹시 수지(품명: YP-70, 도또 가세이사제) 15질량부와, 에폭시 수지(품명: YD-019, 도또 가세이사제) 15질량부와, 에폭시 수지(품명: EP828, JER사제) 35질량부와, 특수 폴리비닐아세탈 수지(품명: BX-1, 세끼스이 가가꾸 고교사제, 수산기: 33±3mol％, 점도: 80 내지 130mPa·s(20℃), 유리 전이 온도(Tg): 90℃) 15질량부와, 실란 커플링제(품명: A187, 모멘티브·퍼포먼스·머티리얼즈·재팬 고도 가이샤제) 2질량부와, 양이온 중합 개시제(품명: SI-60L, 산신 가가꾸사제) 10질량부로 구성된 조성물 중에, 30질량부의 도전성 입자(품명: AUL704, 세끼스이 가가꾸 고교사제)를 분산시켰다. 이것을 PET 필름 위에 바 코터를 사용하여 도포하고, 오븐에서 건조시켜, 두께 8㎛의 ACF층을 제작했다.
페녹시 수지(품명: YP-70, 도또 가세이사제) 30질량부와, 에폭시 수지(품명: YD-019, 도또 가세이사제) 20질량부와, 에폭시 수지(품명: EP828, JER사제) 35질량부와, 실란 커플링제(품명: A187, 모멘티브·퍼포먼스·머티리얼즈·재팬 고도 가이샤제) 2질량부와, 양이온 중합 개시제(품명: SI-60L, 산신 가가꾸사제) 10질량부로 구성된 조성물을 PET 필름 위에 바 코터를 사용하여 도포하고, 오븐에서 건조시켜, 두께 16㎛의 NCF층을 제작했다.
전술한 ACF층과 NCF층을 롤 라미네이터를 사용하여, 롤 온도 45℃에서 라미네이트하여, ACF층과 NCF층과 2층 구조의 이방성 도전 필름을 제작했다.
(실장체의 제작)
이방성 도전 필름을 사용하여 평가용 IC 칩(범프 사이즈: 30×85㎛, 피치: 50㎛, 금 범프 높이 h=15㎛)과 평가용 유리 기판(ITO 패턴, 유리 두께 t=0.7㎜)을 접합했다.
우선, 1.5㎜ 폭으로 슬릿된 이방성 도전 필름의 ACF층측을 평가용 유리 기판에 가부착했다. 이어서, 이방성 도전 필름의 NCF층측으로부터 평가용 IC 칩을 탑재하여, 가고정했다. 그 후, 히트 툴 1.5㎜ 폭이고, 완충재로서 100㎛ 두께의 폴리테트라플루오로에틸렌을 포함하는 시트를 사용하여, 150℃ 또는 160℃, 3MPa, 5초간(툴 스피드 10㎜/sec, 스테이지 온도 40℃)의 조건에서 압착을 행하여, 실장체를 제작했다.
(평가 결과)
표 1에 실시예 1의 평가 결과를 나타낸다. 이방성 도전 필름의 DSC 피크 온도는 102℃이고, 우수한 반응성을 갖는 것을 알 수 있다. 160℃의 조건에서 압착한 실장체의 도통 저항값의 최댓값은 1.2Ω, 최솟값은 0.3Ω이었다. 또한, 150℃의 조건에서 압착한 실장체의 도통 저항값의 최댓값은 1.1Ω, 최솟값은 0.2Ω이며, 저온 경화성이 향상된 것을 알 수 있다. 또한, 가압착 시의 전착 가능한 온도의 하한값은 50℃이고, 우수한 가부착성을 갖는 것을 알 수 있다. 또한, 상온에서의 스테인리스에 대한 이방성 도전성 필름의 부착은 없어, 우수한 막성을 갖는 것을 알 수 있다.
[실시예 2]
특수 폴리비닐아세탈 수지 대신에, 폴리비닐부티랄 수지(품명: BM-1, 세끼스이 가가꾸 고교사제, 수산기: 약 34mol％, 점도: 60 내지 100mPa·s(20℃), 유리 전이 온도(Tg): 67℃)를 사용하여 ACF층을 제작한 것 이외는, 실시예 1과 마찬가지로 이방성 도전 필름을 제작하여, 실장체를 제작했다.
(평가 결과)
표 1에 실시예 2의 평가 결과를 나타낸다. 이방성 도전 필름의 DSC 피크 온도는 102℃이고, 우수한 반응성을 갖는 것을 알 수 있다. 160℃의 조건에서 압착한 실장체의 도통 저항값의 최댓값은 1.3Ω, 최솟값은 0.3Ω이었다. 또한, 150℃의 조건에서 압착한 실장체의 도통 저항값의 최댓값은 1.2Ω, 최솟값은 0.2Ω이며, 저온 경화성이 향상된 것을 알 수 있다. 또한, 가압착 시의 전착 가능한 온도의 하한값은 50℃이고, 우수한 가부착성을 갖는 것을 알 수 있다. 또한, 상온에서의 스테인리스에 대한 이방성 도전성 필름의 부착은 없어, 우수한 막성을 갖는 것을 알 수 있다.
[실시예 3]
특수 폴리비닐아세탈 수지를 7.5질량부로 하고, 폴리비닐부티랄 수지(품명: BM-1, 세끼스이 가가꾸 고교사제, 수산기: 약 34mol％, 점도: 60 내지 100mPa·s(20℃), 유리 전이 온도(Tg): 67℃)를 7.5질량부로 하여 ACF층을 제작한 것 이외는, 실시예 1과 마찬가지로 이방성 도전 필름을 제작하여, 실장체를 제작했다.
(평가 결과)
표 1에 실시예 3의 평가 결과를 나타낸다. 이방성 도전 필름의 DSC 피크 온도는 102℃이고, 우수한 반응성을 갖는 것을 알 수 있다. 160℃의 조건에서 압착한 실장체의 도통 저항값의 최댓값은 1.2Ω, 최솟값은 0.3Ω이었다. 또한, 150℃의 조건에서 압착한 실장체의 도통 저항값의 최댓값은 1.1Ω, 최솟값은 0.2Ω이며, 저온 경화성이 향상된 것을 알 수 있다. 또한, 가압착 시의 전착 가능한 온도의 하한값은 50℃이고, 우수한 가부착성을 갖는 것을 알 수 있다. 또한, 상온에서의 스테인리스에 대한 이방성 도전성 필름의 부착은 없어, 우수한 막성을 갖는 것을 알 수 있다.
[비교예 1]
페녹시 수지(품명: YP-70, 도또 가세이사제) 30질량부와, 에폭시 수지(품명: YD-019, 도또 가세이사제) 20질량부와, 에폭시 수지(품명: EP828, JER사제) 35질량부와, 실란 커플링제(품명: A187, 모멘티브·퍼포먼스·머티리얼즈·재팬 고도 가이샤제) 2질량부와, 양이온 중합 개시제(품명: SI-60L, 산신 가가꾸사제) 10질량부로 구성된 조성물 중에, 30질량부의 도전성 입자(품명: AUL704, 세끼스이 가가꾸 고교사제)를 분산시켜 ACF층을 제작한 것 이외는, 실시예 1과 마찬가지로 이방성 도전 필름을 제작하여, 실장체를 제작했다.
(평가 결과)
표 1에 비교예 1의 평가 결과를 나타낸다. 이방성 도전 필름의 DSC 피크 온도는 106℃이고, 실시예보다도 반응성이 떨어지는 것을 알 수 있다. 160℃의 조건에서 압착한 실장체의 도통 저항값의 최댓값은 1.3Ω, 최솟값은 0.3Ω이었다. 또한, 150℃의 조건에서 압착한 실장체의 도통 저항값의 최댓값은 5.3Ω, 최솟값은 1.8Ω이며, 150℃의 조건에서는 도통이 불충분했다. 또한, 가압착 시의 전착 가능한 온도의 하한값은 50℃이고, 우수한 가부착성을 갖는 것을 알 수 있다. 또한, 상온에서의 스테인리스에 대한 이방성 도전성 필름의 부착은 없어, 우수한 막성을 갖는 것을 알 수 있다.
[비교예 2]
페녹시 수지(품명: YP-70, 도또 가세이사제) 30질량부와, 에폭시 수지(품명: YD-019, 도또 가세이사제) 20질량부와, 에폭시 수지(품명: EP828, JER사제) 45질량부와, 실란 커플링제(품명: A187, 모멘티브·퍼포먼스·머티리얼즈·재팬 고도 가이샤제) 2질량부와, 양이온 중합 개시제(품명: SI-60L, 산신 가가꾸사제) 15질량부로 구성된 조성물 중에, 30질량부의 도전성 입자(품명: AUL704, 세끼스이 가가꾸 고교사제)를 분산시켜 ACF층을 제작한 것 이외는, 실시예 1과 마찬가지로 이방성 도전 필름을 제작하여, 실장체를 제작했다.
(평가 결과)
표 1에 비교예 2의 평가 결과를 나타낸다. 이방성 도전 필름의 DSC 피크 온도는 102℃이고, 우수한 반응성을 갖는 것을 알 수 있다. 160℃의 조건에서 압착한 실장체의 도통 저항값의 최댓값은 1.2Ω, 최솟값은 0.3Ω이었다. 또한, 150℃의 조건에서 압착한 실장체의 도통 저항값의 최댓값은 1.3Ω, 최솟값은 0.3Ω이었다. 또한, 가압착 시의 전착 가능한 온도의 하한값은 50℃이고, 우수한 가부착성을 갖는 것을 알 수 있다. 또한, 상온에서의 스테인리스에 대한 이방성 도전성 필름의 부착이 있었기 때문에, 실시예보다도 막성이 떨어지는 것을 알 수 있다.
[비교예 3]
페녹시 수지(품명: YP-70, 도또 가세이사제) 45질량부와, 에폭시 수지(품명: YD-019, 도또 가세이사제) 10질량부와, 에폭시 수지(품명: EP828, JER사제) 35질량부와, 실란 커플링제(품명: A187, 모멘티브·퍼포먼스·머티리얼즈·재팬 고도 가이샤제) 2질량부와, 양이온 중합 개시제(품명: SI-60L, 산신 가가꾸사제) 15질량부로 구성된 조성물 중에, 30질량부의 도전성 입자(품명: AUL704, 세끼스이 가가꾸 고교사제)를 분산시켜 ACF층을 제작한 것 이외는, 실시예 1과 마찬가지로 이방성 도전 필름을 제작하여, 실장체를 제작했다.
(평가 결과)
표 1에 비교예 3의 평가 결과를 나타낸다. 이방성 도전 필름의 DSC 피크 온도는 102℃이고, 우수한 반응성을 갖는 것을 알 수 있다. 160℃의 조건에서 압착한 실장체의 도통 저항값의 최댓값은 1.2Ω, 최솟값은 0.3Ω이었다. 또한, 150℃의 조건에서 압착한 실장체의 도통 저항값의 최댓값은 1.3Ω, 최솟값은 0.3Ω이었다. 또한, 가압착 시의 전착 가능한 온도의 하한값은 60℃이고, 실시예보다도 가부착성이 떨어지는 것을 알 수 있다. 또한, 상온에서의 스테인리스에 대한 이방성 도전성 필름의 부착은 없어, 우수한 막성을 갖는 것을 알 수 있다.
Figure pct00003
표 1에 나타낸 바와 같이, ACF층과 NCF층이 적층된 2층 구조의 이방성 도전 필름에 있어서, ACF층에 특수 폴리비닐아세탈 수지나 폴리비닐부티랄 수지를 배합함으로써, 저온 경화성을 향상시킬 수 있음을 알 수 있다. 또한, 가부착성 및 막성도 우수한 것을 알 수 있다.

Claims (6)

  1. 폴리비닐아세탈 수지와, 양이온 중합성 수지와, 양이온 중합 개시제와, 도전성 입자를 함유하는 제1 접착제층과,
    양이온 중합성 수지와, 양이온 중합 개시제를 함유하는 제2 접착제층을 갖는, 회로 접속 재료.
  2. 제1항에 있어서, 상기 폴리비닐아세탈 수지의 상온에서의 점도는 50mPa·s 이상 200mPa·s 이하인, 회로 접속 재료.
  3. 제1항 또는 제2항에 있어서, 상기 폴리비닐아세탈 수지의 유리 전이 온도(Tg)는 50℃ 이상 100℃ 이하인, 회로 접속 재료.
  4. 제1항에 있어서, 상기 폴리비닐아세탈 수지의 수산기율은 20mol％ 이상 40mol％ 이하인, 회로 접속 재료.
  5. 폴리비닐아세탈 수지와, 양이온 중합성 수지와, 양이온 중합 개시제와, 도전성 입자를 함유하는 제1 접착제층과, 양이온 중합성 수지와, 양이온 중합 개시제를 함유하는 제2 접착제층을 갖는 회로 접속 재료의 제1 접착제층측을 제1 전자 부품의 전극 위에 가부착하는 가부착 공정과,
    상기 회로 접속 재료 위에 제2 전자 부품을 배치하고, 해당 제2 전자 부품의 상면으로부터 압착 헤드에 의해 가압하는 가압 공정을 갖는, 실장체의 제조 방법.
  6. 폴리비닐아세탈 수지와, 양이온 중합성 수지와, 양이온 중합 개시제와, 도전성 입자를 함유하는 제1 접착제층과, 양이온 중합성 수지와, 양이온 중합 개시제를 함유하는 제2 접착제층을 갖는 회로 접속 재료에 의해, 제1 전자 부품의 전극과 제2 전자 부품의 전극이 전기적으로 접속되어 이루어지는, 실장체.
KR1020147031952A 2012-04-19 2013-04-01 회로 접속 재료 및 이것을 사용한 실장체의 제조 방법 KR102036570B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-095522 2012-04-19
JP2012095522A JP2013221144A (ja) 2012-04-19 2012-04-19 回路接続材料、及びこれを用いた実装体の製造方法
PCT/JP2013/059950 WO2013157378A1 (ja) 2012-04-19 2013-04-01 回路接続材料、及びこれを用いた実装体の製造方法

Publications (2)

Publication Number Publication Date
KR20150005618A true KR20150005618A (ko) 2015-01-14
KR102036570B1 KR102036570B1 (ko) 2019-10-25

Family

ID=49383343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147031952A KR102036570B1 (ko) 2012-04-19 2013-04-01 회로 접속 재료 및 이것을 사용한 실장체의 제조 방법

Country Status (4)

Country Link
JP (1) JP2013221144A (ko)
KR (1) KR102036570B1 (ko)
CN (1) CN104508062B (ko)
WO (1) WO2013157378A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6285191B2 (ja) * 2014-02-05 2018-02-28 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法、並びに、接続方法及び接合体
JP6307308B2 (ja) * 2014-03-06 2018-04-04 デクセリアルズ株式会社 接続構造体の製造方法、及び回路接続材料
WO2016208617A1 (ja) * 2015-06-23 2016-12-29 株式会社クラレ 接着剤、接着体、および接着体の製造方法
CN109963921B (zh) * 2016-11-18 2021-09-24 住友电气工业株式会社 粘接剂组合物及印刷线路板
JP2018104653A (ja) * 2016-12-28 2018-07-05 日立化成株式会社 接着剤組成物の選別方法、回路部材の接続方法、接続構造体、接着剤組成物及びフィルム状接着剤

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221312A (ja) * 2003-01-15 2004-08-05 Hitachi Chem Co Ltd 回路接続用接着フィルムの接続方法及び回路接続用接着フィルム
JP2007153933A (ja) * 2005-11-30 2007-06-21 Matsushita Electric Works Ltd 接着方法及び接着剤
JP2011181525A (ja) 2011-06-09 2011-09-15 Sony Chemical & Information Device Corp 異方性導電材料

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007331180A (ja) * 2006-06-14 2007-12-27 General Technology Kk 昇華転写受像シート、昇華転写シート及び昇華転写記録セット
JP5186157B2 (ja) * 2007-08-24 2013-04-17 デクセリアルズ株式会社 異方性導電フィルム及びそれを用いた接続構造体の製造方法
JP5223946B2 (ja) * 2010-06-14 2013-06-26 日立化成株式会社 回路接続用接着フィルム、これを用いた回路接続構造体及び回路部材の接続方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221312A (ja) * 2003-01-15 2004-08-05 Hitachi Chem Co Ltd 回路接続用接着フィルムの接続方法及び回路接続用接着フィルム
JP2007153933A (ja) * 2005-11-30 2007-06-21 Matsushita Electric Works Ltd 接着方法及び接着剤
JP2011181525A (ja) 2011-06-09 2011-09-15 Sony Chemical & Information Device Corp 異方性導電材料

Also Published As

Publication number Publication date
CN104508062A (zh) 2015-04-08
CN104508062B (zh) 2017-02-22
KR102036570B1 (ko) 2019-10-25
WO2013157378A1 (ja) 2013-10-24
JP2013221144A (ja) 2013-10-28

Similar Documents

Publication Publication Date Title
KR101488050B1 (ko) 이방성 도전 필름 및 그것을 이용한 접속 구조체의 제조 방법
JP5768454B2 (ja) 異方性導電フィルム
KR20210055798A (ko) 이방성 도전 필름
TWI593774B (zh) 各向異性導電膜及藉由其所黏合的半導體裝置
CN107614650B (zh) 粘合剂组合物
KR20150005618A (ko) 회로 접속 재료 및 이것을 사용한 실장체의 제조 방법
JP6672837B2 (ja) 異方導電性接着剤組成物、フィルム状接着剤、接続構造体及び半導体装置
KR101391696B1 (ko) 이방 전도성 조성물 및 필름
TWI811444B (zh) 接著劑組合物
JP6041463B2 (ja) エポキシ樹脂組成物及びそれを用いた接合体の製造方法、並びに接合体
WO2020184490A1 (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
JP6044261B2 (ja) 異方導電性接着剤組成物
KR102624920B1 (ko) 이방성 도전 필름
JP6490999B2 (ja) 接続構造体、及び接続構造体の製造方法
JP6181825B2 (ja) 異方性導電フィルム、及びこれを用いた実装体の製造方法
TW201217482A (en) Adhesive film, and connection structure and connecting method for circuit member
JP5811688B2 (ja) 熱カチオン重合性組成物、異方性導電接着フィルム、接続構造体及びその製造方法
KR102098758B1 (ko) 회로 접속 재료
JP7462408B2 (ja) 接着剤組成物、接着フィルム及び接続構造体
JP7172990B2 (ja) 接着剤組成物及び構造体
JP6472702B2 (ja) 異方性導電フィルム、接続方法、及び接合体
JP2012046756A (ja) 回路接続用接着剤及びこれらを用いた回路接続方法、接続体
JP2018090705A (ja) 異方性導電フィルム、これを含む積層フィルム、およびこれらの製造方法
JP6265242B2 (ja) 異方導電性接着剤組成物
CN117355591A (zh) 粘接剂组合物、粘接膜、连接结构体及连接结构体的制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant