KR20140130369A - 연성인쇄회로기판 및 그 제조 방법 - Google Patents

연성인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20140130369A
KR20140130369A KR1020140052182A KR20140052182A KR20140130369A KR 20140130369 A KR20140130369 A KR 20140130369A KR 1020140052182 A KR1020140052182 A KR 1020140052182A KR 20140052182 A KR20140052182 A KR 20140052182A KR 20140130369 A KR20140130369 A KR 20140130369A
Authority
KR
South Korea
Prior art keywords
circuit pattern
coating layer
substrate
protective coating
forming
Prior art date
Application number
KR1020140052182A
Other languages
English (en)
Other versions
KR101664442B1 (ko
Inventor
김종수
유정상
권오정
김재식
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Publication of KR20140130369A publication Critical patent/KR20140130369A/ko
Application granted granted Critical
Publication of KR101664442B1 publication Critical patent/KR101664442B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0145Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 연성인쇄회로기판 및 그 제조 방법에 관한 것으로, 기재의 양면에 각각 제1회로패턴과 제2회로패턴을 형성하고, 코팅액을 도포하여 상기 제1회로패턴과 상기 제2회로패턴을 덮어 보호하는 제1보호코팅층과 제2보호코팅층을 형성함으로써 회로패턴을 기재에 견고하게 부착시키며, 기재의 반복된 굽힘이나 휨 변형에 의한 회로패턴의 변형 및 손상을 방지하여 동작 신뢰성을 향상시킨다.

Description

연성인쇄회로기판 및 그 제조 방법{Flexible printed circuit board and Manufacturing method Thereof}
본 발명은 연성인쇄회로기판에 관한 것으로, 보다 구체적으로는 회로패턴을 보호하는 보호코팅층이 형성된 연성인쇄회로기판 및 그 제조 방법에 관한 것이다.
연성인쇄회로기판은 얇은 절연 필름에 회로패턴을 형성하여 유연하게 구부러질 수 있는 기판이며, 휴대용 전자기기 및 장착 사용 시 굴곡 및 유연성을 요구하는 자동화 기기 또는 디스플레이 제품 등에 많이 사용되고 있다.
특히, 상기 연성인쇄회로기판은 근래에 들어 수요가 폭발적으로 증가하는 스마트폰 등과 같은 휴대 단말에 많이 사용되고 있다. 예를 들어 휴대 단말의 근거리 무선통신(NFC;Near Field Communication)안테나나, 디지타이저 등에 연성인쇄회로기판이 많이 사용되고 있다.
상기 디지타이저는 휴대폰, PDA, 노트북 등과 같은 전자기기의 디스플레이 패널에 적용되어 터치가 발생된 지점의 좌표를 인식하여 표시하는 장치로서, 디스플레이 패널에 자연스러운 필기 인식을 가능하게 한다.
이러한, 디지타이저는 최근에 스마트폰의 디스플레이 패널의 크기가 점차 커지고, 테블릿 PC 등의 개발, 실외 광고용 디스플레이 등에 적용되므로 디스플레이 패널의 크기에 맞게 점차 크기가 증가하고 있다.
또한, 도 1을 참고하면, 근래에 들어 학교, 학원 등의 교육기관이나, 회사에서 화면 출력이 가능하고, 화면에 판서가 가능한 전자 칠판(1)의 수요가 증가하고 있으며, 전자 칠판(1) 내에 디지타이저가 적용되어 부드럽고 정확한 판서가 가능하도록 하고 있다.
상기 전자 칠판(1)은 넓은 실내 또는 실외에 설치되어 강의, 세미나, 회의, 프리젠테이션 등에 사용되며, 다수의 사람들이 화면을 정확하게 볼 수 있도록 대형 디스플레이 패널을 사용하고 있다.
일반적으로, 연성인쇄회로기판은 연성을 가지는 기재에 합지된 동박을 에칭하여 제조되거나, 연성을 가지는 절연 필름에 도전성 페이스트 또는 도전성 잉크로 회로패턴을 인쇄한 후 회로패턴을 도금하여 제조된다.
그러나, 상기와 같은 일반적인 연성인쇄회로기판은 에칭과정 또는 도금과정을 거쳐야 하므로, 제조공정이 복잡하고, 제조 비용이 많이 소요되는 문제점이 있었다.
또한, 상기 회로패턴을 보호하기 위해 커버레이를 부착하고 있으나, 제조 비용이 많이 들고, 그 두께가 기설정된 두께 이하로 제조하기가 어려운 문제점이 있었던 것이다.
또한, 상기 회로패턴의 단자부를 도금하는 과정에서 회로패턴과 절연 필름 사이의 부착력이 저하되어 상기 회로패턴이 절연 필름과 쉽게 분리되는 불량이 발생되고 있다.
또한, 플렉시블 디스플레이 등에 적용되는 경우 굽힘과 휨의 지속적인 반복 시 회로패턴이 손상되고 변형되어 작동 신뢰성이 저하되는 문제점이 있었다.
특히, 대형 화면을 가지는 전자 칠판에 적용되는 디지타이저의 경우 기판의 크기가 대형 화면에 대응되게 큰 관계로 회로패턴을 형성하는 과정에서의 제조 비용의 문제, 회로패턴이 절연 필름과 쉽게 분리되는 문제, 굽힘과 휨 변형에 의해 회로패턴이 손상되고 변형되는 문제가 크게 발생되고 있다.
그리고, 상기 연성인쇄회로기판은 기기 작동을 위한 회로를 효과적으로 배치하기 위해 다층 구조를 가지도록 제조되고 있고, 이 경우 서로 다른 회로패턴이 형성된 절연 필름을 본딩시트로 부착하여 제조되고 있다.
상기 다층 구조의 연성인쇄회로기판은 각 층의 회로패턴을 전기적으로 연결하기 위한 비아홀을 형성하는 데 제조 과정이 복잡하고, 각 층의 절연 필름을 본딩시트로 접착하여 일체화하므로 제조 비용이 많이 소요되는 문제점이 있었다.
또한, 상기 다층 구조의 연성인쇄회로기판은 본딩 시트의 접착력 저하 시 동작의 신뢰성이 안정적으로 유지되지 못하는 문제점이 있고, 두께를 줄이는 데 한계가 있어 적용되는 제품의 두께를 증대시키는 문제점이 있다.
국내특허공개 제2005-0017905호 '연성인쇄회로기판 제조방법 및 그에 의해 제조된 연성인쇄회로기판'(2005.02.23 공개)
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 회로패턴이 기재에 견고하게 부착된 상태로 유지되며, 자유롭게 휘어지고, 굽혀질 수 있는 연성인쇄회로기판 및 그 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은, 복층의 회로층을 형성하는데 있어 두께를 얇게 하고, 제조 비용을 절감하며 회로의 작동 신뢰성을 안정적으로 확보한 연성인쇄회로기판 및 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 연성인쇄회로기판은, 비아홀이 형성된 기재;
상기 기재의 일면에 형성되는 제1회로패턴;
상기 기재의 타면에 형성되며 상기 비아홀에 의해 상기 제1회로패턴과 전기적으로 연결되는 제2회로패턴;
상기 기재의 일면에 형성되어 상기 제1회로패턴을 덮어 보호하는 제1보호코팅층; 및
상기 기재의 타면에 형성되어 상기 제2회로패턴을 덮어 보호하는 제2보호코팅층을 포함한 것을 특징으로 한다.
본 발명에서 상기 기재는 PI필름 또는 PET필름일 수 있다.
본 발명에서 상기 제1회로패턴과 상기 제2회로패턴은 도전성 페이스트를 소성하여 형성될 수 있다.
본 발명에서 상기 제1보호코팅층과 상기 제2보호코팅층은 PI용액을 도포하여 경화한 PI 코팅층 또는 PAI용액을 도포하여 경화한 PAI 코팅층일 수 있다.
본 발명에서 상기 제1보호코팅층과 상기 제2보호코팅층은 말림방지제가 포함될 수 있다.
본 발명에서 상기 말림방지제는 실리카일 수 있다.
본 발명에서 상기 제1보호코팅층과 상기 제2보호코팅층은 상기 제1회로패턴과 상기 제2회로패턴 상에서 적어도 9㎛ 이상의 두께를 가지도록 형성될 수 있다.
본 발명의 일 실시예에 의한 연성인쇄회로기판은, 상기 제1보호코팅층 상과 상기 제2보호코팅층 상에 각각 다른 회로패턴층을 적어도 한층 형성하고, 상기 제1보호코팅층 상과 상기 제2보호코팅층 상에 다른 보호코팅층을 적어도 한층 형성하여 기재의 일면과 타면에 각각 동일한 층수의 보호코팅층과 회로패턴층을 형성할 수 있다.
본 발명에서 상기 제1회로패턴은 횡방향으로 이격된 복수의 X축 전극을 구비한 X축 좌표인식패턴부와 종방향으로 이격된 복수의 Y축 전극을 구비한 Y축 좌표인식패턴부 중 어느 하나일 수 있고, 상기 제2회로패턴은 횡방향으로 이격된 복수의 X축 전극을 구비한 X축 좌표인식패턴부와 종방향으로 이격된 복수의 Y축 전극을 구비한 Y축 좌표인식패턴부 중 다른 하나일 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은,
기재에 비아홀을 형성하는 단계;
상기 기재의 일면에 제1회로패턴을 형성하는 단계;
상기 기재의 타면에 제2회로패턴을 형성하는 단계; 및
상기 제1회로패턴을 덮어 보호하는 제1보호코팅층과 상기 제2회로패턴을 덮어 보호하는 상기 제2보호코팅층을 상기 기재의 양면에 각각 형성하는 보호코팅층 형성단계를 포함한 것을 특징으로 한다.
본 발명에서 상기 제1회로패턴을 형성하는 단계와 상기 제2회로패턴을 형성하는 단계는, 도전성 페이스트로 인쇄하고 소성하는 과정을 포함할 수 있다.
본 발명에서 상기 도전성 페이스트는 은분말과, 폴리머레진, 솔벤트를 포함한 은페이스트이며, 상기 은페이스트는 은분말 73wt% ~ 88wt%, 폴리머레진 5.9wt% ~ 9.5wt%, 솔벤트 5.7wt% ~ 18.0wt%를 포함할 수 있다.
상기 소성하는 단계는 200℃ ~ 450℃에서 소성할 수 있다.
상기 보호코팅층 형성단계는, 비아홀이 형성되는 부분만 제외하고 상기 코팅액을 도포하는 과정을 포함할 수 있다.
상기 코팅액은 실리카 2 ~ 5wt%를 포함한 PI용액 또는 실리카 2 ~ 5wt%를 포함한 PAI용액일 수 있다.
본 발명에서 상기 보호코팅층 형성단계는 방수코팅된 스크린 메쉬를 이용하여 스크린 인쇄로 상기 코팅액을 상기 기재에 도포하는 과정을 포함할 수 있다.
본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은, 상기 보호코팅층 형성단계 이전에 소성된 상기 제1회로패턴과 상기 제2회로패턴을 연마하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은, 상기 제1회로패턴을 형성하는 단계 이전에 상기 기재를 가열하여 선열변형시키는 단계를 더 포함할 수 있고, 상기 선열변형시키는 단계는 상기 소성하는 단계의 소성온도와 동일하거나 높은 온도로 상기 기재를 가열하는 과정을 포함할 수 있다.
본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은, 상기 제1회로패턴을 형성하는 단계 이전에 상기 기재를 가열하여 기재 내 수분을 제거하는 베이킹 단계를 더 포함할 수 있다.
본 발명은 기재에 형성된 회로패턴을 코팅으로 보호하여 회로패턴을 기재에 견고하게 부착시키며, 기재의 반복된 굽힘이나 휨 변형에 의한 회로패턴의 변형 및 손상을 방지하여 동작 신뢰성을 향상시키는 효과가 있다.
본 발명은 기재의 선열처리를 통해 도전성 페이스트로 인쇄된 회로패턴을 소성할 때 치수 안정성을 확보할 수 있으며, 소성 시 필름의 변형에 의한 회로패턴과 기재와의 부착력 저하를 방지하며 회로패턴의 부착력을 소성 후에도 안정적으로 유지할 수 있도록 하는 효과가 있다.
본 발명은 비아홀의 내부에 도전성 페이스트를 안정적으로 충진시켜 기재의 양면에 형성된 회로패턴의 동작 신뢰성을 향상시키는 효과가 있다.
본 발명은 코팅층으로 회로패턴을 보호하여 사용 중 휘어지거나 굽혀지는 것에 의해 회로 패턴이 손상되는 것을 방지하며 회로 패턴이 기재에 견고하게 부착된 상태로 유지시키는 효과가 있다.
도 1은 전자 칠판을 사용 중인 예를 도시한 도면
도 2는 본 발명에 따른 연성인쇄회로기판의 일 실시 예를 도시한 단면도
도 3은 본 발명에 따른 연성인쇄회로기판의 다른 실시 예를 도시한 단면도
도 4는 본 발명에 따른 연성인쇄회로기판 제조 방법의 일 실시 예를 도시한 공정도
도 5는 본 발명에 따른 연성인쇄회로기판 제조 방법의 일 실시 예를 도시한 개략도
도 6은 본 발명에 따른 연성인쇄회로기판 제조 방법의 다른 실시 예를 도시한 공정도
도 7은 본 발명에 따른 연성인쇄회로기판 제조 방법의 다른 실시 예를 도시한 개략도
도 8은 본 발명에 따른 연성인쇄회로기판 제조방법에서, 비아홀 부분을 보인 단면도
도 9는 본 발명에 따른 연성인쇄회로기판 제조 방법의 또 다른 실시 예를 도시한 공정도
도 10은 본 발명에 따른 연성인쇄회로기판의 일 실시 예인 디지타이저를 도시한 도면
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 2는 본 발명의 일 실시예에 의한 연성인쇄회로기판을 도시한 단면도이며, 도 2를 참고하면, 본 발명의 일 실시예에 의한 연성인쇄회로기판은 비아홀(10a)이 형성된 기재(10)를 포함한다.
상기 기재(10)의 일면에는 제1회로패턴(21)이 형성되고, 상기 기재(10)의 타면에는 상기 비아홀(10a)에 의해 상기 제1회로패턴(21)과 전기적으로 연결되는 제2회로패턴(22)이 형성된다.
상기 비아홀(10a)에는 도전체가 충전되어 상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 전기적으로 연결하며 상기 도전체는 도전성 페이스트를 충전하여 형성할 수도 있고, 도금으로 형성된 것일 수도 있다.
상기 기재(10)의 양면에는 각각 상기 제1회로패턴(21)을 덮어 보호하는 제1보호코팅층(31); 및 상기 제2회로패턴(22)을 덮어 보호하는 제2보호코팅층(32)이 형성된다.
상기 기재(10)는 PI필름, PET필름, 폴리에스테르필름 등이 사용될 수 있으며, 폴리이미드(PI) 필름인 것이 바람직하다. PI필름은 두께가 얇고 유연하며 내열성, 내곡성이 우수하며 치수변경이 적고 열에 강하고, 내열성이 우수하며 200℃ ~ 450℃의 온도에서 소성 가능하게 하며, 얇고 굴곡성이 뛰어나다.
상기 제1회로패턴(21)과 상기 제2회로패턴(22)은 동박, 은박, 알루미늄박 등의 금속박으로 형성된 것일 수도 있고, 도전성 페이스트를 소성하여 형성된 것일 수도 있다.
또, 상기 제1회로패턴(21)과 상기 제2회로패턴(22) 중 어느 하나는 동박, 은박, 알루미늄박 등의 금속박으로 형성되고, 다른 하나는 도전성 페이스트를 소성하여 형성된 것일 수도 있다.
상기 제1회로패턴(21)과 상기 제2회로패턴(22)은 제조 비용을 절감하고, 제조 공정을 단순화할 수 있도록 도전성 페이스트로 형성되어 소성된 것이 바람직하다.
상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)은 상기 기재(10)에서 상기 제1회로패턴(21)과 상기 제2회로패턴(22)이 형성된 일면과, 타면에 각각 상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 덮도록 형성되어 상기 상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 보호한다.
상기 기재(10)와 동일한 계열의 합성수지 코팅층으로 형성되어 상기 기재(10)와의 부착력이 우수하고, 상기 기재(10)와 더 견고하게 일체화되는 것이 바람직하다. 상기 기재(10)는 PI필름이고, 상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)은 PI 코팅층 또는 PAI 코팅층인 것을 일 예로 한다.
상기 기재(10)의 한면에만 보호코팅층이 형성되는 경우 도포된 코팅액을 경화 시 보호코팅층의 수축에 의해 상기 기재(10)의 단부 측에서 말림 현상이 발생될 수 있다.
상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)은 상기 기재(10)의 양면에 각각 형성되어 기재(10)의 말림 현상을 방지한다.
상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)은 말림방지제가 포함된 코팅액으로 형성되는 것이 더 바람직하며, 상기 말림방지제는 실리카인 것을 일 예로 한다.
상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)은 상기 제1회로패턴(21)과 상기 제2회로패턴(22) 상을 적어도 9㎛ 이상의 두께로 덮도록 형성되는 것이 바람직하며, 10㎛이상의 두께를 가지는 것이 더 바람직하다. 이는 상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 절연시키는 절연층의 역할을 할 수 있도록 하는 최소두께이다. 일 예로, 상기 제1회로패턴(21) 또는 상기 제2회로패턴(22)의 두께가 10㎛일 때 상기 제1보호코팅층(31) 또는 상기 제2보호코팅층(32)은 19㎛ 이상의 두께를 가지고, 상기 제1회로패턴(21)과 상기 제2회로패턴(22)의 두께가 15㎛일 때 상기 제1보호코팅층(31) 또는 상기 제2보호코팅층(32)은 24㎛이상의 두께를 가지는 것이 바람직하다.
상기 제1회로패턴(21)은 횡방향으로 이격된 복수의 X축 전극을 구비한 X축 좌표인식패턴부와 종방향으로 이격된 복수의 Y축 전극을 구비한 Y축 좌표인식패턴부 중 어느 하나이고, 상기 제2회로패턴(22)은 횡방향으로 이격된 복수의 X축 전극을 구비한 X축 좌표인식패턴부와 종방향으로 이격된 복수의 Y축 전극을 구비한 Y축 좌표인식패턴부 중 다른 하나인 것을 일 예로 한다.
본 발명의 일 실시예에 의한 연성인쇄회로기판은 기재(10)의 일면에 상기 X축 좌표인식패턴부와 Y축 좌표인식패턴부 중 어느 하나가 형성되고, 상기 기재(10)의 타면에 상기 X축 좌표인식패턴부와 Y축 좌표인식패턴부 중 다른 하나가 형성되어 터치가 발생된 지점의 좌표를 찾을 수 있도록 한 디지타이저인 것을 일 예로 한다. 상기 X축 좌표인식패턴부와 상기 Y축 좌표인식패턴부는 상기 비아홀(10a)을 통해 서로 통전된다.
즉, 상기 제1회로패턴(21)과 상기 제2회로패턴(22)은 상기 기재(10)의 일면과 상기 기재(10)의 타면에 복수의 X-Y 좌표를 갖는 격자형태로 형성될 수 있다.
도 3을 참고하면, 본 발명의 일 실시예에 의한 연성인쇄회로기판은, 상기 제1보호코팅층(31) 상에 다른 회로패턴(21')을 형성하고, 상기 제1보호코팅층(31) 상에 다른 보호코팅층(31')을 형성하여 상기 기재(10)의 일면에 복수의 보호코팅층과 상기 보호코팅층에 각각 형성된 복수의 회로패턴층을 포함할 수 있다. 또한, 상기 제2보호코팅층(32) 상에 또 다른 회로패턴(22')을 형성하고, 상기 제2보호코팅층(32) 상에 또 다른 보호코팅층(32')을 형성하여 상기 기재(10)의 타면에 복수의 보호코팅층과 상기 보호코팅층에 각각 형성된 복수의 회로패턴층을 포함할 수 있다.
상기 기재(10)의 일면과 타면에 적층되는 보호코팅층과 회로패턴층의 층수를 동일하게 형성함으로써 기재(10)의 말림현상을 방지한다.
즉, 일 예로 상기 제1보호코팅층(31)에 두층의 회로패턴과 보호코팅층을 더 적층하면 상기 제2보호코팅층(32)에 두층의 회로패턴과 보호코팅층을 더 적층하여 상기 기재(10)의 양면에 적층되는 보호코팅층과 회로패턴의 층수를 동일하게 형성함으로써 기재(10)의 말림현상을 방지하는 것이다.
상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)은, 상기 코팅액을 도포할 때 비아홀(10a)이 형성되는 부분만 제외하고 상기 코팅액을 도포하여 형성될 수 있다. 상기 제1보호코팅층(31) 상에 적층되는 회로패턴층과, 상기 제2보호코팅층(32) 상에 적층되는 회로패턴층은 상기 비아홀(10a)을 통해 전기적으로 연결될 수 있다.
한편, 도 4 및 도 5를 참고하면, 본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은, 기재(10)에 비아홀(10a)을 형성하는 단계(S120); 상기 기재(10)의 일면에 제1회로패턴(21)을 형성하는 단계(S210); 상기 기재(10)의 타면에 제2회로패턴(22)을 형성하는 단계(S220); 및 상기 제1회로패턴(21)을 덮어 보호하는 제1보호코팅층(31)과 상기 제2회로패턴(22)을 덮어 보호하는 상기 제2보호코팅층(32)을 상기 기재(10)의 양면에 각각 형성하는 보호코팅층 형성단계(S500)를 포함한다.
상기 제1회로패턴(21)을 형성하는 단계(S210)와 상기 제2회로패턴(22)을 형성하는 단계(S220)는, 상기 기재(10)에 동박, 은박, 알루미늄박 등의 금속박을 부착하고, 상기 금속박을 에칭하여 형성할 수도 있고, 동박, 은박, 알루미늄박 등의 금속박을 타발한 후 전사하여 형성할 수도 있다.
또한, 상기 제1회로패턴(21)을 형성하는 단계(S210)와 상기 제2회로패턴(22)을 형성하는 단계(S220)는, 도전성 페이스트를 상기 기재(10)에 인쇄하고, 소성할 수도 있다.
상기 보호코팅층 형성단계(S500)는, 상기 기재(10)의 일면과 상기 기재(10)의 타면에 코팅액을 도포하여 건조하고, 경화시켜 상기 기재(10)의 일면과 타면에 각각 상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 덮어 보호하는 제1보호코팅층(31)과 제2보호코팅층(32)을 형성한다.
상기 코팅액은 PI(폴리이미드)용액으로, PI 15~35wt%를 포함한 용액으로, PI를 용매로 용해시킨 것이고, 상기 용매는 NMP의 희석액인 것을 일 예로 한다.
상기 코팅액은 PAI용액일 수 있으며, 상기 PAI용액을 도포하여 상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)을 형성할 수도 있다. 상기 PAI용액은 PAI 15~35wt%를 포함한 용액으로, PAI를 용매로 용해시킨 것이고, 상기 용매는 NMP의 희석액인 것을 일 예로 한다.
상기 보호코팅층 형성단계(S500)는, 상기 기재(10)의 양면에 각각 제1보호코팅층(31)과 제2보호코팅층(32)을 형성하고 경화하여 경화 시 상기 제1보호코팅층(31)의 수축과 상기 제2보호코팅층(32)의 수축으로 기재(10)의 양단부가 말리지 않고, 기재(10)의 양면을 평평하게 유지할 수 있다.
상기 코팅액은 말림방지제를 더 포함하는 것이 바람직하며, 상기 말림방지제는 실리카인 것을 일 예로 한다. 상기 코팅액으로 실리카 2 ~ 5wt%를 포함한 PI용액 또는 PAI용액을 사용하는 것이 바람직하며, 더 바람직하게 실리카 2.5wt%를 포함한 PI용액 또는 PAI용액을 사용한다.
즉, 상기 PI용액은 PI 15~35wt%, 실리카 2 ~ 5wt%, 그 나머지인 잔부로 용매를 포함하여 형성하는 것을 일 예로 하며, 상기 PAI용액은 PAI 15~35wt%, 실리카 2 ~ 5wt%, 그 나머지인 잔부로 용매를 포함하여 형성하는 것을 일 예로 한다.
상기 말림방지제는 상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)을 경화한 후 상기 기재(10)의 끝단부가 말리는 현상을 방지하기 위함이다.
상기 기재(10)에 코팅액을 도포하여 상기 제1보호코팅층(31)와 상기 제2보호코팅층(32)을 형성한 후 건조하고, 경화시키면 상기 제1보호코팅층(31)와 상기 제2보호코팅층(32)의 수축율 차이에 의해 상기 기재(10)의 단부 측이 말리는 현상이 발생하며 상기 말림방지제는 상기 제1보호코팅층(31)와 상기 제2보호코팅층(32)을 경화할 때 상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)의 수축에 의해 상기 기재(10)의 단부 측이 말리는 현상을 방지하기 위해 상기 코팅액에 포함된다.
상기 PI용액 또는 상기 PAI용액에 실리카 2 ~ 5wt%가 포함될 때 말림현상이 최소화되는 것을 시험을 통해 확인하였다.
상기 보호코팅층 형성단계(S500)는 상기 기재(10)의 일면에 도포된 코팅액을 90 ~ 150℃에서 5 ~ 25분 가열하여 건조시킨다.
상기 보호코팅층 형성단계(S500)는, 상기 기재(10)의 양면에 도포되어 건조된 상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)을 200℃ ~ 450℃에서 20분 ~ 50분으로 가열하여 경화시키는 것을 일 예로 한다.
상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)은 상기 제1회로패턴(21)과 상기 제2회로패턴(22) 상을 적어도 9㎛ 이상의 두께로 덮도록 형성되는 것이 바람직하며, 10㎛이상의 두께를 가지는 것이 더 바람직하다. 이는 상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 절연시키는 절연층의 역할을 할 수 있도록 하는 최소두께이다.
상기 보호코팅층 형성단계(S500)는 상기 기재(10)의 일면에 코팅액을 스크린 인쇄로 도포하며, 스크린 인쇄 시 스크린의 메쉬크기로 상기 코팅액의 도포 두께를 조절할 수 있다.
상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)은 공정을 단순화하고, 제조 비용을 절감하기 위해 한번의 스크린 인쇄로 형성되는 것이 바람직하며, 상기 스크린 인쇄는 단위 면적(inch2) 당 40 ~ 100메쉬를 가지는 스크린 메쉬를 사용하는 것이 바람직하다. 이는 단위 면적(inch2) 당 40 ~ 100개의 메쉬를 가지는 것을 의미한다. 단위 면적(inch2) 당 40 ~ 100메쉬를 가지는 스크린 메쉬를 이용하여 PI용액 또는 PAI용액을 상기 기재(10)의 양면에 각각 도포하면 상기 제1회로패턴(21)과 상기 제2회로패턴(22) 상에서 적어도 9㎛ 이상의 두께를 가지는 상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)을 형성할 수 있다.
상기 보호코팅층 형성단계(S500)는, 방수코팅된 스크린 메쉬를 이용하여 스크린 인쇄로 상기 코팅액을 상기 기재(10)에 도포하는 과정을 포함하는 것이 바람직하다.
방수코팅된 스크린 메쉬는 코팅액의 빠짐성이 개선되어 점도가 높은 코팅액 즉, PI용액 또는 PAI용액을 사용하여 상기 기재(10)에 도포할 수 있어 1회 코팅으로 상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)을 더 두껍게 형성하며, 1회 코팅으로 상기 제1회로패턴(21)과 상기 제2회로패턴(22) 상에서 적어도 9㎛ 이상의 두께를 가지는 상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)을 용이하게 형성할 수 있도록 한다.
즉, 상기 제1보호코팅층(31)과 상기 제2보호코팅층(32)은 상기 기재(10)의 일면에 형성된 상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 보호하고, 상기 제1회로패턴(21)과 상기 제2회로패턴(22)이 상기 기재(10)에 더 견고하게 부착될 수 있도록 하고, 상기 기재(10)의 휨변형에도 상기 제1회로패턴(21)과 상기 제2회로패턴(22)이 상기 기재(10)에서 분리되는 것을 방지한다.
상기 보호코팅층 형성단계(S500)는, 상기 기재(10)의 양면에 도포된 코팅액을 200℃ ~ 450℃에서 20분 ~ 50분으로 가열하여 경화시키는 것을 일 예로 한다.
또한, 본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은, 상기 제1회로패턴(21)을 형성하는 단계(S210) 이전에 상기 비아홀(10a)에 도전체를 충진하는 비아홀 충진단계(S140)를 더 포함하는 것이 바람직하다.
상기 비아홀(10a)은 드릴 또는 레이저를 이용하여 상기 기재(10)의 필요한 부분 즉, 기설정된 회로설계에 따른 위치에 형성될 수 있다. 상기 비아홀(10a)은 상기 기재(10)의 일면에 형성되는 제1회로패턴(21)과 상기 기재(10)의 타면에 형성되는 제2회로패턴(22)을 전기적으로 연결하기 위해 형성된다. 상기 비아홀 충진단계(S140)는 상기 비아홀(10a) 내에 도전성 페이스트를 채워 상기 제1회로패턴(21)과 상기 기재(10)의 타면에 형성되는 제2회로패턴(22)을 전기적으로 연결할 수 있도록 한다.
상기 비아홀 충진단계(S140)는, 도금을 통해 은, 구리, 알루미늄, 금 등의 도전성 금속을 충진하거나, 도전성 페이스트를 인쇄하여 충진할 수 있고, 이외에도 상기 비아홀(10a) 내에 상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 전기적으로 연결하는 도전체를 충진하는 다른 방법으로도 변형 실시될 수 있음을 밝혀둔다.
도 6 및 도 7을 참고하여 본 발명에 따른 연성인쇄회로기판 제조 방법의 다른 실시 예를 설명하면 하기와 같다.
상기 제1회로패턴(21)을 형성하는 단계(S210)와 상기 제2회로패턴(22)을 형성하는 단계(S220)는, 도전성 페이스트로 인쇄하는 과정을 포함하는 것이 바람직하며, 본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은 상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 소성하는 단계(S300)를 더 포함하는 것이 바람직하다.
상기 제1회로패턴(21)을 형성하는 단계(S210)와 상기 제2회로패턴(22)을 형성하는 단계(S220)는, 상기 소성하는 단계(S300) 전 인쇄된 도전성 페이스트를 건조하는 과정을 포함하며, 상기 도전성 페이스트의 건조는 80℃ 이하의 온도에서 수행할 수 있다.
상기 제1회로패턴(21)을 형성하는 단계(S210)와 상기 제2회로패턴(22)을 형성하는 단계(S220)는, 도전성 페이스트로 스크린 인쇄하는 과정을 포함하는 것이 바람직하며, 상기 스크린 인쇄는 속도가 빠르고 접착성 및 굴곡성이 우수하므로 미세 패턴 형성에 적합하며, 기설계된 회로패턴을 저렴한 비용으로 형성할 수 있다.
상기 제1회로패턴(21)은 횡방향으로 이격된 복수의 X축 전극을 구비한 X축 좌표인식패턴부이고, 상기 제2회로패턴(22)은 종방향으로 이격된 복수의 Y축 전극을 구비한 Y축 좌표인식패턴부인 것을 일 예로 한다.
본 발명에 따른 연성인쇄회로기판은 기재(10)의 일면에 X축 좌표인식패턴부가 형성되고, 기재(10)의 타면에 상기 Y축 좌표인식패턴부가 형성되어 터치가 발생된 지점의 좌표를 찾을 수 있도록 한 디지타이저인 것을 일 예로 한다. 상기 X축 좌표인식패턴부와 상기 Y축 좌표인식패턴부는 상기 비아홀(10a)을 통해 서로 통전된다.
즉, 상기 제1회로패턴(21)과 상기 제2회로패턴(22)은 상기 기재(10)의 일면과 타면에 복수의 X-Y 좌표를 갖는 격자형태로 형성될 수 있다.
상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 도전성 페이스트로 스크린 인쇄한 후 소성하여 형성하면, 특히, 대형화면의 전자 칠판에 사용되는 디지타이저를 제조하는 데 있어 그 제조비용을 크게 절감할 수 있다.
상기 도전성 페이스트는 도전성 금속분말과 바인더를 포함한다. 도전성 금속분말은 은, 구리, 알루미늄, 니켈 중 선택된 1종 또는 선택된 2종 이상의 혼합물일 수 있다.
상기 도전성 페이스트는 은분말과, 폴리머레진, 솔벤트를 포함한 은페이스트인 것이 바람직하다. 상기 은페이스트는 은분말 73wt% ~ 88wt%, 폴리머레진 5.9wt% ~ 9.5wt%, 솔벤트 5.7wt% ~ 18.0wt%를 포함한다.
상기 은페이스트는 0.35wt% ~ 2.90wt의 분산제를 더 포함할 수도 있다.
상기 폴리머레진은 폴리에스테르계를 포함하며, 분자량이 25,000인 것을 일 예로 한다.
상기 은분말은 입자크기가 50nm ~ 5㎛인 것을 일 예로 하고, 바람직하게 0.5 ~ 1.2㎛이다. 상기 은 분말은 입자크기가 작아야 인쇄시 이동이 잘되고 소성시 은 분말끼리 붙어 저항이 낮아지므로 5㎛초과의 은분말에서는 저항을 30Ω 이하, 바람직하게는 23Ω 이하로 구현하기 어려운 문제점이 있다.
상기 소성하는 단계(S300)는 200℃ ~ 450℃에서 상기 기재(10)에 상기 은페이스트로 형성된 상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 소성하며, 바람직하게는 290℃ ~ 420℃로 소성시킨다. 상기 290℃ ~ 420℃의 소성온도는 연성인쇄회로기판의 기재(10)인 합성수지필름 즉, 상기 폴리이미드 필름의 변형이나 손상없이 안정적으로 회로패턴을 소성할 수 있는 온도범위이며, 도전성 페이스트로 인쇄되어 소성된 상기 제1회로패턴(21)과 상기 제2회로패턴(22)이 기설정된 범위의 비저항값을 가지도록 하고, 상기 상기 제1회로패턴(21)과 상기 제2회로패턴(22)의 부착력이 기준이상이 되도록 하는 온도범위이다.
소성은 은분말간 입자 성장에 의한 전기 전도도를 향상시키고, 후술될 비아홀(10a)에 충진된 도전성 물질과 기재(10)의 부착력을 향상시키기 위한 것이다.
상기 기재(10)에 인쇄되어 건조된 도전성 분말(은 분말)은 기재(10)와의 계면 분리가 발생하거나 크랙이 발생할 수 있다.
소성을 수행하지 않고 도전성 페이스트의 인쇄 후 건조만 한 경우에는 은 분말 간의 접촉에 의해 전기 전도가 수행되고, 소성을 수행한 후에는 은 분말 간의 입자 성장에 의해 전기 전도가 수행된다. 따라서, 건조 후 소성을 수행하면 은 분말 간의 입자 성장에 의해 전기 전도도가 더 향상되어 저항이 더 낮아지며, 계면 분리 및 크랙 발생이 방지된다.
소성온도는 200℃ 미만이면 계면 분리 방지 및 크랙 발생 방지 효과가 없고, 450℃를 초과하면 기재(10)가 탄화될 수 있다. 바람직하게는, 소성은 300~450℃ 온도범위에서 수행한다.
상기 소성하는 단계(S400)는, 상기 비아홀(10a) 내에 충진된 도전성 페이스트를 소성시킨다.
상기 제1회로패턴(21)과 상기 제2회로패턴(22)은 4.0μΩ·cm 이상 6.5μΩ·cm이하의 비저항값을 가지도록 형성된다.
본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은, 기재(10)를 가열하여 선열변형시키는 단계(S100)를 더 포함할 수 있다.
상기 선열변형시키는 단계(S100)는 소성처리 시 상기 기재(10)의 변형을 방지하기 위한 선열처리로 기재(10)의 치수 안정성을 향상시킨다.
상기 선열변형시키는 단계(S100)는 상기 소성하는 단계(S300)의 소성온도와 동일하거나 높은 온도로 상기 기재(10) 즉, 상기 폴리이미드 필름을 가열하는 과정을 포함하여 선열변형시킴으로써 상기 소성하는 단계(S300)에서 상기 폴리이미드 필름의 변형을 방지한다.
상기 소성하는 단계(S300)에서 제조하려는 연성인쇄회로기판의 종류, 해당 도전성 페이스트의 조성, 상기 제1회로패턴(21)과 상기 제2회로패턴(22)에서 요구되는 비저항값 등에 의해 상기 소성온도가 기설정되고, 상기 선열변형시키는 단계(S100)는 상기 소성하는 단계(S300)에서 설정된 소성온도보다 높거나 동일한 온도로 상기 기재(10)를 가열하여 선열변형시키는 것이다.
하기의 표1 내지 표3은 폴리이미드 필름을 두께 및 크기별로 400℃에서 7시간동안 선열처리하고, 선열처리된 폴리이미드 필름을 소성온도인 350℃로 가열한 후 수축 변화율을 표시한 것이다.
하기 표1은 1/2밀(mill) 두께의 폴리이미드 필름의 예이다.
필름의 두께 필름크기(mm) 선열처리후 필름 수축 변화량(400℃ 7시간) 소성온도(350℃ 30분) 수축량 누적 수축 변화량

1/2밀(mill)
287 -1.8(0.63%) 0 -1.8(0.63%)
309 -1.5(0.49%) 0 -1.5(0.49%)
250 -0.5(0.2%) 0 -0.5(0.2%)
229 -1.0(0.44%) 0 -1.0(0.44%)
하기 표2는 1밀(mill) 두께의 폴리이미드 필름의 예이다.
필름의 두께 필름크기(mm) 선열처리후 필름 수축 변화량(400℃ 7시간) 소성온도(350℃ 30분) 수축량 누적 수축 변화량

1밀(mill)
291 -2.0(0.69%) 0 -2.0(0.69%)
310 -2.5(0.81%) 0 -2.5(0.81%)
250 -1.5(0.60%) 0 -1.5(0.60%)
233 -1.3(0.56%) 0 -1.3(0.56%)
하기 표3은 2밀(mill) 두께의 폴리이미드 필름의 예이다.
필름의 두께 필름크기(mm) 선열처리후 필름 수축 변화량(400℃ 7시간) 소성온도(350℃ 30분) 수축량 누적 수축 변화량

2밀(mill)
286 -2.5(0.87%) 0 -2.5(0.87%)
306 -3.7(1.21%) 0 -3.7(1.21%)
250 -2.0(0.80%) 0 -2.0(0.80%)
227 -2.0(0.88%) 0 -2.0(0.88%)
상기 표1 내지 표3에서와 같이 상기 소성온도보다 높은 온도로 선열처리한 경우 선열처리 후 소성온도에서 재가열 시 상기 폴리이미드 필름에서 두께 및 크기에 관계없이 수축 변화가 없음을 확인하였다.
즉, 상기 기재(10)를 가열하여 선열변형시키는 단계(S100)는, 상기 폴리이미드 필름을 소성 전 선열변형시킴으로써 상기 제1회로패턴(21)과 상기 제2회로패턴(22)의 소성 시 상기 폴리이미드 필름의 수축 변형을 방지하고, 이에 따라 회로패턴을 기설계된 위치로 정확하게 위치시켜 형성할 수 있도록 기재(10)의 치수 안정성을 확보하며, 소성 시 발생되는 기재(10)의 변형에 의해 상기 제1회로패턴(21)과 상기 제2회로패턴(22)이 상기 기재(10)에 부착되는 부착력의 저하를 방지한다.
상기 기재(10)를 가열하여 선열변형시키는 단계(S100)는, 롤 형태로 감겨 보관 중인 폴리이미드 필름을 박스 형태의 가열로 내에서 가열하여 한번에 대량의 폴리이미드 필름을 선열처리하며, 롤 형태로 감겨져 선열처리된 폴리이미드 필름을 롤투롤 방식을 통해 상기 제1회로패턴을 형성하는 단계(S210), 상기 제2회로패턴을 형성하는 단계(S220), 상기 소성하는 단계(S300)가 차례로 이루어질 수 있도록 하는 것이 바람직하다.
본 발명의 일 실시예에 의한 연성인쇄회로기판의 제조방법은, 상기 선열변형된 기재(10)를 가열하여 기재(10) 내 수분을 제거하는 베이킹 단계(S110)를 더 포함하는 것이 바람직하다.
상기 베이킹 단계(S110)는, 상기 기재(10)가 선열변형된 후 장기간 보관 시 상기 기재(10) 내에 수분이 흡수되므로 상기 기재(10)를 80℃ ~ 150℃의 온도 범위에서 가열하여 상기 기재(10) 내에 포함된 수분을 제거한다.
상기 베이킹 단계(S110)는 상기 제1회로패턴(21)을 형성하는 단계(S210) 이전에 행해지며, 보관 중 상기 기재(10) 내에 포함된 수분을 가열하여 제거함으로써 상기 소성하는 단계(S300)에서 상기 기재(10) 내에 포함된 수분에 의한 수축 변형을 방지한다. 특히, 상기 폴리이미드 필름은 보관 중 수분을 흡수하는 성질이 있어 상기 베이킹 단계(S110)를 거친 후 상기 제1회로패턴(21)을 형성하는 단계(S210)를 행하는 것이 바람직하다.
본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은, 상기 보호코팅층 형성단계(S500) 이전에 소성된 상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 연마하는 단계(S400)를 더 포함한다.
상기 제1회로패턴(21)과 상기 제2회로패턴(22)은 도전성 페이스트로 인쇄 후 소성되면 표면에서 국부적으로 소수성이 발생되어 상기 코팅액이 원활하게 도포되지 못하는 경우가 발생할 수 있다.
상기 연마하는 단계(S400)는, 상기 제1회로패턴(21)과 상기 제2회로패턴(22)의 표면을 일부분 연마하여 상기 제1회로패턴(21)과 상기 제2회로패턴(22)에서 소수성이 발생된 부분을 제거하고, 상기 보호코팅층 형성단계(S500)에서 코팅액이 상기 제1회로패턴(21)과 상기 제2회로패턴(22)에 원활하게 도포될 수 있도록 한다.
상기 연마하는 단계(S400)는 상기 제1회로패턴(21)과 상기 제2회로패턴(22)의 표면을 1 ~ 3㎛ 연마하는 것을 일 예로 하며, 브러쉬 롤 등의 연마용 롤을 회전시키면서 상기 제1회로패턴(21)과 상기 제2회로패턴(22)의 표면에 접촉시켜 연마하는 것을 일 예로 한다.
본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은 상기 비아홀(10a)을 형성하는 단계(S120)와 상기 비아홀(10a) 충진 단계 사이에 상기 기재(10)의 타면에 캐리어(40)를 합지하는 단계(S130)를 더 포함하는 것이 바람직하다.
즉, 상기 기재(10)에 비아홀(10a)을 형성하고, 상기 기재(10)의 타면에 캐리어(40)를 합지한 후 상기 기재(10)의 일면에서 도전성 페이스트로 상기 비아홀(10a) 부분을 인쇄함으로써 상기 비아홀(10a) 내에 도전성 페이스트를 충진한다.
상기 캐리어(40)는 상기 도전성 페이스트가 상기 비아홀(10a)에 안정적으로 채워지게 한다. 또한, 상기 캐리어(40)는 상기 비아홀(10a)을 관통해 상기 기재(10)의 타면 측으로 흘러내리는 상기 도전성 페이스트를 막고 흡수하여 상기 도전성 페이스트가 상기 비아홀(10a)까지만 남게 할 수 있다. 이는 상기 도전성 페이스트가 상기 기재(10)의 타면 측으로 흘러 유출됨으로써 상기 기재(10)의 오염 및 이로 인한 쇼트를 방지한다.
또한, 상기 캐리어(40)는 상기 제1회로패턴(21)을 형성하는 단계(S210)에서 도전성 페이스트로 인쇄할 때 상기 기재(10)의 타면측으로 흘러내리는 상기 도전성 페이스트를 막고 흡수하여 상기 도전성 페이스트가 상기 비아홀(10a)까지만 남게 할 수 있다. 이는 상기 도전성 페이스트가 상기 기재(10)의 타면 측으로 흘러 유출됨으로써 상기 기재(10)의 오염 및 이로 인한 쇼트를 방지한다.
상기 캐리어(40)는 흡수지, 바람직하게는 습자지를 사용할 수 있다. 습자지는 밀도가 낮아 기공 사이로 상기 도전성 페이스트가 잘 흡수된다. 상기 캐리어(40)에는 점착제가 부착되어 있어 기재(10)와 합지가 용이할 수 있다.
상기 캐리어(40)는 상기 기재(10)의 타면 또는 일면에 롤 투 롤(roll to roll) 방식으로 합지되거나 제거될 수 있다. 상기 롤 투 롤 방식은 롤에 감겨져 있는 상기 기재(10)를 풀면서 상기 캐리어(40)를 합지하고 상기 캐리어(40)가 합지된 반대면에 도전성 페이스트를 인쇄하여 패턴을 형성하는 연속적인 과정이다. 상기 롤 투 롤 방식은 대량생산이 가능하고 생산단가를 절감할 수 있는 방법이다.
상기 비아홀 충진단계(S140)는 상기 제1회로패턴(21)을 형성하는 단계(S210)의 이전에 상기 기재(10)의 일면 측에서 도전성 페이스트로 상기 비아홀(10a) 부분을 미리 채워 상기 비아홀(10a) 내에 도전성 페이스트가 완전히 충진될 수 있도록 한다.
즉, 상기 비아홀(10a)은 상기 비아홀 충진단계(S140)에서 상기 기재(10)의 일면 측에 도전성 페이스트가 채워지며 이 때 상기 기재(10)의 타면 측에 일부분 상기 도전성 페이스트가 채워지지 못할 수도 있다.
상기 비아홀(10a) 내에서 상기 기재(10)의 타면 측에서 상기 도전성 페이스트로 채워지지 못한 부분은 상기 제2회로패턴(22)을 형성하는 단계(S220)에서 채워지며, 상기 비아홀(10a)의 내부는 도전성 페이스트로 충전되어 상기 제1회로패턴(21)과 상기 제2회로패턴(22)을 전기적으로 안정적으로 연결하여 동작 신뢰성을 향상시킨다.
본 발명에 따른 연성인쇄회로기판의 제조방법은, 상기 기재(10)의 일면에 상기 제1회로 패턴을 형성한 후 상기 기재(10)의 타면에서 캐리어(40)를 제거하는 단계(S211);
상기 제2회로 패턴을 형성하기 전 상기 기재(10)의 일면에 캐리어(40)를 합지하는 단계(S212);
상기 제2회로패턴(22)을 형성한 후 상기 기재(10)의 일면에서 캐리어(40)를 제거하는 단계(S221)를 더 포함한다.
상기 캐리어(40)는 상기 기재(10)의 일면에서 상기 비아홀(10a)을 막아 상기 도전성 페이스트가 상기 비아홀(10a)에 안정적으로 채워지게 한다. 또한, 상기 제2회로패턴(22)을 형성하는 단계(S220)에서 상기 비아홀(10a) 내에 충진된 도전성 페이스트가 상기 기재(10)의 일면 측으로 흘러 유출되는 것을 방지한다.
상기 캐리어(40)는 상기 도전성 페이스트가 상기 비아홀(10a)에 안정적으로 채워지게 한다. 또한, 상기 캐리어(40)는 상기 비아홀(10a)을 관통해 상기 기재(10)의 일면 측으로 흘러내리는 상기 도전성 페이스트를 막고 흡수하여 상기 도전성 페이스트가 상기 비아홀(10a)까지만 남게 할 수 있다. 이는 상기 도전성 페이스트가 상기 기재(10)의 일면 측으로 흘러 유출됨으로써 상기 기재(10)의 오염 및 이로 인한 쇼트를 방지한다.
상기 소성하는 단계(S300)는, 상기 제2회로패턴(22)을 형성하는 단계(S220) 전에 상기 제1회로패턴(21)을 소성하는 과정 및 상기 제2회로패턴(22)을 형성하는 단계(S220) 후 상기 제2회로패턴(22)을 소성하는 과정을 포함할 수 있다.
상기 기재(10)의 일면에 도전성 페이스트로 상기 제1회로패턴(21)을 인쇄하고 1차 건조 - 1차 소결을 수행한 후, 상기 기재(10)의 타면에 도전성 페이스트로 상기 제2회로패턴(22)을 인쇄한 다음 2차 건조 - 2차 소결의 단계를 수행한다. 그러면, 도전성 페이스트가 상기 비아홀(10a)에 충진되는 양이 확보되고 비아홀(10a)을 통해 전기적으로 연결된 상기 제1회로패턴(21)과 상기 제2회로패턴(22)의 동작 신뢰성이 확보된다.
상기 제1회로패턴(21)을 소성하는 과정은 건조되고 캐리어(40)가 제거된 절연필름에서 도전성 페이스트의 형상 고정을 위한 것이다. 건조된 도전성 페이스트를 소결하면 도전성 페이스트가 비아홀(10a)에 충진된 형상이 유지되고 더 이상의 수축이 발생하지 않는다.
즉, 상기 비아홀(10a)에는 상기 도전성 페이스트가 안정적으로 충진되고, 기재(10)와의 계면 분리 및 크랙 발생이 방지된다.
상기 제1회로패턴(21)을 소성하는 과정 후에는 상기 비아홀(10a)에 충진된 도전성 페이스트의 상부와 하부가 1차 건조 후에 비하여 약간 더 요입되고 오목한 상태가 된다. 그러나, 소결된 도전성 페이스트는 더 이상의 수축이 발생하지 않아 비아홀(10a)의 도전성 페이스트 충진량을 확보하는데 용이하다.
즉, 상기 기재(10)의 일면에 상기 제1회로패턴(21) 인쇄시 비아홀(10a) 부분에 도전성 페이스트가 채워지도록 상기 비아홀(10a)에 도전성 페이스트를 1회 충진하고, 상기 기재(10)의 타면에 상기 제2회로패턴(22) 인쇄시 비아홀(10a) 부분에 도전성 페이스트(19)가 채워지도록 상기 비아홀(10a)에 도전성 페이스트를 2회 충진한다.
그러면, 도전성 페이스트가 상기 비아홀(10a)에 안정적으로 충진되고, 상기 비아홀(10a)을 통한 상기 기재(10)의 제1회로패턴(21)과 제2회로패턴(22)를 전기적으로 안정되게 연결하고, 상기 제1회로패턴(21)과 상기 제2회로패턴(22)의 동작 신뢰도가 확보된다.
도 8을 참고하면, 상기 비아홀(10a)에 충진된 도전성 페이스트의 건조는 80℃ 이하의 온도에서 수행할 수 있다. 상기 비아홀(10a)에 채워진 도전성 페이스트는 건조 과정에서 중력에 의해 상부와 하부가 오목한 상태가 된다.
상기 비아홀(10a)의 1회 채움으로는 상기 비아홀(10a)의 충진량이 부족하여 상기 제1회로패턴(21)과 상기 제2회로패턴(22)의 연결 시 동작 신뢰성 문제가 발생할 수 있다. 상기 도전성 페이스트는 건조되면 중력에 의해 비아홀(10a)에 채워진 모양이 오목한 형태로 변한다. 따라서, 비아홀(10a)의 신뢰성 확보를 위해 비아홀(10a)을 2회 채우는 과정이 필요하다.
즉, 상기 기재(10)의 일면에 상기 제1회로패턴(21) 인쇄 전 비아홀(10a) 부분을 채워 비아홀(10a)에 도전성 페이스트를 1회 충진하고, 상기 기재(10)의 타면에 상기 제2회로패턴(22) 인쇄전 비아홀(10a) 부분을 채워 상기 비아홀(10a)에 도전성 페이스트를 2회 충진한다.
그러면, 도전성 페이스트가 비아홀(10a)에 안정적으로 충진되고, 비아홀(10a)을 통한 절연필름의 일면 패턴과 타면 패턴의 연결 신뢰도가 확보된다.
도 9를 참고하면, 상기 제1회로패턴(21)을 형성하는 단계(S210) 이전에 상기 기재(10)의 표면을 개질하기 위한 코로나 처리 단계(S131)를 더 포함한다.
상기 코로나 처리 단계(S131)는, 상기 제1회로패턴(21)을 형성하는 단계(S210) 이전에 상기 기재(10)의 일면을 코로나 처리하는 과정(S132); 및
상기 제2회로패턴(22)을 형성하는 단계(S220) 이전에 상기 기재(10)의 타면을 코로나 처리하는 과정(S213)을 포함한다.
상기 코로나 처리 단계(S131)는, 기재(10)의 전체면 또는 패턴이 형성될 일부분의 표면 개질을 위한 것이다.
상기 표면 개질은 플라즈마처리, 코로나처리, 레이저처리, 에칭처리, 물리적처리 중 어느 하나의 방법으로 형성할 수 있으나, 이 중 처리시간이 짧고 작업성이 우수한 코로나처리가 가장 바람직하다.
코로나처리는 기재(10)의 수축, 변형 등의 손상없이 기재(10)의 표면의 개질을 수행하여 기재(10)와 도전성 페이스트의 접착력을 증대시킨다.
기재(10)의 전체면 또는 패턴 형성 부분에 수행한 표면 개질은 도전성 페이스트와 기재(10)의 부착력을 향상시키므로 소결된 도전성 페이스트의 박리문제를 해결한다.
상기 기재(10)의 일면을 코로나 처리하는 과정(S132)은 상기 기재(10)에 캐리어(40)를 합지하고, 상기 비아홀 충진단계(S140) 후 수행하는 것이 바람직하다. 상기 비아홀(10a)에 도전성 페이스트를 충진한 후, 상기 비아홀(10a)에 충진된 도전성 페이스트(15)를 건조하기 위한 건조 단계가 수행될 수 있는데, 코로나처리 후 건조를 수행하면 코로나처리의 효과가 반감된다. 따라서, 1차 코로나처리는 상기 비아홀(10a)에 도전성 페이트를 충진한 후 수행하고 연속하여 상기 기재(10)에 도전성 페이스트(15)를 인쇄하여 패턴을 형성하는 것이 코로나처리의 효과를 향상시키기에 가장 바람직하다.
상기 기재(10)의 타면을 코로나 처리하는 과정(S213)은 상기 비아홀 충진단계(S140)가 별도로 수행되지 않고 상기 제2회로패턴(22) 인쇄 시 비아홀(10a)이 함께 충진되므로 상기 기재(10)의 타면에 캐리어(40)를 합지한 후 코로나처리하고, 상기 도전성 페이스트로 인쇄하여 상기 제2회로패턴(22)을 형성하는 것이 바람직하다.
본 발명의 경우 코로나처리가 가장 바람직하나, 코로나처리 대신 기재(10)의 전체면 또는 패턴 형성 부분에 플라즈마처리하여 미세요철을 형성함으로써 도전성 페이스트와 기재(10)의 부착력을 향상시킬 수도 있다.
도 10은 본 발명의 일 실시 예로 제조된 디지타이저를 도시하고 있으며, 상기 제1회로패턴(21)은 횡방향으로 이격된 복수의 X축 전극을 구비한 X축 좌표인식패턴부이고, 상기 제2회로패턴(22)은 종방향으로 이격된 복수의 Y축 전극을 구비한 Y축 좌표인식패턴부인 것을 일 예로 한다.
본 발명은 도 10에서 도시된 디지타이저를 제조함에 있어 제조 공정을 단순화하고, 제조 비용을 크게 절감하며, 상기 디지타이저의 크기가 커질수록 그 효과가 증대하므로 대형화면을 가지는 전자칠판에 적용되는 디지타이저의 제조에 적합한 발명이다.
본 발명은 기재(10)에 형성된 회로패턴을 코팅으로 보호하여 회로패턴이 기재(10)에 견고하게 부착된 상태로 유지시키며, 기재(10)의 반복된 굽힘이나 휨 변형에 의한 회로패턴의 변형 및 손상을 방지하여 동작 신뢰성을 향상시킨다.
본 발명은 별도의 커버레이를 부착하지 않아도 되고, 코팅층으로 회로패턴을 보호하여 내약품성이 강해진다.
본 발명은 다층 구조를 가지는 연성인쇄회로기판에서 두께를 줄여 이를 사용하는 제품을 콤팩트하게 제조할 수 있도록 하고, 상품성을 증대시킨다.
본 발명은 제조 원가를 감소시켜 상품성을 크게 증대시킨다.
이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능함은 물론이고, 본 발명의 권리범위는 첨부한 특허청구 범위에 기초하여 해석되어야 할 것이다.
10 : 기재 10a : 비아홀
21 : 제1회로패턴 22 : 제2회로패턴
31 : 제1보호코팅층 32 : 제2보호코팅층
40 : 캐리어

Claims (21)

  1. 비아홀이 형성된 기재;
    상기 기재의 일면에 형성되는 제1회로패턴;
    상기 기재의 타면에 형성되며 상기 비아홀에 의해 상기 제1회로패턴과 전기적으로 연결되는 제2회로패턴;
    상기 기재의 일면에 형성되어 상기 제1회로패턴을 덮어 보호하는 제1보호코팅층; 및
    상기 기재의 타면에 형성되어 상기 제2회로패턴을 덮어 보호하는 제2보호코팅층을 포함한 것을 특징으로 하는 연성인쇄회로기판.
  2. 제1항에 있어서,
    상기 기재는 PI필름 또는 PET필름인 것을 특징으로 하는 연성인쇄회로기판.
  3. 제1항에 있어서,
    상기 제1회로패턴과 상기 제2회로패턴은 도전성 페이스트를 소성하여 형성된 것을 특징으로 하는 연성인쇄회로기판.
  4. 제1항에 있어서,
    상기 제1보호코팅층과 상기 제2보호코팅층은 PI용액을 도포하여 경화한 PI 코팅층 또는 PAI용액을 도포하여 경화한 PAI 코팅층인 것을 특징으로 하는 연성인쇄회로기판.
  5. 제1항에 있어서,
    상기 제1보호코팅층과 상기 제2보호코팅층은 말림방지제가 포함된 것을 특징으로 하는 연성인쇄회로기판.
  6. 제5항에 있어서,
    상기 말림방지제는 실리카인 것을 특징으로 하는 연성인쇄회로기판.
  7. 제1항에 있어서,
    상기 제1보호코팅층과 상기 제2보호코팅층은 상기 제1회로패턴과 상기 제2회로패턴 상에서 적어도 9㎛ 이상의 두께를 가지도록 형성된 것을 특징으로 하는 연성인쇄회로기판.
  8. 제1항에 있어서,
    상기 제1보호코팅층과 상기 제2보호코팅층 상에 각각 다른 회로패턴층을 적어도 한층 형성하고, 상기 제1보호코팅층과 상기 제2보호코팅층 상에 다른 보호코팅층을 적어도 한층 형성하여 기재의 일면과 타면에 각각 동일한 층수의 보호코팅층과 회로패턴층을 형성한 것을 특징으로 하는 연성인쇄회로기판.
  9. 제1항에 있어서,
    상기 제1회로패턴은 횡방향으로 이격된 복수의 X축 전극을 구비한 X축 좌표인식패턴부와 종방향으로 이격된 복수의 Y축 전극을 구비한 Y축 좌표인식패턴부 중 어느 하나이고,
    상기 제2회로패턴은 횡방향으로 이격된 복수의 X축 전극을 구비한 X축 좌표인식패턴부와 종방향으로 이격된 복수의 Y축 전극을 구비한 Y축 좌표인식패턴부 중 다른 하나인 것을 특징으로 하는 연성인쇄회로기판.
  10. 기재에 비아홀을 형성하는 단계;
    상기 기재의 일면에 제1회로패턴을 형성하는 단계;
    상기 기재의 타면에 제2회로패턴을 형성하는 단계; 및
    상기 제1회로패턴을 덮어 보호하는 제1보호코팅층과 상기 제2회로패턴을 덮어 보호하는 상기 제2보호코팅층을 상기 기재의 양면에 각각 형성하는 보호코팅층 형성단계를 포함한 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  11. 제10항에 있어서,
    상기 제1회로패턴을 형성하는 단계와 상기 제2회로패턴을 형성하는 단계는, 도전성 페이스트를 인쇄하는 과정 및 소성하는 과정을 포함한 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  12. 제11항에 있어서,
    상기 도전성 페이스트는 은분말과, 폴리머레진, 솔벤트를 포함한 은페이스트이며, 상기 은페이스트는 은분말 73wt% ~ 88wt%, 폴리머레진 5.9wt% ~ 9.5wt%, 솔벤트 5.7wt% ~ 18.0wt%를 포함한 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  13. 제11항에 있어서,
    상기 소성하는 과정은 200℃ ~ 450℃에서 소성하는 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  14. 제10항에 있어서,
    상기 보호코팅층 형성단계는, 비아홀이 형성되는 부분만 제외하고 상기 코팅액을 도포하는 과정을 포함한 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  15. 제10항에 있어서,
    상기 코팅액은 PAI용액 또는 PI용액인 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  16. 제10항에 있어서,
    상기 코팅액은 말림방지제를 더 포함하는 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  17. 제10항에 있어서,
    상기 코팅액은 실리카 2 ~ 5wt%를 포함한 PI용액 또는 실리카 2 ~ 5wt%를 포함한 PAI용액인 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  18. 제10항에 있어서,
    상기 보호코팅층 형성단계는 방수코팅된 스크린 메쉬를 이용하여 스크린 인쇄로 상기 코팅액을 상기 기재에 도포하는 과정을 포함한 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  19. 제11항에 있어서,
    상기 보호코팅층 형성단계 이전에 소성된 상기 제1회로패턴과 상기 제2회로패턴을 연마하는 단계를 더 포함한 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  20. 제11항에 있어서,
    상기 제1회로패턴을 형성하는 단계 이전에 상기 기재를 가열하여 선열변형시키는 단계를 더 포함하며,
    상기 선열변형시키는 단계는 상기 소성하는 과정의 소성온도와 동일하거나 높은 온도로 상기 기재를 가열하는 과정을 포함한 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  21. 제10항에 있어서,
    상기 제1회로패턴을 형성하는 단계 이전에 상기 기재를 가열하여 기재 내 수분을 제거하는 베이킹 단계를 더 포함하는 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
KR1020140052182A 2013-04-30 2014-04-30 연성인쇄회로기판 및 그 제조 방법 KR101664442B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020130048596 2013-04-30
KR20130048596 2013-04-30
KR20130103102 2013-08-29
KR1020130103102 2013-08-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160125094A Division KR20160119731A (ko) 2013-04-30 2016-09-28 연성인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140130369A true KR20140130369A (ko) 2014-11-10
KR101664442B1 KR101664442B1 (ko) 2016-10-11

Family

ID=51843692

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020140052181A KR101664441B1 (ko) 2013-04-30 2014-04-30 연성인쇄회로기판 및 그 제조 방법
KR1020140052182A KR101664442B1 (ko) 2013-04-30 2014-04-30 연성인쇄회로기판 및 그 제조 방법
KR1020160125087A KR20160119730A (ko) 2013-04-30 2016-09-28 연성인쇄회로기판 및 그 제조 방법
KR1020160125094A KR20160119731A (ko) 2013-04-30 2016-09-28 연성인쇄회로기판 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140052181A KR101664441B1 (ko) 2013-04-30 2014-04-30 연성인쇄회로기판 및 그 제조 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020160125087A KR20160119730A (ko) 2013-04-30 2016-09-28 연성인쇄회로기판 및 그 제조 방법
KR1020160125094A KR20160119731A (ko) 2013-04-30 2016-09-28 연성인쇄회로기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9949379B2 (ko)
KR (4) KR101664441B1 (ko)
CN (1) CN105265029B (ko)
WO (1) WO2014178639A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101586812B1 (ko) * 2013-04-12 2016-01-26 주식회사 아모그린텍 연성인쇄회로기판의 제조방법 및 이에 의해 제조된 연성인쇄회로기판
KR101554304B1 (ko) * 2015-04-20 2015-09-18 한솔테크닉스(주) 커브드형 리지드 기판 및 이를 이용한 3차원 안테나 제조방법
WO2018097518A1 (ko) * 2016-11-24 2018-05-31 주식회사 아모그린텍 평판 케이블 제조 방법
US10203186B2 (en) 2017-02-15 2019-02-12 Ravin Crossbows, Llc High impact strength lighted nock assembly
CN107742609B (zh) * 2017-10-31 2020-07-17 南通皋鑫电子股份有限公司 一种cl08-08系列高压二极管芯片表面一次涂布工艺
KR102488607B1 (ko) 2018-03-19 2023-01-16 한국단자공업 주식회사 연성인쇄회로기판의 코팅액 퍼짐 방지구조
CN111525355A (zh) 2019-02-01 2020-08-11 亚旭电脑股份有限公司 以太网络传输线
CN109967811B (zh) * 2019-03-22 2022-04-26 杨小荣 一种用铝箔电路板制作的led灯具及其制备方法
US20200389980A1 (en) * 2019-06-07 2020-12-10 OSI Electronics, Inc. Systems and Methods of Manufacturing Circuit Boards
KR20200143111A (ko) 2019-06-14 2020-12-23 유트로닉스주식회사 전기 자동차 배터리 모듈용 연성인쇄회로기판 및 그 제조방법
KR102192143B1 (ko) 2019-06-28 2020-12-16 황준석 니켈실버 시트를 이용한 터치감응형 표시장치의 투명 연성회로기판 제조방법 및 이로부터 제조된 투명 연성회로기판
JP7424868B2 (ja) * 2020-03-06 2024-01-30 日本航空電子工業株式会社 電気接続部材を生産する方法及び配線構造
CN112739048A (zh) * 2020-12-10 2021-04-30 厦门柔性电子研究院有限公司 一种双面柔性电路板的卷式制作方法及其制作的柔性电路板
CN114286503B (zh) * 2021-12-28 2024-02-09 武汉天马微电子有限公司 柔性电路板及其制备方法、显示模组

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010074011A (ko) * 2000-11-28 2001-08-04 최병호 리지드 플렉시블 인쇄회로기판의 제조방법
KR20050017905A (ko) 2003-08-11 2005-02-23 주식회사 팬택 연성인쇄회로기판 제조방법 및 그에 의해 제조된연성회로기판
KR20090004767A (ko) * 2007-07-06 2009-01-12 우베 고산 가부시키가이샤 테이프 캐리어 패키지용 유연성 배선판
KR20120116297A (ko) * 2011-04-12 2012-10-22 조재철 폴리이미드 잉크를 이용한 연성회로기판의 제조방법
KR101225363B1 (ko) * 2005-05-02 2013-01-22 쓰리엠 이노베이티브 프로퍼티즈 컴파니 맞춤형 전자 디바이스용 일반 패턴형 전도체

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992980A (ja) 1995-09-26 1997-04-04 Toshiba Chem Corp フレキシブル部分を有する多層プリント配線板及びその製造方法
EP0891127A3 (en) * 1997-07-11 2000-03-22 Lexmark International, Inc. TAB circuit protective coating
US6682872B2 (en) 2002-01-22 2004-01-27 International Business Machines Corporation UV-curable compositions and method of use thereof in microelectronics
JP4932150B2 (ja) 2003-10-21 2012-05-16 株式会社半導体エネルギー研究所 半導体素子の作製方法
US20050196707A1 (en) 2004-03-02 2005-09-08 Eastman Kodak Company Patterned conductive coatings
JP4064988B2 (ja) * 2005-02-25 2008-03-19 三星電機株式会社 リジッドフレキシブルプリント回路基板およびその製造方法
CN101151292B (zh) * 2005-03-28 2010-09-29 宇部兴产株式会社 聚酰亚胺树脂和可固化的树脂组合物
JP2007129153A (ja) * 2005-11-07 2007-05-24 Cmk Corp リジッドフレックス多層プリント配線板
JP4963981B2 (ja) * 2007-02-19 2012-06-27 住友電気工業株式会社 フレキシブルプリント配線板
KR20080031713A (ko) 2008-03-20 2008-04-10 (주)그린테크놀러지 전자부품의 실장을 쉽게 하기 위한 연성인쇄회로기판의제조방법 및 연성인쇄회로기판
US10557003B2 (en) * 2012-09-27 2020-02-11 Mitsubishi Gas Chemical Company, Inc. Polyimide resin composition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010074011A (ko) * 2000-11-28 2001-08-04 최병호 리지드 플렉시블 인쇄회로기판의 제조방법
KR20050017905A (ko) 2003-08-11 2005-02-23 주식회사 팬택 연성인쇄회로기판 제조방법 및 그에 의해 제조된연성회로기판
KR101225363B1 (ko) * 2005-05-02 2013-01-22 쓰리엠 이노베이티브 프로퍼티즈 컴파니 맞춤형 전자 디바이스용 일반 패턴형 전도체
KR20090004767A (ko) * 2007-07-06 2009-01-12 우베 고산 가부시키가이샤 테이프 캐리어 패키지용 유연성 배선판
KR20120116297A (ko) * 2011-04-12 2012-10-22 조재철 폴리이미드 잉크를 이용한 연성회로기판의 제조방법

Also Published As

Publication number Publication date
KR20160119730A (ko) 2016-10-14
KR20140130368A (ko) 2014-11-10
WO2014178639A1 (ko) 2014-11-06
CN105265029B (zh) 2018-02-02
US20160135285A1 (en) 2016-05-12
CN105265029A (zh) 2016-01-20
KR20160119731A (ko) 2016-10-14
KR101664441B1 (ko) 2016-10-11
US9949379B2 (en) 2018-04-17
KR101664442B1 (ko) 2016-10-11

Similar Documents

Publication Publication Date Title
KR101664442B1 (ko) 연성인쇄회로기판 및 그 제조 방법
KR101586812B1 (ko) 연성인쇄회로기판의 제조방법 및 이에 의해 제조된 연성인쇄회로기판
US20160270242A1 (en) Flexible printed circuit board and method for manufacturing same
CN106413238B (zh) 柔性电路板的制作方法
KR101633013B1 (ko) 연성인쇄회로기판
CN105407631A (zh) 柔性电路板叠层结构及移动终端
JP2013195331A (ja) 異方導電性シートおよびその用途
CN104320908A (zh) 散热型多层软硬结合印刷板
KR101131584B1 (ko) 연성 플랫 케이블용 전도성 필름
CN104010436A (zh) 一种具有电磁屏蔽效果的柔性覆金属基板及制造工艺
TWI674059B (zh) 適用於印刷電子元件之電路板
CN204069481U (zh) 一种具有防护层及阻焊油墨结构的电池保护线路板
KR101416580B1 (ko) 알루미늄 패턴을 이용한 양면 디지타이저 기판 및 이의 제조방법
CN202475931U (zh) 指纹传感器fpc
CN212135451U (zh) 屏下指纹识别装置和电子设备
US10334726B1 (en) Circuit board with a substrate made of silicon and the methods for forming the same
KR20180057613A (ko) 도전성 소자 및 그의 제조 방법, 입력 장치, 그리고 전자 기기
US10278283B1 (en) Method for forming a circuit board with a substrate made of silicon
CN108076581A (zh) 多层柔性电路板及其制备方法
CN207625861U (zh) Fpc板
CN111328181A (zh) 一种涂覆感光性材质fpc电路板
KR20160111587A (ko) 방열형 연성동박적층판, 방열형 연성인쇄회로기판 및 그 제조방법
CN202679790U (zh) 新型柔性线路板
JP2010171035A (ja) プリント配線板の製造方法およびプリント配線板
TWM282308U (en) Capacitor module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 4