KR20140117515A - 선택적인 영역 조면화에 의해 제어되는 led 광 출력 - Google Patents

선택적인 영역 조면화에 의해 제어되는 led 광 출력 Download PDF

Info

Publication number
KR20140117515A
KR20140117515A KR1020147022241A KR20147022241A KR20140117515A KR 20140117515 A KR20140117515 A KR 20140117515A KR 1020147022241 A KR1020147022241 A KR 1020147022241A KR 20147022241 A KR20147022241 A KR 20147022241A KR 20140117515 A KR20140117515 A KR 20140117515A
Authority
KR
South Korea
Prior art keywords
light
light emitting
roughened
light output
output level
Prior art date
Application number
KR1020147022241A
Other languages
English (en)
Inventor
마씨에 베네딕트
폴 에스. 마틴
보리스 카라스
Original Assignee
코닌클리케 필립스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 엔.브이. filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20140117515A publication Critical patent/KR20140117515A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Device Packages (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

발광 디바이스의 표면은 표면의 광 추출 효율을 향상시키기 위해 조면화되지만, 조면화된 영역의 양은 광 추출 효율의 원하는 레벨을 달성하기 위해 선택된다. 포토-리소그래픽 기술들은 조면화를 발광 표면의 선택 영역들로 제한하는 마스크를 생성하기 위해 사용될 수 있다. 조면화된 영역의 양이 정밀하게 제어될 수 있기 때문에, 광 추출 효율은 정밀하게 제어될 수 있으며, 표면을 조면화하기 위해 사용되는 특정한 프로세스와 실질적으로 독립적일 수 있다. 추가적으로, 표면의 선택적인 조면화는 원하는 발광 출력 패턴을 달성하기 위해 사용될 수 있다.

Description

선택적인 영역 조면화에 의해 제어되는 LED 광 출력{CONTROLLED LED LIGHT OUTPUT BY SELECTIVE AREA ROUGHENING}
본 발명은 발광 디바이스들(light emitting devices: LEDs)의 분야에 관한 것이고, 특히 디바이스의 광 추출 효율을 향상시키는 선택적으로 조면화되는(roughened) 발광 표면을 갖는 발광 디바이스에 관한 것이다.
LED 추출 효율을 향상시키기 위해 조면화되는 방출 표면들의 사용은 수많은 LED 설계들의 일반적인 태양이다. 조면화는 InGaN, AlInGaP 시스템들을 포함하는 LED 구조체들의 상이한 타입들, 및 접합된 플립 칩(flip chip)에서, 및 수직 박막 디바이스 아키텍쳐들 등에 적용될 수 있다.
본 명세서에서 참조로서 포함되는, John Epler, Paul Martin 및 Michael Krames에 의해 2011년 1월 25일에 발행된 USP 7,875,533, "패키지 통합된 박막 LED, 및 디바이스들(PACKAGE INTEGRATED THIN FILM LED, AND DEVICES)"은 KOH 용액을 사용하는 광전기화학 에칭 프로세스(photo-electrochemical etch process)를 사용하여, 광 추출 효율을 향상시키기 위해 GaN 발광 표면을 조면화하는 것을 개시한다. 에칭의 깊이는 발광 디바이스의 형성 동안에 성장되는 에칭 정지층(etch stop layer)을 사용하여 제어된다. 마찬가지의 방식으로, USPA 2010/0025717, USPA 2009/0146170, USPA 2008/0113463, 및 USP 7,749782도 발광 표면을 조면화함으로써 광 추출 효율을 개선하기 위한 기술들을 개시하며, 이는 본 명세서에서 참조로서 포함된다.
위에 참조되는 각각의 방법은 최대 광 추출을 허용하며, 종종 원래의 비-조면화 표면의 2배만큼의 광 추출을 허용하는 실질적으로 균일하게 조면화된 표면을 생성한다. 발광 효율의 계속 증가에도 불구하고, 광 추출 효율을 두 배로 하는 것은 특정한 응용들에서 바람직하지 않을 수 있다. 예를 들어, 특정한 표준을 준수하거나 특정한 조명 효과를 달성하기 위해 전체 광 출력을 고객의 최대-플럭스 사양(maximum-flux specification)으로 제한하는 것이 바람직할 수 있다.
각각의 조면화 방법에 대해, 그 결과로 생긴 조면화된 표면의 조도(coarseness) 또는 다른 특징을 증가시키거나 감소시키기 위해 조면화 프로세스의 파라미터들을 변경하는 것에 의한 것과 같이, 조면화의 특성을 변경함으로써 광 추출 효율을 변경하는 것이 가능할 수 있다. 그러나, 커스텀화된(customized) 프로세스들을 개발하는 비용이 과대할 수 있으며, 제어가능한 효율의 달성가능한 범위가 프로세스에서의 차이(variances)에 종속하거나 제한될 수 있다.
발광 디바이스의 광 추출 효율을 신뢰성 있게/있거나 비싸지 않게 제어할 수 있는 것이 유리할 것이다. 발광 디바이스의 표면을 조면화하기 위해 사용되는 프로세스들에 실질적으로 영향을 주고/주거나 그 프로세스들에 의해 실질적으로 영향을 받음 없이, 발광 디바이스의 광 추출 효율을 제어할 수 있는 것도 유리할 것이다.
하나 이상의 이러한 문제의 더 나은 해결을 위해, 본 발명의 일 실시예에서, 광 추출 효율을 향상시키기 위해 발광 디바이스들의 표면을 조면화하는 데에 종래 기술들이 사용되지만, 조면화된 영역의 양은 광 추출 효율의 원하는 레벨을 달성하기 위해 선택된다. 포토-리소그래픽 기술들은 조면화를 발광 표면의 선택 영역들로, 제한하는 마스크를 생성하도록 사용될 수 있다. 이는 조면화된 영역의 양이 정밀하게 제어될 수 있기 때문에, 광 추출 효율은 정밀하게 제어될 수 있으며, 표면을 조면화하기 위해 사용되는 특정한 프로세스와 실질적으로 독립적일 수 있다. 추가적으로, 표면의 선택적인 조면화는 원하는 발광 출력 패턴(light emission output pattern)을 달성하기 위해 사용될 수 있다.
본 발명은 첨부되는 도면들을 참조하여 예로서 더욱 상세하게 설명된다.
도 1a-1c는 발광 디바이스의 발광 표면을 조면화함으로써 발광 디바이스의 광 추출 효율을 향상시키기 위한 선행 기술 프로세스의 예를 도시하는 도면.
도 2는 발광 디바이스의 발광 표면의 선택 영역들을 조면화함으로써 발광 디바이스의 광 추출 효율을 향상시키기 위한 프로세스의 흐름도의 예를 도시하는 도면.
도 3은 발광 표면 상의 조면화된 영역의 백분율과 광 추출 효율 사이의 관계의 예를 도시하는 도면.
도 4a-4d는 선택적으로 조면화된 발광 표면들의 패턴들의 예를 도시하는 도면.
도면들의 전반에 걸쳐, 동일한 도면 부호들은 유사하거나 대응하는 피쳐들 또는 기능들을 지칭한다. 도면들은 예시적인 목적으로 포함되며, 본 발명의 범위를 제한하도록 의도되지 않는다.
이하의 설명에서, 본 발명의 개념들의 철저한 이해를 제공하기 위해, 특정한 아키텍처, 인터페이스들, 기술들 등과 같은 구체적인 세부사항들이 제한보다는 설명의 목적으로 기재된다. 그러나, 본 발명이 이러한 구체적인 세부사항들로부터 벗어난 다른 실시예들에서 실시될 수 있다는 것은 통상의 기술자에게 명백할 것이다. 이와 같은 방식으로, 본 설명의 본문은 도면들에서 도시되는 바와 같은 예시적인 실시예들에 관한 것이며, 청구항들에서 명시적으로 포함된 제한들을 넘어 청구된 발명을 제한하도록 의도되지 않는다. 단순성과 명확성을 목적으로, 잘 알려진 디바이스들, 회로들 및 방법들의 상세한 설명들은 불필요한 세부사항으로 본 발명의 설명을 모호하게 하지 않기 위해 생략된다.
도 1a-1c는 발광 디바이스의 발광 표면(115)을 조면화함으로써 발광 디바이스(110)의 광 추출 효율을 향상시키기 위한 선행 기술 프로세스의 예를 도시한다. 본 공개의 목적을 위해, 디바이스의 발광 표면(115)은 디바이스 내에서 생성된 광을 방출할 수 있는 디바이스의 표면의 부분들로 간주된다. 컨택트들(contacts) 또는 다른 구조체들에 의해 커버되는(covered) 부분들과 같은, 광을 방출할 수 없는 디바이스의 표면들의 부분들은 발광 표면들이 아니다. 상부 표면 중에서 그를 통해 어떠한 광도 방출되지 않으며, 그에 따라 그 자체로는 발광 표면의 부분이 아닌 영역들이 존재할 수 있긴 하지만, 예시 및 설명의 용이함을 위해 발광 표면(115)은 디바이스(110)의 전체 상부 표면으로서 도시된다.
도 1a는 프로세스를 위한 흐름도의 예를 도시한다. 발광 디바이스(110)는 당해 기술 분야에서 알려진 다양한 프로세스들 중 임의의 것에 의해 생성될 수 있으며, GaN, AlInGaP, 또는 다른 재료들을 포함할 수 있는 상부 표면을 포함한다. 공기이거나 후속으로 도포된 에폭시(epoxy) 또는 다른 재료일 수 있는 디바이스(110) 외부의 재료와 표면 재료 사이의 굴절률에서의 차이 때문에, 실질적으로 평평한 상부 표면에서, 디바이스(110) 내에서 생성된 광의 상당한 양은 표면(115)으로부터 내부로 반사되며, 후속적으로 디바이스(110) 내에서 흡수된다.
디바이스(110)로부터 추출되는 광의 양을 증가시키기 위해, 발광 표면(115)은 광 추출 효율을 개선시키기 위해 조면화된다. 예를 들어, 플라즈마 에칭(plasma etching), 습식 화학(wet chemical), PEC(photo electrochemical), 레이저, 및 다른 방법들을 포함하는 임의의 수의 프로세스(150)는 조면화된 표면(185)을 갖는 디바이스(180)를 생성하기 위해 사용될 수 있다. 에칭 프로세스의 예는 예컨대 높은 바이어스 전력 100-1000W를 갖는 유도 결합된 플라즈마 에칭 시스템(inductively coupled plasma etching system) 및 Ar, O2, HBr, Cl2, BCl3, SiC4, SF6와 같은 에칭 가스들의 도입(introduction)을 포함할 수 있다. 용이한 참조를 위해, '에칭(etching)'이라는 용어는 이하에서 조면화된 표면(185)을 발광 디바이스(110)에 도입하여, 조면화된 표면을 갖는 발광 디바이스(180)를 생성하는 임의의 방법을 지칭하기 위해 사용된다.
도 1b 및 도 1c는 플라즈마 에칭된 발광 디바이스(180)의 조면화된 표면(185)의 예의 이미지들을 도시한다. 발광 표면(185)과 디바이스(180) 외부의 재료 사이의 불규칙한 계면(irregular interface)은 광 빔들(light beams)이 내부 반사 때문에 디바이스(180) 내에 "포획(trapped)"될 가능성을 감소시키며, 그렇게 함으로써 조면화된 표면(185)으로부터 추출되는 광의 양을 증가시킨다. 디바이스(110)의 평평한 발광 표면(115)을 조면화함으로써 광 추출을 두 배로 하는 것은 드문 일이 아니다.
상술한 바와 같이, 상부 표면이 컨택트 영역들(contact areas)과 같이, 발광 표면(115)의 일부가 아닌 영역들을 포함할 수 있긴 하지만, 발광 표면(115)은 도시의 용이함을 위해 디바이스(110)의 상부 표면에 걸쳐 확장되는 것으로 도시된다. 이와 같은 방식으로, 본 공개의 목적을 위해, 조면화된 표면(185)이 디바이스(180)의 상부 표면에 걸쳐 확장되는 것으로 도시되지만, 조면화된 표면(185)은 발광 표면(115)의 조면화에 대응하는 것이다. 즉, 발광 표면(115)에 포함되지 않는 디바이스(110)의 상부 표면들의 전술된 부분들은, 이러한 부분들이 에칭 프로세스(150)에 의해 조면화되는지 여부와 관계없이, 조면화된 표면(185)에 포함되지 않는다.
상술한 바와 같이, 일부 응용들에서, 디바이스(180)가 생성할 수 있는 최대한의 광이 아니라, 특정한 양의 광을 생성하는 것이 바람직하다. 디바이스(180)를 생성하기 위해 사용되는 기술들이 원하는 광보다 더 많이 생성할 수 있는 디바이스(180)를 생성할 수 있다고 가정할 때, 하나 이상의 제조 프로세스의 파라미터들은 최대 달성가능한 광 출력보다 낮게 생성하도록 조정될 수 있다. 예를 들어, 디바이스(180)의 표면(115)에 이르는 광의 양은, 생성된 광 중에서 더 많은 광이 디바이스(180) 내에서 흡수되는 것을 허용함으로써, 또는 표면(185)에 이르는 광 중에서 더 많은 광이 내부 반사되는 것을 허용함으로써, 또는 양자의 조합으로써 감소될 수 있다.
예를 들어, 광 추출 효율을 감소시키기 위해, 에칭 화학약품(etch chemicals)에 대한 노출의 기간, 또는 에칭 화학약품의 강도 또는 농도가 조면화의 정도를 감소시키기 위해 조정될 수 있으며, 그렇게 함으로써 광이 디바이스의 발광 표면을 통해 탈출할 수 있기 이전에 디바이스 내에서 흡수될 가능성이 증가한다. 전술된 USP 7,875,533의 프로세스가 사용된다면, 예컨대 에칭-정지층의 성장은 표면 조면화의 정도를 감소시키기 위해 제어될 수 있다.
즉, 디바이스에 의해 제공되는 최대 광 출력을 제어하기 위해, 에칭 프로세스의 파라미터들은 디바이스로부터의 광 추출의 효율을 감소시키기 위해 '차선(sub-optimal)'이 되도록 조정될 수 있다. 그러나, 차선의 에칭 프로세스에 의해 달성가능한 제어의 범위 및/또는 정밀도는 광 출력의 원하는 레벨을 제공하기에 충분하지 않을 수 있고, 상이한 응용들에 대해 광 출력의 상이한 레벨들을 위한 프로세스 파라미터들을 수정하는 것은 그러한 프로세스 제어와 관련된 추가적인 작업들 및 비용들을 가져올 수 있다.
본 발명의 예시적인 실시예에서, 광 추출 효율의 원하는 레벨을 달성하기 위해, 조면화된 표면 영역의 비율이 제어된다. 이와 같은 방식으로, 프로세스 파라미터들은 그들의 최적의 레벨들에서 유지될 수 있으며, 넓은 범위의 정밀한 제어가 달성될 수 있다. 즉, 제어는 완전히 비-조면화 표면에 의해 제공되는 최소 추출 효율로부터 완전히 조면화된 표면에 의해 제공된 최대 추출 효율까지의 범위에 이를 것이고, 프로세스의 정밀도는 그것으로 표면의 영역들이 조면화되거나 조면화되지 않을 것을 선택하는 정밀도에 의해 제어된다.
도 2는 디바이스의 표면 상에 조면화되는 영역의 양에 기초하여 발광 디바이스의 광 출력을 제어하기 위한 프로세스의 예를 도시한다.
마스크 프로세스(masking process; 230)는 에칭-방지(etching-preventing) 또는 에칭-억제(etching-inhibiting) 패턴(235)을 발광 디바이스(110) 상에 적용하기 위해 사용된다. 당해 기술분야에서 잘 알려진 것과 같이, 예를 들어 포토-리소그래피(photo-lithography), 스크린-프린팅(screen-printing) 등을 포함하는 기술들은 재료의 패턴(235)을 표면(115) 상에 정밀히 생성하기 위해 이용가능하다. 패턴(235)을 생성하기 위해 선택된 재료는 후속으로 적용되는 특정한 에칭 프로세스(150)에 의존할 것이다. 플라즈마 에칭 프로세스의 예에서, 종래의 포토-레지스트 재료(photo-resist material)가 사용될 수 있다.
통상의 기술자는 일부 프로세스들에서, 에칭이 생성될 영역들에서 에칭-생성(etching-producing) 또는 에칭-강화(etching-enhancing) 재료의 '네거티브(negative)' 패턴을 생성하는 것에 의해서도 에칭-억제 패턴(235)이 생성될 수 있다는 점을 인지할 것이다. 이와 같은 방식으로, 통상의 기술자는 레이저 에칭(laser etching)과 같은 다른 프로세스들이 표면을 선택적으로 조면화하기 위해 사용될 수 있다는 점을 인지할 것이다.
에칭-억제 재료(235)에 의해 마스크되지 않는 표면 영역은 표면 에칭 프로세스(150)를 적용함으로써 조면화된다. 상술된 바와 같이, 추출 효율이 조면화되는 영역의 양에 기초하여 제어되기 때문에, 이 프로세스는 종래 에칭 프로세스(150) 그 자체의 수정들을 요구하지 않는다. 이 에칭 프로세스(150)는 패턴(235)에 의해 정의된 영역들에서만 조면화된 표면들(285)을 갖는 발광 디바이스(280)를 생산한다.
선택적으로, 피니시 프로세스(finishing process; 270)는 선택적으로 조면화된 발광 디바이스(280)로부터 임의의 잔여 재료를 제거하기 위해 적용될 수 있다. 포토-레지스트 재료(235)를 사용하는 플라즈마-에칭 프로세스의 예에서, 프로-레지스트 재료는 원래 비-조면화 표면(115)의 영역들 및 조면화된 표면(285)의 영역들을 갖는 발광 디바이스를 생산하기 위해 제거될 수 있다. 이 제거 프로세스는 종래의 습식-레지스트 스트리핑 프로세스(wet-resist stripping process) 또는 O2 애쉬 프로세스(O2 ash process)를 사용하는 것을 포함할 수 있다.
비-조면화 영역들(115) 및 조면화된 영역들(285)을 갖는 발광 디바이스(280)를 고려해 볼 때, 광 추출 효율은 이러한 영역들(115, 285)의 상대적인 비율들에 의해 결정될 것이다.
표면의 선택된 영역들의 플라즈마-에칭의 예에서, 도 3에서 선(350)에 의해 도시된 바와 같이, 추출 효율은 조면화된 표면 영역의 비율에 대하여 실질적으로 선형인 것으로 나타난다. 이 예에서, 광 출력은 비-조면화 표면(115)을 갖는 원래 발광 디바이스(110)의 광의 양으로 정규화(normalized)된다. 이 도면에서 도시된 바와 같이, 완전하게 조면화된 표면(285)은 비-조면화 표면(115)의 약 2배의 광 출력을 제공한다. 도 3의 (355)에서 도시된 바와 같이, 표면 영역의 4분의 3(75%)이 조면화될 때, 광 출력은 비-조면화 표면(115)의 광 출력의 약 1.75배이다.
다른 프로세스들은 광 출력(320)의 양과 조면화면 영역(310)의 비율 사이의 상이한 관계를 제공할 수 있으며, 그러한 관계는 조면화된 영역들의 상이한 비율들을 갖는 디바이스들의 광 출력을 샘플링함으로써 용이하게 결정될 수 있다. 광 출력(320)과 조면화된 영역(310) 사이의 관계가 결정되면, 디바이스(280)의 표면 상의 영역들(115 및 285)의 비율을 정밀하게 제어함으로써, 디바이스(280)의 출력의 정밀한 제어가 용이하게 달성될 수 있다.
도 4a-4d는 선택적으로 조면화된 발광 표면들의 패턴들의 예를 도시한다. 통상의 기술자는 다양한 조면화된 패턴들 중 임의의 것이 표면으로부터 방출되는 광의 양을 제어하면서도, 상이한 광학적 효과들을 달성하기 위해 사용될 수 있다는 점을 인지할 것이다.
도 4a는 수직 밴드들로 배열된 조면화된 영역들(285) 및 비-조면화 영역들(115)을 갖는 디바이스의 표면 영역의 예를 도시한다. 이러한 예에서, 조면화된 영역의 비율은 약 75%이며, 도 3의 광 출력(320)과 조면화된 영역(310) 사이의 선형 관계(linear relationship; 350)의 예에서, 이는 조면화하기 이전의 발광 디바이스에 의해 제공된 광의 양의 약 1.75배인 광 출력을 제공할 것이다.
이러한 예에서, 조면화된 영역들(285)로부터 더 밝은 광의 밴드들이 생성될 것이며, 이는 부적당할(objectionable) 수 있다. 통상의 기술자는 덜 뚜렷한(less noticeable) 패턴들과 함께 조면화된 영역의 원하는 비율을 갖는 대체적인 패턴들이 정의될 수 있다는 점을 인지할 것이다. 예를 들어, 도 4a의 명확히 구별가능한 더 어둑한(dimmer) 비-조면화 밴드들(115)과 함께 9개의 밝은 조면화된 밴드(285) 대신에, 사람의 눈에 의해 구별불가한 대응하는 더 작고 더 어둑한 밴드들(115)과 함께 수백개의 조면화된 밴드(285)가 제공될 수 있다.
도 4b는 조면화된 영역들(285) 및 비-조면화 영역(115)의 체커판(checker-board)과 같은 배열을 도시한다. 패턴의 예는 약 50%의 조면화된 영역의 비율을 제공하고, 도 3의 예에서, 이는 조면화하기 이전의 발광 디바이스에 의해 제공된 광의 양의 약 1.5배의 광 출력을 제공할 것이다. 영역들(285, 115)을 체커판 배열로 배열함으로써, 영역들(285)에 걸친 더 밝은 광과 영역들(115)에 걸친 더 어둑한 광 사이의 대비(contrast)는 조면화된 영역들(285)의 동일한 비율을 갖는 밴드들의 패턴보다 덜 뚜렷할 것이다. 도 4a의 예에서와 같이, 별개의 영역들(285, 115)의 수는 임의의 뚜렷한 광학 이상들(optical anomalies)을 감소시키기 위해 증가할 수 있다.
도 4a 및 도 4b의 예들에서, 조면화된 및 비-조면화 영역들(285, 115)의 배열에 의해 생성되는 광 출력 패턴을 모호하게 하는 기술들이 제공된다. 일부 응용들에서, 구별가능한 광 출력 패턴이 바람직할 수 있다.
도 4c에서, 조면화된 영역들(285)은 중심 영역(center region)에서 더 밝아지며, 점진적으로 중심으로부터 거리가 증가함에 따라 점진적으로 더 어둑해질 것인, 스포트라이트와 같은 패턴(spotlight-like pattern)을 제공하는, 광 출력 패턴을 제공하도록 배열된다. 고리형들(rings; 285, 115)은 이러한 조면화된 영역들(285) 및 비-조면화 영역들(115)의 비율에 기초하여 원하는 광 출력의 양을 제공하기 위해 크기가 조정될(sized) 수 있다.
도 4d에서, 조면화된 영역들(285)은 타원형(elliptical)의 광 출력 패턴을 가진 밝은-중심 패턴(bright-center pattern)을 제공하도록 배열된다.
이러한 패턴들(4a-4d)은 발광 표면으로부터 방출될 광의 양을 제어함과 동시에 원하는 광학적 효과를 생성하기 위해, 거의 모든 패턴이 사용될 수 있다는 것을 설명하기 위해 제공된 것일 뿐이다. 다른 패턴들이 통상의 기술자에게 명백할 것이다. 예를 들어, 도 4c-4d의 패턴들에서, 표면의 중심의 비-조면화 패턴들(285)은 도시된 바와 같을 수 있는 반면, 이러한 중심 너머의 영역은 도 4b의 체커판 배열과 같은 덜 뚜렷한 패턴일 수 있다. 이와 같은 방식으로, 마스크는 그래픽(graphic) 또는 장식(decorative) 이미지도 정의할 수 있다.
본 발명이 도면들 및 전술한 설명에서 도시되며 상세하게 설명되었지만, 그러한 도시 및 설명은 설명적이거나 예시적이며, 제한적이지 않다고 간주되어야 하고, 본 발명은 개시된 실시예들에 제한되지 않는다.
예를 들어, 비-조면화 표면(115)으로부터 방출되는 광의 양을 더 제한함으로써 더 큰 범위의 제어가 제공되는 실시예에서 본 발명을 운영하는 것이 가능하다. 즉, 도 3에서, 광 출력(320)과 조면화된 영역(310) 사이의 관계(350)는 완전히 평평한 표면(115)으로부터 완전히 조면화된 표면(185)까지의 범위로 가정된다. 그러나, 비-조면화 표면의 영역들이 불투명(opaque)하면, 광 출력은 (불투명하지 않은) 완전히 평평한 표면(115)에 의해 생산된 광의 양 미만으로 감소될 수 있다. 그러한 불투명(opacity)은 도 2의 선택적으로 에칭된 디바이스(280)의 표면 상의 마스크 재료(235)의 일부 또는 전부를 남김(leave)으로써 달성될 수 있다.
이와 같은 방식으로, 본 발명이 두 부분으로 이뤄진(binary) '조면화된'/'조면화되지 않은' 마스크 프로세스의 맥락(context)에서 제공되고 있지만, 특정한 광학적 효과들을 생성하기 위해, 기술들의 조합이 사용될 수 있다. 예컨대 중심 섹션이 완전히 조면화되고 다른 섹션들이 더 낮은 백분율들로 조면화되는 과녁의 중앙(bulls-eye) 패턴을 생성함으로써, 강제 가우스 프로파일(forced Gaussian profile)이 생성될 수 있다. 조면화에서의 변형(variation)은, 조면화 프로세스의 다수의 단계를 선택적으로 적용함으로써, 상이한 조면-억제 재료들(roughen-inhibiting materials)을 사용함으로써, 에칭-정지 층들을 상이한 깊이들로 성장시킴으로써, 기타 등등으로써 생성될 수 있다.
개시된 실시예들에 대한 다른 변형들은 주장된 발명을 실시하는 통상의 기술자에 의해, 도면들, 개시, 및 첨부된 청구항들의 학습(study)으로부터 이해되며 영향받을 수 있다. 청구항들에서, "포함하는(comprising)"이라는 단어는 다른 엘리먼트들 또는 단계들을 배제하지 않고, "일(a)" 또는 "일(an)"이라는 부정 관사는 복수를 배제하지 않는다. 단일 프로세서 또는 다른 유닛은 청구항들에 기재된 여러 항목의 기능들을 달성할 수 있다. 특정한 방법(measures)이 상호적으로 상이한 종속항들에서 인용된다는 단순한 사실은 이러한 방법의 조합이 장점으로 사용되지 못한다는 점을 나타내지 않는다. 컴퓨터 프로그램은 다른 하드웨어의 부분으로서 또는 다른 하드웨어의 부분과 함께 제공되는 광 저장 매체(optical storage medium) 또는 고체-상태 매체(solid-state medium)와 같은 적절한 매체 상에 저장/분포될 수 있지만, 인터넷, 또는 다른 유무선 통신 시스템을 통하는 것과 같은 다른 형태로도 분산될 수 있다. 청구항들에서의 모든 참조 부호들은 범위를 제한하는 것으로 이해되어서는 안 된다.

Claims (15)

  1. 제1 영역을 갖는 정의된 발광 표면(defined light emitting surface)을 통해 광을 방출하도록 구조화되는 발광 디바이스(light emitting device)를 생성하는 단계,
    상기 정의된 발광 표면에서 하나 이상의 선택 영역을 식별하는 단계 - 상기 선택 영역들은 상기 제1 영역보다 작은 제2 영역을 점유함(occupying) - , 및
    상기 제2 영역 내의 조면화된 표면(roughened surface), 및 상기 제1 영역의 나머지(remainder)에 대응하는 제3 영역 내의 비조면화된 표면(unroughened surface)을 생성하기 위해 상기 발광 표면을 변경하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 식별하는 단계는 상기 선택 영역들을 정의하는 마스크 재료(mask material)를 적용하는 단계를 포함하는, 방법.
  3. 제2항에 있어서,
    상기 마스크 재료를 적용하는 단계는 포토-리소그래픽 프로세스(photo-lithographic process)를 포함하는, 방법.
  4. 제1항에 있어서,
    상기 발광 디바이스는 상기 제2 표면 영역으로부터 제1 광 출력 레벨로 광을 방출하며, 상기 제3 표면 영역으로부터 상기 제1 광 출력 레벨보다 작은 제2 광 출력 레벨로 광을 방출하는, 방법.
  5. 제4항에 있어서,
    상기 제1 광 출력 레벨은 상기 제2 광 출력 레벨의 대략 2배인, 방법.
  6. 제1항에 있어서,
    상기 선택 영역들은 구별가능한 광학적 효과를 제공하기 위해 패터닝되는(patterned), 방법.
  7. 제1항에 있어서,
    상기 변경하는 단계는 상기 선택 영역들 중 다른 것의 조면화의 정도(degree of roughness)와 다른 조면화의 정도로 상기 선택 영역들 중 적어도 하나를 조면화하는 단계를 포함하는, 방법.
  8. 제1항에 있어서,
    상기 변경하는 단계는 화학적 에칭(chemical etching)을 포함하는, 방법.
  9. 제8항에 있어서,
    상기 화학적 에칭은 광전기화학 에칭(photo-electrochemical etching)을 포함하는, 방법.
  10. 제1항에 있어서,
    상기 변경하는 단계는 레이저 에칭(laser etching)을 포함하는, 방법.
  11. 발광 디바이스로서,
    제1 표면 영역을 갖는 발광 표면을 통해 광을 방출하도록 구조화되는 발광 구조체(light emitting structure)
    를 포함하고,
    상기 발광 표면은 상기 제1 표면 영역보다 작은 제2 표면 영역에서 조면화되고, 제3 표면 영역에서 조면화되지 않는, 발광 디바이스.
  12. 제11항에 있어서,
    상기 제2 표면 영역은 구별가능한 광학적 효과를 제공하기 위해 패터닝되는, 발광 디바이스.
  13. 제11항에 있어서,
    상기 발광 디바이스는 상기 제2 표면 영역으로부터 제1 광 출력 레벨로 광을 방출하고, 상기 제3 표면 영역으로부터 상기 제1 광 출력 레벨보다 작은 제2 광 출력 레벨로 광을 방출하는, 발광 디바이스.
  14. 제13항에 있어서,
    상기 제1 광 출력 레벨은 상기 제2 광 출력 레벨의 대략 2배인, 발광 디바이스.
  15. 제11항에 있어서,
    상기 제2 표면 영역은 복수의 선택 영역을 포함하며, 상기 선택 영역들 중 적어도 하나는 상기 선택 영역들 중 다른 것의 조면화의 정도와 다른 조면화의 정도로 조면화되는, 발광 디바이스.
KR1020147022241A 2012-01-10 2013-01-03 선택적인 영역 조면화에 의해 제어되는 led 광 출력 KR20140117515A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261584836P 2012-01-10 2012-01-10
US61/584,836 2012-01-10
PCT/IB2013/050055 WO2013105004A1 (en) 2012-01-10 2013-01-03 Controlled led light output by selective area roughening

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197031019A Division KR102158440B1 (ko) 2012-01-10 2013-01-03 선택적인 영역 조면화에 의해 제어되는 led 광 출력

Publications (1)

Publication Number Publication Date
KR20140117515A true KR20140117515A (ko) 2014-10-07

Family

ID=47739410

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147022241A KR20140117515A (ko) 2012-01-10 2013-01-03 선택적인 영역 조면화에 의해 제어되는 led 광 출력
KR1020197031019A KR102158440B1 (ko) 2012-01-10 2013-01-03 선택적인 영역 조면화에 의해 제어되는 led 광 출력

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020197031019A KR102158440B1 (ko) 2012-01-10 2013-01-03 선택적인 영역 조면화에 의해 제어되는 led 광 출력

Country Status (7)

Country Link
US (2) US10074772B2 (ko)
EP (1) EP2803093B1 (ko)
JP (1) JP6535465B2 (ko)
KR (2) KR20140117515A (ko)
CN (2) CN104040734B (ko)
TW (2) TWI646704B (ko)
WO (1) WO2013105004A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160056981A (ko) * 2014-11-12 2016-05-23 주식회사 레이토피아 발광 소자 및 그의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014201885A1 (de) * 2014-02-03 2015-08-06 Johnson Controls Automotive Electronics Gmbh Abdeckscheibe für mindestens ein Anzeigeinstrument in einem Fahrzeug

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738146A (ja) * 1993-07-20 1995-02-07 Victor Co Of Japan Ltd 半導体発光装置
KR20030052060A (ko) * 2001-12-20 2003-06-26 엘지전자 주식회사 발광 소자 및 그의 제조방법
US7102175B2 (en) * 2003-04-15 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
US6847057B1 (en) 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices
JP4124102B2 (ja) * 2003-11-12 2008-07-23 松下電工株式会社 多重反射防止構造を備えた発光素子とその製造方法
KR101156146B1 (ko) 2003-12-09 2012-06-18 재팬 사이언스 앤드 테크놀로지 에이젼시 질소면의 표면상의 구조물 제조를 통한 고효율 3족 질화물계 발광다이오드
KR100649494B1 (ko) 2004-08-17 2006-11-24 삼성전기주식회사 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
KR100638666B1 (ko) 2005-01-03 2006-10-30 삼성전기주식회사 질화물 반도체 발광소자
US20060204865A1 (en) * 2005-03-08 2006-09-14 Luminus Devices, Inc. Patterned light-emitting devices
JP2006253298A (ja) 2005-03-09 2006-09-21 Toshiba Corp 半導体発光素子及び半導体発光装置
KR100691177B1 (ko) * 2005-05-31 2007-03-09 삼성전기주식회사 백색 발광소자
KR100640497B1 (ko) * 2005-11-24 2006-11-01 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자
JP4986445B2 (ja) 2005-12-13 2012-07-25 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP2007220865A (ja) 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd ３族窒化物半導体発光素子およびその製造方法
TWI288979B (en) 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
KR101030659B1 (ko) * 2006-03-10 2011-04-20 파나소닉 전공 주식회사 발광 소자
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
CN101079460B (zh) * 2006-05-23 2010-05-12 台达电子工业股份有限公司 发光装置
JP2008066557A (ja) * 2006-09-08 2008-03-21 Matsushita Electric Ind Co Ltd 半導体発光装置および半導体発光装置の製造方法
KR101262226B1 (ko) 2006-10-31 2013-05-15 삼성전자주식회사 반도체 발광 소자의 제조방법
TW200822788A (en) 2006-11-09 2008-05-16 Univ Nat Central Method of using laser in fabricating GaN device
US20080277682A1 (en) * 2007-03-29 2008-11-13 The Regents Of The University Of California Dual surface-roughened n-face high-brightness led
US8114698B2 (en) 2007-11-30 2012-02-14 The Regents Of The University Of California High light extraction efficiency nitride based light emitting diode by surface roughening
CN101226977A (zh) * 2007-12-18 2008-07-23 西安电子科技大学 GaN基发光二极管表面粗化的处理方法
US20110012154A1 (en) * 2007-12-28 2011-01-20 Mitsubishi Chemical Corporation Led element and method for manufacturing led element
KR101164663B1 (ko) * 2007-12-28 2012-07-12 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조방법
US8105853B2 (en) * 2008-06-27 2012-01-31 Bridgelux, Inc. Surface-textured encapsulations for use with light emitting diodes
TWI384651B (zh) 2008-08-20 2013-02-01 Au Optronics Corp 發光二極體結構及其製造方法
JP2010056459A (ja) * 2008-08-29 2010-03-11 Kyocera Corp 発光素子の製造方法
US7749782B1 (en) 2008-12-17 2010-07-06 Palo Alto Research Center Incorporated Laser roughening to improve LED emissions
JP5304563B2 (ja) * 2009-09-15 2013-10-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
US8471288B2 (en) * 2009-09-15 2013-06-25 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device including an auxiliary electrode in contact with a back surface of an n-type layer
JP2011100829A (ja) 2009-11-05 2011-05-19 Toshiba Corp 半導体発光装置の製造方法および半導体発光装置
TWI412161B (zh) 2009-11-06 2013-10-11 Semileds Optoelectronics Co 發光二極體裝置
TWI411135B (zh) 2009-12-24 2013-10-01 Walsin Lihwa Corp 發光裝置及增益發光裝置的電注入效率和出光效率的方法
KR101039880B1 (ko) * 2010-04-28 2011-06-09 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
US8154042B2 (en) 2010-04-29 2012-04-10 Koninklijke Philips Electronics N V Light emitting device with trenches and a top contact
TW201145579A (en) * 2010-06-08 2011-12-16 Epileds Technologies Inc Substrate for light-emitting diode
US20120023516A1 (en) * 2010-07-21 2012-01-26 Robert Wolinsky System and method for verifying home television audience viewership via a set-top box
JP2011066453A (ja) 2010-12-27 2011-03-31 Toshiba Corp 半導体発光素子及び半導体発光装置
CN102169936A (zh) * 2011-02-16 2011-08-31 亚威朗光电(中国)有限公司 图形衬底和led芯片
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
CN104160520A (zh) * 2012-02-01 2014-11-19 松下电器产业株式会社 半导体发光元件、其制造方法和光源装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160056981A (ko) * 2014-11-12 2016-05-23 주식회사 레이토피아 발광 소자 및 그의 제조방법

Also Published As

Publication number Publication date
CN104040734B (zh) 2018-07-20
TWI646703B (zh) 2019-01-01
TW201340393A (zh) 2013-10-01
US10074772B2 (en) 2018-09-11
CN108767076B (zh) 2021-10-15
EP2803093B1 (en) 2019-06-26
WO2013105004A1 (en) 2013-07-18
US20140327030A1 (en) 2014-11-06
EP2803093A1 (en) 2014-11-19
CN108767076A (zh) 2018-11-06
CN104040734A (zh) 2014-09-10
TWI646704B (zh) 2019-01-01
KR20190122271A (ko) 2019-10-29
TW201826562A (zh) 2018-07-16
JP6535465B2 (ja) 2019-06-26
US20180219128A1 (en) 2018-08-02
KR102158440B1 (ko) 2020-09-23
JP2015503849A (ja) 2015-02-02

Similar Documents

Publication Publication Date Title
TWI538251B (zh) 用於形成超微型發光二極體之方法
JP2007027724A (ja) 発光ダイオード及びその製造方法
JP2007537581A (ja) 発光デバイスのレーザパターン形成及びパターン形成された発光デバイス
JP2005286291A (ja) 窒化物半導体発光素子及びその製造方法
JP2010538452A (ja) 発光素子及びその製造方法
TW201248725A (en) Epitaxial substrate with transparent cone, LED, and manufacturing method thereof.
US20180219128A1 (en) Controlled led light output by selective area roughening
CN105428474A (zh) 一种高效发光二极管芯片的简易制作方法
JP2007288106A (ja) 半導体発光素子の製造方法およびそれから得られる素子
KR100499131B1 (ko) 고효율 광방출 다이오드 및 그 제조방법
TWI596799B (zh) 控制發光裝置之方法
EP2846365A1 (en) Light-emitting diodes and fabrication methods thereof
TW201436284A (zh) 適用於圖案化之藍寶石基板結構及圖案化藍寶石基板形成方法
US10571105B2 (en) Light-emitting apparatus
JP2009010060A (ja) 発光ダイオード及びその製造方法
CN117438515B (zh) 一种led芯片粗化方法及led芯片
CN104885234A (zh) 用于增强的光提取效率的成形led
KR20040074328A (ko) 발광 다이오드 및 그의 제조 방법
KR20110104254A (ko) 조절가능한 방사각을 갖는 반도체 발광소자
CN105374906A (zh) 一种led芯片及其制备方法
KR100664981B1 (ko) ＩＩＩ-Ｖ 족 ＧａＮ 계 화합물 반도체 발광소자의 제조방법
KR20170013510A (ko) 칩 기판 제조 방법 및 칩 패키지 제조 방법
KR20110119215A (ko) 회절광학소자를 적용한 고광도 발광다이오드의 제조방법 및 이 방법을 이용하여 제조되는 고광도 발광다이오드
KR950012789A (ko) 전계발광소자 및 그 제조방법
TWM461881U (zh) 圖案化發光元件基板

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent