KR100664981B1 - ＩＩＩ-Ｖ 족 ＧａＮ 계 화합물 반도체 발광소자의 제조방법 - Google Patents

Abstract

ＩＩＩ - Ｖ 족 ＧａＮ 계 화합물 반도체 발광소자의 제조방법에 대해 개시된다. 개시된 발광소자의 제조방법은, n형 GaN층 상에 활성층, p형 GaN층 및 p형 전극을 순차적으로 형성하는 단계와, 상기 n형 GaN층의 하부면에 에칭 플레이트를 배치하는 단계와, 상기 에칭 플레이트 상방으로부터 이온식각을 하여 상기 n형 GaN층의 하부면에 다수의 돌기들을 형성하는 단계와, 상기 식각된 n형 GaN층 상에 n형 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

ＩＩＩ-Ｖ 족 ＧａＮ 계 화합물 반도체 발광소자의 제조방법{Method of fabricating GaN-based III - V group compound semiconductor light emitting device}

도 1은 일반적인 수직 GaN LED의 일 예를 보여주는 단면도이다.

도 2는 본 발명에 따라 제조되는 발광소자의 광추출효율이 향상되는 것을 설명하는 단면도이다.

도 3은 본 발명의 제1 실시예에 따른 상기 돌기를 형성하는 방법을 설명하는 단면도이다.

도 4는 본 발명의 제2 실시예에 따른 상기 돌기를 형성하는 방법을 설명하는 단면도이다.

도 5는 도 4의 도트들을 이용하여 이온식각을 하는 제3 실시예를 보여주는 설명도이다.

도 6은 본 발명의 제4 실시예에 따른 상기 돌기를 형성하는 방법을 설명하는 단면도이다.

*도면의 주요 부분에 대한 부호설명*

10: 기판 20: 발광소자

21: p형 기판 22: p형 GaN층

23: 활성층 24: n형 GaN층

24a: 광방출면 25: n형 전극

30: 솔더 범프 40: 에폭시 수지(층)

50: 에칭 템플레이트 24b, 60d: 돌기

60: 증착 템플레이트 60a: 홀

60b: 도트

본 발명은 III - V 족 GaN 계 화합물 반도체 발광소자의 제조방법에 관한 것으로, 보다 상세하게는 n-GaN 층의 발광면에 돌기들을 형성하는 방법에 관한 것이다.

반도체 발광소자(light emitting diode: LED)와 같이 화합물 반도체의 특성을 이용하여 전기적인 신호를 빛으로 변화시키는 반도체 발광소자는 다른 발광체에 비해 수명이 길며, 낮은 전압을 사용하는 동시에 소비전력이 적다는 장점이 있다. 또한, 응답속도 및 내충격성이 우수할 뿐만 아니라 소형 경량화가 가능하다는 장점도 가지고 있다. 이러한 반도체 발광소자는 사용하는 반도체의 종류와 구성물질에 따라 각기 다른 파장의 빛을 발생할 수 있어, 필요에 따라 여러 가지 다른 파장의 빛을 만들어 사용할 수 있다. 특히, 생산기술의 발달과 소자 구조의 개선으로 매우 밝은 빛을 낼 수 있는 고휘도 반도체 발광소자도 개발되어 그 쓰임새가 매우 넓어 졌다. 과거에는 주로 녹색, 황색, 적색의 빛이나 적외선을 발생하는 고휘도 반도체 발광소자가 개발되어 사용되었으나, 1990년대 중반에 청색을 발하는 고휘도 반도체 발광소자가 개발됨으로써, 녹색, 적색, 청색의 고휘도 반도체 발광소자를 사용하여 자연스러운 총 천연색의 표시가 가능하게 되었다.

도 1은 일반적인 수직 GaN LED의 일 예를 보여주는 단면도이다.

도 1을 참조하면, 기판(10) 상에 발광소자(20)가 플립 본딩되어 있다. 발광소자(20)는 p형 전극(21), p-GaN층(22), 활성층(23), n-GaN층(24), n형 전극(25)이 순차적으로 적층되어서 형성되어 있다.

상기 기판(10)은 솔더 범퍼(30)를 통해서 발광소자(20)에 연결되어 있다. 상기 기판(10)으로는 실리콘 또는 카본 블록이 사용될 수 있다. 그리고 상기 기판(10) 및 발광소자(20)를 에폭시 수지(40)가 덮고 있다.

상기 활성층(23), 예컨대 InGaN 층으로 형성된 활성층(23)의 굴절률은 대략 3 이며, 활성층(23)의 상하부의 p-GaN층(22) 및 n-GaN층(24)의 굴절률은 대략 2.54 이며, 에폭시 수지(40)는 굴절률이 대략 1.5 이다.

상기 p형 전극(21) 및 n형 전극(25)에 광방출에 필요한 임계 전압 이상의 전압이 인가되면 활성층(23)로부터 광이 방출된다. 활성층(23)로부터 방출된 광의 일부(L1)는 n형 GaN층(24)의 광방출면(24a)을 향해서 방출되며, 나머지 일부(L2)는 p형 전극(21)을 향해서 방출된다. p형 전극(21)을 은(Ag)과 같은 반사율이 높은 전도성 금속을 사용한 경우 상기 광(L2)은 p형 전극(21)에서 반사되어서 상기 n-GaN층(24)의 광방출면(24a)를 향해 진행된다.

한편, 굴절율이 높은 n-GaN층(24)에서 굴절율이 낮은 에폭시층(40)를 향해 나아가는 광은 그 입사각이 대략 30도 이내인 경우에 에폭시층(40)을 지나가며, 입사각이 30도 이상인 경우는 광방출면(24a)에서 전반사되어서 발광소자(20) 내에서 소멸되며, 따라서 광의 방출량이 줄어드는 문제가 있다.

미국특허 제3,739,217호에는 상기 광의 방출량을 증가시키기 위해서 광이 통과하는 기판의 표면을 거칠게 하는 기술(surface roughening)이 개시되어 있다. 그러나, 상기 미국특허에 개시된 화학적 및 기계적 거칠기 과정은 미세한 크기의 거칠기를 이루기가 어려우며, 따라서 광방출의 효율향상에 제약을 받는다.

본 발명의 목적은 n-GaN층의 광이 방출되는 면에 소정의 균일한 돌기부를 형성하는 방법을 제공하는 것이다.

본 발명의 한 유형에 따른 반도체 발광소자의 제조방법은,

n형 GaN층 상에 활성층, p형 GaN층 및 p형 전극을 순차적으로 형성하는 제1 단계;

상기 n형 GaN층의 하부면에 에칭 플레이트를 배치하는 제2 단계;

상기 에칭 플레이트 상방으로부터 이온식각을 하여 상기 n형 GaN층의 하부면에 다수의 돌기들을 형성하는 제3 단계; 및

상기 식각된 n형 GaN층 상에 n형 전극을 형성하는 제4 단계;를 포함하는 것을 특징으로 한다.

상기 에칭 플레이트에는 상기 돌기에 대응되는 영역을 제외한 영역을 노출하도록 매트릭스 형상으로 노출된 교차선이 형성된 것이 바람직하다.

상기 돌기는 0.1 nm ~ 100 nm 크기로 형성되는 것이 바람직하다.

본 발명의 다른 유형에 따른 반도체 발광소자의 제조방법은,

n형 GaN층 상에 활성층, p형 GaN층 및 p형 전극을 순차적으로 형성하는 제1 단계;

상기 n형 GaN층의 하부면에 다수의 홀이 형성된 증착 플레이트를 배치하는 제2 단계;

상기 증착 플레이트 상방으로부터 상기 n형 GaN층의 하부면에 다수의 도트들을 증착하는 제3 단계; 및

상기 제3 단게의 결과물의 상기 n형 GaN층 상에 n형 전극을 형성하는 제4 단계;를 포함하는 것을 특징으로 한다.

상기 제3 단계는, 상기 도트들을 마스크로 하여 상기 n형 GaN층의 하부면의 상방으로부터 이온식각을 하여 상기 도트 하부에 돌기들을 형성하는 단계;를 더 포함할 수도 있다.

상기 홀은 0.1 nm ~ 100 nm 크기로 형성된 것이 바람직하다.

상기 도트는 0.1 nm ~ 100 nm 크기로 형성되는 것이 바람직하다.

또한, 상기 도트들은 금속물질 또는 산화물인 것이 바람직하다.

본 발명의 또 다른 유형에 따른 반도체 발광소자의 제조방법은,

n형 GaN층 상에 활성층, p형 GaN층 및 p형 전극을 순차적으로 형성하는 제1 단계;

상기 n형 GaN층의 하부면에 레이저빔을 조사하여 다수의 돌기들을 형성하는 제2 단계; 및

상기 돌기들 상에 n형 전극을 형성하는 제3 단계;를 포함하는 것을 특징으로 한다.

상기 제2 단계는, 레이저빔을 매트릭스 형태로 직선이 교차되게 조사하는 것이 바람직하다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예에 따른 III - V 족 GaN 계 화합물 반도체 제조방법을 상세히 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.

도 2는 본 발명에 따라 제조되는 발광소자의 광추출효율이 향상되는 것을 설명하는 단면도이며, 도 1과 실질적으로 동일한 부재에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.

도 2를 참조하면, 광이 방출되는 면(24a)이 되는 n-GaN층(24)의 표면이 부분적으로 식각되어서 그 표면에 다수의 돌기(24b)가 형성되어 있다. 상기 돌기(24b)는 그 크기(d)이 1 nm ~ 100 ㎛ 이며, 바람직하게는 0.1 ㎛ ~ 1 ㎛ 이다.

상기 돌기(24b)가 형성된 면(24a)과 반대쪽의 면 하부에는 활성층(23), p-GaN층(22) 및 p형 전극(21)이 순차적으로 형성되어 있다.

상기 돌기(24b)는 상기 n-GaN층(24) 상에 상기 n-GaN층(24)과 다른 물질인 금속 또는 산화물층으로 형성될 수도 있다.

상기 돌기들(24b) 상에는 n형 전극(25)이 형성되어 있다.

상기 활성층(23)으로부터 방출된 광이 광방출면(24a)에 입사시, 그 입사각이 소정 각도 예컨대 30°보다 크게 입사되더라도 상기 돌기(24b)에서의 광반사면에서의 입사각은 30°보다 작게 되어서 광이 용이하게 에폭시 수지층(도 1의 40)으로 방출된다. 따라서, 돌기들(24b)이 일정하게 형성된 광방출면(24a)에서의 광방출 효과가 현저하게 증가된다.

상기 실시예에서는 발광소자가 에폭시 수지로 커버된 것을 보였으나, 반드시 이에 국한되는 것은 아니다. 즉, 에폭시 수지 대신에 형광층이 형성되거나 또는 이러한 보호층이 형성되지 않은 공기 상태에서도 상기 광방출효과는 발생된다.

도 3은 본 발명의 제1 실시예에 따른 상기 돌기를 형성하는 방법을 설명하는 단면도이다.

도 3을 참조하면, n형 GaN층(24) 상에 활성층(23) 및 p형 GaN층(22)을 순차적으로 형성한다. 그리고 상기 p형 GaN층(22) 상에 p형 전극(21)을 전자빔 증착 또는 열증착 방법으로 형성한다.

이어서, 상기 결과물의 저면, 즉 n형 GaN층(24)의 노출된 면을 위로 향하게 하고 상기 노출된 면(24a) 위에 에칭 템플레이트(etch template)(50)를 배치한다. 상기 에칭 템플레이트(50)에는 후술하는 돌기에 대응하는 영역을 제외한 영역을 매트릭스 형상으로 교차하는 선들이 형성되어 있다. 이들 교차선 사이의 영역에 대응되는 영역에 후술하는 돌기가 형성된다.

이어서, 상기 노출면(24a)의 상방으로부터 상기 에칭 템플레이트(50)에 의해 노출된 영역(50a)을 이온식각한다. 이때 반응이온식각기(reactive ion etcher)를 사용하여 아르곤 이온(Ar⁺) 식각을 하면, n형 GaN층(24)의 표면에 에칭 템플레이트(50)의 노출영역(50a)에 해당하는 영역이 식각되고, 노출되지 않은 영역(50b)에 해당하는 돌기들(24b)이 형성된다.

상기 돌기들(24b)은 1 nm ~ 100 ㎛ 크기로 서로 소정 간격으로 배치되어 있다. 상기 돌기들(24b)은 0.1 ㎛ ~ 1 ㎛ 크기로 형성되는 것이 더욱 바람직하다.

이어서, 상기 돌기들(24b) 상에 n형 전극(도 2의 25)을 형성한다. 이렇게 제조된 발광소자(도 2의 20)를 기판(10) 상에 플립 본딩시키고, 그 표면에 에폭시 수지(40)를 형성하면 도 1과 같은 발광소자가 완성된다.

도 4는 본 발명의 제2 실시예에 따른 상기 돌기를 형성하는 방법을 설명하는 단면도이다.

도 4를 참조하면, n형 GaN층(24) 상에 활성층(23) 및 p형 GaN층(22)을 순차적으로 형성한다. 그리고 상기 p형 GaN층(22) 상에 p형 전극(21)을 전자빔 증착 또는 열증착 방법으로 형성한다.

이어서, 상기 결과물의 저면, 즉 n형 GaN층(24)의 노출된 면을 위로 향하게 하고 상기 노출된 면(24a) 위에 증착 템플레이트(decomposition template)(60)를 배치한다. 상기 증착 템플레이트(60)에는 1 nm ~ 100 ㎛ 크기의 홀들(60a)이 소정 간격으로 배치되어 있다. 상기 홀들(60a)은 0.1 ㎛ ~ 1 ㎛ 크기로 형성되는 것이 더욱 바람직하다. 이들 홀들(60a)은 서로 등간격으로 배치되는 것이 바람직하다.

이어서, 상기 노출면(24a)의 상방으로부터 상기 증착 템플레이트(60)에 의해 노출된 영역 위에 금속 또는 산화물을 증착하여 상기 증착 템플레이트(60)의 홀(60a)의 크기와 유사한 도트들(60b)을 생성한다.

이러한 도트들(60b)은 제1 실시예에서의 돌기들과 같이 활성층(23)으로부터의 광이 내부로 전반사되는 것을 방지하므로, 결과적으로 발광효율을 향상시킨다.

도 5는 도 4의 도트들을 이용하여 이온식각을 하는 제3 실시예를 보여주는 설명도이다.

도 5를 참조하면, 도 4의 결과물에서, 증착 템플레이트(60)를 제거한 상태에서 상기 노출면(24a)의 상방으로부터 상기 도트들(60b)에 의해 노출된 영역(60c)을 이온식각한다. 이때 반응이온식각기(reactive ion etcher)를 사용하여 아르곤 이온(Ar⁺) 식각을 하면, n형 GaN층(24)의 표면에 도트들(60b) 사이의 영역이 식각되면서 도트(60b)의 하부에 도트(60b)의 크기와 유사한 돌기들(60d)이 생성된다. 이온 식각 과정에서 상기 도트들(60b)은 증발될 수 있다.

이어서, 상기 돌기들(60d)이 형성된 n형 GaN 층(24) 상에 n형 전극(25)을 형성한다. 이렇게 제조된 발광소자(20)를 기판(10) 상에 플립 본딩시키고, 그 표면에 에폭시 수지(40)를 형성하면 도 1과 같은 발광소자가 완성된다.

도 6은 본 발명의 제4 실시예에 따른 상기 돌기를 형성하는 방법을 설명하는 단면도이다.

도 6을 참조하면, n형 GaN층(24) 상에 활성층(23) 및 p형 GaN층(22)을 순차 적으로 형성한다. 그리고 상기 p형 GaN층(22) 상에 p형 전극(21)을 전자빔 증착 또는 열증착 방법으로 형성한다.

이어서, 상기 결과물의 저면, 즉 n형 GaN층(24)의 노출된 면을 위로 향하게 하고 상기 노출된 면(24a) 상방으로부터 레이저빔을 조사한다. 상기 레이저빔을 격자형으로 조사하면, 레이저빔이 조사된 영역이 오목해지며, 따라서 레이저빔이 조사되지 않은 영역이 돌출되어서 돌기(70a)를 형성한다. 상기 돌기(70a)의 크기는 레이저빔의 선 간격(d2)에 의해 정해지며, 1 nm ~ 100 ㎛ 크기(직경)의 간격으로 조사되는 것이 바람직하다. 상기 선 간격은 0.1 ㎛ ~ 1 ㎛ 크기로 조사되는 것이 더욱 바람직하다.

이어서, 상기 돌기들(70a) 상에 n형 전극(25)을 형성한다. 이렇게 제조된 발광소자(20)를 기판(10) 상에 플립 본딩시키고, 그 표면에 에폭시 수지(40)를 형성하면 도 1과 같은 발광소자가 완성된다.

본 발명의 실시예들에 의해 형성된 돌기들 또는 도트들은 활성층으로부터의 광이 외부로 추출되는 효율을 향상하게 된다. 본 발명의 실시예에 따른 돌기들의 크기는 템플레이트의 선폭 또는 홀의 크기로 조절될 수 있으며, 또한 레이저 빔의 선폭으로 일정하게 조절될 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기 술적 보호 범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.

Claims (11)

1. n형 GaN층 상에 활성층, p형 GaN층 및 p형 전극을 순차적으로 형성하는 제1 단계;

   상기 n형 GaN층의 하부면에 에칭 플레이트를 배치하는 제2 단계;

   상기 에칭 플레이트 상방으로부터 이온식각을 하여 상기 n형 GaN층의 하부면에 다수의 돌기들을 형성하는 제3 단계; 및

   상기 식각된 n형 GaN층 상에 n형 전극을 형성하는 제4 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
2. 제 １ 항에 있어서,

   상기 에칭 플레이트에는 상기 돌기에 대응되는 영역을 제외한 영역을 노출하도록 매트릭스 형상으로 노출된 교차선이 형성된 것을 특징으로 하는 반도체 발광소자의 제조방법.
3. 제 １ 항에 있어서,

   상기 돌기는 0.1 nm ~ 100 nm 크기로 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
4. n형 GaN층 상에 활성층, p형 GaN층 및 p형 전극을 순차적으로 형성하는 제1 단계;

   상기 n형 GaN층의 하부면에 다수의 홀이 형성된 증착 플레이트를 배치하는 제2 단계;

   상기 증착 플레이트 상방으로부터 상기 n형 GaN층의 하부면에 다수의 도트들을 증착하는 제3 단계; 및

   상기 제3 단게의 결과물의 상기 n형 GaN층 상에 n형 전극을 형성하는 제4 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
5. 제 4 항에 있어서,

   상기 제3 단계는, 상기 도트들을 마스크로 하여 상기 n형 GaN층의 하부면의 상방으로부터 이온식각을 하여 상기 도트 하부에 돌기들을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
6. 제 4 항 또는 제 5 항에 있어서,

   상기 홀은 0.1 nm ~ 100 nm 크기로 형성된 것을 특징으로 하는 반도체 발광소자의 제조방법.
7. 제 4 항 또는 제 5 항에 있어서,

   상기 도트는 0.1 nm ~ 100 nm 크기로 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
8. 제 4 항에 있어서,

   상기 도트들은 금속물질 또는 산화물인 것을 특징으로 하는 반도체 발광소자의 제조방법.
9. n형 GaN층 상에 활성층, p형 GaN층 및 p형 전극을 순차적으로 형성하는 제1 단계;

   상기 n형 GaN층의 하부면에 레이저빔을 조사하여 다수의 돌기들을 형성하는 제2 단계; 및

   상기 돌기들 상에 n형 전극을 형성하는 제3 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
10. 제 9 항에 있어서,

    상기 제2 단계는, 레이저빔을 매트릭스 형태로 직선이 교차되게 조사하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
11. 제 9 항에 있어서,

    상기 돌기는 0.1 nm ~ 100 nm 크기로 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.

Images