KR20140113282A - TiN 하드 마스크의 스트레스-제어 형성 - Google Patents

TiN 하드 마스크의 스트레스-제어 형성 Download PDF

Info

Publication number
KR20140113282A
KR20140113282A KR1020130129760A KR20130129760A KR20140113282A KR 20140113282 A KR20140113282 A KR 20140113282A KR 1020130129760 A KR1020130129760 A KR 1020130129760A KR 20130129760 A KR20130129760 A KR 20130129760A KR 20140113282 A KR20140113282 A KR 20140113282A
Authority
KR
South Korea
Prior art keywords
tin
sub
hard mask
layer
layers
Prior art date
Application number
KR1020130129760A
Other languages
English (en)
Other versions
KR101524938B1 (ko
Inventor
루이저 린
춘-치에 린
헝-웬 수
밍 싱 차이
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140113282A publication Critical patent/KR20140113282A/ko
Application granted granted Critical
Publication of KR101524938B1 publication Critical patent/KR101524938B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0127—Using a carrier for applying a plurality of packaging lids to the system wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0742—Interleave, i.e. simultaneously forming the micromechanical structure and the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0778—Topology for facilitating the monolithic integration not provided for in B81C2203/0764 - B81C2203/0771

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

TiN 하드 마스크에 의해 전달되는 스트레스의 타입 및 크기가 제어되면서 반도체 디바이스의 제조 동안 상호연결들을 형성하는 다마신 공정에서 티타늄 질화물(TiN) 하드 마스크를 형성하기 위한 방법이 개시된다. TiN 하드 마스크는 TiN 및 염소 PECVD 증착 및 N2/H2 플라즈마 가스 처리를 포함하는 공정들의 사이클을 반복함으로써 각각의 서브-층이 연속적으로 형성되는 다중-계층 구조체로 형성된다. 그의 형성 동안, TiN 하드 마스크에 의해 전달될 스트레스는 TiN 서브-층들의 개수 및 플라즈마 가스 처리 지속기간을 제어함으로써 제어되어서, 스트레스는 종래에 제조된 TiN 하드 마스크 상에서 예상되며, 트랜치 측벽 왜곡, 트랜치 개구 수축 및 간극 충진 문제를 야기하는 미리 결정된 외부 스트레스와 균형을 맞출 수 있다.

Description

TiN 하드 마스크의 스트레스-제어 형성{STRESS-CONTROLLED FORMATION OF TiN HARD MASK}
관련 출원들에 대한 상호참조
본 출원은 2013년 3월 15일 출원된 미국 가출원 번호 제61/799,898호를 우선권으로 주장한다.
반도체 집적 회로(IC) 산업은 급격한 성장을 경험하였다. IC 물질들 및 설계에 있어서의 기술적 진보들 및 나노미터 기술은 각각의 세대가 이전의 세대보다 더 작고 더 복잡한 회로들을 갖는 IC들의 세대들을 생성하였다. IC 진화의 과정에서, 기능적 밀도(즉, 칩 영역 당 상호연결된 디바이스들의 개수)는 일반적으로 증가한 반면에, 지오메트리 크기(geometry size)(즉, 제조 공정을 이용하여 생성될 수 있는 최소 컴포넌트(또는 라인))는 감소하였다. 이 축소 공정은 일반적으로 생산 효율을 증가시키고 연관된 비용을 낮춤으로써 이익을 제공하지만, IC들을 프로세싱 및 제조하는 복잡도를 또한 증가시키고 제조 및 설계 양자에 관한 도전과제들을 초래한다.
집적 회로들의 다음 기술 세대들에 대해, 프로파일 제어, 에칭 선택도, 임계 치수들, 균일도, 결함들 등과 같은 종래의 도전과제들은 새로운 물질들의 이용, 리소그라피의 제한들 및 새로운 디바이스 구조체들 및 집적 방식들의 최근의 도입에 의해 더 어렵게 되고 증대된다. 특히, 이중-다마신 패터닝(dual-damascene patterning)이 다공성 로우-k 유전체에 트랜치들 및 비아들을 에칭함으로써 수행되는 상호연결 제조의 분야에서, 주요 도전과제들은 플라즈마-유도 손상을 최소화하고, 에칭 정지들 및 하드 마스크 물질들의 다양한 타입들의 충격을 제어하도록 에칭된 구조체들의 프로파일들을 제어하는데 있다. 기술 노드들이 45nm 및 그 이상으로 진보함에 따른 지오메트리들의 수축에 있어서, 그리고 디바이스 RC(시상수, R; 저항, C: 커패시턴스) 지연을 최소화하기 위해 더 낮은 k 유전체들 및 더 얇은 배리어들의 채택과 관련하여, 신뢰할 수 있고 더 높은 수율 및 낮은-저항 상호연결들을 획득하기 위해 진보된 패터닝 방식들에 대한 필요성이 존재한다. 반도체 제조 시에 이용되는 포토레지스트(PR) 막들을 45nm 미만(sub-45 nm) 디바이스들을 에칭하도록 더 얇게 하는 것이 어렵기 때문에, 티타늄 질화물("TiN")과 같은 금속 또는 세라믹 하드 마스크 막이, CU 이중 다마신 패터닝 동안 로우 k 물질들의 막들을 산화하기 위한 상이한 에칭 선택도 및 그의 경도로 인해 종래의 SiO2 하드 마스크 대신 널리 이용되게 되었다. TiN 하드 마스크는 추가로 에칭 접근법을 통해 부분적(partial)이 되는 것을 허용하고 레지스트 애시 스트립 공정(resist ash strip process)에 의해 야기되는 초-로우 K 다마신을 제거한다.
TiN 하드 마스크의 다양한 이점들에도 불구하고, 문제가 언급되었다. TiN 하드 마스크가 종래의 물리적 기상 증착(Physical Vapor Deposition; PVD) 또는 화학적 기상 증착(Chemical Vapor Deposition; CVD)에 의해 형성되면, 상호접속들을 위해 좁은(narrow) 트랜치들을 패터닝한 이후, 특히 그의 상부에 TiN 하드 마스크가 형성된 트랜치 측벽들 상에 확산 방지 배리어 층의 증착 이후에, 트랜치 측벽들은 높은 스트레스를 겪고, 결국 프로파일 왜곡이 초래되며 이는 트랜치 개구들 또는 비아 개구들의 수축을 야기한다는 것이 관찰되었다. 트랜치 개구들이 수축할 때, 구리와 같은 상호연결 금속들은 트랜치들을 완전히 충진하지 못할 수 있어서, 상호연결들 또는 비아들 내에 이른바 Cu 공극들을 생성하여 상호연결 신뢰도 및 비아 Rc 수율을 악화시킨다. 이러한 왜곡들을 야기하는 스트레스는 TiN 하드 마스크에서 고도 압축성 잔류 스트레스(highly compressive residual stress)에 귀착될 수 있으며, 상기 TiN 하드 마스크는 트랜치 측벽들 상에 안착된 TiFX 화합물들로부터 부분적으로 그리고 증착된 확산 방지 배리어 막으로부터 부분적으로 기원된다.
그러므로, 트랜치/비아 개구 수축에 의해 야기되는 구리 공극 문제를 겪는 비아 RC 수율 및 상호연결 신뢰도를 개선하기 위해, 하드 마스크의 내부 스트레스를 제어하여 프로파일 왜곡을 야기하는 잔류 스트레스를 생쇄하도록 방식으로, 반도체 디바이스를 제조하는데 있어, 특히 금속 상호연결들을 제조하는데 있어 TiN 하드 마스크와 같은 금속 또는 세라믹 하드 마스크를 형성하기 위한 방법을 제공할 필요가 있다.
본 개시는 첨부 도면들과 함께 판독될 때 다음의 상세한 설명으로부터 최상으로 이해된다. 업계의 표준 관행에 따라, 다양한 특징들이 제 축적대로 그려지지 않았으며 단지 예시 목적들을 위해 이용된다는 것이 강조된다. 사실상 다양한 특징들의 치수들은 논의의 명확성을 위해 임의로 증가 또는 감소될 수 있다.
도 1은 본 개시의 양상들에 따라 스트레스-제어 TiN 하드 마스크를 형성하기 위한 단계들을 포함하는, 반도체 디바이스를 제조하기 위한 공정의 흐름도.
도 2, 3a 및 3b는 본 개시의 양상들에 따라, 각각 N2/H2 플라즈마 가스 처리의 지속기간(질화 시간), TiN 하드 마스크의 염소 농도, 및 TiN 서브-층들의 개수(사이클들의 수)와 TiN 하드 마스크의 내부 스트레스들의 관계들을 도시하는 도면들.
도 4a 내지 4e는 본 개시의 일 양상에서 도 1에 예시된 공정 동안 트랜치들 및 트랜치 측벽들을 형성하기 위한 예시적인 부분적 단계들을 개략적으로 예시하는 도면들.
이어지는 개시는 본 발명의 상이한 특징들을 구현하기 위해, 다수의 상이한 실시예들 또는 예들을 제공한다는 것이 이해된다. 컴포넌트들 및 배열들의 특유의 예들은 본 개시를 단순화하도록 아래에서 기술된다. 이들은 물론 단지 예들이며 제한하는 것으로 의도되지 않는다. 예를 들어, 이어지는 설명에서 제 2 특징 상의 또는 그 위의 제 1 특징의 형성은 제 1 및 제 2 특징들이 직접 접촉하여 형성되는 실시예들을 포함할 수 있고 제 1 및 제 2 특징들이 직접 접촉하지 않을 수 있도록 제 1 및 제 2 특징들 사이에 부가적인 특징들이 형성될 수 있는 실시예들을 또한 포함할 수 있다. 또한, 본 개시는 다양한 예들에서 참조 번호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 단순함 및 명료함을 위한 것이며, 논의된 다양한 실시예들 및/또는 구성들 간의 관계를 그 자체로 기술하는 것은 아니다. 또한, 다양한 특징들은 단순함 및 명료함을 위해 상이한 축적들로 임의로 그려질 수 있다.
도 1은 본 개시의 양상들에 따라 반도체 디바이스를 제조하기 위한 공정(100)의 흐름도이다. 특히, 공정(100)은 상호연결들을 구성하기 위한 트랜치들을 패터닝하는 다마신 공정 이전에 형성되는 티타늄 질화물(TiN)과 같은 금속 또는 세라믹 하드 마스크를 형성하는 것에 관한 것이다. 공정(100)에서, TiN 하드 마스크는 현재 기술에서 이용되는 바와 같은 물리적 기상 증착(PVD) 공정과 같은 종래의 증착에 의해서가 아니라, 형성된 하드 마스크가 소정의 타입의 내부 스트레스를, 즉 압축성 및 신장성(tensile) 사이에서, 그리고 소정의 크기를 가질 수 있도록 하는 방식으로 형성되어서, 결과적인 내부 스트레스는, 그렇지 않았다면 트랜치 측벽 왜곡들을 야기했었을 예상되는 외부 스트레스와 균형을 맞출(counter-balance) 수 있다.
공정(100)은 모델 반도체 구조체에서 모델 TiN 하드 마스크 상에 행사되는 외부 스트레스가 결정되는 단계(102)에서 시작한다. 모델 반도체 구조체는 이전에 제조된 디바이스들로부터의 테스트 데이터의 소프트웨어 모델, 특유의 프로세싱 머신들 또는 머신들의 그룹들로부터의 테스트 데이터의 소프트웨어 모델 또는 실제 테스트 디바이스와 같은 다양한 방식들로 구성될 수 있다. 모델 반도체 구조체는 포토리소그라피에 의해 패터닝되는 복수의 트랜치들 및 트랜치 측벽들을 포함한다. 복수의 트랜치 측벽들은 상호연결 레벨을 형성하기 위해 구리와 같은 금속으로 후속적으로 충진되는, 절연층 내로 정의되는 복수의 트랜치들을 인터위브(interweave)한다. 몇몇 트랜치들은 나머지 트랜치들보다 더 깊게 정의되고, 절연층 아래 형성된 에칭 정지층을 지나 정의되고 다른 레벨의 금속 상호연결들에 도달하게 되어 비아들/접촉들을 형성한다.
모델 TiN 하드 마스크는 각각의 트랜치 측벽의 상부 근처에 위치되고 PVD 공정과 같은 종래의 증착 방법에 의해 형성된다. 모델 반도체 구조체는 추가로 각각의 트랜치 상에 그리고 각각의 트랜치 측벽 상에 모델 TiN 하드 마스크 위에 형성된 확산 방지 배리어 막을 갖는다. 확산 방지 배리어 막은 트랜치들의 형성 이후에 그리고 트랜치들 내로 금속의 충진 이전에 증착된다. 모델 반도체 구조체를 형성하는 공정의 상세한 설명은 본 개시에서 공정(100)의 후속 단계들을 기술하는데 있어 아래에서 제공될 것인데, 이 때 단계(102)에서 참조되는 모델 반도체 디바이스는 TiN 하드 마스크의 구조체를 제외하고 공정(100)에 의해 제조되는 반도체 디바이스와 유사한 구조체를 갖는다.
단계(202)에서, 외부 스트레스가 결정된다. 이는 예를 들어, 적합한 특정 디바이스에 의해 사전-제조된 또는 현재 제조되는 모델 반도체 구조체에서 트랜치 측벽들의 경사 또는 왜곡의 정도의 직접 측정에 의해 행해질 수 있다. 스트레스를 측정하기 위해 당 분야에 알려진 다른 방법들이 활용될 수 있다. 측정으로부터, 외부 스트레스의 타입 즉, 스트레스가 압축성 또는 신장성인지 여부 및 외부 스트레스의 크기가 결정될 수 있다. 물리적 구조체 상에서 작용하는 스트레스를 측정 및 결정/계산하는 방법 및 설비는 당 분야에 잘 알려져 있고, 이에 따라 여기서 추가로 기술되지 않는다. 일반적으로, 트랜치 벽의 TiN 마스크 층 상에 인가되는 외부 스트레스의 타입 및 크기는 모델 반도체 구조체의 다양한 구조체적 팩터들에 의존하여 변할 수 있다. 이러한 팩터들은 TiN 하드 마스크의 두께, 트랜치 측벽들의 폭 및 깊이, 확산 방지 배리어 물질의 종류 및 그 두께 등을 포함할 수 있다. 그러므로 단계(102)에서 결정된 외부 스트레스의 특정한 타입 및 크기는 정해진 모델 반도체 구조체에 대한 팩터들의 특정한 세트에만 특유하며 그의 팩터들이 변경되는 경우 변경될 수 있다.
단계(104)에서, TiN 하드 마스크에서 형성될 서브-층들의 개수 및 각각의 서브-층의 형성 시에 수행된 플라즈마 가스 처리의 지속기간이 결정된다. 본 개시의 공정에서, TiN 하드 마스크는 각각의 서브-층이 TiN은 물론 염소와 같은 다른 물질들을 증착하고 추가로 각각의 층 상에 플라즈마 처리를 수행함으로써 형성되는 다중-층들로서 형성된다. 본 실시예에서, TiN 하드 마스크는 공정들의 다수의 사이클들에 의해 형성되며, 여기서 각각의 사이클은 2개의 공정들: 1) 서브-층을 형성하도록 염소와 혼합된 TiN의 증착, 및 2) TiN 서브-층에서 염소 농도를 제어하기 위해 형성된 서브-층으로 플라즈마 처리의 적용을 포함한다. 일 실시예에서, TiN 및 염소는 PECVD(plasma-enhanced chemical vapor deposition) 공정에 의해 증착된다. 또한, 일 실시예에서, 플라즈마 처리는 질소(N2) 및 수소(H2) 가스 혼합물을 이용하여 수행되며, 여기서 염소를 포함하는 TiN 서브-층은 질화를 위해 플라즈머 챔버에서 N2/H2 플라즈마에 노출된다.
본 개시에서, 형성된 TiN 하드 마스크의 내부 스트레스는 TiN 서브-층들의 개수, 또는 동등하게는, 사이클들의 수 및 TiN 서브-층의 염소 농도에 의존한다는 것이 보여진다. 그러므로 TiN 서브-층들의 개수 및 플라즈마 처리의 지속기간에 의존하는, 각각의 사이클에서 TiN 서브-층의 염소 농도를 제어함으로써, TiN 하드 마스크의 내부 스트레스는 TiN 하드 마스크의 형성 동안 그의 타입 및 크기 둘 다에서 원하는 대로 제어될 수 있다. 제조된 TiN 하드 마스크의 소정의 내부 스트레스는 102의 이전의 단계에서 결정된 TiN 하드 마스크에 인가될 것으로 예상되는 외부 스트레스와 균형이 맞춰지는 스트레스이다. 예를 들어, TiN 하드 마스크 상에서 예상되는 외부 스트레스가 특정한 크기의 압축성 스트레스인 경우, 공정(100)에 의해 형성될 TiN 하드 마스크에 의해 전달되는 소정의 내부 스트레스는 동등한 크기의 신장성 스트레스가 되어야 한다.
도 2, 도 3a 및 도 3b는 N2/H2 플라즈마 가스 처리의 지속기간(질화 시간)과, TiN 하드 마스크의 염소 농도와, 및 TiN 서브-층들의 개수(사이클들의 수)와 TiN 하드 마스크의 내부 스트레스들의 다양한 관계들을 도시한다. 이들 관계들로부터, 제어 파라미터들, 즉 TiN 하드 마스크의 염소 농도를 제어하는 H2/N2 플라즈마 가스 처리의 지속기간(질화 시간) 및 TiN 서브-층들의 개수는 단계(104)에서 결정되어, 이렇게 결정된 제어 파라미터에 따라 TiN 하드 마스크가 후속적으로 형성될 때 소정의 타입 및 크기의 내부 스트레스를 생성할 수 있다.
보다 구체적으로, 도 2는 일 실시예에서, TiN 서브-층의 스트레스 대 각각의 사이클에서 N2/H2 플라즈마 처리 지속기간(또는 질화 시간)을 플로팅한다. 도 2는 질화 시간이 증가함에 따라 양의 값을 갖는 신장성 스트레스로부터 음의 값을 갖는 압축성 스트레스로 스트레스가 변경되는 것을 도시한다. 도 3a는 일 실시예에서, TiN 서브-층의 스트레스 대 TiN 하드 마스크에 포함됨 염소 농도를 플로팅한다. 이 특정한 실시예에서, 9개의 TiN 서브-층들이 N2/H2 플라즈마 처리 및 PECVD 증착의 9개의 사이클들에 의해 형성되었다. 염소 농도가 예를 들어, 도 3a에서 예시된 특정한 실시예에서, ~ 1.4% 보다 크게 증가함에 따라, TiN 하드 마스크의 스트레스는 압축형으로부터 신장형으로 바뀐다는 것이 관찰될 수 있다. 도 2 및 도 3a는 이어지는 바와 같이 일관되게 이해될 수 있다. 위에서 언급된 바와 같이, 각각의 사이클에서 N2/H2 플라즈마 처리 지속기간(또는 질화 시간)은 염소 농도와 밀접하게 관련된다. N2/H2 플라즈마 혼합물에서 수소 플라즈마 가스는 한편으로는, TiN 서브-층의 형성을 보다 안정되게 하지만, 다른 한편으로는, TiN 서브-층의 염소와 화학적으로 반응하여 염화 수소(HCl)를 형성하고, 그에 의해 TiN 서브-층의 염소 농도를 감소시킨다. 질소 가스의 역할들 중 하나는 TiN 서브-층에서 염소가 고갈된 곳을 채우는 것이다. 플라즈마 처리 지속기간, 즉 질화 시간의 증가는 염소를 고갈시키는 화학적 반응을 증가시키고 그에 따라 염소 농도를 감소시킨다. 그러므로 도 2에서 도시된 TiN 하드 마스크의 내부 스트레스의 행동, 즉, 플라즈마 처리 지속기간의 증가와 더불어 신장성으로부터 압축성으로의 바뀜은 도 3a의 견지에서 일관되게 이해될 수 있으며, 도 3a는 염소 농도의 대응하는 감소가 신장성으로부터 압축성으로 변경하도록 TiN 하드 마스크의 내부 스트레스에 영향을 미친다는 것을 보여준다.
TiN 하드 마스크의 내부 스트레스에 영향을 미치는 다른 파라미터는 서브-층들의 개수 또는 공정 사이클들의 수이다. 도 3b는 서브-층들의 개수가 변경되는 반면에 TiN 및 염소의 총 증착 시간, 각각의 사이클 당 플라즈마 처리 지속기간, 및 총 염소 량과 같은 모든 다른 팩터들이 고정되는 경우 획득된 본 개시의 일 실시예에서 그들의 관계를 도시한다. TiN 및 염소의 총 증착 시간을 고정시키는 것은 TiN 하드 마스크의 총 두께를 고정시킨다. 그러므로 서브-층들의 개수가 도 3b에서 증가할 때, 하나의 서브-층의 개별 두께는 감소해야 한다. 그리고 TiN 서브층이 얇아질수록 N2/H2 플라즈마 처리가 더 효과적이 되는데, 그 이유는 TiN 하드 마스크의 보다 내부 부분들은 화학 반응을 위해 플라즈마 가스에 노출되기 때문이다. 플라즈마 처리가 염소 농도를 감소시키도록 동작하고 신장성으로부터 압축성으로 내부 스트레스를 변경시키기 때문에, 공정 사이클들 또는 서브-층들의 개수의 증가와 함께 신장성으로부터 압축성으로 TiN 하드 마스크의 내부 스트레스를 바뀌게 한다는 도 3b의 관찰이 설명되고 이해될 수 있다. 또한, 도 3b에서 예시된 특정한 실시예에서, TiN 서브-층의 개수가 3 내지 9일 때, TiN 하드 마스크의 내부 스트레스는 크기들이 신장성이 되도록 제어될 수 있으며 그 크기가 변한다는 것을 알 수 있다.
도 2 내지 도 3b는 N2/H2 플라즈마 가스 처리의 지속기간(질화 시간), 염소 농도, 및 TiN 서브-층들의 개수(사이클들의 수)와 같은 스트레스 제어 파라미터들을 제어함으로써 압축성 및 신장성 간의 그의 타입 또는 그의 크기에 있어서 TiN 하드 마스크의 내부 스트레스들이 어떻게 제어될 수 있는지를 나타낸다. 위에서 언급된 바와 같이, 염소 농도는 N2/H2 가스 처리의 지속기간 또는 TiN 서브-층들의 개수를 조정함으로써 영향을 받고 제어될 수 있는 내부 스트레스를 결정하기 위한 제어 파라미터인 것으로 보여진다. TiN 하드 마스크의 총 두께 및 그 내부에 포함된 총 염소 양을 결정했을 수 있는 TiN 및 염소의 총 증착 시간/레이트는 또한 내부 스트레스에 영향을 미치는 팩터일 수 있다. TiN 및 염소의 총 증착 시간/레이트, N2/H2 플라즈마 가스 처리의 지속기간 및 TiN 서브-층들의 개수와 같은 팩터들을 포함하는 이들은 TiN 하드 마스크 상에 인가되는 예상되는 외부 스트레스와 균형을 맞추는 내부 스트레스의 소정의 타입 및 크기를 획득하기 위해 단계(104)에서 결정될 수 있다.
도 1을 재차 참조하면, 스트레스 제어 파라미터들을 결정한 이후, 단계(106)에서, 기판, 기판 위에 형성된 에칭 정지층 및 에칭 정지층 위에 형성된절연층을 포함하는 층들의 스택이 제공된다. 여기서 단어 제공하다 는 위에서 구성된 바와 같은 층들의 스택인 제공 객체(object of provision)를 구입하는, 준비하는, 제조하는, 배열하는 또는 순서대로 형성하는 것을 포함(그러나 이들로 제한되지 않음)해서 모든 입수 모드들을 포함하는 것으로 광의의 의미로 이용된다.
도 4a는 기판(402), 에칭 정지층(404) 및 절연 층(406)을 포함하는 이러한 층들의 스택(400)을 개략적으로 도시한다. 기판(402)은 실리콘과 같은 단일 반도체 물질을 포함하고 반도체 디바이스를 지지하기 위해 이용되는 종래의 좁은 의미의 기판으로 제한되는 것이 아니라, 넓은 범위의 구조체들을 포함할 수 있다. 일 실시예에서, 기판(402)은 상호연결들의 층들을 분리하는 하나 이상의 층간 유전체 층들(IDL)을 포함할 수 있다. 또는, 기판(402)은 텅스텐 또는 다른 레벨들 또는 아래의 반도체 디바이스들의 상호연결 배선들로의 연결을 위해 다른 적합한 금속으로 이루어진 배선들 및/또는 비아들/접촉들을 상호연결하는 앞서 형성된 몇 개의 레벨들을 포함한다. 이 경우에, 인스턴트 모델 반도체 구조체를 통해 형성되는 상호연결 배선들은 사실상 제 2, 제 3 또는 그 이상의 레벨의 상호연결 배선들일 수 있다. 다른 실시예에서, 기판(402)은 또한 MOSFET, 디바이스를 커버하는 인-실리케이트 유리(PSG)의 층 및/또는 실리콘 탄화물(SIC)의 밀봉 층과 같이 마무리된 반도체 디바이스를 포함할 수 있다.
본 실시예에서, 기판(402)은 실리콘 웨이퍼를 포함한다. 대안적으로 또는 부가적으로, 기판은 크리스탈의 게르마늄과 같은 적합한 원소 반도체들; 실리콘 탄화물, 갈륨 비소, 갈륨 인화물, 인듐 인화물, 인듐 비화물 및/또는 인듐 안티몬화물과 같은 화합물 반도체; 또는 이들의 조합들을 포함하는 다른 물질들을 포함할 수 있다. 기판(402)은 반도체 층의 상부 상의 절연체 층을 또한 포함할 수 있다. 절연체 층은 실리콘 산화물, 사파이어, 다른 적합한 절연 물질들 및/또는 이들의 조합들을 포함하는 임의의 적합한 물질을 포함한다. 예시적인 절연체 층은 매립된 절연 층(buried insulating layer; BOX)일 수 있다. 절연체는 산소 주입에 의한 분리(separation by implantation of oxygen; SIMOX), 산화, 증착 및/또는 다른 적합한 공정과 같은 임의의 적합한 공정에 의해 형성된다. 대안적으로, 기판(402)은 추가로 웨이퍼 본딩 및/또는 다른 적합한 방법들을 이용하여 제조될 수 있는 절연체 상의 실리콘(SOI) 기판을 형성하기 위해 절연체 층의 상부 상의 다른 반도체 층을 포함할 수 있다.
기판(402)은 당 분야에 알려진 바와 같이 설계 요건들에 의존하는 주입 공정에 의해 형성된 다양한 도핑된 영역들을 포함할 수 있다(예를 들어, p-타입 웰들 또는 n-타입 웰들). 도핑된 영역들은 붕소 또는 BF2와 같은 p-타입 도펀트들; 인 또는 비소와 같은 n-타입 도펀트들; 또는 이들의 조합들로 도핑된다. 도핑된 영역들은 p-웰 구조체로, n-웰 구조체로, 이중-웰 구조체로, 또는 상승된 구조체를 이용하여 기판 상에 직접 형성될 수 있다. 반도체 기판은 추가로 N-타입 금속-산화물-반도체 트랜지스터 디바이스를 위해 구성된 영역들 및 P-타입 금속-산화물-반도체 트랜지스터 디바이스를 위해 구성된 영역들을 포함할 수 있다.
기판(402) 상에 형성된 에칭 정지층(404)은 본질적으로 2개의 목적들을 위해 이용된다. 하나는 그 위에 형성된 구리 상호연결 배선들이 기판의 유전체 물질 내로 아래로 확산하는 것을 방지하기 위한 것이고, 다른 하나는 에칭들을 정지하기 위한 것이다. 에칭 정지층(404)은 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN), 티타늄 실리콘 질화물(TiSiN), 또는 탄탈륨 실리콘 질화물(TaSiN), 실리콘 탄화물(SiC), 실리콘 질화물(SiN), NDC(nitrogen doped carbide), 또는 ODC(oxygen doped carbide)와 같이 이러한 목적들을 만족시키기 위한 임의의 비-전도성 물질일 수 있다.
절연층(406)은 유전체 물질을 증착함으로써 형성될 수 있다. 일 실시예에서, 유전체 물질은 플루오르화 실리카 유리(fluorinated silica glass; FSG, k = 2.8), HSK(hydrogen silsesquioxane, k = 2.9), 탄소 도핑된 실리콘 산화물, 비정질 플루오르화 탄소(K=2.0), 파릴렌(k=2.4-2.7), B-스테이지 폴리머들(K=2.6), BCB(bis-benzocyclobutenes), PTFE(Teflon, k=1.9), SiLK(Dow Chemical, Midland, Michigan), SiOC(silicon oxycarbide) 폴리머들 (k=2.0), 폴리이미드들/플루오르화(k=2.9/2.3), Poly(arylene ether) PAE(k=2.6)과 같이 3 미만의 k값을 갖는 로우 k(유전 상수) 물질일 수 있다. 다른 실시예에서, 유전체 물질은 Porous MSQ (k=1.8), Porous PAE (k=1.8), Porous SiLK (k=1.5), 및 Porous SiO2 (k=1.1)와 같이 기존의 유전체 물질의 다공성 버전을 포함하는 초-로우 k 유전체 물질일 수 있다. 또 다른 실시예에서, 유전체 물질은 통상적인 비도핑(undoped) 및 도핑된 실리콘 이산화물(SiO2), 실리콘 산질화물(SiON), 및 실리콘 질화물(Si3N4)일 수 있다. 로우 k 유전체 물질은 스핀-온 코팅 또는 스핀-온 유전체(SOD) 공정, CVD, 또는 임의의 다른 적합한 증착 공정들에 의해 증착될 수 있다. 증착 이후에, 증착된 유전체 층의 상위 부분들은 일 실시예에서, CMP 공정에 의해 제거될 수 있다. 몇몇 실시예에서, 절연 층은 상이한 유전체 물질들의 하나 이상의 층들을 포함할 수 있다.
도 1을 재차 참조하면, 단계(108)에서, TiN 하드 마스크 층(408)이 도 4a에 도시된 바와 같이, 절연 층(406) 상에 형성된다. 본 개시에서, TiN 하드 마스크 층(408)은 공정들의 동일한 서브-층 형성 사이클의 반복에 의해 다중-계층 구조체로서 형성되고 TiN 하드 마스크 층(408)은 소정의 타입 및 크기의 내부 스트레스를 갖도록 전체 공정이 제어된다. 보다 구체적으로, 각각의 TiN 서브-층 형성 사이클은 2개의 주요 공정들: TiN 및 염소의 증착 및 각각의 TiN 서브-층으로 N2/H2 플라즈마 가스 처리의 적용을 포함한다. 총 TiN 서브-층들의 개수 또는 사이클들의 수는 단계(104)에서 결정된다.
TiN 서브-층 형성 사이클의 제 1 공정은 질소 가스의 에이전트(agent)와 함께 TiN 서브-층을 형성하기 위해 염소와 혼합된 TiN의 증착이다. TiN 박막을 형성하는 종래의 방법들은 물리적 기상 증착(PVD) 또는 화학적 기상 증착(CVD) 공정을 이용하는 것이고, 이들 둘 다에서, 순수 티타늄이 순화(sublimate)되고 고-에너지의 진공 환경에서 질소와 반응되고 어떠한 염소도 이용되지 않는다. 본 개시의 일 실시예에서, 비교에 의해, 티타늄 및 염소는 플라즈마-강화 화학 기상 증착(PECVD), 기판 상에서 기체 상태(기상)로부터 고체 상태로 박막들을 증착하는데 이용되는 공정에 의해 증착된다. 화학 반응들은 반응 가스들의 플라즈마의 생성 이후에 발생하는 공정에 수반된다. 플라즈마는 일반적으로 RF(AC) 주파수 또는 반응 가스들로 충진되는 공간인 2개의 전극들 간의 DC 방전에 의해 생성된다. PECVD는 막들 또는 층들을 컨포멀하게 증착하는데 특히 유리하고, 스퍼터 증착 및 종종 균일도의 비용의 열/전자-빔 발산에 비교하면, 막 품질(이를 테면, 거칠기, 결함/공극들)을 유지하면서 가장 빠른 증착 레이트들 중 일부를 산출한다. 그러나 다른 실시예들에서, 티타늄 및 염소 가스들은 화학 기상 증착(CVD), 물리적 기상 증착(PVD), 분자 빔 에피택시(molecular beam epitaxy; MBE), 고밀도 플라즈마 CVD(high density plasma CVD; HDPCVD), 금속 유기 CVD(metal organic CVD; MOCVD), 원격 플라즈마 CVD(remote plasma CVD; RPCVD), 무전자 증착, 도금 또는 당 분야에 알려진 임의의 적합한 공정들 및/또는 이들의 조합들을 포함하는 임의의 다른 알려진 에피택시적 성장 공정들에 의해 증착될 수 있다. 이러한 에피택시 공정은 기체 및/또는 액체 선구체들을 이용할 수 있다.
일 실시예에서, 티타늄 및 염소는 염소를 내부에 포함하는 TiN 서브-층을 형성하기 위해 질소(N2), 수소(H2), 및 아르곤(Ar) 가스들과 함께 티타늄 염화물(TiCl4) 가스의 형태로 플라즈마 챔버 내에 주입된다. 그러나 다른 실시예에서, 티타늄 및 염화물은 별개의 가스들로 유동될 수 있다. 또한, 본 개시는 하드 마스크를 위한 금속/세라믹 물질로서 티타늄만을 기도하는 것은 아니다. BxN1 -x, AlxN1 -x, AlxO1 -x, TixO1 -x, Cr1 - xNx, Cr1 - xOx 및 SixN1 -x와 같은 몇몇 다른 적합한 금속 또는 세라믹 물질들이 또한 이용될 수 있다. 유사하게, 다른 실시예들에서, 다른 종류들의 할로겐 가스가 염소 대신 이용될 수 있다. 그러나 PECVD-금속/세라믹 증착 및 할로겐 가스 플라즈마 처리의 반복되는 공정 사이클들을 활용함으로써 그 내부의 스트레스를 제어하면서 다중-계층 하드 마스크를 형성하기 위해 본 개시에서 개시된 공정이 동일하게 유지된다.
이제, 여전히 단계(108)에서, TiN 서브-층 형성 사이클의 다른 부분은 증착에 의해 형성된 각각의 TiN 서브-층에 대한 N2/H2 플라즈마 처리의 적용이다. 이 공정 동안, 질소(N2) 및 수소(H2) 가스 홉합물이 이전에 단계(104)에서 결정된 적합한 지속기간(질화 시간) 동안 PECVD Ti 증착 스테이지에서와 같이 TiN-서브-층에 인가된다. 이전 층착 스테이지와 이 플라즈마 처리 스테이지의 차이는 TiCl4 가스의 플라즈마 주입이 이 플라즈마 처리 스테이지 동안 정지된다는 것이다. 앞서 기술된 바와 같이, N2/H2 플라즈마 혼합물의 수소 플라즈마 가스는 수소 염화물(HCl)을 형성함으로써 TiN 서브-층의 염소 농도를 감소시키기 위해 TiN 서브-층 내의 염소와 화학적으로 반응한다. 그리고 질소 가스는 염소가 TiN 서브-층 내에서 고갈된 곳을 충진한다.
미리 결정된 지속기간 동안 PECVD 공정 및 N2/H2 플라즈마 처리을 통한 TiN/염소 증착의 미리 결정된 수의 사이클들을 반복함으로써, TiN 서브-층들이 다중-계층 TiN 하드 마스크를 형성하기 위해 연속적으로 형성될 수 있다. 본 개시의 일 실시예에서, PECVD 공정 및 N2/H2 플라즈마 처리를 통해 TiN/염소 증착의 사이클들의 수는 3 내지 9일 수 있고, 각 사이클의 질화의 지속시간은 5 내지 15초의 범위에 있을 수 있다. 이러한 파라미터들은 물론 다른 실시예들에서 변할 수 있다.
도 1을 재차 참조하면, 단계(110)에서, 복수의 트랜치들은 TiN 하드 마스크가 단계(108)에서 형성된 이후 추가로 형성될 수 있다. 도 4a 내지 도 4e는 본 개시의 실시예들에서 트랜치들을 형성하기 위한 예시적인 단계들을 개략적으로 예시한다. 트랜치들은 절연 층(406) 내로 정의되어 상호연결 레벨들을 형성하기 위해 구리와 같은 금속으로 후속적으로 충진된다. 비아들/접촉들을 형성할 몇몇 트랜치들은 기판(402)에 형성될 수 있는 금속 상호연결들의 다른 레벨에 도달하도록 에칭 정지층(404)을 지나서 나머지들보다 더 깊게 그리고 기판 내로 정의될 수 있다. 복수의 트랜치들을 인터위브(interweave)하는 복수의 트랜치 측벽들은 복수의 트랜치들의 형성에 의해 자연적으로 형성되고 트랜치 측벽들 각각은 그의 상부에 단계(108)에서 앞서 형성된 TiN 하드 마스크를 갖는다.
단계(110)에서, 복수의 트랜치들은 증착, 포토리소그라피 패터닝 및 에칭 공정들을 포함해서 임의의 적합한 공정에 의해 형성될 수 있다. 포토리소그라피 패터닝 공정들은 포토레지스트 코팅(예를 들어, 스핀-온 코팅), 소프트 베이킹(soft baking), 마스크 정렬, 노출, 노출후 베이킹, 포토레지스트 현상, 세척, 건조(예를 들어, 하드 베이킹), 다른 적합한 공정들 및/또는 이들의 조합들을 포함할 수 있다. 대안적으로, 포토리소그라피 노출 공정은 무마스크 포토리소그라피, 전자-빔 기록 및 이온-빔 기록과 같은 적절한 방법들에 의해 구현되거나 대체될 수 있다.
보다 구체적으로, 포토레지스트("PR") 층은 패터닝을 위해 TiN 하드 마스크 층(408) 상에 코팅된다. 포토레지스트는 Poly(methyl methacrylate)(PMMA), Poly(methyl glutarimide)(PMGI), Phenol formaldehyde resin(DNQ/Novolac), SU-8와 같이 당 분야에 이용되는 임의의 적합한 물질일 수 있고, 양의 또는 음의 포토레지스트일 수 있다. 이들 물질들은 모두 액체로서 도포되고 일반적으로 두께의 균일도를 보장하도록 스핀-온 코팅된다. 사전베이킹 이후에, 포토레지스트 층은 포토마스크를 통한 패턴을 통해 자외선(UV), 깊은 자외선(deep ultraviolet; DUV) 또는 전자 빔에 노출된다. 광에 대한 노출은 포토레지스트 중 일부가 특별한 해결책에 의해 제거되도록 허용하는 화학적 변화를 야기하며, 이른바 사진 현상기와 동의어로 "현상기(developer)"로 불린다. 가장 흔한 타입인 양의 포토레지스트에 대해, 노출된 부분은 현상기에서 해결 가능(soluble)하게 된다. 노출후 베이킹 공정을 거친 이후에, 잔여(노출되지 않음) 부분들은 에칭을 저지하는 마스크를 형성한다. 도 4a는 노출, 현상 및 노출-후 베이킹 공정 이후에 이러한 포토레지스트 마스크들(410)을 도시한다.
다음으로, SiO2, SiC, 또는 SiNi4와 같은 유전체 물질(420)이 트랜치들에 대한 스페이서들을 형성하기 위해 TiN 하드 마스크 층(408) 및 포토레지스트 마스크들(410) 상에, 화학 기상 증착(CVD), 물리 기상 증착(PVD), 또는 분지 빔 에피택시(MBE)과 같은 적합한 증착 공정에 의해 도 4b에서 도시된 바와 같이 증착될 수 있다. 에칭은 이어서 스페이서 층(420)의 상부 및 하부 부분들을 제거하도록 스페이서 층(420) 상에서 수행된다. 여기서, 습식 에칭, 건식 에칭, 또는 플라즈마 에칭과 같이 임의의 알려진 에칭 공정들이 이용될 수 있지만, 이방성 에칭이 요구되는 경우, 플라즈마 에칭이 이용될 수 있다. 이용될 수 있는 에천트들은 KOH(potassium hydroxide), EDP(ethylene diamine and pyrocatechol) 또는 TMAH(Tetramethylammonium hydroxide)와 같은 습식 에천트들 또는 Cl2, CCl4, SiCl2, BCl3, CCl2F2, CF4, SF6, 또는 NF3와 같은 플라즈마 에천트들을 포함할 수 있지만, 이것들로 제한되는 것은 아니다.
스페이서 층(420)의 부분들을 에칭한 이후, 더이상 필요 없는 포토레지스트 마스크들(410)은 에싱(ashing)이라 불리는 공정에 의해 제거된다. 이는 보통 TiN 하드 마스크 층에 더 이상 부착되지 않도록 저항을 화학적으로 변경하는 액체 "저항 스트리퍼(resist stripper)"를 요구한다. 대안적으로, 포토레지스트 마스크들(410)은 그것을 산화시키는 플라즈마 함유 산소에 의해 제거될 수 있다. 도 4c는 실질적으로 균등히 이격된 제 1 스페이서들(420)을 형성하는 에칭 및 애싱 공정들 이후에 스페이서 층(420)의 잔여 부분들을 도시한다. 이어서, 다른 에칭 공정이 TiN 하드 마스크 층(408)을 지나 절연층(406) 내로 수행된다. 에칭은 에칭 정지층(404)에서 정지한다. 절연층(406) 및 스페이서들(420) 바로 아래 위치되는 TiN 하드 마스크 층(408)의 부분들은 트랜치 측벽들(430)을 형성하도록 에칭에서 살아남을 것이고, 절연층(406) 및 TiN 하드 마스크 층(408)의 에칭된 부분들은 도 4d에서 도시된 바와 같이 복수의 트랜치들(440)을 형성한다. 재차, 습식 에칭, 건식 에칭 또는 플라즈마 에칭과 같이 임의의 알려진 에칭 공정들이 이용될 수 있다. 이용될 수 있는 에천트들은 KOH(potassium hydroxide), EDP(ethylene diamine and pyrocatechol), 또는 TMAH(Tetramethylammonium hydroxide)와 같은 습식 에천트들, 또는 Cl2, CCl4, SiCl2, BCl3, CCl2F2, CF4, SF6, 또는 NF3와 같은 플라즈마 에천트들을 포함할 수 있지만, 이것들로 제한되는 것은 아니다. 이하, 스페이서들(420)은 다른 에칭 공정들에 의해 제거된다.
도 1을 재차 참조하면, 단계(112)에서, 확산 방지 배리어 막은 복수의 트랜치들(440) 및 트랜치 측벽들(430) 상에 도 4e에서 도시된 바와 같이 형성된다. 확산 방지 배리어 막(450)은 주변 물질들, 로우 k 또는 초-로우 k 유전체 물질로 이루어질 수 있는 절연 층(406) 및 기판(402) 내로의 비아들 및 상호연결들을 형성하기 위해 트랜치들(440) 내로 충진되는 구리의 확산을 방지하는데 이용된다. 이것은 또한 절연층(406)으로부터 확산하는 엘리먼트들에 의한 구리 오염을 방지한다. 배리어 막(450)은 순수하고, 밀집성이고, 전도성이고, 컨포멀하고, 얇아야 하며 금속들 및 절연 물질들에 대한 양호한 접착성을 갖는다. 흔히 이용되는 확산 방지 배리어 물질들은 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN), 티타늄 실리콘 질화물(TiSiN), 탄탈륨 실리콘 질화물(TaSiN), 또는 세라믹 물질들과 같은 천이-금속(transition-metal) 질화물들이다.
확산-방지 배리어 막(450)의 두께는 잘 제어되어야 하는데, 그 이유는, 이것이 너무 얇은 경우, 이들이 연결된 바로 그 디바이스를 확산된 구리가 중독시킬 것이고, 너무 두꺼운 경우, 추가의 스트레스로 TiN 하드 마스크에 부담을 줄 수 있다. 일 실시예에서, 확산-방지 배리어 막(450)은 원자층 증착(ALD), 기상 화학적 공정(gas phase chemical process)의 순차적 이용에 기초한 박막 증착 기법에 의해 형성될 수 있다. ALD 반응들 대부분은 통상적으로 전구체들이라 불리는 2개의 화학물질들을 이용하며, 이들은 순차적인 방식으로 한 번에 하나씩 표면과 반응한다. 성장 표면에 반복적으로 전구체들을 노출시킴으로써, 박막이 증착된다. ALD 막 성장의 현대의 기법은 사이클 당 ~0.1 (10 pm) 만큼 미세하게 원자 스케일 증착 제어를 가능하게 한다.
본 개시의 더 넓은 형태들 중 하나는 반도체 디바이스를 제조하는 방법을 포함한다. 이 방법은 기판, 상기 기판 위에 형성된 에칭 정지층, 및 상기 에칭 정지층 위에 형성된 절연 층을 포함하는 층들의 스택을 제공하는 단계; 및 상기 절연층 위에 티타늄 질화물(TiN) 하드 마스크를 형성하는 단계를 포함한다. TiN 하드 마스크는 하나 이상의 서브-층들을 포함하고 상기 서브-층들 각각은 염소와 혼합된 TiN을 증착하는 것 및 플라즈마 가스 처리를 수행하는 것을 포함하는 공정들의 사이클에 의해 연속적으로 형성된다. 염소와 혼합된 TiN은 플라즈마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition ;PECVD)에 의해 TiCl4 가스에서 증착될 수 있다. 플라즈마 가스 처리는 질소(N2) 및 수소(H2) 가스의 혼합물을 이용할 수 있다. 염소의 농도는 일 실시예에서 약 1 내지 약 10 원자 퍼센트이며 각각의 사이클에서 상기 플라즈마 가스 처리의 지속기간을 제어함으로써 제어될 수 있다. 이 방법은 추가로 층들의 스택 상에, 절연 층 내로 연장함으로써 상기 트랜치들을 인터위브(interweaving)하는 복수의 트랜치 측벽들을 남기는 복수의 트랜치들을 형성하는 단계; 및 상기 복수의 트랜치들과 상기 복수의 트랜치 측벽들 위에 확산 방지 배리어 막을 형성하는 단계를 포함한다.
본 개시의 더 넓은 형태들 중 다른 하나는 반도체 디바이스를 제조하는 방법을 포함한다. 이 방법은 모델 반도체 구조체(model semiconductor structure)에서 모델 TiN 하드 마스크 상에 행사될 외부 스트레스를 결정하는 단계로서, 상기 모델 반도체 구조체는 모델 절연층, 및 상기 모델 절연 층 내로 정의됨으로써 복수의 인터위빙 모델 트랜치 측벽들을 정의하는 복수의 모델 트랜치들을 포함하고, 상기 모델 트랜치 측벽들 각각은 상기 모델 절연 층, 상기 모델 절연층 위에 형성된 모델 TiN 하드 마스크, 및 상기 모델 TiN 하드 마스크 위에 형성된 모델 확산 방지 배리어 막을 포함하는 것인, 외부 스트레스를 결정하는 단계; TiN 서브-층들의 개수 및 상기 TiN 서브-층들 각각의 형성에서 수행될 플라즈마 가스 처리의 지속기간을 결정하는 단계로서, 상기 결정은 TiN 하드 마스크가 TiN 서브-층 개수 및 플라즈마 가스 처리의 지속기간에 따라 형성될 때, 상기 TiN 하드 마스크는 외부 스트레스와 균형을 맞추는 내부 스트레스를 갖도록 하는 방식으로 이루어지는 것인, 상기 TiN 서브-층들의 개수 및 플라즈마 가스 처리의 지속기간을 결정하는 단계; 기판, 상기 기판 위에 형성된 에칭 정지층, 및 상기 에칭 정지층 위에 형성된 절연 층을 포함하는 층들의 스택을 제공하는 단계; 및 상기 절연 층 위에 TiN 하드 마스크를 형성하는 단계로서, 상기 TiN 하드 마스크는 결정된 TiN 서브-층 개수의 TiN 서브-층들을 포함하고, 상기 TiN 서브-층들 각각은 염소와 혼합된 TiN을 증착하는 단계 및 결정된 지속기간 동안 플라즈마 가스로 증착된 TiN 서브-층을 처리하는 단계에 의해 연속적으로 형성되는 것인, TiN 하드 마스크를 형성하는 단계를 포함한다. 플라즈마 가스 처리의 지속기간은 염소의 농도와 TiN 하드 마스크의 내부 스트레스 간의 관계를 고려하여 결정될 수 있다. 염소와 혼합된 TiN은 플라즈마 강화 화학 기상 증착(PECVD)에 의해 TiCl4 가스에서 증착될 수 있다. 플라즈마 가스 처리는 질소(N2) 및 수소(H2) 가스의 혼합물을 이용할 수 있다. 염소의 농도는 일 실시예에서 약 1 내지 약 10 원자 퍼센트 사이이며 각각의 사이클에서 상기 플라즈마 가스 처리의 지속기간을 제어함으로써 제어될 수 있다. TiN 서브-층들의 개수는 TiN 서브-층들의 개수 및 TiN, 하드 마스크의 내부 스트레스 간의 관계를 고려하여 결정될 수 있다. 이 방법은 추가로 층들의 스택 상에, 절연 층 내로 연장하여, 상기 트랜치들을 인터위브(interweaving)하는 복수의 트랜치 측벽들을 남기는 복수의 트랜치들을 형성하는 단계; 및 상기 복수의 트랜치들 및 상기 복수의 트랜치 측벽들 위에 확산 방지 배리어 막을 형성하는 단계를 포함한다.
본 개시의 더 넓은 형태들의 중 또 다른 형태는 반도체 디바이스를 제조하는 방법을 포함한다. 이 방법은 에칭 정지층 위에 형성된 절연층을 포함하는 기판을 제공하는 단계; 및 염소와 혼합된 티타늄 질화물(TiN)의 제 1 층을 증착하는 단계, 제 1 플라즈마 가스 처리를 수행하는 단계, 염소와 혼합된 TiN의 제 2 층을 증착하는 단계, 및 제 2 플라즈마 가스 처리를 수행하는 단계를 순차적으로 수행함으로써 상기 절연 층 위에 TiN 하드 마스크를 형성하는 단계를 포함한다.
위에서는 당업자들이 본 개시의 양상들을 더 잘 이해할 수 있도록 몇 개의 실시예들의 특징들을 약술하였다. 당업자들은 이들이 여기서 소개된 실시예들의 동일한 이점들을 달성하고 및/또는 동일한 목적들을 수행하기 위한 다른 공정들 및 구조체들을 설계 또는 수정하기 위한 토대로서 본 개시를 쉽게 이용할 수 있다는 것을 인지해야 한다. 당업자들은 이러한 등가의 구성들이 본 개시의 사상 및 범위로부터 벗어나지 않으며, 이들은 본 개시의 사상 및 범위로부터 벗어남 없이 다양한 변경들, 대체물들, 및 변형들을 가할 수 있다는 것을 또한 인식해야 한다.

Claims (10)

  1. 반도체 디바이스를 제조하는 방법에 있어서,
    기판, 상기 기판 위에 형성된 에칭 정지층, 및 상기 에칭 정지층 위에 형성된 절연 층을 포함하는 층들의 스택을 제공하는 단계; 및
    상기 절연층 위에 티타늄 질화물(TiN) 하드 마스크를 형성하는 단계
    를 포함하고,
    상기 TiN 하드 마스크는 하나 이상의 서브-층들을 포함하며,
    상기 서브-층들 각각은 염소와 혼합된 TiN을 증착하는 단계 및 플라즈마 가스 처리를 수행하는 단계를 포함한 공정들의 사이클에 의해 연속적으로 형성되는 것인, 반도체 디바이스를 제조하는 방법.
  2. 제 1 항에 있어서, 상기 염소와 혼합된 TiN은 TiCl4 가스에서 증착되는 것인, 반도체 디바이스를 제조하는 방법.
  3. 제 1 항에 있어서, 상기 공정들의 사이클은 1 내지 10 원자 퍼센트 사이에서 염소의 농도를 제어하는 단계를 포함하는 것인, 반도체 디바이스를 제조하는 방법.
  4. 제 1 항에 있어서, 상기 염소와 혼합된 TiN은 플라즈마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition ;PECVD)에 의해 증착되는 것인, 반도체 디바이스를 제조하는 방법.
  5. 제 1 항에 있어서, 상기 플라즈마 가스 처리는 질소(N2) 및 수소(H2) 가스의 혼합물을 이용하는 것인, 반도체 디바이스를 제조하는 방법.
  6. 제 1 항에 있어서, 상기 공정들의 사이클은 상기 각각의 사이클에서 상기 플라즈마 가스 처리의 지속기간을 제어하는 것에 의해 염소의 농도를 제어하는 단계를 포함하는 것인, 반도체 디바이스를 제조하는 방법.
  7. 제 1 항에 있어서, 상기 TiN 하드 마스크의 내부 스트레스의 소정의 타입 및 크기를 고려하여 상기 TiN 하드 마스크의 서브-층들의 개수를 결정하는 단계를 더 포함하는, 반도체 디바이스를 제조하는 방법.
  8. 제 1 항에 있어서,
    상기 층들의 스택 상에 복수의 트랜치들을 형성하는 단계로서, 각각의 트랜치는 상기 절연 층 내로 연장함으로써 상기 트랜치들을 인터위브(interweave)하는 복수의 트랜치 측벽들을 남기는 것인, 상기 복수의 트랜치들을 형성하는 단계; 및
    상기 복수의 트랜치들과 상기 복수의 트랜치 측벽들 위에 확산 방지 배리어 막을 형성하는 단계
    를 더 포함하는, 반도체 디바이스를 제조하는 방법.
  9. 반도체 디바이스를 제조하는 방법에 있어서,
    모델 반도체 구조체(model semiconductor structure)에서 모델 TiN 하드 마스크 상에 행사될 외부 스트레스를 결정하는 단계로서, 상기 모델 반도체 구조체는 모델 절연층, 및 상기 모델 절연 층 내로 정의됨으로써 복수의 인터위브하는 모델 트랜치 측벽들을 정의하는 복수의 모델 트랜치들을 포함하고, 상기 모델 트랜치 측벽들 각각은 상기 모델 절연 층, 상기 모델 절연층 위에 형성된 모델 TiN 하드 마스크, 및 상기 모델 TiN 하드 마스크 위에 형성된 모델 확산 방지 배리어 막을 포함하는 것인, 상기 외부 스트레스를 결정하는 단계;
    TiN 서브-층들의 개수 및 상기 TiN 서브-층들 각각의 형성에서 수행될 플라즈마 가스 처리의 지속기간을 결정하는 단계로서, 상기 결정은 TiN 하드 마스크가 TiN 서브-층 개수 및 플라즈마 가스 처리의 지속기간에 따라 형성될 때, 상기 TiN 하드 마스크는 외부 스트레스와 균형을 맞추는(counter-balance) 내부 스트레스를 갖도록 하는 방식으로 이루어지는 것인, 상기 TiN 서브-층들의 개수 및 플라즈마 가스 처리의 지속기간을 결정하는 단계;
    기판, 상기 기판 위에 형성된 에칭 정지층, 및 상기 에칭 정지층 위에 형성된 절연 층을 포함하는 층들의 스택을 제공하는 단계; 및
    상기 절연 층 위에 TiN 하드 마스크를 형성하는 단계로서, 상기 TiN 하드 마스크는 결정된 TiN 서브-층 개수의 TiN 서브-층들을 포함하고, 상기 TiN 서브-층들 각각은 염소와 혼합된 TiN을 증착하는 단계 및 결정된 지속기간 동안 플라즈마 가스로 상기 증착된 TiN 서브-층을 처리하는 단계에 의해 연속적으로 형성되는 것인, 상기 TiN 하드 마스크를 형성하는 단계
    를 포함하는, 반도체 디바이스를 제조하는 방법.
  10. 반도체 디바이스를 제조하는 방법에 있어서,
    에칭 정지층 위에 형성된 절연층을 포함하는 기판을 제공하는 단계; 및
    염소와 혼합된 티타늄 질화물(TiN)의 제 1 층을 증착하는 단계, 제 1 플라즈마 가스 처리를 수행하는 단계, 염소와 혼합된 TiN의 제 2 층을 증착하는 단계, 및 제 2 플라즈마 가스 처리를 수행하는 단계를 순차적으로 수행하는 것에 의해 상기 절연 층 위에 TiN 하드 마스크를 형성하는 단계
    를 포함하는, 반도체 디바이스를 제조하는 방법.
KR1020130129760A 2013-03-15 2013-10-30 TiN 하드 마스크의 스트레스-제어 형성 KR101524938B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361799898P 2013-03-15 2013-03-15
US61/799,898 2013-03-15
US13/925,495 2013-06-24
US13/925,495 US8975187B2 (en) 2013-03-15 2013-06-24 Stress-controlled formation of tin hard mask

Publications (2)

Publication Number Publication Date
KR20140113282A true KR20140113282A (ko) 2014-09-24
KR101524938B1 KR101524938B1 (ko) 2015-06-01

Family

ID=51523657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130129760A KR101524938B1 (ko) 2013-03-15 2013-10-30 TiN 하드 마스크의 스트레스-제어 형성

Country Status (3)

Country Link
US (4) US8975187B2 (ko)
KR (1) KR101524938B1 (ko)
CN (2) CN104045053A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5872904B2 (ja) * 2012-01-05 2016-03-01 東京エレクトロン株式会社 ＴｉＮ膜の成膜方法および記憶媒体
US8975187B2 (en) 2013-03-15 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Stress-controlled formation of tin hard mask
US9159661B2 (en) * 2013-11-19 2015-10-13 GlobalFoundries, Inc. Integrated circuits with close electrical contacts and methods for fabricating the same
US20150194478A1 (en) * 2014-01-03 2015-07-09 Micron Technology, Inc. Capacitors and Methods of Forming Capacitors
CN104817055B (zh) * 2014-01-30 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9385068B2 (en) * 2014-03-05 2016-07-05 Northrop Grumman Systems Corporation Stacked interconnect structure and method of making the same
US9257298B2 (en) 2014-03-28 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for in situ maintenance of a thin hardmask during an etch process
US9576894B2 (en) * 2015-06-03 2017-02-21 GlobalFoundries, Inc. Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same
US10347488B2 (en) 2015-09-19 2019-07-09 Applied Materials, Inc. Titanium compound based hard mask films
US10541250B2 (en) * 2015-12-29 2020-01-21 Toshiba Memory Corporation Method for manufacturing semiconductor device
CN105779936B (zh) * 2016-01-20 2018-12-04 北京师范大学 一种针对超厚TiN膜层保持超硬特性同时提高韧性的制备方法
US9643837B1 (en) * 2016-01-29 2017-05-09 Infineon Technologies Ag Sensor device and method for making thereof
WO2018002595A1 (en) * 2016-06-30 2018-01-04 Cirrus Logic International Semiconductor Limited Mems device and process
US10988376B2 (en) * 2017-12-13 2021-04-27 Vanguard International Semiconductor Singapore Pte. Ltd. Monolithic integration of piezoelectric micromachined ultrasonic transducers and CMOS and method for producing the same
US11424132B2 (en) * 2018-11-03 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling contact resistance in cobalt-titanium structures
US11566324B2 (en) * 2020-02-27 2023-01-31 Applied Materials, Inc. Conditioning treatment for ALD productivity
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676866A (en) * 1985-05-01 1987-06-30 Texas Instruments Incorporated Process to increase tin thickness
JPH088212A (ja) * 1994-06-22 1996-01-12 Sony Corp プラズマｃｖｄ方法
JPH08170174A (ja) * 1994-12-14 1996-07-02 Nec Corp ＴｉＮ膜の形成方法
JPH1062614A (ja) * 1996-05-23 1998-03-06 Daewoo Electron Co Ltd Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
KR100331545B1 (ko) * 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
KR100681155B1 (ko) * 2000-06-15 2007-02-09 주성엔지니어링(주) 질화티타늄막 형성방법
KR20020002741A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 랜딩 플러그 콘택 형성 방법
US6548395B1 (en) * 2000-11-16 2003-04-15 Advanced Micro Devices, Inc. Method of promoting void free copper interconnects
JP4178776B2 (ja) * 2001-09-03 2008-11-12 東京エレクトロン株式会社 成膜方法
US6617231B1 (en) * 2002-03-06 2003-09-09 Texas Instruments Incorporated Method for forming a metal extrusion free via
US7064637B2 (en) * 2002-07-18 2006-06-20 Wispry, Inc. Recessed electrode for electrostatically actuated structures
US20050112876A1 (en) * 2003-11-26 2005-05-26 Chih-Ta Wu Method to form a robust TiCI4 based CVD TiN film
US7101724B2 (en) * 2004-02-20 2006-09-05 Wireless Mems, Inc. Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation
KR100613372B1 (ko) * 2004-07-13 2006-08-21 동부일렉트로닉스 주식회사 반도체 장치의 소자 분리 영역 형성 방법
US7314813B2 (en) * 2004-10-29 2008-01-01 Macronix International Co., Ltd. Methods of forming planarized multilevel metallization in an integrated circuit
TWI265579B (en) * 2005-08-02 2006-11-01 Advanced Semiconductor Eng Package structure and wafer level package method
JP2007210083A (ja) * 2006-02-13 2007-08-23 Hitachi Ltd Ｍｅｍｓ素子及びその製造方法
CN100499070C (zh) * 2006-08-11 2009-06-10 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的制作方法
JP2008114354A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子装置及びその製造方法
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
KR100817088B1 (ko) * 2007-02-16 2008-03-26 삼성전자주식회사 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법
CN101267689A (zh) * 2007-03-14 2008-09-17 佳乐电子股份有限公司 电容式微型麦克风的麦克风芯片
CN100561713C (zh) * 2007-06-18 2009-11-18 中芯国际集成电路制造(上海)有限公司 Cmos器件钝化层形成方法
US8319312B2 (en) * 2007-07-23 2012-11-27 Wispry, Inc. Devices for fabricating tri-layer beams
WO2010006065A2 (en) * 2008-07-08 2010-01-14 Wispry, Inc. Thin-film lid mems devices and methods
US20110018013A1 (en) * 2009-07-21 2011-01-27 Koninklijke Philips Electronics N.V. Thin-film flip-chip series connected leds
FR2955999B1 (fr) * 2010-02-04 2012-04-20 Commissariat Energie Atomique Procede d'encapsulation d'un microcomposant par un capot renforce mecaniquement
US8865497B2 (en) * 2010-06-25 2014-10-21 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
US8216882B2 (en) * 2010-08-23 2012-07-10 Freescale Semiconductor, Inc. Method of producing a microelectromechanical (MEMS) sensor device
US20120088371A1 (en) * 2010-10-07 2012-04-12 Applied Materials, Inc. Methods for etching substrates using pulsed dc voltage
US20120094418A1 (en) * 2010-10-18 2012-04-19 Triquint Semiconductor, Inc. Wafer Level Package and Manufacturing Method Using Photodefinable Polymer for Enclosing Acoustic Devices
KR101865839B1 (ko) * 2010-11-04 2018-06-11 삼성전자주식회사 미세 패턴 형성 방법 및 반도체 소자의 제조 방법
KR20130026266A (ko) * 2011-09-05 2013-03-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9349595B2 (en) * 2012-07-11 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices
US8975187B2 (en) * 2013-03-15 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Stress-controlled formation of tin hard mask

Also Published As

Publication number Publication date
US9573806B2 (en) 2017-02-21
CN104045053A (zh) 2014-09-17
US20150187579A1 (en) 2015-07-02
US20140273470A1 (en) 2014-09-18
CN109987576B (zh) 2021-10-29
US8975187B2 (en) 2015-03-10
US9938138B2 (en) 2018-04-10
CN109987576A (zh) 2019-07-09
US20140264475A1 (en) 2014-09-18
KR101524938B1 (ko) 2015-06-01
US9218970B2 (en) 2015-12-22
US20170158494A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
KR101524938B1 (ko) TiN 하드 마스크의 스트레스-제어 형성
US10192781B2 (en) Interconnect structures incorporating air gap spacers
US9997404B2 (en) Method of forming an interconnect structure for a semiconductor device
KR101515278B1 (ko) 금속의 접촉 저항을 줄이기 위한 방법
US9093501B2 (en) Interconnection wires of semiconductor devices
KR101202800B1 (ko) 듀얼 다마신 공정을 사용하는 미세 전자 소자의 배선 제조방법
JP4425432B2 (ja) 半導体装置の製造方法
US10128124B2 (en) Method for blocking a trench portion
US20090075470A1 (en) Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
TW201603190A (zh) 半導體裝置及其製造方法
TW201342524A (zh) 多層元件及其製作方法
US20120115303A1 (en) Method of fabricating damascene structures
US20230118565A1 (en) Hybrid method for forming semiconductor interconnect structure
CN115332158A (zh) 内连线结构的形成方法
JP2005005697A (ja) 半導体装置の製造方法
US20060099787A1 (en) Method for damascene formation using plug materials having varied etching rates
KR100720487B1 (ko) 다마신 공정을 이용한 구리 금속 배선의 형성 방법
JP2005093606A (ja) 半導体装置の製造方法
KR20040056024A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180511

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190517

Year of fee payment: 5