KR100720487B1 - 다마신 공정을 이용한 구리 금속 배선의 형성 방법 - Google Patents

다마신 공정을 이용한 구리 금속 배선의 형성 방법 Download PDF

Info

Publication number
KR100720487B1
KR100720487B1 KR1020050131461A KR20050131461A KR100720487B1 KR 100720487 B1 KR100720487 B1 KR 100720487B1 KR 1020050131461 A KR1020050131461 A KR 1020050131461A KR 20050131461 A KR20050131461 A KR 20050131461A KR 100720487 B1 KR100720487 B1 KR 100720487B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
forming
insulating film
nitrogen
photoresist pattern
Prior art date
Application number
KR1020050131461A
Other languages
English (en)
Inventor
정석원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050131461A priority Critical patent/KR100720487B1/ko
Application granted granted Critical
Publication of KR100720487B1 publication Critical patent/KR100720487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Abstract

다마신 공정을 이용한 구리 금속 배선의 형성 방법이 개시된다. 본 방법은, 반도체 기판 위에 탄소를 포함하는 층간 절연막을 형성하는 단계와, 상기 층간 절연막 위에 비아 또는 트렌치를 형성하기 위한 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각 마스크로 하여 상기 층간 절연막 내에 비아 또는 트렌치를 형성하는 단계와, 수소(H2) 및 질소(N2) 가스를 이용한 플라즈마 에싱 공정을 통해 상기 감광막 패턴을 제거하는 단계와, 상기 비아 또는 트렌치 내부에 전기화학 도금법을 이용하여 구리 도금층을 형성하는 단계를 포함한다. 여기서, 층간 절연막은 SiCOH로 형성될 수 있다. 또한, 플라즈마 에싱 공정에서 질소(N2)에 대한 수소(H2)의 함량비가 1 이상인 것이 바람직하다.
구리 배선, 다마신(damascene)

Description

다마신 공정을 이용한 구리 금속 배선의 형성 방법{METHOD FOR FORMING COPPER METALLIZATION LAYER USING DAMASCENE PROCESS}
도 1a 내지 도 1g는 종래의 듀얼 다마신 공정을 이용하여 구리 금속 배선의 형성 방법을 나타내는 단면도들이다.
도 2는 감광막 패턴을 제거하기 위한 산소 플라즈마 에싱 공정에서 탄소를 포함하는 저유전율 절연막에 야기되는 탄소 결핍 현상을 설명하는 도면이다.
도 3은 본 발명에 따른 다마신 공정을 이용한 구리 금속 배선의 형성 방법을 설명하는 도면이다.
도 4는 본 발명에 따른 다마신 공정을 이용한 구리 금속 배선의 형성 과정을 설명하는 공정 흐름도이다.
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 다마신 공정을 이용하여 반도체 소자의 구리 금속 배선을 형성하는 방법에 관한 것이다.
반도체 소자의 제조 공정은 실리콘 기판에 트랜지스터를 형성하는 기판 공정 (Front End of the Line; FEOL)과 배선을 형성하는 배선 공정(Back End Of the Line; BEOL)으로 구분된다. 배선 기술은 반도체 집적 회로의 개별 트랜지스터를 서로 연결하여 회로를 구성하는 전원공급 및 신호전달의 통로를 실리콘 위에 구현하는 기술이다.
이러한 배선 기술에서 높은 EM(Electro-migration) 내성을 갖는 재료인 구리(Cu)를 이용한 배선이 활발히 개발되고 있다. 그런데, 구리는 식각이 용이하지 않고 공정 중에 산화되기 때문에, 일반적인 금속 공정과는 달리 다마신(dual damascene) 공정 기술을 통해 구리 금속 배선을 형성한다. 특히, 듀얼 다마신 공정에서는 층간 절연막에 비아(via) 및 트렌치(trench)를 형성한 후, 전기화학 도금법을 이용하여 비아 및 트렌치에 구리를 매립하고, 화학기계적 연마(Chemical Mechanical Polishing) 공정으로 평탄화시킴으로써 구리 배선을 형성하게 된다.
종래의 듀얼 다마신 공정을 이용한 금속 배선을 형성 방법을 도 1a 내지 도 1g를 참조하여 설명한다.
도 1a를 참조하면, 먼저 기판(10) 또는 하부 금속 배선(미도시) 위에 장벽 절연막(11) 및 층간 절연막(12)을 차례로 증착한다. 이어서, 도 1b에서 보듯이, 사진 및 식각 공정을 이용하여 층간 절연막(12) 내에 비아홀(14)을 형성한다. 여기서, 층간 절연막(12) 아래에 형성된 장벽 절연막(11)이 식각 정지층으로 이용된다.
다음으로, 도 1c에서 보듯이, 폴리머(Polymer) 계열의 감광막(14a)을 전면 도포한 후 비아홀(14) 내부에만 감광막(14a)을 남기고 층간 절연막(12)의 상면에 형성된 감광막을 제거한다. 그리고, 도 1d에서 보듯이, 사진 및 식각 공정을 이용하여 층간 절연막(12) 내에 트렌치(15)를 형성한다. 이때, 층간 절연막(12)이 식각되면서, 비아홀(14) 내부에 형성된 폴리머 계열의 감광막(14a)의 일부도 함께 제거된다.
다음으로, 도 1e에서 보듯이, 비아홀(14) 내부에 잔존하는 감광막(도 1d의 14a)을 제거한 후, 비아홀(14)에 의해 노출된 장벽 절연막(11)의 일부를 제거한다. 이어서, 도 1f에서 보듯이, 결과물 전면에 장벽 금속막(16)을 증착한 후, 비아홀(14)과 트렌치(15) 내부에 전기화학 도금법을 이용하여 구리(18)를 매립한다. 마지막으로, 도 1g에서 보듯이, 화학적 기계적 연마(Chemical-Mechanical Polishing) 공정을 이용하여 층간 절연막(12) 표면까지 평탄화함으로써 구리 금속 배선을 완성한다.
한편, 0.13㎛ 이하의 반도체 소자에서는, 금속 배선들 사이에 발생되는 RC 지연(Resistance-Capacitance Delay)을 감소시키기 위하여, 보다 낮은 유전율(Low Dielectric constant)을 가진 재료를 이용하여 층간 절연막을 형성한다. 주로 사용되는 재료로는 SiOCH가 있는데, 이 재료는 코럴(Coral)이라고 불리며, 대략 2.8 ~ 3.0 정도의 유전 상수를 갖는다.
상술한 종래의 듀얼 다마신 공정에서는, 먼저 비아홀을 형성하고 그 내부에 폴리머 계열의 감광막을 채우게 되는데, 비아홀에 채워진 감광막은 후속 공정에서 에싱(Ashing)을 통해 제거되어야 한다. 그러나, 저유전율 층간 절연막으로서 코럴 을 사용하는 경우, SiOCH에 포함된 Si, O, Chx 작용기 중에서, 탄소 성분이 산소와 결합하여 일산화탄소(CO) 또는 이산화탄소(CO2)로 쉽게 휘발된다. 따라서, 트렌치를 형성한 후에 산소(O2) 플라즈마를 이용한 에싱 공정을 수행하면, 산소에 의한 탄소 결핍 현상이 유발되어 저유전율 층간 절연막의 유전 상수가 증가하는 문제가 야기될 수 있다. 도 2에는 탄소 결핍 현상으로 인해 비아홀(14) 및 트렌치(15)가 형성된 층간 절연막(12)의 내벽에 탄소 결핍층(12a)이 형성된 상태를 개략적으로 도시하였다. 특히, 이러한 현상은 보다 낮은 유전율(1.8 ~ 2.5)을 얻기 위해 다공성 층간 절연막을 형성하는 경우에 더욱 심해진다.
본 발명은 상술한 문제를 해결하기 위한 것으로서, 감광막 패턴의 에싱 공정에서 탄소를 포함하는 저유전율 층간 절연막에 탄소 결핍 현상이 발생하는 것을 방지할 수 있는 구리 금속 배선의 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 다마신 공정을 이용한 구리 금속 배선의 형성 방법은, 다마신 공정을 이용한 구리 금속 배선의 형성 방법으로서, 반도체 기판 위에 탄소를 포함하는 SiCOH로 이루어진 층간 절연막을 형성하는 단계와, 상기 층간 절연막 위에 비아 또는 트렌치를 형성하기 위한 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각 마스크로 하여 상기 층간 절연막 내에 비아 또는 트렌치를 형성하는 단계와, 질소(N2)에 대한 수소(H2)의 함량비가 1 이상인 수소(H2) 및 질소(N2) 가스를 이용한 플라즈마 에싱 공정을 통해 상기 감광막 패턴을 제거하는 단계와, 상기 비아 또는 트렌치 내부에 전기화학 도금법을 이용하여 구리 도금층을 형성하는 단계를 포함한다.
또한, 본 발명에 따른 다마신 공정을 이용한 구리 금속 배선의 형성 방법은, (a) 반도체 기판 위에 탄소를 포함하는 층간 절연막을 형성하는 단계와, (b) 상기 층간 절연막 위에 사진 및 식각 공정을 이용하여 비아홀을 형성하는 단계와, (c) 상기 층간 절연막 내부에 형성된 상기 비아홀에 감광제를 매립하는 단계와, (d) 상기 층간 절연막 위에 트렌치 오프닝을 가진 감광막 패턴을 형성하는 단계와, (e) 상기 감광막 패턴을 식각 마스크로 하여 상기 층간 절연막 내에 트렌치를 형성하는 단계와, (f) 수소(H2) 및 질소(N2) 가스를 이용한 플라즈마 에싱 공정을 통해 상기 비아홀에 매립된 상기 감광제 및 상기 층간 절연막 위에 형성된 상기 감광막 패턴을 제거하는 단계와, (g) 상기 비아 또는 트렌치 내부에 전기화학 도금법을 이용하여 구리 도금층을 형성하는 단계를 포함할 수 있다.
특히, (f) 단계는, 상기 층간 절연막 위에 형성된 상기 감광막 패턴을 산소(O2) 또는 메탄(CH4) 가스를 이용한 플라즈마 에싱 공정으로 제거하는 단계와, 상기 비아홀 내부에 매립된 상기 감광제를 수소(H2) 및 질소(N2) 가스를 이용한 플라즈마 에싱 공정으로 제거하는 단계를 포함할 수 있다.
이하에서는 도 3 및 도 4를 참조하여 본 발명에 따른 바람직한 실시예를 설명하기로 한다. 특히, 본 실시예에서는 비아홀을 먼저 형성하는 방식으로 진행되 는 듀얼 다마신 공정을 예시하여 설명할 것이나, 트랜치를 먼저 형성하는 방식으로 진행되는 듀얼 다마신 공정 및 싱글 다마신 공정에도 동일하게 적용될 수 있다.
도 3에는 도 1a 내지 도 1d의 공정을 거친 후의 반도체 기판의 단면을 나타내었다. 또한, 도 4에는 본 발명에 따른 구리 금속 배선의 형성 과정에 대한 공정 순서도를 나타내었다.
도 3 및 도 4를 참조하면, 기판(10) 또는 하부 금속 배선(미도시) 위에 장벽 절연막(11) 및 층간 절연막(12)이 순차적으로 형성된다(S100). 여기서, 층간 절연막(12)으로는 탄소를 포함하는 저유전율 재료가 사용되며, 특히 코럴(SiOCH)을 이용하여 형성되는 것이 바람직하다. 다음으로, 층간 절연막(12) 내에는 사진 및 식각 공정을 통해 비아홀(14) 및 트렌치(15)가 형성된다(S200). 여기서, 비아홀(14)의 내부에는 폴리머 계열의 감광제(14a)가 매립되어 있으며, 또한, 층간 절연막(12) 위에는 비아홀(14)의 폭보다 큰 폭을 가지는 트렌치 오프닝을 한정하는 감광막 패턴(15a)가 형성되어 있다. 감광막 패턴(15a)을 식각 마스크로 사용하여, 층간 절연막(12) 내에 트렌치(15)가 형성된다.
다음으로, 비아홀(14) 내부에 잔존하는 감광막(14a) 및 층간 절연막(12) 위에 형성된 감광막 패턴(15a)을 에싱 공정을 통해 제거한다(S300). 여기서, 에싱 공정은 수소(H2) 및 질소(N2) 가스를 이용한 플라즈마 에싱 공정을 통해 수행되는 것이 바람직하다. 수소 및 질소 가스를 이용한 플라즈마 에싱 공정에서는 산소가 함유되어 있지 않으므로 층간 절연막(12)에 탄소 결핍 현상이 발생하지 않는다.
다만, 수소 및 질소 플라즈마 에싱은 감광막의 제거 특성이 우수하지 못하기 때문에, 도 4에서 보듯이, 2단계 에싱 공정으로 나누어 진행할 수 있다. 즉, 층간 절연막(12) 위에 형성된 감광막 패턴(15a)은 사진 공정에서 베이킹 공정을 거치면서 경화되어 있으므로, 감광막 제거 특성이 우수한 산소 플라즈마를 이용하여 우선적으로 제거한다(S310). 다만, 산소 플라즈마를 이용하는 경우 층간 절연막(12)에 탄소 결핍 현상이 나타날 수 있으므로, 가급적 최소의 시간으로 수행한다. 탄소 결핍 현상을 보다 최소화하기 위해서는, 메탄(CH4) 가스를 이용하여 플라즈마 에싱을 수행하는 것이 더욱 바람직하다. 다음으로, 비아홀(14)에 매립된 감광제(14a)를 수소 및 질소 플라즈마 에싱 공정을 통해 제거한다(S320)
플라즈마 에싱 공정을 통해 감광제(14a, 15a)를 모두 제거한 다음, 기판을 세정하고, 후속하는 다마신 공정을 수행한다. 즉, 결과물 전면에 탄탈륨/탄탈륨 질화막 등으로 이루어진 장벽 금속막을 증착한 후, 비아홀(14)과 트렌치(15) 내부에 전기화학 도금법을 이용하여 구리(18)를 매립한다(S400). 이때, 구리의 도금을 위해서, 장벽 금속막 위에 구리 시드층을 미리 형성할 수 있다. 마지막으로, 화학적 기계적 연마(Chemical-Mechanical Polishing) 공정을 이용하여 층간 절연막(12) 표면까지 구리 도금층을 제거함으로써 구리 금속 배선을 완성한다(S500).
본 실시예에서는 비아홀 및/또는 트렌치로 이루어진 다마신 패턴을 형성하기 위해서 사용한 감광막 또는 감광제를 수소 및 질소 플라즈마을 이용하여 제거하기 때문에, 탄소를 포함하는 저유전율 층간 절연막(특히, 코럴)에서 탄소 결핍 현상이 발생하는 것을 근본적으로 차단할 수 있다. 또한, 질소의 경우 폴리머 계열의 감광막을 사용하는 경우에 감광제와 반응하여 부산물을 형성할 수 있으므로, 가급적 사용량을 최소화하는 것이 바람직하고, 특히 수소/질소의 함량비를 1 이상으로 유지하여 플라즈마 에싱 공정을 수행하는 것이 더욱 바람직하다.
본 발명에 따르면, 감광막을 에싱 공정에 의해 제거할 때 산소 플라즈마를 사용하지 않으므로, 탄소를 포함하는 저유전율 절연막(특히, 코럴)에 탄소 결핍 현상이 발생하는 것을 효과적으로 방지할 수 있다. 따라서, 탄소 결핍 현상으로 인해 층간 절연막의 유전율이 증가하는 것을 방지할 수 있다.
지금까지 본 발명의 바람직한 실시예에 대해 설명하였으며, 비록 특정 용어들이 사용되었으나 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것이 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (8)

  1. 다마신 공정을 이용한 구리 금속 배선의 형성 방법으로서,
    반도체 기판 위에 탄소를 포함하는 SiCOH로 이루어진 층간 절연막을 형성하는 단계와,
    상기 층간 절연막 위에 비아 또는 트렌치를 형성하기 위한 감광막 패턴을 형성하는 단계와,
    상기 감광막 패턴을 식각 마스크로 하여 상기 층간 절연막 내에 비아 또는 트렌치를 형성하는 단계와,
    질소(N2)에 대한 수소(H2)의 함량비가 1 이상인 수소(H2) 및 질소(N2) 가스를 이용한 플라즈마 에싱 공정을 통해 상기 감광막 패턴을 제거하는 단계와,
    상기 비아 또는 트렌치 내부에 전기화학 도금법을 이용하여 구리 도금층을 형성하는 단계를 포함하는 구리 금속 배선의 형성 방법.
  2. 삭제
  3. 삭제
  4. 다마신 공정을 이용한 구리 금속 배선의 형성 방법으로서,
    (a) 반도체 기판 위에 탄소를 포함하는 층간 절연막을 형성하는 단계와,
    (b) 상기 층간 절연막 위에 사진 및 식각 공정을 이용하여 비아홀을 형성하는 단계와,
    (c) 상기 층간 절연막 내부에 형성된 상기 비아홀에 감광제를 매립하는 단계와,
    (d) 상기 층간 절연막 위에 트렌치 오프닝을 가진 감광막 패턴을 형성하는 단계와,
    (e) 상기 감광막 패턴을 식각 마스크로 하여 상기 층간 절연막 내에 트렌치를 형성하는 단계와,
    (f) 수소(H2) 및 질소(N2) 가스를 이용한 플라즈마 에싱 공정을 통해 상기 비아홀에 매립된 상기 감광제 및 상기 층간 절연막 위에 형성된 상기 감광막 패턴을 제거하는 단계와,
    (g) 상기 비아 또는 트렌치 내부에 전기화학 도금법을 이용하여 구리 도금층 을 형성하는 단계를 포함하는 구리 금속 배선의 형성 방법.
  5. 제4항에 있어서,
    상기 층간 절연막은 SiOCH로 형성되는 것을 특징으로 하는 구리 금속 배선의 형성 방법.
  6. 제4항에 있어서,
    상기 (f) 단계에서, 상기 플라즈마 에싱 공정에 사용되는 질소(N2)에 대한 수소(H2)의 함량비가 1 이상인 것을 특징으로 하는 구리 금속 배선의 형성 방법.
  7. 제4항에 있어서,
    상기 (f) 단계는,
    (f1) 상기 층간 절연막 위에 형성된 상기 감광막 패턴을 산소(O2) 또는 메탄(CH4) 가스를 이용한 플라즈마 에싱 공정으로 제거하는 단계와,
    (f2) 상기 비아홀 내부에 매립된 상기 감광제를 수소(H2) 및 질소(N2) 가스를 이용한 플라즈마 에싱 공정으로 제거하는 단계를 포함하는 것을 특징으로 하는 구리 금속 배선의 형성 방법.
  8. 제7항에 있어서,
    상기 (f2) 단계에서 상기 플라즈마 에싱 공정에 사용되는 질소(N2)에 대한 수소(H2)의 함량비가 1 이상인 것을 특징으로 하는 구리 금속 배선의 형성 방법.
KR1020050131461A 2005-12-28 2005-12-28 다마신 공정을 이용한 구리 금속 배선의 형성 방법 KR100720487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131461A KR100720487B1 (ko) 2005-12-28 2005-12-28 다마신 공정을 이용한 구리 금속 배선의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131461A KR100720487B1 (ko) 2005-12-28 2005-12-28 다마신 공정을 이용한 구리 금속 배선의 형성 방법

Publications (1)

Publication Number Publication Date
KR100720487B1 true KR100720487B1 (ko) 2007-05-22

Family

ID=38277821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131461A KR100720487B1 (ko) 2005-12-28 2005-12-28 다마신 공정을 이용한 구리 금속 배선의 형성 방법

Country Status (1)

Country Link
KR (1) KR100720487B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003232A (ko) * 2002-07-02 2004-01-13 주식회사 하이닉스반도체 반도체 소자의 다층 배선 형성방법
KR20040058977A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003232A (ko) * 2002-07-02 2004-01-13 주식회사 하이닉스반도체 반도체 소자의 다층 배선 형성방법
KR20040058977A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Similar Documents

Publication Publication Date Title
US10879107B2 (en) Method of forming barrier free contact for metal interconnects
US6514852B2 (en) Semiconductor device and method of manufacturing the same
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US6713402B2 (en) Methods for polymer removal following etch-stop layer etch
US7723851B2 (en) Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
US7704869B2 (en) Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
KR101202800B1 (ko) 듀얼 다마신 공정을 사용하는 미세 전자 소자의 배선 제조방법
KR101027172B1 (ko) 인터커넥트 컨택트의 건식 에치백
US20060270214A1 (en) Semiconductor device and method for fabricating the same
JP2005072384A (ja) 電子デバイスの製造方法
US7378340B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN100533725C (zh) 半导体器件的金属互连形成方法
US7144761B2 (en) Semiconductor device and method for fabricating the same
KR100614782B1 (ko) 이중 다마신 구조를 포함하는 집적회로 제조방법 및 집적회로
US8143109B2 (en) Method for fabricating damascene interconnect structure having air gaps between metal lines
US10930520B2 (en) Self-formed liner for interconnect structures
US6399424B1 (en) Method of manufacturing contact structure
KR100720487B1 (ko) 다마신 공정을 이용한 구리 금속 배선의 형성 방법
US6465340B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
JP2006517059A (ja) 相互接続構造の金属エッチング方法およびそのような方法で得られた金属相互接続構造
KR20040105578A (ko) 반도체 장치 및 그 제조 방법
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
JP3774399B2 (ja) デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法
KR100628227B1 (ko) 반도체 소자의 배선 형성방법
KR100707657B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100422

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee