KR20140110052A - 적층가능 마이크로전자 패키지 구조 - Google Patents

적층가능 마이크로전자 패키지 구조 Download PDF

Info

Publication number
KR20140110052A
KR20140110052A KR1020147021931A KR20147021931A KR20140110052A KR 20140110052 A KR20140110052 A KR 20140110052A KR 1020147021931 A KR1020147021931 A KR 1020147021931A KR 20147021931 A KR20147021931 A KR 20147021931A KR 20140110052 A KR20140110052 A KR 20140110052A
Authority
KR
South Korea
Prior art keywords
package
microelectronic
substrate
terminals
terminal
Prior art date
Application number
KR1020147021931A
Other languages
English (en)
Other versions
KR101925427B1 (ko
Inventor
벨가셈 하바
경모 방
Original Assignee
인벤사스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인벤사스 코포레이션 filed Critical 인벤사스 코포레이션
Publication of KR20140110052A publication Critical patent/KR20140110052A/ko
Application granted granted Critical
Publication of KR101925427B1 publication Critical patent/KR101925427B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Micromachines (AREA)

Abstract

마이크로전자 어셈블리(8)는 제 1 면(14) 및 제 2 면(16) 및 기판 콘택(24)이 있는 기판(12)을 가지는 제 1 마이크로전자 패키지(10A)를 포함한다. 제 1 패키지는 기판 콘택과 전기적으로 접속되고 제 1 면 상에서 서로로부터 이격되어 제 1 및 제 2 마이크로전자 소자 사이에 상호접속 영역을 제공하는 소자 콘택(24)을 가지는 제 1 및 제 2 마이크로전자 소자(40)를 더 포함한다. 제 2 면에서의 복수 개의 패키지 단자(26)는 패키지를 외부 컴포넌트와 접속시키기 위하여 기판 콘택과 상호접속된다. 복수 개의 스택 단자(58)는 패키지를 기판의 제 1 면에 상재하는 컴포넌트와 접속시키기 위하여 상호접속 영역 내의 제 1 면에서 노출된다. 어셈블리는 제 1 마이크로전자 패키지에 상재하며 제 1 마이크로전자 패키지의 스택 단자에 결합되는 단자(26)를 가지는 제 2 마이크로전자 패키지(10B)를 더 포함한다.

Description

적층가능 마이크로전자 패키지 구조 {STACKABLE MICROELECTRONIC PACKAGE STRUCTURES}
관련 출원들에 대한 상호 참조
본 출원은 2012 년 1 월 9 일에 출원된 미국 특허출원 번호 제 13/346,167 호에 대한 우선권을 주장하며, 이것의 개시물은 원용에 의해 본 명세서에 포함된다.
본 발명은 개선된 마이크로전자 패키지에 그리고 이러한 패키지를 제조하는 방법에 관련된다.
마이크로전자 소자는 일반적으로 다이 또는 반도체 칩이라고 불리는, 실리콘 또는 갈륨 비소와 같은 반도체 재료의 얇은 슬래브를 포함한다. 반도체 칩은 통상적으로 회로 기능, 예를 들어 집적 회로로서의 기능을 수행하기 위하여 전기적으로 내부적으로 서로 접속될 수 있는 대량의 능동 또는 수동 디바이스를 통상적으로 구현한다. 반도체 칩은 개개의, 사전패키지된 유닛으로서 공통적으로 제공된다. 몇몇 유닛 디자인에서는, 반도체 칩은 기판 또는 칩 캐리어에 탑재된다.
반도체 패키지 분야에서 이루어져 온 발전에도 불구하고, 전기적 상호접속 신뢰성을 향상하면서도 패키지의 전체 사이즈를 감소시키는 것을 도울 수도 있는 개선에 대한 필요성이 여전히 존재한다. 본 발명의 이러한 속성은 이하 설명되는 바와 같은 마이크로전자 패키지의 구성 및 마이크로전자 패키지의 제조 방법에 의하여 획득된다.
본 개시물의 양태는 제 1 및 제 2 대항면 및 그 위에 기판 콘택이 있는 기판을 가지는 제 1 마이크로전자 패키지를 포함하는 마이크로전자 어셈블리에 관련된다. 제 1 패키지는, 상기 기판 콘택과 전기적으로 접속된 소자 콘택을 각각 가지는 제 1 및 제 2 마이크로전자 소자로서, 상기 제 1 및 제 2 마이크로전자 소자는 상기 제 1 및 제 2 마이크로전자 소자 사이에 상기 제 1 면의 상호접속 영역을 제공하기 위하여 상기 제 1 면 상에서 서로로부터 이격되는, 제 1 및 제 2 마이크로전자 소자를 더 포함한다. 상기 제 2 면에 있는 복수 개의 패키지 단자는 상기 패키지를 상기 패키지 외부의 컴포넌트와 접속시키기 위하여 상기 기판 콘택과 전기적으로 상호접속된다. 복수 개의 스택 단자는 패키지를 기판의 제 1 면에 상재하는 컴포넌트와 접속시키기 위하여 상호접속 영역 내의 제 1 면에서 노출된다. 어셈블리는 제 1 마이크로전자 패키지에 상재하며 제 1 마이크로전자 패키지의 스택 단자에 결합되는 단자를 가지는 제 2 마이크로전자 패키지를 더 포함한다.
상기 패키지 단자 및 스택 단자는 개별적인 전기적으로 접속된 쌍에서 서로에 상재할 수 있다. 일 예에서, 상기 패키지 단자 및 스택 단자는 기판을 통하는 도전성 비아의 대항 단부일 수 있다.
상기 스택 단자의 추가적인 것들은, 상기 상호접속 영역의 외부인 그것의 일부에서 상기 기판의 제 1 면에 있을 수 있다. 일 실시예에서, 상기 제 1 마이크로전자 패키지는 상기 제 1 및 제 2 마이크로전자 소자 사이에서 상기 상호접속 영역의 대항면 상에서 이격되는 제 3 및 제 4 마이크로전자 소자를 더 포함할 수 있다. 이러한 실시예에서, 상기 스택 단자의 추가적인 것들은 상기 마이크로전자 소자 중 인접한 것들에 의하여 경계지어지는 상기 기판의 코너 지역 내에 있을 수 있다. 추가적으로 또는 대안적으로는, 상기 스택 단자 중 적어도 몇몇은 상기 제 1 및 제 2 마이크로전자 소자 모두와 접속될 수 있다. 이러한 예에서, 상기 제 1 및 제 2 마이크로전자 소자 모두와 접속되는 상기 스택 단자 중 적어도 몇몇은 커맨드, 어드레스, 및 타이밍 신호 중 적어도 하나를 운반하도록 구성될 수 있다.
상기 제 1 마이크로전자 패키지는 상기 기판의 제 1 면의 적어도 일부에 상재하는 몰딩된 봉합재층을 더 포함할 수 있고, 상기 제 1 도전성 상호접속의 적어도 일부는 몰딩된 봉합재층을 통하여 노출된 단부로 연장하는 제 1 도전성 비아를 포함할 수 있다. 일 실시예에서, 상기 제 1 및 제 2 마이크로전자 소자의 콘택-베어링 페이스는 상기 기판에 대향할 수 있고, 상기 기판 콘택은 상기 제 2 면에서 노출되는 기판 콘택을 포함하며, 상기 소자 콘택은 와이어 본드에 의하여 상기 기판 콘택과 접속될 수 있다.
마이크로전자 어셈블리는 제 1 면에서 노출되는 기판 콘택을 포함할 수 있다. 이러한 실시예에서, 제 1 및 제 2 마이크로전자 소자의 소자 콘택은 제 1 면에서 노출되는 기판 콘택에 대향할 수 있으며 그것에 결합될 수 있다.
제 2 마이크로전자 패키지는 제 2 기판 상에 탑재되는 제 3 마이크로전자 소자를 포함할 수 있다. 이러한 실시예에서, 제 2 패키지의 단자는 제 2 기판 상에 있고 제 3 마이크로전자 소자와 전기적으로 접속될 수 있다. 일 예에서, 상기 제 2 마이크로전자 패키지는 제 1 및 제 2 이격면을 가지는 기판 및 그것의 상기 제 2 면 상에 탑재된 제 3 및 제 4 마이크로전자 소자를 포함할 수 있다. 상기 제 3 및 제 4 마이크로전자 소자는 상기 제 2 패키지의 기판 상에서 이격되어 그 안에 상호접속 영역을 정의할 수 있고, 상기 단자는 상기 상호접속 영역 내에서 상기 제 2 패키지의 기판의 제 2 면에서 노출될 수 있다. 상기 제 2 패키지의 기판은 그것의 상기 제 1 및 제 2 면 사이에서 그것을 통과하여 연장하는 윈도우를 더 포함할 수 있고, 상기 제 2 패키지의 단자는 상기 윈도우를 통하여 연장하는 와이어 본드에 의하여 상기 제 1 패키지의 스택 단자에 결합될 수 있다. 추가적인 실시예에서, 상기 제 1 패키지의 기판은 상기 제 1 및 제 2 마이크로전자 소자 중 적어도 하나를 둘러싸는 주변 영역을 정의할 수 있고, 추가적 스택 단자가 상기 주변 영역 내에 위치된다. 상기 주변 영역은 상기 제 3 및 제 4 마이크로전자 소자 중 적어도 하나를 둘러쌀 수 있고 주변 에지가 상기 주변 영역을 경계지을 수 있다. 추가적 단자가 그것의 주변 영역 내에 위치될 수 있고, 상기 제 1 패키지의 추가적 스택 단자 중 적어도 몇몇은 상기 제 2 패키지의 기판의 주변 에지를 지나 연장하는 와이어 본드에 의하여 상기 제 2 패키지의 추가적 단자 중 적어도 몇몇과 결합될 수 있다.
제 3 마이크로전자 패키지는 제 1 마이크로전자 패키지에 상재할 수 있고 제 1 마이크로전자 패키지의 스택 단자에 결합되는 단자를 가질 수 있다. 더 나아가, 마이크로전자 어셈블리는 그것의 면에서 노출되는 회로 콘택을 가지는 회로 패널을 포함할 수 있다. 상기 제 1 마이크로전자 패키지의 패키지 단자는 상기 회로 콘택과 전기적으로 접속될 수 있다. 상기 제 2 마이크로전자 패키지 단자는 패키지 단자 또는 스택 단자 중 적어도 하나일 수 있다. 상기 제 1 패키지의 스택 단자는 상기 제 2 패키지의 패키지 단자와 전기적으로 접속될 수 있다. 더 나아가, 상기 제 1 및 제 2 패키지의 스택 단자들은 전기적으로 접속될 수 있다.
마이크로전자 어셈블리 상기 제 1 및 제 2 마이크로전자 패키지 사이에 히트 스프레더를 더 포함할 수 있다. 상기 히트 스프레더는 이것을 통과하여 형성되고 상기 상호접속 영역의 적어도 일부에 상재하는 개구부를 포함할 수 있다. 상기 제 2 마이크로전자 패키지의 스택 단자는 상기 개구부를 통하여 상기 제 1 마이크로전자 패키지의 스택 단자와 접속될 수 있다. 상기 히트 스프레더는 제 1 히트 스프레더일 수 있고, 제 2 히트 스프레더를 더 포함하는 어셈블리의 실시예에서, 상기 제 1 히트 스프레더는 상기 상호접속 영역의 제 1 면 상에 배치되고 상기 제 2 히트 스프레더는 상기 상호접속 영역의 제 2 면 상에 배치된다. 갭이 상기 제 1 및 제 2 히트 스프레더 사이에서 정의될 수 있고, 상기 제 2 마이크로전자 패키지의 스택 단자는 상기 갭을 통하여 상기 제 1 마이크로전자 패키지의 스택 단자와 접속될 수 있다.
본 개시물의 다른 양태는 제 1 및 제 2 마이크로전자 소자를 가지는 제 1 마이크로전자 패키지를 포함하는 마이크로전자 어셈블리에 관련된다. 각각의 마이크로전자 소자는 그것의 전면 페이스 및 후면 페이스 및 개별적인 전면 페이스에서 노출되는 소자 콘택을 가진다. 상기 제 1 및 제 2 마이크로전자 소자는 이들 사이에 상호접속 영역을 제공하기 위하여 좌우로 이격된다. 제 1 패키지는 상기 제 1 및 제 2 마이크로전자 소자의 전면 페이스에 상재하며 상기 마이크로전자 소자의 전면 페이스로부터 멀어지게 대향하는 면을 가지는 유전층을 더 가진다. 유전층은 제 1 면에 대항하는 제 2 면을 더 가진다. 복수 개의 패키지 단자는 상기 유전층의 제 1 면에서 노출되며 상기 유전층을 따라 연장하는 트레이스 및 상기 트레이스로부터 연장하며 상기 소자 콘택에 접촉하는 제 1 금속성 비아를 통하여 상기 소자 콘택과 전기적으로 접속된다. 복수 개의 스택 단자는 상기 유전층의 제 2 면에서 노출되며 상기 패키지를 상기 유전층의 제 2 면에 상재하는 컴포넌트와 접속시키기 위하여 상기 패키지 단자와 전기적으로 접속된다. 어셈블리는 제 1 마이크로전자 패키지에 상재하며 제 1 마이크로전자 패키지의 스택 단자에 결합되는 단자를 가지는 제 2 마이크로전자 패키지를 더 포함한다.
일 예에서, 상기 제 1 패키지는, 상기 상호접속 영역 내에서 상기 제 1 및 제 2 마이크로전자 소자를 적어도 부분적으로 둘러싸며 상기 유전층의 제 2 면에 상재하는 그것의 면을 정의하는 몰딩된 캡슐화층을 더 포함할 수 있다. 도전성 상호접속은 상기 스택 단자와 전기적으로 접속될 수 있고 상기 몰딩된 캡슐화층의 면에서 노출되는 단부면을 가진다.
본 개시물의 또 다른 양태는 제 1 및 제 2 대항면이 있는 기판을 가지는 제 1 패키지를 포함하는 마이크로전자 어셈블리에 관련된다. 제 1 패키지는 제 1 면 상의 대응하는 기판 콘택과 전기적으로 접속된 소자 콘택을 각각 가지는 제 1 및 제 2 마이크로전자 소자를 더 포함한다. 제 1 및 제 2 마이크로전자 소자는 상기 제 1 및 제 2 마이크로전자 소자 사이에 상기 제 1 면의 상호접속 영역을 제공하기 위하여 상기 제 1 면 상에서 서로로부터 이격된다. 상기 제 2 면에 있는 복수 개의 패키지 단자는 상기 패키지를 상기 패키지 외부의 컴포넌트와 접속시키기 위하여 상기 기판 콘택과 전기적으로 상호접속된다. 복수 개의 스택 단자는 상기 상호접속 영역 내의 상기 기판의 제 1 면에서 노출되고 상기 패키지 단자 중 적어도 몇몇과 전기적으로 접속된다. 어셈블리는 제 1 마이크로전자 패키지에 상재하며 단자를 가지는 제 2 마이크로전자 패키지를 더 포함한다. 복수 개의 도전성 상호접속은 상기 제 1 마이크로전자 패키지의 스택 단자 및 상기 제 2 마이크로전자 패키지의 단자 사이에서 결합된다.
제 2 마이크로전자 패키지 제 1 및 제 2 대항면을 가지는 제 2 유전층 및 상기 유전층의 제 1 면 상에 탑재되는 적어도 하나의 마이크로전자 소자를 더 포함할 수 있다.
본 개시물의 다른 실시예에 따르는 마이크로전자 어셈블리는 제 1 및 제 2 대항면을 가지는 기판 및 상기 제 1 면 상의 대응하는 기판 콘택과 전기적으로 접속된 소자 콘택을 각각 가지는 네 개의 마이크로전자 소자를 가지는 제 1 패키지를 포함한다. 상기 마이크로전자 소자는 상기 마이크로전자 소자에 의하여 둘러싸이는 상기 제 1 면의 상호접속 영역을 정의하기 위하여 상기 제 1 면 상에 배치된다. 상기 제 2 면에 있는 복수 개의 패키지 단자는 상기 패키지를 상기 패키지 외부의 컴포넌트와 접속시키기 위하여 상기 기판 콘택과 전기적으로 상호접속된다. 상호접속 영역 내의 제 1 면에 있는 복수 개의 스택 단자는 패키지 단자와 전기적으로 접속된다. 어셈블리는 제 1 마이크로전자 패키지에 상재하며 단자를 가지는 제 2 마이크로전자 패키지를 더 포함한다. 도전성 상호접속은 상기 제 1 마이크로전자 패키지의 스택 단자 및 상기 제 2 마이크로전자 패키지의 단자 사이에서 결합된다. 상기 마이크로전자 소자 각각은 상기 상호접속 영역에 인접한 주변 에지를 포함함으로써, 내부 상호접속 영역이 사각형 영역으로서 정의되도록 할 수 있다. 상기 제 1 스택 단자 중 적어도 몇몇은 상기 제 1 마이크로전자 소자 중 적어도 두 개와 전기적으로 접속될 수 있다.
본 개시물의 다른 양태는 제 1 및 제 2 대항면이 있는 기판을 가지는 제 1 패키지를 포함하는 마이크로전자 어셈블리에 관련된다. 제 1 패키지는, 제 1 면 상에서 대응하는 기판 콘택과 전기적으로 접속된 소자 콘택을 각각 가지는 제 1 및 제 2 마이크로전자 소자를 더 포함하고, 상기 제 1 및 제 2 마이크로전자 소자는 상기 제 1 및 제 2 마이크로전자 소자 사이에 상기 제 1 면의 상호접속 영역을 제공하기 위하여 상기 제 1 면 상에서 서로로부터 이격된다. 복수 개의 콘택 패드는 상기 기판의 제 2 면에서 노출되는 면을 가지며 상기 콘택트 패드의 면은 상기 패키지를 상기 패키지 외부의 컴포넌트와 접속시키기 위하여 상기 기판 콘택과 전기적으로 상호접속되는 패키지 단자를 정의한다. 몰딩된 봉합재층은 상기 기판의 제 1 면의 적어도 일부에 상재하며 봉합재 면을 정의한다. 상기 어셈블리는 상기 봉합재 면에 본딩되고 상기 봉합재 면에 대향하는 단자를 가지는 제 2 마이크로전자 패키지를 더 포함한다. 복수 개의 도전성 비아는 상기 몰딩된 봉합재층을 적어도 통하여 연장하고 상기 제 1 마이크로전자 패키지의 콘택 패드 및 상기 제 2 마이크로전자 패키지의 단자를 접속시킨다.
상기 도전성 비아는 그것과의 전기적 콘택에서 상기 제 1 패키지의 콘택 패드를 통하여 더욱 연장할 수 있다. 상기 제 2 마이크로전자 패키지는 제 1 및 제 2 이격면을 가지는 기판을 더 포함할 수 있다. 상기 제 2 면은 상기 봉합재 면에 본딩될 수 있고, 상기 제 2 패키지의 단자는 상기 기판의 제 2 면에서 노출되는 도전성 패드의 면일 수 있다. 상기 도전성 비아는 그것과의 전기적 콘택에서 상기 제 2 패키지의 도전성 패드를 통하여 더욱 연장할 수 있다.
본 개시물의 다른 양태에 따르는 시스템은 위에서 논의된 실시예 중 임의의 것에 따르는 마이크로전자 어셈블리 및 상기 마이크로전자 어셈블리에 전기적으로 접속되는 하나 이상의 다른 전자적 컴포넌트를 포함할 수 있다.
본 개시물의 다른 양태는 마이크로전자 어셈블리의 제조 방법에 관련된다. 상기 방법은 제 1 마이크로전자 패키지를 제 2 마이크로전자 패키지와 조립하는 단계로서, 상기 제 2 마이크로전자 패키지는 상기 제 1 마이크로전자 패키지에 상재하고 그 위에 단자를 가지는 단계를 포함한다. 상기 제 1 마이크로전자 패키지는 제 1 및 제 2 대항면 및 그 위에 기판 콘택을 가지는 기판을 포함한다. 제 1 패키지는 상기 기판 콘택과 전기적으로 접속된 소자 콘택을 각각 가지는 제 1 및 제 2 마이크로전자 소자를 더 포함한다. 제 1 및 제 2 마이크로전자 소자는 상기 제 1 및 제 2 마이크로전자 소자 사이에 상기 제 1 면의 상호접속 영역을 제공하기 위하여 상기 제 1 면 상에서 서로로부터 이격된다. 상기 제 2 면에 있는 복수 개의 패키지 단자는 상기 패키지를 상기 패키지 외부의 컴포넌트와 접속시키기 위하여 상기 기판 콘택과 전기적으로 상호접속한다. 복수 개의 스택 단자는 패키지를 기판의 제 1 면에 상재하는 컴포넌트와 접속시키기 위하여 상호접속 영역 내의 제 1 면에서 노출된다. 상기 방법은 상기 제 2 마이크로전자 패키지의 단자를 상기 제 1 마이크로전자 패키지의 스택 단자와 접속시켜 이들 사이에 전기적 접속을 형성하는 단계를 더 포함한다.
일 실시예에서, 상기 제 2 마이크로전자 패키지의 단자를 상기 제 1 마이크로전자 패키지의 스택 단자와 접속시키는 단계는, 상기 패키지 단자를 적어도 그것의 상호접속 내에서 상기 기판의 제 1 면에 상재하는 상기 제 1 마이크로전자 패키지의 봉합재층 상의 상호접속의 노출된 단부로 결합하는 단계를 포함한다. 이러한 예에서, 상호접속은 그것의 노출된 단부에 대항하는 스택 단자에 결합될 수 있다. 다른 실시예에서, 상기 제 2 마이크로전자 패키지의 단자를 상기 제 1 마이크로전자 패키지의 스택 단자와 접속시키는 단계는, 도전성 결합 재료 물질(material masses)을 적어도 상기 상호접속 영역 내에서 상기 기판의 제 1 면에 상재하는 상기 제 1 마이크로전자 패키지의 봉합재층 내의 홀 내에 침착시키는 단계를 포함할 수 있다. 이러한 실시예에서, 스택 단자는 상기 홀 내의 봉합재층의 면에서 노출될 수 있고, 도전성 결합 재료 물질은 제 2 패키지의 단자 및 제 1 패키지의 스택 단자에 결합될 수 있다.
추가적인 실시예에서, 상기 제 2 마이크로전자 패키지의 단자를 상기 제 1 마이크로전자 패키지의 스택 단자와 접속시키는 단계는 적어도 그것의 상호접속 영역 내에서 상기 기판의 제 1 면에 상재하는 상기 제 1 마이크로전자 패키지의 적어도 봉합재를 통하여 복수 개의 홀을 형성하는 단계를 더 포함할 수 있다. 상기 복수 개의 홀은 그것의 제 1 단부에서 상기 스택 단자의 개별적인 것들과 그리고 그것의 제 2 단부에서 상기 제 2 패키지의 단자의 대응하는 것들과 정렬될 수 있다. 이러한 방법은 상기 홀을 상기 제 1 마이크로전자 패키지의 스택 단자 및 상기 제 2 패키지의 패키지 단자와 접촉하는 도전성 재료로써 충진하는 단계를 더 포함할 수 있다. 상기 홀은 상기 제 1 패키지의 기판을 통하여 그리고 그것의 개별적인 스택 단자를 통하여 더욱 형성될 수 있다. 대안적으로는, 상기 홀은 상기 제 2 패키지의 기판을 통하여 그리고 그것의 대응하는 단자를 통하여 더욱 형성될 수 있다.
본 발명의 다양한 실시예가 이제 첨부된 도면을 참조하여 설명될 것이다. 이러한 도면이 본 발명의 몇몇 실시예만을 묘사하는 것이며 그러므로 그 범위를 한정하는 것으로 간주되어서는 안 된다는 것이 이해된다.
도 1 은 본 개시물의 일 실시예에 따른 마이크로전자 패키지를 포함하는 어셈블리의 단면도이다;
도 1a 는 대안적 어셈블리의 일부의 상세도이다;
도 2 는 도 1 에서 도시되는 바와 같은 추가적 마이크로전자 패키지를 포함하는 다른 어셈블리의 단면도이다;
도 3a 내지 도 3c 는 대안적 마이크로전자 패키지를 통합하는 대안적 어셈블리의 단면도이다;
도 4 는 대안적 마이크로전자 패키지의 대안적 어셈블리의 단면도이다;
도 5a 및 도 5b 는 대안적 마이크로전자 패키지의 다른 대안적 어셈블리의 단면도이다;
도 6 은 도 1 에 도시되는 타입의 마이크로전자 패키지를 포함하는 대안적 어셈블리이다;
도 7 은 도 1 에 도시되는 타입의 마이크로전자 패키지를 포함하는 다른 대안적 어셈블리이다;
도 8 내지 도 10 은 본 개시물의 다른 실시예에 따르는 다른 대안적 마이크로전자 패키지의 다양한 어셈블리의 단면도이다;
도 11 은 도 6 에 도시되는 타입이며 도 8 에 도시된 바와 같은 마이크로전자 패키지를 통합하는 어셈블리이다;
도 12 는 도 7 에 도시되는 타입이며 도 8 에 도시된 바와 같은 마이크로전자 패키지를 통합하는 어셈블리이다;
도 13 은 도 8 에 도시되는 타입의 추가적 마이크로전자 소자를 포함하는 어셈블리의 단면도이다;
도 14 는 다른 대안적 마이크로전자 패키지의 어셈블리의 단면도이다;
도 15 는 도 14 에 도시되는 어셈블리에서 사용되는 마이크로전자 패키지의 상면도이다;
도 16 및 도 17 은 도 14 에 도시되는 어셈블리 내에서 사용될 수 있는 대안적 마이크로전자 패키지의 상면도이다; 그리고
도 18 은 본 개시물의 실시예에 따른 마이크로전자 어셈블리를 포함하는 시스템을 도시한다.
이제 유사한 부재 번호들이 유사한 피쳐를 표시하기 위하여 사용되는 도면으로 돌아가면, 도 1 은 회로 패널(70) 상의 마이크로전자 패키지(10A 및 10B)의 마이크로전자 어셈블리(8)를 도시한다. 도시된 실시예에서, 패키지(10A 및 10B)는 실질적으로 동일하며 각각 기판(12)의 전면 페이스(14) 상에 탑재된 복수 개의 마이크로전자 소자(40)를 포함한다. 일 예에서, 각각의 마이크로전자 소자는 예를 들어 집적 회로로서 전기적으로 구성될 수 있는 복수 개의 능동 회로 소자, 예를 들어 반도체 디바이스를 구현하는 반도체 칩이거나 이를 포함할 수도 있다. 다른 예에서, 각각의 마이크로전자 소자는, 몇 가지 경우들에서 오직 수동 디바이스만으로서, 또는 능동 회로 소자, 즉 능동 디바이스와 함께 반도체 칩 내에 구현될 수도 있는 커패시터, 인덕터 또는 저항과 같은 복수 개의 수동 회로 소자를 포함할 수 있다. 도시된 실시예에서, 각각의 패키지(10A 및 10B)는 두 개의 마이크로전자 소자(40)를 포함하지만, 다른 실시예들에서는 패키지(아래에서 논의되는 바와 같은)는 세 개, 네 개, 또는 그 이상과 같은 세 개 이상의 마이크로전자 소자를 포함할 수 있다.
도 1 의 예시적인 실시예에서, 마이크로전자 소자(40)는 개별적인 기판 상에 페이스-다운 와이어 본드 구성에서 탑재된다. 이러한 구성에서, 마이크로전자 소자(40)는 그들의 전면 페이스(42)가 기판(12)의 전면 페이스(14)를 대향하면서 탑재된다. 소자 콘택(46)은 마이크로전자 소자(40)의 전면 페이스(42)에서 노출되며 기판(12) 상에 또는 내에 적어도 부분적으로 임베딩된 트레이스 또는 콘택 패드를 포함할 수 있는 기판 배선(22)과 전기적으로 접속된다. 도시된 실시예에서, 소자 콘택(46)은 기판(12) 내의 윈도우(32)를 통해 지나가는 와이어 본드(48)에 의하여 기판 배선(22)과 접속된다. 비록 와이어 본드(48)의 한 쌍만이 도 1 에 도시되지만, 복수 개의 와이어 본드 쌍이 행을 따라 연장할 수 있고(도 15 를 참조한다) 다중 배선 결합 쌍을 수납하도록 연장되는 윈도우를 통해 지나갈 수 있다. 봉합재(50)는 윈도우(32)의 영역 내의 그리고 기판(12)의 후면(16)을 넘어 그것의 밖으로 연장하는 와이어 본드(48)를 둘러싸고 보호할 수 있다. 몰딩된 유전층(52)이 적어도 부분적으로 그것의 에지(45) 및 도 1 의 페이스-다운 배치구성에서는 전면 페이스(42)를 포함하는 마이크로전자 소자(40)를 적어도 부분적으로 둘러쌀 수 있다. 몰딩된 유전층(52)은 마이크로전자 소자(40)를 기판(12)의 전면 페이스(14)에 본딩할 수 있다. 몰딩된 유전층(52)은 실질적으로 마이크로전자 소자(40)의 후면 페이스(44)와 동일 높이일 수 있고 또는 후면 페이스(44)에 상재하여 마이크로전자 소자(40)를 완전히 캡슐화할 수 있는 면(54)을 정의할 수 있다. 대안적으로는, 도 1a 에서 볼 수 있는 바와 같이, 리드 중 일부 또는 전부는 제 2 기판(120)의 면(123 또는 124)에 평행하게 연장하며 개구부(126)와 정렬되는 부분을 가지고 제 1 마이크로전자 소자(102)의 콘택(112)에 결합되는 빔 리드(137)일 수도 있다.
기판 배선(22)은 기판(12)의 후면(16)에서 노출되는 복수 개의 패키지 단자(26)를 포함할 수 있다. 패키지 단자(26)는 패키지(10A 또는 10B)의 마이크로전자 소자(40) 중 하나 또는 모두와 전기적으로 접속될 수 있고 더 나아가 서로 상호접속될 수 있다. 패키지 단자(26)는 패키지(10A 또는 10B)를 그 패키지(10A, 10B) 외부의 컴포넌트와 접속시키는 데에서 사용되기 위하여 가용일 수 있다. 예를 들어, 패키지(10A) 내의 패키지 단자(26)는 패키지(10A)를 인쇄 회로 보드("PCB") 또는 기타 등등일 수 있는 회로 패널(70)의 면에서 노출되는 회로 콘택(72)과 접속시키기 위하여 사용될 수 있다. 패키지(10B)의 패키지 단자(26)는, 패키지 단자(26)가 패키지(10A)와 같은 다른 패키지와 더 자세하게 아래에서 논의되는 패키지(10A, 10B)의 구조를 통하여 전기적으로 접속시키기 위하여 사용될 수 있는 다른 예를 예시한다.
마이크로전자 소자(40)는 패키지(10A, 10B) 내의 그들의 개별적인 기판(12)을 따라서 배치됨으로써, 이들이 제 1 면(14) 상에서 이격되어 그들 사이에 상호접속 영역(18)을 접속하도록 한다. 도 1 에 도시되는 실시예에서, 마이크로전자 소자(40)는 그것의 개별적인 에지면(45)이 이격된 방식으로 서로 대향하고 실질적으로 평행함으로써 이들 사이에 상호접속 영역(18)을 정의하도록 배치된다. 그러나 에지면(45)이 평행한 것은 필수적이지는 않다. 도시된 실시예에서 상호접속 영역(18)은 두 개의 측면 상에서 마이크로전자 소자(40)의 에지(45)에 의하여 그리고 잔여 두 개의 측면 상에서 기판(12)의 에지에 의하여 경계 지어질 수 있다. 다른 실시예들에서, 상호접속 영역(18)은 마이크로전자 소자(40)의 외측들 사이에서 연장하는 가상 경계에 의하여 경계지어지는 것으로 간주될 수 있다. 예를 들어, 네 개의 마이크로전자 소자(40)가 있는 실시예들에서, 상호접속 영역(18)은 네 개의 측면에서 개개의 마이크로전자 소자(40)의 에지(45)에 의하여 경계지어질 수 있다. 다섯 개 이상의 마이크로전자 소자가 있는 실시예들에서, 상호접속 영역은, 예를 들어 마이크로전자 소자 만큼의 측면 상에서 마이크로전자 소자에 의하여 완전히 밀봉될 수 있다.
복수 개의 스택 단자(28)는 기판(12)의 전면(14)으로서 노출되는 상호접속 영역(18) 내에 배치된다. 본 명세서에서 사용될 때 "~에서 노출된다"는 용어는 스택 단자(28)의 기판(12) 상으로의 부착을 위한 임의의 특정한 수단 또는 이들 간의 임의의 상대적인 포지션을 지칭하지 않는다. 오히려, 이것은 전기적으로 도전성인 구조가 유전체 구조의 면에 수직인 방향으로 유전체 구조의 외부로부터 유전체 구조의 면을 향하여 이동하는 이론적 포인트와의 접촉을 위하여 이용가능하다는 것을 표시한다. 따라서, 유전체 구조의 면에 노출된 단자 또는 다른 도전성 구조는 이러한 면으로부터 돌출될 수도 있고; 이러한 면과 같은 높이일 수도 있으며; 또는 이러한 면에 상대적으로 리세싱되고 그 유전체 내의 홀 또는 오목부를 통하여 노출될 수도 있다. 스택 단자(28)는 그것의 다양한 행 또는 열을 포함할 수 있는 개개의 단자(28)의 어레이일 수 있다. 패키지(10A 또는 10B)의 다른 소자와의 접속에 기초하여 선택된 다양한 위치에 있는 오직 두 개의 스택 단자(28)가 있거나 또는 세 개 이상의 단자가 있는 것들을 포함하는 단자(28)의 다른 대안적 배치구성도 역시 가능하다. 스택 단자(28)는 기판 배선(22)의 일부일 수 있거나 그렇지 않으면 이것과 접속됨으로써 스택 단자(28)가 동일한 패키지(10A 또는 10B)의 마이크로전자 소자(40)와, 다른 스택 단자(28)와 또는 패키지 단자(26)와 상호접속될 수 있게 할 수 있다.
스택 단자(28)는 연관된 패키지(10A 또는 10B)를 기판(12)의 전면(14)에 상재하는 외부 컴포넌트와 접속시키기 위하여 사용될 수 있다. 일 예에서, 복수 개의 상호접속 소자(56)는 스택 단자(28)와 접속되고 거기로부터 몰딩된 유전층(52)의 면(54)에서 노출될 수 있는 그것의 단부면(58)으로 상향 연장할 수 있다. 상호접속(56)은 본드 금속의 핀, 포스트, 매쓰이거나 다른 도전성 재료일 수 있고, 예컨대 솔더 또는 구리, 금, 은, 주석, 비스무스, 인듐, 알루미늄, 니켈, 등을 포함할 수도 있다. 도시된 실시예에서 상호접속(56)은 기판(12)의 전면(14)으로부터 멀어지도록 연장하고 몰딩된 유전층(52)을 통하여 연장하는 핀의 형태이다. 이러한 실시예에서, 단부면(58)은 다른 컴포넌트와의 상호접속을 위하여 면(54)에서 노출되는 단자를 형성할 수 있다. 다른 실시예들에서, 단부면(58)은 이것과 접속되는 콘택에 의하여 커버되어 단자에게 단부면(58) 자체보다 더 큰 면적을 제공할 수 있다.
도 1 에 도시된 바와 같이, 패키지(10B)는 패키지(10A) 상에 탑재되는데, 이것은 예를 들어, 패키지(10A)의 면(54) 및 패키지(10B)의 기판(12)의 제 2 면(16) 사이에서 포지셔닝될 수 있는 에폭시 또는 다른 응고가능 재료와 같은 유전체 재료로 형성될 수 있는 접착층(60)을 사용하여 수행될 수 있다. 위에서 설명된 바와 같이, 도전성 재료 또는 솔더 또는 기타 등등과 같은 본드 금속은 패키지(10A)의 상호접속(56)의 단부면(58)을 패키지(10B)의 패키지 단자(26)와 접속시킬 수 있다. 따라서, 이러한 배치구성은 패키지(10A)의 스택 단자(28)와 패키지(10B)의 패키지 단자(26) 사이에 접속을 제공하는데, 이것이 어셈블리(8)에 걸쳐 다수 개의 다른 접속을 구현하는 것을 가능하게 할 수 있다. 예를 들어, 이러한 배치구성은 패키지(10B)의 마이크로전자 소자(40) 중 하나 또는 모두의 회로 패널(70)과의 그리고, 이에 상응하여, 이것과 접속되는 임의의 다른 컴포넌트와의 사이의 접속을 제공할 수 있다. 다른 예에서, 패키지(10B)의 마이크로전자 컴포넌트(40) 중 어느 하나 또는 모두는 패키지(10A)의 마이크로전자 컴포넌트 중 어느 하나 또는 모두와 접속된다. 이러한 접속에 의하여 가능해진 특정 접속은 개개의 스택 단자(28)로 이루어진 특정 접속을 포함하여 각각의 패키지(10A 및 10B)내의 기판 배선(22)을 적응시킴으로써 이루어질 수 있다.
도 1 에 도시되는 것과 같은 마이크로전자 어셈블리(8)를 제조하는 방법은 마이크로전자 패키지(10A 및 10B)를 위에서 개별적으로 설명된 구조에서 제조 또는 형성하는 단계를 포함할 수 있다. 그러면 패키지(10A 및 10B)는 서로 정렬됨으로써, 패키지(10B)의 대응하는 패키지 단자(26)가 패키지(10A)의 대응하는 상호접속(56)과 정렬하게 할 수 있다. 그러면 패키지(10B)의 대응하는 패키지 단자(26)는, 예를 들어 매쓰(62)의 형태인 솔더 등과 같은 도전성 결합 재료를 사용하여 서로 결합시킴으로써 그들의 개별적인 상호접속(56)의 단부(58)와 전기적으로 접속될 수 있다. 그러면 접착층(60)이 대향면(16 및 54) 사이에 그리고 본드 금속 매쓰(62) 주위에 주입되거나 그렇지 않으면 침착되어 패키지(10A 및 10B)를 서로 고정할 수 있다.
패키지(10A)에서, 몇몇 패키지 단자(26) 및 스택 단자(28)는 서로 직접적으로 상재할 수도 있고 기판(12)을 통하여 연장하는 비아(30)에 의하여 전기적으로 접속될 수 있다. 도시된 특정한 실시예에서, 비아(30)는 전면(14) 및 후면(16) 상에서 그것의 단부에서 노출됨으로써, 그것의 개별적인 단부가 스택 단자(28) 및 패키지 단자(26)가 되게 할 수 있다. 콘택 패드가 비아(30)에 상재하여 스택 단자(28) 및 패키지 단자(26)를 형성하는 다른 실시예들이 가능하다. 패키지(10A)에 의하여 도시된 바와 같이, 비아(30)는 후면(16)을 따라 연장하며 비아(30)로부터 하나 이상의 측방향으로 변위되는 패키지 단자를 포함하는 기판 배선(22)과 접속될 수 있다. 기판 배선(22)이 전면(14)을 따라 연장하며 비아(30)로부터 변위되는 스택 단자(28)를 포함하는 유사한 배치구성이 가능하다. 변위된 패키지 단자(26)를 포함하는 패키지(10A)와 같은 패키지의 실시예는 또한 다른 패키지(패키지(10B)를 대신하는 것과 같은)에 상재할 수 있고, 이러한 이격은 상이한 패키지에서 상호접속(56)의 상이한 공간적 배치를 보상할 수 있거나 또는 특정 접속을 재분배(redistribute)할 수 있다.
도 2 에 도시된 바와 같이, 추가적 마이크로전자 패키지, 예컨대 패키지(10C 및 10D)가 어셈블리(8) 내에 포함될 수 있다. 도시된 실시예에서, 패키지(10C 및 10D)는 구조에 있어서 패키지(10B)와 유사함으로써, 패키지(10C)의 패키지 단자(26)가 패키지(10B)의 상호접속(56) 단부면(58)과 접속될 수 있게 한다. 이와 유사하게, 패키지(10D)의 패키지 단자(26)는 패키지(10C)의 상호접속(56) 단부면(58)과 접속될 수 있다. 양자의 실례에서 패키지는 접착층(62)을 사용하여 함께 본딩되고, 패키지 단자(26)는 본드 금속 매쓰(62)를 사용하여 상호접속(56)의 단부면(58)과 접속될 수 있다. 도 1 의 실시예에서와 같이, 패키지(10A, 10B, 10C, 10D) 사이의 상호접속은 어셈블리 소자들 사이에 다수 개의 상이한 상호접속을 획득할 수 있다. 예를 들어, 패키지(10C 및 10D)의 마이크로전자 소자(40)는 패키지(10A 및 10B)를 통하여 회로 패널(70)에 접속할 수 있다. 더 나아가, 어셈블리(8) 내의 마이크로전자 소자(40) 중 임의의 것은 임의의 개재(intervening) 패키지의 상호접속(56)을 통하여 잔여 마이크로전자 소자(40) 중 임의의 것과 접속할 수 있다.
도 2 에 도시된 바와 같은 패키지(8)를 제조하는 방법은, 추가적 패키지(10C 및 10D)를 이것에 부착시키기 위하여 포함되는 추가적인 유사 단계를 가지고 도 1 의 패키지(8)를 제조하는 위에서 설명된 방법에 유사할 수 있다.
패키지의 다수 개의 다른 타입들이 마이크로전자 소자들 사이의 상호접속 영역 내의 스택 단자를 사용하여 이러한 방식으로 접속될 수 있다. 더 나아가 외부 패키지 단자로의 이러한 스택 단자로의 다수 개의 상이한 접속들도 역시 가능하다. 도 3a 내지 도 3c 에 도시되는 예에서, 패키지(110A 및 110B)는 구조에 있어서 각각 도 1 에 도시된 바와 같은 패키지(10A 및 10B)와 유사하다. 그러나, 도 3a 내지 도 3c 의 실시예에서, 상호접속(156)은 도전성 매쓰의 형태, 예를 들어 본드 금속, 예를 들어 솔더, 주석, 인듐, 금, 또는 이들의 조합, 또는 무엇보다 도전성 페이스트, 도전성 매트릭스 재료의 형태이다. 도 3c 에 도시되는 예에서, 본드 금속 상호접속(156)은 패키지(110A)의 스택 단자(128)로부터 패키지(110B)의 패키지 단자(126)까지 계속하여 연장한다. 이러한 실시예에서, 홀은 패키지(110A)의 몰딩된 유전층(152) 내에서 스택 단자(128)를 면(154) 상에서 노출시키도록 제조될 수 있다. 또한, 이러한 홀은 접착층(160)이 패키지(110B)와 조립되기 이전에 형성되는 경우에는 접착층(160)을 통하여 연장할 수 있다. 그렇지 않으면 솔더와 같은 본딩 금속은 스택 단자(128)와 접촉하여 이러한 홀 내에서 침착될 수 있고 패키지(110B)는 패키지(110A)와 조립될 수 있으며, 상호접속(156)이 본딩 금속을 리플로우함으로써 패키지 단자(126)와 접속될 수 있다. 일 예에서, 접착층(160)이 이제 패키지(110A 및 110B) 사이에 그리고 상호접속(156)의 노출된 부분 주위에 주입될 수 있다.
도 3a 의 변형인 도 3b 의 예에서, 스택 단자(128) 및 패키지 단자(126)는 패키지(110A) 내의 기판(112)의 제 2 면(116)에 인접하게 포지셔닝되는 콘택 패드(134)의 대항면들이다. 도시된 바와 같이, 스택 단자(128)는 기판(112) 내의 개구(136)에 의하여 기판(112)의 제 1 면(114)에서 노출된다. 이러한 실시예에서, 본드 금속 상호접속(156)은 기판(112) 내의 개구(136)로 더 연장하여 스택 단자(128)와 결합할 수 있다. 도 3c 는 콘택 패드(134)가 패키지(110A)의 기판(112)의 제 1 면(114)에 인접하는 도 3b 의 예의 다른 변형을 도시한다. 패키지 단자(126)는 기판(112) 내의 개구(136)에 의하여 제 2 면(116)에서 노출된다. 솔더 볼(174)은 개구(136) 내로 연장하여 위에서 논의된 바와 같이 외부 컴포넌트와의 접속을 위하여 패키지 단자(126)와 접속한다. 도 3c 의 패키지(110B)는 패키지(110A)에서와 같은 유사한 단자 구조를 포함한다. 본드 금속 상호접속(156)은 패키지(110B)의 기판(112) 내의 개구(136)를 통하여 연장하여 그것의 패키지 단자(126)와 접속한다. 마이크로전자 패키지(108)의 제조 방법에서, 도 3a 내지 도 3c 에 도시된 바와 같이, 개구(136)는 패키지(110B)와의 조립 이전에 패키지(110A) 내에 포함될 수 있다. 상호접속 매쓰(156)는 패키지(110A)가 패키지(110B)와의 조립을 위하여 제공될 때 개구(136) 내에 포함될 수 있다. 그러면 매쓰(156)는 가열되어 패키지(110B)의 패키지 단자(126)와의 결합을 위하여 본딩 재료를 리플로우할 수 있다. 대안적으로는, 개구(136)는 조립 이전에 충진되지 않은 상태로 남겨질 수 있으며, 이 시점에 본딩 금속이 플로우될 수 있는 상태로 그 안에 침착될 수 있고 패키지(10B)의 패키지 단자(126)와 더욱 결합될 수 있다. 추가적인 대체예에서, 개구(136)는 몰딩된 유전체(152)의 면(154)과 실질적으로 대등한(even) 본드 금속 상호접속(136)으로써 충진될 수 있다. 조립 시에, 추가적 본드 금속이 거기에 추가되고 패키지(110B)의 패키지 단자(126)와 결합될 수 있다.
도 4 는 윈도우(219)가 패키지(210B)의 기판(212)을 통하여 형성됨으로써 상호접속(256)이 패키지(210A)의 스택 단자(228)를 패키지(210B)의 스택 단자(228)로 직접적으로 접속시키는 와이어 본드의 형태일 수 있게 하는 다른 대안적 배치구성을 도시한다. 이러한 실시예에서, 패키지(210B)의 기판 배선(222)은 스택 단자(228) 및 스택 단자(228)로부터 대항 페이스(216) 상에 있는 와이어 본드(248) 사이에서 접속할 수 있다. 몇 가지 경우들에서, 마이크로전자 소자(240) 및 마이크로전자 소자(240)를 기판 배선(222) 및 상호접속 배선 결합(256)으로 접속시키는 배선 결합(248)을 캡슐화하는 단일 몰딩된 유전체(250)가 즉시 형성될 수 있다. 도 4 에 더욱 도시되는 바와 같이, 추가적 스택 단자(226)는 마이크로전자 소자(240)의 외부의 주변 영역 내의 패키지(210A)의 기판(212)의 제 1 면(214)에서 노출될 수 있다. 이와 유사하게, 추가적 스택 단자(228)는 패키지(210B)의 기판(212)의 제 1 면(214)에서 노출됨으로써, 추가적 배선 결합 상호접속(256)이 그것의 주변 영역에서 패키지(210A 및 210B)의 스택 단자들(228) 사이에서 접속할 수 있도록 할 수 있다. 기판 윈도우를 통하여 패키지들을 상호접속하기 위한 배선 결합을 통합하는 어셈블리의 추가적 예가 동시-계류중이며 공통적으로 소유되는 미국 특허 출원 번호 제 11/666,975 호 및 제 13/216,415 호에서 설명되는데, 이들의 개시물은 그들의 전체로서 본 명세서에 원용에 의하여 통합된다.
도 5a 및 도 5b 에 도시된 다른 변형에서, 패키지(310A 및 310B)는 소자 콘택(346)을 그것의 전면 페이스(342) 상에 포함하는 마이크로전자 소자(340)를 포함할 수 있다. 이러한 마이크로전자 소자(340)는 기판(312) 상에 플립-칩 본딩됨으로써 소자 콘택(346)이 기판(312)의 제 1 면(314) 상의 기판 콘택을 포함하는 기판 배선(322)에 솔더 볼(348)에 의하여 접속되게 한다. 도 5b 의 예는, 이것과 전기적으로 접속하기 위한 패키지(310B)의 패키지 단자(326) 및 스택 단자(328)를 정의하는 비아(330)(또는 다른 유사한 구조)를 통하여 연장하는 금속성 비아의 형태의 상호접속(356)을 더욱 도시한다. 비아(356)는 패키지(310A)의 몰딩된 유전체(352) 및 접착층(360)을 통해 더욱 연장하여 패키지(310A)의 스택 단자(328)와 접속한다. 도 5b 에 도시되는 예에서, 비아는 패키지(310B)의 몰딩된 유전체(352)를 통하여 더욱 연장함으로써, 비아(356)가 몰딩된 유전체(352), 스택 단자(328), 패키지 단자(326) 및 이들 사이의 임의의 구조(예컨대 비아(330)의 나머지 또는 기판(312)의 임의의 부분)를 포함하는 패키지(310B)를 통하여 대응하는 개구를 우선 형성함으로써 제조될 수 있게 한다. 이러한 개구는 접착층(360)을 통하여 그리고 패키지(310A)의 몰딩된 유전체(352)를 통하여 더욱 형성된다. 몇 가지 실시예들에서, 개구는 또한 스택 단자(328) 및 비아(330)와 같은 임의의 연관된 구조를 통하여 연장할 수 있다. 그러면 개구는 구리 또는 본 명세서에서 논의되는 다른 배선 금속과 같은 도전성 재료로써 충진된다. 이러한 도전성 금속은 도금 또는 기타 등등에 의하여 개구 내에 침착될 수 있다. 대안적으로는, 개구의 사이즈 및 개별적인 패키지(310A 및 310B)의 두께를 포함하는 다른 인자에 의존하여, 도전성 페이스트 또는 본딩 금속은 원하는 전기적 접속을 획득하기 위하여 개구 내에 침착될 수 있다. 패키지(310A 및 310B) 사이의 접속을 위하여 도 5b 에 대하여 논의되는 비아(356)는 패키지 및 본 명세서에서 논의되는 그것의 어셈블리의 다른 예에서 유사한 접속을 형성하기 위하여 사용될 수 있다.
본 명세서에서 설명되는 타입의 패키지는 패키지 단자들 또는 추가적 패키지의 스택 단자들과 접속함으로써 유사한 타입의 이러한 추가적 패키지와 조립될 수 있다. 일 예에서, 본 명세서에서 설명되는 타입들 중 임의의 것의 패키지는 도 6 및 도 7 에 도시되는 것과 같은 페이스-페이스 구조에서 서로 탑재될 수 있다. 예를 들어, 도 6 에서, 패키지(410A 및 410B)는 그들의 개별적인 유전체 면(454)이 서로 대향하도록 그리고 상호접속(456) 단부면(458)이 상호 정렬되도록 포지셔닝된다. 솔더 볼(462)은 정렬 상호접속(456) 단부면들(458)을 전자적으로 접속시킬 수 있고 접착층(460)은 두 개의 패키지(410A 및 410B)를 부착시킬 수 있다. 유사한 예에서, 두 개의 패키지는 대향(facing) 및 정렬(aligning) 패키지 단자를 개별적인 패키지 기판의 후면들 사이에서 접착층과 접속시키는 솔더 볼과 백-투-백으로 부착될 수 있다. 이러한 예들은 더 나아가 페이스-페이스 본딩된 패키지, 예컨대 도 6 에서의 패키지(410A 및 410B)의 두 개의 세트를 서로 조립하도록 통합될 수 있다. 도 7 은 히트 스프레더(464)가 패키지(410A 및 410B) 사이에 배치되는 도 6 의 실시예의 변형을 도시한다. 히트 스프레더(464)는 내부에 상호접속(456)이 통과하여 지날 수 있는 윈도우(466)를 포함한다. 다른 예에서, 히트 스프레더(464)는 하나가 상호접속 영역(418)의 각 측면 상에 배치되는 두 개의 이산 히트 스프레더(464)일 수 있다. 이러한 실시예에서, 윈도우(466)는 두 개의 별개의 히트 스프레더(464) 사이에서 정의되는 갭의 형태일 수 있다.
유사한 스택 단자 배치구성도 역시 웨이퍼-레벨 패키지 내의 다중 다이 배치구성에 통합될 수 있다. 도 8 에 도시된 바와 같이, 패키지(510A 및 510B)는 모두 두 개의 마이크로전자 소자(540)를 포함하는 웨이퍼 레벨 패키지이다. 이러한 경우에, 마이크로전자 패키지(510A 및 510B)가 마이크로전자 소자(540)의 전면 페이스(542)에 상재하는 전기적으로 도전성인 재분포 층을 포함하는 패키지 구조를 가지는 마이크로전자 소자(540)의 형태일 수 있도록, 기판이 생략될 수 있다. 재분포 층은 패키지의 유전층(538)을 통해 마이크로전자 소자의 콘택(546)으로 연장하는 전기적으로 도전성인 금속성 비아(530)를 가진다. 재분포 층은 단자(526)와 전기적으로 접속되는 패키지 단자(526) 및 트레이스를 포함함으로써, 단자가 콘택(546)과 예컨대 금속성 비아(536)를 통하여 또는 금속성 비아(536) 및 전기적으로 도전성 트레이스를 통하여 전기적으로 접속되게 한다. 패키지 단자(526) 및 스택 단자(528)가 마이크로전자 소자(540)의 하나 이상의 에지를 넘어, 예컨대 상호접속 영역(518)에서 연장하는 유전층(538)의 영역 상에 배치되는 도 8 의 특정 실시예에서, 패키지(510A 및 510B)는 "팬-아웃 웨이퍼-레벨 패키지"라고도 지칭될 수 있다. 스택 단자(528) 및 패키지 단자(526)는 유전층(538) 내의 각각의 웨이퍼 레벨 패키지(510A, 510B)의 재분포 회로부(522) 내에 통합되는 콘택 패드(534)의 대항면들일 수 있다.
도 1 의 실시예에서와 같이, 핀 등과 같은 상호접속(556)은 몰딩된 유전체(552)를 통하여, 그리고 필요하다면 유전층(538)을 통하여 면(554) 상에 노출된 그것의 단부면(558)으로 연장할 수 있다. 이러한 구조는 패키지(510B)가 패키지(510A) 위에 패키지(510B)의 패키지 단자가 상호접속 단부면(558)과 접속된 상태로 조립되도록 허용한다. 위에서 설명된 바와 같이, 이러한 접속 구성은 패키지(510A 및 510B)의 컴포넌트들 사이의 다수 개의 상이한 특정 접속 및 외부 컴포넌트로의 그것과의 접속을, 예컨대 패키지(510A)의 패키지 단자(526)의 PCB 또는 기타 등등의 회로 콘택으로의 접속에 의하여 가능하게 한다. 이러한 접속은 예를 들어 패키지(510A)의 본딩 패키지 단자(526)에 의하여 도 8 에 도시된 바와 같이 회로 콘택(572)으로 직접적으로 획득될 수 있다. 대안적으로는, 도 9 에 도시된 바와 같이, 패키지 기판(576)은 솔더 볼(562)을 통하여 패키지(510A)의 패키지 단자(526)로 접속하는 어셈블리(508) 내에 포함될 수 있다. 그러면 패키지 기판(576)은 패키지 콘택(576)에 접속된 솔더 볼(574)에 의하여 회로 콘택(572)으로 접속할 수 있다. 도 10 에 도시되는 대안적인 예에서, 패키지(510A)의 패키지 단자(526)는 패키지 콘택(578)에 접속하는 패키지 기판(576) 내의 배선으로 와이어 본딩될 수 있다.
도 11 및 도 12 는 도 6 및 도 7 에 도시되는 것들과 유사한 배치구성에서 웨이퍼 레벨 패키지(510A 및 510B)를 포함하는 어셈블리(508)의 예들을 도시한다. 특히 패키지(510A 및 510B)는 대향하며 상호 정렬되는 상호접속(556) 단부면(558)을 접속하는 솔더 볼(562)로써 페이스-페이스로 조립된다. 접착층(560)은 개별적인 패키지(510A 및 510B)의 대향면(554) 사이에 부착할 수 있다. 도 500 의 실시예는 히트 스프레더(564)를 도 7 의 그것과 유사한 방식으로 통합한다. 페이스-페이스 본딩된 패키지의 다중 서브-어셈블리는 위에서 논의된 바와 같이 함께 조립될 수 있다.
도 13 에 도시된 바와 같이, 추가적 패키지(510C 및 510D)를 가지는 어셈블리는 패키지들을 서로의 상단에 계속 조립하고 패키지 단자(526) 및 상호접속(556) 단부면(558)을 도 2 에 대하여 논의된 것과 유사한 방식으로 접속함으로써 구현된다. 도 13 에 도시되는 네 개의 패키지 보다 더 많은 것들도 이러한 어셈블리에 포함될 수 있다.
앞에서 논의된 바와 같이, 도 1 내지 도 13 에서 위에서 논의된 어셈블리 중 임의의 것은 각각의 패키지 내에 세 개 이상의 마이크로전자 소자를 포함하도록 적응될 수 있다. 도 14 내지 도 17 은 각각의 패키지(610) 내에 네 개의 마이크로전자 소자(640)를 가지는, 도 8 에 도시되는 타입의 어셈블리의 다른 예들을 도시한다. 특히, 도 15 는 도 14 의 어셈블리 내에서 사용될 수 있는 패키지(610)의 상단 개략도를 도시한다. 이러한 실시예에서, 마이크로전자 소자(640)는 에지(645)가 기판(612)의 면(614)을 따라서 정방형으로 배치되도록 배치된다. 이러한 배치구성은 에지(645)에 의하여 정의되는 정방형 영역 내에 상호접속 영역(618)을 정의한다. 이전에 논의된 실시예에서와 같이, 스택 단자(628)는 상호접속 영역(618) 내의 기판(612)의 전면(614) 상에 어레이로 배치된다. 이전에 논의된 바와 같이, 패키지 단자(626)는 기판(612)의 후면(616) 상에 노출되고 스택 단자(628)와 직접적으로 정렬되거나 그로부터 오프셋될 수 있다.
도 15 에 도시된 바와 같이, 네 개의 마이크로전자 소자(640) 내부에 정의되는 상호접속 영역(618)에 추가하여, 마이크로전자 소자(640)의 인접한 쌍은 그것의 에지(645) 및 기판(612)의 경계 사이에 외부 상호접속 영역(620)을 정의한다. 추가적 스택 단자(628)는 이러한 외부 상호접속 영역(620) 내의 기판(612)의 전면(614) 상에 역시 노출될 수 있다. 도 15 에 도시되는 예에서, 네 개의 이러한 외부 상호접속 영역(620)은 기판(612) 상에 정의된다; 그러나, 주어진 패키지 내에 포함되는 마이크로전자 소자의 수에 의존하여 더 많거나 더 적은 외부 상호접속 영역이 존재할 수 있다.
도 14 및 도 15 에서 도시되는 타입의 패키지(610)의 어셈블리(608)에서, 상이한 상호접속 영역(618 및 620) 내의 스택 단자(628)는 그들의 위치에 의존하여 상이한 신호를 운반하도록 사용될 수 있고 또는 마이크로전자 소자(640)의 상이한 조합과 상호접속될 수 있다. 예를 들어, 상호접속 영역(618) 내의 스택 단자(628)는 마이크로전자 소자(640) 중 두 개 이상의과 상호접속되어 공통 신호를 마이크로전자 소자(640) 중 두 개, 세 개, 또는 전부로 운반할 수 있다. 도 15 에 도시된 바와 같이, 하나의 이러한 스택 단자(628A)는 모든 마이크로전자 소자(640)와 접속할 수 있다. 추가적인 예에서, 외부 상호접속 영역(620) 내의 스택 단자는 이것을 경계짓는 오직 하나의 마이크로전자 소자(640)와 또는 그러한 특정 외부 상호접속 영역(640)을 경계짓는 마이크로전자 소자들 모두와 접속할 수 있다. 일 실시예에서, 외부 상호접속 영역(640) 내의 스택 단자(628C)는 마이크로전자 소자(640C) 중 최근접의 하나와만 접속하여 그 마이크로전자 소자에 특이한 신호를 운반할 수 있다. 잔여 스택 단자는 이러한 기법에 따라서 다양한 마이크로전자 소자(640)와 접속될 수 있다. 이렇게 하는 것은 스택 단자(628) 및 마이크로전자 소자(640) 사이의 상대적인 거리에 기인하여 이로울 수도 있는데, 이것은 외부 상호접속 영역(620) 내의 스택 단자(628)가 대항 마이크로전자 소자(마이크로전자 소자(640A 및 640B)와 같은) 사이의 거리로부터 공통 신호를 운반하기에 너무 떨어져 있을 수 있기 때문이다. 이것은 이러한 신호가 마이크로전자 소자들(640) 중 더 먼 것에 도달하기 위하여 요구되는 추가적 시간에 기인할 수 있다. 반대로, 상호접속 영역(618) 내의 스택 단자(628)는 거리에 있어서 공통 신호를 신뢰성있게 운반하기 위하여 모든 마이크로전자 소자(640)에 충분히 근접할 수 있다.
본 발명의 특정 실시예에서, 패키지 내의 마이크로전자 소자는 메모리 스토리지 어레이 기능을 제공하도록 구성되는 마이크로전자 소자를 포함한다. 예를 들어, 마이크로전자 소자는 동적 랜덤 액세스 메모리("DRAM") 기능을 제공할 수 있고, 몇 가지 경우들에서는 전용 DRAM 칩을 포함하거나 이것일 수도 있다. 이러한 케이스에서, 상호접속 영역 내의 스택 단자(628)는 커맨드-어드레스 버스 신호의 그룹의 모두를 제 2 마이크로전자 패키지(601B)로 운반하도록 구성될 수도 있다. 커맨드, 어드레스, 및 타이밍 신호를 운반하도록 구성되는 중앙 위치되는 단자를 가지는 패키지는 공통 소유되는 2011 년 7 월 12 일에 출원되는 미국 가특허출원 번호 제 61/506,889 호("'889 출원"), 2011 년 10 월 3 일에 출원되는 미국 가특허출원 번호 제 61/542,488 호("'488 출원 "), 및 2011 년 10 월 3 일에 출원되는 미국 가특허출원 번호 제 61/542,553 호("'553 출원")에서 더욱 설명될 수 있는데, 상기 '889, '488, 및 '553 출원의 개시 내용은 본 명세서에 원용에 의하여 통합된다. 통상적으로, 커맨드-어드레스 버스 신호는 인쇄 회로 보드 또는 모듈 카드와 같은 회로 패널 상에서 병렬로 다중 마이크로전자 패키지로, 특히 회로 패널의 동일면 또는 대항면에 탑재되는 마이크로전자 패키지로 버싱(bussing)될 수 있다. 일 예에서, 이러한 회로 패널은 마더보드이거나 단일-인라인 메모리 모듈 또는 "SIMM"이거나 듀얼-인라인 메모리 모듈 또는 "DIMM" 모듈 보드일 수 있다. 하나의 특정한 예에서, 상호접속 영역의 커맨드-어드레스 버스 신호 단자는 커맨드 신호, 어드레스 신호, 뱅크 어드레스 신호, 및 클록 신호의 모두를 운반하도록 구성될 수 있는데, 커맨드 신호는 쓰기 이네이블, 행 어드레스 스트로브, 및 컬럼 어드레스 스트로브 신호이고, 클록 신호는 어드레스 신호를 샘플링하기 위하여 사용되는 샘플링 클록이다. 클록 신호들이 다양한 타입일 수 있는 반면에, 일 실시예에서 이러한 단자에 의하여 운반되는 클록 신호는 차분 또는 참(true) 및 상보(complement) 클록 신호로서 수신되는 차분 클록 신호의 하나 이상의 쌍일 수 있다. 또 다른 예에서, 스택 단자와 정렬되거나 기판의 외부로 대향하는 면 상에 배치되는 패키지 단자는 회로 패널과의 맞물림을 위한, 또는 유사한 패키지의 스택 단자와의 맞물림을 위한 커맨드-어드레스 버스 신호 단자를 더 포함할 것이다.
일 실시예에서, 마이크로전자 패키지는 SIMM 또는 DIMM에 기능적으로 균등할 수 있고, 패키지의 상호접속 영역 내의 스택 단자 및 거기에 접속된 패키지 단자는 커맨드-어드레스 버스 단자의 그룹의 전부; 즉, 패키지로 전달되는 커맨드 신호, 어드레스 신호, 뱅크 어드레스 신호, 및 클록 신호의 전부를 운반하도록 구성될 수도 있는데, 커맨드 신호는 쓰기 이네이블, 행 어드레스 스트로브, 및 열 어드레스 스트로브 신호이고, 클록 신호는 어드레스 신호를 샘플링하기 위하여 사용되는 샘플링 클록이다. 특정 실시예에서, '488 출원에서 역시 설명되는 바와 같이, 패키지는 패키지 단자에서 수신된 커맨드-어드레스 버스 신호를 재생하고 스택 단자 상의 재생된 신호를 이것과 함께 조립될 수도 있는 추가적 패키지로 전송하도록 구성되는 버퍼 소자, 예를 들어, 이를 위한 집적 회로를 통합할 수도 있다. 이러한 경우에, 마이크로전자 패키지는 등록된 DIMM 또는 "RDIMM"과 기능적으로 균등물일 수도 있다. 다른 예에서, 마이크로전자 패키지는 부하-감소된 DIMM("LRDIMM")과 기능적으로 균등물일 수도 있는데, 이 경우에 버퍼 소자는 마이크로전자 패키지에 의하여 수신되는 데이터 신호의 모두를 재생하고 그것을 이것과 함께 조립되는 하나 이상의 추가적 마이크로전자 패키지로 송신하도록 구성될 수 있다.
하나의 특정한 예에서, 마이크로전자 패키지는 32 개의 데이터 비트를 클록 사이클과 병렬적으로 전달, 즉, 패키지에 의하여 수신하거나 패키지로부터 송신하도록 구성될 수 있다. 다른 예에서, 마이크로전자 패키지는 64 개의 데이터 비트를 단일 클록 사이클에서 병렬로 전달하도록 구성될 수 있다. 다수 개의 다른 데이터 전송 양이 가능한데 이것 중에서 오직 몇 개의 이러한 전송 양이 언급될 것이지만 이것으로 한정되는 것은 아니다. 예를 들어, 패키지는 데이터를 나타내는 64 개의 하재(下在) 비트 및 64 개의 하재(下在) 비트에 대한 에러-정정 코드("ECC") 비트인 8 비트의 세트를 포함할 수도 있는 72 개의 데이터 비트를 클록 사이클 당 전달하도록 구성될 수 있다. 96 개의 데이터 비트, 108 개의 비트(데이터 및 ECC 비트), 128 개의 데이터 비트, 및 144 개의 비트(데이터 및 ECC 비트)가 마이크로전자 패키지가 지원하도록 구성될 수도 있는, 사이클 당 데이터 전송 폭의 다른 예들이다.
도 16 및 도 17 은 어떻게 마이크로전자 소자(640)가 네 개의 마이크로전자 소자 패키지(610) 내에 배치될 수 있는지의 추가적 예들을 도시한다. 도 16 에서, 마이크로전자 소자(640)는 엇갈리고(staggered) 및 중첩(도 15 에서 그랬던 것처럼)되지 않는데, 이것이 외부 상호접속 영역(620)을 제거한다. 특히, 도 16 의 배치구성의 마이크로전자 소자(640)는 다른 마이크로전자 소자(640)의 인접한 내부 에지면(645A)과 교차하는 평면을 따라 연장하는 내부 에지면(645A)을 가지는 것으로 설명될 수 있다. 이러한 일 실시예에서, 상호접속 영역(618) 내의 스택 단자(628)는 공통 및 특정 신호 모두를 운반할 수 있다. 도 16 에 도시된 바와 같이, 기판(612)은 마이크로전자 소자(640)가 상재하는 영역의 외부로 연장하여 마이크로전자 소자(640)를 둘러싸며 내부에 스택 단자(628)를 포함하는 연속 외부 상호접속 영역(620)을 정의한다. 이러한 스택 단자(628)는 인접한 마이크로전자 소자와 접속하여 마이크로전자 소자(640)에 의하여 둘러싸인 상호접속 영역(618) 내의 스택 단자(628)에 의하여 운반되는 공통 신호와 함께 그 소자에 특이한 신호를 운반할 수 있다.
도 17 에서, 도 15 의 실시예에서와 같이 내부에 스택 단자(628)를 가지는 외부 상호접속 영역(620)을 정의하는 마이크로전자 소자(640)의 비-중첩 배치구성이 도시된다. 이러한 배치구성에서, 내부 에지면(645A)은 각각의 마이크로전자 소자(640)가 인접한 마이크로전자 소자(640)의 내부 에지면(645A)에 의하여 정의되는 두 개의 이러한 평면 사이에서 포지셔닝되도록 평면을 따라서 연장한다. 본 명세서에서 사용될 때, "사이에" 는 마이크로전자 소자가 이러한 평면에 접선인 배치구성을 포함할 수 있다.
본 명세서에서 설명되는 접속 컴포넌트의 다양한 실시예는 여러 가지 다양한 전자 시스템과 연계하여 사용될 수 있다. 위에서 설명된 상호접속 컴포넌트는 도 18 에 도시된 바와 같은 다양한 전자 시스템의 구성에서 이용될 수 있다. 예를 들어, 본 발명의 다른 실시예에 따르는 시스템(1)은 마이크로전자 패키지(10A 및 10B)의 어셈블리에 의하여 형성되는 유닛으로서, 도 1 에 도시되는 마이크로전자 어셈블리(8)에 유사한 마이크로전자 어셈블리(8)를 포함할 수 있다. 도시된 실시예, 및 위에서 설명된 바와 같은 마이크로전자 어셈블리의 다른 변형들이 다른 전자적 컴포넌트(6 및 3)와 공동으로 사용될 수 있다. 묘사된 예에서, 컴포넌트(6)는 반도체 칩 또는 반도체 칩을 포함하는 패키지 또는 다른 어셈블리인 반면에 컴포넌트(3)는 디스플레이 스크린인데, 하지만 임의의 다른 컴포넌트도 사용될 수 있다. 물론, 예시의 명확화를 위하여 비록 오직 두 개의 추가적 컴포넌트가 도 18 에서 묘사되지만, 시스템은 임의의 개수의 이러한 컴포넌트를 포함할 수도 있다. 다른 변형예에서, 마이크로전자 소자 및 상호접속 컴포넌트를 포함하는 임의의 개수의 마이크로전자 어셈블리가 사용될 수 있다. 마이크로전자 어셈블리 및 컴포넌트(6 및 3)는, 개략적으로 파선으로 묘사된 공통 하우징(4) 내에 탑재되고, 필요에 따라 서로 전기적으로 상호접속되어 원하는 회로를 형성한다. 도시된 예시적인 시스템에서, 시스템은 가요성 인쇄 회로 보드와 같은 회로 패널(70)을 포함하는데, 회로 패널은 컴포넌트들을 서로 상호접속하는 다수의 도체(72)를 포함한다. 그러나, 이것은 단지 예일 뿐이다; 콘택 패드 또는 기타 등등에 접속되거나 내장될 수 있는 다수 개의 트레이스를 포함하는, 전기적 접속을 이룰 수 있는 임의의 적합한 구조가 사용될 수 있다. 더 나아가, 회로 패널(70)은 솔더 볼(74) 또는 기타 등등을 사용하여 어셈블리(8)에 접속할 수 있다. 하우징(4)은, 예를 들어 셀룰러 전화기 또는 개인 휴대정보 단자기 내에서 사용가능한 타입의 휴대용 하우징으로서 묘사되며, 스크린(3)은 하우징의 면에서 노출된다. 시스템(1)이 이미징 칩과 같은 광 감응성 소자를 포함하는 경우에는, 렌즈(5) 또는 다른 광학적 디바이스가 광을 그 구조로 라우팅하기 위하여 역시 제공될 도수 있다. 다시 말하건대, 도 18 에 도시된 단순화된 시스템(1)은 단순히 예시적인 것이다; 공통적으로 고정된 구조라고 간주되는 시스템을 포함하는 다른 시스템, 예컨대 데스크탑 컴퓨터, 라우터 등도 위에서 논의된 구조를 사용하여 제작될 수 있다.
비록 본 명세서에서 특정 실시예를 참조하여 설명이 이루어졌지만, 이러한 실시예는 본 개시물의 원리 및 적용예의 단순한 예에 지나지 않는다는 것이 이해되어야 한다. 그러므로 수 많은 변경이 예시적인 실시예에 이루어질 수도 있다는 것과 다른 배치구성이 첨부된 청구범위에 정의되는 바와 같은 본 개시물의 사상 및 범위로부터 벗어나지 않으면서 고안될 수도 있다는 것이 이해되어야 한다.

Claims (43)

  1. 마이크로전자 어셈블리로서,
    제 1 마이크로전자 패키지로서:
    제 1 및 제 2 대항면 및 그 위에 기판 콘택을 가지는 기판;
    상기 기판 콘택과 전기적으로 접속된 소자 콘택을 각각 가지는 제 1 및 제 2 마이크로전자 소자로서, 상기 제 1 및 제 2 마이크로전자 소자는 상기 제 1 및 제 2 마이크로전자 소자 사이에 상기 제 1 면의 상호접속 영역을 제공하기 위하여 상기 제 1 면 상에서 서로로부터 이격되는, 제 1 및 제 2 마이크로전자 소자;
    상기 패키지를 상기 패키지 외부의 컴포넌트와 접속시키기 위한, 상기 기판 콘택과 전기적으로 상호접속된 상기 제 2 면에 있는 복수 개의 패키지 단자; 및
    상기 패키지를 상기 기판의 제 1 면에 상재(overlying)하는 컴포넌트와 접속시키기 위한, 상기 상호접속 영역 내에서 상기 제 1 면에 노출된 복수 개의 스택 단자를 포함하는, 제 1 마이크로전자 패키지; 및
    상기 제 1 마이크로전자 패키지에 상재하며 상기 제 1 마이크로전자 패키지의 스택 단자에 결합되는 단자를 가지는 제 2 마이크로전자 패키지를 포함하는, 마이크로전자 어셈블리.
  2. 제 1 항에 있어서,
    상기 패키지 단자 및 스택 단자는 개별적인 전기적으로 접속된 쌍에서 서로에 상재하는, 마이크로전자 어셈블리.
  3. 제 2 항에 있어서,
    상기 패키지 단자 및 스택 단자는 기판을 통하는 도전성 비아의 대항 단부인, 마이크로전자 어셈블리.
  4. 제 1 항에 있어서,
    상기 스택 단자의 추가적인 것들은, 상기 상호접속 영역의 외부인 그것의 일부에서 상기 기판의 제 1 면에 있는, 마이크로전자 어셈블리.
  5. 제 4 항에 있어서,
    상기 스택 단자 중 적어도 몇몇은 상기 제 1 및 제 2 마이크로전자 소자 모두와 접속되는, 마이크로전자 어셈블리.
  6. 제 5 항에 있어서,
    상기 제 1 및 제 2 마이크로전자 소자 모두와 접속되는 상기 스택 단자 중 적어도 몇몇은 커맨드, 어드레스, 및 타이밍 신호 중 적어도 하나를 운반하도록 구성되는, 마이크로전자 어셈블리.
  7. 제 1 항에 있어서,
    상기 제 1 마이크로전자 패키지는 상기 제 1 및 제 2 마이크로전자 소자 사이에서 상기 상호접속 영역의 대항면 상에서 이격되는 제 3 및 제 4 마이크로전자 소자를 더 포함하는, 마이크로전자 어셈블리.
  8. 제 7 항에 있어서,
    상기 스택 단자의 추가적인 것들은 상기 마이크로전자 소자 중 인접한 것들에 의하여 경계지어지는 상기 기판의 코너 지역 내에 포지셔닝되는, 마이크로전자 어셈블리.
  9. 제 7 항에 있어서,
    상기 제 3 및 제 4 마이크로전자 소자는 이를 통하여 정의되는 상호접속 영역의 코너에 인접한 그것의 코너 지역 내에서 상기 제 1 및 제 2 마이크로전자 소자와 개별적으로 중첩하는, 마이크로전자 어셈블리.
  10. 제 7 항에 있어서,
    상기 제 1, 제 2, 제 3, 및 제 4 마이크로전자 소자 각각은 상기 상호접속 영역의 측면을 정의하는 에지를 가지고, 그리고 상기 에지면의 각각은 인접한 마이크로전자 소자의 에지면과 교차하는 평면을 따라서 연장하는, 마이크로전자 어셈블리.
  11. 제 7 항에 있어서,
    상기 제 1, 제 2, 제 3, 및 제 4 마이크로전자 소자 각각은 상기 상호접속 영역의 측면의 적어도 일부를 정의하는 에지면을 가지고, 그리고 상기 에지면의 각각은 상기 마이크로전자 소자 각각이 두 개의 인접한 평면 사이에 포지셔닝되도록 평면을 따라서 연장하는, 마이크로전자 어셈블리.
  12. 제 1 항에 있어서,
    상기 제 1 마이크로전자 패키지는 상기 기판의 제 1 면의 적어도 일부에 상재하는 몰딩된 봉합재층을 더 포함하고, 그리고 상기 제 1 도전성 상호접속의 적어도 일부는 몰딩된 봉합재층을 통하여 노출된 단부로 연장하는 제 1 도전성 비아를 포함하는, 마이크로전자 어셈블리.
  13. 제 1 항에 있어서,
    상기 제 1 및 제 2 마이크로전자 소자의 콘택-베어링 페이스는 상기 기판에 대향하고, 상기 기판 콘택은 상기 제 2 면에서 노출되는 기판 콘택을 포함하며, 그리고 상기 소자 콘택은 와이어 본드에 의하여 상기 기판 콘택과 접속되는, 마이크로전자 어셈블리.
  14. 제 1 항에 있어서,
    상기 제 1 면에서 노출되는 기판 콘택을 포함하고, 상기 제 1 및 제 2 제 1 마이크로전자 소자의 소자 콘택은 상기 제 1 면에서 노출되는 기판 콘택에 대향하고 거기에 결합되는, 마이크로전자 어셈블리.
  15. 제 1 항에 있어서,
    상기 제 2 마이크로전자 패키지는 상기 제 2 기판 상에 탑재되는 제 3 마이크로전자 소자를 포함하고, 상기 단자는 상기 제 2 기판 상에 있고 상기 제 3 마이크로전자 소자와 전기적으로 접속되는, 마이크로전자 어셈블리.
  16. 제 1 항에 있어서,
    상기 제 2 마이크로전자 패키지는 제 1 및 제 2 이격면을 가지는 기판 및 그것의 상기 제 2 면 상에 탑재된 제 3 및 제 4 마이크로전자 소자를 포함하고, 상기 제 3 및 제 4 마이크로전자 소자는 상기 제 2 패키지의 기판 상에서 이격되어 그 안에 상호접속 영역을 정의하며, 상기 단자는 상기 상호접속 영역 내에서 상기 제 2 패키지의 기판의 제 2 면에서 노출되고, 상기 제 2 패키지의 기판은 그것의 상기 제 1 및 제 2 면 사이에서 그것을 통과하여 연장하는 윈도우를 더 포함하며, 그리고 상기 제 2 패키지의 단자는 상기 윈도우를 통하여 연장하는 와이어 본드에 의하여 상기 제 1 패키지의 스택 단자에 결합되는, 마이크로전자 어셈블리.
  17. 제 16 항에 있어서,
    상기 제 1 패키지의 기판은 상기 제 1 및 제 2 마이크로전자 소자 중 적어도 하나를 둘러싸는 주변 영역을 정의하고, 추가적 스택 단자가 상기 주변 영역 내에 위치되며, 여기에서 상기 제 2 패키지의 기판은 상기 제 3 및 제 4 마이크로전자 소자 중 적어도 하나를 둘러싸는 주변 영역을 정의하고 주변 에지가 상기 주변 영역을 경계지으며, 추가적 단자가 그것의 주변 영역 내에 위치되고, 그리고 상기 제 1 패키지의 추가적 스택 단자 중 적어도 몇몇은 상기 제 2 패키지의 기판의 주변 에지를 지나 연장하는 와이어 본드에 의하여 상기 제 2 패키지의 추가적 단자 중 적어도 몇몇과 결합되는, 마이크로전자 어셈블리.
  18. 제 1 항에 있어서,
    상기 제 1 마이크로전자 패키지에 하재하며(underlying) 상기 제 1 마이크로전자 패키지의 패키지 단자에 결합되는 단자를 가지는 제 3 마이크로전자 패키지를 더 포함하는, 마이크로전자 어셈블리.
  19. 제 1 항에 있어서,
    그것의 면에 노출된 회로 콘택을 가지는 회로 패널을 더 포함하고, 상기 제 1 마이크로전자 패키지의 패키지 단자는 상기 회로 콘택과 전기적으로 접속되는, 마이크로전자 어셈블리.
  20. 제 1 항에 있어서,
    상기 제 2 마이크로전자 패키지 단자는 패키지 단자 또는 스택 단자 중 적어도 하나인, 마이크로전자 어셈블리.
  21. 제 20 항에 있어서,
    상기 제 1 패키지의 스택 단자는 상기 제 2 패키지의 패키지 단자와 전기적으로 접속되는, 마이크로전자 어셈블리.
  22. 제 20 항에 있어서,
    상기 제 1 및 제 2 패키지의 스택 단자들은 전기적으로 접속되는, 마이크로전자 어셈블리.
  23. 제 22 항에 있어서,
    상기 제 1 및 제 2 마이크로전자 패키지 사이에 히트 스프레더를 더 포함하는, 마이크로전자 어셈블리.
  24. 제 23 항에 있어서,
    상기 히트 스프레더는 이것을 통과하여 형성되고 상기 상호접속 영역의 적어도 일부에 상재하는 개구부를 포함하고, 상기 제 2 마이크로전자 패키지의 스택 단자는 상기 개구부를 통하여 상기 제 1 마이크로전자 패키지의 스택 단자와 접속되는, 마이크로전자 어셈블리.
  25. 제 23 항에 있어서,
    상기 히트 스프레더는 제 1 히트 스프레더이고, 상기 어셈블리는 제 2 히트 스프레더를 더 포함하며, 상기 제 1 히트 스프레더는 상기 상호접속 영역의 제 1 면 상에 배치되고 상기 제 2 히트 스프레더는 상기 상호접속 영역의 제 2 면 상에 배치되며 갭이 상기 제 1 및 제 2 히트 스프레더 사이에서 정의되고, 상기 제 2 마이크로전자 패키지의 스택 단자는 상기 갭을 통하여 상기 제 1 마이크로전자 패키지의 스택 단자와 접속되는, 마이크로전자 어셈블리.
  26. 마이크로전자 어셈블리로서,
    제 1 마이크로전자 패키지로서:
    그것의 전면 페이스 및 후면 페이스 및 상기 개별적인 전면 페이스에서 노출되는 소자 콘택을 각각 가지는 제 1 및 제 2 마이크로전자 소자로서, 상기 제 1 및 제 2 마이크로전자 소자는 이들 사이에 상호접속 영역을 제공하기 위하여 좌우로 이격되는, 제 1 및 제 2 마이크로전자 소자;
    상기 제 1 및 제 2 마이크로전자 소자의 전면 페이스에 상재하며 상기 마이크로전자 소자의 전면 페이스로부터 멀어지게 대향하는 면을 가지는 유전층으로서, 상기 제 1 면에 대항하는 제 2 면을 더 가지는, 유전층;
    상기 유전층의 제 1 면에서 노출되며 상기 유전층을 따라 연장하는 트레이스 및 상기 트레이스로부터 연장하며 상기 소자 콘택에 접촉하는 제 1 금속성 비아를 통하여 상기 소자 콘택과 전기적으로 접속되는 복수 개의 패키지 단자; 및
    상기 유전층의 제 2 면에서 노출되며 상기 패키지를 상기 유전층의 제 2 면에 상재하는 컴포넌트와 접속시키기 위하여 상기 패키지 단자와 전기적으로 접속되는 복수 개의 스택 단자를 포함하는, 제 1 마이크로전자 패키지; 및
    상기 제 1 마이크로전자 패키지에 상재하며 상기 제 1 마이크로전자 패키지의 스택 단자에 결합되는 단자를 가지는 제 2 마이크로전자 패키지를 포함하는, 마이크로전자 어셈블리.
  27. 제 26 항에 있어서,
    상기 제 1 패키지는,
    상기 상호접속 영역 내에서 상기 제 1 및 제 2 마이크로전자 소자를 적어도 부분적으로 둘러싸며 상기 유전층의 제 2 면에 상재하는 그것의 면을 정의하는 몰딩된 캡슐화층; 및
    상기 스택 단자와 전기적으로 접속되고 상기 몰딩된 캡슐화층의 면에서 노출되는 단부면을 가지는 도전성 상호접속을 더 포함하는, 마이크로전자 어셈블리.
  28. 마이크로전자 어셈블리로서,
    제 1 패키지로서:
    제 1 및 제 2 대항면을 가지는 기판;
    상기 제 1 면 상의 대응하는 기판 콘택과 전기적으로 접속된 소자 콘택을 각각 가지는 제 1 및 제 2 마이크로전자 소자로서, 상기 제 1 및 제 2 마이크로전자 소자는 상기 제 1 및 제 2 마이크로전자 소자 사이에 상기 제 1 면의 상호접속 영역을 제공하기 위하여 상기 제 1 면 상에서 서로로부터 이격되는, 제 1 및 제 2 마이크로전자 소자;
    상기 패키지를 상기 패키지 외부의 컴포넌트와 접속시키기 위한, 상기 기판 콘택과 전기적으로 상호접속된 상기 제 2 면에 있는 복수 개의 패키지 단자; 및
    상기 상호접속 영역 내의 상기 기판의 제 1 면에서 노출되고 상기 패키지 단자 중 적어도 몇몇과 전기적으로 접속되는 복수 개의 스택 단자를 포함하는, 제 1 마이크로전자 패키지;
    상기 제 1 마이크로전자 패키지에 상재하며 단자를 가지는 제 2 마이크로전자 패키지; 및
    상기 제 1 마이크로전자 패키지의 스택 단자 및 상기 제 2 마이크로전자 패키지의 단자 사이에서 결합되는 복수 개의 도전성 상호접속을 포함하는, 마이크로전자 어셈블리.
  29. 제 28 항에 있어서,
    상기 제 2 마이크로전자 패키지는 제 1 및 제 2 대항면을 가지는 제 2 유전층 및 상기 유전층의 제 1 면 상에 탑재되는 적어도 하나의 마이크로전자 소자를 더 포함하는, 마이크로전자 어셈블리.
  30. 마이크로전자 어셈블리로서,
    제 1 패키지로서:
    제 1 및 제 2 대항면을 가지는 기판;
    상기 제 1 면 상의 대응하는 기판 콘택과 전기적으로 접속된 소자 콘택을 각각 가지는 네 개의 마이크로전자 소자로서, 상기 마이크로전자 소자는 상기 마이크로전자 소자에 의하여 둘러싸이는 상기 제 1 면의 상호접속 영역을 정의하기 위하여 상기 제 1 면 상에 배치되는, 네 개의 마이크로전자 소자;
    상기 패키지를 상기 패키지 외부의 컴포넌트와 접속시키기 위한, 상기 기판 콘택과 전기적으로 상호접속된 상기 제 2 면에 있는 복수 개의 패키지 단자; 및
    상기 패키지 단자와 전기적으로 접속되며 상기 상호접속 영역 내의 제 1 면에 있는 복수 개의 스택 단자를 포함하는, 제 1 마이크로전자 패키지;
    상기 제 1 마이크로전자 패키지에 상재하며 단자를 가지는 제 2 마이크로전자 패키지; 및
    상기 제 1 마이크로전자 패키지의 스택 단자 및 상기 제 2 마이크로전자 패키지의 단자 사이에서 결합되는 도전성 상호접속을 포함하는, 마이크로전자 어셈블리.
  31. 제 30 항에 있어서,
    상기 마이크로전자 소자 각각은 상기 상호접속 영역에 인접한 주변 에지를 포함함으로써, 내부 상호접속 영역이 사각형 영역으로서 정의되도록 하는, 마이크로전자 어셈블리.
  32. 제 30 항에 있어서,
    상기 제 1 스택 단자 중 적어도 몇몇은 상기 제 1 마이크로전자 소자 중 적어도 두 개와 전기적으로 접속되는, 마이크로전자 어셈블리.
  33. 마이크로전자 어셈블리로서,
    제 1 패키지로서:
    제 1 및 제 2 대항면을 가지는 기판;
    상기 제 1 면 상의 대응하는 기판 콘택과 전기적으로 접속된 소자 콘택을 각각 가지는 제 1 및 제 2 마이크로전자 소자로서, 상기 제 1 및 제 2 마이크로전자 소자는 상기 제 1 및 제 2 마이크로전자 소자 사이에 상기 제 1 면의 상호접속 영역을 제공하기 위하여 상기 제 1 면 상에서 서로로부터 이격되는, 제 1 및 제 2 마이크로전자 소자;
    상기 기판의 제 2 면에서 노출되는 면을 가지는 복수 개의 콘택트 패드로서, 상기 콘택트 패드의 면은 상기 패키지를 상기 패키지 외부의 컴포넌트와 접속시키기 위하여 상기 기판 콘택과 전기적으로 상호접속되는 패키지 단자를 정의하는, 콘택트 패드; 및
    상기 기판의 제 1 면의 적어도 일부에 상재하며 봉합재 면을 정의하는 몰딩된 봉합재층을 포함하는, 제 1 패키지; 및
    상기 봉합재 면에 본딩되고 상기 봉합재 면에 대향하는 단자를 가지는 제 2 마이크로전자 패키지; 및
    상기 몰딩된 봉합재층을 적어도 통하여 연장하고 상기 제 1 마이크로전자 패키지의 콘택 패드 및 상기 제 2 마이크로전자 패키지의 단자를 접속시키는 복수 개의 도전성 비아를 포함하는, 마이크로전자 어셈블리.
  34. 제 33 항에 있어서,
    상기 도전성 비아는 그것과의 전기적 콘택에서 상기 제 1 패키지의 콘택 패드를 통하여 더욱 연장하는, 어셈블리.
  35. 제 33 항에 있어서,
    상기 제 2 마이크로전자 패키지는 제 1 및 제 2 이격면을 가지는 기판을 더 포함하고, 상기 제 2 면은 상기 봉합재 면에 본딩되고, 상기 제 2 패키지의 단자는 상기 기판의 제 2 면에서 노출되는 도전성 패드의 면이며, 그리고 상기 도전성 비아는 그것과의 전기적 콘택에서 상기 제 2 패키지의 도전성 패드를 통하여 더욱 연장하는, 어셈블리.
  36. 제 1 항에 따르는 마이크로전자 어셈블리 및 상기 마이크로전자 어셈블리에 전기적으로 접속된 하나 이상의 다른 전자 컴포넌트를 포함하는, 시스템.
  37. 마이크로전자 어셈블리를 제조하는 방법으로서,
    제 1 마이크로전자 패키지를 제 2 마이크로전자 패키지와 조립하는 단계로서, 상기 제 2 마이크로전자 패키지는 상기 제 1 마이크로전자 패키지에 상재하고 그 위에 단자를 가지며, 상기 제 1 마이크로전자 패키지는:
    제 1 및 제 2 대항면 및 그 위에 기판 콘택을 가지는 기판;
    상기 기판 콘택과 전기적으로 접속된 소자 콘택을 각각 가지는 제 1 및 제 2 마이크로전자 소자로서, 상기 제 1 및 제 2 마이크로전자 소자는 상기 제 1 및 제 2 마이크로전자 소자 사이에 상기 제 1 면의 상호접속 영역을 제공하기 위하여 상기 제 1 면 상에서 서로로부터 이격되는, 제 1 및 제 2 마이크로전자 소자;
    상기 패키지를 상기 패키지 외부의 컴포넌트와 접속시키기 위한, 상기 기판 콘택과 전기적으로 상호접속된 상기 제 2 면에 있는 복수 개의 패키지 단자; 및
    상기 패키지를 상기 기판의 제 1 면에 상재하는 컴포넌트와 접속시키기 위한, 상기 상호접속 영역 내에서 상기 제 1 면에 노출된 복수 개의 스택 단자를 포함하는, 단계; 및
    상기 제 2 마이크로전자 패키지의 단자를 상기 제 1 마이크로전자 패키지의 스택 단자와 접속시켜 이들 사이에 전기적 접속을 형성하는 단계를 포함하는, 방법.
  38. 제 37 항에 있어서,
    상기 제 2 마이크로전자 패키지의 단자를 상기 제 1 마이크로전자 패키지의 스택 단자와 접속시키는 단계는,
    상기 패키지 단자를 적어도 그것의 상호접속 내에서 상기 기판의 제 1 면에 상재하는 상기 제 1 마이크로전자 패키지의 봉합재층 상의 상호접속의 노출된 단부로 결합하는 단계로서, 상기 상호접속은 그것의 노출된 단부에 대항하는 스택 단자에 결합되는, 단계를 포함하는, 방법.
  39. 제 37 항에 있어서,
    상기 제 2 마이크로전자 패키지의 단자를 상기 제 1 마이크로전자 패키지의 스택 단자와 접속시키는 단계는,
    도전성 결합 재료 물질(material masses)을 적어도 상기 상호접속 영역 내에서 상기 기판의 제 1 면에 상재하는 상기 제 1 마이크로전자 패키지의 봉합재층 내의 홀 내에 침착시키는 단계로서, 상기 스택 단자는 상기 홀 내의 봉합재층의 면에서 노출되는, 단계를 포함하고,
    상기 도전성 결합 재료 물질은 상기 제 2 패키지의 단자 및 상기 제 1 패키지의 스택 단자에 결합되는, 방법.
  40. 제 37 항에 있어서,
    상기 제 2 마이크로전자 패키지의 단자를 상기 제 1 마이크로전자 패키지의 스택 단자와 접속시키는 단계는:
    적어도 그것의 상호접속 영역 내에서 상기 기판의 제 1 면에 상재하는 상기 제 1 마이크로전자 패키지의 적어도 봉합재를 통하여 복수 개의 홀을 형성하는 단계로서, 상기 복수 개의 홀은 그것의 제 1 단부에서 상기 스택 단자의 개별적인 것들과 그리고 그것의 제 2 단부에서 상기 제 2 패키지의 단자의 대응하는 것들과 정렬되는, 단계; 및
    상기 홀을 상기 제 1 마이크로전자 패키지의 스택 단자 및 상기 제 2 패키지의 패키지 단자와 접촉하는 도전성 재료로써 충진하는 단계를 포함하는, 방법.
  41. 제 40 항에 있어서,
    상기 홀은 상기 제 1 패키지의 기판을 통하여 그리고 그것의 개별적인 스택 단자를 통하여 더욱 형성되는, 방법
  42. 제 40 항에 있어서,
    상기 홀은 상기 제 2 패키지의 기판을 통하여 그리고 그것의 대응하는 단자를 통하여 더욱 형성되는, 방법.
  43. 제 37 항에 있어서,
    상기 제 1 마이크로전자 패키지는 상기 제 1 및 제 2 마이크로전자 소자 사이의 상호접속 영역의 대항면 상에서 이격되는 제 3 및 제 4 마이크로전자 소자를 더 포함하고,
    상기 제 2 마이크로전자 패키지의 단자를 상기 제 1 마이크로전자 패키지의 스택 단자와 접속하는 단계는, 상기 제 1 패키지의 제 1, 제 2, 제 3, 및 제 4 마이크로전자 소자와 제 2 패키지까지 사이의 접속을 가능하게 하는, 방법.
KR1020147021931A 2012-01-09 2012-12-19 적층가능 마이크로전자 패키지 구조 KR101925427B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/346,167 2012-01-09
US13/346,167 US8680684B2 (en) 2012-01-09 2012-01-09 Stackable microelectronic package structures
PCT/US2012/070477 WO2013106173A1 (en) 2012-01-09 2012-12-19 Stackable microelectronic package structures

Publications (2)

Publication Number Publication Date
KR20140110052A true KR20140110052A (ko) 2014-09-16
KR101925427B1 KR101925427B1 (ko) 2019-02-27

Family

ID=47563605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147021931A KR101925427B1 (ko) 2012-01-09 2012-12-19 적층가능 마이크로전자 패키지 구조

Country Status (7)

Country Link
US (5) US8680684B2 (ko)
EP (1) EP2803087A1 (ko)
JP (1) JP2015503850A (ko)
KR (1) KR101925427B1 (ko)
CN (1) CN104137260A (ko)
TW (1) TWI550789B (ko)
WO (1) WO2013106173A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672967B1 (ko) * 2015-07-31 2016-11-04 송영희 에지에 사이드 패드를 포함하는 반도체 스택 패키지, 및 이를 포함하는 고밀도 메모리 모듈, 전자 회로 기기
WO2017023060A1 (ko) * 2015-07-31 2017-02-09 송영희 에지에 사이드 패드를 포함하는 패키지 기판, 칩 스택, 반도체 패키지 및 이를 포함하는 메모리 모듈

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) * 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8680684B2 (en) * 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
KR102190382B1 (ko) * 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
KR102127772B1 (ko) * 2013-05-16 2020-06-29 삼성전자주식회사 방열 판을 갖는 반도체 패키지 및 그 형성 방법
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP6320799B2 (ja) * 2014-03-07 2018-05-09 住友重機械工業株式会社 半導体装置の製造方法
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
US9360644B2 (en) 2014-09-08 2016-06-07 International Business Machines Corporation Laser die and photonics die package
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
WO2016123607A2 (en) 2015-01-30 2016-08-04 Invensas Corporation Contact arrangements for stackable microelectronic package structures
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9640236B2 (en) * 2015-03-12 2017-05-02 Invensas Corporation Reduced load memory module using wire bonds and a plurality of rank signals
US9653419B2 (en) * 2015-04-08 2017-05-16 Intel Corporation Microelectronic substrate having embedded trace layers with integral attachment structures
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
DE102015213999A1 (de) * 2015-07-24 2017-01-26 Robert Bosch Gmbh Herstellungsverfahren für eine mikroelektronische Bauelementanordnung und mikroelektronische Bauelementanordnung
CN105023901B (zh) * 2015-08-13 2017-10-24 上海航天电子通讯设备研究所 一种基于铝基板的三维叠层芯片的封装结构及其制备方法
US20170064821A1 (en) * 2015-08-31 2017-03-02 Kristof Darmawikarta Electronic package and method forming an electrical package
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
TW201724423A (zh) * 2015-12-23 2017-07-01 力成科技股份有限公司 扇出型封裝堆疊構造與方法
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
DE102016110862B4 (de) * 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
TWI699840B (zh) * 2017-10-23 2020-07-21 美商應用材料股份有限公司 形成扇出互連結構與互連結構的方法
KR102538704B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 플렉시블 브리지 다이를 포함한 스택 패키지
US10978426B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods
US10861780B1 (en) * 2019-05-13 2020-12-08 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
KR102674087B1 (ko) * 2019-09-06 2024-06-12 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
US11830783B2 (en) * 2019-10-11 2023-11-28 Intel Corporation Embedded substrate heat sink for bottom side cooling
US11049791B1 (en) * 2019-12-26 2021-06-29 Intel Corporation Heat spreading layer integrated within a composite IC die structure and methods of forming the same
US20240178188A1 (en) * 2022-11-30 2024-05-30 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US20240186288A1 (en) * 2022-12-01 2024-06-06 Nanya Technology Corporation Semiconductor package and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
JP2008198920A (ja) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd 回路接合方法、回路部品積層体およびメモリカード
KR20100116689A (ko) * 2008-03-31 2010-11-01 인텔 코오퍼레이션 고밀도 상호연결에 대한 실리콘 패치들을 포함하는 마이크로전자 패키지와 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
US8026611B2 (en) 2005-12-01 2011-09-27 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
US7781261B2 (en) 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
US8492905B2 (en) * 2009-10-07 2013-07-23 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
JP5130387B2 (ja) 2010-08-26 2013-01-30 東芝テック株式会社 コード読取装置および商品情報処理システム
US8680684B2 (en) * 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
JP2008198920A (ja) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd 回路接合方法、回路部品積層体およびメモリカード
KR20100116689A (ko) * 2008-03-31 2010-11-01 인텔 코오퍼레이션 고밀도 상호연결에 대한 실리콘 패치들을 포함하는 마이크로전자 패키지와 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672967B1 (ko) * 2015-07-31 2016-11-04 송영희 에지에 사이드 패드를 포함하는 반도체 스택 패키지, 및 이를 포함하는 고밀도 메모리 모듈, 전자 회로 기기
WO2017023060A1 (ko) * 2015-07-31 2017-02-09 송영희 에지에 사이드 패드를 포함하는 패키지 기판, 칩 스택, 반도체 패키지 및 이를 포함하는 메모리 모듈
US10522522B2 (en) 2015-07-31 2019-12-31 Young Hee Song Package substrate comprising side pads on edge, chip stack, semiconductor package, and memory module comprising same

Also Published As

Publication number Publication date
US20140199811A1 (en) 2014-07-17
US20150200183A1 (en) 2015-07-16
WO2013106173A1 (en) 2013-07-18
JP2015503850A (ja) 2015-02-02
US10468380B2 (en) 2019-11-05
US20180261571A1 (en) 2018-09-13
US20150187730A1 (en) 2015-07-02
US9425167B2 (en) 2016-08-23
EP2803087A1 (en) 2014-11-19
KR101925427B1 (ko) 2019-02-27
US9911717B2 (en) 2018-03-06
US8980693B2 (en) 2015-03-17
US20130175699A1 (en) 2013-07-11
TWI550789B (zh) 2016-09-21
TW201342546A (zh) 2013-10-16
CN104137260A (zh) 2014-11-05
US8680684B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
KR101925427B1 (ko) 적층가능 마이크로전자 패키지 구조
CN103620778B (zh) 倒装芯片、正面和背面中心键合存储线键合组件
US9875955B2 (en) Low cost hybrid high density package
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
US20170263540A1 (en) Stacked chip-on-board module with edge connector
TWI503947B (zh) 在微電子封裝、模組和系統中堆疊兩個或更多個晶粒的複合晶粒
CN103620774A (zh) 倒装芯片、正面和背面线键合相组合的封装
US10332854B2 (en) Anchoring structure of fine pitch bva
JP5394603B2 (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
KR100513422B1 (ko) 집적회로 모듈의 구조
US9659848B1 (en) Stiffened wires for offset BVA
CN104718619A (zh) 用于两个或更多个裸片的多裸片倒装堆叠

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant