KR20140108536A - 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법 - Google Patents

보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법 Download PDF

Info

Publication number
KR20140108536A
KR20140108536A KR1020147017333A KR20147017333A KR20140108536A KR 20140108536 A KR20140108536 A KR 20140108536A KR 1020147017333 A KR1020147017333 A KR 1020147017333A KR 20147017333 A KR20147017333 A KR 20147017333A KR 20140108536 A KR20140108536 A KR 20140108536A
Authority
KR
South Korea
Prior art keywords
protective film
forming layer
film forming
layer
sensitive adhesive
Prior art date
Application number
KR1020147017333A
Other languages
English (en)
Other versions
KR101919547B1 (ko
Inventor
토모노리 시노다
켄 타카노
Original Assignee
린텍 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 코포레이션 filed Critical 린텍 코포레이션
Publication of KR20140108536A publication Critical patent/KR20140108536A/ko
Application granted granted Critical
Publication of KR101919547B1 publication Critical patent/KR101919547B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • C09J7/401—Adhesives in the form of films or foils characterised by release liners characterised by the release coating composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Materials For Photolithography (AREA)

Abstract

[과제]
균일성이 높고, 인자 정밀도가 뛰어난 보호막을 갖는 반도체 칩을 간편하게 제조 가능하며, 보호막과 기재 필름 사이의 박리를 용이하게 실시할 수 있고, 또한 다이싱시의 칩의 고정 능력이 뛰어난 보호막 형성층을 갖는 다이싱 시트를 제공하는 것.
[해결 수단]
본 발명에 따른 보호막 형성층을 갖는 다이싱 시트는 기재 필름과 점착제층으로 이루어지는 점착 시트의 점착제층상에 박리력 조정층을 개재시켜 보호막 형성층을 가지며,
점착 시트의 내주부에 박리력 조정층과 보호막 형성층의 적층체를 가지며,
점착 시트의 외주부에 점착제층이 노출되어 있으며, 박리력 조정층과 보호막 형성층을 경화한 보호막 사이의 박리력이 0.05∼5N/25㎜인 것을 특징으로 한다.

Description

보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법{DICING SHEET WITH PROTECTIVE FILM-FORMING LAYER, AND METHOD FOR PRODUCING CHIP}
본 발명은 칩 이면에 보호막을 형성할 수 있고, 또한 칩의 제조 효율의 향상이 가능한 보호막 형성층을 갖는 다이싱 시트에 관한 것이다. 또한, 본 발명은 보호막 형성층을 갖는 다이싱 시트를 이용한 칩의 제조 방법에 관한 것이다.
최근, 소위 페이스 다운(face down)방식이라는 실장법을 이용한 반도체 장치의 제조가 이루어지고 있다. 페이스 다운 방식에서는 회로면상에 범프 등의 전극을 갖는 반도체 칩(이하, 단순히 「칩」이라고도 칭함)이 사용되며, 상기 전극이 기판과 접합된다. 이 때문에, 칩의 회로면과는 반대측의 면(칩 이면)은 노출이 되는 경우가 있다.
이 노출이 된 칩 이면은 유기막에 의해 보호되는 경우가 있다. 종래 이 유기막으로 이루어지는 보호막을 갖는 칩은 액상의 수지를 스핀 코트법에 의해 웨이퍼 이면에 도포하여 건조하고, 경화하여 웨이퍼와 함께 보호막을 절단하여 얻어진다. 그러나, 이렇게 하여 형성되는 보호막의 두께 정밀도는 충분하지 않기 때문에 제품의 수율이 저하되는 경우가 있었다.
상기 문제를 해결하기 위하여 박리 시트와 상기 박리 시트상에 형성된 에너지선 경화성 성분과 바인더 폴리머 성분으로 이루어지는 보호막 형성층을 갖는 칩 보호용 필름이 개시되어 있다(특허문헌 1).
반도체 칩이 박형화·고밀도화되고 있는 현재에서는 혹독한 온도 조건하에 노출된 경우에도, 보호막 부착 칩을 실장한 반도체 장치에는 더욱 높은 신뢰성을 갖는 것이 요구되고 있다.
본 발명자들의 검토에 의하면, 특허문헌 1에 기재된 칩용 보호 필름은 보호막 형성층을 경화할 때 수축되고, 반도체 웨이퍼가 휘는 문제가 발생할 우려가 있었다. 특히, 극박의 반도체 웨이퍼에서는 상기 문제가 현저하다. 반도체 웨이퍼가 휘면, 웨이퍼가 파손되거나 보호막에의 마킹(인자, 印字) 정밀도가 저하될 우려가 있다. 또한, 특허문헌 1에 기재된 칩용 보호 필름에서는 보호막 부착 칩을 제조할 때, 다이싱 시트에 보호막 부착 웨이퍼를 첩부(부착)하고, 웨이퍼를 다이싱할 필요가 있어 제조 공정이 복잡했다.
그래서, 미리 웨이퍼와 동일 형상에 잘라낸 보호막 형성층을 기재 필름과 점착제층으로 이루어지는 다이싱 시트의 점착제층상에 마련한 구성으로 하면, 시트의 외주부를 링 프레임에 첩부하고, 고정할 수 있기 때문에 웨이퍼의 휘어짐을 방지할 수 있다. 또한, 이러한 고정된 상태에서 다이싱을 실시하는 것이 가능하기 때문에 보호막 형성층의 경화 후, 다이싱 시트를 별도로 첩부하여 다이싱을 실시할 필요가 없어 제조 공정을 간략화할 수 있다.
특허문헌 1: 일본 특허공개 제2009-138026호 공보
그러나, 상기 구성의 보호막 형성층을 갖는 다이싱 시트에서는 점착제층과 보호막 형성층이 보호막 형성층의 가열 경화 공정에 있어서, 융착되어 다이싱에 의해 웨이퍼를 개편화한 후, 보호막과 점착제층의 계면을 박리할 수 없게 될 우려가 있었다. 또한, 점착제층을 마련하지 않고 기재 필름에 직접 보호막 형성층을 마련한 경우에도, 기재 필름이 밀착되어 보호막의 박리가 어렵게 되거나, 또는 보호막이나 칩이 파괴될 우려가 있다. 또한, 반대로 보호막과 기재 필름 사이의 밀착성이 너무 낮은 경우에, 다이싱 공정에서 보호막 및 웨이퍼의 고정이 충분하지 않고, 다이싱 블레이드에서 걸리는 힘에 의해 보호막 부착 칩이 이동되어 버릴 우려가 있었다.
본 발명은 상기의 사정에 감안하여 이루어진 것이다. 즉, 본 발명은 균일성이 높고, 인자 정밀도가 뛰어난 보호막을 갖는 반도체 칩을 간편하게 제조 가능하며, 보호막과 기재 필름 사이의 박리를 용이하게 실시할 수 있고, 또한 다이싱시의 칩 고정 능력이 뛰어난 보호막 형성층을 갖는 다이싱 시트를 제공하는 것을 목적으로 한다.
본 발명은 이하의 요지를 포함한다.
(1) 기재 필름과 점착제층으로 이루어지는 점착 시트의 점착제층상에 박리력 조정층을 개재시켜 보호막 형성층을 가지며,
점착 시트의 내주부에 박리력 조정층과 보호막 형성층의 적층체를 가지며,
점착 시트의 외주부에 점착제층이 노출되어 있으며, 박리력 조정층과 보호막 형성층을 경화한 보호막 사이의 박리력이 0.05∼5N/25㎜인 보호막 형성층을 갖는 다이싱 시트.
(2) 130℃에서 2시간 가열시에서의 박리력 조정층의 열수축률이 -5∼+5%인 (1)에 기재된 보호막 형성층을 갖는 다이싱 시트.
(3) 130℃에서 2시간 가열시에서의 기재 필름의 열수축률이 -5∼+5%인 (1) 또는 (2)에 기재된 보호막 형성층을 갖는 다이싱 시트.
(4) 점착 시트와 박리력 조정층의 적층체의 파장 532㎚ 및 1064㎚에서의 전광선 투과율이 70% 이상인 (1)∼(3) 중 어느 하나에 기재된 보호막 형성층을 갖는 다이싱 시트.
(5) 보호막 형성층이 바인더 폴리머 성분 및 경화성 성분을 함유하는 (1)∼(4) 중 어느 하나에 기재된 보호막 형성층을 갖는 다이싱 시트.
(6) 보호막 형성층이 착색제를 함유하고,
파장 300∼1200㎚에서의 보호막 형성층의 최대 투과율이 20% 이하인 (1)∼(5) 중 어느 하나에 기재된 보호막 형성층을 갖는 다이싱 시트.
(7) 상기 (1)∼(6) 중 어느 하나에 기재된 보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 워크에 첩부하고, 이하의 공정(1), (2), (3)을 이 순서대로 실시하는 칩의 제조 방법:
공정(1): 보호막 형성층을 경화하여 보호막을 얻음,
공정(2): 워크와 보호막 형성층 또는 보호막을 다이싱,
공정(3): 보호막 형성층 또는 보호막과 박리력 조정층을 박리.
(8) 상기 공정(1) 후의 어떤 공정에 있어서, 하기 공정(4)를 실시하는 (7)에 기재된 칩의 제조 방법:
공정(4): 보호막에 레이저 인자.
(9) 상기 공정(2)에 있어서, 박리력 조정층을 풀 커팅하는 (8) 또는 (9)에 기재된 칩의 제조 방법.
반도체 칩 이면에 보호막을 형성할 때, 본 발명에 따른 보호막 형성층을 갖는 다이싱 시트를 이용하는 것으로 보호막과 기재 필름 사이의 박리를 용이하게 실시할 수 있고, 또한 다이싱시의 칩 이동이 억제되어 반도체 칩 이면에 균일성이 높고, 인자 정밀도가 뛰어난 보호막을 간편하게 형성할 수 있다.
도 1은 본 발명에 따른 보호막 형성층을 갖는 다이싱 시트의 단면도를 나타낸다.
이하, 본 발명에 대하여 그 최선의 형태도 포함하여 보다 구체적으로 설명한다. 도 1에 나타낸 바와 같이, 본 발명에 따른 보호막 형성층을 갖는 다이싱 시트(10)는 기재 필름(1)과 점착제층(2)으로 이루어지는 점착 시트(3)의 점착제층(2)상에, 박리력 조정층(4)을 개재시켜 보호막 형성층(5)을 가지며, 점착 시트(3)의 내주부에 박리력 조정층(4)과 보호막 형성층(5)의 적층체를 가지며, 점착 시트(3)의 외주부에 점착제층(2)이 노출되어 있다. 즉, 점착 시트(3)보다 작은 지름의 박리력 조정층(4)과 보호막 형성층(5)의 적층체가 원형의 점착 시트(3)의 점착제층(2)상에 동심원 형상으로 적층되어 있다. 노출되어 있는 외주부의 점착제층은 도시된 바와 같이 링 프레임(6)의 고정에 이용된다.
(기재 필름(1))
본 발명에 있어서의 기재 필름(1)은 특별히 한정되지 않지만, 구체적으로 바람직하게는 융점이 130℃를 초과, 또는 융점을 갖지 않는 것이 바람직하다. 또한, 130℃에서 2시간 가열시에서의 기재 필름의 열수축률은 바람직하게는 -5∼+5%이다. 기재 필름의 융점이 130℃ 이하이거나, 열수축률이 상기 범위를 벗어나면, 보호막 형성층의 경화시에 기재 필름이 용융 또는 수축하고, 기재 필름의 형상을 유지하는 것이 어렵게 될 우려가 있다. 또한, 기재 필름이 반도체 칩 제조 공정 중의 주변 장치와 융착될 수 있다. 또한, 기재 필름의 용융, 수축에 기인한 보호막 형성층의 변형에 의해, 보호막에의 인자 정밀도가 저하될 수 있다. 또한, 기재 필름의 변형에 의해, 점착 시트의 두께 정밀도가 저하되어 다이싱 적성이 손상될 수 있다. 더욱 다이싱 후에는, 점착 시트의 세로 방향 또는 가로 방향으로 변형이 발생하면, 칩의 정렬성이 저하되어 픽업 적성이 손상될 수 있다. 한편, 융점을 갖지 않는다는 것은 융점이 수지의 연소 온도보다 높은 것을 가리킨다.
또한, 기재 필름의 MD 방향(필름을 장척으로 제막(製膜)한 경우의 필름을 반송하는 방향과 병행하는 방향) 및 CD 방향(필름의 동일 면상에서 MD 방향과 직교하는 방향)중 어느 것에 있어서도, 인장 측정에서의 파탄 신도가 100% 이상이며, 또한 기재 필름의 25% 응력은 100MPa 이하인 것이 바람직하다. 기재 필름이 이러한 범위에 있는 것으로 다이싱시에 박리력 조정층을 완전하게 절단한 경우, 다이싱 시트는 양호한 익스팬드 적성을 나타낸다.
기재 필름의 융점은 140℃ 이상 또는 융점을 갖지 않는 것이 바람직하고, 융점이 200℃ 이상 또는 융점을 갖지 않는 것이 보다 바람직하다. 또한, 130℃에서 2시간 가열시에서의 기재 필름의 열수축률은 -4∼+4%인 것이 바람직하다. 기재 필름의 융점이나 열수축률을 상기 범위로 하는 것으로, 기재 필름은 내열성이 뛰어나며, 상술의 보호막 형성층을 경화했을 때의 기재 필름의 형상 유지성이 양호하게 유지된다. 또한, 130℃에서 2시간 가열시에서의 기재 필름의 열수축률은 130℃의 환경하에 기재 필름을 투입하는 전후의 기재 필름의 면적에서 하기식에 의해 구해진다.
열수축률(%)={(투입 전의 기재 필름의 면적)-(투입 후의 기재 필름의 면적)}/투입 전의 기재 필름의 면적×100
또한, 기재 필름의 25% 응력은 기재 필름을 25% 신장했을 때의 힘을 필름의 단면적으로 나누는 것으로 얻어진다.
또한, 기재 필름의 MD 방향 및 CD 방향의 파탄 신도는 120% 이상이 바람직하고, 250% 이상인 것이 보다 바람직하다. 기재 필름의 25% 응력은 80MPa 이하인 것이 바람직하고, 70Ma이하인 것이 보다 바람직하다. 기재 필름의 파탄 신도와 25% 응력을 상기 범위로 함으로써, 다이싱 시트는 더욱 양호한 익스팬드성을 나타냄과 동시에 픽업시에 인접하는 칩끼리가 접촉하는 것에 의한 픽업 불량이나 칩의 파손을 억제할 수 있다.
기재 필름으로서는, 예를 들면 폴리프로필렌 필름, 폴리부틸렌테레프탈레이트 필름, 아크릴 수지 필름, 내열 폴리우레탄 필름 등을 들 수 있다. 또한, 이들의 가교 필름이나 방사선·방전 등에 의한 개질 필름도 이용할 수 있다. 기재 필름은 상기 물성을 만족시키는 한, 상기 필름의 적층체이어도 된다.
기재 필름의 두께는 특별히 한정되지 않고, 바람직하게는 30∼300㎛, 보다 바람직하게는 50∼200㎛이다. 기재 필름의 두께를 상기 범위로 하는 것으로 다이싱에 의한 절삭후에도 충분한 익스팬드성을 갖는다. 또한, 보호막 형성층을 갖는 다이싱 시트가 충분한 가요성을 갖기 때문에, 워크 (예를 들면 반도체 웨이퍼 등)에 대하여 양호한 첨부성을 나타낸다.
(점착제층(2))
본 발명에 있어서의 점착제층은 종래부터 공지의 다양한 점착제에 의해 형성될 수 있다. 이러한 점착제로서는 한정되는 것이 아니지만, 예를 들면 고무계, 아크릴계, 실리콘계, 폴리비닐에테르 등의 점착제가 이용된다. 또한, 에너지선 경화형이나 가열 발포형, 수팽윤형(水膨潤型)의 점착제도 이용할 수 있다. 에너지선 경화(자외선 경화, 전자선 경화)형 점착제로서는 특히 자외선 경화형 점착제를 이용하는 것이 바람직하다.
점착제층은 후술하는 칩을 제조할 때, 그 외주부에서 링 프레임에 첩부된다. 점착제층의 외주부를 링 프레임에 첩부하고, 보호막 형성층의 경화 공정을 실시하면, 링 프레임을 점착제층에서 분리할 때, 링 프레임에 풀잔여가 발생할 수 있다. 또한, 보호막 형성층의 경화 공정에 있어서, 점착제층은 고온에 노출되어 연화되고, 풀잔여가 발생하기 쉬워진다. 이 때문에, 상기의 점착제 중에서도, 링 프레임에의 풀잔여의 방지 및 점착제층에의 내열성 부여라는 관점에서 아크릴계, 실리콘계의 점착제가 바람직하다.
또한, 링 프레임에 첩부되는 부분(점착 시트의 외주부)의 점착제층의 점착력(첩부한 후, 130℃에서 2시간 가열을 거친 후에서의 SUS판에의 점착력)은 바람직하게는 15N/25㎜ 이하, 보다 바람직하게는 10N/25㎜ 이하, 특히 바람직하게는 5N/25㎜ 이하다. 점착 시트의 외주부에서의 점착제층의 점착력을 상기 범위로 하는 것으로, 링 프레임에의 첩부성이 뛰어나, 링 프레임에의 풀잔여를 방지할 수 있다.
점착제층의 두께는 특별히 한정되지 않지만, 바람직하게는 1∼100㎛, 더욱 바람직하게는 2∼80㎛, 특히 바람직하게는 3∼50㎛이다.
기재 필름 표면에 점착제층을 마련하는 방법은 박리 시트상에 소정의 막 두께가 되도록 도포하여 형성한 점착제층을 기재 필름 표면에 전사해도 상관없고, 기재 필름 표면에 점착제층을 구성하는 점착제 조성물을 직접 도포하여 점착제층을 형성해도 상관없다. 박리 시트로서는 후술하는 보호막 형성층상에 마련하는 것과 동일한 것을 이용할 수 있다. 이렇게하여 기재 필름상에 점착제층을 마련하는 것으로 점착 시트(3)가 얻어진다.
(박리력 조정층(4))
본 발명에 있어서의 박리력 조정층(4)은 보호막 형성층을 갖는 다이싱 시트로부터의 보호막 부착 칩의 박리를 용이하게 하기 위하여 점착제층과 보호막 형성층의 사이에 개재하게 된다. 박리력 조정층과 보호막 사이의 박리력은, 0.05∼5N/25㎜ 이다. 박리력 조정층과 보호막 사이의 박리력은 이하와 같이 측정된다. 먼저, 보호막 형성층을 갖는 다이싱 시트를 25㎜의 폭으로 재단하고, 보호막 형성층을 실리콘 미러 웨이퍼에 첩부한 후 경화시킨다. 경화는 보호막 형성층이 열경화성이면 가열에 의해 경화되며, 그 조건은 130℃에서 2시간 정도이다. 또한, 보호막 형성층이 에너지선 경화성이면 함유하는 에너지선 중합성기가 실질적으로 존재하지 않게 될 때까지 에너지선을 적당한 조건으로 조사하여 경화시킨다. 계속해서 기재 필름, 점착제층 및 박리력 조정층의 적층체를 보호막으로부터 23℃ 60% 상대 습도 환경하에서 300㎜/분의 속도로 180°로 박리하여 그 박리력을 취한다. 박리력이 0.05N/25㎜ 미만인 경우에는 다이싱시에 보호막 부착 칩을 고정할 수 없고, 칩이 이동될 우려가 있다. 박리력이 5N/25㎜을 초과하는 경우에는, 보호막 부착 칩의 픽업이 어렵게 될 수 있다. 박리력은 0.05∼3N/25㎜인 것이 보다 바람직하다.
박리력 조정층의 보호막에서의 박리력을 상기의 범위로 조정하기 위해서는, 박리력 조정층의 재료를 폴리올레핀계 필름에서 선택하는 것이 바람직하다. 폴리올레핀계 필름은 극성이 낮기 때문에 보통 극성이 높은 재료가 사용되는 보호막 형성층의 밀착성이 과도하게 높게 되는 일이 없이, 박리력을 상기의 범위로 조정하는 것이 용이하게 된다. 폴리올레핀계 필름으로서는 폴리에틸렌, 폴리프로필렌, 폴리메틸펜텐, 에틸렌-아세트산 비닐 공중합체, 에틸렌-메타크릴산 공중합체, 이오노머 수지 등으로 이루어지는 필름을 예로 들 수 있다. 이 중에서도, 박리력과 내열성의 양립이라는 관점에서 폴리프로필렌 필름이 특히 바람직하다.
박리력 조정층은 박리 처리를 실시한 필름이어도 된다. 박리 처리를 실시한 필름으로는 후술의 보호막 형성층을 갖는 다이싱 시트의 임의적 구성 요소로서의 박리 시트와 동종의 것을 사용할 수 있다. 이 경우, 박리 성능이 과도하게 높은 것을 선택한 경우에는, 박리력 조정층과 보호막 사이의 박리력이 작아져, 상기의 바람직한 범위의 하한 미만이 될 수 있기 때문에 박리 성능이 너무 높지 않는 것을 선택할 필요가 있다.
본 발명에 있어서의 박리력 조정층(4)의 융점은 130℃를 초과, 또는 융점을 갖지 않는 것이 바람직하다. 또한, 130℃에서 2시간 가열시에서의 박리력 조정층의 열수축률은 -5∼+5%인 것이 바람직하다. 박리력 조정층의 융점이 130℃ 이하이거나, 열수축률이 상기 범위를 벗어나면, 보호막 형성층의 경화시에 박리력 조정층이 용융 또는 수축하고, 박리력 조정층의 형상을 유지하는 것이 어렵게 될 우려가 있다. 또한, 박리력 조정층이 반도체 칩 제조 공정 중의 주변 장치와 융착되어 버릴 수 있다. 또한, 박리력 조정층의 용융, 수축에 기인한 보호막 형성층의 변형에 의해 보호막에의 인자 정밀도가 저하될 수 있다.
박리력 조정층의 융점은 140℃ 이상 또는 융점을 갖지 않는 것이 바람직하고, 융점이 200℃ 이상 또는 융점을 갖지 않는 것이 보다 바람직하다. 또한, 130℃에서 2시간 가열시에서의 박리력 조정층의 열수축률은 -4∼+4%인 것이 바람직하다. 박리력 조정층의 융점이나 열수축률을 상기 범위로 하는 것으로, 박리력 조정층은 내열성이 뛰어나, 상술의 보호막 형성층을 경화할 때의 박리력 조정층의 형상 유지성이 양호하게 유지된다. 또한, 130℃에서 2시간 가열시에서의 박리력 조정층의 열수축률은 130℃의 환경하에 박리력 조정층을 투입하는 전후의 박리력 조정층의 면적에서 하기식에 의해 구해진다.
열수축률(%)={(투입 전의 박리력 조정층의 면적)-(투입 후의 박리력 조정층의 면적)}/투입 전의 박리력 조정층의 면적×100
박리력 조정층의 두께는 특별히 한정되지 않고, 바람직하게는 3∼300㎛, 보다 바람직하게는 5∼150㎛이다. 또한, 박리력 조정층은 후술하는 보호막 형성층과 거의 동일한 형상이며, 첩부되는 워크(반도체 웨이퍼 등)와 동일한 사이즈 또는 한층 큰 사이즈이다.
상기와 같은 박리력 조정층(4)을 점착제층(3)과 보호막 형성층(5) 사이에 마련하면, 부차적인 효과로서 보호막 형성층을 경화하여 보호막으로 하여, 워크와 보호막을 절단 후에도, 박리력 조정층을 절단하지 않는 경우에는 얻어지는 칩의 위치가 어긋나기 어려워진다. 즉, 보호막 형성층의 경화시에 점착 시트(3)가 열변형을 일으켜도, 점착 시트(3)의 변형이 칩의 정렬부에까지는 미치지 않고 칩의 정렬 상태가 유지된다.
또한, 상기 점착 시트(3)가 충분한 내열성을 가지며, 보호막 형성층의 경화 조건에 있어서도 점착 시트의 변형이 작은 경우에는 워크와 보호막을 절단할 때, 박리력 조정층(4)을 절단해도 된다. 박리력 조정층(4)을 절단하는 것으로, 다이싱 후에 본 발명의 다이싱 시트를 익스팬드가 보다 용이해져 칩의 픽업이 용이하게 된다.
(보호막 형성층(5))
본 발명에 있어서의 보호막 형성층(5)은 특별히 한정되지 않고, 예를 들면 열경화성, 열가소성, 방사선 경화성의 보호막 형성층을 이용할 수 있다. 이 중에서도, 열경화성의 보호막 형성층을 이용한 경우에, 박리력 조정층이 존재하지 않는 경우의 점착제층 또는 기재 필름과 보호막과의 밀착의 문제가 현저하게 되기 때문에, 본 발명의 효과는 바람직하게 발휘된다.
보호막 형성층은 바인더 폴리머 성분(A) 및 경화성 성분(B)을 함유하는 것이 바람직하다.
(A) 바인더 폴리머 성분
보호막 형성층에 충분한 접착성 및 조막(造膜)성(시트 가공성)을 부여하기 위해서 바인더 폴리머 성분(A)을 사용할 수 있다. 바인더 폴리머 성분(A)으로서는 종래의 공지된 아크릴 폴리머, 폴리에스테르 수지, 우레탄 수지, 아크릴우레탄 수지, 실리콘 수지, 고무계 폴리머 등을 사용할 수 있다.
바인더 폴리머 성분(A)의 중량 평균 분자량(Mw)은 1만∼200만인 것이 바람직하고, 10만∼120만인 것이 보다 바람직하다. 바인더 폴리머 성분(A)의 중량 평균 분자량이 너무 낮으면 보호막 형성층과 박리력 조정층의 박리력이 높아져, 보호막 형성층의 전사 불량이 발생할 수 있으며, 너무 높으면 보호막 형성층의 접착성이 저하되어, 칩 등에 전사할 수 없게 되거나, 또는 전사 후에 칩 등으로부터 보호막이 박리될 수 있다.
바인더 폴리머 성분(A)으로서 아크릴 폴리머가 바람직하게 이용된다. 아크릴 폴리머의 유리 전이 온도(Tg)는 바람직하게는 -60∼50℃, 더욱 바람직하게는 -50∼40℃, 특히 바람직하게는 -40∼30℃의 범위에 있다. 아크릴 폴리머의 유리 전이 온도가 너무 낮으면 보호막 형성층과 박리력 조정층의 박리력이 커져서, 보호막 형성층의 전사 불량이 발생할 수 있으며, 너무 높으면 보호막 형성층의 접착성이 저하되어, 칩 등에 전사할 수 없게 되거나, 또는 전사 후에 칩 등으로부터 보호막이 박리될 수 있다.
상기 아크릴 폴리머를 구성하는 모노머로서는 (메타)아크릴산 에스테르 모노머 또는 그 유도체를 들 수 있다. 예를 들면, 알킬기의 탄소수가 1∼18인 알킬(메타)아크릴레이트, 구체적으로는 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 프로필(메타)아크릴레이트, 부틸(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트 등을 들 수 있다. 또한, 환상 골격을 갖는 (메타)아크릴레이트, 구체적으로는 시클로헥실(메타)아크릴레이트, 벤질(메타)아크릴레이트, 이소보닐(메타)아크릴레이트, 디시클로펜타닐(메타)아크릴레이트, 디시클로펜테닐(메타)아크릴레이트, 디시클로펜테닐옥시에틸(메타)아크릴레이트, 이미드(메타)아크릴레이트 등을 들 수 있다. 더욱 관능기를 갖는 모노머로서 수산기를 갖는 히드록시 메틸(메타)아크릴레이트, 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트 등을 들 수 있으며; 그 외, 에폭시기를 갖는 글리시딜(메타)아크릴레이트 등을 들 수 있다. 아크릴 폴리머는 수산기를 갖고 있는 모노머를 함유하는 아크릴 폴리머가 후술하는 경화성 성분(B)과의 상용성이 좋기 때문에 바람직하다. 또한, 상기 아크릴 폴리머는 아크릴산, 메타크릴산, 이타콘산, 아세트산 비닐, 아크릴로니트릴, 스티렌 등이 공중합되어 있어도 된다.
또한, 바인더 폴리머 성분(A)으로서 경화 후의 보호막의 가요성을 유지하기 위한 열가소성 수지를 배합해도 된다. 그러한 열가소성 수지로서는 중량 평균 분자량이 1000∼10만의 것이 바람직하고, 3000∼8만의 것이 더욱 바람직하다. 열가소성 수지의 유리 전이 온도는 바람직하게는 -30∼120℃, 더욱 바람직하게는 -20∼120℃의 것이 바람직하다. 열가소성 수지로서는 폴리에스테르 수지, 우레탄 수지, 페녹시 수지, 폴리부텐, 폴리부타디엔, 폴리스티렌 등을 들 수 있다. 이들의 열가소성 수지는 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다. 상기의 열가소성 수지를 함유함으로써, 보호막 형성층의 전사면에 보호막 형성층이 추종하여 보이드 등의 발생을 억제할 수 있다.
(B) 경화성 성분
경화성 성분(B)은 열경화성 성분 및/또는 에너지선 경화성 성분이 사용된다.
열경화성 성분으로서는 열경화 수지 및 열경화제가 사용된다. 열경화 수지로서는, 예를 들면 에폭시 수지가 바람직하다.
에폭시 수지로서는 종래의 공지된 에폭시 수지를 사용할 수 있다. 에폭시 수지로서는 구체적으로는 다관능계 에폭시 수지나 비페닐 화합물, 비스페놀A디글리시딜에테르나 그 수소첨가물, 오르토크레졸노볼락에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 분자 중에 2관능 이상 갖는 에폭시 화합물을 예로 들 수 있다. 이들은 1종 단독으로 또는 2종 이상을 조합시켜서 이용할 수 있다.
보호막 형성층에는 바인더 폴리머 성분(A) 100 질량부에 대하여, 열경화 수지가 바람직하게는 1∼1000 질량부, 보다 바람직하게는 10∼500 질량부, 특히 바람직하게는 20∼200 질량부 포함된다. 열경화 수지의 함유량이 1 질량부 미만이면 충분한 접착성을 얻지 못할 수 있으며, 1000 질량부를 초과하면 보호막 형성층과 박리력 조정층과의 박리력이 높아져 보호막 형성층의 전사 불량이 발생할 수 있다.
열경화제는 열경화 수지, 특히 에폭시 수지에 대한 경화제로서 기능한다. 바람직한 열경화제로서는 1분자 중에 에폭시기와 반응할 수 있는 관능기를 2개 이상 갖는 화합물을 예로 들 수 있다. 그 관능기로서는 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복실기 및 산무수물 등을 들 수 있다. 이 중에서, 바람직하게는 페놀성 수산기, 아미노기, 산무수물 등을 들 수 있고, 더욱 바람직하게는 페놀성 수산기, 아미노기를 들 수 있다.
페놀계 경화제의 구체적인 예로서는 다관능계 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 자이록형 페놀 수지, 아랄킬 페놀 수지를 들 수 있다. 아민계 경화제의 구체적인 예로서는 DICY(디시안디아미드)를 들 수 있다. 이들은 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
열경화제의 함유량은 열경화 수지 100 질량부에 대하여, 0.1∼500 질량부인 것이 바람직하고, 1∼200 질량부인 것이 보다 바람직하다. 열경화제의 함유량이 적으면 경화 부족으로 접착성을 얻지 못할 수 있으며, 과잉이면 보호막 형성층의 흡습률이 높아져 반도체 장치의 신뢰성을 저하시킬 수 있다.
에너지선 경화성 성분으로서는 에너지선 중합성기를 포함하며, 자외선, 전자선 등의 에너지선의 조사를 받으면 중합 경화하는 화합물(에너지선 중합성 화합물)을 이용할 수 있다. 이러한 에너지선 경화성 성분으로서 구체적으로는 트리메틸올프로판트리아크릴레이트, 펜타에리스리톨트리아크릴레이트, 펜타에리스리톨테트라아크릴레이트, 디펜타에리스리톨모노히드록시펜타아크릴레이트, 디펜타에리스리톨헥사아크릴레이트 또는 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트계 올리고머, 에폭시 변성 아크릴레이트, 폴리에테르아크릴레이트 및 이타콘산 올리고머 등의 아크릴레이트계 화합물을 들 수 있다. 이러한 화합물은 분자내에 적어도 1개의 중합성 이중 결합을 가지며, 통상은 중량 평균 분자량이 100∼30000, 바람직하게는 300∼10000정도이다. 에너지선 중합성 화합물의 배합량은 바인더 폴리머 성분(A) 100 질량부에 대하여, 바람직하게는 1∼1500 질량부, 보다 바람직하게는 10∼500 질량부, 특히 바람직하게는 20∼200 질량부 포함된다.
또한, 에너지선 경화성 성분으로서 바인더 폴리머 성분(A)의 주쇄 또는 측쇄에 에너지선 중합성기가 결합되어 이루어지는 에너지선 경화형 중합체를 사용해도 된다. 이러한 에너지선 경화형 중합체는 바인더 폴리머 성분(A)으로서의 기능과 경화성 성분(B)으로서의 기능을 겸비한다.
에너지선 경화형 중합체의 주골격은 특별히 한정은 되지 않고, 바인더 폴리머 성분(A)으로서 범용되고 있는 아크릴폴리머이어도 되며, 또한 폴리에스테르, 폴리에테트 등이어도 되지만, 합성 및 물성의 제어가 용이한 것에서 아크릴 폴리머를 주골격으로 하는 것이 특히 바람직하다.
에너지선 경화형 중합체의 주쇄 또는 측쇄에 결합하는 에너지선 중합성기는 예를 들면 에너지선 중합성의 탄소-탄소 이중 결합을 포함하는 기이며, 구체적으로는 (메타)아크릴로일기 등을 예시할 수 있다. 에너지선 중합성기는, 알킬렌기, 알킬렌옥시기, 폴리알키렌옥시기를 통하여 에너지선 경화형 중합체로 결합하고 있어도 된다.
에너지선 중합성기가 결합된 에너지선 경화형 중합체의 중량 평균 분자량(Mw)은 1만∼200만인 것이 바람직하고, 10만∼150만인 것이 보다 바람직하다. 또한, 에너지선 경화형 중합체의 유리 전이 온도(Tg)는 바람직하게는 -60∼50℃, 더욱 바람직하게는 -50∼40℃, 특히 바람직하게는 -40∼30℃의 범위에 있다.
에너지선 경화형 중합체는 예를 들면 히드록실기, 카르복실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 함유하는 아크릴계 중합체와 상기 관능기와 반응하는 치환기와 에너지선 중합성 탄소-탄소 이중 결합을 1분자마다 1∼5개를 갖는 중합성기 함유 화합물을 반응시켜서 얻어진다. 상기 관능기와 반응하는 치환기로서는 이소시아네이트기, 글리시딜기, 카르복실기 등을 들 수 있다.
중합성기 함유 화합물로서는 (메타)아크릴로일옥시에틸이소시아네이트, 메타-이소프로페닐-α, α-디메틸벤질이소시아네이트, (메타)아크릴로일이소시아네이트, 알릴이소시아네이트, 글리시딜(메타)아크릴레이트; (메타)아크릴산 등을 예로 들 수 있다.
아크릴 폴리머는 히드록실기, 카르복실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 갖는 (메타)아크릴 모노머 또는 그 유도체와, 이와 공중합 가능한 그 외의 (메타)아크릴산 에스테르 모노머 또는 그 유도체로 이루어지는 공중합체인 것이 바람직하다.
히드록실기, 카르복실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 갖는 (메타)아크릴 모노머 또는 그 유도체로서는 예를 들면 히드록실기를 갖는 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트; 카르복실기를 갖는 아크릴산, 메타크릴산, 이타콘산; 에폭시기를 갖는 글리시딜메타크릴레이트, 글리시딜 아크릴레이트 등을 들 수 있다.
상기 모노머와 공중합 가능한 그 외의 (메타)아크릴산 에스테르 모노머 또는 그 유도체로서는 예를 들면, 알킬기의 탄소수가 1∼18인 알킬(메타)아크릴레이트, 구체적으로는 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 프로필(메타)아크릴레이트, 부틸(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트 등을 들 수 있다; 환상 골격을 갖는 (메타)아크릴레이트, 구체적으로는 시클로헥실(메타)아크릴레이트, 벤질(메타)아크릴레이트, 이소보닐아크릴레이트, 디시클로펜타닐아크릴레이트, 디시클로펜테닐아크릴레이트, 디시클로펜테닐옥시에틸아크릴레이트, 이미드 아크릴레이트 등을 들 수 있다. 또한, 상기 아크릴 폴리머에는, 아세트산 비닐, 아크릴로니트릴, 스티렌 등이 공중합되어 있어도 된다.
에너지선 경화형 중합체를 사용하는 경우에도, 상기한 에너지선 중합성 화합물을 병용해도 되며, 또한 바인더 폴리머 성분(A)을 병용해도 된다. 본 발명의 보호막 형성층 중의 이들 ３가지의 배합량의 관계는 에너지선 경화형 중합체 및 바인더 폴리머 성분(A)의 질량의 합 100 질량부에 대하여, 에너지선 중합성 화합물이 바람직하게는 1∼1500 질량부, 보다 바람직하게는 10∼500 질량부, 특히 바람직하게는 20∼200 질량부 포함된다.
보호막 형성층에 에너지선 경화성을 부여하는 것으로, 보호막 형성층을 간편하고 또한 단시간에 경화할 수 있으며, 보호막 부착 칩의 생산 효율이 향상된다. 종래, 칩용의 보호막은 일반적으로 에폭시 수지 등의 열경화 수지에 의해 형성되어 있었지만, 열경화 수지의 경화 온도는 200℃를 초과하고, 또한 경화 시간은 2시간 정도를 필요로 하기 때문에, 생산 효율 향상의 장해가 되고 있었다. 그러나, 에너지선 경화성의 보호막 형성층은 에너지선 조사에 의해 단시간에 경화하기 때문에 간편하게 보호막을 형성할 수 있어 생산 효율의 향상에 기여할 수 있다.
그 외의 성분
보호막 형성층은 상기 바인더 폴리머 성분(A) 및 경화성 성분(B) 이외에 하기 성분을 포함할 수 있다.
(C) 착색제
보호막 형성층은 착색제(C)를 함유하는 것이 바람직하다. 보호막 형성층에 착색제를 배합하는 것으로, 반도체 장치를 기기에 넣었을 때, 주위 장치로부터 발생하는 적외선 등을 차폐하고, 그것들에 의한 반도체 장치의 오작동을 방지할 수 있으며, 또한 보호막 형성층을 경화하여 얻은 보호막에 제품 번호 등을 인자했을 때 문자의 시인성이 향상된다. 즉, 보호막을 형성된 반도체 장치나 반도체 칩에서는 보호막의 표면에 품번 등이 보통 레이저 마킹법(레이저광에 의해 보호막 표면을 제거하여 인자를 실시하는 방법)에 의해 인자되지만, 보호막이 착색제(C)를 함유하는 것으로, 보호막의 레이저광에 의해 제거된 부분과 그렇지 않은 부분의 콘트라스트 차이가 충분하게 얻어져, 시인성이 향상된다. 착색제(C)로서는 유기 또는 무기의 안료 및 염료가 사용된다. 이 중에서도 전자파나 적외선 차폐성의 점에서 흑색 안료가 바람직하다. 흑색 안료로서는 카본블랙, 산화철, 이산화 망간, 아닐린 블랙, 활성탄 등이 사용되지만 이에 한정되는 것은 아니다. 반도체 장치의 신뢰성을 높이는 관점에서는 카본블랙이 특히 바람직하다. 착색제(C)는 1종을 단독으로 사용해도 되고, 2종 이상을 조합시켜서 사용해도 된다. 본 발명에서의 보호막 형성층의 높은 경화성은 가시광 및/또는 적외선과 자외선과의 양쪽의 투과성을 저하시키는 착색제를 이용하여, 자외선의 투과성이 저하된 경우에 특히 바람직하게 발휘된다. 가시광 및/또는 적외선과 자외선과의 양쪽의 투과성을 저하시키는 착색제로서는 상기의 흑색 안료 이외에 가시광 및/또는 적외선과 자외선과의 양쪽의 파장 영역에서 흡수성 또는 반사성을 갖는 것이면 특별히 한정되지 않는다.
착색제(C)의 배합량은 보호막 형성층을 구성하는 전체 고형분 100 질량부에 대하여, 바람직하게는 0.1∼35 질량부, 더욱 바람직하게는 0.5∼25 질량부, 특히 바람직하게는 1∼15 질량부이다.
(D) 경화 촉진제
경화 촉진제(D)는 보호막 형성층의 경화 속도를 조정하기 위하여 사용된다. 경화 촉진제(D)는 특히 경화성 성분(B)에 있어서, 에폭시 수지와 열경화제를 병용하는 경우에 바람직하게 사용된다.
바람직한 경화 촉진제로서는 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 3급 아민류; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시 메틸이미다졸 등의 이미다졸류; 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류; 테트라페닐포스포늄 테트라페닐 보레이트, 트리페닐포스핀 테트라페닐보레이트 등의 테트라페닐 붕소염 등을 들 수 있다. 이들은 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
경화 촉진제(D)는 경화성 성분(B) 100 질량부에 대하여, 바람직하게는 0.01∼10 질량부, 더욱 바람직하게는 0.1∼1 질량부의 양으로 포함된다. 경화 촉진제(D)를 상기 범위의 양으로 함유함으로써, 고온 고습도하에 노출되어도 뛰어난 접착 특성을 가지며, 혹독한 리플로우 조건에 노출된 경우에도 높은 신뢰성을 달성할 수 있다. 경화 촉진제(D)의 함유량이 적으면 경화 부족으로 충분한 접착 특성을 얻지 못하고, 과잉이면 높은 극성을 갖는 경화 촉진제는 고온 고습도하에서 보호막 형성층중을 접착 계면측으로 이동하여, 편석하여 반도체 장치의 신뢰성을 저하시킨다.
(E) 커플링제
커플링제(E)는 보호막 형성층의 칩에 대한 접착성, 밀착성 및/또는 보호막의 응집성을 향상시키기 위하여 사용해도 된다. 또한, 커플링제(E)를 사용하는 것으로, 보호막 형성층을 경화하여 얻어지는 보호막의 내열성을 손상시키지 않고 그 내수성을 향상시킬 수 있다.
커플링제(E)로서는 바인더 폴리머 성분(A), 경화성 성분(B) 등이 갖는 관능기와 반응하는 기를 갖는 화합물이 바람직하게 사용된다. 커플링제(E)로서는 실란 커플링제가 바람직하다. 이와 같은 커플링제로서는 γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-(메타크릴옥시프로필)트리메톡시실란, γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필메틸디에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-우레이도프로필트리에톡시실란, γ-메르캅토프로필트리메톡시실란, γ-메르캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라설페인, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 이미다졸실란 등을 예로 들 수 있다. 이들은 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
커플링제(E)는 바인더 폴리머 성분(A) 및 경화성 성분(B)의 합계 100 질량부에 대하여, 보통 0.1∼20 질량부, 바람직하게는 0.2∼10 질량부, 보다 바람직하게는 0.3∼5 질량부의 비율로 포함된다. 커플링제(E)의 함유량이 0.1 질량부 미만이면 상기의 효과를 얻지 못할 가능성이 있으며, 20 질량부를 초과하면 아웃 가스의 원인이 될 가능성이 있다.
(F) 무기 충전재
무기 충전재(F)를 보호막 형성층에 배합함으로써, 경화 후의 보호막에서의 열팽창 계수를 조정하는 것이 가능하게 되어, 반도체 칩에 대하여 경화 후 보호막의 열팽창 계수를 최적화하는 것으로 반도체 장치의 신뢰성을 향상시킬 수 있다. 또한, 경화 후 보호막의 흡습률을 저감시키는 것도 가능해진다.
바람직한 무기 충전재로서는, 실리카, 알루미나, 탤크, 탄산 칼슘, 산화 티탄, 산화철, 탄화 규소, 질화 붕소 등의 분말, 이들을 구형화한 비즈, 단결정 섬유 및 유리 섬유 등을 예로 들 수 있다. 이 중에서도, 실리카 필러 및 알루미나 필러가 바람직하다. 상기 무기 충전재(F)는 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 무기 충전재(F)의 함유량은 보호막 형성층을 구성하는 전체 고형분 100 질량부에 대하여, 보통 1∼80 질량부의 범위에서 조정이 가능하다.
(G) 광중합 개시제
보호막 형성층이 상술한 경화성 성분(B)으로 에너지선 경화성 성분을 함유하는 경우에는, 그 사용에 있어서, 자외선 등의 에너지선을 조사하여 에너지선 경화성 성분을 경화시킨다. 이때, 상기 조성물 중에 광중합 개시제(G)를 함유시킴으로써, 중합 경화 시간 및 광선조사량을 줄일 수 있다.
이러한 광중합 개시제(G)로서 구체적으로는 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인 안식향산, 벤조인 안식향산 메틸, 벤조인디메틸케탈, 2,4-디에틸티옥산톤, α-히드록시시클로헥실페닐케톤, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, 1,2-디페닐메탄, 2-히드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논, 2,4,6-트리메틸벤조일디페닐포스핀 옥사이드 및 β-크롤안트라퀴논 등을 예로 들 수 있다. 광중합 개시제(G)는 1종류 단독으로 또는 2종류 이상을 조합시켜 이용할 수 있다.
광중합 개시제(G)의 배합 비율은 에너지선 경화성 성분 100 질량부에 대하여 0.1∼10 질량부 포함되는 것이 바람직하고, 1∼5 질량부 포함되는 것이 보다 바람직하다. 0.1 질량부 미만이면 광중합의 부족으로 만족스러운 전사성을 얻을 못할 수 있으며, 10 질량부를 초과하면 광중합에 기여하지 않는 잔류물이 생성되어 보호막 형성층의 경화성이 불충분하게 될 수 있다.
(H) 가교제
보호막 형성층의 초기 접착력 및 응집력을 조절하기 위하여 가교제를 첨가할 수도 있다. 가교제(H)로는 유기 다가 이소시아네이트 화합물, 유기 다가 이민 화합물 등을 예로 들 수 있다.
상기 유기 다가 이소시아네이트 화합물로서는 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물, 지환족 다가 이소시아네이트 화합물 및 이들의 유기 다가 이소시아네이트 화합물의 3량체 및 이들 유기 다가 이소시아네이트 화합물과 폴리올 화합물을 반응시켜 얻어지는 말단 이소시아네이트 우레탄 프레폴리머 등을 예로 들 수 있다.
유기 다가 이소시아네이트 화합물로서는, 예를 들면 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-크실릴렌디이소시아네이트, 1,4-크실렌디이소시아네이트, 디페닐메탄-4,4'-디이소시아네이트, 디페닐메탄-2,4'-디이소시아네이트, 3-메틸디페닐메탄디이소시아네이트, 헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, 트리메틸올프로판 어덕트 톨릴렌디이소시아네이트 및 리신이소시아네이트를 들 수 있다.
상기 유기 다가 이민 화합물로서는 N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복사미도), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트 및 N,N'-톨루엔-2,4-비스(1-아지리딘카르복사미도)트리에틸렌멜라민 등을 예로 들 수 있다.
가교제(H)는 바인더 폴리머 성분(A) 및 에너지선 경화형 중합체의 합계량 100 질량부에 대하여 통상 0.01∼20 질량부, 바람직하게는 0.1∼10 질량부, 보다 바람직하게는 0.5∼5 질량부의 비율로 사용된다.
(I) 범용 첨가제
보호막 형성층에는 상기 이외에 필요에 따라서 각종 첨가제가 배합되어도 된다. 각종 첨가제로서는, 레벨링제, 가소제, 대전 방지제, 산화 방지제, 이온 포착제, 게터링제, 연쇄 이동제 등을 예로 들 수 있다.
상기와 같은 각 성분으로 이루어지는 보호막 형성층은 접착성과 경화성을 가지며, 미경화 상태에서는 워크(반도체 웨이퍼나 칩 등)에 가압되어 용이하게 접착된다. 그리고 경화를 거쳐 최종적으로는 내충격성이 높은 보호막을 얻을 수 있으며, 접착 강도에도 뛰어나, 혹독한 고온 고습도 조건하에서도 충분한 보호 기능을 유지할 수 있다. 또한, 보호막 형성층은 단층 구조이어도 되며, 또 상기 성분을 함유하는 층을 1층 이상 포함하는 한 다층 구조이어도 된다.
보호막 형성층의 두께는 특별히 한정되지 않지만, 바람직하게는 3∼300㎛, 더욱 바람직하게는 5∼250㎛, 특히 바람직하게는 7∼200㎛이다.
보호막 형성층에서의 가시광선 및/또는 적외선과 자외선의 투과성을 나타내는 척도인, 파장 300∼1200㎚에서의 최대 투과율은 20% 이하인 것이 바람직하고, 0∼15%인 것이 보다 바람직하고, 0%을 초과하고 10% 이하인 것이 더욱 바람직하고, 0.001∼8%인 것이 특히 바람직하다. 파장 300∼1200㎚에서의 보호막 형성층의 최대 투과율을 상기 범위로 하는 것으로, 보호막 형성층이 에너지선 경화성 성분(특히 자외선 경화성 성분)을 함유하는 경우에는, 보호막 형성층이 착색되어 있는 경우에도 경화성이 뛰어나다. 또한, 가시광 파장 영역 및/또는 적외 파장 영역의 투과성이 낮기 때문에, 반도체 장치의 적외선 기인의 오작동의 방지 및 인자의 시인성 향상이라는 효과가 얻어진다. 파장 300∼1200㎚에서의 보호막 형성층의 최대 투과율은 상기 착색제(C)에 의해 조정할 수 있다. 또한, 보호막 형성층의 최대 투과율은 UV-vis스펙트럼 검사 장치 ((주)시마즈세이사꾸쇼제)를 이용하여, 경화 후의 보호막 형성층(두께25㎛)의 300∼1200㎚에서의 전광선 투과율을 측정하고, 투과율의 가장 높은 값(최대 투과율)으로 했다.
(박리 시트)
보호막 형성층을 갖는 다이싱 시트에는, 사용에 제공될 때까지의 사이에, 표면의 외부와 접촉을 피하기 위한 박리 시트를 마련해도 된다. 박리 시트로서는, 예를 들면, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리 염화 비닐 필름, 염화 비닐 공중합체 필름, 폴리에틸렌테레프탈레이드 필름, 폴리에틸렌나프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌 아세트산 비닐 공중합체 필름, 이오노머 수지 필름, 에틸렌·(메타)아크릴산 공중합체 필름, 에틸렌·(메타)아크릴산 에스테르 공중합체 필름, 폴리스티렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 불소수지 필름 등의 투명 필름이 사용된다. 또한 이들의 가교 필름도 사용된다. 더욱 이들의 적층 필름이어도 된다. 또한, 이들을 착색한 필름, 불투명 필름 등을 사용할 수 있다. 박리제로서는, 예를 들면 실리콘계, 불소계, 장쇄 알킬기 함유 카바메이트 등의 박리제를 들 수 있다.
박리 시트의 두께는 통상은 10∼500㎛, 바람직하게는 15∼300㎛, 특히 바람직하게는 20∼250㎛ 정도이다. 또한, 보호막 형성층을 갖는 다이싱 시트의 두께는 통상은 1∼500㎛, 바람직하게는 5∼300㎛, 특히 바람직하게는 10∼150㎛ 정도이다.
(보호막 형성층을 갖는 다이싱 시트)
보호막 형성층을 갖는 다이싱 시트의 제조 방법으로서는 다음과 같은 방법을 들 수 있다. 먼저, 박리력 조정층(4)상에 보호막 형성층(5)을 형성한다. 보호막 형성층은 상기 각 성분을 적절한 비율로, 적절한 용매중에서 혼합하여 이루어지는 보호막 형성층용 조성물을 박리력 조정층 상에 도포 건조하여 얻어진다. 또한, 박리 시트상에 보호막 형성층용 조성물을 도포, 건조하여 성막하고, 이것을 박리력 조정층과 접합시켜, 보호막 형성층이 2장의 시트에 협지된 상태(박리력 조정층/보호막 형성층/박리 시트)로 해도 된다. 보호막 형성층과 박리력 조정층의 접합은 가열을 수반하여 실시해도 된다. 이때, 보호막 형성층이 열경화성인 경우에는 보호막 형성층의 열경화 온도 미만에서 가열을 실시하는 것이 바람직하다.
계속해서, 2장의 시트에 협지된 상태의 경우에는 박리 시트를 박리한다. 그리고, 보호막 형성층과 박리력 조정층의 적층체를 첩부되어야 하는 워크(예를 들면 반도체 웨이퍼 등)와 동일한 사이즈 또는 한층 큰 원형으로 형빼기(型拔)하여, 원형으로 형빼기된 적층체의 주위를 제거한다. 계속해서, 원형의 적층체의 박리력 조정층측을 별도로 준비한 점착 시트(3)의 점착제층(2)에 첩부하고, 링 프레임에 대한 접착되는 부분의 외경에 맞추어 점착 시트를 동심원 형상으로 형빼기하고, 형빼기된 점착 시트의 주위를 제거하는 것으로, 본 발명의 보호막 형성층을 갖는 다이싱 시트를 얻는다. 이 경우에는, 적층체를 점착 시트(3)의 점착제층(2)에 첩부한 후, 노출된 보호막 형성층과 점착제층에 박리 시트를 접합시켜도 된다.
또한, 다른 방법으로서는 먼저 보호막 형성층이 박리력 조정층과 박리 시트에 협지된 상태에서 박리 시트를 남긴 채, 박리력 조정층측에서 하프 커팅하여, 박리력 조정층/보호막 형성층의 적층체를 첩부되어야 하는 워크(예를 들면 반도체 웨이퍼 등)와 동일한 사이즈 또는 한층 큰 원형으로 형빼기하여, 원형으로 형빼기된 적층체 주위의 잔여물을 제거한다. 이 상태에서는 원형의 적층체가 박리 시트상에 유지된다. 계속해서, 원형의 적층체의 박리력 조정층측을 별도로 준비한 점착 시트(3)의 점착제층(2)에 첩부한다. 그 후, 박리 시트를 남기고, 기재 필름측에서 점착 시트를 링 프레임에 대한 접착되는 부분의 외경에 맞추어 동심원 형상으로 형빼기하여, 형빼기된 점착 시트의 주위를 제거하는 것으로, 본 발명의 보호막 형성층을 갖는 다이싱 시트를 얻는다. 이 경우, 박리 시트상에 본 발명의 보호막 형성층을 갖는 다이싱 시트가 프리컷(precut)된 상태에서 얻어지며, 사용에 시에는 박리 시트로부터 박리되어, 보호막 형성층측이 원하는 워크에 첩부된다.
또한, 점착제층을 에너지선 경화형 점착제에서 형성하는 경우, 에너지 선을 조사하는 범위를 선택함으로써 원하는 위치, 크기 및 형상으로 점착력이 저하된 점착제층의 부분과, 점착력이 저하되지 않은 점착제층의 부분을 형성할 수 있다. 따라서, 점착제층의 링 프레임을 첩부하는 부분에 에너지선을 조사하여 점착력을 저하시켜, 원하는 범위의 점착력으로 조정할 수 있다. 그 결과, 링 프레임에의 첩부성이 뛰어나, 링 프레임에의 풀잔여를 방지할 수 있다. 또한, 본 발명에서는 박리력 조정층(4)과 보호막 형성층(5)의 사이에서 박리하여 보호막 형성층(5)을 워크(칩)측에 전사한다. 따라서, 박리력 조정층(4)과 점착 시트(3) 사이의 박리력은 박리력 조정층(4)과 보호막 형성층(5) 사이의 박리력보다 커지도록 설정된다. 이 때문에, 박리력 조정층(4)이 첩부되어 있는 부분에서는, 점착 시트의 접착력을 저하하지 않는 것이 바람직하다. 따라서, 점착제층의 보호막 형성층이 첩부되어 있는 부분에는 에너지를 조사하지 않고, 점착력을 유지하는 것이 바람직하다. 이러한 점착제층의 부분 경화는 기재 필름(1)상에 부분적으로 에너지선을 차폐하는 보호 마스크를 형성하여 기재 필름측에서 에너지선을 조사하는 방법 등에 의해 달성할 수 있다.
또한, 링 프레임에 대한 접착되는 부분(점착 시트의 외주부에서의 노출된 점착제층)상에, 환상의 양면 테이프 또는 점착제층을 별도로 마련해도 된다. 양면 테이프는 점착제층/심재/점착제층의 구성을 가지며, 양면 테이프에서의 점착제층은 특별히 한정되지 않고, 상기 점착 시트에서의 점착제를 이용하여 동일하게 형성할 수 있다. 또한, 심재는 내열성을 갖는 것이 바람직하고, 심재로서 융점이 120℃ 이상의 필름을 이용하는 것이 바람직하다. 융점이 120℃ 미만의 필름을 심재로 이용하면, 보호막 형성층을 가열 경화 시에, 심재가 용융해 형상을 유지할 수 없게 되거나, 주변의 장치와 융착되어 버릴 수 있다. 심재로서는 예를 들면 폴리에스테르 필름, 폴리프로필렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 불소수지 필름, 액정 폴리머 필름 등이 바람직하게 사용된다.
상기와 같은 보호막 형성층을 갖는 다이싱 시트에 있어서, 점착 시트와 박리력 조정층의 적층체 부분에서의 파장 532㎚ 및 파장 1064㎚의 전광선 투과율은 바람직하게는 70% 이상, 보다 바람직하게는 75% 이상이다. 점착 시트와 박리력 조정층의 적층체 부분에서의 파장 532㎚ 및 파장 1064㎚의 전광선 투과율을 상기 범위로 하는 것으로, 반도체 웨이퍼에 보호막 형성층을 갖는 다이싱 시트를 첩부한 후, 보호막에 대한 레이저 마킹을 점착 시트를 통과하여 실시하는 것이 가능하게 된다. 따라서, 웨이퍼를 다이싱 시트에 고정한 상태에서 레이저 마킹을 실시할 수 있기 때문에, 웨이퍼의 휘어짐이 억제되어 인자 정밀도가 향상된다.
상기와 같은 보호막 형성층을 갖는 다이싱 시트에 있어서, 점착 시트 및 박리력 조정층에는 점착 시트 및 박리력 조정층을 관통하는 관통 구멍이 마련되어 있어도 된다. 관통 구멍을 마련하는 것으로, 보호막에 레이저 마킹을 실시했을 때에 발생하는 가스에 의해 생기는 이물질의 발생을 억제할 수 있다.
(칩의 제조 방법)
다음에 본 발명에 따른 보호막 형성층을 갖는 다이싱 시트의 이용 방법에 대하여, 상기 시트를 칩(예를 들면 반도체 칩 등)의 제조에 적용한 경우를 예로 들어서 설명한다.
본 발명에 따른 보호막 형성층을 갖는 다이싱 시트를 이용한 반도체 칩의 제조 방법은 표면에 회로가 형성된 반도체 웨이퍼(워크)의 이면에 상기 시트의 보호막 형성층을 첩부하고, 이하의 공정(1), (2), (3)을 이 순서로 실시하고, 이면에 보호막을 갖는 반도체 칩을 얻는 것을 특징으로 하고 있다.
공정(1): 보호막 형성층을 경화하여 보호막을 얻음,
공정(2): 워크와 보호막 형성층 또는 보호막을 다이싱,
공정(3): 보호막 형성층 또는 보호막과 박리력 조정층을 박리.
또한, 본 발명에 따른 반도체 칩의 제조 방법은 상기 공정(1)∼(3) 이외에, 하기의 공정(4)을 더 포함하고, 상기 공정(1) 후의 어느 하나의 공정에 있어서, 공정(4)을 실시할 수도 있다.
공정(4): 보호막에 레이저 인자.
공정(4)는 공정(1) 및 공정(2) 사이에 실시하는 것이 바람직하다. 경화 후의 보호막 형성층에 레이저 인자를 실시하는 것으로, 인자 정밀도가 뛰어난 것이 된다. 한편, 공정(2) 후의, 공정(3) 전에 실시한 경우에는, 다이싱시의 칩이 미세한 위치 차이에 의해 인자 정밀도가 저하될 수 있다. 또한, 공정(3) 후에 실시한 경우는, 각각의 칩에 개별적으로 레이저 인자를 실시할 필요가 있어 프로세스가 복잡해진다.
반도체 웨이퍼는 실리콘 웨이퍼이어도 되며, 또한 갈륨·비소 등의 화합물 반도체 웨이퍼이어도 된다. 웨이퍼 표면에 회로의 형성은 에칭법, 리프트 오프법 등의 종래부터 범용되고 있는 방법을 포함한 다양한 방법으로 실시할 수 있다. 계속해서, 반도체 웨이퍼의 회로면의 반대면 (이면)을 연삭한다. 연삭법은 특별히 한정되지 않고, 그라인더 등을 이용한 공지된 수단으로 연삭해도 된다. 이면 연삭시에는 표면의 회로를 보호하기 위하여 회로면에 표면 보호 시트라는 점착 시트를 첩부한다. 이면 연삭은 웨이퍼의 회로면측(즉 표면보호 시트측)을 척 테이블 등으로 고정하고, 회로가 형성되어 있지 않은 이면측을 그라인더에 의해 연삭한다. 웨이퍼 연삭후의 두께는 특별히 한정되지 않지만 통상은 20∼500㎛ 정도이다. 그 후, 필요에 따라 이면 연삭시에 생긴 파쇄층을 제거한다. 파쇄층의 제거는 케미컬 에칭이나, 플라스마 에칭 등에 의해 이루어진다.
계속해서, 반도체 웨이퍼의 이면에 상기 보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 첩부한다. 그 후, 공정(1), (2), (3)을 이 순서로 실시한다. 이 프로세스의 개요에 대해서는, 일본 특허공개 2002-280329호 공보에 유사 공정이 상술되어 있지만, 이하에 더욱 설명한다.
먼저, 표면에 회로가 형성된 반도체 웨이퍼의 이면에 상기 보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 첩부한다. 계속해서, 보호막 형성층을 경화하여 웨이퍼의 전면(全面)에 보호막을 형성한다. 경화 전의 보호막 형성층을 반도체 웨이퍼에 첩부하는 것에 의해, 보호막 형성층이 웨이퍼의 첩부면에 잘 적용되어, 보호막과 반도체 칩의 접착성이 향상된다. 또한, 보호막 형성층의 경화시에 보호막 형성층을 갖는 다이싱 시트의 수축 변형이 억제된다. 보호막 형성층에는 경화성 성분(B)이 포함되어 있기 때문에, 일반적으로 열경화 또는 에너지선 조사에 의해 보호막 형성층을 경화한다. 또한, 보호막 형성층에 열경화성 성분 및 에너지선 경화성 성분이 배합되어 있는 경우에는, 보호막 형성층의 경화를 가열과 에너지선 조사의 양자로 실시할 수 있으며, 가열 및 에너지선 조사에 의한 경화를 동시에 실시해도 되며, 순차적으로 실시해도 된다. 이 결과, 웨이퍼 이면에 경화 수지로 이루어지는 보호막이 형성되어, 웨이퍼 단독의 경우와 비교하여 강도가 향상되므로, 취급 시 얇아진 웨이퍼의 파손을 저감할 수 있다. 또한, 웨이퍼나 칩의 이면에 직접 보호막용의 도포액을 도포·피막화하는 코팅법과 비교하여 보호막의 두께 균일성에 뛰어나다.
계속해서, 경화된 보호막 형성층(보호막)에 레이저 인자하는 것이 바람직하다. 레이저 인자는 레이저 마킹법에 의해 실시되며, 레이저광의 조사에 의해 점착 시트를 통과하여 보호막의 표면을 제거하는 것으로 보호막에 품번 등을 마킹한다. 본 발명의 보호막 형성층을 갖는 다이싱 시트에 의하면, 극박의 웨이퍼이어도 웨이퍼의 휘어짐을 억제할 수 있기 때문에, 레이저광의 초점이 정확하게 결정되어, 좋은 정밀도로 마킹을 실시할 수 있다.
계속해서, 반도체 웨이퍼를 웨이퍼 표면에 형성된 회로마다 다이싱한다. 다이싱은 웨이퍼와 보호막을 함께 절단하도록 실시된다. 다이싱법은 특별히 한정은 되지 않고, 일례로서 웨이퍼의 다이싱시에는 보호막 형성층을 갖는 다이싱 시트의 주변부(점착 시트의 외주부)를 링 프레임에 의해 고정한 후, 다이싱 블레이드 등의 회전 둥근날을 이용하는 등의 공지된 수법에 의해 웨이퍼의 칩화를 실시하는 방법 등을 들 수 있다. 본 발명의 보호막 형성층을 갖는 다이싱 시트는 박리력 조정층을 가지며, 보호막과 박리력 조정층이 적당한 밀착성을 갖기 때문에, 다이싱 블레이드에서 걸리는 힘에 의해 칩이 이동하는 현상이 일어나기 어렵다. 다이싱에 의한 절삭 깊이는 웨이퍼 및 보호막을 완전히 절단하는 정도이면 충분하며, 박리력 조정층을 절단해도 되고, 또한 절단하지 않아도 된다. 박리력 조정층을 절단하지 않는 경우에는, 얻어지는 칩의 위치가 어긋나기 어렵게 된다. 즉, 보호막 형성층의 경화시에 점착 시트(3)이 열변형을 일으켜도, 점착 시트(3)의 변형이 칩의 정렬부에까지는 미치지 않아 칩의 정렬 상태가 유지되어 픽업 불량이 저감된다.
또한, 상기 점착 시트(3)가 충분한 내열성을 가지며, 보호막 형성층의 경화 조건에서도 점착 시트의 변형이 작은 경우에는, 웨이퍼와 보호막을 절단할 때, 박리력 조정층(4)을 완전히 절단해도 된다. 박리력 조정층(4)을 절단하는 것으로, 다이싱 후에 본 발명의 다이싱 시트를 익스팬드할 수 있어 칩 간격이 이간되며, 칩의 픽업이 용이하게 된다.
그 후, 박리력 조정층(4)을 절단한 경우에는, 상기 점착 시트를 익스팬드한다. 본 발명에 있어서의 점착 시트는 신장성이 뛰어나기 때문에, 본 발명의 보호막 형성층을 갖는 다이싱 시트는 뛰어난 익스팬드성을 가지며, 칩의 픽업성이 향상된다. 또한, 상기한 바와 같이 박리력 조정층을 절단하지 않는 경우에도, 박리력 조정층에 의해 칩의 정렬성이 유지되기 때문에, 익스팬드를 하지 않아도 칩을 픽업할 수 있다.
다이싱된 보호막 부착 반도체 칩을 콜릿 등의 범용 수단에 의해 픽업하는 것으로, 보호막과 박리력 조정층의 계면에서 박리한다. 이 결과, 이면에 보호막을 갖는 반도체 칩(보호막 부착 반도체 칩)이 얻어진다. 본 발명의 보호막 형성층을 갖는 다이싱 시트는 박리력 조정층을 갖기 때문에, 보호막이 점착제층 또는 기재 필름과 견고하게 밀착되지 않아, 픽업을 용이하게 실시할 수 있다. 이러한 본 발명에 의하면, 균일성이 높은 보호막을 칩 이면에 간편하게 형성할 수 있어, 다이싱 공정 및 패키징 후의 크랙이 발생하기 어렵게 된다. 또한, 본 발명에 의하면, 보호막이 형성된 웨이퍼를 다이싱 테이프로 다시 발라서 다이싱하고 있었던 종래의 공정과 비교하여, 다이싱 테이프로의 교체를 실시하지 않고 보호막 부착 칩을 얻을 수 있어, 제조 공정의 간략화를 도모할 수 있다. 그리고, 반도체 칩을 페이스다운 방식으로 소정의 기대(基台, base)상에 실장함으로써 반도체 장치를 제조할 수 있다. 또한, 이면에 보호막을 갖는 반도체 칩을 다이 패드부 또는 다른 반도체 칩 등의 다른 부재상(칩 탑재부상)에 접착하는 것으로 반도체 장치를 제조할 수도 있다.
[실시예]
이하, 본 발명을 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 또한, 이하의 실시예 및 비교예에 있어서, <박리력 조정층과 보호막 사이의 박리력> <기재 필름 및 박리력 조정층의 열수축률>, <열경화 적성>, <다이싱 적성> 및 <픽업 적성>은 다음과 같이 측정·평가했다. 또한, 하기의 <보호막 형성층용 조성물>, <점착제 조성물>, <박리력 조정층>을 이용했다.
<박리력 조정층과 보호막 사이의 박리력>
보호막 형성층을 갖는 다이싱 시트에 대하여, 상술한 방법에 의해 박리력 조정층과 보호막 사이의 박리력을 측정했다. 보호막 형성층의 경화는 보호막 형성층을 갖는 다이싱 시트를 첩부한 웨이퍼를 130℃의 가열 오븐에 2시간 투입하는 것으로 실시했다.
<가열 경화 공정 적성>
두께 350㎛, 직경 6인치, ＃2000연삭을 실시한 실리콘 웨이퍼의 연삭면에 보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 첩부했다. 계속해서, 보호막 형성층을 갖는 다이싱 시트를 첩부한 웨이퍼를 130℃의 가열 오븐에 2시간 투입하여, 보호막 형성층을 경화시켰다. 보호막 형성층과 박리력 조정층(비교예 2에 있어서는, 점착제층)의 사이에 기재 필름 또는 박리력 조정층의 변형에 기인한 박리가 발생하지 않은 경우를 A, 박리가 발생한 경우를 B로 평가했다.
<다이싱 적성>
가열 경화 공정 적성의 평가와 동일하게 하여 보호막 형성층의 경화를 실시했다. 그 다음에, 다이서(디스코가부시키가이샤제, DFD651)를 사용하여, 블레이드 속도 40㎜/초로, 기재 필름에 15㎛의 깊이로 노치가 들어가도록 하여 3㎜×3㎜의 사이즈의 칩으로 웨이퍼를 다이싱(dice)했다. 다이싱에 있어서, 칩이 소정 위치에서 움직이지 않은 경우를 A, 블레이드의 움직임에 의해 칩이 튕겨져 나온 경우를 B로 했다.
<픽업 적성>
다이싱 적성의 평가를 실시한 후, 다이본더(캐논 머시너리사제, Bestem-D02)에 의해 픽업을 실시하고, 픽업 가능한 경우를 A, 픽업이 불가능한 경우를 B로 했다.
<기재 필름 및 박리력 조정층의 열수축률>
기재 필름 및 박리력 조정층을 각각 10㎝×10㎝로 재단하고, 열풍 오븐에 투입했다(130℃, 2시간). 그 후, 기재 필름 및 박리력 조정층을 꺼내어, 필름의 치수를 측정하여 하기 식에 의해 열수축률을 구했다.
열수축률(%)={(투입 전의 필름의 면적)-(투입 후의 필름의 면적)/투입 전의 필름의 면적}×100
<보호막 형성층>
보호막 형성층 (1): 2장의 박리 시트에 협지된 보호막 형성층인 린텍가부시키가이샤제의 LC2850(25)을 사용했다.
보호막 형성층 (2): 2장의 박리 시트에 협지된 보호막 형성층인 린텍가부시키가이샤제의 LC2822H를 사용했다.
<점착제 조성물>
2-에틸헥실 아크릴레이트, 메틸 메타크릴레이트, 2-히드록시에틸 아크릴레이트를 84 중량%, 8 중량%, 8 중량%의 비율로 구성 단위에 포함하는 중량 평균 분자량 60만의 아크릴계 중합체 100 질량부에 대하여, 이소시아네이트계 가교제(토요켐가부시키가이샤제, BHS-8515)를 4 질량부 더한 점착제 조성물을 사용했다.
<기재 필름>
두께 140㎛의 평활면 및 요철면을 갖는 폴리프로필렌 필름, CT265(미츠비시쥬시가부시키가이샤제)
<박리력 조정층용 필름>
두께 140㎛의 평활면 및 요철면을 갖는 폴리프로필렌 필름, CT265(미츠비시쥬시가부시키가이샤제)
(실시예 1)
보호막 형성층(1)에서 한쪽의 박리 시트를 박리하고, 보호막 형성층상에 박리력 조정층용 필름을 평활면을 상대시켜, 70℃로 가열하면서 적층했다. 박리 시트를 남기고 보호막 형성층 및 박리력 조정층을 실리콘 웨이퍼와 동일 사이즈(직경 6인치)로 형빼기하여, 원형으로 형빼기된 보호막 형성층/박리력 조정층의 적층체를 얻었다.
점착 시트용 박리 시트(SP-PET381031, 린텍가부시키가이사제)상에 상기의 점착제 조성물의 용액을 건조후 10㎛의 두께가 되도록 도포, 건조(건조 조건: 오븐에서 120℃, 3분간)하고, 기재 필름과 점착제층을 접합함으로써 기재 필름상에 점착제층을 형성하여 박리 시트가 마련된 점착 시트를 얻었다.
상기 점착 시트에서 박리 시트를 제거하고, 점착제층상에 상기의 보호막 형성층/박리력 조정층의 적층체의 박리력 조정층측을 첩부하고, 박리 시트를 남긴 상태에서, 점착 시트를 링 프레임에 대한 접착되는 부분의 외경(직경205㎜)에 맞추어 동심원 형상으로 형빼기했다. 그 후, 보호막 형성층상의 박리 시트를 박리하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 1에 나타낸다.
(실시예 2)
보호막 형성층으로서 보호막 형성층(2)을 이용한 것 이외에는 실시예 1과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 1에 나타낸다.
(실시예 3)
보호막 형성층으로서 보호막 형성층(2)을 사용하여, 보호막 형성층상에 박리력 조정층용 필름을 요철면을 대향시켜서 적층한 것 이외에는 실시예 1과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 1에 나타낸다.
(실시예 4)
기재 필름으로서 폴리에틸렌테레프탈레이드 필름(미츠비시쥬시 가부시키가이샤제, T100)을 사용하고, 박리력 조정층용 필름으로서 두께 50㎛의 평활면 및 요철면을 갖는 폴리프로필렌 필름(후타무라가가쿠가부시키가이샤제, FOP-K)을 사용하고, 보호막 형성층 상에 박리력 조정층용 필름을 평활면을 대향시켜서 적층한 것 이외에는 실시예 1과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 1에 나타낸다.
(비교예 1)
보호막 형성층으로서 보호막 형성층(2)을 사용하고, 박리력 조정층용 필름으로서 두께 100㎛의 평활면 및 요철면을 갖는 폴리부틸렌테레프탈레이트 필름(OG 필름 가부시사제, XOFL)을 사용하고, 보호막 형성층상에 박리력 조정층용 필름을 요철면을 대향시켜서 적층한 것 이외에는 실시예 1과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 1에 나타낸다.
(비교예 2)
박리력 조정층을 마련하지 않은 것 이외에는 실시예 1과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 1에 나타낸다.
(비교예 3)
박리력 조정층용 필름으로서 두께 38㎛의 한쪽 면이 박리 처리된 폴리에틸렌테레프탈레이드 필름(린텍가부시키가이샤제, SP-381031)을 사용하고, 보호막 형성층상에 박리력 조정층용 필름을 박리 처리면을 대향시켜서 적층한 것 이외에는, 실시예 1과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 이 보호막 형성층을 갖는 다이싱 시트에서는 다이싱 적성의 평가에서 블레이드의 움직임에 의해 튕겨져 나갔기 때문에, 픽업 적성의 평가를 실시할 수 없었다. 각 평가 결과를 표 1에 나타낸다.
Figure pct00001
1: 기재 필름
2: 점착제층
3: 점착 시트
4: 박리력 조정층
5: 보호막 형성층
5: 링 프레임
10: 보호막 형성층을 갖는 다이싱 시트

Claims (9)

  1. 기재 필름과 점착제층으로 이루어지는 점착 시트의 점착제층상에 박리력 조정층을 개재시켜 보호막 형성층을 가지며,
    점착 시트의 내주부에 박리력 조정층과 보호막 형성층의 적층체를 가지며,
    점착 시트의 외주부에 점착제층이 노출되어 있으며, 박리력 조정층과 보호막 형성층을 경화한 보호막 사이의 박리력이 0.05∼5N/25㎜인 보호막 형성층을 갖는 다이싱 시트.
  2. 제1항에 있어서,
    130℃에서 2시간 가열시에서의 박리력 조정층의 열수축률이 -5∼+5%인 보호막 형성층을 갖는 다이싱 시트.
  3. 제1항 또는 제2항에 있어서,
    130℃에서 2시간 가열시에서의 기재 필름의 열수축률이 -5∼+5%인 보호막 형성층을 갖는 다이싱 시트.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    점착 시트와 박리력 조정층의 적층체의 파장 532㎚ 및 1064㎚에서의 전광선 투과율이 70% 이상인 보호막 형성층을 갖는 다이싱 시트.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    보호막 형성층이 바인더 폴리머 성분 및 경화성 성분을 함유하는 보호막 형성층을 갖는 다이싱 시트.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    보호막 형성층이 착색제를 함유하고,
    파장 300∼1200㎚에서의 보호막 형성층의 최대 투과율이 20% 이하인 보호막 형성층을 갖는 다이싱 시트.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 워크에 첩부하고, 이하의 공정(1), (2), (3)을 이 순서대로 실시하는 칩의 제조 방법.
    공정(1): 보호막 형성층을 경화하여 보호막을 얻음
    공정(2): 워크와 보호막 형성층 또는 보호막을 다이싱
    공정(3): 보호막 형성층 또는 보호막과 박리력 조정층을 박리
  8. 제7항에 있어서,
    상기 공정(1) 후의 어떤 공정에 있어서, 하기 공정(4)을 실시하는 칩의 제조 방법.
    공정(4): 보호막에 레이저 인자
  9. 제7항 또는 제8항에 있어서,
    상기 공정(2)에 있어서, 박리력 조정층을 풀 커팅하는 칩의 제조 방법.
KR1020147017333A 2011-12-26 2012-12-25 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법 KR101919547B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011283430 2011-12-26
JPJP-P-2011-283430 2011-12-26
PCT/JP2012/083478 WO2013099869A1 (ja) 2011-12-26 2012-12-25 保護膜形成層付ダイシングシートおよびチップの製造方法

Publications (2)

Publication Number Publication Date
KR20140108536A true KR20140108536A (ko) 2014-09-11
KR101919547B1 KR101919547B1 (ko) 2018-11-16

Family

ID=48697354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147017333A KR101919547B1 (ko) 2011-12-26 2012-12-25 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법

Country Status (6)

Country Link
US (1) US9443750B2 (ko)
JP (1) JP5544052B2 (ko)
KR (1) KR101919547B1 (ko)
CN (1) CN104040696B (ko)
TW (1) TWI475090B (ko)
WO (1) WO2013099869A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170115048A (ko) * 2015-02-05 2017-10-16 린텍 가부시키가이샤 수지막 형성용 복합 시트, 및 수지막을 갖는 칩의 제조 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155142B (zh) * 2011-09-30 2022-05-03 琳得科株式会社 具有保护膜形成层的切割膜片和芯片的制造方法
WO2014030699A1 (ja) * 2012-08-23 2014-02-27 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
WO2015016053A1 (ja) * 2013-07-29 2015-02-05 リンテック株式会社 保護膜形成用複合シート、保護膜付きチップ、及び保護膜付きチップの製造方法
JP6405556B2 (ja) 2013-07-31 2018-10-17 リンテック株式会社 保護膜形成フィルム、保護膜形成用シートおよび検査方法
US20160176169A1 (en) * 2013-08-01 2016-06-23 Lintec Corporation Protective Film Formation-Use Composite Sheet
JP5828990B2 (ja) * 2013-09-30 2015-12-09 リンテック株式会社 樹脂膜形成用複合シート
US9666498B2 (en) * 2014-06-02 2017-05-30 Qorvo Us, Inc. Ring-frame power package
US10199313B2 (en) 2014-06-02 2019-02-05 Qorvo Us, Inc. Ring-frame power package
US10008473B2 (en) 2014-06-02 2018-06-26 Qorvo Us, Inc. Power package lid
CN105524585B (zh) * 2014-11-24 2017-07-04 比亚迪股份有限公司 一种胶黏剂及其制备方法和应用
KR102528633B1 (ko) * 2015-04-30 2023-05-03 린텍 가부시키가이샤 워크 가공용 점착 테이프
JP6870943B2 (ja) * 2015-09-30 2021-05-12 日東電工株式会社 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
WO2017078052A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 第１保護膜形成用シート
JP6577341B2 (ja) * 2015-11-13 2019-09-18 日東電工株式会社 積層体および半導体装置の製造方法
JP6791626B2 (ja) * 2015-12-14 2020-11-25 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
JP6721325B2 (ja) 2015-12-14 2020-07-15 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
CN108271381B (zh) * 2016-03-04 2022-06-07 琳得科株式会社 半导体加工用片
JPWO2017169387A1 (ja) * 2016-03-30 2019-02-07 リンテック株式会社 フィルム状接着剤、半導体加工用シート及び半導体装置の製造方法
JP6582013B2 (ja) * 2017-03-31 2019-09-25 古河電気工業株式会社 剥離ライナー付マスク一体型表面保護テープ
JP6401364B2 (ja) * 2017-10-12 2018-10-10 リンテック株式会社 保護膜形成用複合シートおよびレーザー印字方法
CN109616437B (zh) * 2018-11-21 2020-07-10 武汉华星光电半导体显示技术有限公司 待切割柔性oled面板及其切割方法
JP7290989B2 (ja) * 2019-04-26 2023-06-14 リンテック株式会社 保護膜形成用複合シート
JP2022020286A (ja) * 2020-07-20 2022-02-01 株式会社ディスコ 保護部材形成装置で用いるシート、及び保護部材形成方法
EP4219154A1 (en) * 2021-09-06 2023-08-02 Sekisui Chemical Co., Ltd. Adhesive tape for semiconductor device manufacturing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP4566527B2 (ja) * 2003-08-08 2010-10-20 日東電工株式会社 再剥離型粘着シート
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
JP2007150065A (ja) * 2005-11-29 2007-06-14 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着テープ
JP2009138026A (ja) 2007-12-03 2009-06-25 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
JP2011054707A (ja) 2009-09-01 2011-03-17 Sekisui Chem Co Ltd ダイシング−ダイボンディングテープ及び半導体チップの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170115048A (ko) * 2015-02-05 2017-10-16 린텍 가부시키가이샤 수지막 형성용 복합 시트, 및 수지막을 갖는 칩의 제조 방법

Also Published As

Publication number Publication date
TWI475090B (zh) 2015-03-01
WO2013099869A1 (ja) 2013-07-04
JPWO2013099869A1 (ja) 2015-05-07
CN104040696A (zh) 2014-09-10
KR101919547B1 (ko) 2018-11-16
CN104040696B (zh) 2016-12-21
US9443750B2 (en) 2016-09-13
US20150024576A1 (en) 2015-01-22
TW201343848A (zh) 2013-11-01
JP5544052B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
KR101919547B1 (ko) 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법
KR101939636B1 (ko) 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법
JP6274588B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5865045B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5865044B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5960428B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP6006936B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
KR20160077076A (ko) 반도체 접합용 접착 시트 및 반도체 장치의 제조 방법
JP6091955B2 (ja) 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
JP6091954B2 (ja) 粘着シート、保護膜形成用フィルム、保護膜形成用複合シート、およびマーキング方法
JPWO2014155756A1 (ja) 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
KR20170029416A (ko) 보호막 형성용 필름
JP5743638B2 (ja) 保護膜形成用フィルム、およびチップ用保護膜形成用シート
KR20170029417A (ko) 보호막 형성용 필름
JP5973027B2 (ja) 保護膜形成用フィルム、およびチップ用保護膜形成用シート
JP6038919B2 (ja) 保護膜形成層、保護膜形成用シート及び半導体装置の製造方法
CN115136294A (zh) 背面保护膜形成用复合体、第一层叠体的制造方法、第三层叠体的制造方法及带背面保护膜的半导体装置的制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant