KR20140107797A - 질화물 기판 제조 방법 - Google Patents

질화물 기판 제조 방법 Download PDF

Info

Publication number
KR20140107797A
KR20140107797A KR1020130021801A KR20130021801A KR20140107797A KR 20140107797 A KR20140107797 A KR 20140107797A KR 1020130021801 A KR1020130021801 A KR 1020130021801A KR 20130021801 A KR20130021801 A KR 20130021801A KR 20140107797 A KR20140107797 A KR 20140107797A
Authority
KR
South Korea
Prior art keywords
layer
nitride
horizontal
etching
sacrificial layer
Prior art date
Application number
KR1020130021801A
Other languages
English (en)
Other versions
KR102071034B1 (ko
Inventor
박기연
김화목
한창석
최효식
고미소
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020130021801A priority Critical patent/KR102071034B1/ko
Priority to PCT/KR2014/001024 priority patent/WO2014133267A1/en
Publication of KR20140107797A publication Critical patent/KR20140107797A/ko
Priority to US14/833,732 priority patent/US9252012B2/en
Application granted granted Critical
Publication of KR102071034B1 publication Critical patent/KR102071034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation

Abstract

질화물 기판 제조 방법이 개시된다. 상기 제조 방법은, 성장 기판을 준비하고; 상기 성장 기판 상에 희생층을 형성하되, 상기 희생층은 In을 포함하는 질화물 수평 에칭층, 및 상기 수평 에칭층 상에 위치하는 상부 질화물 희생층을 포함하고;상기 희생층을 부분적으로 식각하되, 상기 희생층을 부분적으로 식각하는 것은 상기 질화물 수평 에칭층을 수평 식각하는 것을 포함하고; 수소화물 기상성장(HVPE)을 이용하여 상기 상부 질화물 희생층 상에 질화물 에피층을 형성하고; 상기 성장 기판으로부터 상기 질화물 에피층을 분리하는 것을 포함하며, 상기 질화물 에피층은 상기 수평 에칭층에서 상기 성장 기판으로부터 분리된다. 상기 제조 방법에 따르면, 제조 과정에서의 크랙 발생을 방지할 수 있고, 전위 밀도가 매우 낮은 질화물 기판 제조 방법이 제공된다.

Description

질화물 기판 제조 방법{METHOD OF FABRICATING NITRIDE SUBSTRATE}
본 발명은 질화물 기판 제조 방법에 관한 것으로, 특히, 전위(dislolcation) 등의 결함 밀도가 낮은 고품질의 질화물 기판을 제조하는 방법에 관한 것이다.
Ⅲ-V족 화합물 반도체들 중 질화물 반도체((Al, Ga, In)N)는 그 전자기적 특성이 우수하여, 최근 발광 다이오드, 광 검출기, 고속 전자소자 등에 다양하게 사용된다. 특히, 질화갈륨(GaN)은 에너지 밴드갭이 3.4 eV이고, 직접 천이형 특성을 가지므로, 다양한 반도체 소자 제조에 폭넓게 응용되고 있다.
질화물 반도체, 특히, 질화갈륨 반도체 제조시 동종 기판을 이용할 수도 있으나, 질화갈륨의 녹는점이 2000℃ 이상이고, 질화 증기압이 매우 높아 잉곳 형태의 제조가 어렵다. 따라서 일반적으로 질화갈륨 반도체는 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si) 등과 같은 이종 기판을 이용하여 제조된다. 그러나, 이종 기판을 이용하여 제조된 질화갈륨 반도체는 기판과 질화갈륨 반도체 간의 격자상수 차이 및 열팽창계수 차이로 인한 높은 결함 밀도를 갖는다. 높은 결함 밀도는 곧 상기 질화갈륨 반도체의 특성 저하를 야기시킬 수 있다.
이와 같이 이종 기판 성장된 질화갈륨 반도체의 문제점을 극복하고자, 동종 기판을 제조하여 이를 질화갈륨 반도체의 성장 기판으로 이용하는 방법이 이용된다. 그런데, 질화갈륨 기판은 잉곳 형태로 제조하기 어렵기 때문에, 일반적으로 유기금속화학증착(MOCVD; Metalorganic Chemical Vapor Deposition) 또는 수소화물 기상성장(HVPE; Hydride Vapor Phase Epitaxy)을 이용하여 사파이어, 실리콘 카바이드 등의 이종 기판 상에 질화물 단결정층을 수백 ㎛ 성장시키고, 레이저 리프트 오프(LLO; Laser Lift off)로 상기 이종 기판을 질화물 단결정층으로부터 분리하여 질화물 기판을 제조하고 있다.
유기금속화학증착(MOCVD)를 이용하여 질화갈륨 에피층을 성장시키는 경우, 질화갈륨 에피층의 성장 속도가 수㎛/hr에 불과하여 수백㎛ 두께의 질화갈륨 기판을 제조하는 것이 매우 어렵고, 유기 금속 소스(metalorganic source) 및 장비 운용비가 고가여서 실효성이 떨어진다. 반면, 수소화물 기상성장(HVPE)을 이용하여 질화갈륨 에피층을 성장시키는 경우, 100㎛/hr 이상의 속도로 질화갈륨 에피층을 성장시킬 수 있어서 짧은 시간 내에 수백㎛의 질화갈륨 기판을 제조할 수 있다. 또한, 금속 Ga과 암모니아 가스를 각각 Ga, N 소스로 사용하므로 유기금속화학증착법에 비해 경제적이다.
한편, 질화갈륨 에피층 성장에 널리 사용되는 사파이어는 상술한 바와 같이 그 격자상수 차이(약 16%) 및 열팽창계수 차이(약 35%)가 커서, 사파이어 기판과 질화갈륨 에피층의 계면으로부터 응력(stress) 및 스트레인(strain)이 발생한다. 이러한 응력 및 스트레인으로 인하여 질화갈륨 에피층의 격자 결함, 휨(bending) 및 크랙(crack) 등을 유발시켜 제조된 질화갈륨 기판의 품질을 떨어뜨린다. 특히, 수소화물 기상성장을 이용하여 질화갈륨 에피층을 성장키는 경우 그 성장 속도가 상대적으로 매우 빠르기 때문에, 수소화물 기상성장으로 성장된 질화갈륨 에피층은 상대적으로 높은 결함 밀도을 가지며, 휨 및 크랙이 빈번하게 발생된다. 뿐만 아니라, 사파이어 기판 상에 질화갈륨 에피층을 10㎛ 이상 성장하게 되면, 질화갈륨 에피층의 두께가 두꺼워질수록 곡률반경이 감소하여 휨 정도가 커진다. 이에 따라, 응력의 크기는 더욱 증가하여 크랙 등이 더욱 높은 밀도로 발생한다. 또한, 질화갈륨 에피층 성장 후 온도를 내릴 때, 응력이 높은 부분에서 국부적으로 발생된 크랙이 기판 전체로 전파(propagation)되기도 하며, 크랙을 갖는 질화갈륨 기판은 질화갈륨 반도체의 성장 기판으로 사용하기 어렵다.
뿐만 아니라, 질화갈륨 에피층으로부터 사파이어와 같은 이종 기판을 분리하기 위하여 레이저 리프트 오프를 이용하는 경우, 레이저 빔의 스케일이 전체 계면의 면적에 비해 현저히 작아서 국부적으로 차례로 계면을 분리시킨다. 이 때문에, 일부 계면에서 먼저 응력 및 스트레인이 해소되면서 질화갈륨 에피층에 크랙이 발생하거나 기판 전체가 파손되기도 한다.
본 발명이 해결하고자 하는 과제는, 성장 기판과 질화물 에피층의 격자상수 차이 및 열팽창 계수 차이로 인한 응력을 완화시킬 수 있는 질화물 기판 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 질화물 에피층의 결정성을 향상시키고, 질화물 에피층과 성장 기판을 균일하게 분리하는 방법을 제공하여 저밀도의 결함, 특히 저밀도의 전위(dislocation)를 갖는 질화물 기판을 제조하는 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 질화물 기판 제조 방법은, 성장 기판을 준비하고; 상기 성장 기판 상에 희생층을 형성하되, 상기 희생층은 In을 포함하는 질화물 수평 에칭층, 및 상기 수평 에칭층 상에 위치하는 상부 질화물 희생층을 포함하고; 상기 희생층을 부분적으로 식각하되, 상기 희생층을 부분적으로 식각하는 것은 상기 질화물 수평 에칭층을 수평 식각하는 것을 포함하고; 수소화물 기상성장(HVPE)을 이용하여 상기 상부 질화물 희생층 상에 질화물 에피층을 형성하고; 상기 성장 기판으로부터 상기 질화물 에피층을 분리하는 것을 포함할 수 있고, 상기 질화물 에피층은 상기 수평 에칭층에서 상기 성장 기판으로부터 분리될 수 있다.
이에 따르면, 질화물 에피층을 짧은 시간 내에 형성할 수 있고, 또한 질화물 에피층을 성장 기판으로부터 용이하게 분리할 수 있으며, 질화물 에피층에 크랙이 발생되는 것을 효과적으로 방지할 수 있다.
상기 희생층을 부분적으로 식각하는 것은, 상기 상부 질화물 희생층을 관통하는 에칭홀을 형성하는 것을 포함할 수 있고, 상기 수평 에칭층을 수평 식각하는 동안, 상기 에칭홀은 상기 수평 에칭층에서 수평 방향으로 확장될 수 있다.
에칭홀을 형성하여 수평 에칭층의 수평 식각을 용이하게 할 수 있고, 또한 질화물 에피층에 가해지는 응력을 완화시킬 수 있다.
나아가, 상기 에칭홀을 형성하는 것은, 제1 온도에서 상기 상부 질화물 희생층을 에칭 가스에 노출시키는 것을 포함할 수 있다.
상기 제1 온도는 900 내지 1200℃ 범위 내의 온도일 수 있다.
상기 질화물 수평 에칭층을 수평 식각하는 것은, 상기 질화물 수평 에칭층이 재결정화 및/또는 열분해되는 것을 포함할 수 있다.
몇몇 실시예들에 있어서, 상기 에칭 가스는 Cl2 및 NH3를 포함할 수 있다.
또한, 상기 질화물 수평 에칭층 내의 상기 에칭홀들의 수평 단면 면적은 상기 상부 질화물 희생층 표면의 에칭홀들의 단면 면적보다 클 수 있다.
한편, 상기 질화물 에피층을 형성하는 것은, 상기 희생층 상부 표면에 공동을 형성하는 것을 더 포함할 수 있다.
다른 실시예들에 있어서, 상기 질화물 수평 에칭층은 InxGa1 - xN층과 AlyIn1 - yN층 (0<x<1, 0<y<1)의 반복 적층 구조를 포함할 수 있다.
상기 희생층은 유기금속화학증착(MOCVD)을 이용하여 형성될 수 있다.
상기 희생층은 상기 질화물 수평 에칭층 하부에 위치하는 하부 질화물 희생층을 더 포함할 수도 있다.
몇몇 실시예들에 있어서, 상기 질화물 에피층은 제2 온도에서 형성될 수 있고, 상기 질화물 에피층을 상기 성장 기판으로부터 분리하는 것은, 상기 제2 온도보다 낮은 제3 온도에서 수행될 수 있다.
나아가, 상기 제2 온도에서 상기 제3 온도로 냉각되는 동안, 상기 질화물 에피층은 상기 질화물 수평 에칭층이 자연 분리되어 상기 성장기판으로부터 분리될 수 있다.
또한, 상기 질화물 에피층을 상기 성장 기판으로부터 분리하는 것은, 상기 질화물 수평 에칭층에 응력을 가하는 것을 더 포함할 수 있다.
상기 제조 방법은, 상기 분리된 질화물 에피층으로부터 상부 질화물 희생층 및 수평 에칭층을 제거하는 것을 더 포함할 수 있다.
또는, 상기 질화물 에피층을 형성하기 전에, 상기 상부 질화물 희생층 상에 개구부 및 마스킹부를 갖는 제1 마스크 패턴을 형성하고; 상기 상부 질화물 희생층 상에 상기 제1 마스크 패턴을 덮는 제1 질화물층을 형성하는 것을 더 포함할 수 있다.
덧붙여, 상기 제1 질화물층을 형성하는 것은, 상기 제1 질화물층과 상기 희생층 사이의 상기 희생층 표면에 공동이 형성되는 것을 더 포함할 수 있다.
상기 제1 마스크 패턴의 개구부의 너비는 2 내지 20㎛일 수 있다.
다른 실시예들에 있어서, 상기 질화물 에피층을 형성하기 전에, 상기 제1 질화물층 상에 개구부 및 마스킹부를 갖는 제2 마스크 패턴을 형성하고; 상기 제1 질화물층 상에 상기 제2 마스크 패턴을 덮는 제2 질화물층을 형성하는 것을 더 포함할 수 있고, 상기 제2 마스크 패턴의 마스킹부는 상기 제1 마스크 패턴의 개구부 상에 위치할 수 있다.
상기 제조 방법은, 상기 희생층을 형성하기 전에, 상기 성장 기판 상에 버퍼층을 형성하는 것을 더 포함할 수 있다.
상기 성장 기판은 사파이어 기판일 수 있다.
상기 성장 기판으로부터 분리된 상기 질화물 에피층은 GaN 기판일 수 있다.
상기 수평 에칭층은 n형 도펀트를 더 포함할 수 있다.
몇몇 실시예들에 있어서, 상기 제1 질화물층을 형성하는 것은, 상기 수평 에칭층을 2차 수평 식각하는 것을 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 질화물 기판 제조 방법은, 성장 기판을 준비하고; 상기 성장 기판 상에 희생층을 형성하되, 상기 희생층은 InGaN을 포함하는 수평 에칭층, 및 상기 수평 에칭층 상에 위치하는 상부 GaN층을 포함하고; 상기 희생층을 부분적으로 식각하여 다수의 에칭홀을 형성하되, 상기 다수의 에칭홀의 적어도 일부는 상기 상부 GaN층을 관통하여 상기 수평 에칭층까지 확장 형성되고; 수소화물 기상성장(HVPE)을 이용하여 상기 상부 질화물 희생층 상에 질화물 에피층을 형성하고; 상기 성장 기판으로부터 상기 질화물 에피층을 분리하는 것을 포함하되, 상기 질화물 에피층은 상기 수평 에칭층에서 상기 성장 기판으로부터 분리되고, 상기 에칭홀 중 상기 상부 GaN층 내에 위치하는 부분의 평균 폭은, 상기 에칭홀 중 상기 수평 에칭층 내에 위치하는 부분의 평균 폭보다 작을 수 있다.
상기 상부 GaN층의 두께는 상기 수평 에칭층의 두께보다 얇을 수 있다.
본 발명의 또 다른 실시예에 따른 질화물 기판 제조용 웨이퍼는, 성장 기판; 상기 성장 기판 상에 위치하며, 수평 에칭층 및 상기 수평 에칭층 상에 위치하는 상부 질화물 희생층을 포함하는 희생층; 상기 희생층 상에 위치하는 질화물 에피층을 포함하고, 상기 희생층은, 상기 상부 질화물 희생층을 관통하여 상기 수평 에칭층까지 확장되어 형성된 적어도 하나의 에칭홀을 포함하고, 상기 에칭홀은 상기 수평 에칭층 내에 위치하는 수평 식각 영역을 포함할 수 있다.
상기 에칭홀 중 상기 상부 질화물 희생층 내에 위치하는 부분의 평균 폭은, 상기 에칭홀 중 상기 수평 에칭층 내에 위치하는 부분의 평균 폭보다 작을 수 있다.
본 발명에 따르면, 질화물 에피층과 성장 기판 사이에 수평 에칭층을 포함하는 희생층을 형성하여, 성장 기판과 질화물 에피층의 격자상수 차이 및 열팽창 계수 차이로 인한 응력을 완화시킬 수 있다. 따라서, 질화물 에피층의 결정성을 개선시킬 수 있고, 크랙 및 파손이 발생되는 것을 방지할 수 있다. 또한, 제1 및 제2 질화물층을 질화물 에피층 형성 전에 더 형성하여, 결정질을 더욱 개선시킬 수 있으며, 질화물 에피층에 가해지는 응력을 더욱 완화시켜 질화물 에피층에 발생하는 휨 및/또는 크랙 등을 방지할 수 있다. 나아가, 수평 에칭층의 자연분리를 이용하여 질화물 에피층과 성장 기판을 분리할 수 있으므로, 분리가 용이하며, 분리 시 발생될 수 있는 질화물 에피층의 크랙을 방지할 수 있다.
따라서, 본 발명의 질화물 에피층으로부터 제조된 질화물 기판의 크랙 등의 결함을 최소화하여 공정 수율을 향상시킬 수 있고, 매우 낮은 전위 밀도를 갖는 질화물 기판을 제조하는 방법을 제공할 수 있으며, 또한 수소화물 기상성장을 이용하여 질화물 에피층을 형성하는 방법을 제공하여 생산성이 높은 질화물 기판 제조 방법을 제공할 수 있다.
도 1 내지 도 9은 본 발명의 일 실시예에 따른 질화물 기판 제조 방법을 설명하기 위한 단면도들, 평면도들, 및 사시도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 9은 본 발명의 일 실시예에 따른 질화물 기판 제조 방법을 설명하기 위한 단면도들, 평면도들, 및 사시도이다. 특히, 도 2는 수평 에칭층(120)의 적층 구조를 설명하기 위한 단면도이고, 도 3b는 희생층(130)을 부분적으로 식각하는 것을 설명하기 위한 사시도이며, 도 5는 제1 마스크 패턴(150)의 형상을 설명하기 위한 평면도들이다.
도 1의 (a) 내지 (d)를 참조하면, 성장 기판(110)을 준비하고, 상기 성장 기판(110) 상에 희생층(130)을 형성한다. 또한, 상기 희생층(130)을 형성하기 전에, 성장 기판(110) 상에 버퍼층(120)을 더 형성할 수 있다.
성장 기판(110)은 질화물을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어(Al2O3), 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판 등과 같은 이종 기판일 수 있다. 특히, 본 실시예에 있어서, 성장 기판(110)은 사파이어 기판일 수 있다. 성장 기판(110)이 사파이어 기판인 경우, 상기 사파이어 기판은 성장면이 c면(0001), r면(1-102), a면(11-20), 또는 m면(10-10)일 수 있으며, 상기 성장면에 따라 제조되는 질화물 기판의 면이 결정될 수 있다. 본 실시예에서 사파이어 기판을 이용함으로써, 저렴한 성장 기판을 이용하여 대면적의 질화물 기판을 제조하는 방법을 제공할 수 있다.
이어서, 도 1의 (a)에 도시된 바와 같이, 성장 기판(110) 상에 버퍼층(120)을 형성할 수 있다. 버퍼층(120)은 질화물, 예컨대, (Al, Ga, In)N을 포함할 수 있다. 상기 버퍼층(120)을 형성하는 것은 성장 기판(110) 상에 버퍼층(120)이 성장될 수 있는 방법이면 어느 방법이든 이용될 수 있으나, 유기금속화학증착(MOCVD)을 이용하여 성장 기판(110) 상에 형성될 수 있다. 예를 들어, 버퍼층(120)은 500 내지 600℃ 온도에서 성장 기판(110) 상에 유기금속화학증착을 이용하여 20 내지 50nm의 두께로 GaN층을 성장시킴으로써 형성될 수 있다.
상기 버퍼층(120)은 후속 공정에서 질화물층들의 성장 핵층 역할을 할 수 있으며, 성장 기판(110)과 질화물층들의 격자 부정합을 완화시키는 역할을 할 수도 있다. 특히, 본 실시예에 있어서, 버퍼층(120)이 유기금속화학증착을 이용하여 형성됨으로써, 버퍼층(120) 상에 형성되는 질화물층들의 결정성을 개선시킬 수 있다.
다음, 도 1의 (b) 내지 (d)에 도시된 바와 같이, 버퍼층(120) 상에 희생층(130)을 형성할 수 있고, 희생층(130)은 In을 포함하는 수평 에칭층(133) 및 수평 에칭층(133) 상에 위치하는 상부 질화물 희생층(135)을 포함할 수 있다. 나아가, 상기 희생층(130)은 수평 에칭층(133) 아래에 위치하는 하부 질화물 희생층(131)을 더 포함할 수 있다.
하부 질화물 희생층(131) 및 상부 질화물 희생층(135)은 질화물 예컨대, (Al, Ga, In)N을 포함할 수 있고, 특히 GaN를 포함할 수 있다. 또한, 상·하부 질화물 희생층(131, 135)은 1000 내지 1200℃의 온도에서 유기금속화학증착을 이용하여 형성될 수 있으며, 그 두께는 1 내지 5㎛로 형성될 수 있다. 상기 상·하부 질화물 희생층(131, 135)을 유기금속화학증착을 이용하여 성장시켜 형성함으로써 결정성을 양호하게 형성할 수 있다. 다만 본 발명은 이에 한정되는 것이 아니다.
수평 에칭층(133)은 하부 질화물 희생층(131)을 형성한 후, 이어서 하부 질화물 희생층(131) 상에 형성될 수 있다. 수평 에칭층(133)은 In을 포함하는 질화물일 수 있고, 유기금속화학증착을 이용하여 0.1 내지 1㎛로 형성될 수 있다. 즉, 수평 에칭층(133)은 상·하부 질화물 희생층(131, 135)보다 더 얇은 두께로 형성될 수 있다. 이때, 수평 에칭층(133)은 In을 포함하므로, 안정적인 성장을 위해서 600 내지 850℃의 온도 내에서 형성될 수 있다. 수평 에칭층(133)은 상·하부 질화물 희생층(131, 135)에 비해 상대적으로 저온에서 In을 포함하도록 형성되므로, 후술하는 식각 공정에서 수평 식각될 수 있다. 나아가, 수평 에칭층(133)은 n형 도펀트를 포함할 수 있고, 예컨대 Si를 n형 도펀트로서 더 포함할 수 있다. 이에 따라, 수평 에칭층(133)은 n형 질화물 반도체층일 수 있다. 수평 에칭층(133)이 n형 도펀트를 포함하는 경우, 후술하는 식각 공정에서의 수평 식각률이 더 커질 수 있다.
나아가, 상기 수평 에칭층(133)은 다층 구조를 포함할 수 있고, 상기 다층 구조는 도 2에 도시된 바와 같이 InxGa1 - xN층(121)과 AlyIn1 - yN층(123) (0<x<1, 0<y<1)의 반복 적층 구조일 수 있다. 이때 반복되는 InxGa1 - xN층(121)과 AlyIn1 - yN층(123) 각각의 두께는 수평 에칭층(133)의 전체 두께 내에서 다양하게 선택적으로 형성될 수 있다. 다만, 본 발명의 수평 에칭층(133)의 구조가 이에 한정되는 것은 아니다.
In을 포함하는 질화물층은 상대적으로 저온에서 성장되어 상대적으로 그 결정성이 좋지 않을 수 있다. 그러나, 본 실시예에 따르면 In을 포함하는 수평 에칭층(133)이 상기 다층 구조를 포함하도록 형성됨으로써, 상·하부 질화물 희생층(131, 135)과의 격자 부정합에 의한 응력 및 스트레인 발생을 감소시킬 수 있어서 수평 에칭층(133)이 우수한 결정성을 가질 수 있다.
또한, 수평 에칭층(133)을 형성하기 전에 버퍼층(120) 상에 하부 질화물 희생층(131)을 더 형성함으로써, 버퍼층(120) 내에 존재하는 전위 등의 결함이 버퍼층(120) 상에 형성되는 질화물층들로 전파(propagation)되는 것을 감소시킬 수 있다.
다음, 도 3a 및 도 3b를 참조하면, 희생층(130)을 부분적으로 식각한다. 이때, 희생층(130)을 부분적으로 식각하는 것은 수평 에칭층(133)을 수평 식각하는 것을 포함할 수 있다.
희생층(130)을 부분적으로 식각하는 것은, 도 3a에 도시된 것과 같이, 상기 희생층(130)의 상부 표면으로부터 아래 방향으로 적어도 일부의 상부 질화물 희생층(135), 수평 에칭층(133) 및 하부 질화물 희생층(131)을 식각하는 것일 수 있다. 이에 따라 상부 질화물 희생층(135)을 관통하는 에칭홀(140)들이 형성될 수 있고, 일부 에칭홀(140)들은 상부 질화물 희생층(135) 내에만 형성될 수도 있다. 이에 더하여, 상기 에칭홀(140)을 형성하는 것은 수평 식각하는 것을 동반할 수 있고, 따라서 에칭홀(140)이 수평 에칭층(133)에 걸친 부분에서 수평 방향으로 확장되어 수평 식각 영역(140a)이 형성될 수 있다. 또한, 도 3b에 도시된 바와 같이, 상부 질화물 희생층(135) 상면의 일부분으로부터 식각이 진행될 수 있고, 상기 식각 시작 지점은 불규칙적으로 형성될 수 있다.
이하, 상기 희생층(130)을 부분적으로 식각하는 것에 대해 구체적으로 예를 들어 설명한다.
먼저, 희생층(130), 특히, 상부 질화물 희생층(135)을 제1 온도에서 에칭 가스에 노출시킨다. 상기 제1 온도는 850℃이상일 수 있고, 바람직하게는 900 내지 1200℃ 범위 내의 온도일 수 있다. 상기 에칭 가스는 희생층(130)을 식각할 수 있는 가스이면 제한되지 않으며, 본 실시예에서 에칭 가스는 Cl2 가스 및 NH3 가스를 포함할 수 있다.
상부 질화물 희생층(135)이 에칭 가스에 노출됨으로써, 상부 질화물 희생층(135)의 상면으로부터 아래 방향으로 식각이 진행된다. 이때, 결함이 존재하는 부분에서 우선적으로 에칭 가스에 의해 식각이 시작된다. 특히, 전위(dislocation)가 존재하는 부분이 지배적으로 에칭 가스에 의해 식각될 수 있다. 전위는 질화물층들(131, 133, 135)이 성장됨에 따라 상하방향으로 전파되는 경향이 크므로, 희생층(130)은 내부에 상하 방향으로 형성된 전위들을 다수 포함할 수 있다. 따라서, 희생층(130)에 전위가 형성된 부분을 따라 상부 질화물 희생층(135) 상부 표면으로부터 아래 방향으로 식각이 진행되어, 에칭홀(140)이 형성될 수 있다.
또한, 질화물층들(131, 133, 135)은 Cl2 가스에 의해 식각될 수 있고, NH3 가스로부터 N을 공급받아 재결정화할 수 있다. 따라서, Cl2 가스와 NH3 가스의 비율에 따라 식각률(etching rate)을 조절할 수 있으며, 예를 들어 NH3 가스의 비율을 증가시켜 식각률을 감소시킬 수 있다. 나아가, 제1 온도 및 에칭 가스 노출 시간에 따라 식각률 및 식각 정도를 조절할 수 있다. 따라서, 에칭홀(140)의 폭, 크기 및 길이 등은 식각률 및 식각 정도에 따라 조절될 수 있다.
에칭홀(140)이 상부 질화물 희생층(135)을 관통하여 형성되면, 수평 에칭층(133)까지 연장되어 형성될 수 있고, 나아가 하부 질화물 희생층(131)까지 연장되어 형성될 수도 있다. 에칭홀(140)이 수평 에칭층(133)까지 연장되어 형성되면, 수평 에칭층(133)은 수평 식각될 수 있다. 따라서, 수평 에칭층(133)은 수직 방향 및 수평 방향으로 식각될 수 있다. 질화물층을 식각하는 것에 있어서, 질화물층의 성장 온도에 영향을 받는다. 예컨대, GaN층 AlGaN층은 1000℃ 이상의 고온에서 성장되므로, 1000℃이상의 온도에서 식각하더라도 에칭 가스에 의해서만 식각된다. 그러나, InGaN층 및/또는 AlInN층과 같이 In을 포함하는 질화물층은 850℃ 이하의 온도에서 성장되므로, 이 온도 이상의 온도에서 식각하게 되면 In을 포함하는 질화물층 자체의 재결정화, 열분해 등으로 인하여 In을 포함하는 질화물층이 추가적으로 식각되는 영역이 발생한다. 따라서, In을 포함하는 수평 에칭층(133)은 상기와 같은 이유로 상·하부 질화물 희생층(131, 135)에 비해 과식각되는 부분을 포함하게 되어, 수평 식각 영역(140a)이 발생한다. 수평 식각 영역(140a)이 수평 에칭층(133) 내에 형성되어, 수평 에칭층(133) 내의 에칭홀(140)들의 수평 단면 면적은 상부 질화물 희생층(135) 표면의 에칭홀(140)들의 단면 면적보다 클 수 있다.
나아가, 수평 에칭층(133)이 n형 도펀트, 특히 Si를 포함하는 경우, 수평 에칭층(133)에서의 수평 식각률은 Si를 포함하지 않는 경우보다 더 클 수 있다. 수평 에칭층(133)이 Si와 같은 n형 도펀트를 포함하면, 수평 에칭층(133) 내의 원자들 간의 결합력이 상대적으로 약해질 수 있으므로, 수평 에칭층(133) 자체의 재결정화 및/또는 열분해가 상대적으로 더 잘 일어날 수 있다. 이에 따라, Si를 포함하는 수평 에칭층(133)에서, 수평 식각 영역(140a)의 폭은 Si를 포함하지 않는 수평 에칭층(133)에서의 그것보다 더 클 수 있다.
상기 수평 에칭층(133)에 수평 식각 영역(140a)이 형성됨으로써, 후속 공정에서 질화물 에피층(190)에 가해지는 응력이 완화될 수 있고, 또한 질화물 에피층(200)과 성장 기판(110)을 분리하는 공정이 용이해질 수 있다.
이어서, 도 4 내지 도 6을 참조하면, 질화물 에피층(190)을 성장하기 전에, 제1 및 제2 마스크 패턴(150, 170)을 더 형성할 수 있다.
도 4의 (a)를 참조하면, 상부 질화물 에피층(135) 상에 개구부(150a) 및 마스킹부(150b)를 갖는 제1 마스크 패턴(150)을 형성할 수 있다. 이어서, 도 4의 (b)에 도시된 바와 같이, 상부 질화물 희생층(135) 상에 제1 마스크 패턴(150)을 덮는 제1 질화물층(160)을 형성할 수 있다. 제1 질화물층(160)이 형성하는 것은, 제1 질화물층(160)과 희생층(130) 사이의 희생층(130) 표면에 공동(145)이 형성되는 것을 포함할 수 있다.
제1 마스크 패턴(150)은 SiO2를 포함하는 물질을 증착 후 패터닝하여 형성될 수 있다. 상기 증착은 전자빔증발(E-beam evaporation)과 같은 증착 기술을 이용하여 수행될 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 제1 마스크 패턴(150)은 SiO2 외에 다양한 물질을 포함할 수 있고, 또한 리프트 오프 공정에 의해서 형성될 수도 있다.
제1 마스크 패턴(150)의 개구부(150a) 및 마스킹부(150b)는 다양한 형태로 형성될 수 있으며, 도 5에 도시된 것처럼 원형 패턴, 육각형 패턴, 사각형 패턴, 스트라이프 패턴 등일 수 있다. 상기 패턴 형태들에 있어서, 개구부(150a)의 폭(y)과 마스킹부(150b)의 폭(x)은 각각 2 내지 20㎛로 형성될 수 있다. 특히, 개구부의 폭(y)은 질화물 에피층(190)에 가해지는 응력을 효과적으로 완화하기 위하여 20㎛인 것이 바람직하다. 한편, 본 실시예에서 제1 마스크 패턴(150)은 양각 패턴인 것으로 설명하고 있으나, 본 발명은 이에 한정되지 않고, 제1 마스크 패턴(150)이 음각 패턴일 수도 있다.
제1 마스크 패턴(150)을 덮는 제1 질화물층(160)은 유기금속화학증착을 이용하여 횡방향 성장될 수 있고, (Al, Ga, In)N을 포함할 수 있고, 특히 GaN을 포함할 수 있다.
제1 질화물층(160)이 형성되면, 제1 질화물층(160)과 희생층(130) 사이의 계면에 공동(145)이 형성될 수 있고, 이는 제1 질화물층(160)이 형성됨으로서 에칭홀(140)의 적어도 일부로부터 형성될 수 있다. 상기 공동(145)은 후속 공정에서 질화물 에피층(190)에 가해지는 응력을 더욱 완화하는 역할을 할 수 있다.
또한, 제1 질화물층(160)을 형성하는 것은, 수평 에칭층(133)을 2차 수평 식각하는 것을 더 포함할 수 있다. 즉, 제1 질화물층(160)이 성장하는 동안, 수평 에칭층(133)의 수평 식각 영역(140a)의 폭이 더욱 커질 수 있다. 상술한 바와 같이, In을 포함하는 수평 에칭층(133)은 성장 온도보다 높은 온도에서 추가적으로 식각될 수 있으므로, 제1 질화물층(160)이 성장되는 동안 수평 식각 영역(140a)이 더욱 커질 수 있다. 그러므로, 수평 에칭층(133)은 상기 희생층(130)을 식각하는 공정에서뿐만 아니라 후속 공정에서도 수평 식각 될 수 있고, 이에 따라 수평 식각 영역(140a)이 더욱 확장될 수 있다. 이러한 수평 에칭층(133)의 추가적인 수평 식각은 제1 질화물층(160) 형성 과정에만 한정되는 것은 아니며, 후속 공정, 예컨대 제2 질화물층(180) 및/또는 질화물 에피층(190) 형성 과정에서도 추가적으로 수평 식각될 수 있다.
이와 같이, 제1 마스크 패턴(150)을 형성한 후 제1 질화물층(160)을 횡방향 성장시킴으로써, 제1 질화물층(160)의 결정성을 개선시킬 수 있고, 나아가 제1 질화물층(160) 상에 형성되는 질화물 에피층(190)에 크랙이 생기는 것을 효과적으로 방지할 수 있다.
이어서, 도 6을 참조하면, 제1 마스크 패턴(150)과 유사하게 제1 질화물층(160) 상에 개구부(170a) 및 마스킹부(170b)를 갖는 제2 마스크 패턴(170)을 형성하고, 제1 질화물층(160) 상에 제2 마스크 패턴(170)을 덮는 제2 질화물층(180)을 형성할 수 있다.
상기 제2 마스크 패턴(170) 및 제2 질화물층(180)을 형성하는 것은, 제1 마스크 패턴(150) 및 제1 질화물층(170)을 형성하는 것과 대체로 유사하다. 다만, 제2 마스크 패턴(170)의 마스킹부(170b)는 제1 마스크 패턴(150)의 개구부(150a) 상에 위치할 수 있다. 이에 따라, 제2 질화물층(180)의 결정성이 더욱 개선될 수 있다.
다만, 본 실시예와 달리 제1 질화물층(160) 및 제2 질화물층(180)을 형성하는 것은 생략될 수도 있다.
다음, 도 7을 참조하면, 수소화물기상성장(HVPE)을 이용하여 제2 질화물층(180) 상에 질화물 에피층(190)을 형성한다.
질화물 에피층(190)이 형성됨으로써, 질화물 기판 제조용 웨이퍼(100)가 제공된다. 이에 따라, 상기 질화물 기판 제조용 웨이퍼(100)는, 성장 기판(110), 상기 성장 기판 상에 위치하며, 수평 에칭층(133) 및 수평 에칭층(133) 상에 위치하는 상부 질화물 희생층(135)을 포함하는 희생층(130), 및 희생층(130) 상에 위치하는 질화물 에피층(190)을 포함할 수 있다. 특히, 희생층(130)은, 상부 질화물 희생층(135)을 관통하여 수평 에칭층(133)까지 확장되어 형성된 적어도 하나의 에칭홀(140)을 포함할 수 있고, 에칭홀(140)은 수평 에칭층(133) 내에 위치하는 수평 식각 영역(140a)을 포함할 수 있다. 나아가, 상기 질화물 기판 제조용 웨이퍼(100)는 수평 에칭층(133) 아래에 위치하는 하부 질화물 희생층(131), 희생층(130) 상에 위치하는 제1 마스크 패턴(150) 및 제1 질화물층(160), 제1 질화물층(160) 상에 위치하는 제2 마스크 패턴(170) 및 제2 질화물층(180)을 더 포함할 수 있다.
질화물 기판 제조용 웨이퍼(100)의 각 구성에 대한 설명은 위에서 설명한 바와 대체로 동일하므로, 자세한 설명은 생략한다.
질화물 에피층(190)은 후속 공정을 거쳐 질화물 기판(200)으로 제조될 수 있다.
질화물 에피층(190)은 (Al, Ga, In)N을 포함할 수 있고, 특히, 단결정 GaN층일 수 있다. 질화물 에피층(190)은 제2 온도에서 수소화물기상성장을 이용하여 성장되어 형성될 수 있으며, 상기 제2 온도는 1000 내지 1200℃일 수 있다. 또한, 질화물 에피층(190)은 다양한 두께를 갖도록 형성될 수 있다. 예를 들어, 300 내지 1000㎛의 두께로 형성하여 단일 기판을 제조할 수 있고, 또는 수 mm 두께로 형성한 후 수평으로 분할하여 다수의 기판을 제조할 수도 있다. 나아가, 상기 질화물 에피층은 n형 도펀트(예를 들어, Si) 또는 p형 도펀트(예를 들어, Mg)을 포함할 수도 있다.
본 발명의 제조 방법에 의하면, 이종의 성장 기판(110) 상에 질화물 에피층(190)을 형성하기 전에 희생층(130)을 형성할 수 있고, 나아가 제1 및 제2 질화물층(160, 180)을 형성할 수 있다. 이에 따라, 질화물 에피층(190)이 300㎛ 이상의 두께로 성장되더라도, 성장 기판(110)과 질화물 에피층(190)의 격자상수 차이 및 열팽창계수 차이에 의한 응력 및 스트레인을 희생층(130)의 에칭홀(140) 및 공동(145)에 의해 효과적으로 완화시킬 수 있다. 따라서, 성장 기판(110) 상에 성장된 질화물 에피층(190)에 휨(bowing)이 발생하는 것을 효과적으로 방지할 수 있고, 질화물 에피층(190)에 크랙이 유발되는 것을 방지할 수 있으며, 질화물 에피층(190)의 결정질이 우수해질 수 있다. 질화물 에피층(190)의 휨 및 크랙 발생이 효과적으로 억제되므로, 질화물 에피층(190) 제조 공정 수율이 현저히 향상될 수 있으며, 더불어 질화물 기판 제조 생산성이 향상될 수 있다. 이에 따라, 본 발명은 종래에 이종 기판(특히, 사파이어 기판)에서 수소화물 기상성장을 이용한 질화물 기판 제조 시 발생하는 문제점들을 해결할 수 있다.
더욱이, 제1 및 제2 질화물층(160, 180)을 횡방향 성장시켜 형성한 후 질화물 에피층(190)을 형성하므로, 결정질을 더욱 개선시킬 수 있고, 응력 완화의 효과도 증가시킬 수 있다. 이에 따라, 상기 실시예에 따른 질화물 에피층(190)은 매우 낮은 전위 밀도를 가질 수 있고, 예컨대, 105/cm3 이하의 전위밀도를 갖는 질화물 기판(200)을 제공할 수 있다. 또한, 수소화물기상성장을 이용하여 짧은 시간 내에 두꺼운 질화물 에피층(190)을 성장시킬 수 있어서, 생산성이 향상될 수 있다.
그 다음, 도 8을 참조하면, 성장 기판(110)으로부터 질화물 에피층(190)을 분리한다. 이때, 수평 에칭층(133)이 분리되어 질화물 에피층(190)과 성장 기판(110)이 서로 분리될 수 있다.
질화물 에피층(190)을 성장 기판(110)으로부터 분리하는 것은, 상기 제2 온도보다 낮은 제3 온도에서 수행될 수 있다. 즉, 질화물 에피층(190)을 제2 온도에서 수소화물기상성장을 이용하여 형성한 후, 질화물층들(120, 130, 150, 170, 190) 및 성장 기판(110)을 제3 온도로 냉각시켜 분리 공정을 수행할 수 있다. 이때, 제3 온도는 400℃ 이하일 수 있으나, 이에 한정되는 것은 아니다. 온도가 제3 온도로 냉각되면, 열팽창계수 차이로 인하여 성장 기판(110)과 질화물 에피층(190) 사이의 영역에 응력이 집중된다. 응력이 집중된 영역 내에서 가장 결합력이 약한 부분이 분리될 수 있고, 따라서, 수평 식각 영역(140a)을 갖는 수평 에칭층(133)을 중심으로 자연 분리가 일어날 수 있다. 덧붙여, 분리 공정에서 수평 에칭층(133)에 외부 응력을 더 가할 수도 있다.
이와 같이, 냉각 과정에서 질화물 에피층(190)과 성장 기판(110)이 균일하게 자연 분리될 수 있으므로, 분리 공정이 용이해질 수 있으며, 분리 공정에서 질화물 에피층(190)에 크랙이 발생되거나 파손되는 것을 방지할 수 있다. 또한, 레이저 리프트 오프를 이용하지 않고 분리 공정을 수행할 수 있으므로, 상술한 레이저 리프트 오프에 따른 문제점을 해결할 수 있다.
이 후, 분리된 질화물 에피층(190)으로부터 제1 및 제2 질화물층(160, 180), 제1 및 제2 마스크 패턴(150, 170), 상부 질화물 희생층(135) 및 잔류하는 수평 에칭층(133)을 식각 또는 연마 등의 방법을 이용하여 제거하면, 도 9에 도시된 질화물 기판(200)이 제공된다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.

Claims (28)

  1. 성장 기판을 준비하고;
    상기 성장 기판 상에 희생층을 형성하되, 상기 희생층은 In을 포함하는 질화물 수평 에칭층, 및 상기 수평 에칭층 상에 위치하는 상부 질화물 희생층을 포함하고;
    상기 희생층을 부분적으로 식각하되, 상기 희생층을 부분적으로 식각하는 것은 상기 질화물 수평 에칭층을 수평 식각하는 것을 포함하고;
    수소화물 기상성장(HVPE)을 이용하여 상기 상부 질화물 희생층 상에 질화물 에피층을 형성하고;
    상기 성장 기판으로부터 상기 질화물 에피층을 분리하는 것을 포함하며,
    상기 질화물 에피층은 상기 수평 에칭층에서 상기 성장 기판으로부터 분리되는 질화물 기판 제조 방법.
  2. 청구항 1에 있어서,
    상기 희생층을 부분적으로 식각하는 것은, 상기 상부 질화물 희생층을 관통하는 에칭홀을 형성하는 것을 포함하고,
    상기 수평 에칭층을 수평 식각하는 동안, 상기 에칭홀은 상기 수평 에칭층에서 수평 방향으로 확장되는 질화물 기판 제조 방법.
  3. 청구항 2에 있어서,
    상기 에칭홀을 형성하는 것은, 제1 온도에서 상기 상부 질화물 희생층을 에칭 가스에 노출시키는 것을 포함하는 질화물 기판 제조 방법.
  4. 청구항 3에 있어서,
    상기 제1 온도는 900 내지 1200℃ 범위 내의 온도인 질화물 기판 제조 방법.
  5. 청구항 3에 있어서,
    상기 질화물 수평 에칭층을 수평 식각하는 것은, 상기 질화물 수평 에칭층이 재결정화 및/또는 열분해되는 것을 포함하는 질화물 기판 제조 방법.
  6. 청구항 3에 있어서,
    상기 에칭 가스는 Cl2 및 NH3를 포함하는 질화물 기판 제조 방법.
  7. 청구항 2에 있어서,
    상기 질화물 수평 에칭층 내의 상기 에칭홀들의 수평 단면 면적은 상기 상부 질화물 희생층 표면의 에칭홀들의 단면 면적보다 큰 질화물 기판 제조 방법.
  8. 청구항 1에 있어서,
    상기 질화물 에피층을 형성하는 것은, 상기 희생층 상부 표면에 공동을 형성하는 것을 더 포함하는 질화물 기판 제조 방법.
  9. 청구항 1에 있어서,
    상기 질화물 수평 에칭층은 InxGa1 - xN층과 AlyIn1 - yN층 (0<x<1, 0<y<1)의 반복 적층 구조를 포함하는 질화물 기판 제조 방법.
  10. 청구항 1에 있어서,
    상기 희생층은 유기금속화학증착(MOCVD)을 이용하여 형성되는 질화물 기판 제조 방법.
  11. 청구항 1에 있어서,
    상기 희생층은 상기 질화물 수평 에칭층 하부에 위치하는 하부 질화물 희생층을 더 포함하는 질화물 기판 제조 방법.
  12. 청구항 1에 있어서,
    상기 질화물 에피층은 제2 온도에서 형성되고,
    상기 질화물 에피층을 상기 성장 기판으로부터 분리하는 것은, 상기 제2 온도보다 낮은 제3 온도에서 수행되는 질화물 기판 제조 방법.
  13. 청구항 12에 있어서,
    상기 제2 온도에서 상기 제3 온도로 냉각되는 동안,
    상기 질화물 에피층은 상기 질화물 수평 에칭층이 자연 분리되어 상기 성장기판으로부터 분리되는 질화물 기판 제조 방법.
  14. 청구항 12 또는 청구항 13에 있어서,
    상기 질화물 에피층을 상기 성장 기판으로부터 분리하는 것은, 상기 질화물 수평 에칭층에 응력을 가하는 것을 더 포함하는 질화물 기판 제조 방법.
  15. 청구항 1에 있어서,
    상기 분리된 질화물 에피층으로부터 상부 질화물 희생층 및 수평 에칭층을 제거하는 것을 더 포함하는 질화물 기판 제조 방법.
  16. 청구항 1에 있어서,
    상기 질화물 에피층을 형성하기 전에,
    상기 상부 질화물 희생층 상에 개구부 및 마스킹부를 갖는 제1 마스크 패턴을 형성하고;
    상기 상부 질화물 희생층 상에 상기 제1 마스크 패턴을 덮는 제1 질화물층을 형성하는 것을 더 포함하는 질화물 기판 제조 방법.
  17. 청구항 16에 있어서,
    상기 제1 질화물층을 형성하는 것은, 상기 제1 질화물층과 상기 희생층 사이의 상기 희생층 표면에 공동이 형성되는 것을 더 포함하는 질화물 기판 제조 방법.
  18. 청구항 16에 있어서,
    상기 제1 마스크 패턴의 개구부의 너비는 2 내지 20㎛인 질화물 기판 제조 방법.
  19. 청구항 16에 있어서,
    상기 질화물 에피층을 형성하기 전에,
    상기 제1 질화물층 상에 개구부 및 마스킹부를 갖는 제2 마스크 패턴을 형성하고;
    상기 제1 질화물층 상에 상기 제2 마스크 패턴을 덮는 제2 질화물층을 형성하는 것을 더 포함하되,
    상기 제2 마스크 패턴의 마스킹부는 상기 제1 마스크 패턴의 개구부 상에 위치하는 질화물 기판 제조 방법.
  20. 청구항 1에 있어서,
    상기 희생층을 형성하기 전에, 상기 성장 기판 상에 버퍼층을 형성하는 것을 더 포함하는 질화물 기판 제조 방법.
  21. 청구항 1에 있어서,
    상기 성장 기판은 사파이어 기판인 질화물 기판 제조 방법.
  22. 청구항 1에 있어서,
    상기 성장 기판으로부터 분리된 상기 질화물 에피층은 GaN 기판인 질화물 기판 제조 방법.
  23. 청구항 1에 있어서,
    상기 수평 에칭층은 n형 도펀트를 더 포함하는 질화물 기판 제조 방법.
  24. 청구항 16에 있어서,
    상기 제1 질화물층을 형성하는 것은, 상기 수평 에칭층을 2차 수평 식각하는 것을 포함하는 질화물 기판 제조 방법.
  25. 성장 기판을 준비하고;
    상기 성장 기판 상에 희생층을 형성하되, 상기 희생층은 InGaN을 포함하는 수평 에칭층, 및 상기 수평 에칭층 상에 위치하는 상부 GaN층을 포함하고;
    상기 희생층을 부분적으로 식각하여 다수의 에칭홀을 형성하되, 상기 다수의 에칭홀의 적어도 일부는 상기 상부 GaN층을 관통하여 상기 수평 에칭층까지 확장 형성되고;
    수소화물 기상성장(HVPE)을 이용하여 상기 상부 질화물 희생층 상에 질화물 에피층을 형성하고;
    상기 성장 기판으로부터 상기 질화물 에피층을 분리하는 것을 포함하되,
    상기 질화물 에피층은 상기 수평 에칭층에서 상기 성장 기판으로부터 분리되고,
    상기 에칭홀 중 상기 상부 GaN층 내에 위치하는 부분의 평균 폭은, 상기 에칭홀 중 상기 수평 에칭층 내에 위치하는 부분의 평균 폭보다 작은 질화물 기판 제조 방법.
  26. 청구항 25에 있어서,
    상기 상부 GaN층의 두께는 상기 수평 에칭층의 두께보다 얇은 질화물 기판 제조 방법.
  27. 성장 기판;
    상기 성장 기판 상에 위치하며, 수평 에칭층 및 상기 수평 에칭층 상에 위치하는 상부 질화물 희생층을 포함하는 희생층;
    상기 희생층 상에 위치하는 질화물 에피층을 포함하고,
    상기 희생층은,
    상기 상부 질화물 희생층을 관통하여 상기 수평 에칭층까지 확장되어 형성된 적어도 하나의 에칭홀을 포함하고, 상기 에칭홀은 상기 수평 에칭층 내에 위치하는 수평 식각 영역을 포함하는 질화물 기판 제조용 웨이퍼.
  28. 청구항 27에 있어서,
    상기 에칭홀 중 상기 상부 질화물 희생층 내에 위치하는 부분의 평균 폭은, 상기 에칭홀 중 상기 수평 에칭층 내에 위치하는 부분의 평균 폭보다 작은 질화물 기판 제조용 웨이퍼.
KR1020130021801A 2013-02-28 2013-02-28 질화물 기판 제조 방법 KR102071034B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130021801A KR102071034B1 (ko) 2013-02-28 2013-02-28 질화물 기판 제조 방법
PCT/KR2014/001024 WO2014133267A1 (en) 2013-02-28 2014-02-06 Method of fabricating nitride substrate
US14/833,732 US9252012B2 (en) 2013-02-28 2015-08-24 Method of fabricating a nitride substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130021801A KR102071034B1 (ko) 2013-02-28 2013-02-28 질화물 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20140107797A true KR20140107797A (ko) 2014-09-05
KR102071034B1 KR102071034B1 (ko) 2020-01-29

Family

ID=51428490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130021801A KR102071034B1 (ko) 2013-02-28 2013-02-28 질화물 기판 제조 방법

Country Status (3)

Country Link
US (1) US9252012B2 (ko)
KR (1) KR102071034B1 (ko)
WO (1) WO2014133267A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180079600A (ko) * 2016-12-30 2018-07-11 (재)한국나노기술원 갈라짐 패턴을 이용한 에피층 분리 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950747B2 (en) * 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
US10050172B2 (en) * 2015-07-01 2018-08-14 Sensor Electronic Technology, Inc. Substrate structure removal
JP6712405B2 (ja) * 2017-03-29 2020-06-24 豊田合成株式会社 半導体素子の製造方法
US10665752B2 (en) * 2017-12-15 2020-05-26 Saphlux, Inc. Air void structures for semiconductor fabrication
CN112820632B (zh) * 2021-01-14 2024-01-09 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN112820634B (zh) * 2021-01-14 2024-01-16 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
DE112022002708T5 (de) * 2021-05-21 2024-03-07 Ams-Osram International Gmbh Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
JP2004039810A (ja) * 2002-07-02 2004-02-05 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法
US20050167002A1 (en) * 2003-01-07 2005-08-04 Bruno Ghyselen Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
US20060160334A1 (en) * 2005-01-19 2006-07-20 Samsung Corning Co., Ltd Epitaxial growth method
US20070072396A1 (en) * 2003-09-26 2007-03-29 Centre National De La Recherche Scientifique(Cnrs) Method of producing self supporting substrates comprising iii-nitrides by means of heteroepitaxy on a sacrificial layer
JP2007266472A (ja) * 2006-03-29 2007-10-11 Stanley Electric Co Ltd 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009148253A2 (ko) * 2008-06-02 2009-12-10 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
US8853057B2 (en) * 2010-09-28 2014-10-07 National Chung-Hsing University Method for fabricating semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
JP2004039810A (ja) * 2002-07-02 2004-02-05 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法
US20050167002A1 (en) * 2003-01-07 2005-08-04 Bruno Ghyselen Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
US20070072396A1 (en) * 2003-09-26 2007-03-29 Centre National De La Recherche Scientifique(Cnrs) Method of producing self supporting substrates comprising iii-nitrides by means of heteroepitaxy on a sacrificial layer
US20060160334A1 (en) * 2005-01-19 2006-07-20 Samsung Corning Co., Ltd Epitaxial growth method
JP2007266472A (ja) * 2006-03-29 2007-10-11 Stanley Electric Co Ltd 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180079600A (ko) * 2016-12-30 2018-07-11 (재)한국나노기술원 갈라짐 패턴을 이용한 에피층 분리 방법

Also Published As

Publication number Publication date
KR102071034B1 (ko) 2020-01-29
US9252012B2 (en) 2016-02-02
US20150364319A1 (en) 2015-12-17
WO2014133267A1 (en) 2014-09-04

Similar Documents

Publication Publication Date Title
KR102071034B1 (ko) 질화물 기판 제조 방법
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
US7095062B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US20120187444A1 (en) Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
KR20020086511A (ko) 비갈륨 나이트라이드 포스트를 포함하는 기판 상에 갈륨나이트라이드 반도체층을 제조하는 방법 및 이에 따라제조된 갈륨 나이트라이드 반도체 구조물
JP4952616B2 (ja) 窒化物半導体基板の製造方法
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
US20150115277A1 (en) Episubstrates for Selective Area Growth of Group III-V Material and a Method for Fabricating a Group III-V Material on a Silicon Substrate
KR102608902B1 (ko) 질화물 반도체 기판 제조방법
KR20160136581A (ko) 벽개 특성을 이용한 질화물 반도체 기판 제조 방법
JP3698061B2 (ja) 窒化物半導体基板及びその成長方法
KR20180070781A (ko) 질화물 반도체 기판의 형성 방법 및 반도체 소자의 제조 방법
JP5488562B2 (ja) 窒化物半導体基板の製造方法
CN115461841A (zh) Ⅲ族氮化物结构及其制作方法
KR101173985B1 (ko) 기판 제조 방법
WO2021237528A1 (zh) Ⅲ族氮化物结构及其制作方法
JP2005057064A (ja) Ｉｉｉ族窒化物半導体層およびその成長方法
KR20100061062A (ko) 질화물 단결정 박막의 성장 방법 및 이를 이용한 질화물 반도체 발광소자의 제조 방법
TW202319600A (zh) 模片基板及其製造方法、以及其製造裝置、半導體基板及其製造方法、以及其製造裝置、半導體裝置、電子機器
KR20160063796A (ko) 휨 및 깨짐 현상을 최소화시키기 위한 질화갈륨 웨이퍼 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant